ローカル・プロセッサの介入なしにコマンド・ブロックをローカル処理サイドに転送するための情報処理システム
【課題】ホスト処理サイド及びローカル処理サイドの間でコマンド・ブロックを転送する情報処理システムを提供する。
【解決手段】ホスト処理サイド１１０はホスト処理装置１０３及びホスト・メモリ１０７を有し、ローカル処理サイド１２０はローカル処理装置２０１及びローカル・メモリ２０３を有する。コマンド・ブロックは、そのコマンド・ブロックのホスト・アドレスをローカル・サイドのレジスタ・セットに記憶することによってホスト処理サイドからローカル処理サイドに転送される。ホスト・アドレスを記憶する時、ローカル処理装置の介入なしにコマンド・ブロック転送を開始するための転送信号がコマンド・ブロック転送コントローラ２０９に与えられる。
【解決手段】ホスト処理サイド１１０はホスト処理装置１０３及びホスト・メモリ１０７を有し、ローカル処理サイド１２０はローカル処理装置２０１及びローカル・メモリ２０３を有する。コマンド・ブロックは、そのコマンド・ブロックのホスト・アドレスをローカル・サイドのレジスタ・セットに記憶することによってホスト処理サイドからローカル処理サイドに転送される。ホスト・アドレスを記憶する時、ローカル処理装置の介入なしにコマンド・ブロック転送を開始するための転送信号がコマンド・ブロック転送コントローラ２０９に与えられる。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、コンピュータ・システムの分野に関するものであり、更に詳しく云えば、拡張バスを通してコミュニケートする２つの処理装置相互間のコマンド・ブロックの転送に関するものである。
【０００２】
【従来の技術】今日の社会におけるパーソナル・コンピュータの広範囲の普及によって、そのシステムの種々なコンポーネント相互間で大きなデータ・ブロックを高い信頼性をもって且つ適宜に転送することが常に必要である。ネットワーク化されたパーソナル・コンピュータ（ＰＣ）は、相互に大きなデータ・ブロックを受信及び送信することをいつも必要としている。更に、大きなデータ・ブロックを転送する必要性は、益々人気のあるクライアント／サーバ情報処理環境において特に重要である。そのような環境では、複数のクライアント・ワークステーションがネットワーク化され、そして１つ又は複数のサーバ・システムに結合され、従って、クライアント・ステーションがファイル、プリンタ、及びアプリケーションのようなシステム資源を共用することを可能にする。その結果、サーバ・システムは、非常に大きいデータ・ブロックを記憶装置からクライアント・ステーションに転送する必要が頻繁に生じる。データの保全性を保証するために、データ・ブロック転送の終了時に、転送エラー状態がある場合にそれを表すステータス信号を発生することが通例である。
【０００３】一般的には、１つのシステムから他のシステムへのデータ転送は、入出力（Ｉ／Ｏ）拡張バスを通してホスト・システム装置に結合されたローカル・インターフェース・コントローラを介して処理される。そのインターフェース・コントローラは、小型コンピュータ・システム・インターフェース（ＳＣＳＩ）コントローラのような記憶装置インターフェース、或いは、イーサネット又はトークン・リング・ローカル・エリア・ネットワーク（ＬＡＮ）コントローラのような通信インターフェースでもよい。或Ｉ／Ｏ拡張バス・プロトコルは、インターフェース・コントローラがバスの制御を取ること及びホスト装置との間でデータを転送することを可能にする。そのようなインターフェース・コントローラはバス・マスタとして知られており、バス・マスタリング・プロトコルをサポートするＩ／Ｏバスを操作する。バス・マスタリング・プロトコルをサポートする２つの例示的Ｉ／Ｏ拡張バスは、周辺コンポーネント相互接続（ＰＣＩ）バス及びマイクロチャネルＩ／Ｏバスである。
【０００４】メモリ装置との間でデータを効率的に転送するための種々の技法が長年にわたって考案されてきた。連続したデータの大きなブロックをダイレクト・アクセス記憶装置（ＤＡＳＤ）からシステム・メモリに、又はその逆に転送するために、ダイレクト・メモリ・アクセス（ＤＭＡ）技法が広範囲で使用されている。ＤＭＡ機能を持ったコンピュータ・システムでは、ＣＰＵは、開始アドレス及びブロック・カウントをＤＭＡコントローラに送るだけで、大量のデータを転送することに関連したオーバヘッドから開放される。システムＣＰＵは、指定されたＤＭＡ転送を行うように開始アドレス及びバイト・カウントでもってＤＭＡコントローラを簡単にプログラムする。ステート・マシーンとして実施可能なＤＭＡコントローラは、ＣＰＵによって送られた開始アドレス情報及びブロック・カウントを受け取り、それを内部レジスタに記憶する。しかる後、ＣＰＵによって信号されたデータの転送方向に従って、ＤＭＡコントローラはシステム・メモリとローカル・インターフェース・コントローラの間でＩ／Ｏ拡張バスを介してデータを直列的に転送する。各データ転送の終了時に、ＤＭＡコントローラは、ＤＭＡ転送中に何らかの転送エラー状態が生じたかどうかを表すステータス信号の他に、そのデータ転送の終了をＣＰＵに知らせる信号を発生する。転送エラー状態及び制御ソフトウエアに従って、ＣＰＵはＤＭＡサイクルを再試行することが可能である。
【０００５】或システムは、データ・ブロックのデータ転送ステータス情報を待ち行列化して、ＣＰＵがデータ・ブロック転送のサービスを適当にタイミング制御するためにコマンド転送待ち行列化技法を利用している。そのような方法の１つは、「分散共用メモリを有するパイプ・インターフェースを持った自己記述制御エレメントを非同期的に分配するためのシステム（System for asynchronously delivering self-describing control elements with a pipe interface having distributed shared memory）」と題した１９９４年６月２８日発行の米国特許第５,３２５,４９２号に開示されている。
【０００６】しかし、ローカル・マスタリングを行うことができるローカル・インターフェース・コントローラの出現によって、ホスト処理サイドとローカル処理サイドとの間のデータ転送スループットを高めるためには、ローカル処理サイドにおけるコマンド・ブロック転送オーバヘッドを減少させる必要がある。
【０００７】一般的には、ローカル・インターフェース・コントローラは一連のレジスタを有し、それらのレジスタは、ロードされた時、ローカル処理装置に割込を行ってコマンドの保留を信号する。そのコマンドは、それがローカル処理装置によってローカル・メモリからシステム・メモリに直接にＤＭＡされ得るものである場合、それらのレジスタ内に配置可能である。別の方法として、ホスト処理装置がコマンド・ブロックを作成して、それらを待ち行列に入れることができる。終了時に、ホスト処理装置は、１つ又は複数のコマンドがその待ち行列に配置されたことを知らせるためにローカル処理装置に割込することができる。ローカル処理装置は、そのような割込を受け取ると、その割込をサービスしそしてコマンド・ブロックを処理するように指示される。
【０００８】しかし、コマンド・ブロックを転送する一般的な方法は、ホスト処理装置及びローカル処理装置が相互に対話することを必要とする。ローカル・プロセッサに割込を行うことに加えて、そのような対話は、ローカル処理サイドにコマンド・ブロックを転送することに関連したオーバヘッドをかなり増加させることがあるホスト処理装置とローカル処理装置との間の或タイプの同期的又は非同期的コミュニケーション、例えば、ハンド・シェークの存在を必要とする。
【０００９】更に、ローカル処理装置に割込を行う時、貴重なホスト処理装置サイクルを使うことを防ぐために、そのような割込に最高の優先順位を割り当てることが必要である。
【００１０】
【発明が解決しようとする課題】従って、本発明の目的は、ホスト処理サイドからローカル処理サイドへのコマンド・ブロックのより効率的な転送を提供することにある。
【００１１】
【課題を解決するための手段】本発明に依れば、ホスト処理サイドとローカル処理サイドとの間のコマンド・ブロック転送を処理することができる情報処理システムが提供される。ホスト処理サイドにおいて、その情報処理システムは、ホスト処理装置及びそのホスト処理装置によってアクセス可能なホスト・メモリを含んでいる。ローカル処理サイドにおいて、その情報処理システムは、ローカル処理装置及びそのローカル処理装置によってアクセス可能なローカル・メモリを含んでいる。転送されるべきコマンド・ブロックを記憶するホスト・メモリ部分に対応したホスト・メモリ・アドレス情報を書き込むための、及びそれと同時に転送開始信号を書き込むためのコマンド・ブロック転送コントローラが、ホスト処理装置によってアクセス可能なコマンド・アドレス・レジスタ・セットを含んでいる。コマンド・ブロック転送コントローラはコマンド転送を開始するためにホスト処理装置によって書き込まれた転送開始信号に応答して、ローカル処理装置の介入なしに、対応するホスト・メモリ部分からコマンド・ブロックを検索する。
【００１２】
【発明の実施の形態】図１を参照すると、本発明を組み込んだ例示的なコンピュータ・システム１００のブロック図が示される。コンピュータ・システム１００は、ＩＢＭパーソナル・コンピュータ又はそれと互換性のあるシステムのようなパーソナル・コンピュータ・システムより成るものでよい。コンピュータ・システム１００は、スタンドアローン・ワークステーションとして動作するものでよく、或いはクライアント・ステーション又はサーバ・ステーションとして動作する大きなコンピュータ・ネットワークの一部分であってもよい。
【００１３】コンピュータ・システム１００は、２つの処理サイド、即ち、オペレーティング・システム及びアプリケーションによって指定されるような高レベルの処理機能を遂行するホスト処理サイド１１０、及びコンピュータ・システム１００に対する記憶媒体インターフェース又は通信インターフェースを与えるような周辺機能を遂行するローカル処理サイド１２０より成る。ホスト処理サイド１１０及びローカル処理サイド１２０は入出力（Ｉ／Ｏ）拡張バス１３０を介して相互に結合される。Ｉ／Ｏ拡張バス１３０は多くの適当なＩ／Ｏ拡張バス・プロトコルの１つとコンプライアントである。それらのプロトコルは、ローカル・インターフェース・コントローラが、Ｉ／Ｏ拡張バス１３０を介してデータ・ブロックを転送するというような指定された機能を遂行するためにバスの制御を取ることを可能にする。そのようなバス・プロトコルの例は、ＰＣＩ又はマイクロチャネル仕様によって定義されたものを含む。
【００１４】ホスト処理サイド１１０は、そのコンピュータ・システム１００の機能全体を制御するための単一のホスト処理装置１０３、又はマルチ処理システムにおいては、複数のホスト処理装置を含む。ホスト処理装置１０３は、インテル社によって提供されるＰｅｎｔｉｕｍ（商標）プロセッサ、或いはＩＢＭ社によって提供されるＰｏｗｅｒＰＣ（商標）プロセッサのような多くの商業的に入手可能なホスト処理装置の１つであってもよい。よく知られているように、ホスト処理装置１０３は、先ず、読取専用メモリ（ＲＯＭ）１０１に記憶されたファームウエア命令を実行することによって動作する。基本入出力システム、即ち，ＢＩＯＳとして知られたファームウエア命令は、接続された装置を検出するための命令及び電源入力自己検査（ＰＯＳＴ）のための命令を含む。一般には、ファームウエア命令の終了時に、ホスト処理装置１０３は、ローカル・サイドの記憶装置１１４からホスト・メモリ（システム・メモリ）１０７にＯＳをロードすることによってオペレーティング・システム命令を実行する。ホスト処理装置１０３、ＲＯＭ１０１、及びホスト・メモリ１０７の間のデータの転送はメモリ・コントローラ１０９によって制御される。
【００１５】一方、ホスト処理サイド１１０及びＩ／Ｏ拡張バス１３０の間のデータの転送はＩ／Ｏブリッジ・インターフェース１１１によって制御される。プロセッサ・パフォーマンスを高めるために、ホスト処理装置１０３は、最も最近使用されたデータ及び命令を記憶するための内部キャッシュ・メモリ（レベル１, Ｌ１）１０４又は外部キャッシュ・メモリ（レベル２, Ｌ２）１０５を含み、従って、長いホスト・メモリ・サイクルを開始する必要をなくする。それらのキャッシュ・メモリは、一般に、ホスト処理装置１０３に近接して位置づけられた高速度の静的ランダム・アクセス・メモリ（ＳＲＡＭ）を含む。Ｌ２キャッシュ・メモリへの及びＬ２キャッシュ・メモリからのデータ転送は周知のキャッシュ・コントローラ１０６によって制御される。Ｉ／Ｏブリッジ・インターフェース１１１は、メモリ・コントローラ１０９と、外部キャッシュ・コントローラ１０６を介したホスト処理装置１０３と、Ｉ／Ｏ拡張バス１３０との間をインターフェースするように設計される。ホスト処理装置１０３は適当なＩ／Ｏブリッジ・インターフェース１１１を介してＩ／Ｏ拡張バス１３０とインターフェースし、従って、ローカル処理サイド１２０とインターフェースする。
【００１６】詳しく後述するように、記憶装置１１４はローカル処理サイド１２０のローカル・インターフェース・コントローラ１１３を介してＩ／Ｏ拡張バス１３０とインターフェースする。当業者には明らかなように、図示のホスト処理サイド１１０は単なる例示的なものであり、アプリケーションに従って、ホスト処理サイド１１０の機能的要件を実現するように種々のシステム・アーキテクチャ、即ち、単一処理或いは多重処理が設計可能である。
【００１７】ローカル処理サイド１２０において、コンピュータ・システム１００は、種々の周辺装置１１５に結合された小型コンピュータ・システム・インターフェース（ＳＣＳＩ）コントローラのような複数のローカル・インターフェース・コントローラ１１３を含むものでよい。更に、記憶装置、通信装置、印刷装置、ネットワーク装置、イメージ装置等がシステム機能性及びフィーチャを補足するために追加可能である。例えば、コンピュータ・システム１００は、記憶装置として低価格ドライブの冗長配列（ＲＡＩＤ）を持った高速広範囲のＳＣＳＩローカル・インターフェース・コントローラを有するサーバ・ステーションとして利用可能である。
【００１８】図２を参照すると、ローカル処理サイド１２０のインターフェース・コントローラ１１３の更に詳細なブロック図が示され、それは、Ｉ／Ｏ拡張バス１３０を制御するためのバス・マスタとして作用するための機能を含むローカル処理サイドの周辺機能全体を制御するためのローカル処理装置２０１を含む。ローカル処理装置２０１は、前述のＰｏｗｅｒＰＣ４０３のような種々の商業的に入手可能なプロセッサより成る。ホスト処理サイド１１０と同様に、ローカル処理装置２０１はローカルＲＯＭ２０５に記憶されたファームウエア命令を実行する。ローカル・インターフェース・コントローラ１１３は、ローカル・プロセッサ・インターフェース・ブリッジ２０７を介してローカル処理装置２０１を種々のローカル処理サイドのエレメントとインターフェースするためのローカル・バス２１１を含む。好ましくは、ローカル・バス２１１は、プロセッサ・インターフェース・ブリッジ２０７を介してローカル処理装置２０１とインターフェースするＰＣＩバスである。又、ローカル・バス２１１には、ローカル・メモリ２０３への及びローカル・メモリ２０３からのデータの転送を制御するためのローカル・メモリ・コントローラ２１３が結合される。
【００１９】ローカル・バス２１１の反対側には、ローカル・バス２１１及び装置バス２３１（例えば、ＳＣＳＩバス）の間に周知の装置インターフェース・ブリッジ２１７が結合される。ローカル・インターフェース・コントローラ１１３は、装置インターフェース・ブリッジ２１７を介してＳＣＳＩ記憶装置のようなローカル装置１１５をインターフェースする。本発明の好適な実施例では、ローカル装置１１５は、ローカル処理サイド１２０によって大きいデータ・ブロックを転送することができるＲＡＩＤ記憶装置アレイより成る多数の装置の１つである。データ転送コントローラ・ブリッジ２０９は、本発明によれば、ホスト処理サイド１１０及びローカル処理サイド１２０の間のデータ・ブロック及びコマンド・ブロックの転送を制御する他に、ローカル・バス２１１をＩ／Ｏ拡張バス１３０にインターフェースする。
【００２０】図３を参照すると、本発明の好適な実施例を具体化するホスト処理サイド１１０及びローカル処理サイド１２０の関連部分の更に詳細なブロック図が示される。ローカル処理サイド１２０において、コマンド／データ・ブロック転送コントローラ２０９は、Ｉ／Ｏ拡張バス１３０を介してホスト・メモリ１０７に及びホスト・メモリ１０７からデータ・ブロックを転送するためのホストＤＭＡステート・マシン３２２を含む。コマンド／データ・ブロック転送コントローラ２０９は、ローカル・メモリ・コントローラ２１３を介してローカル・メモリ２０３に及びローカル・メモリ２０３からデータ・ブロックを転送するためのローカルＤＭＡステート・マシーン３２４も含む。ホストＤＭＡステート・マシン３２２とローカルＤＭＡステート・マシン３２４との間に結合された先入れ先出し（ＦＩＦＯ）バッファ３２６は、そのデータ転送に関連したデータ・ブロックを一時的に記憶するためにコマンド／データ・ブロック転送コントローラ２０９内に配置される。ホスト処理サイド１１０からローカル処理サイド１２０へのコマンド・ブロック転送時に、ＦＩＦＯバッファ３２６はホストＤＭＡステート・マシン３２２からコマンド・ブロックを受け取りそして一時的に記憶し、そのような一時的に記憶されたコマンド・ブロックを、ローカル・メモリのコマンド・ブロック部分に記憶されるようにローカルＤＭＡステート・マシン３２４に与える。
【００２１】ホスト処理装置１０３は、すべてのコマンド・ブロック転送の開始前に、１つ又は複数のホスト・コマンド・ブロック３０１を作成する。ホスト・コマンド・ブロック３０１の各々のコマンド・ブロック・アドレスは、コマンド／データ・ブロック転送コントローラ２０９におけるホスト・コマンド・アドレス・レジスタ・セット３１１に転送される。ホスト処理装置１０３は、ホスト・コマンド・アドレス・レジスタ・セット３１１への書込時に、ホスト・アドレス情報の書込に加えて、コマンド転送開始信号をホスト・コマンド・アドレス・レジスタ・セット３１１に書き込む。それは、ホスト・アドレス情報によって指定されたコマンド転送を開始するようにコマンド／データ・ブロック転送コントローラ２０９に信号する。ローカル処理装置２０１は、すべてのコマンド・ブロック転送の開始前に、複数のローカル・コマンド・アドレス・イメージ３０９を記憶するためのコマンド・アドレス待ち行列部分３０７を作成する。そのローカル・コマンド・アドレス・イメージ３０９の各々は、その後のローカル・コマンド・ブロック３０４が記憶されるべきローカル・メモリ・アドレスに対応したアドレス情報を有する。
【００２２】ホスト処理装置１０３がホスト・アドレスをホスト・コマンド・アドレス・レジスタ・セット３１１に書き込むと直ちに、コマンド／データ・ブロック転送コントローラ２０９は、如何なるローカル処理装置２０１の介入もなしに、ホストＤＭＡステート・マシン３２２を介して対応するホスト・コマンド・ブロック３０１の１つを検索する。ホストＤＭＡステート・マシン３２２は、その検索されたホスト・コマンド・ブロック３０１をＦＩＦＯバッファ３２６に一時的に記憶する。しかる後、ローカルＤＭＡステート・マシン３２４は、ローカル処理装置２０１の介入なしに、ＦＩＦＯバッファ３２６に記憶されたコマンド・ブロックを検索し、ローカル・コマンド・アドレス・イメージ３０９によって指定されたローカル・メモリ・ロケーションにそれを転送する。ローカル処理装置２０１はコマンド・ブロック転送を遂行するために割込をされることはなく、ホスト処理装置１０３は、ローカル処理装置２０１がコマンド・ブロック転送を終了するのを待つ必要はない。従って、ホスト処理装置１０３及びローカル処理装置２０１はコマンド・ブロックの転送と関連したオーバヘッドから開放される。
【００２３】ローカル・コマンド・アドレス・イメージ３０９は、対応するローカル・コマンド・ブロック３０４に関するローカル・アドレス情報を記憶する。コマンド／データ・ブロック転送コントローラ２０９は、ホスト処理サイド１１０からローカルＤＭＡステート・マシン３２４を介してローカル・メモリ２０３に転送されたコマンド・ブロックを記憶するためのローカル・アドレス情報を処理する。コマンド／データ・ブロック転送コントローラ２０９は、複数のローカル・アドレス待ち行列レジスタ３１９を有するローカル・コマンド・アドレス待ち行列レジスタ・セット３１３を含む。それらのローカル・アドレス待ち行列レジスタ３１９の各々は、ローカル・メモリ２０３のコマンド・アドレス待ち行列部分３０７におけるロケーションに対応する。ローカル処理装置２０１は、初期設定時に、その後のローカル・コマンド・アドレス・イメージ３０９が何処に記憶されるべきか及びその後のローカル・コマンド・アドレス・イメージ３０９が何処から検索されるべきかを表すそのコマンド・アドレス待ち行列部分３０７におけるアドレスを指す適当なポインタ値をセットする。
【００２４】図４を参照すると、本発明の好適な実施例に従ってホスト・コマンド・アドレス・レジスタ・セット３１１を定義する図４００が示される。そのホスト・コマンド・アドレス・レジスタ・セット３１１は、２つの３２ビット・レジスタ、即ち、コマンド・チャネル・ホスト・アドレス・レジスタ（ＣＣＨＡＲ）４１０及びコマンド・チャネル制御レジスタ（ＣＣＣＲ）４２０より成る。ホスト処理装置１０３は、ローカル処理サイド１２０に転送されるべきコマンド・ブロックのホスト・メモリ・アドレスをＣＣＨＡＲ４１０にロードする。ＣＣＣＲ４２０はその転送のためのコマンド・チャネルを制御する。ＣＣＣＲ４２０は２つの部分、即ち、コマンド・ブロック・カウント部分４５４及び制御部分４５２に分けられる。
【００２５】図５を参照すると、ＣＣＣＲ４２０を表す図が示される。ＣＣＣＲ４２０はそれのビット３１−１６を予約されている。ビット１５−８はＣＣＣＲ４２０のコマンド・ブロック・カウント部分４５４より成り、ＣＣＨＡＲ４１０によってアドレスされた対応するコマンド・ブロックのバイト・カウントを含む。制御部分４５２は次のように定義された８個のビットより成る。即ち、ビット７−５：予約済み。
ビット４：割込ローカル・イネーブル・ビット（ＩＬＥ）である。それは、１にセットされる時、現在のコマンド・ブロック転送の終了時にコマンド・チャネル割込をセットさせる。
ビット３：コマンド・チャネル・アクセス制御セマフォとして作用するセマフォ・ビットである。ホスト処理装置１０３がこのビットを「０」として読み取る時、それはコマンド・チャネルの制御を有し、コマンド・ブロックをローカル・メモリ２０３に転送するようにホスト・コマンド・アドレス・レジスタ・セット３１１をプログラムすることができる。コマンド・チャネルをロックするためには、そのセマフォ・ビットは、「０」として読み取られた後、他のホスト資源がそのコマンド・チャネルへのアクセスを得ることのないように自動的に「１」にセットされる。このセマフォ・ビット３は、コマンド・チャネル・オペレーションが終了した後に「０」にリセットされ、従って、他の転送に対してチャネルを自由にする。
ビット２：予約済み。
ビット１：コマンド転送開始信号ビットである。それは、ホスト処理装置１０３によって「１」にセットされる時、ＣＣＨＡＲ４１０によって表されたアドレスで始まるコマンド・ブロックをコピーするためのコマンド・チャネルを開始するようコマンド／データ・ブロック転送コントローラ２０９に信号する。このコマンド転送開始信号ビットは、ローカル・メモリ２０３におけるコマンド待ち行列へのそのコピーされたコマンド・ブロックの書込の終了時に、「０」にリセットされる。詳しく後述するように、コマンド転送開始信号ビットは、多数のコマンド・ブロックが相互に連鎖されているかどうかを表すためにも使用される。又、コマンド転送開始信号ビットは、「１」にセットされる時、多数のコマンドの連鎖を可能にする連鎖イネーブル情報ビットを構成する。
ビット０：予約済み。
【００２６】前述のように、本発明は、更に、ローカル処理装置のオーバヘッドを最小にするように順序付けられた多数のローカル・コマンド・アドレス・イメージ３０９の待ち行列化を与える。従って、コマンド／データ・ブロック転送コントローラ２０９のローカル・コマンド・アドレス待ち行列レジスタ・セット３１３は４つの３２ビット・ローカル・アドレス待ち行列レジスタ３１９より成る。
【００２７】図６を参照すると、ローカル・コマンド・アドレス待ち行列レジスタ・セット３１３を定義する図６００を示す。コマンド待ち行列開始レジスタ（ＣＱＳＲ）６１０は、コマンド・アドレス待ち行列部分３０７の開始のローカル・メモリ・アドレスを含む。コマンド待ち行列ヘッド・レジスタ（ＣＱＨＲ）６２０は、コマンド／データ・ブロック転送コントローラ２０９が次のローカル・コマンド・アドレス・イメージ３０９をフェッチするローカル・メモリ・アドレスを含む。コマンド待ち行列テイル・レジスタ（ＣＱＴＲ）６３０は、ローカル処理装置２０１が次のローカル・コマンド・アドレス・イメージ３０９を記憶するローカル・メモリ・アドレスを含む。コマンド待ち行列終了レジスタ（ＣＱＥＲ）６４０は、コマンド・アドレス待ち行列部分３０７の終端のローカル・メモリ・アドレスを含む。
【００２８】図７を参照すると、ホスト処理装置１０３によって作成されるようなコマンド・ブロックを表す図７００が示される。コマンド・ブロックはコマンド部分７１０及び付加部分７２０を含む。コマンド部分７１０は長さが可変であってもよく、そしてホスト処理装置１０３によって構成され、ホスト・コマンド・ブロック３０１の１つに記憶される。付加部分７２０は、多数のコマンドブロックを連鎖させるために使用される。その付加部分７２０は、２つのイメージ、即ち、ＣＣＨＡＲ４１０及びＣＣＣＲ４２０にそれぞれ対応するＣＣＨＡＲイメージ７３０及びＣＣＣＲイメージ７４０を含む。ＣＣＨＡＲイメージ７３０及びＣＣＣＲイメージ７４０は、その後に連鎖したコマンド・ブロックのアドレス及び制御設定を含む。コマンド連鎖を可能にするために、ホスト処理装置１０３は、コマンド部分７１０を形成した後、その後のコマンド・ブロックのアドレスをＣＣＨＡＲイメージ７３０に記憶することによって、及び制御設定をＣＣＣＲイメージ７４０に記憶することによって付加部分７２０を形成し、従って、連鎖オペレーションを可能にする。本発明の好適な実施例では、連鎖は、ＣＣＣＲイメージ７４０のコマンド転送開始信号ビットに「１」状態を記憶することによって可能にされる。そのコマンド転送開始信号ビットは、ＣＣＣＲ４２０にロードされる時、その後のコマンド・ブロック転送を開始するようにコマンド／データ・ブロック転送コントローラ２０９に自動的に信号する。
【００２９】図３を再び参照すると、ホスト・コマンド・アドレス・レジスタ・セット３１１のコマンド・アドレス・レジスタ３１７は、それぞれ、図４に示された２つの３２ビット・レジスタＣＣＨＡＲ４１０及びＣＣＣＲ４２０に対応する。同様に、ローカル・コマンド・アドレス待ち行列レジスタ・セット３１３のローカル・アドレス待ち行列レジスタ３１９は、図６のレジスタＣＱＳＲ６１０、ＣＱＨＲ６２０、ＣＱＴＲ６３０、及びＣＱＥＲ６４０に対応する。
【００３０】本発明の好適な実施例では、ホスト・コマンド・アドレス・レジスタ・セット３１１及びローカル・コマンド・アドレス待ち行列レジスタ・セット３１３はコマンド／データ・ブロック転送コントローラ２０９内に組み込まれる。図示のように、ローカル・メモリ２０３は、１つ又は複数のローカル・コマンド・アドレス・イメージ３０９を記憶するためのコマンド・アドレス待ち行列部分３０７を含むように区切られる。ホスト処理サイド１１０では、ホスト・メモリ１０７は、ホスト処理装置１０３によって作成されたコマンド・ブロック・イメージを記憶するための複数の分散したホスト・コマンド・ブロック３０１を含むように区切られる。前述のように、ホスト・メモリ・コントローラ１０９は、ホスト・メモリ１０７、ホスト処理装置１０３、及びＩ／Ｏブリッジ・インターフェース１１１の間のホスト・コマンド・ブロック３０１の転送を制御する。一方、コマンド／データ・ブロック転送コントローラ２０９は、ホスト処理サイド１１０及びローカル処理サイド１２０の間のデータ・ブロック及びコマンド・ブロックの転送を制御する。
【００３１】動作的には、システム始動時に、ローカル処理装置２０１は、ローカル・メモリ２０３のコマンド・アドレス待ち行列部分３０７の開始アドレスを表す事前定義されたアドレスをＣＱＳＲ６１０、ＣＱＨＲ６２０、及びＣＱＴＲ６３０にロードする。当初は、ＣＱＳＲ６１０、ＣＱＨＲ６２０、及びＣＱＴＲ６３０は、コマンド・アドレス待ち行列部分３０７の開始ローカル・メモリ・アドレスを表す同じ値をロードされる。ＣＱＨＲ６２０及びＣＱＴＲ６３０は、その後のローカル・コマンド・アドレス・イメージ３０９が何処に記憶されるか及びその後のローカル・コマンド・アドレス・イメージ３０９が何処から検索されるか表す。ＣＱＥＲ６４０は、指定されたコマンド・アドレス待ち行列部分３０７の終了アドレスを表す値をロードされる。
【００３２】コマンド・ブロック転送の開始時に、ホスト処理装置１０３は、先ず、コマンド・ブロック転送が処理中であるかどうかを決定するために、制御レジスタ部分４５２のセマフォ・ビット３を調べる。セマフォ・ビット３が「１」として読み取られる場合、そのような状態は、コマンド・ブロック転送が既に進行中であることを表すので、ホスト処理装置１０３はコマンド・ブロック転送を開始しないであろう。しかし、そのセマフォ・ビット３が「０」状態として読み取られる場合、ホスト処理装置１０３は、ホスト・コマンド・ブロック・アドレス情報をホスト・コマンド・アドレス・レジスタ・セット３１１に書き込むことによってコマンド・ブロック転送を開始するであろう。そのホスト・コマンド・ブロック・アドレス情報は、ホスト・メモリ１０７におけるホスト・コマンド・ブロック開始アドレスと、ＣＣＨＡＲ４１０及びＣＣＣＲ４２０に従ってコマンド・アドレス・レジスタ３１７に書き込まれるコマンド・ブロックのバイト・カウントとより成る。
【００３３】第１のコマンド・ブロックの開始時に、ホスト・コマンド・ブロック・アドレス情報をコマンド・アドレス・レジスタ３１７に書き込むと同時に、ホスト処理装置１０３はコマンド転送開始信号ビットを「１」にセットし、従って、コマンド・ブロック転送の開始を可能にする。コマンド／データ・ブロック転送コントローラ２０９は、コマンド転送開始信号ビット及びホスト・コマンド・アドレス・レジスタ・セット３１１に記憶された値に応答して、ホストＤＭＡステート・マシン３２２を介して指定のコマンド・ブロックを検索する。コマンド・ブロック転送はローカル処理装置２０１の介入なしに開始される。ホストＤＭＡステート・マシン３２２は、先入れ先出しに基づいてＦＩＦＯバッファ３２６に、その検索されたコマンド・ブロックを記憶する。一旦その転送されたコマンド・ブロックがＦＩＦＯバッファ３２６に記憶されると、ローカルＤＭＡステート・マシン３２４は、ＦＩＦＯバッファ３２６に記憶されたコマンドブロックを、ローカル・コマンド・アドレス待ち行列レジスタ・セット３１３に記憶されたポインタ値により指定されたローカル・アドレスで始まるローカル・メモリへのコピー動作を進める。
【００３４】前述のように、ローカル・コマンド・アドレス待ち行列レジスタ・セット３１３に記憶されたポインタ値は、先ず、ローカル処理装置２０１によって事前定義の設定にセットされる。ローカル処理装置２０１は、ローカル・メモリ２０３において得られるフリーなバッファ・スペースに基づいてローカル・コマンド・アドレス・イメージ３０９、及びローカル処理装置２０１が任意の所与の時間に処理し得るコマンド・ブロックの最大数を作成する。ローカル・コマンド・アドレス・イメージ３０９の待ち行列を作成するためのそのローカル処理装置２０１の機能は、ローカル・コマンド・ブロック３０４がローカル・メモリ２０３の連続ブロックの割振を必要とすることなくローカル・メモリ２０３において分散されることを可能にする。
【００３５】一旦初期のコマンド・ブロックが転送されると、コマンド・ブロックの付加部分７２０の内容がホスト・コマンド・アドレス・レジスタ・セット３１１に書き込まれる。コマンド転送開始信号ビットを「１」にセットすることによって連鎖オペレーションが可能にされる場合、コマンド／データ・ブロック転送コントローラ２０９は、ローカル処理装置２０１の介入なしに、付加部分７２０に記憶されたホスト・コマンド・ブロック・アドレス情報に基づいてその後のコマンド転送を自動的に開始するであろう。
【００３６】一旦ローカル処理装置２０１がローカル・コマンド・アドレス・イメージ３０９をアセンブルすると、ＣＱＨＲはインクリメントされ、ＣＱＴＲに等しくなくなる。一旦コマンド・ブロックがＦＩＦＯバッファ３２６に記憶されると、ローカルＤＭＡステート・マシン３２４はコマンド・ブロックを、ＣＱＴＲにおいて指定されたアドレスで始まるローカル・メモリ２０３にコピーするであろう。一旦コマンド・ブロックがローカル・メモリにコピーされると、コマンド／データ・ブロック転送コントローラ２０９は、ローカル・コマンド・アドレス・イメージ３０９の長さだけＣＱＴＲをインクリメントする。
【００３７】コマンド／データ・ブロック転送コントローラ２０９は、ローカル・メモリのコマンド・アドレス待ち行列部分３０７において待ち行列化された各ローカル・コマンド・アドレス・イメージ３０９に対して上記のステップを遂行し、従って、コマンド・ブロック転送と関連したオーバヘッドからローカル処理装置２０１及びホスト処理装置１０３を開放する。
【００３８】ローカル・コマンド・アドレス・イメージ３０９で始まるローカル・メモリへの各コマンド・ブロックの転送の終了時に、コマンド／データ・ブロック転送コントローラ２０９はＣＱＴＲにおけるテイル・ポインタをインクリメントし、ＣＱＨＲに記憶されたヘッド・ポインタ値にそれを比較する。コマンド・アドレス待ち行列部分３０７の待ち行列解除オペレーションは、テイル・ポインタ値がヘッド・ポインタ値に等しくない限り連続的に遂行される。しかし、テイル・ポインタ値がヘッド・ポインタ値に等しくなる時、コマンド／データ・ブロック転送コントローラ２０９は、ローカル・メモリへのコマンド・ブロックの転送をローカル・コマンド・アドレス・イメージ３０９において終了する。それは、最大数のコマンド・ブロックがローカル処理装置２０１によって処理されようとしていることをそのような状態が表しているためである。
【００３９】本発明は有限の数のローカル・コマンド・アドレス・イメージ３０９（ＣＱＥＲに記憶されたエンド・ポインタ値によって表されるような）を待ち行列化することを意図しているので、待ち行列化されたローカル・コマンド・アドレス・イメージ３０９の数がＣＱＨＲヘッド・ポインタ値にＣＱＥＲエンド・ポインタ値を越えさせる時、ラップ・アラウンド・フィーチャが与えられる。そのような場合、ヘッド・ポインタはＣＱＳＲにおける開始ポインタに等しい値を持つようにラップされ、更なるローカル・コマンド・アドレス・イメージ３０９の待ち行列化の時にインクリメントされる。しかし、この状況において、ローカル処理装置２０１は、ラップされたＣＱＨＲヘッド・ポインタがＣＱＴＲテイル・ポインタに等しくならない限り、更なるローカル・コマンド・アドレス・イメージ３０９を待ち行列化するであろう。一旦そのラップされたＣＱＨＲヘッド・ポインタが［ＣＱＴＲテイル・ポインタ］−［ローカル・コマンド・アドレス・イメージ］に等しくなると、ローカル処理装置２０１は、ＣＱＴＲテイル・ポインタによってアドレスされたイメージが待ち行列解除されるまで、更なるローカル・コマンド・アドレス・イメージ３０９の待ち行列化を終了する。
【００４０】本発明に従ってコマンド・アドレス待ち行列部分３０７及びローカル・コマンド・アドレス・イメージ３０９によって指定されたローカル・コマンド・アドレスの待ち行列化は、ローカル処理装置２０１が既に進行中の１つ又は複数のコマンドの終了を待つ必要なしに、ローカル・コマンド・ブロック・アドレスを待ち行列化することを可能にする。即ち、処理される多くのコマンドの１つが待ち行列の順序を外れて終了する場合、ローカル処理装置２０１は各コマンド・ブロックの順次終了を待つ必要なく、そのようなコマンドによって自由にされた対応するコマンド・ブロック・スペースを再割振することができる。
【００４１】従って、本発明は、コマンド・ブロック転送を開始するようにコマンド／データ・ブロック転送コントローラ２０９に信号するコマンド転送開始信号ビットをセットすることによって、ローカル処理装置２０１の介入なしにコマンド・ブロックを転送する。従って、ローカル処理装置２０１及びホスト処理装置１０３の両方とも、コマンド・ブロック転送と関連したハンドシェーク・オーバヘッドから開放される。
【００４２】まとめとして、本発明の構成に関して以下の事項を開示する。
【００４３】（１）ホスト処理サイドからローカル処理サイドにＩ／Ｏ拡張データ・バスを通してコマンド・ブロックを転送するための情報処理システムにして、前記ホスト処理サイドにおいてコマンド及びデータ情報を処理するためのホスト処理装置と、前記ホスト処理装置によってアクセス可能であり、１つ又は複数のホスト・メモリ部分を含み、前記ローカル処理サイドに転送されるべき前記ホスト処理装置により作成された１つ又は複数のコマンド・ブロックを記憶するためのホスト・メモリと、前記ホスト処理サイドから転送されたコマンド・ブロックを処理するためのローカル処理装置と、前記ローカル処理装置によってアクセス可能であり、１つ又は複数のローカル・メモリ部分を含み、前記ホスト処理サイドから転送されたコマンド・ブロックを記憶するためのローカル・メモリと、前記ローカル処理サイドに転送されるべきコマンド・ブロックを記憶するホスト・メモリ部分に対応したホスト・コマンド・アドレス情報を記憶するためのアドレス・レジスタとコマンド転送開始信号を記憶するための信号レジスタとを含む前記ホスト処理装置によってアクセス可能なコマンド・アドレス・レジスタ・セットを含み、コマンド・ブロック転送を制御するためのコマンド・ブロック転送コントローラと、を含み、前記ホスト処理装置は前記コマンド・アドレス・レジスタ・セットにホスト・コマンド・アドレス情報を書き込み、それと同時に、コマンド転送開始信号情報を書き込むこと、及び前記コマンド・ブロック転送コントローラは前記コマンド転送開始信号に応答してローカル処理装置の介入なしに前記ホスト・メモリからコマンド・ブロックを検索すること、を特徴とする情報処理システム。
（２）前記転送されたコマンド・ブロックはコマンド部分及びそれに付属したコマンド・アドレス部分を含むことを特徴とする上記（１）に記載の情報処理システム。
（３）前記コマンド・アドレス部分は他のコマンド・ブロックが前記転送されたコマンド・ブロックに連鎖されるかどうかを表す連鎖イネーブル情報を含むことを特徴とする上記（２）に記載の情報処理システム。
（４）前記コマンド・アドレス部分は前記転送されたコマンド・ブロックに連鎖されたコマンド・ブロックのホスト・アドレスを含むことを特徴とする上記（４）に記載の情報処理システム。
（５）前記コマンド・ブロック転送コントローラは前記連鎖イネーブル情報を調べることによって他のコマンド・ブロックが前記転送されたコマンド・ブロックに連鎖されるかどうかを決定するためのデテクタを含むこと、前記コマンド・ブロック転送コントローラは前記連鎖されたコマンド・ブロックのホスト・メモリ・アドレスを前記コマンド・アドレス・レジスタ・セットに転送すること、及び前記コマンド・ブロック転送コントローラは転送されたホスト・メモリ・アドレスに応答してホスト・メモリ部分から対応するコマンド・ブロックを検索すること、を特徴とする上記（４）に記載の情報処理システム。
（６）前記コマンド・ブロック転送コントローラはすべてのコマンド・ブロック転送の開始前に前記ローカル処理装置によってプログラム可能なコマンド・アドレス待ち行列レジスタを含み、前記コマンド・アドレス待ち行列メモリ部分に対する事前定義されたローカル・メモリ・アドレスをセットし、その後のローカル・コマンド・アドレス情報が何処に記憶されるべきか表すデフォルト・コマンド・アドレス・イメージを指すヘッド・ポインタ値及びその後のローカル・コマンド・アドレス情報が何処から検索されるべきかを表すデフォルト・ステータス待ち行列イメージを指すテイル・ポインタを記憶することを特徴とする上記（１）に記載の情報処理システム。
（７）前記ホスト処理装置はすべてのコマンド・ブロック転送の前にホスト・コマンド・アドレス情報をコマンド・アドレス・レジスタ・セットに書き込むことを特徴とする上記（１）に記載の情報処理システム。
（８）前記コマンド・アドレス・レジスタ・セットはコマンド・ブロック転送が終了したかどうかを表すコマンド・チャネル・ビジー情報を含むことを特徴とする上記（１）に記載の情報処理システム。
（９）前記ホスト処理装置はコマンド・ブロック転送を開始する前に前記コマンド・チャネル・ビジー情報を調べることを特徴とする上記（８）に記載の情報処理システム。
（１０）前記ホスト・メモリ・アクセス・コントローラ及び前記ローカル・メモリ・アクセス・コントローラの間に接続され、コマンド・ブロック転送に関連したデータを受け取り且つ一時的に記憶するためのＦＩＦＯレジスタを含むことを特徴とする上記（５）に記載の情報処理システム。
（１１）前記ホスト・コマンド・アドレス情報はホスト・メモリ部分に対応するアドレス及び前記ホスト・メモリ部分に記憶されたコマンド・ブロックの長さを表すサイズ情報を含むことを特徴とする上記（１）に記載の情報処理システム。
（１２）前記ホスト処理サイドはホストシステムを含むこと、及び前記ローカル処理サイドはローカル・インターフェース・コントローラを含むこと、を特徴とする上記（１）に記載の情報処理システム。
（１３）前記コマンド・アドレス待ち行列部分は前記ローカル・メモリの一部分であることを特徴とする上記（１）に記載の情報処理システム。
（１４）前記ローカル・メモリは複数のローカル・コマンド・アドレス・イメージを含むコマンド・アドレス待ち行列部分を含むこと、前記コマンド・アドレス・イメージの各々はローカル・メモリ部分に対応したローカル・コマンド・アドレス情報を記憶すること、及び前記コマンド・ブロック転送コントローラは前記ローカル・コマンド・アドレス情報に応答して前記ローカル・アドレスに対応したローカル・メモリ部分に前記コマンド・ブロックを記憶すること、を特徴とする上記（１）に記載の情報処理システム。
【図面の簡単な説明】
【図１】本発明を組み込んだ例示的なコンピュータ・システムのブロック図である。
【図２】図１におけるローカル・インターフェース・コントローラのブロック図である。
【図３】図１のコンピュータ・システムの更に詳細なブロック図である。
【図４】図３のブロック図に示されたコマンド・ブロック・アドレス・レジスタ・セットを示す図である。
【図５】図４に示されたＣＣＣＲを示す図である。
【図６】図３のブロック図に示されたローカル・コマンド・アドレス待ち行列レジスタ・セットを示す図である。
【図７】図１に示されたシステムのコマンド・ブロック転送において使用されるコマンド・ブロックを示す図である。
【０００１】
【発明の属する技術分野】本発明は、コンピュータ・システムの分野に関するものであり、更に詳しく云えば、拡張バスを通してコミュニケートする２つの処理装置相互間のコマンド・ブロックの転送に関するものである。
【０００２】
【従来の技術】今日の社会におけるパーソナル・コンピュータの広範囲の普及によって、そのシステムの種々なコンポーネント相互間で大きなデータ・ブロックを高い信頼性をもって且つ適宜に転送することが常に必要である。ネットワーク化されたパーソナル・コンピュータ（ＰＣ）は、相互に大きなデータ・ブロックを受信及び送信することをいつも必要としている。更に、大きなデータ・ブロックを転送する必要性は、益々人気のあるクライアント／サーバ情報処理環境において特に重要である。そのような環境では、複数のクライアント・ワークステーションがネットワーク化され、そして１つ又は複数のサーバ・システムに結合され、従って、クライアント・ステーションがファイル、プリンタ、及びアプリケーションのようなシステム資源を共用することを可能にする。その結果、サーバ・システムは、非常に大きいデータ・ブロックを記憶装置からクライアント・ステーションに転送する必要が頻繁に生じる。データの保全性を保証するために、データ・ブロック転送の終了時に、転送エラー状態がある場合にそれを表すステータス信号を発生することが通例である。
【０００３】一般的には、１つのシステムから他のシステムへのデータ転送は、入出力（Ｉ／Ｏ）拡張バスを通してホスト・システム装置に結合されたローカル・インターフェース・コントローラを介して処理される。そのインターフェース・コントローラは、小型コンピュータ・システム・インターフェース（ＳＣＳＩ）コントローラのような記憶装置インターフェース、或いは、イーサネット又はトークン・リング・ローカル・エリア・ネットワーク（ＬＡＮ）コントローラのような通信インターフェースでもよい。或Ｉ／Ｏ拡張バス・プロトコルは、インターフェース・コントローラがバスの制御を取ること及びホスト装置との間でデータを転送することを可能にする。そのようなインターフェース・コントローラはバス・マスタとして知られており、バス・マスタリング・プロトコルをサポートするＩ／Ｏバスを操作する。バス・マスタリング・プロトコルをサポートする２つの例示的Ｉ／Ｏ拡張バスは、周辺コンポーネント相互接続（ＰＣＩ）バス及びマイクロチャネルＩ／Ｏバスである。
【０００４】メモリ装置との間でデータを効率的に転送するための種々の技法が長年にわたって考案されてきた。連続したデータの大きなブロックをダイレクト・アクセス記憶装置（ＤＡＳＤ）からシステム・メモリに、又はその逆に転送するために、ダイレクト・メモリ・アクセス（ＤＭＡ）技法が広範囲で使用されている。ＤＭＡ機能を持ったコンピュータ・システムでは、ＣＰＵは、開始アドレス及びブロック・カウントをＤＭＡコントローラに送るだけで、大量のデータを転送することに関連したオーバヘッドから開放される。システムＣＰＵは、指定されたＤＭＡ転送を行うように開始アドレス及びバイト・カウントでもってＤＭＡコントローラを簡単にプログラムする。ステート・マシーンとして実施可能なＤＭＡコントローラは、ＣＰＵによって送られた開始アドレス情報及びブロック・カウントを受け取り、それを内部レジスタに記憶する。しかる後、ＣＰＵによって信号されたデータの転送方向に従って、ＤＭＡコントローラはシステム・メモリとローカル・インターフェース・コントローラの間でＩ／Ｏ拡張バスを介してデータを直列的に転送する。各データ転送の終了時に、ＤＭＡコントローラは、ＤＭＡ転送中に何らかの転送エラー状態が生じたかどうかを表すステータス信号の他に、そのデータ転送の終了をＣＰＵに知らせる信号を発生する。転送エラー状態及び制御ソフトウエアに従って、ＣＰＵはＤＭＡサイクルを再試行することが可能である。
【０００５】或システムは、データ・ブロックのデータ転送ステータス情報を待ち行列化して、ＣＰＵがデータ・ブロック転送のサービスを適当にタイミング制御するためにコマンド転送待ち行列化技法を利用している。そのような方法の１つは、「分散共用メモリを有するパイプ・インターフェースを持った自己記述制御エレメントを非同期的に分配するためのシステム（System for asynchronously delivering self-describing control elements with a pipe interface having distributed shared memory）」と題した１９９４年６月２８日発行の米国特許第５,３２５,４９２号に開示されている。
【０００６】しかし、ローカル・マスタリングを行うことができるローカル・インターフェース・コントローラの出現によって、ホスト処理サイドとローカル処理サイドとの間のデータ転送スループットを高めるためには、ローカル処理サイドにおけるコマンド・ブロック転送オーバヘッドを減少させる必要がある。
【０００７】一般的には、ローカル・インターフェース・コントローラは一連のレジスタを有し、それらのレジスタは、ロードされた時、ローカル処理装置に割込を行ってコマンドの保留を信号する。そのコマンドは、それがローカル処理装置によってローカル・メモリからシステム・メモリに直接にＤＭＡされ得るものである場合、それらのレジスタ内に配置可能である。別の方法として、ホスト処理装置がコマンド・ブロックを作成して、それらを待ち行列に入れることができる。終了時に、ホスト処理装置は、１つ又は複数のコマンドがその待ち行列に配置されたことを知らせるためにローカル処理装置に割込することができる。ローカル処理装置は、そのような割込を受け取ると、その割込をサービスしそしてコマンド・ブロックを処理するように指示される。
【０００８】しかし、コマンド・ブロックを転送する一般的な方法は、ホスト処理装置及びローカル処理装置が相互に対話することを必要とする。ローカル・プロセッサに割込を行うことに加えて、そのような対話は、ローカル処理サイドにコマンド・ブロックを転送することに関連したオーバヘッドをかなり増加させることがあるホスト処理装置とローカル処理装置との間の或タイプの同期的又は非同期的コミュニケーション、例えば、ハンド・シェークの存在を必要とする。
【０００９】更に、ローカル処理装置に割込を行う時、貴重なホスト処理装置サイクルを使うことを防ぐために、そのような割込に最高の優先順位を割り当てることが必要である。
【００１０】
【発明が解決しようとする課題】従って、本発明の目的は、ホスト処理サイドからローカル処理サイドへのコマンド・ブロックのより効率的な転送を提供することにある。
【００１１】
【課題を解決するための手段】本発明に依れば、ホスト処理サイドとローカル処理サイドとの間のコマンド・ブロック転送を処理することができる情報処理システムが提供される。ホスト処理サイドにおいて、その情報処理システムは、ホスト処理装置及びそのホスト処理装置によってアクセス可能なホスト・メモリを含んでいる。ローカル処理サイドにおいて、その情報処理システムは、ローカル処理装置及びそのローカル処理装置によってアクセス可能なローカル・メモリを含んでいる。転送されるべきコマンド・ブロックを記憶するホスト・メモリ部分に対応したホスト・メモリ・アドレス情報を書き込むための、及びそれと同時に転送開始信号を書き込むためのコマンド・ブロック転送コントローラが、ホスト処理装置によってアクセス可能なコマンド・アドレス・レジスタ・セットを含んでいる。コマンド・ブロック転送コントローラはコマンド転送を開始するためにホスト処理装置によって書き込まれた転送開始信号に応答して、ローカル処理装置の介入なしに、対応するホスト・メモリ部分からコマンド・ブロックを検索する。
【００１２】
【発明の実施の形態】図１を参照すると、本発明を組み込んだ例示的なコンピュータ・システム１００のブロック図が示される。コンピュータ・システム１００は、ＩＢＭパーソナル・コンピュータ又はそれと互換性のあるシステムのようなパーソナル・コンピュータ・システムより成るものでよい。コンピュータ・システム１００は、スタンドアローン・ワークステーションとして動作するものでよく、或いはクライアント・ステーション又はサーバ・ステーションとして動作する大きなコンピュータ・ネットワークの一部分であってもよい。
【００１３】コンピュータ・システム１００は、２つの処理サイド、即ち、オペレーティング・システム及びアプリケーションによって指定されるような高レベルの処理機能を遂行するホスト処理サイド１１０、及びコンピュータ・システム１００に対する記憶媒体インターフェース又は通信インターフェースを与えるような周辺機能を遂行するローカル処理サイド１２０より成る。ホスト処理サイド１１０及びローカル処理サイド１２０は入出力（Ｉ／Ｏ）拡張バス１３０を介して相互に結合される。Ｉ／Ｏ拡張バス１３０は多くの適当なＩ／Ｏ拡張バス・プロトコルの１つとコンプライアントである。それらのプロトコルは、ローカル・インターフェース・コントローラが、Ｉ／Ｏ拡張バス１３０を介してデータ・ブロックを転送するというような指定された機能を遂行するためにバスの制御を取ることを可能にする。そのようなバス・プロトコルの例は、ＰＣＩ又はマイクロチャネル仕様によって定義されたものを含む。
【００１４】ホスト処理サイド１１０は、そのコンピュータ・システム１００の機能全体を制御するための単一のホスト処理装置１０３、又はマルチ処理システムにおいては、複数のホスト処理装置を含む。ホスト処理装置１０３は、インテル社によって提供されるＰｅｎｔｉｕｍ（商標）プロセッサ、或いはＩＢＭ社によって提供されるＰｏｗｅｒＰＣ（商標）プロセッサのような多くの商業的に入手可能なホスト処理装置の１つであってもよい。よく知られているように、ホスト処理装置１０３は、先ず、読取専用メモリ（ＲＯＭ）１０１に記憶されたファームウエア命令を実行することによって動作する。基本入出力システム、即ち，ＢＩＯＳとして知られたファームウエア命令は、接続された装置を検出するための命令及び電源入力自己検査（ＰＯＳＴ）のための命令を含む。一般には、ファームウエア命令の終了時に、ホスト処理装置１０３は、ローカル・サイドの記憶装置１１４からホスト・メモリ（システム・メモリ）１０７にＯＳをロードすることによってオペレーティング・システム命令を実行する。ホスト処理装置１０３、ＲＯＭ１０１、及びホスト・メモリ１０７の間のデータの転送はメモリ・コントローラ１０９によって制御される。
【００１５】一方、ホスト処理サイド１１０及びＩ／Ｏ拡張バス１３０の間のデータの転送はＩ／Ｏブリッジ・インターフェース１１１によって制御される。プロセッサ・パフォーマンスを高めるために、ホスト処理装置１０３は、最も最近使用されたデータ及び命令を記憶するための内部キャッシュ・メモリ（レベル１, Ｌ１）１０４又は外部キャッシュ・メモリ（レベル２, Ｌ２）１０５を含み、従って、長いホスト・メモリ・サイクルを開始する必要をなくする。それらのキャッシュ・メモリは、一般に、ホスト処理装置１０３に近接して位置づけられた高速度の静的ランダム・アクセス・メモリ（ＳＲＡＭ）を含む。Ｌ２キャッシュ・メモリへの及びＬ２キャッシュ・メモリからのデータ転送は周知のキャッシュ・コントローラ１０６によって制御される。Ｉ／Ｏブリッジ・インターフェース１１１は、メモリ・コントローラ１０９と、外部キャッシュ・コントローラ１０６を介したホスト処理装置１０３と、Ｉ／Ｏ拡張バス１３０との間をインターフェースするように設計される。ホスト処理装置１０３は適当なＩ／Ｏブリッジ・インターフェース１１１を介してＩ／Ｏ拡張バス１３０とインターフェースし、従って、ローカル処理サイド１２０とインターフェースする。
【００１６】詳しく後述するように、記憶装置１１４はローカル処理サイド１２０のローカル・インターフェース・コントローラ１１３を介してＩ／Ｏ拡張バス１３０とインターフェースする。当業者には明らかなように、図示のホスト処理サイド１１０は単なる例示的なものであり、アプリケーションに従って、ホスト処理サイド１１０の機能的要件を実現するように種々のシステム・アーキテクチャ、即ち、単一処理或いは多重処理が設計可能である。
【００１７】ローカル処理サイド１２０において、コンピュータ・システム１００は、種々の周辺装置１１５に結合された小型コンピュータ・システム・インターフェース（ＳＣＳＩ）コントローラのような複数のローカル・インターフェース・コントローラ１１３を含むものでよい。更に、記憶装置、通信装置、印刷装置、ネットワーク装置、イメージ装置等がシステム機能性及びフィーチャを補足するために追加可能である。例えば、コンピュータ・システム１００は、記憶装置として低価格ドライブの冗長配列（ＲＡＩＤ）を持った高速広範囲のＳＣＳＩローカル・インターフェース・コントローラを有するサーバ・ステーションとして利用可能である。
【００１８】図２を参照すると、ローカル処理サイド１２０のインターフェース・コントローラ１１３の更に詳細なブロック図が示され、それは、Ｉ／Ｏ拡張バス１３０を制御するためのバス・マスタとして作用するための機能を含むローカル処理サイドの周辺機能全体を制御するためのローカル処理装置２０１を含む。ローカル処理装置２０１は、前述のＰｏｗｅｒＰＣ４０３のような種々の商業的に入手可能なプロセッサより成る。ホスト処理サイド１１０と同様に、ローカル処理装置２０１はローカルＲＯＭ２０５に記憶されたファームウエア命令を実行する。ローカル・インターフェース・コントローラ１１３は、ローカル・プロセッサ・インターフェース・ブリッジ２０７を介してローカル処理装置２０１を種々のローカル処理サイドのエレメントとインターフェースするためのローカル・バス２１１を含む。好ましくは、ローカル・バス２１１は、プロセッサ・インターフェース・ブリッジ２０７を介してローカル処理装置２０１とインターフェースするＰＣＩバスである。又、ローカル・バス２１１には、ローカル・メモリ２０３への及びローカル・メモリ２０３からのデータの転送を制御するためのローカル・メモリ・コントローラ２１３が結合される。
【００１９】ローカル・バス２１１の反対側には、ローカル・バス２１１及び装置バス２３１（例えば、ＳＣＳＩバス）の間に周知の装置インターフェース・ブリッジ２１７が結合される。ローカル・インターフェース・コントローラ１１３は、装置インターフェース・ブリッジ２１７を介してＳＣＳＩ記憶装置のようなローカル装置１１５をインターフェースする。本発明の好適な実施例では、ローカル装置１１５は、ローカル処理サイド１２０によって大きいデータ・ブロックを転送することができるＲＡＩＤ記憶装置アレイより成る多数の装置の１つである。データ転送コントローラ・ブリッジ２０９は、本発明によれば、ホスト処理サイド１１０及びローカル処理サイド１２０の間のデータ・ブロック及びコマンド・ブロックの転送を制御する他に、ローカル・バス２１１をＩ／Ｏ拡張バス１３０にインターフェースする。
【００２０】図３を参照すると、本発明の好適な実施例を具体化するホスト処理サイド１１０及びローカル処理サイド１２０の関連部分の更に詳細なブロック図が示される。ローカル処理サイド１２０において、コマンド／データ・ブロック転送コントローラ２０９は、Ｉ／Ｏ拡張バス１３０を介してホスト・メモリ１０７に及びホスト・メモリ１０７からデータ・ブロックを転送するためのホストＤＭＡステート・マシン３２２を含む。コマンド／データ・ブロック転送コントローラ２０９は、ローカル・メモリ・コントローラ２１３を介してローカル・メモリ２０３に及びローカル・メモリ２０３からデータ・ブロックを転送するためのローカルＤＭＡステート・マシーン３２４も含む。ホストＤＭＡステート・マシン３２２とローカルＤＭＡステート・マシン３２４との間に結合された先入れ先出し（ＦＩＦＯ）バッファ３２６は、そのデータ転送に関連したデータ・ブロックを一時的に記憶するためにコマンド／データ・ブロック転送コントローラ２０９内に配置される。ホスト処理サイド１１０からローカル処理サイド１２０へのコマンド・ブロック転送時に、ＦＩＦＯバッファ３２６はホストＤＭＡステート・マシン３２２からコマンド・ブロックを受け取りそして一時的に記憶し、そのような一時的に記憶されたコマンド・ブロックを、ローカル・メモリのコマンド・ブロック部分に記憶されるようにローカルＤＭＡステート・マシン３２４に与える。
【００２１】ホスト処理装置１０３は、すべてのコマンド・ブロック転送の開始前に、１つ又は複数のホスト・コマンド・ブロック３０１を作成する。ホスト・コマンド・ブロック３０１の各々のコマンド・ブロック・アドレスは、コマンド／データ・ブロック転送コントローラ２０９におけるホスト・コマンド・アドレス・レジスタ・セット３１１に転送される。ホスト処理装置１０３は、ホスト・コマンド・アドレス・レジスタ・セット３１１への書込時に、ホスト・アドレス情報の書込に加えて、コマンド転送開始信号をホスト・コマンド・アドレス・レジスタ・セット３１１に書き込む。それは、ホスト・アドレス情報によって指定されたコマンド転送を開始するようにコマンド／データ・ブロック転送コントローラ２０９に信号する。ローカル処理装置２０１は、すべてのコマンド・ブロック転送の開始前に、複数のローカル・コマンド・アドレス・イメージ３０９を記憶するためのコマンド・アドレス待ち行列部分３０７を作成する。そのローカル・コマンド・アドレス・イメージ３０９の各々は、その後のローカル・コマンド・ブロック３０４が記憶されるべきローカル・メモリ・アドレスに対応したアドレス情報を有する。
【００２２】ホスト処理装置１０３がホスト・アドレスをホスト・コマンド・アドレス・レジスタ・セット３１１に書き込むと直ちに、コマンド／データ・ブロック転送コントローラ２０９は、如何なるローカル処理装置２０１の介入もなしに、ホストＤＭＡステート・マシン３２２を介して対応するホスト・コマンド・ブロック３０１の１つを検索する。ホストＤＭＡステート・マシン３２２は、その検索されたホスト・コマンド・ブロック３０１をＦＩＦＯバッファ３２６に一時的に記憶する。しかる後、ローカルＤＭＡステート・マシン３２４は、ローカル処理装置２０１の介入なしに、ＦＩＦＯバッファ３２６に記憶されたコマンド・ブロックを検索し、ローカル・コマンド・アドレス・イメージ３０９によって指定されたローカル・メモリ・ロケーションにそれを転送する。ローカル処理装置２０１はコマンド・ブロック転送を遂行するために割込をされることはなく、ホスト処理装置１０３は、ローカル処理装置２０１がコマンド・ブロック転送を終了するのを待つ必要はない。従って、ホスト処理装置１０３及びローカル処理装置２０１はコマンド・ブロックの転送と関連したオーバヘッドから開放される。
【００２３】ローカル・コマンド・アドレス・イメージ３０９は、対応するローカル・コマンド・ブロック３０４に関するローカル・アドレス情報を記憶する。コマンド／データ・ブロック転送コントローラ２０９は、ホスト処理サイド１１０からローカルＤＭＡステート・マシン３２４を介してローカル・メモリ２０３に転送されたコマンド・ブロックを記憶するためのローカル・アドレス情報を処理する。コマンド／データ・ブロック転送コントローラ２０９は、複数のローカル・アドレス待ち行列レジスタ３１９を有するローカル・コマンド・アドレス待ち行列レジスタ・セット３１３を含む。それらのローカル・アドレス待ち行列レジスタ３１９の各々は、ローカル・メモリ２０３のコマンド・アドレス待ち行列部分３０７におけるロケーションに対応する。ローカル処理装置２０１は、初期設定時に、その後のローカル・コマンド・アドレス・イメージ３０９が何処に記憶されるべきか及びその後のローカル・コマンド・アドレス・イメージ３０９が何処から検索されるべきかを表すそのコマンド・アドレス待ち行列部分３０７におけるアドレスを指す適当なポインタ値をセットする。
【００２４】図４を参照すると、本発明の好適な実施例に従ってホスト・コマンド・アドレス・レジスタ・セット３１１を定義する図４００が示される。そのホスト・コマンド・アドレス・レジスタ・セット３１１は、２つの３２ビット・レジスタ、即ち、コマンド・チャネル・ホスト・アドレス・レジスタ（ＣＣＨＡＲ）４１０及びコマンド・チャネル制御レジスタ（ＣＣＣＲ）４２０より成る。ホスト処理装置１０３は、ローカル処理サイド１２０に転送されるべきコマンド・ブロックのホスト・メモリ・アドレスをＣＣＨＡＲ４１０にロードする。ＣＣＣＲ４２０はその転送のためのコマンド・チャネルを制御する。ＣＣＣＲ４２０は２つの部分、即ち、コマンド・ブロック・カウント部分４５４及び制御部分４５２に分けられる。
【００２５】図５を参照すると、ＣＣＣＲ４２０を表す図が示される。ＣＣＣＲ４２０はそれのビット３１−１６を予約されている。ビット１５−８はＣＣＣＲ４２０のコマンド・ブロック・カウント部分４５４より成り、ＣＣＨＡＲ４１０によってアドレスされた対応するコマンド・ブロックのバイト・カウントを含む。制御部分４５２は次のように定義された８個のビットより成る。即ち、ビット７−５：予約済み。
ビット４：割込ローカル・イネーブル・ビット（ＩＬＥ）である。それは、１にセットされる時、現在のコマンド・ブロック転送の終了時にコマンド・チャネル割込をセットさせる。
ビット３：コマンド・チャネル・アクセス制御セマフォとして作用するセマフォ・ビットである。ホスト処理装置１０３がこのビットを「０」として読み取る時、それはコマンド・チャネルの制御を有し、コマンド・ブロックをローカル・メモリ２０３に転送するようにホスト・コマンド・アドレス・レジスタ・セット３１１をプログラムすることができる。コマンド・チャネルをロックするためには、そのセマフォ・ビットは、「０」として読み取られた後、他のホスト資源がそのコマンド・チャネルへのアクセスを得ることのないように自動的に「１」にセットされる。このセマフォ・ビット３は、コマンド・チャネル・オペレーションが終了した後に「０」にリセットされ、従って、他の転送に対してチャネルを自由にする。
ビット２：予約済み。
ビット１：コマンド転送開始信号ビットである。それは、ホスト処理装置１０３によって「１」にセットされる時、ＣＣＨＡＲ４１０によって表されたアドレスで始まるコマンド・ブロックをコピーするためのコマンド・チャネルを開始するようコマンド／データ・ブロック転送コントローラ２０９に信号する。このコマンド転送開始信号ビットは、ローカル・メモリ２０３におけるコマンド待ち行列へのそのコピーされたコマンド・ブロックの書込の終了時に、「０」にリセットされる。詳しく後述するように、コマンド転送開始信号ビットは、多数のコマンド・ブロックが相互に連鎖されているかどうかを表すためにも使用される。又、コマンド転送開始信号ビットは、「１」にセットされる時、多数のコマンドの連鎖を可能にする連鎖イネーブル情報ビットを構成する。
ビット０：予約済み。
【００２６】前述のように、本発明は、更に、ローカル処理装置のオーバヘッドを最小にするように順序付けられた多数のローカル・コマンド・アドレス・イメージ３０９の待ち行列化を与える。従って、コマンド／データ・ブロック転送コントローラ２０９のローカル・コマンド・アドレス待ち行列レジスタ・セット３１３は４つの３２ビット・ローカル・アドレス待ち行列レジスタ３１９より成る。
【００２７】図６を参照すると、ローカル・コマンド・アドレス待ち行列レジスタ・セット３１３を定義する図６００を示す。コマンド待ち行列開始レジスタ（ＣＱＳＲ）６１０は、コマンド・アドレス待ち行列部分３０７の開始のローカル・メモリ・アドレスを含む。コマンド待ち行列ヘッド・レジスタ（ＣＱＨＲ）６２０は、コマンド／データ・ブロック転送コントローラ２０９が次のローカル・コマンド・アドレス・イメージ３０９をフェッチするローカル・メモリ・アドレスを含む。コマンド待ち行列テイル・レジスタ（ＣＱＴＲ）６３０は、ローカル処理装置２０１が次のローカル・コマンド・アドレス・イメージ３０９を記憶するローカル・メモリ・アドレスを含む。コマンド待ち行列終了レジスタ（ＣＱＥＲ）６４０は、コマンド・アドレス待ち行列部分３０７の終端のローカル・メモリ・アドレスを含む。
【００２８】図７を参照すると、ホスト処理装置１０３によって作成されるようなコマンド・ブロックを表す図７００が示される。コマンド・ブロックはコマンド部分７１０及び付加部分７２０を含む。コマンド部分７１０は長さが可変であってもよく、そしてホスト処理装置１０３によって構成され、ホスト・コマンド・ブロック３０１の１つに記憶される。付加部分７２０は、多数のコマンドブロックを連鎖させるために使用される。その付加部分７２０は、２つのイメージ、即ち、ＣＣＨＡＲ４１０及びＣＣＣＲ４２０にそれぞれ対応するＣＣＨＡＲイメージ７３０及びＣＣＣＲイメージ７４０を含む。ＣＣＨＡＲイメージ７３０及びＣＣＣＲイメージ７４０は、その後に連鎖したコマンド・ブロックのアドレス及び制御設定を含む。コマンド連鎖を可能にするために、ホスト処理装置１０３は、コマンド部分７１０を形成した後、その後のコマンド・ブロックのアドレスをＣＣＨＡＲイメージ７３０に記憶することによって、及び制御設定をＣＣＣＲイメージ７４０に記憶することによって付加部分７２０を形成し、従って、連鎖オペレーションを可能にする。本発明の好適な実施例では、連鎖は、ＣＣＣＲイメージ７４０のコマンド転送開始信号ビットに「１」状態を記憶することによって可能にされる。そのコマンド転送開始信号ビットは、ＣＣＣＲ４２０にロードされる時、その後のコマンド・ブロック転送を開始するようにコマンド／データ・ブロック転送コントローラ２０９に自動的に信号する。
【００２９】図３を再び参照すると、ホスト・コマンド・アドレス・レジスタ・セット３１１のコマンド・アドレス・レジスタ３１７は、それぞれ、図４に示された２つの３２ビット・レジスタＣＣＨＡＲ４１０及びＣＣＣＲ４２０に対応する。同様に、ローカル・コマンド・アドレス待ち行列レジスタ・セット３１３のローカル・アドレス待ち行列レジスタ３１９は、図６のレジスタＣＱＳＲ６１０、ＣＱＨＲ６２０、ＣＱＴＲ６３０、及びＣＱＥＲ６４０に対応する。
【００３０】本発明の好適な実施例では、ホスト・コマンド・アドレス・レジスタ・セット３１１及びローカル・コマンド・アドレス待ち行列レジスタ・セット３１３はコマンド／データ・ブロック転送コントローラ２０９内に組み込まれる。図示のように、ローカル・メモリ２０３は、１つ又は複数のローカル・コマンド・アドレス・イメージ３０９を記憶するためのコマンド・アドレス待ち行列部分３０７を含むように区切られる。ホスト処理サイド１１０では、ホスト・メモリ１０７は、ホスト処理装置１０３によって作成されたコマンド・ブロック・イメージを記憶するための複数の分散したホスト・コマンド・ブロック３０１を含むように区切られる。前述のように、ホスト・メモリ・コントローラ１０９は、ホスト・メモリ１０７、ホスト処理装置１０３、及びＩ／Ｏブリッジ・インターフェース１１１の間のホスト・コマンド・ブロック３０１の転送を制御する。一方、コマンド／データ・ブロック転送コントローラ２０９は、ホスト処理サイド１１０及びローカル処理サイド１２０の間のデータ・ブロック及びコマンド・ブロックの転送を制御する。
【００３１】動作的には、システム始動時に、ローカル処理装置２０１は、ローカル・メモリ２０３のコマンド・アドレス待ち行列部分３０７の開始アドレスを表す事前定義されたアドレスをＣＱＳＲ６１０、ＣＱＨＲ６２０、及びＣＱＴＲ６３０にロードする。当初は、ＣＱＳＲ６１０、ＣＱＨＲ６２０、及びＣＱＴＲ６３０は、コマンド・アドレス待ち行列部分３０７の開始ローカル・メモリ・アドレスを表す同じ値をロードされる。ＣＱＨＲ６２０及びＣＱＴＲ６３０は、その後のローカル・コマンド・アドレス・イメージ３０９が何処に記憶されるか及びその後のローカル・コマンド・アドレス・イメージ３０９が何処から検索されるか表す。ＣＱＥＲ６４０は、指定されたコマンド・アドレス待ち行列部分３０７の終了アドレスを表す値をロードされる。
【００３２】コマンド・ブロック転送の開始時に、ホスト処理装置１０３は、先ず、コマンド・ブロック転送が処理中であるかどうかを決定するために、制御レジスタ部分４５２のセマフォ・ビット３を調べる。セマフォ・ビット３が「１」として読み取られる場合、そのような状態は、コマンド・ブロック転送が既に進行中であることを表すので、ホスト処理装置１０３はコマンド・ブロック転送を開始しないであろう。しかし、そのセマフォ・ビット３が「０」状態として読み取られる場合、ホスト処理装置１０３は、ホスト・コマンド・ブロック・アドレス情報をホスト・コマンド・アドレス・レジスタ・セット３１１に書き込むことによってコマンド・ブロック転送を開始するであろう。そのホスト・コマンド・ブロック・アドレス情報は、ホスト・メモリ１０７におけるホスト・コマンド・ブロック開始アドレスと、ＣＣＨＡＲ４１０及びＣＣＣＲ４２０に従ってコマンド・アドレス・レジスタ３１７に書き込まれるコマンド・ブロックのバイト・カウントとより成る。
【００３３】第１のコマンド・ブロックの開始時に、ホスト・コマンド・ブロック・アドレス情報をコマンド・アドレス・レジスタ３１７に書き込むと同時に、ホスト処理装置１０３はコマンド転送開始信号ビットを「１」にセットし、従って、コマンド・ブロック転送の開始を可能にする。コマンド／データ・ブロック転送コントローラ２０９は、コマンド転送開始信号ビット及びホスト・コマンド・アドレス・レジスタ・セット３１１に記憶された値に応答して、ホストＤＭＡステート・マシン３２２を介して指定のコマンド・ブロックを検索する。コマンド・ブロック転送はローカル処理装置２０１の介入なしに開始される。ホストＤＭＡステート・マシン３２２は、先入れ先出しに基づいてＦＩＦＯバッファ３２６に、その検索されたコマンド・ブロックを記憶する。一旦その転送されたコマンド・ブロックがＦＩＦＯバッファ３２６に記憶されると、ローカルＤＭＡステート・マシン３２４は、ＦＩＦＯバッファ３２６に記憶されたコマンドブロックを、ローカル・コマンド・アドレス待ち行列レジスタ・セット３１３に記憶されたポインタ値により指定されたローカル・アドレスで始まるローカル・メモリへのコピー動作を進める。
【００３４】前述のように、ローカル・コマンド・アドレス待ち行列レジスタ・セット３１３に記憶されたポインタ値は、先ず、ローカル処理装置２０１によって事前定義の設定にセットされる。ローカル処理装置２０１は、ローカル・メモリ２０３において得られるフリーなバッファ・スペースに基づいてローカル・コマンド・アドレス・イメージ３０９、及びローカル処理装置２０１が任意の所与の時間に処理し得るコマンド・ブロックの最大数を作成する。ローカル・コマンド・アドレス・イメージ３０９の待ち行列を作成するためのそのローカル処理装置２０１の機能は、ローカル・コマンド・ブロック３０４がローカル・メモリ２０３の連続ブロックの割振を必要とすることなくローカル・メモリ２０３において分散されることを可能にする。
【００３５】一旦初期のコマンド・ブロックが転送されると、コマンド・ブロックの付加部分７２０の内容がホスト・コマンド・アドレス・レジスタ・セット３１１に書き込まれる。コマンド転送開始信号ビットを「１」にセットすることによって連鎖オペレーションが可能にされる場合、コマンド／データ・ブロック転送コントローラ２０９は、ローカル処理装置２０１の介入なしに、付加部分７２０に記憶されたホスト・コマンド・ブロック・アドレス情報に基づいてその後のコマンド転送を自動的に開始するであろう。
【００３６】一旦ローカル処理装置２０１がローカル・コマンド・アドレス・イメージ３０９をアセンブルすると、ＣＱＨＲはインクリメントされ、ＣＱＴＲに等しくなくなる。一旦コマンド・ブロックがＦＩＦＯバッファ３２６に記憶されると、ローカルＤＭＡステート・マシン３２４はコマンド・ブロックを、ＣＱＴＲにおいて指定されたアドレスで始まるローカル・メモリ２０３にコピーするであろう。一旦コマンド・ブロックがローカル・メモリにコピーされると、コマンド／データ・ブロック転送コントローラ２０９は、ローカル・コマンド・アドレス・イメージ３０９の長さだけＣＱＴＲをインクリメントする。
【００３７】コマンド／データ・ブロック転送コントローラ２０９は、ローカル・メモリのコマンド・アドレス待ち行列部分３０７において待ち行列化された各ローカル・コマンド・アドレス・イメージ３０９に対して上記のステップを遂行し、従って、コマンド・ブロック転送と関連したオーバヘッドからローカル処理装置２０１及びホスト処理装置１０３を開放する。
【００３８】ローカル・コマンド・アドレス・イメージ３０９で始まるローカル・メモリへの各コマンド・ブロックの転送の終了時に、コマンド／データ・ブロック転送コントローラ２０９はＣＱＴＲにおけるテイル・ポインタをインクリメントし、ＣＱＨＲに記憶されたヘッド・ポインタ値にそれを比較する。コマンド・アドレス待ち行列部分３０７の待ち行列解除オペレーションは、テイル・ポインタ値がヘッド・ポインタ値に等しくない限り連続的に遂行される。しかし、テイル・ポインタ値がヘッド・ポインタ値に等しくなる時、コマンド／データ・ブロック転送コントローラ２０９は、ローカル・メモリへのコマンド・ブロックの転送をローカル・コマンド・アドレス・イメージ３０９において終了する。それは、最大数のコマンド・ブロックがローカル処理装置２０１によって処理されようとしていることをそのような状態が表しているためである。
【００３９】本発明は有限の数のローカル・コマンド・アドレス・イメージ３０９（ＣＱＥＲに記憶されたエンド・ポインタ値によって表されるような）を待ち行列化することを意図しているので、待ち行列化されたローカル・コマンド・アドレス・イメージ３０９の数がＣＱＨＲヘッド・ポインタ値にＣＱＥＲエンド・ポインタ値を越えさせる時、ラップ・アラウンド・フィーチャが与えられる。そのような場合、ヘッド・ポインタはＣＱＳＲにおける開始ポインタに等しい値を持つようにラップされ、更なるローカル・コマンド・アドレス・イメージ３０９の待ち行列化の時にインクリメントされる。しかし、この状況において、ローカル処理装置２０１は、ラップされたＣＱＨＲヘッド・ポインタがＣＱＴＲテイル・ポインタに等しくならない限り、更なるローカル・コマンド・アドレス・イメージ３０９を待ち行列化するであろう。一旦そのラップされたＣＱＨＲヘッド・ポインタが［ＣＱＴＲテイル・ポインタ］−［ローカル・コマンド・アドレス・イメージ］に等しくなると、ローカル処理装置２０１は、ＣＱＴＲテイル・ポインタによってアドレスされたイメージが待ち行列解除されるまで、更なるローカル・コマンド・アドレス・イメージ３０９の待ち行列化を終了する。
【００４０】本発明に従ってコマンド・アドレス待ち行列部分３０７及びローカル・コマンド・アドレス・イメージ３０９によって指定されたローカル・コマンド・アドレスの待ち行列化は、ローカル処理装置２０１が既に進行中の１つ又は複数のコマンドの終了を待つ必要なしに、ローカル・コマンド・ブロック・アドレスを待ち行列化することを可能にする。即ち、処理される多くのコマンドの１つが待ち行列の順序を外れて終了する場合、ローカル処理装置２０１は各コマンド・ブロックの順次終了を待つ必要なく、そのようなコマンドによって自由にされた対応するコマンド・ブロック・スペースを再割振することができる。
【００４１】従って、本発明は、コマンド・ブロック転送を開始するようにコマンド／データ・ブロック転送コントローラ２０９に信号するコマンド転送開始信号ビットをセットすることによって、ローカル処理装置２０１の介入なしにコマンド・ブロックを転送する。従って、ローカル処理装置２０１及びホスト処理装置１０３の両方とも、コマンド・ブロック転送と関連したハンドシェーク・オーバヘッドから開放される。
【００４２】まとめとして、本発明の構成に関して以下の事項を開示する。
【００４３】（１）ホスト処理サイドからローカル処理サイドにＩ／Ｏ拡張データ・バスを通してコマンド・ブロックを転送するための情報処理システムにして、前記ホスト処理サイドにおいてコマンド及びデータ情報を処理するためのホスト処理装置と、前記ホスト処理装置によってアクセス可能であり、１つ又は複数のホスト・メモリ部分を含み、前記ローカル処理サイドに転送されるべき前記ホスト処理装置により作成された１つ又は複数のコマンド・ブロックを記憶するためのホスト・メモリと、前記ホスト処理サイドから転送されたコマンド・ブロックを処理するためのローカル処理装置と、前記ローカル処理装置によってアクセス可能であり、１つ又は複数のローカル・メモリ部分を含み、前記ホスト処理サイドから転送されたコマンド・ブロックを記憶するためのローカル・メモリと、前記ローカル処理サイドに転送されるべきコマンド・ブロックを記憶するホスト・メモリ部分に対応したホスト・コマンド・アドレス情報を記憶するためのアドレス・レジスタとコマンド転送開始信号を記憶するための信号レジスタとを含む前記ホスト処理装置によってアクセス可能なコマンド・アドレス・レジスタ・セットを含み、コマンド・ブロック転送を制御するためのコマンド・ブロック転送コントローラと、を含み、前記ホスト処理装置は前記コマンド・アドレス・レジスタ・セットにホスト・コマンド・アドレス情報を書き込み、それと同時に、コマンド転送開始信号情報を書き込むこと、及び前記コマンド・ブロック転送コントローラは前記コマンド転送開始信号に応答してローカル処理装置の介入なしに前記ホスト・メモリからコマンド・ブロックを検索すること、を特徴とする情報処理システム。
（２）前記転送されたコマンド・ブロックはコマンド部分及びそれに付属したコマンド・アドレス部分を含むことを特徴とする上記（１）に記載の情報処理システム。
（３）前記コマンド・アドレス部分は他のコマンド・ブロックが前記転送されたコマンド・ブロックに連鎖されるかどうかを表す連鎖イネーブル情報を含むことを特徴とする上記（２）に記載の情報処理システム。
（４）前記コマンド・アドレス部分は前記転送されたコマンド・ブロックに連鎖されたコマンド・ブロックのホスト・アドレスを含むことを特徴とする上記（４）に記載の情報処理システム。
（５）前記コマンド・ブロック転送コントローラは前記連鎖イネーブル情報を調べることによって他のコマンド・ブロックが前記転送されたコマンド・ブロックに連鎖されるかどうかを決定するためのデテクタを含むこと、前記コマンド・ブロック転送コントローラは前記連鎖されたコマンド・ブロックのホスト・メモリ・アドレスを前記コマンド・アドレス・レジスタ・セットに転送すること、及び前記コマンド・ブロック転送コントローラは転送されたホスト・メモリ・アドレスに応答してホスト・メモリ部分から対応するコマンド・ブロックを検索すること、を特徴とする上記（４）に記載の情報処理システム。
（６）前記コマンド・ブロック転送コントローラはすべてのコマンド・ブロック転送の開始前に前記ローカル処理装置によってプログラム可能なコマンド・アドレス待ち行列レジスタを含み、前記コマンド・アドレス待ち行列メモリ部分に対する事前定義されたローカル・メモリ・アドレスをセットし、その後のローカル・コマンド・アドレス情報が何処に記憶されるべきか表すデフォルト・コマンド・アドレス・イメージを指すヘッド・ポインタ値及びその後のローカル・コマンド・アドレス情報が何処から検索されるべきかを表すデフォルト・ステータス待ち行列イメージを指すテイル・ポインタを記憶することを特徴とする上記（１）に記載の情報処理システム。
（７）前記ホスト処理装置はすべてのコマンド・ブロック転送の前にホスト・コマンド・アドレス情報をコマンド・アドレス・レジスタ・セットに書き込むことを特徴とする上記（１）に記載の情報処理システム。
（８）前記コマンド・アドレス・レジスタ・セットはコマンド・ブロック転送が終了したかどうかを表すコマンド・チャネル・ビジー情報を含むことを特徴とする上記（１）に記載の情報処理システム。
（９）前記ホスト処理装置はコマンド・ブロック転送を開始する前に前記コマンド・チャネル・ビジー情報を調べることを特徴とする上記（８）に記載の情報処理システム。
（１０）前記ホスト・メモリ・アクセス・コントローラ及び前記ローカル・メモリ・アクセス・コントローラの間に接続され、コマンド・ブロック転送に関連したデータを受け取り且つ一時的に記憶するためのＦＩＦＯレジスタを含むことを特徴とする上記（５）に記載の情報処理システム。
（１１）前記ホスト・コマンド・アドレス情報はホスト・メモリ部分に対応するアドレス及び前記ホスト・メモリ部分に記憶されたコマンド・ブロックの長さを表すサイズ情報を含むことを特徴とする上記（１）に記載の情報処理システム。
（１２）前記ホスト処理サイドはホストシステムを含むこと、及び前記ローカル処理サイドはローカル・インターフェース・コントローラを含むこと、を特徴とする上記（１）に記載の情報処理システム。
（１３）前記コマンド・アドレス待ち行列部分は前記ローカル・メモリの一部分であることを特徴とする上記（１）に記載の情報処理システム。
（１４）前記ローカル・メモリは複数のローカル・コマンド・アドレス・イメージを含むコマンド・アドレス待ち行列部分を含むこと、前記コマンド・アドレス・イメージの各々はローカル・メモリ部分に対応したローカル・コマンド・アドレス情報を記憶すること、及び前記コマンド・ブロック転送コントローラは前記ローカル・コマンド・アドレス情報に応答して前記ローカル・アドレスに対応したローカル・メモリ部分に前記コマンド・ブロックを記憶すること、を特徴とする上記（１）に記載の情報処理システム。
【図面の簡単な説明】
【図１】本発明を組み込んだ例示的なコンピュータ・システムのブロック図である。
【図２】図１におけるローカル・インターフェース・コントローラのブロック図である。
【図３】図１のコンピュータ・システムの更に詳細なブロック図である。
【図４】図３のブロック図に示されたコマンド・ブロック・アドレス・レジスタ・セットを示す図である。
【図５】図４に示されたＣＣＣＲを示す図である。
【図６】図３のブロック図に示されたローカル・コマンド・アドレス待ち行列レジスタ・セットを示す図である。
【図７】図１に示されたシステムのコマンド・ブロック転送において使用されるコマンド・ブロックを示す図である。
【特許請求の範囲】
【請求項１】ホスト処理サイドからローカル処理サイドにＩ／Ｏ拡張データ・バスを通してコマンド・ブロックを転送するための情報処理システムにして、前記ホスト処理サイドにおいてコマンド及びデータ情報を処理するためのホスト処理装置と、前記ホスト処理装置によってアクセス可能であり、１つ又は複数のホスト・メモリ部分を含み、前記ローカル処理サイドに転送されるべき前記ホスト処理装置により作成された１つ又は複数のコマンド・ブロックを記憶するためのホスト・メモリと、前記ホスト処理サイドから転送されたコマンド・ブロックを処理するためのローカル処理装置と、前記ローカル処理装置によってアクセス可能であり、１つ又は複数のローカル・メモリ部分を含み、前記ホスト処理サイドから転送されたコマンド・ブロックを記憶するためのローカル・メモリと、前記ローカル処理サイドに転送されるべきコマンド・ブロックを記憶するホスト・メモリ部分に対応したホスト・コマンド・アドレス情報を記憶するためのアドレス・レジスタとコマンド転送開始信号を記憶するための信号レジスタとを含む前記ホスト処理装置によってアクセス可能なコマンド・アドレス・レジスタ・セットを含み、コマンド・ブロック転送を制御するためのコマンド・ブロック転送コントローラと、を含み、前記ホスト処理装置は前記コマンド・アドレス・レジスタ・セットにホスト・コマンド・アドレス情報を書き込み、それと同時に、コマンド転送開始信号情報を書き込むこと、及び前記コマンド・ブロック転送コントローラは前記コマンド転送開始信号に応答してローカル処理装置の介入なしに前記ホスト・メモリからコマンド・ブロックを検索すること、を特徴とする情報処理システム。
【請求項２】前記転送されたコマンド・ブロックはコマンド部分及びそれに付属したコマンド・アドレス部分を含むことを特徴とする請求項１に記載の情報処理システム。
【請求項３】前記コマンド・アドレス部分は他のコマンド・ブロックが前記転送されたコマンド・ブロックに連鎖されるかどうかを表す連鎖イネーブル情報を含むことを特徴とする請求項２に記載の情報処理システム。
【請求項４】前記コマンド・アドレス部分は前記転送されたコマンド・ブロックに連鎖されたコマンド・ブロックのホスト・アドレスを含むことを特徴とする請求項４に記載の情報処理システム。
【請求項５】前記コマンド・ブロック転送コントローラは前記連鎖イネーブル情報を調べることによって他のコマンド・ブロックが前記転送されたコマンド・ブロックに連鎖されるかどうかを決定するためのデテクタを含むこと、前記コマンド・ブロック転送コントローラは前記連鎖されたコマンド・ブロックのホスト・メモリ・アドレスを前記コマンド・アドレス・レジスタ・セットに転送すること、及び前記コマンド・ブロック転送コントローラは転送されたホスト・メモリ・アドレスに応答してホスト・メモリ部分から対応するコマンド・ブロックを検索すること、を特徴とする請求項４に記載の情報処理システム。
【請求項６】前記コマンド・ブロック転送コントローラはすべてのコマンド・ブロック転送の開始前に前記ローカル処理装置によってプログラム可能なコマンド・アドレス待ち行列レジスタを含み、前記コマンド・アドレス待ち行列メモリ部分に対する事前定義されたローカル・メモリ・アドレスをセットし、その後のローカル・コマンド・アドレス情報が何処に記憶されるべきか表すデフォルト・コマンド・アドレス・イメージを指すヘッド・ポインタ値及びその後のローカル・コマンド・アドレス情報が何処から検索されるべきかを表すデフォルト・ステータス待ち行列イメージを指すテイル・ポインタを記憶することを特徴とする請求項１に記載の情報処理システム。
【請求項７】前記ホスト処理装置はすべてのコマンド・ブロック転送の前にホスト・コマンド・アドレス情報をコマンド・アドレス・レジスタ・セットに書き込むことを特徴とする請求項１に記載の情報処理システム。
【請求項８】前記コマンド・アドレス・レジスタ・セットはコマンド・ブロック転送が終了したかどうかを表すコマンド・チャネル・ビジー情報を含むことを特徴とする請求項１に記載の情報処理システム。
【請求項９】前記ホスト処理装置はコマンド・ブロック転送を開始する前に前記コマンド・チャネル・ビジー情報を調べることを特徴とする請求項８に記載の情報処理システム。
【請求項１０】前記ホスト・メモリ・アクセス・コントローラ及び前記ローカル・メモリ・アクセス・コントローラの間に接続され、コマンド・ブロック転送に関連したデータを受け取り且つ一時的に記憶するためのＦＩＦＯレジスタを含むことを特徴とする請求項５に記載の情報処理システム。
【請求項１１】前記ホスト・コマンド・アドレス情報はホスト・メモリ部分に対応するアドレス及び前記ホスト・メモリ部分に記憶されたコマンド・ブロックの長さを表すサイズ情報を含むことを特徴とする請求項１に記載の情報処理システム。
【請求項１２】前記ホスト処理サイドはホストシステムを含むこと、及び前記ローカル処理サイドはローカル・インターフェース・コントローラを含むこと、を特徴とする請求項１に記載の情報処理システム。
【請求項１３】前記コマンド・アドレス待ち行列部分は前記ローカル・メモリの一部分であることを特徴とする請求項１に記載の情報処理システム。
【請求項１４】前記ローカル・メモリは複数のローカル・コマンド・アドレス・イメージを含むコマンド・アドレス待ち行列部分を含むこと、前記コマンド・アドレス・イメージの各々はローカル・メモリ部分に対応したローカル・コマンド・アドレス情報を記憶すること、及び前記コマンド・ブロック転送コントローラは前記ローカル・コマンド・アドレス情報に応答して前記ローカル・アドレスに対応したローカル・メモリ部分に前記コマンド・ブロックを記憶すること、を特徴とする請求項１に記載の情報処理システム。
【請求項１】ホスト処理サイドからローカル処理サイドにＩ／Ｏ拡張データ・バスを通してコマンド・ブロックを転送するための情報処理システムにして、前記ホスト処理サイドにおいてコマンド及びデータ情報を処理するためのホスト処理装置と、前記ホスト処理装置によってアクセス可能であり、１つ又は複数のホスト・メモリ部分を含み、前記ローカル処理サイドに転送されるべき前記ホスト処理装置により作成された１つ又は複数のコマンド・ブロックを記憶するためのホスト・メモリと、前記ホスト処理サイドから転送されたコマンド・ブロックを処理するためのローカル処理装置と、前記ローカル処理装置によってアクセス可能であり、１つ又は複数のローカル・メモリ部分を含み、前記ホスト処理サイドから転送されたコマンド・ブロックを記憶するためのローカル・メモリと、前記ローカル処理サイドに転送されるべきコマンド・ブロックを記憶するホスト・メモリ部分に対応したホスト・コマンド・アドレス情報を記憶するためのアドレス・レジスタとコマンド転送開始信号を記憶するための信号レジスタとを含む前記ホスト処理装置によってアクセス可能なコマンド・アドレス・レジスタ・セットを含み、コマンド・ブロック転送を制御するためのコマンド・ブロック転送コントローラと、を含み、前記ホスト処理装置は前記コマンド・アドレス・レジスタ・セットにホスト・コマンド・アドレス情報を書き込み、それと同時に、コマンド転送開始信号情報を書き込むこと、及び前記コマンド・ブロック転送コントローラは前記コマンド転送開始信号に応答してローカル処理装置の介入なしに前記ホスト・メモリからコマンド・ブロックを検索すること、を特徴とする情報処理システム。
【請求項２】前記転送されたコマンド・ブロックはコマンド部分及びそれに付属したコマンド・アドレス部分を含むことを特徴とする請求項１に記載の情報処理システム。
【請求項３】前記コマンド・アドレス部分は他のコマンド・ブロックが前記転送されたコマンド・ブロックに連鎖されるかどうかを表す連鎖イネーブル情報を含むことを特徴とする請求項２に記載の情報処理システム。
【請求項４】前記コマンド・アドレス部分は前記転送されたコマンド・ブロックに連鎖されたコマンド・ブロックのホスト・アドレスを含むことを特徴とする請求項４に記載の情報処理システム。
【請求項５】前記コマンド・ブロック転送コントローラは前記連鎖イネーブル情報を調べることによって他のコマンド・ブロックが前記転送されたコマンド・ブロックに連鎖されるかどうかを決定するためのデテクタを含むこと、前記コマンド・ブロック転送コントローラは前記連鎖されたコマンド・ブロックのホスト・メモリ・アドレスを前記コマンド・アドレス・レジスタ・セットに転送すること、及び前記コマンド・ブロック転送コントローラは転送されたホスト・メモリ・アドレスに応答してホスト・メモリ部分から対応するコマンド・ブロックを検索すること、を特徴とする請求項４に記載の情報処理システム。
【請求項６】前記コマンド・ブロック転送コントローラはすべてのコマンド・ブロック転送の開始前に前記ローカル処理装置によってプログラム可能なコマンド・アドレス待ち行列レジスタを含み、前記コマンド・アドレス待ち行列メモリ部分に対する事前定義されたローカル・メモリ・アドレスをセットし、その後のローカル・コマンド・アドレス情報が何処に記憶されるべきか表すデフォルト・コマンド・アドレス・イメージを指すヘッド・ポインタ値及びその後のローカル・コマンド・アドレス情報が何処から検索されるべきかを表すデフォルト・ステータス待ち行列イメージを指すテイル・ポインタを記憶することを特徴とする請求項１に記載の情報処理システム。
【請求項７】前記ホスト処理装置はすべてのコマンド・ブロック転送の前にホスト・コマンド・アドレス情報をコマンド・アドレス・レジスタ・セットに書き込むことを特徴とする請求項１に記載の情報処理システム。
【請求項８】前記コマンド・アドレス・レジスタ・セットはコマンド・ブロック転送が終了したかどうかを表すコマンド・チャネル・ビジー情報を含むことを特徴とする請求項１に記載の情報処理システム。
【請求項９】前記ホスト処理装置はコマンド・ブロック転送を開始する前に前記コマンド・チャネル・ビジー情報を調べることを特徴とする請求項８に記載の情報処理システム。
【請求項１０】前記ホスト・メモリ・アクセス・コントローラ及び前記ローカル・メモリ・アクセス・コントローラの間に接続され、コマンド・ブロック転送に関連したデータを受け取り且つ一時的に記憶するためのＦＩＦＯレジスタを含むことを特徴とする請求項５に記載の情報処理システム。
【請求項１１】前記ホスト・コマンド・アドレス情報はホスト・メモリ部分に対応するアドレス及び前記ホスト・メモリ部分に記憶されたコマンド・ブロックの長さを表すサイズ情報を含むことを特徴とする請求項１に記載の情報処理システム。
【請求項１２】前記ホスト処理サイドはホストシステムを含むこと、及び前記ローカル処理サイドはローカル・インターフェース・コントローラを含むこと、を特徴とする請求項１に記載の情報処理システム。
【請求項１３】前記コマンド・アドレス待ち行列部分は前記ローカル・メモリの一部分であることを特徴とする請求項１に記載の情報処理システム。
【請求項１４】前記ローカル・メモリは複数のローカル・コマンド・アドレス・イメージを含むコマンド・アドレス待ち行列部分を含むこと、前記コマンド・アドレス・イメージの各々はローカル・メモリ部分に対応したローカル・コマンド・アドレス情報を記憶すること、及び前記コマンド・ブロック転送コントローラは前記ローカル・コマンド・アドレス情報に応答して前記ローカル・アドレスに対応したローカル・メモリ部分に前記コマンド・ブロックを記憶すること、を特徴とする請求項１に記載の情報処理システム。
【図１】
【図５】
【図６】
【図２】
【図７】
【図３】
【図４】
【図５】
【図６】
【図２】
【図７】
【図３】
【図４】
【公開番号】特開平９−１６０８６１
【公開日】平成９年（１９９７）６月２０日
【国際特許分類】
【出願番号】特願平８−２３４１９２
【出願日】平成８年（１９９６）９月４日
【出願人】（３９０００９５３１）インターナショナル・ビジネス・マシーンズ・コーポレイション (4,084)
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＳＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【公開日】平成９年（１９９７）６月２０日
【国際特許分類】
【出願日】平成８年（１９９６）９月４日
【出願人】（３９０００９５３１）インターナショナル・ビジネス・マシーンズ・コーポレイション (4,084)
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＳＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
[ Back to top ]