ワイプパターン生成装置
【課題】様々な図形のワイプパターン発生を高速に実行することができ、しかも、小型化が容易なワイプパターン生成装置を提供する。
【解決手段】ワイプパターン生成装置は、動的再構成デバイスＲＣＦと、直線パターンに関する距離の逆数を計算する第一回路１２を、動的再構成デバイスＲＣＦ上に構成する第一回路構成手段３２と、角度データθの上位ビットに対応した極座標中心から曲線までの距離データの逆数を保持するメモリ２１と、角度データθを用いてメモリ出力を補間する補間手段２５とを有する第二回路２４を、動的再構成デバイスＲＣＦ上に構成する第二回路構成手段３２と、角度データθの範囲に応じて第一回路１２と第二回路２４とを動的に切り替える構成切り替え手段３２と、第一回路１２の出力または第二回路２４の出力と極座標の距離データｒとを乗算した結果と、第四係数Ｒ４とを比較する比較手段１０９とを備える。
【解決手段】ワイプパターン生成装置は、動的再構成デバイスＲＣＦと、直線パターンに関する距離の逆数を計算する第一回路１２を、動的再構成デバイスＲＣＦ上に構成する第一回路構成手段３２と、角度データθの上位ビットに対応した極座標中心から曲線までの距離データの逆数を保持するメモリ２１と、角度データθを用いてメモリ出力を補間する補間手段２５とを有する第二回路２４を、動的再構成デバイスＲＣＦ上に構成する第二回路構成手段３２と、角度データθの範囲に応じて第一回路１２と第二回路２４とを動的に切り替える構成切り替え手段３２と、第一回路１２の出力または第二回路２４の出力と極座標の距離データｒとを乗算した結果と、第四係数Ｒ４とを比較する比較手段１０９とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像制作等に用いられるワイプパターン生成装置に関し、特に、高解像度の画像に対応し、多種類のワイプパターンを生成可能なワイプパターン生成装置に関する。
【背景技術】
【０００２】
例えば、テレビジョン放送のような動画像として制作される映像においては、通常は時系列で連続する多数のフレーム画像を一定の時間間隔（例えば１／６０秒のフレーム周期）で順次に切り替えて出力することになる。しかし、同一の番組内で場面を切り替える場合や、番組自体を切り替えるような場合には、順次に出力されるフレーム画像の連続性が突然途切れるため、不自然な感覚を視聴者に与える可能性がある。このような場合には、前の場面のフレーム画像から後の場面のフレーム画像に徐々に切り替えることにより、場面が遷移することを視聴者に明確に伝えることができる。
【０００３】
また、切り替えの際に、同じ画面内に２つの領域を形成し、一方の領域には切り替え前の場面のフレーム画像を表示し、もう一方の領域には切り替え後の場面のフレーム画像を表示することにより、場面の切り替わりをより明確に視聴者に伝えることが可能になる。このような画面上の複数領域の境界としては、最も単純な例では直線を用いることが考えられるが、様々な形状の図形を選択的に用いることにより、効果的に場面を切り替えることができる。このような境界のパターンを生成するために、ワイプパターン生成装置が用いられる。
【０００４】
従来のワイプパターン生成装置に関する技術としては、例えば特許文献１に開示された技術が知られている。この種のワイプパターン生成装置は、表示画面上の各位置を極座標で表現した座標情報を用いて、画面上の中心座標からの各位置の距離と閾値とを比較した結果の値に応じて、２つの映像入力を切り替えて表示する。
【０００５】
従来のワイプパターン生成装置は、例えば図２１に示すように、極座標変換部１０３と、図形メモリ１０６と、乗算器１０８と、比較器１０９とを備えている。極座標変換部１０３の入力には、図２２に示すような表示画面上の走査位置を表す座標が、ｘ座標１０１とｙ座標１０２との組み合わせとして入力される。ｘ座標１０１は画面上の水平方向の画素位置を表し、ｙ座標１０２は画面上の垂直方向の画素位置を表す。
【０００６】
実際には、図２２に示す各走査線について（１）、（２）、（３）、（４）の順に走査が実施され、現在の走査位置がｘ座標１０１とｙ座標１０２との組み合わせとして極座標変換部１０３に入力される。極座標変換部１０３は、入力されたｘ座標１０１とｙ座標１０２との組み合わせを、極座標表現の位置情報に変換する。
【０００７】
極座標表現では、各位置の座標は角度θと距離ｒとで表される。すなわち、図２３に示すように、予め定めた極座標原点１１１を中心とし、基準軸に対する傾きを表す角度θであるθ座標１０４と、極座標原点１１１から各位置までの距離ｒを表すｒ座標１０５との組み合わせで座標を表す。
【０００８】
図形メモリ１０６は、θ座標１０４に対応付けた各アドレスに、該当する図形データを極座標原点１１１からの距離に対応する値として保持している。従って、図形メモリ１０６の入力にリードアドレスとしてθ座標１０４を入力すると、該当する方向の距離のデータが図形メモリ１０６から読み出される。
【０００９】
乗算器１０８は、図形メモリ１０６から読み出された距離を表す図形データと外部から入力される係数１０７とを乗算し、その結果を出力する。また、比較器１０９は乗算器１０８が出力する値と、極座標変換部１０３から出力されるｒ座標１０５の値とを比較し、その比較結果をワイプパターン出力１１０として出力する。
【００１０】
例えば、図形メモリ１０６の内部に三角形の図形パターンを表すデータを格納しておけば、図２４に示すように、極座標原点１１１から三角形の図形パターン上の輪郭の各点までの距離を表す図形データが、入力されるθ座標１０４の値に応じて図形メモリ１０６から読み出される。また、図形メモリ１０６から読み出された図形データは、乗算器１０８で係数１０７とを乗算されるので、この乗算によって図形パターンの拡大や縮小の処理を行うことができる。
【００１１】
実際には、表示画面が順次に走査され、各走査位置の位置情報がｘ座標１０１とｙ座標１０２との組み合わせとして極座標変換部１０３に入力されるので、比較器１０９から出力されるワイプパターン出力１１０は図２５に示すようになる。つまり、三角形の図形パターン上の輪郭を境界として、図中斜線と白地とで示すように表示画面が２つの領域に区分される。
【００１２】
【特許文献１】特開平１０−６５９６６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ワイプパターンを生成する際に、現実には更に複雑な図形パターンが必要とされたり、様々な種類の図形パターンが必要とされるのが実情である。ところが、前述のような従来のワイプパターン生成装置においては、様々な図形のワイプパターンを実現しようとすると、大容量の図形メモリが不可欠であった。例えば、三角形、五角形、六角形、・・・のような様々な図形パターンを生成するためには、図２６に示すように図形の種類毎にそれぞれデータを格納するための記憶領域を図形メモリに確保する必要があった。
【００１４】
近年、表示画面の高解像度化が進んでいるため、ワイプパターンの生成処理についても高速に実行する必要がある。しかし、大容量の図形メモリとして大容量ＲＯＭ（読み出し専用メモリ）を使用すると、メモリに対するアクセス速度が遅いため、高解像度の表示画面に対するワイプパターン生成は困難になる。
【００１５】
一方、最近では、回路構成を動的に再構成しハードウエア資源を効率的に利用して限られた回路資源で多機能回路を実装できる半導体デバイスが登場している。しかし、大容量ＲＯＭの使用を前提とした設計では、前記半導体デバイス上に大容量ＲＯＭが構成できないために、その利点を生かすことが困難である。
【００１６】
本発明は、上記事情に鑑みてなされたもので、様々な図形のワイプパターン発生を高速に実行することができ、しかも、小型化が容易なワイプパターン生成装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明のワイプパターン生成装置は、表示画面上の各画素に対応する位置情報が、角度データθと極座標の中心からの距離データｒとの組み合わせで表現される極座標データとして入力され、前記極座標データと所定のパターン情報とを比較した結果を出力するワイプパターン生成装置であって、ディジタル信号処理機能を備える動的再構成デバイスと、入力される前記角度データθからｓｉｎθを計算するｓｉｎθ計算手段と、前記ｓｉｎθの計算結果と第一係数とを乗算する第一乗算手段と、前記角度データθからｃｏｓθを計算するｃｏｓθ計算手段と、前記ｃｏｓθの計算結果と第二係数とを乗算する第二乗算手段と、前記第一乗算手段の出力と第二乗算手段の出力とを加算した結果を第三係数と乗算する第三乗算手段とを有し、極座標の中心から表示画面上の任意の直線までの距離の逆数を計算する第一回路を、前記動的再構成デバイス上に構成する第一回路構成手段と、前記角度データθの上位ビットに対応した極座標の中心からの任意の曲線上までの離散的な距離データの逆数を保持するメモリと、前記角度データθを用いて前記メモリ出力を補間する補間手段とを有する第二回路を、前記動的再構成デバイス上に構成する第二回路構成手段と、前記角度データθが属する角度の範囲を識別し、角度データθの範囲に応じて前記第一回路構成手段及び前記第二回路構成手段を制御し、前記第一回路と前記第二回路とを動的に切り替える構成切り替え手段と、前記第一回路の出力または前記第二回路の出力と前記極座標の距離データｒとを乗算した結果と、第四係数とを比較する比較手段とを備えるものである。
【００１８】
上記構成では、動的再構成（ＲＣＦ：Reconfigurable Compute Fabric）デバイスを採用することにより、限られたハードウエア資源を効率的に利用して多機能回路の実現を可能にしている。動的再構成デバイス上に構成する第一回路に、ｓｉｎθ計算手段、第一乗算手段、ｃｏｓθ計算手段、第二乗算手段、第三乗算手段を設けて、極座標の中心から表示画面上の任意の直線までの距離の逆数を計算する。また、動的再構成デバイス上に構成する第二回路に、角度データθの上位ビットに対応した極座標の中心からの任意の曲線上までの離散的な距離データの逆数を保持するメモリと、角度データθを用いてメモリ出力を補間する補間手段とを設ける。また、構成切り替え手段は、角度データθが属する角度の範囲を識別し、角度データθの範囲に応じて第一回路構成手段及び第二回路構成手段を制御し、第一回路と第二回路とを動的に切り替える。
【００１９】
ここで、第一回路は、直線パターンを生成するための回路であり、大容量ＲＯＭを利用することなく、計算により直線パターンを生成することができる。また、第二回路は曲線パターンを生成するための回路であり、メモリと補間手段との組み合わせにより、大容量ＲＯＭを利用することなく、曲線パターンを生成することができる。さらに、第一回路が生成する直線と第二回路が生成する曲線とを組み合わせることにより、生成可能なパターンの種類を大幅に増やすことが可能である。構成切り替え手段によって第一回路と第二回路とを動的に切り替えることで、角度データθの範囲に応じて、第一回路が生成する直線と第二回路が生成する曲線とを様々に組み合わせることができる。これにより、様々な図形のワイプパターン発生を高速に実行することができ、しかも、小型化が容易なワイプパターン生成装置を実現できる。
【００２０】
また、本発明のワイプパターン生成装置は、表示画面上の各画素に対応する位置情報が、角度データθと極座標の中心からの距離データｒとの組み合わせで表現される極座標データとして入力され、前記極座標データと所定のパターン情報とを比較した結果を出力するワイプパターン生成装置であって、ディジタル信号処理機能を備える動的再構成デバイスと、前記角度データθの上位ビットに対応した極座標の中心からの第一の曲線上までの離散的な距離データの逆数を保持するメモリと、前記角度データθを用いて前記メモリ出力を補間する補間手段とを有する第二回路を、前記動的再構成デバイス上に構成する第二回路構成手段と、前記角度データθの上位ビットに対応した極座標の中心からの第二の曲線上までの離散的な距離データの逆数を保持するメモリと、前記角度データθを用いて前記メモリ出力を補間する補間手段とを有する第三回路を、前記動的再構成デバイス上に構成する第三回路構成手段と、前記角度データθが属する角度の範囲を識別し、角度データθの範囲に応じて前記第二回路構成手段及び前記第三回路構成手段を制御し、前記第二回路と前記第三回路とを動的に切り替える構成切り替え手段と、前記第二回路の出力または前記第三回路の出力と前記極座標の距離データｒとを乗算した結果と、第四係数とを比較する比較手段とを備えるものである。
【００２１】
上記構成では、動的再構成デバイス上に構成する第二回路に、角度データθの上位ビットに対応した極座標の中心からの第一の曲線上までの離散的な距離データの逆数を保持するメモリと、角度データθを用いてメモリ出力を補間する補間手段とを設ける。また、第三回路に、角度データθの上位ビットに対応した極座標の中心からの第二の曲線上までの離散的な距離データの逆数を保持するメモリと、角度データθを用いてメモリ出力を補間する補間手段とを設ける。また、構成切り替え手段は、角度データθが属する角度の範囲を識別し、角度データθの範囲に応じて第二回路構成手段及び第三回路構成手段を制御し、第二回路と第三回路とを動的に切り替える。
【００２２】
ここで、第二回路は第一の曲線のパターンを生成するための回路であり、第三回路は第二の曲線のパターンを生成するための回路である。また、第二回路及び第三回路は、メモリと補間手段との組み合わせにより、大容量ＲＯＭを利用することなく、曲線パターンを生成することができる。さらに、第二回路が生成する第一の曲線パターンと第三回路が生成する第二の曲線パターンとを組み合わせることにより、生成可能なパターンの種類を大幅に増やすことが可能である。構成切り替え手段によって第二回路と第三回路とを動的に切り替えることで、角度データθの範囲に応じて、第二回路が生成する第一の曲線パターンと第三回路が生成する第二の曲線パターンとを様々に組み合わせることができる。これにより、様々な図形のワイプパターン発生を高速に実行することができ、しかも、小型化が容易なワイプパターン生成装置を実現できる。
【発明の効果】
【００２３】
本発明によれば、様々な図形のワイプパターン発生を高速に実行することができ、しかも、小型化が容易なワイプパターン生成装置を提供できる。
【発明を実施するための最良の形態】
【００２４】
本実施形態のワイプパターン生成装置は、従来のワイプパターン生成装置と同様に、映像処理装置等に用いられ、例えばテレビジョン放送のような動画像を画面に表示する場合に、画面上の領域を生成したパターンによって区分するために利用することができるものである。
【００２５】
（第１の実施形態）
図１は本発明の第１の実施形態に係るワイプパターン生成装置の主要部の第１の構成例を示すブロック図、図２は本発明の第１の実施形態におけるワイプパターン生成装置の主要部の第２の構成例を示すブロック図である。
【００２６】
ワイプパターン生成装置は、θ範囲検出部３１と、回路構成切替部３２と、動的再構成（Reconfigurable Compute Fabric）デバイスＲＣＦと、乗算器１１と、比較器１０９とを備えている。第１の実施形態のワイプパターン生成装置においては、後述するように、ある条件下においては図１に示すように、動的再構成デバイスＲＣＦの内部に第一回路１２の機能が構成され、他の条件下においては、図２に示すように、動的再構成デバイスＲＣＦの内部に第二回路２４の機能が構成される。
【００２７】
動的再構成デバイスＲＣＦとしては、例えばモトローラ社製のＭＲＣ６０１１を利用することができる。図３は動的再構成デバイスの構成例を示すブロック図であり、ＭＲＣ６０１１の概略構成が示されている。この動的再構成デバイスＲＣＦは、再構成可能なディジタル信号処理プロセッサ（ＤＳＰ）により構成され、入力バッファ５０１、フレームバッファ５０２、ＤＭＡコントローラ５０３、Ｉ−キャッシュ５０４、Ｄ−キャッシュ５０５、ＲＣコントローラ５０６、ＲＣアレイ５０７、コンテキストメモリ５０８を備えている。動的再構成デバイスＲＣＦの内部には、算術論理演算を行うリコンフィギュラブルセルＲＣを多数有するＲＣアレイ５０７が設けられ、各リコンフィギュラブルセルＲＣはデータバスを介してアレイ状に結びつけられる。また、多数のリコンフィギュラブルセルＲＣを制御するためにＲＣコントローラ５０６が備わっている。更に、広帯域データを格納するために、入力バッファ５０１、フレームバッファ５０２によるメモリバッファが設けてある。
【００２８】
動的再構成デバイスＲＣＦにおいて、ＲＣアレイ５０７が実行する命令であるコンテキストメモリ５０８に格納されたコンテキストの内容を制御することにより、ＲＣアレイ５０７の機能そのものを切り替えることができる。つまり、動的再構成デバイスＲＣＦの内部では、機能的な回路構成を再構成することが可能となっている。
【００２９】
図４は第１の実施形態のワイプパターン生成装置におけるワイプパターンの具体例を示す模式図である。本実施形態では、図４に示すようなワイプパターンを表示画面に適用する場合を想定している。図４においては、表示画面中の水平方向の画素位置をｘ座標、垂直方向の画素位置をｙ座標とし、ｘ座標の原点を画面左上、ｙ座標の原点を画面中央としてある。また、対応する極座標原点１１１は画面の左中央に位置している。また、図４に示すワイプパターンは、曲線１と直線（ｙ＝−(１／３)ｘ＋２／３）との組み合わせにより形成されている。
【００３０】
ワイプパターン生成装置の入力には、表示画面中の走査位置の画素座標（ｘ座標，ｙ座標）に対応する情報が、極座標として入力される。この極座標は、極座標原点１１１からの距離を表すｒ座標１０５と、基準軸に対する角度を表すθ座標１０４との組み合わせにより構成される。図１に示す例では、θ座標１０４は２０ビットの並列２値データとして入力される。
【００３１】
θ範囲検出部３１は、入力されたθ座標１０４が属している角度の範囲を識別する。具体的には、（０≦θ＜π／２）の条件を満たすか否か、及び（−π／２≦θ＜０）の条件を満たすか否かをθ範囲検出部３１が識別する。
【００３２】
回路構成切替部３２は、θ範囲検出部３１の識別結果に従って、動的再構成デバイスＲＣＦを制御し、動的再構成デバイスＲＣＦの内部に構成される回路を動的に切り替える。すなわち、入力されたθ座標１０４が（０≦θ＜π／２）の条件を満たす場合には、回路構成切替部３２は図１に示すような構成の第一回路１２を動的再構成デバイスＲＣＦの内部に構成し、入力されたθ座標１０４が（−π／２≦θ＜０）の条件を満たす場合には、回路構成切替部３２は図２に示すような構成の第二回路２４を動的再構成デバイスＲＣＦの内部に構成する。
【００３３】
第一回路１２の出力又は第二回路２４の出力が乗算器１１の入力に接続される。乗算器１１は、第一回路１２又は第二回路２４の出力とｒ座標１０５とを乗算しその結果を出力する。また、比較器１０９は、乗算器１１の出力値と係数Ｒ４との大小関係を比較し、その結果をワイプパターン出力１１０として出力する。
【００３４】
図１に示すように、動的再構成デバイスＲＣＦの内部に構成される第一回路１２は、ｓｉｎθ計算部１と、ｃｏｓθ計算部２と、乗算器４と、乗算器６と、加算器８と、乗算器１０とを有して構成される。ｓｉｎθ計算部１は、入力されたθ座標１０４についてｓｉｎθの計算処理を行う。また、ｃｏｓθ計算部２は、入力されたθ座標１０４についてｃｏｓθの計算処理を行う。
【００３５】
また、乗算器４は、ｓｉｎθ計算部１の出力と係数Ｒ１とを乗算しその結果を出力する。乗算器６は、ｃｏｓθ計算部２の出力と係数Ｒ２とを乗算しその結果を出力する。加算器８は、乗算器４の出力と乗算器６の出力とを加算しその結果を出力する。乗算器１０は、加算器８の出力と係数Ｒ３とを乗算しその結果を出力する。
【００３６】
ところで、ｓｉｎθやｃｏｓθの計算機能については、大容量のＲＯＭを用いて実現するのが一般的であるが、動的再構成デバイスＲＣＦの内部に大容量のＲＯＭを構成することはできないし、ＲＯＭを使用するとアクセス速度が遅いため信号処理を高速で実行するのが困難になる。そこで、本実施形態では、図１に示すｓｉｎθ計算部１を図５に示すような構成の回路で実現すると共に、ｃｏｓθ計算部２を図７に示すような構成の回路で実現している。
【００３７】
図５は図１に示されたｓｉｎθ計算部の具体的な構成を示すブロック図、図６は図５のｓｉｎθ計算部の動作特性例を示すグラフである。図７は図１に示されたｃｏｓθ計算部の具体的な構成を示すブロック図、図８は図７のｃｏｓθ計算部の動作特性例を示すグラフである。
【００３８】
図５に示すように、ｓｉｎθ計算部１は、ｓｉｎθテーブル３０１と、ｓｉｎθ線形補間係数テーブル３０２と、乗算器３０３と、加算器３０４とを備えて構成される。ｓｉｎθテーブル３０１はメモリにより構成され、２０ビットの精度を有するθ座標１０４のうち、下位の１０ビットが全て０である場合を想定した離散的なｓｉｎθの計算結果がθ座標１０４の上位１０ビットの内容に対応するアドレスに保持されている。従って、θ座標１０４の上位１０ビットをｓｉｎθテーブル３０１に与えることにより、ｓｉｎθテーブル３０１から該当するｓｉｎθの値を読み出すことができる（図６参照）。
【００３９】
また、ｓｉｎθ線形補間係数テーブル３０２はメモリにより構成され、θ座標１０４の下位の１０ビットの値の１ステップに相当する補間値が保持されている。この補間値については、θ座標１０４の上位１０ビットの内容に応じて適切な値が異なるので、θ座標１０４の上位１０ビットに対応付けたアドレスにそれぞれ異なる補間値が保持されている。従って、θ座標１０４の上位１０ビットをｓｉｎθ線形補間係数テーブル３０２に与えることにより、ｓｉｎθ線形補間係数テーブル３０２から適切な補間値を読み出すことができる。
【００４０】
乗算器３０３は、ｓｉｎθ線形補間係数テーブル３０２が出力する１ステップ相当の補間値と、θ座標１０４の下位の１０ビットの値とを乗算しその結果を出力する。加算器３０４は、ｓｉｎθテーブル３０１から出力される値と、乗算器３０３が出力する補間値とを加算しその結果を線形補間されたｓｉｎθの値として出力する（図６参照）。
【００４１】
図５のように構成されたｓｉｎθ計算部１については、１０ビット相当のアドレスを有する２つのメモリだけで２０ビットのθ座標１０４に対応できるので、大容量のメモリを必要とせず、動的再構成デバイスＲＣＦの内部に構成可能なサイズで実現できる。
【００４２】
図７に示すように、ｃｏｓθ計算部２は、ｃｏｓθテーブル４０１と、ｃｏｓθ線形補間係数テーブル４０２と、乗算器４０３と、加算器４０４とを備えて構成される。ｃｏｓθ計算部２はメモリにより構成され、２０ビットの精度を有するθ座標１０４のうち、下位の１０ビットが全て０である場合を想定した離散的なｃｏｓθの計算結果がθ座標１０４の上位１０ビットの内容に対応するアドレスに保持されている。従って、θ座標１０４の上位１０ビットをｃｏｓθテーブル４０１に与えることにより、ｃｏｓθテーブル４０１から該当するｃｏｓθの値を読み出すことができる（図８参照）。
【００４３】
また、ｃｏｓθ線形補間係数テーブル４０２はメモリでにより構成され、θ座標１０４の下位の１０ビットの値の１ステップに相当する補間値が保持されている。この補間値については、θ座標１０４の上位１０ビットの内容に応じて適切な値が異なるので、θ座標１０４の上位１０ビットに対応付けたアドレスにそれぞれ異なる補間値が保持されている。従って、θ座標１０４の上位１０ビットをｃｏｓθ線形補間係数テーブル４０２に与えることにより、ｃｏｓθ線形補間係数テーブル４０２から適切な補間値を読み出すことができる。
【００４４】
乗算器４０３は、ｃｏｓθ線形補間係数テーブル４０２が出力する１ステップ相当の補間値と、θ座標１０４の下位の１０ビットの値とを乗算しその結果を出力する。加算器４０４は、ｃｏｓθテーブル４０１から出力される値と、乗算器４０３が出力する補間値とを加算しその結果を線形補間されたｃｏｓθの値として出力する（図８参照）。
【００４５】
図７のように構成されたｃｏｓθ計算部２については、１０ビット相当のアドレスを有する２つのメモリだけで２０ビットのθ座標１０４に対応できるので、大容量のメモリを必要とせず、動的再構成デバイスＲＣＦの内部に構成可能なサイズで実現できる。
【００４６】
一方、図２に示すように、動的再構成デバイスＲＣＦの内部に構成される第二回路２４は、曲線１テーブル２１と第一補間回路２５とを備えて構成される。曲線１テーブル２１の入力には、θ座標１０４の上位１０ビットが読み出しアドレスとして入力される。
【００４７】
曲線１テーブル２１はメモリにより構成され、所定の曲線（曲線１）のパターンデータをθ座標１０４の上位１０ビットに対応付けたアドレスに保持している。従って、θ座標１０４を与えることにより、θ座標１０４に対応する曲線１のパターンデータを曲線１テーブル２１から読み出すことができる。但し、曲線１テーブル２１が出力するデータは、θ座標１０４の１０ビットの精度しか有していない。そこで、第一補間回路２５を用いて高い精度を確保する。
【００４８】
図９は図２に示された第一補間回路の具体的な構成を示すブロック図である。第一補間回路２５は、曲線１線形補間係数テーブル２２と、乗算器２３と、加算器２６とを備えて構成される。曲線１線形補間係数テーブル２２はメモリにより構成され、補間のためのθの１ステップに相当する係数を保持している。また、適切な係数はθ座標１０４毎に異なるので、θ座標１０４の上位１０ビットの内容に対応付けたアドレスにそれぞれ異なる係数が保持されている。従って、θ座標１０４の上位１０ビットを曲線１線形補間係数テーブル２２の読み出しアドレスとして与えることにより、適切な補間用の係数を曲線１線形補間係数テーブル２２から読み出すことができる。
【００４９】
乗算器２３は、曲線１線形補間係数テーブル２２から出力される値と、θ座標１０４の下位１０ビットの値とを乗算しその結果を出力する。加算器２６は、曲線１テーブル２１が出力する値と、乗算器２３が出力する値とを加算しその結果を線形補間結果として出力する。
【００５０】
次に、第１の実施形態における具体的なワイプパターンを生成するための構成及び動作について説明する。まず、図４に示したワイプパターンにおいて、入力されるθ座標１０４が（０≦θ＜π／２）の範囲内の場合に、図１の第一回路１２を用いて（ｙ＝−（１／３）ｘ＋２／３）の関数で表される直線のパターンを生成する場合を想定する。
【００５１】
極座標原点１１１から前記直線（ｙ＝−（１／３）ｘ＋２／３）上の任意の点までの距離をｒ１で表し、その逆数（１／ｒ１）を次の（１）式により求める。
【００５２】
【数１】
【００５３】
上記（１）式で表される距離の逆数（１／ｒ１）は、グラフ上に表すと図１０に示すようになる。図１０は第１の実施形態におけるワイプパターンの直線上の点と極座標中心との距離ｒ１の逆数とθとの関係を示すグラフである。また、図１１は第１の実施形態におけるワイプパターンの一部分を構成する直線を示す模式図である。
【００５４】
従って、前記直線（ｙ＝−（１／３）ｘ＋２／３）のパターンを生成するための距離の逆数（１／ｒ１）を第一回路１２を用いて出力するためには、上記（１）式の内容に合わせて、前記係数Ｒ１に「３」を割り当て、係数Ｒ２に「１」を割り当て、係数Ｒ３に「１／２」を割り当てればよい。
【００５５】
また、比較器１０９が比較する係数Ｒ４に「１」を割り当て、表示画面上を順次に走査して得られる様々な極座標の値をθ座標１０４及びｒ座標１０５として図１に示す回路に入力すると、ワイプパターン出力１１０としては図１１に示すような結果が得られる。つまり、前記直線（ｙ＝−（１／３）ｘ＋２／３）を境界として、画面上を２つの領域に区分した場合の領域を表す２値信号がワイプパターン出力１１０として得られる。すなわち、乗算器１１が出力する値、すなわち（ｒ／ｒ１）が係数Ｒ４である「１」と一致する点は、前記直線（ｙ＝−（１／３）ｘ＋２／３）上に位置する。
【００５６】
次に、図４に示したワイプパターンにおいて、入力されるθ座標１０４が（−π／２≦θ＜０）の範囲内の場合に、図２の第二回路２４を用いて曲線１のパターンを生成する場合について説明する。
【００５７】
図１２は図２に示された曲線１テーブルが保持するデータの例を示す模式図である。第二回路２４上の曲線１テーブル２１には、図１２に示すように、２０ビットで構成されるθ座標１０４の下位１０ビットを０とした場合に対応する極座標原点１１１から曲線１上までの離散的な距離の逆数がデータとして保持される。従って、θ座標１０４の上位１０ビットを曲線１テーブル２１の読み出しアドレスとして与え、曲線１テーブル２１から距離の逆数を読み出す。但し、曲線１テーブル２１からは離散的なデータが出力されるので、第一補間回路２５を用いて線形補間を行う。
【００５８】
第一補間回路２５は図９に示したように構成され、曲線１線形補間係数テーブル２２には、θ座標１０４の下位１０ビットの１ステップに対応する補間値が保持されている。この補間値には、θ座標１０４の上位１０ビットに対応するアドレス毎に異なる値が割り当てられる。曲線１線形補間係数テーブル２２の値とθ座標１０４の下位１０ビットを乗算器２３で乗算した結果に、曲線１テーブル２１の出力を加算器２６で加算することにより、線形補間結果が得られる。
【００５９】
極座標原点１１１から曲線１上の任意の点までの距離をｒ２で表すと、第一補間回路２５から出力される線形補間結果は（１／ｒ２）になる。曲線１テーブル２１の出力及び線形補間結果（１／ｒ２）をグラフに表すと、図１３に示すようになる。
【００６０】
図１３は第１の実施形態におけるワイプパターンの曲線１上の点と極座標中心との距離ｒ２の逆数とθとの関係を示すグラフである。また、図１４は第１の実施形態におけるワイプパターンの一部分を構成する曲線１を示す模式図である。
【００６１】
図２及び図９に示すように構成された第二回路２４については、１０ビット相当のアドレスを有する２つのメモリだけで２０ビットのθ座標１０４に対応できるので、大容量のメモリを必要とせず、動的再構成デバイスＲＣＦの内部に構成可能なサイズで実現できる。
【００６２】
また、比較器１０９が比較する係数Ｒ４に「１」を割り当て、表示画面上を順次に走査して得られる様々な極座標の値をθ座標１０４及びｒ座標１０５として図２に示す回路に入力すると、ワイプパターン出力１１０としては図１４に示すような結果が得られる。つまり、曲線１を境界として、画面上を２つの領域に区分した場合の領域を表す２値信号がワイプパターン出力１１０として得られる。すなわち、乗算器１１が出力する値、すなわち（ｒ／ｒ２）が係数Ｒ４である「１」と一致する点は、前記曲線１上に位置する。
【００６３】
実際の本実施形態のワイプパターン生成装置においては、図１及び図２に示すθ範囲検出部３１がθ座標１０４の範囲を識別し、その結果に応じて回路構成切替部３２が動的再構成デバイスＲＣＦ上の回路構成を動的に切り替える。従って、図４に示すように、θ座標１０４が（０≦θ＜π／２）の範囲にある場合には直線（ｙ＝−（１／３）ｘ＋２／３）のパターンが第一回路１２の働きにより生成され、θ座標１０４が（−π／２≦θ＜０）の範囲にある場合には曲線１のパターンが第二回路２４の働きにより生成されるので、直線と曲線とを連続的に組み合わせたワイプパターンを生成することができる。
【００６４】
また、本実施形態では、ワイプパターンを生成するために第一回路１２と第二回路２４とを利用しているが、動的再構成デバイスＲＣＦを共通の回路資源として利用し構成を切り替えるので、第一回路１２と第二回路２４とのそれぞれに独立した回路資源を用意する必要がなく、装置の小型化が可能になる。さらに、メモリ資源の共用による小容量化によって、半導体デバイス上に搭載する高速動作可能なメモリを利用しやすくなり、回路全体の高速動作を容易にすることができる。
【００６５】
なお、上記の説明においては、具体例として直線（ｙ＝−（１／３）ｘ＋２／３）のパターンを第一回路１２で生成する場合を説明したが、前記各係数Ｒ１、Ｒ２、Ｒ３、の値を適宜変更することにより、他のさまざまな傾きの直線を基にしたワイプパターンを生成することができる。
【００６６】
また、前述のｓｉｎθ計算部１、ｃｏｓθ計算部２、第二回路２４などの具体的な構成については、動的再構成デバイスＲＣＦ上に搭載可能なメモリ容量で実現可能な構成であれば、他の回路構成を採用してもよい。また、曲線１については様々な形状を実現できる。
【００６７】
また、上記の例では表示画面上の極座標の角度θを（−π／２）〜（π／２）の範囲に定める場合を説明したが、極座標原点１１１に定める場所の違いに対応して、（−π／２）〜（π／２）の範囲以外の角度θを使用しても良い。また、回路構成切替部３２が回路構成を切り替えるθの境界値については０以外の値を用いても良く、更に複数の値を境界値として利用してもよい。係数Ｒ４については、１以外の値を採用したり、値を可変にすることにより、極座標原点１１１を中心としてワイプパターンを拡大したり縮小することもできる。
【００６８】
（第２の実施形態）
図１５は本発明の第２の実施形態に係るワイプパターン生成装置の主要部の構成例を示すブロック図である。また、図１６は第２の実施形態のワイプパターン生成装置におけるワイプパターンの具体例を示す模式図である。
【００６９】
第２の実施形態は、前述した第１の実施形態の変形例である。図１５及び図１７において、第１の実施形態と対応する同様の要素は同一の符号を付けて示してある。以下の説明においては、第１の実施形態と異なる構成及び動作を主体に説明する。
【００７０】
第２の実施形態では、図１６に示すようなワイプパターンを表示画面に適用する場合を想定している。図１６においては、表示画面中の水平方向の画素位置をｘ座標、垂直方向の画素位置をｙ座標とし、ｘ座標の原点を画面左上、ｙ座標の原点を画面中央としてある。また、対応する極座標原点１１１は画面の左中央に位置している。また、図１６に示すワイプパターンは、曲線１と曲線２との組み合わせにより形成されている。
【００７１】
ワイプパターン生成装置は、θ範囲検出部３１と、回路構成切替部３２Ｂと、動的再構成デバイスＲＣＦと、乗算器１１と、比較器１０９とを備えている。つまり、第１の実施形態とは回路構成切替部３２Ｂの構成だけが異なっている。ここで、第２の実施形態では、回路構成切替部３２Ｂの制御により、動的再構成デバイスＲＣＦ上に第二回路２４又は第三回路４５が形成される。
【００７２】
第２の実施形態のワイプパターン生成装置においては、後述するように、ある条件下においては図２に示すように、動的再構成デバイスＲＣＦの内部に第二回路２４の機能が構成され、他の条件下においては、図１５に示すように、動的再構成デバイスＲＣＦの内部に第三回路４５の機能が構成される。
【００７３】
ワイプパターン生成装置の入力には、第１の実施形態と同様に、表示画面中の走査位置の画素座標（ｘ座標，ｙ座標）に対応する情報が、極座標として入力される。この極座標は、極座標原点１１１からの距離を表すｒ座標１０５と、基準軸に対する角度を表すθ座標１０４との組み合わせにより構成される。図１５に示す例では、θ座標１０４は２０ビットの並列２値データとして入力される。
【００７４】
θ範囲検出部３１は、入力されたθ座標１０４が属している角度の範囲を識別する。具体的には、（０≦θ＜π／２）の条件を満たすか否か、及び（−π／２≦θ＜０）の条件を満たすか否かをθ範囲検出部３１が識別する。
【００７５】
回路構成切替部３２Ｂは、θ範囲検出部３１の識別結果に従って、動的再構成デバイスＲＣＦを制御し、動的再構成デバイスＲＣＦの内部に構成される回路を動的に切り替える。すなわち、入力されたθ座標１０４が（０≦θ＜π／２）の条件を満たす場合には、回路構成切替部３２Ｂは図１５に示すような構成の第三回路４５を動的再構成デバイスＲＣＦの内部に構成し、入力されたθ座標１０４が（−π／２≦θ＜０）の条件を満たす場合には、回路構成切替部３２Ｂは図２に示すような構成の第二回路２４を動的再構成デバイスＲＣＦの内部に構成する。
【００７６】
図２に示す第二回路２４の構成及び動作については、前述の第１の実施形態において説明したとおりである。
【００７７】
図１５に示すように、動的再構成デバイスＲＣＦの内部に構成される第三回路４５は、曲線２テーブル４１と第二補間回路４６とを備えている。曲線２テーブル４１の入力にはθ座標１０４の上位１２ビットが入力され、第二補間回路４６の２つの入力には、曲線２テーブル４１の出力とθ座標１０４とが入力される。
【００７８】
図１７は図１５に示された第二補間回路の具体的な構成を示すブロック図である。第二補間回路４６は、曲線２線形補間係数テーブル４２と、乗算器４３と、加算器４４とを備えて構成される。曲線２線形補間係数テーブル４２は、θ座標１０４の上位１２ビットを読み出しアドレスとして入力し、該当する補間係数を出力する。乗算器４３は、曲線２線形補間係数テーブル４２の出力と、θ座標１０４の下位８ビットの値とを乗算してその結果を出力する。加算器４４は、曲線２テーブル４１の出力と乗算器４３の出力とを加算してその結果を出力する。
【００７９】
次に、第１の実施形態における具体的なワイプパターンを生成するための構成及び動作について説明する。
【００８０】
入力されるθ座標１０４が（−π／２≦θ＜０）の範囲内にある場合には、回路構成切替部３２Ｂが動的再構成デバイスＲＣＦ上に第二回路２４を形成するので、第二回路２４の働きにより図１６に示す曲線１のパターンが第１の実施形態と同様に生成される。一方、入力されるθ座標１０４が（０≦θ＜π／２）の範囲にある場合には、回路構成切替部３２Ｂが動的再構成デバイスＲＣＦ上に第三回路４５を形成する。
【００８１】
図１８は図１５に示された曲線２テーブルが保持するデータの例を示す模式図である。第三回路４５内の曲線２テーブル４１は、極座標原点１１１から曲線２上の任意の点までの距離ｒ３の逆数が、２０ビットで構成されるθ座標１０４の下位８ビットが０である場合を想定した離散的なデータとして保持されている。従って、θ座標１０４の上位１２ビットを曲線２テーブル４１に読み出しアドレスとして与えることにより、距離ｒ３の逆数のデータが曲線２テーブル４１から読み出される。
【００８２】
第三回路４５内の第二補間回路４６は、曲線２テーブル４１の出力するデータを線形補間するために設けてある。第二補間回路４６に設けられた曲線２線形補間係数テーブル４２は、θ座標１０４の下位８ビットの１ステップに対応する補間係数を保持している。適切な補間係数はθ座標１０４の上位１２ビットの値に応じて異なるので、曲線２線形補間係数テーブル４２にはθ座標１０４の上位１２ビットの値に対応付けたアドレスにそれぞれ異なる補間係数を格納してある。従って、曲線２線形補間係数テーブル４２の読み出しアドレスにθ座標１０４の上位１２ビットを与えることにより、適切な補間係数が曲線２線形補間係数テーブル４２から読み出される。
【００８３】
図１９は第２の実施形態におけるワイプパターンの曲線２上の点と極座標中心との距離ｒ３の逆数とθとの関係を示すグラフである。また、図２０は第２の実施形態におけるワイプパターンの一部分を構成する曲線２を示す模式図である。
【００８４】
乗算器４３は、θ座標１０４の下位８ビットの値と曲線２線形補間係数テーブル４２から出力される補間係数とを乗算してその結果を出力する。加算器４４は、曲線２テーブル４１が出力する値と乗算器４３が出力する値とを加算してその結果を線形補間結果として出力する。この線形補間結果は、前述の距離ｒ３の逆数（１／ｒ３）である（図１９参照）。
【００８５】
図１５及び図１７に示すように構成された第三回路４５については、１２ビット相当のアドレスを有するメモリと８ビット相当のアドレスを有するメモリだけで２０ビットのθ座標１０４に対応できるので、大容量のメモリを必要とせず、動的再構成デバイスＲＣＦの内部に構成可能なサイズで実現できる。
【００８６】
乗算器１１は、第二回路２４から出力される（１／ｒ２）又は第三回路４５から出力される（１／ｒ３）とｒ座標１０５とを乗算してその結果を出力する。比較器１０９は、乗算器１１が出力する値（（ｒ／ｒ２）又は（ｒ／ｒ３））と係数Ｒ４とを比較してその結果をワイプパターン出力１１０として出力する。
【００８７】
また、比較器１０９が比較する係数Ｒ４に「１」を割り当て、表示画面上を順次に走査して得られる様々な極座標の値をθ座標１０４及びｒ座標１０５として図１５に示す回路に入力すると、ワイプパターン出力１１０としては図２０に示すような結果が得られる。つまり、曲線２を境界として、画面上を２つの領域に区分した場合の領域を表す２値信号がワイプパターン出力１１０として得られる。すなわち、乗算器１１が出力する値、すなわち（ｒ／ｒ３）が係数Ｒ４である「１」と一致する点は、前記曲線２上に位置する。
【００８８】
第２の実施形態では、ワイプパターンを生成するために第二回路２４と第三回路４５とを利用しているが、動的再構成デバイスＲＣＦを共通の回路資源として利用し構成を切り替えるので、第二回路２４と第三回路４５とのそれぞれに独立した回路資源を用意する必要がなく、装置の小型化が可能になる。さらに、メモリ資源の共用による小容量化により、半導体デバイス上に搭載する高速動作可能なメモリを利用しやすくなり、回路全体の高速動作を容易にすることができる。
【００８９】
なお、第三回路４５の構成については、動的再構成デバイスＲＣＦ上に搭載可能なメモリ容量で実現可能な構成であれば、図１７に示した構成以外の回路構成を採用してもよい。また、曲線２については様々な形状を実現できる。
【００９０】
また、上記の例では表示画面上の極座標の角度θを（−π／２）〜（π／２）の範囲に定める場合を説明したが、極座標原点１１１に定める場所の違いに対応して、（−π／２）〜（π／２）の範囲以外の角度θを使用しても良い。また、回路構成切替部３２Ｂが回路構成を切り替えるθの境界値については０以外の値を用いても良く、更に複数の値を境界値として利用してもよい。係数Ｒ４については、１以外の値を採用したり、値を可変にすることにより、極座標原点１１１を中心としてワイプパターンを拡大したり縮小することもできる。
【００９１】
上述した本実施形態のワイプパターン生成装置によれば、大容量ＲＯＭを利用することなく様々なパターンを生成することが可能となる。大容量ＲＯＭを使用しないため、パターンの生成速度が遅くなるのを防止することができ、高解像度の表示画面にも対応できる。しかも、動的再構成デバイスを利用し、その構成を極座標の角度の範囲に応じて変更することにより生成するパターンを切り替えるので、限られたハードウエア資源を有効に活用して様々な種類のパターンを生成することができる。従って、本実施形態のワイプパターン生成装置は、小型化、高速化した構成によって、様々な図形のワイプパターン発生を高速に実行することができ、映像・画像の制作・編集等が行われる各分野において広く利用することが可能である。
【００９２】
以上、本発明の各種実施形態を説明したが、本発明は前記実施形態において示された事項に限定されず、この明細書の記載、並びに周知の技術に基づいて、当業者がその構成や動作の一部分に変更を加えたり、応用することも可能であることはいうまでもない。
【産業上の利用可能性】
【００９３】
本発明は、様々な図形のワイプパターン発生を高速に実行することができ、しかも、小型化が容易に実現できる効果を有し、映像制作等に用いられ、特に、高解像度の画像に対応し、多種類のワイプパターンを生成可能なワイプパターン生成装置等に有用である。
【図面の簡単な説明】
【００９４】
【図１】本発明の第１の実施形態に係るワイプパターン生成装置の主要部の第１の構成例を示すブロック図
【図２】本発明の第１の実施形態におけるワイプパターン生成装置の主要部の第２の構成例を示すブロック図
【図３】動的再構成デバイスの構成例を示すブロック図
【図４】第１の実施形態のワイプパターン生成装置におけるワイプパターンの具体例を示す模式図
【図５】図１に示されたｓｉｎθ計算部の具体的な構成を示すブロック図
【図６】図５のｓｉｎθ計算部の動作特性例を示すグラフ
【図７】図１に示されたｃｏｓθ計算部の具体的な構成を示すブロック図
【図８】図７のｃｏｓθ計算部の動作特性例を示すグラフ
【図９】図２に示された第一補間回路の具体的な構成を示すブロック図
【図１０】第１の実施形態におけるワイプパターンの直線上の点と極座標中心との距離ｒ１の逆数とθとの関係を示すグラフ
【図１１】第１の実施形態におけるワイプパターンの一部分を構成する直線を示す模式図
【図１２】図２に示された曲線１テーブルが保持するデータの例を示す模式図
【図１３】第１の実施形態におけるワイプパターンの曲線１上の点と極座標中心との距離ｒ２の逆数とθとの関係を示すグラフ
【図１４】第１の実施形態におけるワイプパターンの一部分を構成する曲線１を示す模式図
【図１５】本発明の第２の実施形態に係るワイプパターン生成装置の主要部の構成例を示すブロック図
【図１６】第２の実施形態のワイプパターン生成装置におけるワイプパターンの具体例を示す模式図
【図１７】図１５に示された第二補間回路の具体的な構成を示すブロック図
【図１８】図１５に示された曲線２テーブルが保持するデータの例を示す模式図
【図１９】第２の実施形態におけるワイプパターンの曲線２上の点と極座標中心との距離ｒ３の逆数とθとの関係を示すグラフ
【図２０】第２の実施形態におけるワイプパターンの一部分を構成する曲線２を示す模式図
【図２１】従来例のワイプパターン生成装置の構成を示すブロック図
【図２２】ワイプパターンが適用される表示画面の例を示す正面図
【図２３】表示画面上の極座標の例を示す模式図
【図２４】従来例のワイプパターン生成装置内のメモリに保持されるデータの例を示す模式図
【図２５】生成されたワイプパターンによって表示画面上が区分された状態を示す正面図
【図２６】従来例のワイプパターン生成装置内のメモリに保持されるデータの例を示す模式図
【符号の説明】
【００９５】
１ ｓｉｎθ計算部
２ ｃｏｓθ計算部
４，６，１０，１１ 乗算器
８ 加算器
１２ 第一回路
２１ 曲線１テーブル
２２ 曲線１線形補間係数テーブル
２３ 乗算器
２４ 第二回路
２５ 第一補間回路
２６ 加算器
３１ θ範囲検出部
３２，３２Ｂ 回路構成切替部
４１ 曲線２テーブル
４２ 曲線２線形補間係数テーブル
４３ 乗算器
４４ 加算器
４５ 第三回路
４６ 第二補間回路
１０４ θ座標
１０５ ｒ座標
１０９ 比較器
１１０ ワイプパターン出力
１１１ 極座標原点
３０１ ｓｉｎθテーブル
３０２ ｓｉｎθ線形補間係数テーブル
３０３ 乗算器
３０４ 加算器
４０１ ｃｏｓθテーブル
４０２ ｃｏｓθ線形補間係数テーブル
４０３ 乗算器
４０４ 加算器
Ｒ１，Ｒ２，Ｒ３，Ｒ４ 係数
ＲＣＦ 動的再構成デバイス
【技術分野】
【０００１】
本発明は、映像制作等に用いられるワイプパターン生成装置に関し、特に、高解像度の画像に対応し、多種類のワイプパターンを生成可能なワイプパターン生成装置に関する。
【背景技術】
【０００２】
例えば、テレビジョン放送のような動画像として制作される映像においては、通常は時系列で連続する多数のフレーム画像を一定の時間間隔（例えば１／６０秒のフレーム周期）で順次に切り替えて出力することになる。しかし、同一の番組内で場面を切り替える場合や、番組自体を切り替えるような場合には、順次に出力されるフレーム画像の連続性が突然途切れるため、不自然な感覚を視聴者に与える可能性がある。このような場合には、前の場面のフレーム画像から後の場面のフレーム画像に徐々に切り替えることにより、場面が遷移することを視聴者に明確に伝えることができる。
【０００３】
また、切り替えの際に、同じ画面内に２つの領域を形成し、一方の領域には切り替え前の場面のフレーム画像を表示し、もう一方の領域には切り替え後の場面のフレーム画像を表示することにより、場面の切り替わりをより明確に視聴者に伝えることが可能になる。このような画面上の複数領域の境界としては、最も単純な例では直線を用いることが考えられるが、様々な形状の図形を選択的に用いることにより、効果的に場面を切り替えることができる。このような境界のパターンを生成するために、ワイプパターン生成装置が用いられる。
【０００４】
従来のワイプパターン生成装置に関する技術としては、例えば特許文献１に開示された技術が知られている。この種のワイプパターン生成装置は、表示画面上の各位置を極座標で表現した座標情報を用いて、画面上の中心座標からの各位置の距離と閾値とを比較した結果の値に応じて、２つの映像入力を切り替えて表示する。
【０００５】
従来のワイプパターン生成装置は、例えば図２１に示すように、極座標変換部１０３と、図形メモリ１０６と、乗算器１０８と、比較器１０９とを備えている。極座標変換部１０３の入力には、図２２に示すような表示画面上の走査位置を表す座標が、ｘ座標１０１とｙ座標１０２との組み合わせとして入力される。ｘ座標１０１は画面上の水平方向の画素位置を表し、ｙ座標１０２は画面上の垂直方向の画素位置を表す。
【０００６】
実際には、図２２に示す各走査線について（１）、（２）、（３）、（４）の順に走査が実施され、現在の走査位置がｘ座標１０１とｙ座標１０２との組み合わせとして極座標変換部１０３に入力される。極座標変換部１０３は、入力されたｘ座標１０１とｙ座標１０２との組み合わせを、極座標表現の位置情報に変換する。
【０００７】
極座標表現では、各位置の座標は角度θと距離ｒとで表される。すなわち、図２３に示すように、予め定めた極座標原点１１１を中心とし、基準軸に対する傾きを表す角度θであるθ座標１０４と、極座標原点１１１から各位置までの距離ｒを表すｒ座標１０５との組み合わせで座標を表す。
【０００８】
図形メモリ１０６は、θ座標１０４に対応付けた各アドレスに、該当する図形データを極座標原点１１１からの距離に対応する値として保持している。従って、図形メモリ１０６の入力にリードアドレスとしてθ座標１０４を入力すると、該当する方向の距離のデータが図形メモリ１０６から読み出される。
【０００９】
乗算器１０８は、図形メモリ１０６から読み出された距離を表す図形データと外部から入力される係数１０７とを乗算し、その結果を出力する。また、比較器１０９は乗算器１０８が出力する値と、極座標変換部１０３から出力されるｒ座標１０５の値とを比較し、その比較結果をワイプパターン出力１１０として出力する。
【００１０】
例えば、図形メモリ１０６の内部に三角形の図形パターンを表すデータを格納しておけば、図２４に示すように、極座標原点１１１から三角形の図形パターン上の輪郭の各点までの距離を表す図形データが、入力されるθ座標１０４の値に応じて図形メモリ１０６から読み出される。また、図形メモリ１０６から読み出された図形データは、乗算器１０８で係数１０７とを乗算されるので、この乗算によって図形パターンの拡大や縮小の処理を行うことができる。
【００１１】
実際には、表示画面が順次に走査され、各走査位置の位置情報がｘ座標１０１とｙ座標１０２との組み合わせとして極座標変換部１０３に入力されるので、比較器１０９から出力されるワイプパターン出力１１０は図２５に示すようになる。つまり、三角形の図形パターン上の輪郭を境界として、図中斜線と白地とで示すように表示画面が２つの領域に区分される。
【００１２】
【特許文献１】特開平１０−６５９６６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ワイプパターンを生成する際に、現実には更に複雑な図形パターンが必要とされたり、様々な種類の図形パターンが必要とされるのが実情である。ところが、前述のような従来のワイプパターン生成装置においては、様々な図形のワイプパターンを実現しようとすると、大容量の図形メモリが不可欠であった。例えば、三角形、五角形、六角形、・・・のような様々な図形パターンを生成するためには、図２６に示すように図形の種類毎にそれぞれデータを格納するための記憶領域を図形メモリに確保する必要があった。
【００１４】
近年、表示画面の高解像度化が進んでいるため、ワイプパターンの生成処理についても高速に実行する必要がある。しかし、大容量の図形メモリとして大容量ＲＯＭ（読み出し専用メモリ）を使用すると、メモリに対するアクセス速度が遅いため、高解像度の表示画面に対するワイプパターン生成は困難になる。
【００１５】
一方、最近では、回路構成を動的に再構成しハードウエア資源を効率的に利用して限られた回路資源で多機能回路を実装できる半導体デバイスが登場している。しかし、大容量ＲＯＭの使用を前提とした設計では、前記半導体デバイス上に大容量ＲＯＭが構成できないために、その利点を生かすことが困難である。
【００１６】
本発明は、上記事情に鑑みてなされたもので、様々な図形のワイプパターン発生を高速に実行することができ、しかも、小型化が容易なワイプパターン生成装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明のワイプパターン生成装置は、表示画面上の各画素に対応する位置情報が、角度データθと極座標の中心からの距離データｒとの組み合わせで表現される極座標データとして入力され、前記極座標データと所定のパターン情報とを比較した結果を出力するワイプパターン生成装置であって、ディジタル信号処理機能を備える動的再構成デバイスと、入力される前記角度データθからｓｉｎθを計算するｓｉｎθ計算手段と、前記ｓｉｎθの計算結果と第一係数とを乗算する第一乗算手段と、前記角度データθからｃｏｓθを計算するｃｏｓθ計算手段と、前記ｃｏｓθの計算結果と第二係数とを乗算する第二乗算手段と、前記第一乗算手段の出力と第二乗算手段の出力とを加算した結果を第三係数と乗算する第三乗算手段とを有し、極座標の中心から表示画面上の任意の直線までの距離の逆数を計算する第一回路を、前記動的再構成デバイス上に構成する第一回路構成手段と、前記角度データθの上位ビットに対応した極座標の中心からの任意の曲線上までの離散的な距離データの逆数を保持するメモリと、前記角度データθを用いて前記メモリ出力を補間する補間手段とを有する第二回路を、前記動的再構成デバイス上に構成する第二回路構成手段と、前記角度データθが属する角度の範囲を識別し、角度データθの範囲に応じて前記第一回路構成手段及び前記第二回路構成手段を制御し、前記第一回路と前記第二回路とを動的に切り替える構成切り替え手段と、前記第一回路の出力または前記第二回路の出力と前記極座標の距離データｒとを乗算した結果と、第四係数とを比較する比較手段とを備えるものである。
【００１８】
上記構成では、動的再構成（ＲＣＦ：Reconfigurable Compute Fabric）デバイスを採用することにより、限られたハードウエア資源を効率的に利用して多機能回路の実現を可能にしている。動的再構成デバイス上に構成する第一回路に、ｓｉｎθ計算手段、第一乗算手段、ｃｏｓθ計算手段、第二乗算手段、第三乗算手段を設けて、極座標の中心から表示画面上の任意の直線までの距離の逆数を計算する。また、動的再構成デバイス上に構成する第二回路に、角度データθの上位ビットに対応した極座標の中心からの任意の曲線上までの離散的な距離データの逆数を保持するメモリと、角度データθを用いてメモリ出力を補間する補間手段とを設ける。また、構成切り替え手段は、角度データθが属する角度の範囲を識別し、角度データθの範囲に応じて第一回路構成手段及び第二回路構成手段を制御し、第一回路と第二回路とを動的に切り替える。
【００１９】
ここで、第一回路は、直線パターンを生成するための回路であり、大容量ＲＯＭを利用することなく、計算により直線パターンを生成することができる。また、第二回路は曲線パターンを生成するための回路であり、メモリと補間手段との組み合わせにより、大容量ＲＯＭを利用することなく、曲線パターンを生成することができる。さらに、第一回路が生成する直線と第二回路が生成する曲線とを組み合わせることにより、生成可能なパターンの種類を大幅に増やすことが可能である。構成切り替え手段によって第一回路と第二回路とを動的に切り替えることで、角度データθの範囲に応じて、第一回路が生成する直線と第二回路が生成する曲線とを様々に組み合わせることができる。これにより、様々な図形のワイプパターン発生を高速に実行することができ、しかも、小型化が容易なワイプパターン生成装置を実現できる。
【００２０】
また、本発明のワイプパターン生成装置は、表示画面上の各画素に対応する位置情報が、角度データθと極座標の中心からの距離データｒとの組み合わせで表現される極座標データとして入力され、前記極座標データと所定のパターン情報とを比較した結果を出力するワイプパターン生成装置であって、ディジタル信号処理機能を備える動的再構成デバイスと、前記角度データθの上位ビットに対応した極座標の中心からの第一の曲線上までの離散的な距離データの逆数を保持するメモリと、前記角度データθを用いて前記メモリ出力を補間する補間手段とを有する第二回路を、前記動的再構成デバイス上に構成する第二回路構成手段と、前記角度データθの上位ビットに対応した極座標の中心からの第二の曲線上までの離散的な距離データの逆数を保持するメモリと、前記角度データθを用いて前記メモリ出力を補間する補間手段とを有する第三回路を、前記動的再構成デバイス上に構成する第三回路構成手段と、前記角度データθが属する角度の範囲を識別し、角度データθの範囲に応じて前記第二回路構成手段及び前記第三回路構成手段を制御し、前記第二回路と前記第三回路とを動的に切り替える構成切り替え手段と、前記第二回路の出力または前記第三回路の出力と前記極座標の距離データｒとを乗算した結果と、第四係数とを比較する比較手段とを備えるものである。
【００２１】
上記構成では、動的再構成デバイス上に構成する第二回路に、角度データθの上位ビットに対応した極座標の中心からの第一の曲線上までの離散的な距離データの逆数を保持するメモリと、角度データθを用いてメモリ出力を補間する補間手段とを設ける。また、第三回路に、角度データθの上位ビットに対応した極座標の中心からの第二の曲線上までの離散的な距離データの逆数を保持するメモリと、角度データθを用いてメモリ出力を補間する補間手段とを設ける。また、構成切り替え手段は、角度データθが属する角度の範囲を識別し、角度データθの範囲に応じて第二回路構成手段及び第三回路構成手段を制御し、第二回路と第三回路とを動的に切り替える。
【００２２】
ここで、第二回路は第一の曲線のパターンを生成するための回路であり、第三回路は第二の曲線のパターンを生成するための回路である。また、第二回路及び第三回路は、メモリと補間手段との組み合わせにより、大容量ＲＯＭを利用することなく、曲線パターンを生成することができる。さらに、第二回路が生成する第一の曲線パターンと第三回路が生成する第二の曲線パターンとを組み合わせることにより、生成可能なパターンの種類を大幅に増やすことが可能である。構成切り替え手段によって第二回路と第三回路とを動的に切り替えることで、角度データθの範囲に応じて、第二回路が生成する第一の曲線パターンと第三回路が生成する第二の曲線パターンとを様々に組み合わせることができる。これにより、様々な図形のワイプパターン発生を高速に実行することができ、しかも、小型化が容易なワイプパターン生成装置を実現できる。
【発明の効果】
【００２３】
本発明によれば、様々な図形のワイプパターン発生を高速に実行することができ、しかも、小型化が容易なワイプパターン生成装置を提供できる。
【発明を実施するための最良の形態】
【００２４】
本実施形態のワイプパターン生成装置は、従来のワイプパターン生成装置と同様に、映像処理装置等に用いられ、例えばテレビジョン放送のような動画像を画面に表示する場合に、画面上の領域を生成したパターンによって区分するために利用することができるものである。
【００２５】
（第１の実施形態）
図１は本発明の第１の実施形態に係るワイプパターン生成装置の主要部の第１の構成例を示すブロック図、図２は本発明の第１の実施形態におけるワイプパターン生成装置の主要部の第２の構成例を示すブロック図である。
【００２６】
ワイプパターン生成装置は、θ範囲検出部３１と、回路構成切替部３２と、動的再構成（Reconfigurable Compute Fabric）デバイスＲＣＦと、乗算器１１と、比較器１０９とを備えている。第１の実施形態のワイプパターン生成装置においては、後述するように、ある条件下においては図１に示すように、動的再構成デバイスＲＣＦの内部に第一回路１２の機能が構成され、他の条件下においては、図２に示すように、動的再構成デバイスＲＣＦの内部に第二回路２４の機能が構成される。
【００２７】
動的再構成デバイスＲＣＦとしては、例えばモトローラ社製のＭＲＣ６０１１を利用することができる。図３は動的再構成デバイスの構成例を示すブロック図であり、ＭＲＣ６０１１の概略構成が示されている。この動的再構成デバイスＲＣＦは、再構成可能なディジタル信号処理プロセッサ（ＤＳＰ）により構成され、入力バッファ５０１、フレームバッファ５０２、ＤＭＡコントローラ５０３、Ｉ−キャッシュ５０４、Ｄ−キャッシュ５０５、ＲＣコントローラ５０６、ＲＣアレイ５０７、コンテキストメモリ５０８を備えている。動的再構成デバイスＲＣＦの内部には、算術論理演算を行うリコンフィギュラブルセルＲＣを多数有するＲＣアレイ５０７が設けられ、各リコンフィギュラブルセルＲＣはデータバスを介してアレイ状に結びつけられる。また、多数のリコンフィギュラブルセルＲＣを制御するためにＲＣコントローラ５０６が備わっている。更に、広帯域データを格納するために、入力バッファ５０１、フレームバッファ５０２によるメモリバッファが設けてある。
【００２８】
動的再構成デバイスＲＣＦにおいて、ＲＣアレイ５０７が実行する命令であるコンテキストメモリ５０８に格納されたコンテキストの内容を制御することにより、ＲＣアレイ５０７の機能そのものを切り替えることができる。つまり、動的再構成デバイスＲＣＦの内部では、機能的な回路構成を再構成することが可能となっている。
【００２９】
図４は第１の実施形態のワイプパターン生成装置におけるワイプパターンの具体例を示す模式図である。本実施形態では、図４に示すようなワイプパターンを表示画面に適用する場合を想定している。図４においては、表示画面中の水平方向の画素位置をｘ座標、垂直方向の画素位置をｙ座標とし、ｘ座標の原点を画面左上、ｙ座標の原点を画面中央としてある。また、対応する極座標原点１１１は画面の左中央に位置している。また、図４に示すワイプパターンは、曲線１と直線（ｙ＝−(１／３)ｘ＋２／３）との組み合わせにより形成されている。
【００３０】
ワイプパターン生成装置の入力には、表示画面中の走査位置の画素座標（ｘ座標，ｙ座標）に対応する情報が、極座標として入力される。この極座標は、極座標原点１１１からの距離を表すｒ座標１０５と、基準軸に対する角度を表すθ座標１０４との組み合わせにより構成される。図１に示す例では、θ座標１０４は２０ビットの並列２値データとして入力される。
【００３１】
θ範囲検出部３１は、入力されたθ座標１０４が属している角度の範囲を識別する。具体的には、（０≦θ＜π／２）の条件を満たすか否か、及び（−π／２≦θ＜０）の条件を満たすか否かをθ範囲検出部３１が識別する。
【００３２】
回路構成切替部３２は、θ範囲検出部３１の識別結果に従って、動的再構成デバイスＲＣＦを制御し、動的再構成デバイスＲＣＦの内部に構成される回路を動的に切り替える。すなわち、入力されたθ座標１０４が（０≦θ＜π／２）の条件を満たす場合には、回路構成切替部３２は図１に示すような構成の第一回路１２を動的再構成デバイスＲＣＦの内部に構成し、入力されたθ座標１０４が（−π／２≦θ＜０）の条件を満たす場合には、回路構成切替部３２は図２に示すような構成の第二回路２４を動的再構成デバイスＲＣＦの内部に構成する。
【００３３】
第一回路１２の出力又は第二回路２４の出力が乗算器１１の入力に接続される。乗算器１１は、第一回路１２又は第二回路２４の出力とｒ座標１０５とを乗算しその結果を出力する。また、比較器１０９は、乗算器１１の出力値と係数Ｒ４との大小関係を比較し、その結果をワイプパターン出力１１０として出力する。
【００３４】
図１に示すように、動的再構成デバイスＲＣＦの内部に構成される第一回路１２は、ｓｉｎθ計算部１と、ｃｏｓθ計算部２と、乗算器４と、乗算器６と、加算器８と、乗算器１０とを有して構成される。ｓｉｎθ計算部１は、入力されたθ座標１０４についてｓｉｎθの計算処理を行う。また、ｃｏｓθ計算部２は、入力されたθ座標１０４についてｃｏｓθの計算処理を行う。
【００３５】
また、乗算器４は、ｓｉｎθ計算部１の出力と係数Ｒ１とを乗算しその結果を出力する。乗算器６は、ｃｏｓθ計算部２の出力と係数Ｒ２とを乗算しその結果を出力する。加算器８は、乗算器４の出力と乗算器６の出力とを加算しその結果を出力する。乗算器１０は、加算器８の出力と係数Ｒ３とを乗算しその結果を出力する。
【００３６】
ところで、ｓｉｎθやｃｏｓθの計算機能については、大容量のＲＯＭを用いて実現するのが一般的であるが、動的再構成デバイスＲＣＦの内部に大容量のＲＯＭを構成することはできないし、ＲＯＭを使用するとアクセス速度が遅いため信号処理を高速で実行するのが困難になる。そこで、本実施形態では、図１に示すｓｉｎθ計算部１を図５に示すような構成の回路で実現すると共に、ｃｏｓθ計算部２を図７に示すような構成の回路で実現している。
【００３７】
図５は図１に示されたｓｉｎθ計算部の具体的な構成を示すブロック図、図６は図５のｓｉｎθ計算部の動作特性例を示すグラフである。図７は図１に示されたｃｏｓθ計算部の具体的な構成を示すブロック図、図８は図７のｃｏｓθ計算部の動作特性例を示すグラフである。
【００３８】
図５に示すように、ｓｉｎθ計算部１は、ｓｉｎθテーブル３０１と、ｓｉｎθ線形補間係数テーブル３０２と、乗算器３０３と、加算器３０４とを備えて構成される。ｓｉｎθテーブル３０１はメモリにより構成され、２０ビットの精度を有するθ座標１０４のうち、下位の１０ビットが全て０である場合を想定した離散的なｓｉｎθの計算結果がθ座標１０４の上位１０ビットの内容に対応するアドレスに保持されている。従って、θ座標１０４の上位１０ビットをｓｉｎθテーブル３０１に与えることにより、ｓｉｎθテーブル３０１から該当するｓｉｎθの値を読み出すことができる（図６参照）。
【００３９】
また、ｓｉｎθ線形補間係数テーブル３０２はメモリにより構成され、θ座標１０４の下位の１０ビットの値の１ステップに相当する補間値が保持されている。この補間値については、θ座標１０４の上位１０ビットの内容に応じて適切な値が異なるので、θ座標１０４の上位１０ビットに対応付けたアドレスにそれぞれ異なる補間値が保持されている。従って、θ座標１０４の上位１０ビットをｓｉｎθ線形補間係数テーブル３０２に与えることにより、ｓｉｎθ線形補間係数テーブル３０２から適切な補間値を読み出すことができる。
【００４０】
乗算器３０３は、ｓｉｎθ線形補間係数テーブル３０２が出力する１ステップ相当の補間値と、θ座標１０４の下位の１０ビットの値とを乗算しその結果を出力する。加算器３０４は、ｓｉｎθテーブル３０１から出力される値と、乗算器３０３が出力する補間値とを加算しその結果を線形補間されたｓｉｎθの値として出力する（図６参照）。
【００４１】
図５のように構成されたｓｉｎθ計算部１については、１０ビット相当のアドレスを有する２つのメモリだけで２０ビットのθ座標１０４に対応できるので、大容量のメモリを必要とせず、動的再構成デバイスＲＣＦの内部に構成可能なサイズで実現できる。
【００４２】
図７に示すように、ｃｏｓθ計算部２は、ｃｏｓθテーブル４０１と、ｃｏｓθ線形補間係数テーブル４０２と、乗算器４０３と、加算器４０４とを備えて構成される。ｃｏｓθ計算部２はメモリにより構成され、２０ビットの精度を有するθ座標１０４のうち、下位の１０ビットが全て０である場合を想定した離散的なｃｏｓθの計算結果がθ座標１０４の上位１０ビットの内容に対応するアドレスに保持されている。従って、θ座標１０４の上位１０ビットをｃｏｓθテーブル４０１に与えることにより、ｃｏｓθテーブル４０１から該当するｃｏｓθの値を読み出すことができる（図８参照）。
【００４３】
また、ｃｏｓθ線形補間係数テーブル４０２はメモリでにより構成され、θ座標１０４の下位の１０ビットの値の１ステップに相当する補間値が保持されている。この補間値については、θ座標１０４の上位１０ビットの内容に応じて適切な値が異なるので、θ座標１０４の上位１０ビットに対応付けたアドレスにそれぞれ異なる補間値が保持されている。従って、θ座標１０４の上位１０ビットをｃｏｓθ線形補間係数テーブル４０２に与えることにより、ｃｏｓθ線形補間係数テーブル４０２から適切な補間値を読み出すことができる。
【００４４】
乗算器４０３は、ｃｏｓθ線形補間係数テーブル４０２が出力する１ステップ相当の補間値と、θ座標１０４の下位の１０ビットの値とを乗算しその結果を出力する。加算器４０４は、ｃｏｓθテーブル４０１から出力される値と、乗算器４０３が出力する補間値とを加算しその結果を線形補間されたｃｏｓθの値として出力する（図８参照）。
【００４５】
図７のように構成されたｃｏｓθ計算部２については、１０ビット相当のアドレスを有する２つのメモリだけで２０ビットのθ座標１０４に対応できるので、大容量のメモリを必要とせず、動的再構成デバイスＲＣＦの内部に構成可能なサイズで実現できる。
【００４６】
一方、図２に示すように、動的再構成デバイスＲＣＦの内部に構成される第二回路２４は、曲線１テーブル２１と第一補間回路２５とを備えて構成される。曲線１テーブル２１の入力には、θ座標１０４の上位１０ビットが読み出しアドレスとして入力される。
【００４７】
曲線１テーブル２１はメモリにより構成され、所定の曲線（曲線１）のパターンデータをθ座標１０４の上位１０ビットに対応付けたアドレスに保持している。従って、θ座標１０４を与えることにより、θ座標１０４に対応する曲線１のパターンデータを曲線１テーブル２１から読み出すことができる。但し、曲線１テーブル２１が出力するデータは、θ座標１０４の１０ビットの精度しか有していない。そこで、第一補間回路２５を用いて高い精度を確保する。
【００４８】
図９は図２に示された第一補間回路の具体的な構成を示すブロック図である。第一補間回路２５は、曲線１線形補間係数テーブル２２と、乗算器２３と、加算器２６とを備えて構成される。曲線１線形補間係数テーブル２２はメモリにより構成され、補間のためのθの１ステップに相当する係数を保持している。また、適切な係数はθ座標１０４毎に異なるので、θ座標１０４の上位１０ビットの内容に対応付けたアドレスにそれぞれ異なる係数が保持されている。従って、θ座標１０４の上位１０ビットを曲線１線形補間係数テーブル２２の読み出しアドレスとして与えることにより、適切な補間用の係数を曲線１線形補間係数テーブル２２から読み出すことができる。
【００４９】
乗算器２３は、曲線１線形補間係数テーブル２２から出力される値と、θ座標１０４の下位１０ビットの値とを乗算しその結果を出力する。加算器２６は、曲線１テーブル２１が出力する値と、乗算器２３が出力する値とを加算しその結果を線形補間結果として出力する。
【００５０】
次に、第１の実施形態における具体的なワイプパターンを生成するための構成及び動作について説明する。まず、図４に示したワイプパターンにおいて、入力されるθ座標１０４が（０≦θ＜π／２）の範囲内の場合に、図１の第一回路１２を用いて（ｙ＝−（１／３）ｘ＋２／３）の関数で表される直線のパターンを生成する場合を想定する。
【００５１】
極座標原点１１１から前記直線（ｙ＝−（１／３）ｘ＋２／３）上の任意の点までの距離をｒ１で表し、その逆数（１／ｒ１）を次の（１）式により求める。
【００５２】
【数１】
【００５３】
上記（１）式で表される距離の逆数（１／ｒ１）は、グラフ上に表すと図１０に示すようになる。図１０は第１の実施形態におけるワイプパターンの直線上の点と極座標中心との距離ｒ１の逆数とθとの関係を示すグラフである。また、図１１は第１の実施形態におけるワイプパターンの一部分を構成する直線を示す模式図である。
【００５４】
従って、前記直線（ｙ＝−（１／３）ｘ＋２／３）のパターンを生成するための距離の逆数（１／ｒ１）を第一回路１２を用いて出力するためには、上記（１）式の内容に合わせて、前記係数Ｒ１に「３」を割り当て、係数Ｒ２に「１」を割り当て、係数Ｒ３に「１／２」を割り当てればよい。
【００５５】
また、比較器１０９が比較する係数Ｒ４に「１」を割り当て、表示画面上を順次に走査して得られる様々な極座標の値をθ座標１０４及びｒ座標１０５として図１に示す回路に入力すると、ワイプパターン出力１１０としては図１１に示すような結果が得られる。つまり、前記直線（ｙ＝−（１／３）ｘ＋２／３）を境界として、画面上を２つの領域に区分した場合の領域を表す２値信号がワイプパターン出力１１０として得られる。すなわち、乗算器１１が出力する値、すなわち（ｒ／ｒ１）が係数Ｒ４である「１」と一致する点は、前記直線（ｙ＝−（１／３）ｘ＋２／３）上に位置する。
【００５６】
次に、図４に示したワイプパターンにおいて、入力されるθ座標１０４が（−π／２≦θ＜０）の範囲内の場合に、図２の第二回路２４を用いて曲線１のパターンを生成する場合について説明する。
【００５７】
図１２は図２に示された曲線１テーブルが保持するデータの例を示す模式図である。第二回路２４上の曲線１テーブル２１には、図１２に示すように、２０ビットで構成されるθ座標１０４の下位１０ビットを０とした場合に対応する極座標原点１１１から曲線１上までの離散的な距離の逆数がデータとして保持される。従って、θ座標１０４の上位１０ビットを曲線１テーブル２１の読み出しアドレスとして与え、曲線１テーブル２１から距離の逆数を読み出す。但し、曲線１テーブル２１からは離散的なデータが出力されるので、第一補間回路２５を用いて線形補間を行う。
【００５８】
第一補間回路２５は図９に示したように構成され、曲線１線形補間係数テーブル２２には、θ座標１０４の下位１０ビットの１ステップに対応する補間値が保持されている。この補間値には、θ座標１０４の上位１０ビットに対応するアドレス毎に異なる値が割り当てられる。曲線１線形補間係数テーブル２２の値とθ座標１０４の下位１０ビットを乗算器２３で乗算した結果に、曲線１テーブル２１の出力を加算器２６で加算することにより、線形補間結果が得られる。
【００５９】
極座標原点１１１から曲線１上の任意の点までの距離をｒ２で表すと、第一補間回路２５から出力される線形補間結果は（１／ｒ２）になる。曲線１テーブル２１の出力及び線形補間結果（１／ｒ２）をグラフに表すと、図１３に示すようになる。
【００６０】
図１３は第１の実施形態におけるワイプパターンの曲線１上の点と極座標中心との距離ｒ２の逆数とθとの関係を示すグラフである。また、図１４は第１の実施形態におけるワイプパターンの一部分を構成する曲線１を示す模式図である。
【００６１】
図２及び図９に示すように構成された第二回路２４については、１０ビット相当のアドレスを有する２つのメモリだけで２０ビットのθ座標１０４に対応できるので、大容量のメモリを必要とせず、動的再構成デバイスＲＣＦの内部に構成可能なサイズで実現できる。
【００６２】
また、比較器１０９が比較する係数Ｒ４に「１」を割り当て、表示画面上を順次に走査して得られる様々な極座標の値をθ座標１０４及びｒ座標１０５として図２に示す回路に入力すると、ワイプパターン出力１１０としては図１４に示すような結果が得られる。つまり、曲線１を境界として、画面上を２つの領域に区分した場合の領域を表す２値信号がワイプパターン出力１１０として得られる。すなわち、乗算器１１が出力する値、すなわち（ｒ／ｒ２）が係数Ｒ４である「１」と一致する点は、前記曲線１上に位置する。
【００６３】
実際の本実施形態のワイプパターン生成装置においては、図１及び図２に示すθ範囲検出部３１がθ座標１０４の範囲を識別し、その結果に応じて回路構成切替部３２が動的再構成デバイスＲＣＦ上の回路構成を動的に切り替える。従って、図４に示すように、θ座標１０４が（０≦θ＜π／２）の範囲にある場合には直線（ｙ＝−（１／３）ｘ＋２／３）のパターンが第一回路１２の働きにより生成され、θ座標１０４が（−π／２≦θ＜０）の範囲にある場合には曲線１のパターンが第二回路２４の働きにより生成されるので、直線と曲線とを連続的に組み合わせたワイプパターンを生成することができる。
【００６４】
また、本実施形態では、ワイプパターンを生成するために第一回路１２と第二回路２４とを利用しているが、動的再構成デバイスＲＣＦを共通の回路資源として利用し構成を切り替えるので、第一回路１２と第二回路２４とのそれぞれに独立した回路資源を用意する必要がなく、装置の小型化が可能になる。さらに、メモリ資源の共用による小容量化によって、半導体デバイス上に搭載する高速動作可能なメモリを利用しやすくなり、回路全体の高速動作を容易にすることができる。
【００６５】
なお、上記の説明においては、具体例として直線（ｙ＝−（１／３）ｘ＋２／３）のパターンを第一回路１２で生成する場合を説明したが、前記各係数Ｒ１、Ｒ２、Ｒ３、の値を適宜変更することにより、他のさまざまな傾きの直線を基にしたワイプパターンを生成することができる。
【００６６】
また、前述のｓｉｎθ計算部１、ｃｏｓθ計算部２、第二回路２４などの具体的な構成については、動的再構成デバイスＲＣＦ上に搭載可能なメモリ容量で実現可能な構成であれば、他の回路構成を採用してもよい。また、曲線１については様々な形状を実現できる。
【００６７】
また、上記の例では表示画面上の極座標の角度θを（−π／２）〜（π／２）の範囲に定める場合を説明したが、極座標原点１１１に定める場所の違いに対応して、（−π／２）〜（π／２）の範囲以外の角度θを使用しても良い。また、回路構成切替部３２が回路構成を切り替えるθの境界値については０以外の値を用いても良く、更に複数の値を境界値として利用してもよい。係数Ｒ４については、１以外の値を採用したり、値を可変にすることにより、極座標原点１１１を中心としてワイプパターンを拡大したり縮小することもできる。
【００６８】
（第２の実施形態）
図１５は本発明の第２の実施形態に係るワイプパターン生成装置の主要部の構成例を示すブロック図である。また、図１６は第２の実施形態のワイプパターン生成装置におけるワイプパターンの具体例を示す模式図である。
【００６９】
第２の実施形態は、前述した第１の実施形態の変形例である。図１５及び図１７において、第１の実施形態と対応する同様の要素は同一の符号を付けて示してある。以下の説明においては、第１の実施形態と異なる構成及び動作を主体に説明する。
【００７０】
第２の実施形態では、図１６に示すようなワイプパターンを表示画面に適用する場合を想定している。図１６においては、表示画面中の水平方向の画素位置をｘ座標、垂直方向の画素位置をｙ座標とし、ｘ座標の原点を画面左上、ｙ座標の原点を画面中央としてある。また、対応する極座標原点１１１は画面の左中央に位置している。また、図１６に示すワイプパターンは、曲線１と曲線２との組み合わせにより形成されている。
【００７１】
ワイプパターン生成装置は、θ範囲検出部３１と、回路構成切替部３２Ｂと、動的再構成デバイスＲＣＦと、乗算器１１と、比較器１０９とを備えている。つまり、第１の実施形態とは回路構成切替部３２Ｂの構成だけが異なっている。ここで、第２の実施形態では、回路構成切替部３２Ｂの制御により、動的再構成デバイスＲＣＦ上に第二回路２４又は第三回路４５が形成される。
【００７２】
第２の実施形態のワイプパターン生成装置においては、後述するように、ある条件下においては図２に示すように、動的再構成デバイスＲＣＦの内部に第二回路２４の機能が構成され、他の条件下においては、図１５に示すように、動的再構成デバイスＲＣＦの内部に第三回路４５の機能が構成される。
【００７３】
ワイプパターン生成装置の入力には、第１の実施形態と同様に、表示画面中の走査位置の画素座標（ｘ座標，ｙ座標）に対応する情報が、極座標として入力される。この極座標は、極座標原点１１１からの距離を表すｒ座標１０５と、基準軸に対する角度を表すθ座標１０４との組み合わせにより構成される。図１５に示す例では、θ座標１０４は２０ビットの並列２値データとして入力される。
【００７４】
θ範囲検出部３１は、入力されたθ座標１０４が属している角度の範囲を識別する。具体的には、（０≦θ＜π／２）の条件を満たすか否か、及び（−π／２≦θ＜０）の条件を満たすか否かをθ範囲検出部３１が識別する。
【００７５】
回路構成切替部３２Ｂは、θ範囲検出部３１の識別結果に従って、動的再構成デバイスＲＣＦを制御し、動的再構成デバイスＲＣＦの内部に構成される回路を動的に切り替える。すなわち、入力されたθ座標１０４が（０≦θ＜π／２）の条件を満たす場合には、回路構成切替部３２Ｂは図１５に示すような構成の第三回路４５を動的再構成デバイスＲＣＦの内部に構成し、入力されたθ座標１０４が（−π／２≦θ＜０）の条件を満たす場合には、回路構成切替部３２Ｂは図２に示すような構成の第二回路２４を動的再構成デバイスＲＣＦの内部に構成する。
【００７６】
図２に示す第二回路２４の構成及び動作については、前述の第１の実施形態において説明したとおりである。
【００７７】
図１５に示すように、動的再構成デバイスＲＣＦの内部に構成される第三回路４５は、曲線２テーブル４１と第二補間回路４６とを備えている。曲線２テーブル４１の入力にはθ座標１０４の上位１２ビットが入力され、第二補間回路４６の２つの入力には、曲線２テーブル４１の出力とθ座標１０４とが入力される。
【００７８】
図１７は図１５に示された第二補間回路の具体的な構成を示すブロック図である。第二補間回路４６は、曲線２線形補間係数テーブル４２と、乗算器４３と、加算器４４とを備えて構成される。曲線２線形補間係数テーブル４２は、θ座標１０４の上位１２ビットを読み出しアドレスとして入力し、該当する補間係数を出力する。乗算器４３は、曲線２線形補間係数テーブル４２の出力と、θ座標１０４の下位８ビットの値とを乗算してその結果を出力する。加算器４４は、曲線２テーブル４１の出力と乗算器４３の出力とを加算してその結果を出力する。
【００７９】
次に、第１の実施形態における具体的なワイプパターンを生成するための構成及び動作について説明する。
【００８０】
入力されるθ座標１０４が（−π／２≦θ＜０）の範囲内にある場合には、回路構成切替部３２Ｂが動的再構成デバイスＲＣＦ上に第二回路２４を形成するので、第二回路２４の働きにより図１６に示す曲線１のパターンが第１の実施形態と同様に生成される。一方、入力されるθ座標１０４が（０≦θ＜π／２）の範囲にある場合には、回路構成切替部３２Ｂが動的再構成デバイスＲＣＦ上に第三回路４５を形成する。
【００８１】
図１８は図１５に示された曲線２テーブルが保持するデータの例を示す模式図である。第三回路４５内の曲線２テーブル４１は、極座標原点１１１から曲線２上の任意の点までの距離ｒ３の逆数が、２０ビットで構成されるθ座標１０４の下位８ビットが０である場合を想定した離散的なデータとして保持されている。従って、θ座標１０４の上位１２ビットを曲線２テーブル４１に読み出しアドレスとして与えることにより、距離ｒ３の逆数のデータが曲線２テーブル４１から読み出される。
【００８２】
第三回路４５内の第二補間回路４６は、曲線２テーブル４１の出力するデータを線形補間するために設けてある。第二補間回路４６に設けられた曲線２線形補間係数テーブル４２は、θ座標１０４の下位８ビットの１ステップに対応する補間係数を保持している。適切な補間係数はθ座標１０４の上位１２ビットの値に応じて異なるので、曲線２線形補間係数テーブル４２にはθ座標１０４の上位１２ビットの値に対応付けたアドレスにそれぞれ異なる補間係数を格納してある。従って、曲線２線形補間係数テーブル４２の読み出しアドレスにθ座標１０４の上位１２ビットを与えることにより、適切な補間係数が曲線２線形補間係数テーブル４２から読み出される。
【００８３】
図１９は第２の実施形態におけるワイプパターンの曲線２上の点と極座標中心との距離ｒ３の逆数とθとの関係を示すグラフである。また、図２０は第２の実施形態におけるワイプパターンの一部分を構成する曲線２を示す模式図である。
【００８４】
乗算器４３は、θ座標１０４の下位８ビットの値と曲線２線形補間係数テーブル４２から出力される補間係数とを乗算してその結果を出力する。加算器４４は、曲線２テーブル４１が出力する値と乗算器４３が出力する値とを加算してその結果を線形補間結果として出力する。この線形補間結果は、前述の距離ｒ３の逆数（１／ｒ３）である（図１９参照）。
【００８５】
図１５及び図１７に示すように構成された第三回路４５については、１２ビット相当のアドレスを有するメモリと８ビット相当のアドレスを有するメモリだけで２０ビットのθ座標１０４に対応できるので、大容量のメモリを必要とせず、動的再構成デバイスＲＣＦの内部に構成可能なサイズで実現できる。
【００８６】
乗算器１１は、第二回路２４から出力される（１／ｒ２）又は第三回路４５から出力される（１／ｒ３）とｒ座標１０５とを乗算してその結果を出力する。比較器１０９は、乗算器１１が出力する値（（ｒ／ｒ２）又は（ｒ／ｒ３））と係数Ｒ４とを比較してその結果をワイプパターン出力１１０として出力する。
【００８７】
また、比較器１０９が比較する係数Ｒ４に「１」を割り当て、表示画面上を順次に走査して得られる様々な極座標の値をθ座標１０４及びｒ座標１０５として図１５に示す回路に入力すると、ワイプパターン出力１１０としては図２０に示すような結果が得られる。つまり、曲線２を境界として、画面上を２つの領域に区分した場合の領域を表す２値信号がワイプパターン出力１１０として得られる。すなわち、乗算器１１が出力する値、すなわち（ｒ／ｒ３）が係数Ｒ４である「１」と一致する点は、前記曲線２上に位置する。
【００８８】
第２の実施形態では、ワイプパターンを生成するために第二回路２４と第三回路４５とを利用しているが、動的再構成デバイスＲＣＦを共通の回路資源として利用し構成を切り替えるので、第二回路２４と第三回路４５とのそれぞれに独立した回路資源を用意する必要がなく、装置の小型化が可能になる。さらに、メモリ資源の共用による小容量化により、半導体デバイス上に搭載する高速動作可能なメモリを利用しやすくなり、回路全体の高速動作を容易にすることができる。
【００８９】
なお、第三回路４５の構成については、動的再構成デバイスＲＣＦ上に搭載可能なメモリ容量で実現可能な構成であれば、図１７に示した構成以外の回路構成を採用してもよい。また、曲線２については様々な形状を実現できる。
【００９０】
また、上記の例では表示画面上の極座標の角度θを（−π／２）〜（π／２）の範囲に定める場合を説明したが、極座標原点１１１に定める場所の違いに対応して、（−π／２）〜（π／２）の範囲以外の角度θを使用しても良い。また、回路構成切替部３２Ｂが回路構成を切り替えるθの境界値については０以外の値を用いても良く、更に複数の値を境界値として利用してもよい。係数Ｒ４については、１以外の値を採用したり、値を可変にすることにより、極座標原点１１１を中心としてワイプパターンを拡大したり縮小することもできる。
【００９１】
上述した本実施形態のワイプパターン生成装置によれば、大容量ＲＯＭを利用することなく様々なパターンを生成することが可能となる。大容量ＲＯＭを使用しないため、パターンの生成速度が遅くなるのを防止することができ、高解像度の表示画面にも対応できる。しかも、動的再構成デバイスを利用し、その構成を極座標の角度の範囲に応じて変更することにより生成するパターンを切り替えるので、限られたハードウエア資源を有効に活用して様々な種類のパターンを生成することができる。従って、本実施形態のワイプパターン生成装置は、小型化、高速化した構成によって、様々な図形のワイプパターン発生を高速に実行することができ、映像・画像の制作・編集等が行われる各分野において広く利用することが可能である。
【００９２】
以上、本発明の各種実施形態を説明したが、本発明は前記実施形態において示された事項に限定されず、この明細書の記載、並びに周知の技術に基づいて、当業者がその構成や動作の一部分に変更を加えたり、応用することも可能であることはいうまでもない。
【産業上の利用可能性】
【００９３】
本発明は、様々な図形のワイプパターン発生を高速に実行することができ、しかも、小型化が容易に実現できる効果を有し、映像制作等に用いられ、特に、高解像度の画像に対応し、多種類のワイプパターンを生成可能なワイプパターン生成装置等に有用である。
【図面の簡単な説明】
【００９４】
【図１】本発明の第１の実施形態に係るワイプパターン生成装置の主要部の第１の構成例を示すブロック図
【図２】本発明の第１の実施形態におけるワイプパターン生成装置の主要部の第２の構成例を示すブロック図
【図３】動的再構成デバイスの構成例を示すブロック図
【図４】第１の実施形態のワイプパターン生成装置におけるワイプパターンの具体例を示す模式図
【図５】図１に示されたｓｉｎθ計算部の具体的な構成を示すブロック図
【図６】図５のｓｉｎθ計算部の動作特性例を示すグラフ
【図７】図１に示されたｃｏｓθ計算部の具体的な構成を示すブロック図
【図８】図７のｃｏｓθ計算部の動作特性例を示すグラフ
【図９】図２に示された第一補間回路の具体的な構成を示すブロック図
【図１０】第１の実施形態におけるワイプパターンの直線上の点と極座標中心との距離ｒ１の逆数とθとの関係を示すグラフ
【図１１】第１の実施形態におけるワイプパターンの一部分を構成する直線を示す模式図
【図１２】図２に示された曲線１テーブルが保持するデータの例を示す模式図
【図１３】第１の実施形態におけるワイプパターンの曲線１上の点と極座標中心との距離ｒ２の逆数とθとの関係を示すグラフ
【図１４】第１の実施形態におけるワイプパターンの一部分を構成する曲線１を示す模式図
【図１５】本発明の第２の実施形態に係るワイプパターン生成装置の主要部の構成例を示すブロック図
【図１６】第２の実施形態のワイプパターン生成装置におけるワイプパターンの具体例を示す模式図
【図１７】図１５に示された第二補間回路の具体的な構成を示すブロック図
【図１８】図１５に示された曲線２テーブルが保持するデータの例を示す模式図
【図１９】第２の実施形態におけるワイプパターンの曲線２上の点と極座標中心との距離ｒ３の逆数とθとの関係を示すグラフ
【図２０】第２の実施形態におけるワイプパターンの一部分を構成する曲線２を示す模式図
【図２１】従来例のワイプパターン生成装置の構成を示すブロック図
【図２２】ワイプパターンが適用される表示画面の例を示す正面図
【図２３】表示画面上の極座標の例を示す模式図
【図２４】従来例のワイプパターン生成装置内のメモリに保持されるデータの例を示す模式図
【図２５】生成されたワイプパターンによって表示画面上が区分された状態を示す正面図
【図２６】従来例のワイプパターン生成装置内のメモリに保持されるデータの例を示す模式図
【符号の説明】
【００９５】
１ ｓｉｎθ計算部
２ ｃｏｓθ計算部
４，６，１０，１１ 乗算器
８ 加算器
１２ 第一回路
２１ 曲線１テーブル
２２ 曲線１線形補間係数テーブル
２３ 乗算器
２４ 第二回路
２５ 第一補間回路
２６ 加算器
３１ θ範囲検出部
３２，３２Ｂ 回路構成切替部
４１ 曲線２テーブル
４２ 曲線２線形補間係数テーブル
４３ 乗算器
４４ 加算器
４５ 第三回路
４６ 第二補間回路
１０４ θ座標
１０５ ｒ座標
１０９ 比較器
１１０ ワイプパターン出力
１１１ 極座標原点
３０１ ｓｉｎθテーブル
３０２ ｓｉｎθ線形補間係数テーブル
３０３ 乗算器
３０４ 加算器
４０１ ｃｏｓθテーブル
４０２ ｃｏｓθ線形補間係数テーブル
４０３ 乗算器
４０４ 加算器
Ｒ１，Ｒ２，Ｒ３，Ｒ４ 係数
ＲＣＦ 動的再構成デバイス
【特許請求の範囲】
【請求項１】
表示画面上の各画素に対応する位置情報が、角度データθと極座標の中心からの距離データｒとの組み合わせで表現される極座標データとして入力され、前記極座標データと所定のパターン情報とを比較した結果を出力するワイプパターン生成装置であって、
ディジタル信号処理機能を備える動的再構成デバイスと、
入力される前記角度データθからｓｉｎθを計算するｓｉｎθ計算手段と、前記ｓｉｎθの計算結果と第一係数とを乗算する第一乗算手段と、前記角度データθからｃｏｓθを計算するｃｏｓθ計算手段と、前記ｃｏｓθの計算結果と第二係数とを乗算する第二乗算手段と、前記第一乗算手段の出力と第二乗算手段の出力とを加算した結果を第三係数と乗算する第三乗算手段とを有し、極座標の中心から表示画面上の任意の直線までの距離の逆数を計算する第一回路を、前記動的再構成デバイス上に構成する第一回路構成手段と、
前記角度データθの上位ビットに対応した極座標の中心からの任意の曲線上までの離散的な距離データの逆数を保持するメモリと、前記角度データθを用いて前記メモリ出力を補間する補間手段とを有する第二回路を、前記動的再構成デバイス上に構成する第二回路構成手段と、
前記角度データθが属する角度の範囲を識別し、角度データθの範囲に応じて前記第一回路構成手段及び前記第二回路構成手段を制御し、前記第一回路と前記第二回路とを動的に切り替える構成切り替え手段と、
前記第一回路の出力または前記第二回路の出力と前記極座標の距離データｒとを乗算した結果と、第四係数とを比較する比較手段と
を備えるワイプパターン生成装置。
【請求項２】
表示画面上の各画素に対応する位置情報が、角度データθと極座標の中心からの距離データｒとの組み合わせで表現される極座標データとして入力され、前記極座標データと所定のパターン情報とを比較した結果を出力するワイプパターン生成装置であって、
ディジタル信号処理機能を備える動的再構成デバイスと、
前記角度データθの上位ビットに対応した極座標の中心からの第一の曲線上までの離散的な距離データの逆数を保持するメモリと、前記角度データθを用いて前記メモリ出力を補間する補間手段とを有する第二回路を、前記動的再構成デバイス上に構成する第二回路構成手段と、
前記角度データθの上位ビットに対応した極座標の中心からの第二の曲線上までの離散的な距離データの逆数を保持するメモリと、前記角度データθを用いて前記メモリ出力を補間する補間手段とを有する第三回路を、前記動的再構成デバイス上に構成する第三回路構成手段と、
前記角度データθが属する角度の範囲を識別し、角度データθの範囲に応じて前記第二回路構成手段及び前記第三回路構成手段を制御し、前記第二回路と前記第三回路とを動的に切り替える構成切り替え手段と、
前記第二回路の出力または前記第三回路の出力と前記極座標の距離データｒとを乗算した結果と、第四係数とを比較する比較手段と
を備えるワイプパターン生成装置。
【請求項１】
表示画面上の各画素に対応する位置情報が、角度データθと極座標の中心からの距離データｒとの組み合わせで表現される極座標データとして入力され、前記極座標データと所定のパターン情報とを比較した結果を出力するワイプパターン生成装置であって、
ディジタル信号処理機能を備える動的再構成デバイスと、
入力される前記角度データθからｓｉｎθを計算するｓｉｎθ計算手段と、前記ｓｉｎθの計算結果と第一係数とを乗算する第一乗算手段と、前記角度データθからｃｏｓθを計算するｃｏｓθ計算手段と、前記ｃｏｓθの計算結果と第二係数とを乗算する第二乗算手段と、前記第一乗算手段の出力と第二乗算手段の出力とを加算した結果を第三係数と乗算する第三乗算手段とを有し、極座標の中心から表示画面上の任意の直線までの距離の逆数を計算する第一回路を、前記動的再構成デバイス上に構成する第一回路構成手段と、
前記角度データθの上位ビットに対応した極座標の中心からの任意の曲線上までの離散的な距離データの逆数を保持するメモリと、前記角度データθを用いて前記メモリ出力を補間する補間手段とを有する第二回路を、前記動的再構成デバイス上に構成する第二回路構成手段と、
前記角度データθが属する角度の範囲を識別し、角度データθの範囲に応じて前記第一回路構成手段及び前記第二回路構成手段を制御し、前記第一回路と前記第二回路とを動的に切り替える構成切り替え手段と、
前記第一回路の出力または前記第二回路の出力と前記極座標の距離データｒとを乗算した結果と、第四係数とを比較する比較手段と
を備えるワイプパターン生成装置。
【請求項２】
表示画面上の各画素に対応する位置情報が、角度データθと極座標の中心からの距離データｒとの組み合わせで表現される極座標データとして入力され、前記極座標データと所定のパターン情報とを比較した結果を出力するワイプパターン生成装置であって、
ディジタル信号処理機能を備える動的再構成デバイスと、
前記角度データθの上位ビットに対応した極座標の中心からの第一の曲線上までの離散的な距離データの逆数を保持するメモリと、前記角度データθを用いて前記メモリ出力を補間する補間手段とを有する第二回路を、前記動的再構成デバイス上に構成する第二回路構成手段と、
前記角度データθの上位ビットに対応した極座標の中心からの第二の曲線上までの離散的な距離データの逆数を保持するメモリと、前記角度データθを用いて前記メモリ出力を補間する補間手段とを有する第三回路を、前記動的再構成デバイス上に構成する第三回路構成手段と、
前記角度データθが属する角度の範囲を識別し、角度データθの範囲に応じて前記第二回路構成手段及び前記第三回路構成手段を制御し、前記第二回路と前記第三回路とを動的に切り替える構成切り替え手段と、
前記第二回路の出力または前記第三回路の出力と前記極座標の距離データｒとを乗算した結果と、第四係数とを比較する比較手段と
を備えるワイプパターン生成装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【公開番号】特開２００７−１２９６３４（Ｐ２００７−１２９６３４Ａ）
【公開日】平成１９年５月２４日（２００７．５．２４）
【国際特許分類】
【出願番号】特願２００５−３２２２８１（Ｐ２００５−３２２２８１）
【出願日】平成１７年１１月７日（２００５．１１．７）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成１９年５月２４日（２００７．５．２４）
【国際特許分類】
【出願日】平成１７年１１月７日（２００５．１１．７）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]