位相変調波の復調装置
【目的】 ｎ相位相偏倚変調波の遅延検波をなす復調回路のエラーレートをクロック周波数を上げることなく低下させる。
【構成】 受信ｎ相位相偏倚変調波からキャリア成分を抽出してこれを矩形波に変換する場合に５０％より大又は小のデューティ比の矩形波に変換する波形変換回路を用いる。
【構成】 受信ｎ相位相偏倚変調波からキャリア成分を抽出してこれを矩形波に変換する場合に５０％より大又は小のデューティ比の矩形波に変換する波形変換回路を用いる。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、デジタル信号を担うｎ相位相偏倚変調波の復調装置に関する。
【０００２】
【背景技術】デジタルデータを伝送するための変調方式として、振幅偏倚変調（ＡＳＫ）方式、位相偏倚変調（ＰＳＫ）方式及び周波数偏倚変調（ＦＳＫ）方式等が知られている。周波数変調されたアナログ映像信号や音声信号と多重伝送を考えた場合、上記変調方式のうち、位相偏倚変調は、伝送時の帯域制限が可能であって、他の信号への妨害を生じにくく、耐ノイズ性が良いなどの理由により広く利用されている。そして、このＰＳＫ変調方式の中で、４相位相偏倚変調（ＱＰＳＫ）方式が最も効率が良く、また、ＱＰＳＫ変調波は、位相振幅変化が急峻である故、記録再生変調波の復号装置における遅延検波回路のデジタル化が容易である。よって、例えば、特願平５−２９１０７１号に開示された情報記録再生装置において、デジタル信号の記録再生のためのＱＰＳＫ変調方式が用いられている。
【０００３】以下において、特願平５−２９１０７１号に開示されたＱＰＳＫ変調方式について説明する。ここで、伝送さるべきベースバンドデータを次の如くとする。すなわち、０００１ １０ １１ １１ ００ １０ ０１とする。このベースバンドデータには、種々の情報を表すビット・エラー訂正用の冗長ビット及び同期用のシンクデータビットが含まれているのが通常であり、更には、何らかの識別データビットが含まれていることもあり得る。
【０００４】かかるベースバンドデータを、そのまま変調しないで、復調の都合を考慮して、２ビットを単位として累積的にモジュロ４（ｍｏｄｕｌｏ４）加算を施して、以下の如きデータを得る。すなわち、００ ０１ ００ １１ ００ ００ １０ ００である。このデータ系列を（Ｉ，Ｑ）データ系列とし、奇数番目のビットをＩビット、偶数番目のビットをＱビットとすれば、原ベースバンドデータは、各々Ｉビット系列及びＱビット系列に変換されたことになる。これらのＩビット系列すなわちＱデータを図１（ａ）に示されるＱＰＳＫ変調器におけるＩ入力及びＱ入力に各々供給する。
【０００５】一方、キャリア入力端子にキャリア信号ｆｃ（＝２．８８MHz）が供給されている。Ｉデータ及びＱデータは、各々ローパスフィルタ１，２によって低域濾波されて変調器３，４の変調信号入力端に供給される。変調器３の被変調信号入力端にはキャリア信号がそのまま供給され、変調器４の被変調信号入力端にはキャリア信号が遅延回路５にπ／２だけ位相遅れを施された後に供給される。変調器３，４は、例えば入力データが“０”のときはキャリア信号をそのまま通過せしめ、入力データが“１”のときはキャリア信号の位相を反転させる。そして、変調器３，４の出力は、加算器６によって加算されてＱＰＳＫ変調波となる。
【０００６】こうして得られるＱＰＳＫ変調波の位相は、図１（ｂ）に示す如く、（Ｉ，Ｑ）が（０，０）のときは、原キャリア位相に対して−π／４だけ遅れ、（Ｉ，Ｑ）が（１，０）のときは−３π／４だけ遅れ、（Ｉ，Ｑ）が（１，１）ときは−５π／４だけ遅れ、（Ｉ，Ｑ）が（０，１）のときは、−７π／４だけ遅れている。換言すれば、（Ｉ，Ｑ）データに対して、キャリア位相π／４，３π／４，５π／４，７π／４が対応することになる。
【０００７】図２（ａ），（ｂ）は、ローパスフィルタ１及び２を各々経由した〓データ波形及びＱデータ波形を示し、図２（ｃ）は、ＱＰＳＫ出力の波形を示している。ここで、（Ｉ，Ｑ）データ２ビットを１シンボルと称し、シンボル列の転送レートを２８８［ｋｂｐｓ］としており、２．８８MHzのキャリアの１０波分が対応しているのである。こうして、得られるＱＰＳＫ変調波を記録媒体に記録したり、ＲＦチャンネル等の適当な伝送媒体によって伝送するのである。
【０００８】なお、図１（ａ）に示した変調器は４つの位相のキャリア波形すなわちＱＰＳＫ変調波形データをＲＯＭにデータテーブルとして予め記憶しておいて、原ベースバンドデータに基づいて得られる（Ｉ，Ｑ）データに対応した位相のキャリア波形データをＲＯＭから読み出してこれをＤ／Ａ変換する方法によって得られることは知られており、特願平５−２９１０７１号の図５及びこれに対応する明細書の説明においてかかる方法を実行する回路構成が開示されている。
【０００９】
【発明が解決しようとする課題】ところで、ＱＰＳＫ変調波を復調する場合、ＱＰＳＫ変調波を遅延検波して復調をなす方式が採用される。かかる遅延検波方式においては、ＱＰＳＫ変調波の波形歪みあるいは、光ディスクの回転ムラ等により、遅延検波においてエラーが生ずる可能性があるが、いわゆるエラーレートを小さくしなければならない。
【００１０】ＱＰＳＫ変調波の遅延検波におけるエラーレートを低くするためには、遅延検波におけるサンプリング周波数を高くすることが考えられるが、そうすると、遅延検波をなす回路の回路規模が大きくなったり、消費電力が増大したりする。
【００１１】
【発明の目的】そこで、本発明は、回路規模を大きくすることなく消費電力も増大させることなく、ＱＰＳＫ変調波を低いエラーレートにて復調する復調装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明による復調装置は、原ベースバンドデジタルデータに基づいてキャリア信号の位相を所定量変化せしめることにより情報を担うｎ（ｎ ４）相位相偏倚変調波を伝送して、これを復調する伝送システムにおける復調装置であって、伝送されたｎ相位相偏倚変調波のキャリア信号成分を抽出して、これを矩形波に変換する波長変換手段と、前記矩形は前記キャリア信号周波数の略整数倍の周波数のクロックパルスによってラッチして、ラッチ出力を生成するラッチ手段と、前記ラッチ出力を遅延せしめて１タイムスロットに相当する時間分だけ遅れた前記ラッチ成分を生成する遅延手段と、前記ラッチ出力と前記遅延手段からの出力信号との位相差を検出する位相差検出手段と、検出した前記位相差に基づいて前記デジタルデータを抽出する手段とからなり、前記波形変換手段は、前記キャリア成分を５０％より第又は小の偏倚デューティ比の矩形波に変換することを特徴とする変調装置である。
【００１３】
【実施例】図３以下を参照しつつ、本発明の実施例であるＱＰＳＫ変調波の復調装置について説明する。まず、光ディスク等の記録媒体から読み取られたり、ＲＦチャンネルを介して伝送されたりしたＱＰＳＫ変調波は、入力端を介して所定通過帯域を有するバンドパスフィルタ１１に供給される。バンドパスフィルタ１１の通過帯域は、ＱＰＳＫ変調波のキャリア周波数ｆｃ（例えば２．８８ＭＨｚ）を中心周波数としている。バンドパスフィルタ１１を通過したＱＰＳＫ変調波は、波形変換回路１２に供給される。波形変換回路１２は、ＱＰＳＫ変調波のキャリア信号を各矩形波に変換する。
【００１４】今、１シンボルに対応する時間間隔を１タイムスロットと称することにすれば、波形変換回路１２の矩形波出力は、１つのタイムスロット毎に例えば１０個の矩形波を含むことになり、１つのタイムスロット毎の矩形波群の位相が属する第１〜第４象限が（Ｉ，Ｑ）データの（０，０）（１，０）（１，１）（０，１）に各々対応することになるのである。
【００１５】波形変換回路１２の矩形波出力はラッチ回路１３において例えば４６．０８ＭＨｚの復調回路独自の固定システムクロックｆｃｋによって“０”又は“１”にラッチされる。そして、ラッチ回路１３のラッチ出力は、シフトレジスタ１４の入力端に供給される。シフトレジスタ１４は、システムクロックｆｃｋに応じて１５８段遅延出力及び１６２段遅延出力を生じ、これらの遅延出力は、排他的論理和ゲート１５，１６に供給される。排他的論理和ゲート１５，１６は、各々、供給される遅延出力とラッチ回路１３のラッチ出力との排他的論理和を出力する。排他的論理和ゲート１５，１６の出力は、識別再生回路１７，１８に各々、供給される。
【００１６】識別再生回路１７，１８は、例えば、システムクロックｆｃｋをクロック入力としてゲート１５，１６の出力が“１”である限りカウントアップするカウンタであり、しかも各々、カウント値が８以下のときは“０”を発し、９以上のとき“１”を発するカウンタによって構成することが出来る。従って、識別再生回路１７，１８の論理出力（ｄ17，ｄ18）は、モジュロ４加算前の原デジタルデータ系列の２ビットに相当するのである。こうして得られる２ビット毎のパラレスデータ（ｄ17，ｄ18）はパラレルシリアル変換回路１９によってシリアルな再生デジタルデータに変換され、エラー訂正回路２０において、エラー訂正処理を施される。
【００１７】なお、タイミング検出回路２１は、パラレルデータ（ｄ17，ｄ18）から、タイミング信号を抽出し、周波数誤差補正回路２２は、得られたタイミング信号と、システムクロックとに応じて周波数が補正された９．２１６ＭＨｚのエラー訂正用パルス信号をエラー訂正回路２０に供給する。また、分周回路２３は、エラー訂正用パルス信号を分周して、５７６ＫＨｚのパルス信号を生成してこれをパラレルシリアル変換回路１９に供給するのである。
【００１８】図４は、図３の波形変換回路１２の具体回路例である。図においてＢＰＦ１１を経たＱＰＳＫ変調波は、直流カットコンデンサＣを経由して、等しい抵抗値の抵抗Ｒ1，Ｒ2からなるレベルシフト回路３０に供給される。レベルシフト回路３０を経た信号はコンパレータ３１の一方の入力に供給される。また、コンパレータ３１の他方の入力には抵抗Ｒ3，Ｒ4からなる基準設定回路３２からの基準電位各Ｖrが供給されている。抵抗Ｒ3とＲ4の比Ｒ3／Ｒ4は矩形波出力のデューティ比が例えば８．５：７．５になるように［１＋ｃｏｓ７．５π／１６］：［１−ｃｏｓ７．５π／１６］若しくは［１＋ｃｏｓ８．５π／１６］［１−ｃｏｓ８．５π／１６］と設定されている。
【００１９】上記したデューティ比の調整は波形成形回路１２の矩形波出力をラッチするクロック周波数ｆｃｋの周期で１／ｆｃｋで矩形波の周期を割った数の半分の奇数倍だけ５０％のデューティ比から偏倚したデューティ比の矩形波出力が得られるようにしている。すなわち（ｆｃ／２ｆｃｋ）・（２ｎ＋１）だけデューティ比が偏倚するようにしている。ここでｎは０以上の整数である。従って、波形変換回路１２の矩形波出力のデューティ比は１／２＋（ｆｃ／２ｆｃｋ）（２ｎ＋１）である。
【００２０】従って、例えば、ｆｃ＝２．８８ＭＨｚ，ｆｃｋ＝４６．０８ＭＨｚのとき（１／３２）×（２ｎ＋１）だけ波形成形回路１２の矩形波出力のデューティ比が５０％より大となるのである。そして、ｎ＝０のとき、デューティ比が１７／３２（＝８．５／１６）となる訳である。図５は、波形成形回路１２の別な具体回路例を示している。すなわち、ＢＰＦ１１の出力がコンパレータ４０の一方の入力端子に供給され他方の入力端子は接地されている。コンパレータ４０は、ＱＰＳＫ変調波のキャリア成分ｆｃの波形が正のとき“１”を出力するのであり、換言すればデューティ比５０％の矩形波を出力する。コンパレータ４０の出力は、論理和ゲート４１の一方の入力となり、遅延回路４２にも供給される。遅延回路４２は、（ｆｃ／２ｆｃｋ）（２ｎ＋１）に対応する時間Δｔ（＝１／２ｆｃｋ（２ｎ＋１））だけ入力パルスを遅延させる。よって、論理和ゲート３２の出力は、（ｆｃ／２ｆｃｋ）（２ｎ＋１）だけデューティ比が５０％より偏倚した波形である。
【００２１】上記した如く、本発明によるＱＰＳＫ変調波のキャリアを矩形波に波形変換する際に、デューティ比５０％の矩形波にしないで、ラッチパルス（この実施例においては４６．０８ＭＨｚのシステムクロック）の間隔の半分の奇数倍だけ５０％から偏倚した矩形波に変換しているのである。このことによって、シフトレジスタ１４、排他的論理和ゲート１５，１６及び識別再生回路１７、１８によってなされる遅延検波におけるシンボルエラー率を低減させることが出来たのである。
【００２２】上記した作用効果の生ずる理由について、以下に説明する。まず、図６（ａ）の実線波形４０で示されるＱＰＳＫ変調波が供給されると、そのキャリア成分のＮ番目のタイムスロット中の１つの正弦波形ｆｃ［Ｎ］が波形成形回路１２によって図６（ｂ）の実線４１によって示される矩形波に変換される。この場合、波形成形回路１２の閾値レベルは−Ｖｔｈである故、図６（ｂ）に示される矩形波のデューティ比は５０％以上であり、例えば８．５／１６×１００％である。そして、ラッチ回路１３は、この矩形波をシステムクロックにて図６（ｃ）の矢印によって示されるタイミングにてラッチして図６の実線波形４２によって示されるラッチ出力Ｌ［Ｎ］を生成するのである。このラッチ回路１３の出力はシフトレジスタ１４によって遅延せしめられて１６２段出力が図６（ｅ）の実線波形４３の如き遅延出力Ｄ［Ｎ］が得られる。
【００２３】この遅延出力Ｄ1［Ｎ］は、１つのキャリア周期が１６ｆｃｋに等しいとすれば、１つのタイムスロットの長さ（Ｔ＋２／ｆｃｋ）だけ波形Ｌ［Ｎ］から遅延しているのであるから、排他的論理和ゲート１６は、このＤ1［Ｎ］と、（Ｎ＋１）のタイムスロット中のキャリア成分ｆｃ［Ｎ＋１］に対応する矩形波のラッチ出力Ｌ［Ｎ＋１］との排他的論理和をとって出力するのである。
【００２４】ところで、例えば、ＱＰＳＫ変調波が光ディスクから読み取られるとして、しかも、光ディスクの偏芯ジッタ等により、ｆｃ［Ｎ］に対してｆｃ［Ｎ＋１］がΔΦだけ位相シフトしたとすると、ｆｃ［Ｎ＋１］の波形は図６（ａ）の点線波形４４によって表わされる。そうすると、波形成形回路１２の矩形波出力は、図６（ｂ）の点線波形４５によって示される如き波形を有することになる。この波形４５を図６（ｃ）のクロックパルスによってラッチ回路１３がラッチすると点線波形４６によって示される波形を有するラッチ出力Ｌ［Ｎ＋１］が得られるのである。
【００２５】よって、ラッチ出力Ｌ［Ｎ＋１］と遅延出力Ｄ1［Ｎ］との排他的論理和出力が排他的論理和ゲート１６から得られ、その波形は、図６（ｆ）に示す如く、前方及び後方パルスＰ1，Ｐ2を含む実線波形４７となる。ところで、ラッチ出力Ｌ［Ｎ＋１］に対応する遅延出力Ｄ1［Ｎ＋１］の波形は、図６（ｅ）の点線波形４８で表わされる。従って、遅延出力Ｄ1［Ｎ＋１］に対応する論理和ゲート１６の出力の後方パルスＰ2の立ち下りエッジは点線４９によって表わされる。しかし乍ら、後方パルスＰ2の立ち上りエッジは、更に次のタイムスロット（Ｎ＋２）に現れるラッチ出力Ｌ［Ｎ＋２］の立ち下りエッジによって定まるのであり、結局、後方パルスＰ2の立ち上りエッジは、Ｌ［Ｎ＋２］の立ち上りエッジが図６（ｄ）の実線４２で表わされるときは図６R>６（ｆ）の点線５０で表わされ、図６（ｄ）の点線４６で表わされるときは、図６（ｆ）の実線４７で表わされる。
【００２６】識別再生回路１７は、論理和ゲート１５の出力中の“１”期間すなわちパルスＰ1，Ｐ2のパルス巾ｔ1，ｔ2の合計期間（ｔ1＋ｔ2）をカウントするのであり、このカウント値は０〜１６である。なんとなれば、ｔ1＝ｔ2のときのみならずｔ1＝ｔ2±１／ｆｃｋの場合もある故、（ｔ1＋ｔ2）は、１７通りのカウント値で表わされることになる。
【００２７】換言すれば、本発明による復調装置においては、ｆｃ［Ｎ］の位相シフト量を１７階調で識別出来ることになり、Ｃ／Ｎ換算で約２６．４ｄＢ程度に相当する。図７は、もし、波形成形回路１２がＱＰＳＫ変調波ｆｃ［Ｎ］を０レベルによってスライスしてデューティ比５０％の矩形波に変換する先行例における信号波形を示している。
【００２８】すなわち、例えば、図７（ａ）の実線５０によって示される如きタイムスロットＮのキャリア波形ｆｃ［Ｎ］が点線５１によって示される如きキャリア波形ｆｃ［Ｎ＋１］に位相シフトしたとすると、波形成形回路によって変換される矩形波は図７（ｂ）の実線波形５２及び点線波形５３によって示される如き波形を有する。
【００２９】かかる矩形波５２、５３を図７（ｃ）に示すタイミングにてシステムクロックｆｃｋによってラッチすると、そのラッチ出力は、図７（ｄ）に示す如く、実線５４によって示される如く同一の波形を有する。なんとなれば、矩形波５２、５３のデューティ比は５０％であり、ｆｃとｆｃｋすなわちｆｃとの周波数比は整数比（この場合は１６）となっているからである。
【００３０】従って、図７（ｅ）の実線波形５５によって表わされるシフトレジスタ１４の１６２段出力においても、ｆｃにおけるタイムスロット間の位相シフトΔΦの影響は現れない。よって、排他的論理和ゲート１５からの出力中のタイムスロット間の位相差に対応するパルスＰ1，Ｐ2のパルス幅ｔ1，ｔ2は互いに等しい。よって、（ｔ1＋ｔ2）の変化は０，２，４，６，８，．．．．１６の９通りしかない。すなわち、識別再生回路１７による判定は９階調であり、Ｃ／Ｎ換算で約２０．９ｄＢに相当するので検出精度が十分ではないのである。
【００３１】図８は、図５において示された波形成形回路１２において、５０％より大なるデューティ比の矩形波が得られた場合の信号波形を示す波形図である。すなわち、タイムスロットＮ及びＮ＋１のキャリア波形ｆｃ［Ｎ］及びｆｃ［Ｎ＋１］が図８（ａ）の実線波形６０及び点線波形６１で示される場合、コンパレータ３０の出力波形は、各々、図８（ｂ）の実線波形６２、点線波形６３の如くなる。そうすると、論理和ゲート３１の出力は、各々、図８（ｃ）の実線波形６４及び点線波形６５で表わされるようなデューティ比８．５／１６の波形を有する。
【００３２】図８（ｃ）の波形６４，６５を図８（ｄ）のシステムクロックによってラッチすると、図８（ｅ）の実線波形６６、点線波形６７の如くなり、ｆｃ［Ｎ］とｆｃ［Ｎ＋１］の位相差ΔΦがラッチ出力の１クロック分の変化として表れるのである。これによって、ラッチ出力の階調が１７となるのであり、図４に示した波形成形回路１２の具体例の場合と同様な作用効果が得られることが解る。
【００３３】以上要約すれば、原ベースバンドデジタルデータのタイムスロット毎の２ビット・１シンボルをシンボル単位にて順次モジュロ４加算して得られる（Ｉ，Ｑ）データによってキャリア信号ｆｃをＱＰＳＫ変調してＱＰＳＫ変調波を得、これを伝送した後に遅延検波方式によって復調する際に、受信ＱＰＳＫ変調波のキャリア成分を５０％より大又は小なるデューティ比の矩形波に変換し、得られる矩形波を該キャリア成分の周波数ｆｃの整数倍にしてかつｆｃとは非同期のクロックパルスによってラッチして得られるラッチ出力について遅延検波を施すことを特徴としている。
【００３４】尚、本願実施例では、ＱＰＳＫ変調波についての例を示しているが、これに限定されるものではなく、ｎ相位相偏倚変調（ｎは２以上の整数）を遅延険波する場合には、本願発明は有効である。
【００３５】また、上記実施例においては、１タイムスロット毎の遅延検波を行うこととしているが、フェージング等の外乱を考慮して、数タイムスロット毎に遅延検波をなすことも出来るのである。
【００３６】
【発明の効果】本発明によるｎ相位相偏倚変調波の復号装置においては、受信変調波から抽出されたキャリア成分の有する位相情報を遅延検波方式によって検知するに当たり、抽出されたキャリア成分の正弦波を５０％より大又は小のデューティ比の矩形波に変換してこれをキャリア成分の整数（ｍ）倍の周波数のクロックパルスによってラッチして得られる矩形波について遅延検波を施すこととしている故、ラッチ出力の有する位相情報は（前記ｍ＋１）通りあることになり、エラーレートを低くすることが出来る。
【図面の簡単な説明】
【図１】 ４相位相偏倚（ＱＰＳＫ）変調方式の原理を示す図である。
【図２】 ＱＰＳＫ変調の中で生成される（Ｉ，Ｑ）データとＱＰＳＫ変調波との関係を示している波形図である。
【図３】 本発明による復調回路を示すブロック図である。
【図４】 図３の復調装置中の波形変換回路２の具体回路例を示す回路図である。
【図５】 図３の復調装置中の波形変換回路１２の具体回路例を示す回路図である。
【図６】 図４の波形変換回路を用いた図３の復調装置において表れる信号波形を示す波形図である。
【図７】 先行例の復調装置において表れる信号波形を示す波形図である。
【図８】 図５に示された波形変換回路を用いた図３の復調装置において表れる信号波形を示す波形図である。
【主要部分の符号の説明】
１１ バンドパスフィルタ
１２ 波形変換回路
１３ ラッチ回路
１４ シフトレジスタ
１５，１６ 排他的論理和ゲート
１７，１８ 識別再生回路
１９ パラレルシリアル変換回路
２０ エラー訂正回路
【０００１】
【産業上の利用分野】本発明は、デジタル信号を担うｎ相位相偏倚変調波の復調装置に関する。
【０００２】
【背景技術】デジタルデータを伝送するための変調方式として、振幅偏倚変調（ＡＳＫ）方式、位相偏倚変調（ＰＳＫ）方式及び周波数偏倚変調（ＦＳＫ）方式等が知られている。周波数変調されたアナログ映像信号や音声信号と多重伝送を考えた場合、上記変調方式のうち、位相偏倚変調は、伝送時の帯域制限が可能であって、他の信号への妨害を生じにくく、耐ノイズ性が良いなどの理由により広く利用されている。そして、このＰＳＫ変調方式の中で、４相位相偏倚変調（ＱＰＳＫ）方式が最も効率が良く、また、ＱＰＳＫ変調波は、位相振幅変化が急峻である故、記録再生変調波の復号装置における遅延検波回路のデジタル化が容易である。よって、例えば、特願平５−２９１０７１号に開示された情報記録再生装置において、デジタル信号の記録再生のためのＱＰＳＫ変調方式が用いられている。
【０００３】以下において、特願平５−２９１０７１号に開示されたＱＰＳＫ変調方式について説明する。ここで、伝送さるべきベースバンドデータを次の如くとする。すなわち、０００１ １０ １１ １１ ００ １０ ０１とする。このベースバンドデータには、種々の情報を表すビット・エラー訂正用の冗長ビット及び同期用のシンクデータビットが含まれているのが通常であり、更には、何らかの識別データビットが含まれていることもあり得る。
【０００４】かかるベースバンドデータを、そのまま変調しないで、復調の都合を考慮して、２ビットを単位として累積的にモジュロ４（ｍｏｄｕｌｏ４）加算を施して、以下の如きデータを得る。すなわち、００ ０１ ００ １１ ００ ００ １０ ００である。このデータ系列を（Ｉ，Ｑ）データ系列とし、奇数番目のビットをＩビット、偶数番目のビットをＱビットとすれば、原ベースバンドデータは、各々Ｉビット系列及びＱビット系列に変換されたことになる。これらのＩビット系列すなわちＱデータを図１（ａ）に示されるＱＰＳＫ変調器におけるＩ入力及びＱ入力に各々供給する。
【０００５】一方、キャリア入力端子にキャリア信号ｆｃ（＝２．８８MHz）が供給されている。Ｉデータ及びＱデータは、各々ローパスフィルタ１，２によって低域濾波されて変調器３，４の変調信号入力端に供給される。変調器３の被変調信号入力端にはキャリア信号がそのまま供給され、変調器４の被変調信号入力端にはキャリア信号が遅延回路５にπ／２だけ位相遅れを施された後に供給される。変調器３，４は、例えば入力データが“０”のときはキャリア信号をそのまま通過せしめ、入力データが“１”のときはキャリア信号の位相を反転させる。そして、変調器３，４の出力は、加算器６によって加算されてＱＰＳＫ変調波となる。
【０００６】こうして得られるＱＰＳＫ変調波の位相は、図１（ｂ）に示す如く、（Ｉ，Ｑ）が（０，０）のときは、原キャリア位相に対して−π／４だけ遅れ、（Ｉ，Ｑ）が（１，０）のときは−３π／４だけ遅れ、（Ｉ，Ｑ）が（１，１）ときは−５π／４だけ遅れ、（Ｉ，Ｑ）が（０，１）のときは、−７π／４だけ遅れている。換言すれば、（Ｉ，Ｑ）データに対して、キャリア位相π／４，３π／４，５π／４，７π／４が対応することになる。
【０００７】図２（ａ），（ｂ）は、ローパスフィルタ１及び２を各々経由した〓データ波形及びＱデータ波形を示し、図２（ｃ）は、ＱＰＳＫ出力の波形を示している。ここで、（Ｉ，Ｑ）データ２ビットを１シンボルと称し、シンボル列の転送レートを２８８［ｋｂｐｓ］としており、２．８８MHzのキャリアの１０波分が対応しているのである。こうして、得られるＱＰＳＫ変調波を記録媒体に記録したり、ＲＦチャンネル等の適当な伝送媒体によって伝送するのである。
【０００８】なお、図１（ａ）に示した変調器は４つの位相のキャリア波形すなわちＱＰＳＫ変調波形データをＲＯＭにデータテーブルとして予め記憶しておいて、原ベースバンドデータに基づいて得られる（Ｉ，Ｑ）データに対応した位相のキャリア波形データをＲＯＭから読み出してこれをＤ／Ａ変換する方法によって得られることは知られており、特願平５−２９１０７１号の図５及びこれに対応する明細書の説明においてかかる方法を実行する回路構成が開示されている。
【０００９】
【発明が解決しようとする課題】ところで、ＱＰＳＫ変調波を復調する場合、ＱＰＳＫ変調波を遅延検波して復調をなす方式が採用される。かかる遅延検波方式においては、ＱＰＳＫ変調波の波形歪みあるいは、光ディスクの回転ムラ等により、遅延検波においてエラーが生ずる可能性があるが、いわゆるエラーレートを小さくしなければならない。
【００１０】ＱＰＳＫ変調波の遅延検波におけるエラーレートを低くするためには、遅延検波におけるサンプリング周波数を高くすることが考えられるが、そうすると、遅延検波をなす回路の回路規模が大きくなったり、消費電力が増大したりする。
【００１１】
【発明の目的】そこで、本発明は、回路規模を大きくすることなく消費電力も増大させることなく、ＱＰＳＫ変調波を低いエラーレートにて復調する復調装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明による復調装置は、原ベースバンドデジタルデータに基づいてキャリア信号の位相を所定量変化せしめることにより情報を担うｎ（ｎ ４）相位相偏倚変調波を伝送して、これを復調する伝送システムにおける復調装置であって、伝送されたｎ相位相偏倚変調波のキャリア信号成分を抽出して、これを矩形波に変換する波長変換手段と、前記矩形は前記キャリア信号周波数の略整数倍の周波数のクロックパルスによってラッチして、ラッチ出力を生成するラッチ手段と、前記ラッチ出力を遅延せしめて１タイムスロットに相当する時間分だけ遅れた前記ラッチ成分を生成する遅延手段と、前記ラッチ出力と前記遅延手段からの出力信号との位相差を検出する位相差検出手段と、検出した前記位相差に基づいて前記デジタルデータを抽出する手段とからなり、前記波形変換手段は、前記キャリア成分を５０％より第又は小の偏倚デューティ比の矩形波に変換することを特徴とする変調装置である。
【００１３】
【実施例】図３以下を参照しつつ、本発明の実施例であるＱＰＳＫ変調波の復調装置について説明する。まず、光ディスク等の記録媒体から読み取られたり、ＲＦチャンネルを介して伝送されたりしたＱＰＳＫ変調波は、入力端を介して所定通過帯域を有するバンドパスフィルタ１１に供給される。バンドパスフィルタ１１の通過帯域は、ＱＰＳＫ変調波のキャリア周波数ｆｃ（例えば２．８８ＭＨｚ）を中心周波数としている。バンドパスフィルタ１１を通過したＱＰＳＫ変調波は、波形変換回路１２に供給される。波形変換回路１２は、ＱＰＳＫ変調波のキャリア信号を各矩形波に変換する。
【００１４】今、１シンボルに対応する時間間隔を１タイムスロットと称することにすれば、波形変換回路１２の矩形波出力は、１つのタイムスロット毎に例えば１０個の矩形波を含むことになり、１つのタイムスロット毎の矩形波群の位相が属する第１〜第４象限が（Ｉ，Ｑ）データの（０，０）（１，０）（１，１）（０，１）に各々対応することになるのである。
【００１５】波形変換回路１２の矩形波出力はラッチ回路１３において例えば４６．０８ＭＨｚの復調回路独自の固定システムクロックｆｃｋによって“０”又は“１”にラッチされる。そして、ラッチ回路１３のラッチ出力は、シフトレジスタ１４の入力端に供給される。シフトレジスタ１４は、システムクロックｆｃｋに応じて１５８段遅延出力及び１６２段遅延出力を生じ、これらの遅延出力は、排他的論理和ゲート１５，１６に供給される。排他的論理和ゲート１５，１６は、各々、供給される遅延出力とラッチ回路１３のラッチ出力との排他的論理和を出力する。排他的論理和ゲート１５，１６の出力は、識別再生回路１７，１８に各々、供給される。
【００１６】識別再生回路１７，１８は、例えば、システムクロックｆｃｋをクロック入力としてゲート１５，１６の出力が“１”である限りカウントアップするカウンタであり、しかも各々、カウント値が８以下のときは“０”を発し、９以上のとき“１”を発するカウンタによって構成することが出来る。従って、識別再生回路１７，１８の論理出力（ｄ17，ｄ18）は、モジュロ４加算前の原デジタルデータ系列の２ビットに相当するのである。こうして得られる２ビット毎のパラレスデータ（ｄ17，ｄ18）はパラレルシリアル変換回路１９によってシリアルな再生デジタルデータに変換され、エラー訂正回路２０において、エラー訂正処理を施される。
【００１７】なお、タイミング検出回路２１は、パラレルデータ（ｄ17，ｄ18）から、タイミング信号を抽出し、周波数誤差補正回路２２は、得られたタイミング信号と、システムクロックとに応じて周波数が補正された９．２１６ＭＨｚのエラー訂正用パルス信号をエラー訂正回路２０に供給する。また、分周回路２３は、エラー訂正用パルス信号を分周して、５７６ＫＨｚのパルス信号を生成してこれをパラレルシリアル変換回路１９に供給するのである。
【００１８】図４は、図３の波形変換回路１２の具体回路例である。図においてＢＰＦ１１を経たＱＰＳＫ変調波は、直流カットコンデンサＣを経由して、等しい抵抗値の抵抗Ｒ1，Ｒ2からなるレベルシフト回路３０に供給される。レベルシフト回路３０を経た信号はコンパレータ３１の一方の入力に供給される。また、コンパレータ３１の他方の入力には抵抗Ｒ3，Ｒ4からなる基準設定回路３２からの基準電位各Ｖrが供給されている。抵抗Ｒ3とＲ4の比Ｒ3／Ｒ4は矩形波出力のデューティ比が例えば８．５：７．５になるように［１＋ｃｏｓ７．５π／１６］：［１−ｃｏｓ７．５π／１６］若しくは［１＋ｃｏｓ８．５π／１６］［１−ｃｏｓ８．５π／１６］と設定されている。
【００１９】上記したデューティ比の調整は波形成形回路１２の矩形波出力をラッチするクロック周波数ｆｃｋの周期で１／ｆｃｋで矩形波の周期を割った数の半分の奇数倍だけ５０％のデューティ比から偏倚したデューティ比の矩形波出力が得られるようにしている。すなわち（ｆｃ／２ｆｃｋ）・（２ｎ＋１）だけデューティ比が偏倚するようにしている。ここでｎは０以上の整数である。従って、波形変換回路１２の矩形波出力のデューティ比は１／２＋（ｆｃ／２ｆｃｋ）（２ｎ＋１）である。
【００２０】従って、例えば、ｆｃ＝２．８８ＭＨｚ，ｆｃｋ＝４６．０８ＭＨｚのとき（１／３２）×（２ｎ＋１）だけ波形成形回路１２の矩形波出力のデューティ比が５０％より大となるのである。そして、ｎ＝０のとき、デューティ比が１７／３２（＝８．５／１６）となる訳である。図５は、波形成形回路１２の別な具体回路例を示している。すなわち、ＢＰＦ１１の出力がコンパレータ４０の一方の入力端子に供給され他方の入力端子は接地されている。コンパレータ４０は、ＱＰＳＫ変調波のキャリア成分ｆｃの波形が正のとき“１”を出力するのであり、換言すればデューティ比５０％の矩形波を出力する。コンパレータ４０の出力は、論理和ゲート４１の一方の入力となり、遅延回路４２にも供給される。遅延回路４２は、（ｆｃ／２ｆｃｋ）（２ｎ＋１）に対応する時間Δｔ（＝１／２ｆｃｋ（２ｎ＋１））だけ入力パルスを遅延させる。よって、論理和ゲート３２の出力は、（ｆｃ／２ｆｃｋ）（２ｎ＋１）だけデューティ比が５０％より偏倚した波形である。
【００２１】上記した如く、本発明によるＱＰＳＫ変調波のキャリアを矩形波に波形変換する際に、デューティ比５０％の矩形波にしないで、ラッチパルス（この実施例においては４６．０８ＭＨｚのシステムクロック）の間隔の半分の奇数倍だけ５０％から偏倚した矩形波に変換しているのである。このことによって、シフトレジスタ１４、排他的論理和ゲート１５，１６及び識別再生回路１７、１８によってなされる遅延検波におけるシンボルエラー率を低減させることが出来たのである。
【００２２】上記した作用効果の生ずる理由について、以下に説明する。まず、図６（ａ）の実線波形４０で示されるＱＰＳＫ変調波が供給されると、そのキャリア成分のＮ番目のタイムスロット中の１つの正弦波形ｆｃ［Ｎ］が波形成形回路１２によって図６（ｂ）の実線４１によって示される矩形波に変換される。この場合、波形成形回路１２の閾値レベルは−Ｖｔｈである故、図６（ｂ）に示される矩形波のデューティ比は５０％以上であり、例えば８．５／１６×１００％である。そして、ラッチ回路１３は、この矩形波をシステムクロックにて図６（ｃ）の矢印によって示されるタイミングにてラッチして図６の実線波形４２によって示されるラッチ出力Ｌ［Ｎ］を生成するのである。このラッチ回路１３の出力はシフトレジスタ１４によって遅延せしめられて１６２段出力が図６（ｅ）の実線波形４３の如き遅延出力Ｄ［Ｎ］が得られる。
【００２３】この遅延出力Ｄ1［Ｎ］は、１つのキャリア周期が１６ｆｃｋに等しいとすれば、１つのタイムスロットの長さ（Ｔ＋２／ｆｃｋ）だけ波形Ｌ［Ｎ］から遅延しているのであるから、排他的論理和ゲート１６は、このＤ1［Ｎ］と、（Ｎ＋１）のタイムスロット中のキャリア成分ｆｃ［Ｎ＋１］に対応する矩形波のラッチ出力Ｌ［Ｎ＋１］との排他的論理和をとって出力するのである。
【００２４】ところで、例えば、ＱＰＳＫ変調波が光ディスクから読み取られるとして、しかも、光ディスクの偏芯ジッタ等により、ｆｃ［Ｎ］に対してｆｃ［Ｎ＋１］がΔΦだけ位相シフトしたとすると、ｆｃ［Ｎ＋１］の波形は図６（ａ）の点線波形４４によって表わされる。そうすると、波形成形回路１２の矩形波出力は、図６（ｂ）の点線波形４５によって示される如き波形を有することになる。この波形４５を図６（ｃ）のクロックパルスによってラッチ回路１３がラッチすると点線波形４６によって示される波形を有するラッチ出力Ｌ［Ｎ＋１］が得られるのである。
【００２５】よって、ラッチ出力Ｌ［Ｎ＋１］と遅延出力Ｄ1［Ｎ］との排他的論理和出力が排他的論理和ゲート１６から得られ、その波形は、図６（ｆ）に示す如く、前方及び後方パルスＰ1，Ｐ2を含む実線波形４７となる。ところで、ラッチ出力Ｌ［Ｎ＋１］に対応する遅延出力Ｄ1［Ｎ＋１］の波形は、図６（ｅ）の点線波形４８で表わされる。従って、遅延出力Ｄ1［Ｎ＋１］に対応する論理和ゲート１６の出力の後方パルスＰ2の立ち下りエッジは点線４９によって表わされる。しかし乍ら、後方パルスＰ2の立ち上りエッジは、更に次のタイムスロット（Ｎ＋２）に現れるラッチ出力Ｌ［Ｎ＋２］の立ち下りエッジによって定まるのであり、結局、後方パルスＰ2の立ち上りエッジは、Ｌ［Ｎ＋２］の立ち上りエッジが図６（ｄ）の実線４２で表わされるときは図６R>６（ｆ）の点線５０で表わされ、図６（ｄ）の点線４６で表わされるときは、図６（ｆ）の実線４７で表わされる。
【００２６】識別再生回路１７は、論理和ゲート１５の出力中の“１”期間すなわちパルスＰ1，Ｐ2のパルス巾ｔ1，ｔ2の合計期間（ｔ1＋ｔ2）をカウントするのであり、このカウント値は０〜１６である。なんとなれば、ｔ1＝ｔ2のときのみならずｔ1＝ｔ2±１／ｆｃｋの場合もある故、（ｔ1＋ｔ2）は、１７通りのカウント値で表わされることになる。
【００２７】換言すれば、本発明による復調装置においては、ｆｃ［Ｎ］の位相シフト量を１７階調で識別出来ることになり、Ｃ／Ｎ換算で約２６．４ｄＢ程度に相当する。図７は、もし、波形成形回路１２がＱＰＳＫ変調波ｆｃ［Ｎ］を０レベルによってスライスしてデューティ比５０％の矩形波に変換する先行例における信号波形を示している。
【００２８】すなわち、例えば、図７（ａ）の実線５０によって示される如きタイムスロットＮのキャリア波形ｆｃ［Ｎ］が点線５１によって示される如きキャリア波形ｆｃ［Ｎ＋１］に位相シフトしたとすると、波形成形回路によって変換される矩形波は図７（ｂ）の実線波形５２及び点線波形５３によって示される如き波形を有する。
【００２９】かかる矩形波５２、５３を図７（ｃ）に示すタイミングにてシステムクロックｆｃｋによってラッチすると、そのラッチ出力は、図７（ｄ）に示す如く、実線５４によって示される如く同一の波形を有する。なんとなれば、矩形波５２、５３のデューティ比は５０％であり、ｆｃとｆｃｋすなわちｆｃとの周波数比は整数比（この場合は１６）となっているからである。
【００３０】従って、図７（ｅ）の実線波形５５によって表わされるシフトレジスタ１４の１６２段出力においても、ｆｃにおけるタイムスロット間の位相シフトΔΦの影響は現れない。よって、排他的論理和ゲート１５からの出力中のタイムスロット間の位相差に対応するパルスＰ1，Ｐ2のパルス幅ｔ1，ｔ2は互いに等しい。よって、（ｔ1＋ｔ2）の変化は０，２，４，６，８，．．．．１６の９通りしかない。すなわち、識別再生回路１７による判定は９階調であり、Ｃ／Ｎ換算で約２０．９ｄＢに相当するので検出精度が十分ではないのである。
【００３１】図８は、図５において示された波形成形回路１２において、５０％より大なるデューティ比の矩形波が得られた場合の信号波形を示す波形図である。すなわち、タイムスロットＮ及びＮ＋１のキャリア波形ｆｃ［Ｎ］及びｆｃ［Ｎ＋１］が図８（ａ）の実線波形６０及び点線波形６１で示される場合、コンパレータ３０の出力波形は、各々、図８（ｂ）の実線波形６２、点線波形６３の如くなる。そうすると、論理和ゲート３１の出力は、各々、図８（ｃ）の実線波形６４及び点線波形６５で表わされるようなデューティ比８．５／１６の波形を有する。
【００３２】図８（ｃ）の波形６４，６５を図８（ｄ）のシステムクロックによってラッチすると、図８（ｅ）の実線波形６６、点線波形６７の如くなり、ｆｃ［Ｎ］とｆｃ［Ｎ＋１］の位相差ΔΦがラッチ出力の１クロック分の変化として表れるのである。これによって、ラッチ出力の階調が１７となるのであり、図４に示した波形成形回路１２の具体例の場合と同様な作用効果が得られることが解る。
【００３３】以上要約すれば、原ベースバンドデジタルデータのタイムスロット毎の２ビット・１シンボルをシンボル単位にて順次モジュロ４加算して得られる（Ｉ，Ｑ）データによってキャリア信号ｆｃをＱＰＳＫ変調してＱＰＳＫ変調波を得、これを伝送した後に遅延検波方式によって復調する際に、受信ＱＰＳＫ変調波のキャリア成分を５０％より大又は小なるデューティ比の矩形波に変換し、得られる矩形波を該キャリア成分の周波数ｆｃの整数倍にしてかつｆｃとは非同期のクロックパルスによってラッチして得られるラッチ出力について遅延検波を施すことを特徴としている。
【００３４】尚、本願実施例では、ＱＰＳＫ変調波についての例を示しているが、これに限定されるものではなく、ｎ相位相偏倚変調（ｎは２以上の整数）を遅延険波する場合には、本願発明は有効である。
【００３５】また、上記実施例においては、１タイムスロット毎の遅延検波を行うこととしているが、フェージング等の外乱を考慮して、数タイムスロット毎に遅延検波をなすことも出来るのである。
【００３６】
【発明の効果】本発明によるｎ相位相偏倚変調波の復号装置においては、受信変調波から抽出されたキャリア成分の有する位相情報を遅延検波方式によって検知するに当たり、抽出されたキャリア成分の正弦波を５０％より大又は小のデューティ比の矩形波に変換してこれをキャリア成分の整数（ｍ）倍の周波数のクロックパルスによってラッチして得られる矩形波について遅延検波を施すこととしている故、ラッチ出力の有する位相情報は（前記ｍ＋１）通りあることになり、エラーレートを低くすることが出来る。
【図面の簡単な説明】
【図１】 ４相位相偏倚（ＱＰＳＫ）変調方式の原理を示す図である。
【図２】 ＱＰＳＫ変調の中で生成される（Ｉ，Ｑ）データとＱＰＳＫ変調波との関係を示している波形図である。
【図３】 本発明による復調回路を示すブロック図である。
【図４】 図３の復調装置中の波形変換回路２の具体回路例を示す回路図である。
【図５】 図３の復調装置中の波形変換回路１２の具体回路例を示す回路図である。
【図６】 図４の波形変換回路を用いた図３の復調装置において表れる信号波形を示す波形図である。
【図７】 先行例の復調装置において表れる信号波形を示す波形図である。
【図８】 図５に示された波形変換回路を用いた図３の復調装置において表れる信号波形を示す波形図である。
【主要部分の符号の説明】
１１ バンドパスフィルタ
１２ 波形変換回路
１３ ラッチ回路
１４ シフトレジスタ
１５，１６ 排他的論理和ゲート
１７，１８ 識別再生回路
１９ パラレルシリアル変換回路
２０ エラー訂正回路
【特許請求の範囲】
【請求項１】原ベースバンドデジタルデータに基づいてキャリア信号の位相を所定量変化せしめることにより情報を担うｎ（ｎ≧２）相位相偏倚変調波を伝送して、これを復調する伝送システムにおける復調装置であって、伝送されたｎ相位相偏倚変調波のキャリア信号成分を抽出して、これを矩形波に変換する波長変換手段と、前記矩形は前記キャリア信号周波数の略整数倍の周波数のクロックパルスによってラッチして、ラッチ出力を生成するラッチ手段と、前記ラッチ出力を遅延せしめて所定数の１タイムスロットに相当する時間分だけ遅れた前記ラッチ成分を生成する遅延手段と、前記ラッチ出力と前記遅延手段からの出力信号との位相差を検出する位相差検出手段と、検出した前記位相差に基づいて前記デジタルデータを抽出する手段とからなり、前記波形変換手段は、前記キャリア成分を５０％より大又は小の偏倚デューティ比の矩形波に変換することを特徴とする復調装置。
【請求項２】前記波形変換手段は、前記ｎ相位相偏倚変調波からそのキャリア成分を抽出するバンドパスフィルタと、該抽出されたキャリア成分に所定直流電位から前記偏倚量に対応する偏倚電位分だけ偏倚した閾値を超えたときに“１”を出力するコンパレータと、からなることを特徴とする請求項１記載の復調装置。
【請求項３】前記波形変換手段は、前記ｎ相位相偏倚変調波からそのキャリア成分を抽出するバンドパスフィルタと、該抽出されたキャリア成分の正負に応じて“１”及び“０”を出力するコンパレータと、前記コンパレータの出力を前記偏倚位置に対応する時間だけ遅延せしめる遅延手段と、前記遅延手段の遅延出力と前記コンパレータの出力の論理和をとって、その結果を前記矩形波として出力する論理和手段と、からなることを特徴とする請求項１記載の復調装置。
【請求項４】前記偏倚デューティ比は、前記クロックパルスの半周期の奇数倍分の偏倚量だけ５０％から偏倚していることを特徴とする請求項１記載の復調装置。
【請求項５】前記クロックパルスは、前記キャリアの偶数倍の周波数を有することを特徴とする請求項１記載の復調装置。
【請求項６】原ベースバンドデジタルデータのタイムスロット毎の２ビット・１シンボルをシンボル単位にて順次モジュロ４加算してキャリア信号をＱＰＳＫ変調して得られるＱＰＳＫ変調波を伝送してこれを復調する伝送システムにおける復調装置であって、伝送されたＱＰＳＫ変調波のキャリア信号成分を抽出してこれを矩形波に変換する波形変換手段と、前記矩形波を前記キャリア信号周波数の整数倍の周波数のクロックパルスによってラッチしてラッチ出力を生成するラッチ手段と、前記ラッチ出力を遅延せしめて１つのタイムスロット分だけ遅れたラッチ成分とＩ軸及びＱ軸位相ラッチ成分とを生成する遅延手段と、前記Ｉ軸ラッチ成分及びＱ軸ラッチ成分の各々と前記ラッチ出力との排他的論理和をとって上位ビット位相差パルス信号及び下位ビット位相差パルス信号を生成する排他的論理和ゲートと、前記下位ビット位相差パルス信号の１周期内の合計パルス幅を前記クロックパルスによってカウントして得られるカウント値の前記キャリア信号の１周期の半分に相当するカウント値に対する大及び小に対応して下位ビットの論理値を“０”及び“１”とする第１識別再生手段と、前記上位ビット位相差パルス信号の１周期内の合計パルス幅を前記クロックパルスによってカウントして得られるカウント値の前記キャリア信号の１周期の半分に相当するカウント値に対する大及び小に対応して上位ビットの論理値を“０”及び“１”とする第２識別再生手段と、前記上位ビット及び下位ビットを直列に並べて原ベースバンドデータの１シンボルを復元する並列／直列変換手段とからなり、前記波形変換手段は、前記キャリア成分を５０％より大又は小の偏倚デューティ比の矩形波に変換する、ことを特徴とする復調装置。
【請求項１】原ベースバンドデジタルデータに基づいてキャリア信号の位相を所定量変化せしめることにより情報を担うｎ（ｎ≧２）相位相偏倚変調波を伝送して、これを復調する伝送システムにおける復調装置であって、伝送されたｎ相位相偏倚変調波のキャリア信号成分を抽出して、これを矩形波に変換する波長変換手段と、前記矩形は前記キャリア信号周波数の略整数倍の周波数のクロックパルスによってラッチして、ラッチ出力を生成するラッチ手段と、前記ラッチ出力を遅延せしめて所定数の１タイムスロットに相当する時間分だけ遅れた前記ラッチ成分を生成する遅延手段と、前記ラッチ出力と前記遅延手段からの出力信号との位相差を検出する位相差検出手段と、検出した前記位相差に基づいて前記デジタルデータを抽出する手段とからなり、前記波形変換手段は、前記キャリア成分を５０％より大又は小の偏倚デューティ比の矩形波に変換することを特徴とする復調装置。
【請求項２】前記波形変換手段は、前記ｎ相位相偏倚変調波からそのキャリア成分を抽出するバンドパスフィルタと、該抽出されたキャリア成分に所定直流電位から前記偏倚量に対応する偏倚電位分だけ偏倚した閾値を超えたときに“１”を出力するコンパレータと、からなることを特徴とする請求項１記載の復調装置。
【請求項３】前記波形変換手段は、前記ｎ相位相偏倚変調波からそのキャリア成分を抽出するバンドパスフィルタと、該抽出されたキャリア成分の正負に応じて“１”及び“０”を出力するコンパレータと、前記コンパレータの出力を前記偏倚位置に対応する時間だけ遅延せしめる遅延手段と、前記遅延手段の遅延出力と前記コンパレータの出力の論理和をとって、その結果を前記矩形波として出力する論理和手段と、からなることを特徴とする請求項１記載の復調装置。
【請求項４】前記偏倚デューティ比は、前記クロックパルスの半周期の奇数倍分の偏倚量だけ５０％から偏倚していることを特徴とする請求項１記載の復調装置。
【請求項５】前記クロックパルスは、前記キャリアの偶数倍の周波数を有することを特徴とする請求項１記載の復調装置。
【請求項６】原ベースバンドデジタルデータのタイムスロット毎の２ビット・１シンボルをシンボル単位にて順次モジュロ４加算してキャリア信号をＱＰＳＫ変調して得られるＱＰＳＫ変調波を伝送してこれを復調する伝送システムにおける復調装置であって、伝送されたＱＰＳＫ変調波のキャリア信号成分を抽出してこれを矩形波に変換する波形変換手段と、前記矩形波を前記キャリア信号周波数の整数倍の周波数のクロックパルスによってラッチしてラッチ出力を生成するラッチ手段と、前記ラッチ出力を遅延せしめて１つのタイムスロット分だけ遅れたラッチ成分とＩ軸及びＱ軸位相ラッチ成分とを生成する遅延手段と、前記Ｉ軸ラッチ成分及びＱ軸ラッチ成分の各々と前記ラッチ出力との排他的論理和をとって上位ビット位相差パルス信号及び下位ビット位相差パルス信号を生成する排他的論理和ゲートと、前記下位ビット位相差パルス信号の１周期内の合計パルス幅を前記クロックパルスによってカウントして得られるカウント値の前記キャリア信号の１周期の半分に相当するカウント値に対する大及び小に対応して下位ビットの論理値を“０”及び“１”とする第１識別再生手段と、前記上位ビット位相差パルス信号の１周期内の合計パルス幅を前記クロックパルスによってカウントして得られるカウント値の前記キャリア信号の１周期の半分に相当するカウント値に対する大及び小に対応して上位ビットの論理値を“０”及び“１”とする第２識別再生手段と、前記上位ビット及び下位ビットを直列に並べて原ベースバンドデータの１シンボルを復元する並列／直列変換手段とからなり、前記波形変換手段は、前記キャリア成分を５０％より大又は小の偏倚デューティ比の矩形波に変換する、ことを特徴とする復調装置。
【図２】
【図１】
【図４】
【図５】
【図６】
【図７】
【図３】
【図８】
【図１】
【図４】
【図５】
【図６】
【図７】
【図３】
【図８】
【公開番号】特開平８−２１４０３８
【公開日】平成８年（１９９６）８月２０日
【国際特許分類】
【出願番号】特願平７−１９５９９
【出願日】平成７年（１９９５）２月７日
【出願人】（０００００５０１６）パイオニア株式会社 (3,620)
【公開日】平成８年（１９９６）８月２０日
【国際特許分類】
【出願日】平成７年（１９９５）２月７日
【出願人】（０００００５０１６）パイオニア株式会社 (3,620)
[ Back to top ]