光ディスク装置及び光ディスクの評価方法
【課題】ジッタの評価精度の向上化に適した光ディスク装置及び光ディスクの評価方法を提供する。
【解決手段】光ディスクに記録された再生信号に基づいて前記光ディスクの評価を行う光ディスク装置において、複数の第１遅延素子を直列接続して構成され、前記再生信号の２値化信号を前記直列接続の一方の側から供給して他方の側に向けて順次遅延させる遅延回路と、前記遅延回路における前記複数の第１遅延素子の少なくとも一つより取得した前記２値化信号のレベルデータを保持するデータ保持回路と、前記レベルデータに基づいて、前記２値化信号が一方のレベル又は他方のレベルを示す旨を識別するプロセッサと、を有する。
【解決手段】光ディスクに記録された再生信号に基づいて前記光ディスクの評価を行う光ディスク装置において、複数の第１遅延素子を直列接続して構成され、前記再生信号の２値化信号を前記直列接続の一方の側から供給して他方の側に向けて順次遅延させる遅延回路と、前記遅延回路における前記複数の第１遅延素子の少なくとも一つより取得した前記２値化信号のレベルデータを保持するデータ保持回路と、前記レベルデータに基づいて、前記２値化信号が一方のレベル又は他方のレベルを示す旨を識別するプロセッサと、を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスク装置及び光ディスクの評価方法に関する。
【背景技術】
【０００２】
従来、光ディスクの評価装置として『ジッタメータ』と呼ばれる評価装置が使用されていた（例えば、以下に示す特許文献１を参照）。このような評価装置は、『ジッタ』と呼ばれる光ディスクから得られる再生信号の滲み具合を定量的に評価するものである。しかし、専用のジッタメータは高価であり、簡便にジッタの評価を行うことはできなかった。そこで、光ディスクへ情報の記録及び／又は再生を行う装置（以下、『光ディスク装置』と称する。）を利用してジッタの評価をする方法が提案されている。
【０００３】
図１１は、ジッタ評価機能を有するＣＤ記録再生装置１００を示す図である。
まず、ＣＤ記録再生装置１００における光ディスク１１の通常の再生動作について説明する。
【０００４】
光ピックアップ１０は、光ディスク１１に照射されるレーザ光の反射光を受光し、その反射光の強弱を電圧値の変化として取り出す。サーボ回路１２は、光ディスク１１に記憶されたピット又はランドに対応したデータを光ピックアップ１０によって正しい順序で読み出せるように、光ディスク１１に対する光ピックアップ１０のトラッキングサーボやフォーカスサーボ等を行う。
【０００５】
２値化回路１３は、光ピックアップ１０から出力される電圧値の変化を読み取ってＥＦＭ信号を生成する。このＥＦＭ信号は“Ｈ”と“Ｌ”の繰り返しで形成される。“Ｈ”又は“Ｌ”に相当する期間は、３Ｔから１１Ｔの間にあって９種類ある。なお、“１Ｔ”とは、１ビット間隔で、約２３０ｎｓである。
【０００６】
デジタル信号処理回路１４は、２値化回路１３から供給されるＥＦＭ信号に対してＥＦＭ復調を施す。さらに、ＥＦＭ復調された信号に対してＣＩＲＣ復号を施してＣＤ−ＲＯＭデータを生成する。ＣＤ−ＲＯＭデコーダ１５は、デジタル信号処理回路１４から供給されるＣＤ−ＲＯＭデータに対して誤り検出処理及び誤り訂正処理を行い、ホストコンピュータ（不図示）へ出力する。
【０００７】
バッファＲＡＭ１６は、ＣＤ−ＲＯＭデコーダ１５に接続され、デジタル信号処理回路１４からＣＤ−ＲＯＭデコーダ１５に供給されるＣＤ−ＲＯＭデータを１ブロック単位で一時的に記憶する。バッファＲＡＭ１６は、大量のデータを記憶する必要があるため、一般的にはＤＲＡＭが採用される。
【０００８】
マイコン１７は、ＲＯＭ及びＲＡＭを内蔵したいわゆるワンチップマイコンで構成され、ＲＯＭに記憶された制御プログラムに従ってＣＤ−ＲＯＭデコーダ１５の動作を制御する。同時に、マイコン１７は、ホストコンピュータから供給されるコマンドデータあるいはデジタル信号処理回路１４から供給されるサブコードデータを一旦内蔵のＲＡＭに記憶する。これによりマイコン１７はホストコンピュータからの指示に応答して各部の動作を制御し、ＣＤ−ＲＯＭデコーダ１５からホストコンピュータへ所望のＣＤ−ＲＯＭデータを出力させる。
【０００９】
次に、ＣＤ記録再生装置１００における光ディスク１１のジッタの評価方法について説明する。
【００１０】
光ピックアップ１０、光ディスク１１、サーボ回路１２及び２値化回路１３は、マイコン１７によって光ディスク１１の再生動作と同様の動作を行う。しかし、デジタル信号処理回路１４及びＣＤ−ＲＯＭデコーダ１５は、マイコン１７によって動作が停止され、バッファＲＡＭ１６は再生動作とは異なる動作となる。
【００１１】
カウンタ１８は、２値化回路１３に接続され、２値化回路１３から供給されるＥＦＭ信号を取り込む。そして、カウンタ１８は、ＥＦＭ信号よりも高周波なカウンタクロックによって、ＥＦＭ信号の各Ｈ／Ｌ区間の長さを逐次カウントするとともに、各カウント値をバッファＲＡＭ１６へ順次書き込む。なお、線速度一定のＣＬＶ動作の１倍速動作ではＥＦＭ信号の１Ｔは約２３０ｎｓである。このため、カウンタ１８では、例えば１周期２ｎｓ、すなわち５００ＭＨｚのカウンタクロックを用いてカウント動作が行われる。この場合、ＥＦＭ信号のＨ／Ｌ区間が“３Ｔ（約６９０ｎｓ）”のとき理想カウント値は“３４５”、“４Ｔ”のとき理想カウント値は“４６０”、・・・、“１１Ｔ”のとき理想カウント値は“１２６５”である。
【００１２】
こうした一連の処理が、光ディスク１１に記録された一定領域のデータに対して行われた後、マイコン１７は、バッファＲＡＭ１６に記録された各カウント値を解析し、ジッタの評価を行うのである。
【特許文献１】特開平１１−１６７７２０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ところで、ＣＤ記録再生装置１００のようなジッタの評価機能を有した従来の光ディスク装置では、ＥＦＭ信号のＨ／Ｌ区間の測定精度（分解能）を向上させるべく、カウンタ１８において他の回路に比べてより高周波なカウンタクロックを用いる必要が生じる。しかしながら、より高周波なカウンタクロックが用いられるため、カウンタ１８自身や、カウンタ１８を設けた光ディスク装置全体の消費電力の増大化が免れない。
【００１４】
さらに、フリップフロップ回路を用いたカウンタ１８等の順序回路では、所定の設計基準に基づいて回路規模の増大化を抑えつつも動作可能周波数の制限がなされる。このため、前述したような従来の仕組みでは、回路規模の制約によって、カウンタクロックの高周波化、すなわち、ＥＦＭ信号のＨ／Ｌ区間の測定精度を向上させるには限界があった。
【課題を解決するための手段】
【００１５】
前述した課題を解決するための主たる本発明は、光ディスクに記録された再生信号に基づいて前記光ディスクの評価を行う光ディスク装置において、複数の第１遅延素子を直列接続して構成され、前記再生信号の２値化信号を前記直列接続の一方の側から供給して他方の側に向けて順次遅延させる遅延回路と、前記遅延回路における前記複数の第１遅延素子の少なくとも一つより取得した前記２値化信号のレベルデータを保持するデータ保持回路と、前記レベルデータに基づいて、前記２値化信号が一方のレベル又は他方のレベルを示す旨を識別するプロセッサと、を有することとする。
【発明の効果】
【００１６】
本発明によれば、ジッタの評価精度の向上化に適した光ディスク装置及び光ディスクの評価方法を提供することができる。
【発明を実施するための最良の形態】
【００１７】
＜第１実施形態＞
＝＝＝ 光ディスク装置の構成 ＝＝＝
図２を参照しつつ、図１をもとに、本発明の一実施形態に係る光ディスク装置１１０の構成を説明する。なお、光ディスク装置１１０は、ＣＤ／ＤＶＤメディア等の光ディスク１２０に対してレーザ光を照射し情報の再生を行う装置とする。勿論、光ディスク記録も併せて行う装置としてもよい。
【００１８】
さらに、光ディスク装置１１０は、ジッタと呼ばれる光ディスク１２０から得られる再生信号の滲み具合を定量的に評価する機能を有する。当該ジッタを評価することによって、光ディスク１２０の記録品位や再生品位が評価されることとなる。なお、詳細は後述するが、ジッタは、光ディスク１２０から得られるＥＦＭ信号のＨ／Ｌ区間の測定結果に基づいて定量的に評価される。
【００１９】
光ピックアップ２０は、光ディスク１２０にレーザ光を照射して、光ディスク１２０に記録された情報を再生するものである。なお、光ピックアップ２０は、光ディスク１２０に照射されるレーザ光の反射光を受光し、その反射光の強弱を電圧値の変化として取り出す。
【００２０】
ＲＦアンプ２１は、光ピックアップ２０によって光ディスク１２０から取り出された信号を、後段の処理が取り扱い可能なレベルにまで増幅して、ＲＦ信号（『再生信号』）を生成するものである。また、ＲＦアンプ２１は、自身の増幅率を自動調整するＡＧＣ（Automatic Gain Control）機能や、トラッキングエラー信号やフォーカスエラー信号等の各種サーボ制御信号の生成機能を有する。
【００２１】
サーボ回路１２は、ＲＦアンプ２１で生成されたサーボ制御信号に基づいて、光ピックアップ２０に設けられた各種サーボ機構を制御する。これによって、例えば、光ディスク１２０上のピット又はランドに対応したデータを正しい順序で読み出せるように、光ピックアップ２０のトラッキングサーボやフォーカスサーボ等を行う。
【００２２】
２値化回路２３は、ＲＦアンプ２１で生成されたＲＦ信号が供給されて、このＲＦ信号を２値化するための回路であり、例えば、ＲＦ信号レベルと所定のスライスレベルとの比較を行う比較器によって構成される。このＲＦ信号の２値化信号は、通常モードの場合にはデコーダ回路２４に供給され、光ディスク評価モードの場合には遅延回路２５に供給される。なお、ＲＦ信号の２値化信号とは、ＣＤメディアの場合にはＥＦＭ（８−１４変調）信号であり、ＤＶＤメディアの場合にはＥＦＭ−ＰＬｕｓ（８−１６変調）信号である。後述の説明において、光ディスク１２０はＣＤメディアの場合であり、ＲＦ信号の２値化信号はＥＦＭ信号の場合とする。
【００２３】
デコーダ回路２４は、２値化回路２３から供給されるＥＦＭ信号に対してＥＦＭ復調処理を施す。さらに、ＥＦＭ復調された信号に対してＣＩＲＣ方式の誤り訂正処理を施す。これらのデコード処理された信号が、不図示のＡ／Ｄコンバータを介して、外部出力される。
【００２４】
遅延回路２５は、図２に示すように、複数の第１遅延素子２５１を直列接続した構成を呈しており、ＥＦＭ信号を遅延回路２５の入力側から供給して出力側に向けて順次遅延させるものである。また、第１遅延素子２５１の遅延量ｄｔは、「ＥＦＭ信号の基準周期１Ｔ／第１遅延素子２５１の段数Ｓ」として設定される。
【００２５】
例えば、遅延回路２５を構成する第１遅延素子２５１の段数Ｓが１６段の場合、１つの第１遅延素子２５１の遅延量ｄｔは“Ｔ／１６”に設定される。この場合、遅延回路２５の入力側からＥＦＭ信号が供給されたとき、各第１遅延素子２５１がＥＦＭ信号を順次“Ｔ／１６”毎遅延させることとなる。そして、遅延回路２５上にＥＦＭ信号が伝播された期間が、ＥＦＭ信号の基準周期１Ｔとなるとき、第１遅延素子２５１夫々には入力側から出力側の順に“Ｔ／１６”毎に遅延された信号のレベルデータ（Ｈ又はＬ）がバッファされた状態となる。
【００２６】
データ保持回路２６は、図２に示すように、遅延回路２５における各第１遅延素子２５１のうちいずれかより取得したＥＦＭ信号の複数のレベルデータを一括保持するものである。具体的には、データ保持回路２６は、一括保持するレベルデータの数に応じた複数のフリップフロップ回路２６０を有する。複数のフリップフロップ回路２６０は、遅延回路２５より取得したＥＦＭ信号の複数のレベルデータ夫々が入力されて、共通のクロック信号に基づいて一括保持する。
【００２７】
なお、データ保持回路２６は、図２に示すように、遅延回路２５の第１遅延素子２５１夫々から取得したレベルデータ、すなわち各第１遅延素子２５１全てのレベルデータを一括保持してもよいし、遅延回路２５の第１遅延素子２５１のうち所定数置き（例えば、偶数番目毎若しくは奇数番目毎）に取得したレベルデータを一括保持してもよい。
【００２８】
データ処理回路２７は、データ保持回路２６において保持された複数のレベルデータに対して、マイコン３１が解析しやすいデータフォーマットへと変換するものである。なお、データ処理回路２７における処理は、マイコン３１が実施してもよいが、マイコン３１の処理負荷を軽減するために、データ処理回路２７を設けた方が好適である。
【００２９】
なお、データ処理回路２７における処理とは、例えば、つぎのような処理となる。データ保持回路２６に保持された状態の複数のレベルデータは、ＥＦＭ信号のどの１Ｔ期間に相当するレベルデータ群に属するかが不明である。このため、データ処理回路２７は、データ保持回路２６から少なくとも３Ｔ以上の期間に相当するレベルデータ群を解析し、当該レベルデータ群におけるＨからＬ若しくはＬからＨへの極性反転タイミングを識別する。そして、識別された極性反転タイミングに基づいて、ＥＦＭ信号のＨ／Ｌ区間データや、そのＨ／Ｌ区間がいずれの極性であるかを示すＨ／Ｌ極性データを生成する。
【００３０】
メモリアクセス制御回路２８は、メモリ２９へのアクセス（書き込み／読み出し）を制御するものである。例えば、メモリアクセス制御回路２８は、データ処理回路２７において生成されたデータを、メモリ２９の所定の記憶領域へと書き込むための制御を行う。なお、メモリ２９は、マイコン３１がアクセス可能なＤＲＡＭやＳＤＲＡＭ等の記憶装置である。
【００３１】
統計演算回路３０は、メモリアクセス制御回路２８を介して、メモリ２９に記憶されたＥＦＭ信号の測定データを読み出し、各種統計演算を施した結果を再びメモリ２９の所定の記憶領域へと書き込むものである。例えば、統計演算回路３０は、ＥＦＭ信号の各Ｈ／Ｌ区間（３Ｔ〜１１Ｔ）の出現頻度を算定することとなる。
【００３２】
マイコン３１は、光ディスク装置１１０全体の制御を司るプロセッサである。特に、マイコン３１は、データ保持回路２６において一括保持された複数のレベルデータに基づいて、ＥＦＭ信号のＨ／Ｌ区間の長さを識別するものである。例えば、マイコン３１は、統計演算回路３０によってメモリ２９に書き込まれたＥＦＭ信号の各Ｈ／Ｌ区間（３Ｔ〜１１Ｔ）の出現頻度をヒストグラム化してジッタを定量的に評価する。なお、ジッタの評価は、ヒストグラムに限られず、平均値や分散値等のその他の統計量の計算で実施しても良い。
【００３３】
＝＝＝ 光ディスク装置の動作の具体例 ＝＝＝
図３をもとに、データ保持回路２６が、遅延回路２５から複数のレベルデータを一括保持する場合の実施態様を説明する。
【００３４】
遅延回路２５上でのＥＦＭ信号の伝播期間が、ＥＦＭ信号の基準周期１Ｔとなるとき、遅延回路２５を構成する第１遅延素子２５１夫々には、遅延回路２５の入力側から出力側の順に、順次遅延された信号のレベルデータ（Ｈ又はＬ）がバッファされた状態となる。そこで、データ保持回路２６は、ＥＦＭ信号の基準周期１Ｔを経過する毎に、遅延回路２５から取得したＥＦＭ信号の基準周期１Ｔに相当する複数のレベルデータを一括保持するのである。
【００３５】
図４をもとに、データ保持回路２６において一括保持された複数のレベルデータがジッタの評価に利用される場合の実施態様を説明する。なお、同図には、遅延回路２５を構成する第１遅延素子２５１の段数Ｓが４段であり、データ保持回路２６には４段の第１遅延素子２５１夫々の遅延信号が供給される４つのフリップフロップ回路２６０が設けられる場合を示してある。
【００３６】
同図に示す例では、期間Ａから期間Ｆまでの計６Ｔの期間にわたって、データ保持回路２６に一括保持されたレベルデータ群により、Ｈレベル期間５Ｔに相当するＥＦＭ信号を観測することができる。
【００３７】
そこで、データ処理回路２７は、期間Ａから期間Ｆまでの間にデータ保持回路２６に一括保持されたレベルデータ群を解析する。この結果、期間Ａに対応するレベルデータ“０００１”によって、ＥＦＭ信号のＬからＨへの極性反転タイミングを識別する。また、期間Ｂから期間Ｅまでのレベルデータが連続して“１”である旨を識別する。さらに、期間Ｆに対応するレベルデータ“１１１０”によって、ＥＦＭ信号のＨからＬへの極性反転タイミングを識別する。
【００３８】
この結果、データ処理回路２７は、期間Ａ及び期間Ｆで識別された極性反転タイミングに基づいて、Ｈレベル期間５Ｔに相当するＥＦＭ信号の実測長を示すＨ／Ｌ区間データや、そのＨ／Ｌ区間データがＨである旨を示すＨ／Ｌ極性データを生成する。そして、これらの実測データは、メモリアクセス制御回路２８を介して、メモリ２９の所定の記憶領域へと書き込まれるのである。
【００３９】
また、同図に示す例で、期間Ｆから期間Ｉまでの計４Ｔの期間にわたって、データ保持回路に一括保持されたレベルデータ群によって、Ｌレベル期間３Ｔに相当するＥＦＭ信号が観測される。この場合のデータ処理回路２７の処理は、前述したＨレベル期間５Ｔに相当するＥＦＭ信号の場合と同様であるため説明を省略する。
【００４０】
＝＝＝ 効果の実例 ＝＝＝
前述した実施形態において、データ保持回路２６において一括保持された複数のレベルデータは、遅延回路２５から一括して取得されたデータであり、遅延回路２５の遅延量に応じた期間（例えば、ＥＦＭ信号の基準周期１Ｔ）あたりの各サンプルデータに相当する。ここで、マイコン３１は、光ディスク評価に際してＥＦＭ信号のＨ／Ｌ区間の長さを識別すべく、遅延回路２５の遅延量に応じた期間あたりの各サンプルデータを一度に参照できる。
【００４１】
すなわち、前述した実施形態によれば、図１１に示したカウンタ１８を用いた従来方式のように、ＥＦＭ信号の各Ｈ／Ｌ区間をカウンタクロックに基づいて逐次測定する処理が不要となる。このため、ＥＦＭ信号の各Ｈ／Ｌ区間の測定精度（分解能）を向上させる際、従来方式におけるカウンタクロックの高周波化等に伴う各種制約がなくなる。
【００４２】
また、前述した実施形態において、データ保持回路２６を構成する複数のフリップフロップ回路２６０では、共通のクロック信号に基づいて遅延回路２５から取得した複数のレベルデータを一括保持することとなる。すなわち、前述した実施形態では、従来方式のようにカウンタクロックによって逐次測定を行わない。
【００４３】
よって、従来方式と同様な測定精度を得る際、複数のフリップフロップ回路２６０に用いられる共通のクロック信号は、従来方式のカウンタクロックと比べて低周波なクロックを用いることができる。例えば、従来方式におけるカウンタクロックの周波数を“ｆ１”、取得されるレベルデータの数すなわちフリップフロップ回路２６０の数を“ｎ”とした場合、前述した実施形態では、従来方式と同様な測定精度を得る際には、複数のフリップフロップ回路２６０に用いられる共通のクロック信号は“ｆ１／ｎ”となる。
【００４４】
また、前述した実施形態において、データ保持回路２６は、遅延回路２５を構成する第１遅延素子２５１夫々から取得したレベルデータを一括保持する場合、ＥＦＭ信号の各Ｈ／Ｌ区間の測定精度を最大にできる。
【００４５】
また、前述した実施形態において、データ保持回路２６が、遅延回路２５を構成する第１遅延素子２５１のうち所定数置きに取得したレベルデータを一括保持する場合、データ保持回路２６のフリップフロップ回路２６０の個数を減少させて回路規模を縮小できる。
【００４６】
＜第２実施形態＞
＝＝＝ ＰＬＬ回路による遅延調整 ＝＝＝
ところで、前述した実施形態において、遅延回路２５を構成する第１遅延素子２５１は、温度変化や製造ばらつき等の要因によって、各遅延量にばらつきが生じ得る。そこで、遅延回路２５の遅延量を高精度に設定したい場合は、図５に示すような遅延回路２５の遅延量を制御するためＰＬＬ回路２５３を設けることとする。
【００４７】
まず、図５に示すＰＬＬ回路２５３を設けた場合の遅延回路２５の構成を説明する。
【００４８】
ＰＬＬ回路２５３は、ＶＣＯ２５４、第１分周回路２５８、第２分周回路２５９、位相比較器２５０１、ＬＰＦ２５０２を有する。
【００４９】
ＶＣＯ２５４は、複数の第２遅延素子２５５がリング状に接続される。具体的には、複数の第２遅延素子２５５が直列接続されており、最終段の第２遅延素子２５５の出力がインバータ素子２５６を介して初段の第２遅延素子２５５の入力に負帰還されることとなる。
【００５０】
また、第２遅延素子２５５夫々の一方の電源端子にはバイアス回路２５７で発生したバイアス電圧Ｖｂが供給され、第２遅延素子２５５夫々の他方の電源端子にはＬＰＦ２５０２から制御電圧Ｖｔが供給されて構成される。すなわち、ＶＣＯ２５４は、各第２遅延素子２５５の遅延量が制御電圧Ｖｔに基づいて制御されるものである。
【００５１】
第１分周回路２５８は、ＶＣＯ２５４の出力信号を“１／ｎ”に分周するものである。第２分周回路２５９は、ＰＬＬ回路２５３の外部から供給される基準クロック信号を“１／ｍ”に分周するものである。
【００５２】
位相比較器２５０１は、第１分周回路２５８の分周信号と、第２分周回路２５９の分周信号との位相比較を行うものである。なお、第１分周回路２５８及び第２分周回路２５９を設けない場合、位相比較器２５０１は、ＶＣＯ２５４の出力信号と基準クロック信号と位相比較を行うこととなる。
【００５３】
ＬＰＦ２５０２は、位相比較器２５０１の出力信号に応じた制御電圧Ｖｔを生成するものである。なお、位相比較器２５０１において生成された制御信号は、一般的に、チャージポンプ回路を介してＬＰＦ２５０２に出力される。
【００５４】
遅延回路２５は、前述したように、直列接続された第１遅延素子２５１によってＥＦＭ信号を順次遅延させるものである。なお、第１遅延素子２５１夫々の一方の電源端子にはバイアス回路２５７から供給されたバイアス電圧Ｖｂが供給され、第１遅延素子２５１夫々の他方の電源端子にはＬＰＦ２５０２から制御電圧Ｖｔが供給される。
【００５５】
つぎに、ＰＬＬ回路２５３を設けた場合の遅延回路２５の動作を説明する。
まず、ＰＬＬ回路２５３が、位相比較器２５０１において位相差をなくすべく制御電圧Ｖｔの制御を行った結果、ロック状態となる。このとき、ＶＣＯ２５４の出力周波数ｆ１、基準クロック信号の周波数ｆ０とすると、（数式１）：「ｆ１／ｎ ＝ ｆ２／ｍ」の関係が成立する。
【００５６】
一方、ＶＣＯ２５４では、ＬＰＦ２５０２からの制御電圧Ｖｔによって第２遅延素子２５５夫々の遅延量ｄｔが設定されており、初段の第２遅延素子２５５に入力された信号が各第２遅延素子２５５によって順次遅延される。そして、最終段の第２遅延素子２５５では信号が反転されて初段の第２遅延素子２５５に帰還される。よって、（数式２）：「ＶＣＯ２５４出力の半周期Ｔ／２＝遅延量ｄｔ×第２遅延素子２５５の段数Ｓ」の関係が成立する。
【００５７】
そして、前述した（数式１）及び（数式２）を用いて、つぎの（数式３）：「ｄｔ＝（ｍ／ｎ）・（１／２Ｓ・ｆ０）」の関係が成立する。すなわち、第２遅延素子の段数Ｓと分周比ｍ、ｎを決定すれば、第２遅延素子２５５の遅延量ｄｔは、基準クロック信号の周波数ｆ０のみに依存する一定な値となる。
【００５８】
さらに、遅延回路２５を構成する第１遅延素子２５１は、ＶＣＯ２５４を構成する第２遅延素子２５５と同様な構成であり、第２遅延素子２５５と同様にバイアス電圧Ｖｂ及び制御電圧Ｖｔが供給される。このため、遅延回路２５の第１遅延素子２５１の遅延量は、ＶＣＯ２５４の第２遅延素子２５５の遅延量ｄｔと同一となり、ＰＬＬ回路２５３のロック時には、基準クロック信号の周波数ｆ０に依存した一定な値となるのである。
【００５９】
このように、遅延回路２５にＰＬＬ回路２５３を設けることによって、温度変化や製造バラツキ等の様々な要因に伴う第１遅延素子２５１の遅延量の変動を抑制して安定化させることができる。また、この結果、ＥＦＭ信号の各Ｈ／Ｌ区間の測定を安定して行うことが可能となる。
【００６０】
＜第３実施形態＞
＝＝＝ ライトストラテジ回路との共用化 ＝＝＝
図６は、本発明のその他の実施形態に係る光ディスク装置１３０の構成を示す図である。なお、図１に示す光ディスク装置１１０と同一の構成要素については同一の符号を付して説明は省略する。
【００６１】
光ディスク装置１３０は、光ピックアップ２０、アナログ信号処理回路１４０、デジタル信号処理回路１５０、マイコン３１、によって構成され、光ディスク１２０にレーザ光を照射して情報の記録再生を行う装置とする。
【００６２】
光ピックアップ２０は、ＬＤ２０１、ＦＭＤ２０２、ＰＤ２０３、ＬＤ駆動回路２０４、その他、対物レンズや各種サーボ機構を備える。
【００６３】
ＬＤ２０１は、ＬＤ駆動回路２０４から供給される駆動電流ＩＬＤに基づいて、光ディスク１２０に対して記録／再生を行うためのレーザ光を出射する発光素子である。なお、ＬＤ２０１の駆動方式（ライトストラテジ）としては、光ディスク１２０が追記型光ディスクの場合、図７に示すようなマルチパルス変調方式のパターンが用いられる。すなわち、トップパルスとマルチパルスによる記録パルスによって１つの記録マークを生成するようにして、記録マークに生ずる熱分布を制御するのである。なお、記録パルスは、ライトパワーＰｗとバイアスパワーＰｂの２値のパワーレベルで形成される。
【００６４】
ＰＤ２０３は、光ディスク１２０からの反射光の一部を受光して、この受光光量に比例した受光電流ＩＰＤを生成する受光素子である。この受光電流ＩＰＤは電圧に変換されてＲＦアンプ２１に供給される。この結果、ＲＦアンプ２１では、ＲＦ信号や各種サーボ制御信号が生成される。
ＬＤ駆動回路２０４は、スイッチ２０８、２１２のＯＮ／ＯＦＦを切り替えることで生成される変調信号Ｖｍｏｄに基づいて、ＬＤ２０１を駆動するための駆動電流ＩＬＤを生成する。
【００６５】
アナログ信号処理回路１４０は、光ディスク駆動用アナログ信号処理を行うものである。例えば、アナログ信号処理回路１４０は、ＲＦ信号や各種サーボ制御信号を生成するＲＦアンプ２１を有する。
【００６６】
ライトパワー設定部２０７は、ライトパワー信号ＶＷＤＣを生成し、スイッチ２０８がＯＮした場合に、ＬＤ駆動回路２０４に供給される。
バイアスパワー設定部２１１は、バイアスパワー信号ＶＢＤＣを生成し、スイッチ２１２がＯＮした場合に、ＬＤ駆動回路２０４に供給される。
よって、ＬＤ駆動回路２０４は、ライトパワー設定部２０７で生成されたライトパワー信号ＶＷＤＣと、バイアスパワー設定部２１１で生成されたバイアスパワー信号ＶＢＤＣとが合成された変調信号Ｖｍｏｄに基づいてＬＤ２０１を駆動することとなる。この結果、図７に示すように、ライトパワー値Ｐｗとバイアスパワー値Ｐｂで形成される記録パルスが、ＬＤ２０１から出力される。
【００６７】
デジタル信号処理回路１５０は、デジタルサーボ処理やエンコード／デコード処理等、光ディスク制御用デジタル信号処理を行うものである。すなわち、図１に示す点線枠内の光ピックアップ２０及びＲＦアンプ２１を除いた構成要素が、デジタル信号処理回路１５０に設けられる。また、光ディスク装置１３０は、光ディスク記録を行うべく、エンコーダ回路３２、ライトストラテジ回路３３を更に有する。
【００６８】
エンコーダ回路３２は、外部装置（パーソナルコンピュータ等）から供給される光ディスク１２０への記録データ（画像／音声／映像データ等）に対して、光ディスク１２０の規格に応じた所定の変調処理を行うものである。
【００６９】
ライトストラテジ回路３３は、エンコーダ回路３２によって記録データに対して所定の変調処理を施した変調データに基づいて変調スイッチ信号Ｓｍｏｄを生成し、変調スイッチ信号Ｓｍｏｄをスイッチ２０８、２１２に供給する。この結果、変調スイッチ信号Ｓｍｏｄに基づいたスイッチ２０８、２１２のＯＮ／ＯＦＦ切り替えによって、ＬＤ駆動回路２０４に供給される変調信号Ｖｍｏｄ、すなわち、光ディスク１２０へ記録を行うための記録パルスが生成される。
【００７０】
また、ライトストラテジ回路３３には、光ディスク１２０の種類や回転速度によって記録状態が変化することへの対策として、ライトストラテジ回路３３によって生成された記録パルスをレーザ機構に直接送出するのではなく、当該記録パルスを遅延させてレーザ機構に送出するための遅延制御回路３４及びセレクタ３５を設けることが提案されている。例えば、特開平１１−２７３２５２号公報の図２に開示される。
【００７１】
遅延制御回路３４は、図５に示した遅延回路２５と同様に遅延素子が複数段直列に接続されて構成された回路と、当該遅延素子の遅延量を制御するためのＰＬＬ回路を有する。遅延制御回路３４は、エンコーダ回路３２で生成されたＥＦＭ信号等、記録パルスの生成元となる信号を、ＰＬＬ回路によって遅延量が設定された直列接続の遅延素子によって順次遅延させる。
【００７２】
セレクタ３５は、遅延制御回路３４における直列接続の遅延素子からいずれか一つの出力を選択して遅延信号として取り出すものである。この遅延信号に基づいて、様々な記録状態に適した変調スイッチ信号Ｓｍｏｄ、ひいては記録パルスが生成されることとなる。
【００７３】
そこで、光ディスク装置１３０では、図５に示した遅延回路２５を、図５に示したＰＬＬ回路２５３を設けた場合の遅延回路２５と同一構成であるライトストラテジ回路３３の遅延制御回路３４と共用することとする。すなわち、２値化回路２３において生成されたＥＦＭ信号は、遅延制御回路３４における直列接続の遅延素子の入力側に供給されて順次遅延させることとなる。一方、データ保持回路２６は、遅延制御回路３４における直列接続の遅延素子のいずれかより得られたＥＦＭ信号の複数のレベルデータを一括保持することとなる。この結果、光ディスク装置１３０には図５に示したＰＬＬ回路２５３を設けた場合の遅延回路２５を新たに設ける必要がなくなる。そのため、デジタル信号処理回路１５０の回路規模の削減や、消費電力の低減化が図られる。
【００７４】
＜第４実施形態＞
＝＝＝ Ｇｒａｙ Ｚｏｎｅ ＝＝＝
前述した実施形態において、データ保持回路２６を構成するフリップフロップ回路２６０では、入力データ（レベルデータ）とクロック信号は非同期であるため、ＥＦＭ信号が“ＨからＬへ”若しくは“ＬからＨへ”と極性反転される極性反転タイミングと、クロック信号のエッジが“ＨからＬへ”若しくは“ＬからＨへ”と切り替わるエッジタイミングと、の時間差が極めて小さい場合が生じ得る。図８は、この場合における遅延回路２５、データ保持回路２６の動作の様子を示す図である。
【００７５】
図８に示すように、クロック信号のエッジタイミング付近に相当するフリップフロップ回路２６０では、セットアップ・タイム若しくはホールド・タイムに起因して、Ｈ若しくはＬのうちいずれのレベルが保持されたのか不定となる事象が生じうる。ここで、フリップフロップ回路２６０に供給されるクロック信号のエッジタイミングを基準として、セットアップ・タイムとホールド・タイムを含めた期間のことを『ＧｒａｙＺｏｎｅ』と称する。
【００７６】
＝＝＝ Ｇｒａｙ Ｚｏｎｅ対策 ＝＝＝
前述したＧｒａｙＺｏｎｅの対策として、データ保持回路２６において一括保持された複数のレベルデータ夫々について、連続する前後の二つのレベルデータとの相関係数を算定するとともに、当該相関係数に基づいてＥＦＭ信号のレベルの極性反転タイミングを識別する。
【００７７】
そこで、データ処理回路２７は、前述した相関係数を算定するとともに、算定した相関係数に基づいてＥＦＭ信号のレベルの極性反転タイミングを識別する。よって、マイコン３１は、識別されたＥＦＭ信号の極性反転タイミングに基づいて、ＧｒａｙＺｏｎｅを意識することなく、ＥＦＭ信号のＨ／Ｌ区間の長さを識別できる。この結果、ジッタの評価精度がより一層向上する。
【００７８】
図９は、データ処理回路２７に設けたＧｒａｙＺｏｎｅ対策の仕組みの一例を示す図である。
データ処理回路２７は、加算器２７１、加算結果格納レジスタ２７２、閾値格納レジスタ２７３、比較器２７４、比較結果格納レジスタ２７５、を有することとする。
【００７９】
加算器２７１は、データ保持回路２６のフリップフロップ回路２６０夫々に対応づけられて配設される。また、加算器２７１は、データ保持回路２６のフリップフロップ回路２６０夫々に保持されるレベルデータ群のうち、自身に対応するレベルデータと、当該レベルデータと時系列的に連続する前後の二つのレベルデータとの加算を行う。加算結果は、加算結果格納レジスタ２７２に格納されることとする。
【００８０】
なお、遅延回路２５の出力側のレベルデータを保持するフリップフロップ回路２６０に対応づけられた加算器２７１では、前サイクル（ＥＦＭ信号の基準周期１Ｔ前）にデータ保持回路２６に保持された遅延回路２５の入力側のレベルデータを、自身に対応するレベルデータに対し時系列的に前のレベルデータとして用いる。
【００８１】
比較器２７４は、加算結果格納レジスタ２７２夫々に格納された加算結果と、閾値格納レジスタ２７３に格納された所定の閾値と、の比較を行う。この比較結果は、比較結果格納レジスタ２７５に格納されることとする。
【００８２】
つぎに、前述したデータ処理回路２７によって、ＥＦＭ信号の極性反転タイミングが識別される旨を説明する。
例えば、図９に示すように、ＧｒａｙＺｏｎｅに対応するレベルデータを保持するフリップフロップ回路２６０が２つの場合とする。この場合、ＧｒａｙＺｏｎｅに対応する２つのレベルデータは、“１”若しくは“０”のいずれのレベルにも成り得る不定な状態となる。また、その２つのフリップフロップ回路２６０に対して時系列的に前のレベルデータを保持するフリップフロップ回路２６０群と、時系列的に後のレベルデータを保持するフリップフロップ回路２６０群とでは、互いに相反するレベルを保持することとなる。
【００８３】
ここで、データ保持回路２６に保持された複数のレベルデータにおいて、ＨからＬへ切り替わる極性反転タイミングを有することとする。このとき、ＧｒａｙＺｏｎｅに対応する２つのレベルデータを含まない時系列的に連続した３つのレベルデータは、「“１”，“１”，“１”」若しくは「“０”，“０”，“０”」となる。このとき、算定される相関係数は“３”若しくは“０”である。
また、ＧｒａｙＺｏｎｅに対応する２つのレベルデータを両方含む時系列的に連続した３つのレベルデータは、「“１”，“０”，“１”」若しくは「“０”，“１”，“０”」となる。このとき、算定される相関係数は“２”若しくは“１”である。
【００８４】
従って、この場合、ＧｒａｙＺｏｎｅに対応する２つのレベルデータの相関係数は時系列的に「“２”から“１”へ」と必ず切り替わることとなる。そして、データ処理回路２７は、この事象を利用して、図１０に示すように、時系列的に連続した３つのレベルデータの加算結果である相関係数（“３”，“２”，“１”，“０”）と、ＧｒａｙＺｏｎｅに対応する２つのレベルデータの切り替わりを識別するための閾値“１．５”との比較を行う。この結果、データ処理回路２７は、ＧｒａｙＺｏｎｅを意識せず、ＥＦＭ信号の極性反転タイミングをより確実に識別することが可能となる。
【００８５】
なお、データ処理回路２７は、時系列的に連続した３つのレベルデータと、それに対応する相関係数とを対応づけたテーブル情報を予め記憶してもよい。すなわち、データ処理回路２７は、データ保持回路２６に保持された時系列的に連続した３つのレベルデータを取得するとともに、その取得した３つのレベルデータに対応する相関係数を、予め記憶しておいたテーブル情報から求めることで、ＥＦＭ信号の極性反転タイミングをより確実に識別できる。
【００８６】
以上、本発明の実施形態について説明したが、前述した実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、その等価物も含まれるものである。
【図面の簡単な説明】
【００８７】
【図１】本発明の第１実施形態に係る光ディスク装置の構成を示す図である。
【図２】本発明の第１実施形態に係る光ディスク装置の詳細な構成を示す図である。
【図３】本発明の第１実施形態に係るデータ保持回路に一括保持されるレベルデータ内容の具体例を示す図である。
【図４】本発明の第１実施形態に係る光ディスク装置の動作を説明する図である。
【図５】本発明の第２実施形態に光ディスク装置の詳細な構成を示す図である。
【図６】本発明の第３実施形態に係る光ディスク装置の全体的な構成を示す図である。
【図７】本発明の第３実施形態に係るライトストラテジを説明する図である。
【図８】本発明の第４実施形態に係るＧｒａｙＺｏｎｅを説明する図である。
【図９】本発明の第４実施形態に係る光ディスク装置の詳細な構成を示す図である。
【図１０】本発明の第４実施形態に係る光ディスク装置の動作を説明する図である。
【図１１】従来の光ディスク装置の全体的な構成を示す図である。
【符号の説明】
【００８８】
１０ 光ピックアップ １１、１２０ 光ディスク
１２、２２ サーボ回路 １３、２３ ２値化回路
１４ デジタル信号処理回路 １５ ＣＤ−ＲＯＭデコーダ
１６ バッファＲＡＭ １７、３１ マイコン
１８ カウンタ ２０ 光ピックアップ
２０１ ＬＤ(Laser Diode) ２０３ ＰＤ(Photo Detector)
２０４ ＬＤ駆動回路 ２１ ＲＦアンプ
２４ デコーダ回路 ２５ 遅延回路
２５１ 第１遅延素子 ２５３ ＰＬＬ回路
２５４ ＶＣＯ(Voltage Control Oscillator)
２５５ 第２遅延素子 ２５６ インバータ素子
２５７ バイアス回路 ２５８ 第１分周回路
２５９ 第２分周回路
２５０１ 位相比較器 ２５０２ ＬＰＦ(Low Pass Filter)
２６ データ保持回路 ２６０ フリップフロップ回路
２７ データ処理回路 ２７１ 加算器
２７２ 加算結果格納レジスタ ２７３ 閾値格納レジスタ
２７４ 比較器 ２７５ 比較結果格納レジスタ
２８ メモリアクセス制御回路 ２９ メモリ
３０ 統計演算回路 ３２ エンコーダ回路
３３ ライトストラテジ回路 ３４ 遅延制御回路
３５ セレクタ
１００ ＣＤ記録再生装置 １１０、１３０ 光ディスク装置
１４０ アナログ信号処理回路 １５０ デジタル信号処理回路
２０７ ライトパワー設定部 ２１１ バイアスパワー設定部
２０８、２１２ スイッチ
【技術分野】
【０００１】
本発明は、光ディスク装置及び光ディスクの評価方法に関する。
【背景技術】
【０００２】
従来、光ディスクの評価装置として『ジッタメータ』と呼ばれる評価装置が使用されていた（例えば、以下に示す特許文献１を参照）。このような評価装置は、『ジッタ』と呼ばれる光ディスクから得られる再生信号の滲み具合を定量的に評価するものである。しかし、専用のジッタメータは高価であり、簡便にジッタの評価を行うことはできなかった。そこで、光ディスクへ情報の記録及び／又は再生を行う装置（以下、『光ディスク装置』と称する。）を利用してジッタの評価をする方法が提案されている。
【０００３】
図１１は、ジッタ評価機能を有するＣＤ記録再生装置１００を示す図である。
まず、ＣＤ記録再生装置１００における光ディスク１１の通常の再生動作について説明する。
【０００４】
光ピックアップ１０は、光ディスク１１に照射されるレーザ光の反射光を受光し、その反射光の強弱を電圧値の変化として取り出す。サーボ回路１２は、光ディスク１１に記憶されたピット又はランドに対応したデータを光ピックアップ１０によって正しい順序で読み出せるように、光ディスク１１に対する光ピックアップ１０のトラッキングサーボやフォーカスサーボ等を行う。
【０００５】
２値化回路１３は、光ピックアップ１０から出力される電圧値の変化を読み取ってＥＦＭ信号を生成する。このＥＦＭ信号は“Ｈ”と“Ｌ”の繰り返しで形成される。“Ｈ”又は“Ｌ”に相当する期間は、３Ｔから１１Ｔの間にあって９種類ある。なお、“１Ｔ”とは、１ビット間隔で、約２３０ｎｓである。
【０００６】
デジタル信号処理回路１４は、２値化回路１３から供給されるＥＦＭ信号に対してＥＦＭ復調を施す。さらに、ＥＦＭ復調された信号に対してＣＩＲＣ復号を施してＣＤ−ＲＯＭデータを生成する。ＣＤ−ＲＯＭデコーダ１５は、デジタル信号処理回路１４から供給されるＣＤ−ＲＯＭデータに対して誤り検出処理及び誤り訂正処理を行い、ホストコンピュータ（不図示）へ出力する。
【０００７】
バッファＲＡＭ１６は、ＣＤ−ＲＯＭデコーダ１５に接続され、デジタル信号処理回路１４からＣＤ−ＲＯＭデコーダ１５に供給されるＣＤ−ＲＯＭデータを１ブロック単位で一時的に記憶する。バッファＲＡＭ１６は、大量のデータを記憶する必要があるため、一般的にはＤＲＡＭが採用される。
【０００８】
マイコン１７は、ＲＯＭ及びＲＡＭを内蔵したいわゆるワンチップマイコンで構成され、ＲＯＭに記憶された制御プログラムに従ってＣＤ−ＲＯＭデコーダ１５の動作を制御する。同時に、マイコン１７は、ホストコンピュータから供給されるコマンドデータあるいはデジタル信号処理回路１４から供給されるサブコードデータを一旦内蔵のＲＡＭに記憶する。これによりマイコン１７はホストコンピュータからの指示に応答して各部の動作を制御し、ＣＤ−ＲＯＭデコーダ１５からホストコンピュータへ所望のＣＤ−ＲＯＭデータを出力させる。
【０００９】
次に、ＣＤ記録再生装置１００における光ディスク１１のジッタの評価方法について説明する。
【００１０】
光ピックアップ１０、光ディスク１１、サーボ回路１２及び２値化回路１３は、マイコン１７によって光ディスク１１の再生動作と同様の動作を行う。しかし、デジタル信号処理回路１４及びＣＤ−ＲＯＭデコーダ１５は、マイコン１７によって動作が停止され、バッファＲＡＭ１６は再生動作とは異なる動作となる。
【００１１】
カウンタ１８は、２値化回路１３に接続され、２値化回路１３から供給されるＥＦＭ信号を取り込む。そして、カウンタ１８は、ＥＦＭ信号よりも高周波なカウンタクロックによって、ＥＦＭ信号の各Ｈ／Ｌ区間の長さを逐次カウントするとともに、各カウント値をバッファＲＡＭ１６へ順次書き込む。なお、線速度一定のＣＬＶ動作の１倍速動作ではＥＦＭ信号の１Ｔは約２３０ｎｓである。このため、カウンタ１８では、例えば１周期２ｎｓ、すなわち５００ＭＨｚのカウンタクロックを用いてカウント動作が行われる。この場合、ＥＦＭ信号のＨ／Ｌ区間が“３Ｔ（約６９０ｎｓ）”のとき理想カウント値は“３４５”、“４Ｔ”のとき理想カウント値は“４６０”、・・・、“１１Ｔ”のとき理想カウント値は“１２６５”である。
【００１２】
こうした一連の処理が、光ディスク１１に記録された一定領域のデータに対して行われた後、マイコン１７は、バッファＲＡＭ１６に記録された各カウント値を解析し、ジッタの評価を行うのである。
【特許文献１】特開平１１−１６７７２０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ところで、ＣＤ記録再生装置１００のようなジッタの評価機能を有した従来の光ディスク装置では、ＥＦＭ信号のＨ／Ｌ区間の測定精度（分解能）を向上させるべく、カウンタ１８において他の回路に比べてより高周波なカウンタクロックを用いる必要が生じる。しかしながら、より高周波なカウンタクロックが用いられるため、カウンタ１８自身や、カウンタ１８を設けた光ディスク装置全体の消費電力の増大化が免れない。
【００１４】
さらに、フリップフロップ回路を用いたカウンタ１８等の順序回路では、所定の設計基準に基づいて回路規模の増大化を抑えつつも動作可能周波数の制限がなされる。このため、前述したような従来の仕組みでは、回路規模の制約によって、カウンタクロックの高周波化、すなわち、ＥＦＭ信号のＨ／Ｌ区間の測定精度を向上させるには限界があった。
【課題を解決するための手段】
【００１５】
前述した課題を解決するための主たる本発明は、光ディスクに記録された再生信号に基づいて前記光ディスクの評価を行う光ディスク装置において、複数の第１遅延素子を直列接続して構成され、前記再生信号の２値化信号を前記直列接続の一方の側から供給して他方の側に向けて順次遅延させる遅延回路と、前記遅延回路における前記複数の第１遅延素子の少なくとも一つより取得した前記２値化信号のレベルデータを保持するデータ保持回路と、前記レベルデータに基づいて、前記２値化信号が一方のレベル又は他方のレベルを示す旨を識別するプロセッサと、を有することとする。
【発明の効果】
【００１６】
本発明によれば、ジッタの評価精度の向上化に適した光ディスク装置及び光ディスクの評価方法を提供することができる。
【発明を実施するための最良の形態】
【００１７】
＜第１実施形態＞
＝＝＝ 光ディスク装置の構成 ＝＝＝
図２を参照しつつ、図１をもとに、本発明の一実施形態に係る光ディスク装置１１０の構成を説明する。なお、光ディスク装置１１０は、ＣＤ／ＤＶＤメディア等の光ディスク１２０に対してレーザ光を照射し情報の再生を行う装置とする。勿論、光ディスク記録も併せて行う装置としてもよい。
【００１８】
さらに、光ディスク装置１１０は、ジッタと呼ばれる光ディスク１２０から得られる再生信号の滲み具合を定量的に評価する機能を有する。当該ジッタを評価することによって、光ディスク１２０の記録品位や再生品位が評価されることとなる。なお、詳細は後述するが、ジッタは、光ディスク１２０から得られるＥＦＭ信号のＨ／Ｌ区間の測定結果に基づいて定量的に評価される。
【００１９】
光ピックアップ２０は、光ディスク１２０にレーザ光を照射して、光ディスク１２０に記録された情報を再生するものである。なお、光ピックアップ２０は、光ディスク１２０に照射されるレーザ光の反射光を受光し、その反射光の強弱を電圧値の変化として取り出す。
【００２０】
ＲＦアンプ２１は、光ピックアップ２０によって光ディスク１２０から取り出された信号を、後段の処理が取り扱い可能なレベルにまで増幅して、ＲＦ信号（『再生信号』）を生成するものである。また、ＲＦアンプ２１は、自身の増幅率を自動調整するＡＧＣ（Automatic Gain Control）機能や、トラッキングエラー信号やフォーカスエラー信号等の各種サーボ制御信号の生成機能を有する。
【００２１】
サーボ回路１２は、ＲＦアンプ２１で生成されたサーボ制御信号に基づいて、光ピックアップ２０に設けられた各種サーボ機構を制御する。これによって、例えば、光ディスク１２０上のピット又はランドに対応したデータを正しい順序で読み出せるように、光ピックアップ２０のトラッキングサーボやフォーカスサーボ等を行う。
【００２２】
２値化回路２３は、ＲＦアンプ２１で生成されたＲＦ信号が供給されて、このＲＦ信号を２値化するための回路であり、例えば、ＲＦ信号レベルと所定のスライスレベルとの比較を行う比較器によって構成される。このＲＦ信号の２値化信号は、通常モードの場合にはデコーダ回路２４に供給され、光ディスク評価モードの場合には遅延回路２５に供給される。なお、ＲＦ信号の２値化信号とは、ＣＤメディアの場合にはＥＦＭ（８−１４変調）信号であり、ＤＶＤメディアの場合にはＥＦＭ−ＰＬｕｓ（８−１６変調）信号である。後述の説明において、光ディスク１２０はＣＤメディアの場合であり、ＲＦ信号の２値化信号はＥＦＭ信号の場合とする。
【００２３】
デコーダ回路２４は、２値化回路２３から供給されるＥＦＭ信号に対してＥＦＭ復調処理を施す。さらに、ＥＦＭ復調された信号に対してＣＩＲＣ方式の誤り訂正処理を施す。これらのデコード処理された信号が、不図示のＡ／Ｄコンバータを介して、外部出力される。
【００２４】
遅延回路２５は、図２に示すように、複数の第１遅延素子２５１を直列接続した構成を呈しており、ＥＦＭ信号を遅延回路２５の入力側から供給して出力側に向けて順次遅延させるものである。また、第１遅延素子２５１の遅延量ｄｔは、「ＥＦＭ信号の基準周期１Ｔ／第１遅延素子２５１の段数Ｓ」として設定される。
【００２５】
例えば、遅延回路２５を構成する第１遅延素子２５１の段数Ｓが１６段の場合、１つの第１遅延素子２５１の遅延量ｄｔは“Ｔ／１６”に設定される。この場合、遅延回路２５の入力側からＥＦＭ信号が供給されたとき、各第１遅延素子２５１がＥＦＭ信号を順次“Ｔ／１６”毎遅延させることとなる。そして、遅延回路２５上にＥＦＭ信号が伝播された期間が、ＥＦＭ信号の基準周期１Ｔとなるとき、第１遅延素子２５１夫々には入力側から出力側の順に“Ｔ／１６”毎に遅延された信号のレベルデータ（Ｈ又はＬ）がバッファされた状態となる。
【００２６】
データ保持回路２６は、図２に示すように、遅延回路２５における各第１遅延素子２５１のうちいずれかより取得したＥＦＭ信号の複数のレベルデータを一括保持するものである。具体的には、データ保持回路２６は、一括保持するレベルデータの数に応じた複数のフリップフロップ回路２６０を有する。複数のフリップフロップ回路２６０は、遅延回路２５より取得したＥＦＭ信号の複数のレベルデータ夫々が入力されて、共通のクロック信号に基づいて一括保持する。
【００２７】
なお、データ保持回路２６は、図２に示すように、遅延回路２５の第１遅延素子２５１夫々から取得したレベルデータ、すなわち各第１遅延素子２５１全てのレベルデータを一括保持してもよいし、遅延回路２５の第１遅延素子２５１のうち所定数置き（例えば、偶数番目毎若しくは奇数番目毎）に取得したレベルデータを一括保持してもよい。
【００２８】
データ処理回路２７は、データ保持回路２６において保持された複数のレベルデータに対して、マイコン３１が解析しやすいデータフォーマットへと変換するものである。なお、データ処理回路２７における処理は、マイコン３１が実施してもよいが、マイコン３１の処理負荷を軽減するために、データ処理回路２７を設けた方が好適である。
【００２９】
なお、データ処理回路２７における処理とは、例えば、つぎのような処理となる。データ保持回路２６に保持された状態の複数のレベルデータは、ＥＦＭ信号のどの１Ｔ期間に相当するレベルデータ群に属するかが不明である。このため、データ処理回路２７は、データ保持回路２６から少なくとも３Ｔ以上の期間に相当するレベルデータ群を解析し、当該レベルデータ群におけるＨからＬ若しくはＬからＨへの極性反転タイミングを識別する。そして、識別された極性反転タイミングに基づいて、ＥＦＭ信号のＨ／Ｌ区間データや、そのＨ／Ｌ区間がいずれの極性であるかを示すＨ／Ｌ極性データを生成する。
【００３０】
メモリアクセス制御回路２８は、メモリ２９へのアクセス（書き込み／読み出し）を制御するものである。例えば、メモリアクセス制御回路２８は、データ処理回路２７において生成されたデータを、メモリ２９の所定の記憶領域へと書き込むための制御を行う。なお、メモリ２９は、マイコン３１がアクセス可能なＤＲＡＭやＳＤＲＡＭ等の記憶装置である。
【００３１】
統計演算回路３０は、メモリアクセス制御回路２８を介して、メモリ２９に記憶されたＥＦＭ信号の測定データを読み出し、各種統計演算を施した結果を再びメモリ２９の所定の記憶領域へと書き込むものである。例えば、統計演算回路３０は、ＥＦＭ信号の各Ｈ／Ｌ区間（３Ｔ〜１１Ｔ）の出現頻度を算定することとなる。
【００３２】
マイコン３１は、光ディスク装置１１０全体の制御を司るプロセッサである。特に、マイコン３１は、データ保持回路２６において一括保持された複数のレベルデータに基づいて、ＥＦＭ信号のＨ／Ｌ区間の長さを識別するものである。例えば、マイコン３１は、統計演算回路３０によってメモリ２９に書き込まれたＥＦＭ信号の各Ｈ／Ｌ区間（３Ｔ〜１１Ｔ）の出現頻度をヒストグラム化してジッタを定量的に評価する。なお、ジッタの評価は、ヒストグラムに限られず、平均値や分散値等のその他の統計量の計算で実施しても良い。
【００３３】
＝＝＝ 光ディスク装置の動作の具体例 ＝＝＝
図３をもとに、データ保持回路２６が、遅延回路２５から複数のレベルデータを一括保持する場合の実施態様を説明する。
【００３４】
遅延回路２５上でのＥＦＭ信号の伝播期間が、ＥＦＭ信号の基準周期１Ｔとなるとき、遅延回路２５を構成する第１遅延素子２５１夫々には、遅延回路２５の入力側から出力側の順に、順次遅延された信号のレベルデータ（Ｈ又はＬ）がバッファされた状態となる。そこで、データ保持回路２６は、ＥＦＭ信号の基準周期１Ｔを経過する毎に、遅延回路２５から取得したＥＦＭ信号の基準周期１Ｔに相当する複数のレベルデータを一括保持するのである。
【００３５】
図４をもとに、データ保持回路２６において一括保持された複数のレベルデータがジッタの評価に利用される場合の実施態様を説明する。なお、同図には、遅延回路２５を構成する第１遅延素子２５１の段数Ｓが４段であり、データ保持回路２６には４段の第１遅延素子２５１夫々の遅延信号が供給される４つのフリップフロップ回路２６０が設けられる場合を示してある。
【００３６】
同図に示す例では、期間Ａから期間Ｆまでの計６Ｔの期間にわたって、データ保持回路２６に一括保持されたレベルデータ群により、Ｈレベル期間５Ｔに相当するＥＦＭ信号を観測することができる。
【００３７】
そこで、データ処理回路２７は、期間Ａから期間Ｆまでの間にデータ保持回路２６に一括保持されたレベルデータ群を解析する。この結果、期間Ａに対応するレベルデータ“０００１”によって、ＥＦＭ信号のＬからＨへの極性反転タイミングを識別する。また、期間Ｂから期間Ｅまでのレベルデータが連続して“１”である旨を識別する。さらに、期間Ｆに対応するレベルデータ“１１１０”によって、ＥＦＭ信号のＨからＬへの極性反転タイミングを識別する。
【００３８】
この結果、データ処理回路２７は、期間Ａ及び期間Ｆで識別された極性反転タイミングに基づいて、Ｈレベル期間５Ｔに相当するＥＦＭ信号の実測長を示すＨ／Ｌ区間データや、そのＨ／Ｌ区間データがＨである旨を示すＨ／Ｌ極性データを生成する。そして、これらの実測データは、メモリアクセス制御回路２８を介して、メモリ２９の所定の記憶領域へと書き込まれるのである。
【００３９】
また、同図に示す例で、期間Ｆから期間Ｉまでの計４Ｔの期間にわたって、データ保持回路に一括保持されたレベルデータ群によって、Ｌレベル期間３Ｔに相当するＥＦＭ信号が観測される。この場合のデータ処理回路２７の処理は、前述したＨレベル期間５Ｔに相当するＥＦＭ信号の場合と同様であるため説明を省略する。
【００４０】
＝＝＝ 効果の実例 ＝＝＝
前述した実施形態において、データ保持回路２６において一括保持された複数のレベルデータは、遅延回路２５から一括して取得されたデータであり、遅延回路２５の遅延量に応じた期間（例えば、ＥＦＭ信号の基準周期１Ｔ）あたりの各サンプルデータに相当する。ここで、マイコン３１は、光ディスク評価に際してＥＦＭ信号のＨ／Ｌ区間の長さを識別すべく、遅延回路２５の遅延量に応じた期間あたりの各サンプルデータを一度に参照できる。
【００４１】
すなわち、前述した実施形態によれば、図１１に示したカウンタ１８を用いた従来方式のように、ＥＦＭ信号の各Ｈ／Ｌ区間をカウンタクロックに基づいて逐次測定する処理が不要となる。このため、ＥＦＭ信号の各Ｈ／Ｌ区間の測定精度（分解能）を向上させる際、従来方式におけるカウンタクロックの高周波化等に伴う各種制約がなくなる。
【００４２】
また、前述した実施形態において、データ保持回路２６を構成する複数のフリップフロップ回路２６０では、共通のクロック信号に基づいて遅延回路２５から取得した複数のレベルデータを一括保持することとなる。すなわち、前述した実施形態では、従来方式のようにカウンタクロックによって逐次測定を行わない。
【００４３】
よって、従来方式と同様な測定精度を得る際、複数のフリップフロップ回路２６０に用いられる共通のクロック信号は、従来方式のカウンタクロックと比べて低周波なクロックを用いることができる。例えば、従来方式におけるカウンタクロックの周波数を“ｆ１”、取得されるレベルデータの数すなわちフリップフロップ回路２６０の数を“ｎ”とした場合、前述した実施形態では、従来方式と同様な測定精度を得る際には、複数のフリップフロップ回路２６０に用いられる共通のクロック信号は“ｆ１／ｎ”となる。
【００４４】
また、前述した実施形態において、データ保持回路２６は、遅延回路２５を構成する第１遅延素子２５１夫々から取得したレベルデータを一括保持する場合、ＥＦＭ信号の各Ｈ／Ｌ区間の測定精度を最大にできる。
【００４５】
また、前述した実施形態において、データ保持回路２６が、遅延回路２５を構成する第１遅延素子２５１のうち所定数置きに取得したレベルデータを一括保持する場合、データ保持回路２６のフリップフロップ回路２６０の個数を減少させて回路規模を縮小できる。
【００４６】
＜第２実施形態＞
＝＝＝ ＰＬＬ回路による遅延調整 ＝＝＝
ところで、前述した実施形態において、遅延回路２５を構成する第１遅延素子２５１は、温度変化や製造ばらつき等の要因によって、各遅延量にばらつきが生じ得る。そこで、遅延回路２５の遅延量を高精度に設定したい場合は、図５に示すような遅延回路２５の遅延量を制御するためＰＬＬ回路２５３を設けることとする。
【００４７】
まず、図５に示すＰＬＬ回路２５３を設けた場合の遅延回路２５の構成を説明する。
【００４８】
ＰＬＬ回路２５３は、ＶＣＯ２５４、第１分周回路２５８、第２分周回路２５９、位相比較器２５０１、ＬＰＦ２５０２を有する。
【００４９】
ＶＣＯ２５４は、複数の第２遅延素子２５５がリング状に接続される。具体的には、複数の第２遅延素子２５５が直列接続されており、最終段の第２遅延素子２５５の出力がインバータ素子２５６を介して初段の第２遅延素子２５５の入力に負帰還されることとなる。
【００５０】
また、第２遅延素子２５５夫々の一方の電源端子にはバイアス回路２５７で発生したバイアス電圧Ｖｂが供給され、第２遅延素子２５５夫々の他方の電源端子にはＬＰＦ２５０２から制御電圧Ｖｔが供給されて構成される。すなわち、ＶＣＯ２５４は、各第２遅延素子２５５の遅延量が制御電圧Ｖｔに基づいて制御されるものである。
【００５１】
第１分周回路２５８は、ＶＣＯ２５４の出力信号を“１／ｎ”に分周するものである。第２分周回路２５９は、ＰＬＬ回路２５３の外部から供給される基準クロック信号を“１／ｍ”に分周するものである。
【００５２】
位相比較器２５０１は、第１分周回路２５８の分周信号と、第２分周回路２５９の分周信号との位相比較を行うものである。なお、第１分周回路２５８及び第２分周回路２５９を設けない場合、位相比較器２５０１は、ＶＣＯ２５４の出力信号と基準クロック信号と位相比較を行うこととなる。
【００５３】
ＬＰＦ２５０２は、位相比較器２５０１の出力信号に応じた制御電圧Ｖｔを生成するものである。なお、位相比較器２５０１において生成された制御信号は、一般的に、チャージポンプ回路を介してＬＰＦ２５０２に出力される。
【００５４】
遅延回路２５は、前述したように、直列接続された第１遅延素子２５１によってＥＦＭ信号を順次遅延させるものである。なお、第１遅延素子２５１夫々の一方の電源端子にはバイアス回路２５７から供給されたバイアス電圧Ｖｂが供給され、第１遅延素子２５１夫々の他方の電源端子にはＬＰＦ２５０２から制御電圧Ｖｔが供給される。
【００５５】
つぎに、ＰＬＬ回路２５３を設けた場合の遅延回路２５の動作を説明する。
まず、ＰＬＬ回路２５３が、位相比較器２５０１において位相差をなくすべく制御電圧Ｖｔの制御を行った結果、ロック状態となる。このとき、ＶＣＯ２５４の出力周波数ｆ１、基準クロック信号の周波数ｆ０とすると、（数式１）：「ｆ１／ｎ ＝ ｆ２／ｍ」の関係が成立する。
【００５６】
一方、ＶＣＯ２５４では、ＬＰＦ２５０２からの制御電圧Ｖｔによって第２遅延素子２５５夫々の遅延量ｄｔが設定されており、初段の第２遅延素子２５５に入力された信号が各第２遅延素子２５５によって順次遅延される。そして、最終段の第２遅延素子２５５では信号が反転されて初段の第２遅延素子２５５に帰還される。よって、（数式２）：「ＶＣＯ２５４出力の半周期Ｔ／２＝遅延量ｄｔ×第２遅延素子２５５の段数Ｓ」の関係が成立する。
【００５７】
そして、前述した（数式１）及び（数式２）を用いて、つぎの（数式３）：「ｄｔ＝（ｍ／ｎ）・（１／２Ｓ・ｆ０）」の関係が成立する。すなわち、第２遅延素子の段数Ｓと分周比ｍ、ｎを決定すれば、第２遅延素子２５５の遅延量ｄｔは、基準クロック信号の周波数ｆ０のみに依存する一定な値となる。
【００５８】
さらに、遅延回路２５を構成する第１遅延素子２５１は、ＶＣＯ２５４を構成する第２遅延素子２５５と同様な構成であり、第２遅延素子２５５と同様にバイアス電圧Ｖｂ及び制御電圧Ｖｔが供給される。このため、遅延回路２５の第１遅延素子２５１の遅延量は、ＶＣＯ２５４の第２遅延素子２５５の遅延量ｄｔと同一となり、ＰＬＬ回路２５３のロック時には、基準クロック信号の周波数ｆ０に依存した一定な値となるのである。
【００５９】
このように、遅延回路２５にＰＬＬ回路２５３を設けることによって、温度変化や製造バラツキ等の様々な要因に伴う第１遅延素子２５１の遅延量の変動を抑制して安定化させることができる。また、この結果、ＥＦＭ信号の各Ｈ／Ｌ区間の測定を安定して行うことが可能となる。
【００６０】
＜第３実施形態＞
＝＝＝ ライトストラテジ回路との共用化 ＝＝＝
図６は、本発明のその他の実施形態に係る光ディスク装置１３０の構成を示す図である。なお、図１に示す光ディスク装置１１０と同一の構成要素については同一の符号を付して説明は省略する。
【００６１】
光ディスク装置１３０は、光ピックアップ２０、アナログ信号処理回路１４０、デジタル信号処理回路１５０、マイコン３１、によって構成され、光ディスク１２０にレーザ光を照射して情報の記録再生を行う装置とする。
【００６２】
光ピックアップ２０は、ＬＤ２０１、ＦＭＤ２０２、ＰＤ２０３、ＬＤ駆動回路２０４、その他、対物レンズや各種サーボ機構を備える。
【００６３】
ＬＤ２０１は、ＬＤ駆動回路２０４から供給される駆動電流ＩＬＤに基づいて、光ディスク１２０に対して記録／再生を行うためのレーザ光を出射する発光素子である。なお、ＬＤ２０１の駆動方式（ライトストラテジ）としては、光ディスク１２０が追記型光ディスクの場合、図７に示すようなマルチパルス変調方式のパターンが用いられる。すなわち、トップパルスとマルチパルスによる記録パルスによって１つの記録マークを生成するようにして、記録マークに生ずる熱分布を制御するのである。なお、記録パルスは、ライトパワーＰｗとバイアスパワーＰｂの２値のパワーレベルで形成される。
【００６４】
ＰＤ２０３は、光ディスク１２０からの反射光の一部を受光して、この受光光量に比例した受光電流ＩＰＤを生成する受光素子である。この受光電流ＩＰＤは電圧に変換されてＲＦアンプ２１に供給される。この結果、ＲＦアンプ２１では、ＲＦ信号や各種サーボ制御信号が生成される。
ＬＤ駆動回路２０４は、スイッチ２０８、２１２のＯＮ／ＯＦＦを切り替えることで生成される変調信号Ｖｍｏｄに基づいて、ＬＤ２０１を駆動するための駆動電流ＩＬＤを生成する。
【００６５】
アナログ信号処理回路１４０は、光ディスク駆動用アナログ信号処理を行うものである。例えば、アナログ信号処理回路１４０は、ＲＦ信号や各種サーボ制御信号を生成するＲＦアンプ２１を有する。
【００６６】
ライトパワー設定部２０７は、ライトパワー信号ＶＷＤＣを生成し、スイッチ２０８がＯＮした場合に、ＬＤ駆動回路２０４に供給される。
バイアスパワー設定部２１１は、バイアスパワー信号ＶＢＤＣを生成し、スイッチ２１２がＯＮした場合に、ＬＤ駆動回路２０４に供給される。
よって、ＬＤ駆動回路２０４は、ライトパワー設定部２０７で生成されたライトパワー信号ＶＷＤＣと、バイアスパワー設定部２１１で生成されたバイアスパワー信号ＶＢＤＣとが合成された変調信号Ｖｍｏｄに基づいてＬＤ２０１を駆動することとなる。この結果、図７に示すように、ライトパワー値Ｐｗとバイアスパワー値Ｐｂで形成される記録パルスが、ＬＤ２０１から出力される。
【００６７】
デジタル信号処理回路１５０は、デジタルサーボ処理やエンコード／デコード処理等、光ディスク制御用デジタル信号処理を行うものである。すなわち、図１に示す点線枠内の光ピックアップ２０及びＲＦアンプ２１を除いた構成要素が、デジタル信号処理回路１５０に設けられる。また、光ディスク装置１３０は、光ディスク記録を行うべく、エンコーダ回路３２、ライトストラテジ回路３３を更に有する。
【００６８】
エンコーダ回路３２は、外部装置（パーソナルコンピュータ等）から供給される光ディスク１２０への記録データ（画像／音声／映像データ等）に対して、光ディスク１２０の規格に応じた所定の変調処理を行うものである。
【００６９】
ライトストラテジ回路３３は、エンコーダ回路３２によって記録データに対して所定の変調処理を施した変調データに基づいて変調スイッチ信号Ｓｍｏｄを生成し、変調スイッチ信号Ｓｍｏｄをスイッチ２０８、２１２に供給する。この結果、変調スイッチ信号Ｓｍｏｄに基づいたスイッチ２０８、２１２のＯＮ／ＯＦＦ切り替えによって、ＬＤ駆動回路２０４に供給される変調信号Ｖｍｏｄ、すなわち、光ディスク１２０へ記録を行うための記録パルスが生成される。
【００７０】
また、ライトストラテジ回路３３には、光ディスク１２０の種類や回転速度によって記録状態が変化することへの対策として、ライトストラテジ回路３３によって生成された記録パルスをレーザ機構に直接送出するのではなく、当該記録パルスを遅延させてレーザ機構に送出するための遅延制御回路３４及びセレクタ３５を設けることが提案されている。例えば、特開平１１−２７３２５２号公報の図２に開示される。
【００７１】
遅延制御回路３４は、図５に示した遅延回路２５と同様に遅延素子が複数段直列に接続されて構成された回路と、当該遅延素子の遅延量を制御するためのＰＬＬ回路を有する。遅延制御回路３４は、エンコーダ回路３２で生成されたＥＦＭ信号等、記録パルスの生成元となる信号を、ＰＬＬ回路によって遅延量が設定された直列接続の遅延素子によって順次遅延させる。
【００７２】
セレクタ３５は、遅延制御回路３４における直列接続の遅延素子からいずれか一つの出力を選択して遅延信号として取り出すものである。この遅延信号に基づいて、様々な記録状態に適した変調スイッチ信号Ｓｍｏｄ、ひいては記録パルスが生成されることとなる。
【００７３】
そこで、光ディスク装置１３０では、図５に示した遅延回路２５を、図５に示したＰＬＬ回路２５３を設けた場合の遅延回路２５と同一構成であるライトストラテジ回路３３の遅延制御回路３４と共用することとする。すなわち、２値化回路２３において生成されたＥＦＭ信号は、遅延制御回路３４における直列接続の遅延素子の入力側に供給されて順次遅延させることとなる。一方、データ保持回路２６は、遅延制御回路３４における直列接続の遅延素子のいずれかより得られたＥＦＭ信号の複数のレベルデータを一括保持することとなる。この結果、光ディスク装置１３０には図５に示したＰＬＬ回路２５３を設けた場合の遅延回路２５を新たに設ける必要がなくなる。そのため、デジタル信号処理回路１５０の回路規模の削減や、消費電力の低減化が図られる。
【００７４】
＜第４実施形態＞
＝＝＝ Ｇｒａｙ Ｚｏｎｅ ＝＝＝
前述した実施形態において、データ保持回路２６を構成するフリップフロップ回路２６０では、入力データ（レベルデータ）とクロック信号は非同期であるため、ＥＦＭ信号が“ＨからＬへ”若しくは“ＬからＨへ”と極性反転される極性反転タイミングと、クロック信号のエッジが“ＨからＬへ”若しくは“ＬからＨへ”と切り替わるエッジタイミングと、の時間差が極めて小さい場合が生じ得る。図８は、この場合における遅延回路２５、データ保持回路２６の動作の様子を示す図である。
【００７５】
図８に示すように、クロック信号のエッジタイミング付近に相当するフリップフロップ回路２６０では、セットアップ・タイム若しくはホールド・タイムに起因して、Ｈ若しくはＬのうちいずれのレベルが保持されたのか不定となる事象が生じうる。ここで、フリップフロップ回路２６０に供給されるクロック信号のエッジタイミングを基準として、セットアップ・タイムとホールド・タイムを含めた期間のことを『ＧｒａｙＺｏｎｅ』と称する。
【００７６】
＝＝＝ Ｇｒａｙ Ｚｏｎｅ対策 ＝＝＝
前述したＧｒａｙＺｏｎｅの対策として、データ保持回路２６において一括保持された複数のレベルデータ夫々について、連続する前後の二つのレベルデータとの相関係数を算定するとともに、当該相関係数に基づいてＥＦＭ信号のレベルの極性反転タイミングを識別する。
【００７７】
そこで、データ処理回路２７は、前述した相関係数を算定するとともに、算定した相関係数に基づいてＥＦＭ信号のレベルの極性反転タイミングを識別する。よって、マイコン３１は、識別されたＥＦＭ信号の極性反転タイミングに基づいて、ＧｒａｙＺｏｎｅを意識することなく、ＥＦＭ信号のＨ／Ｌ区間の長さを識別できる。この結果、ジッタの評価精度がより一層向上する。
【００７８】
図９は、データ処理回路２７に設けたＧｒａｙＺｏｎｅ対策の仕組みの一例を示す図である。
データ処理回路２７は、加算器２７１、加算結果格納レジスタ２７２、閾値格納レジスタ２７３、比較器２７４、比較結果格納レジスタ２７５、を有することとする。
【００７９】
加算器２７１は、データ保持回路２６のフリップフロップ回路２６０夫々に対応づけられて配設される。また、加算器２７１は、データ保持回路２６のフリップフロップ回路２６０夫々に保持されるレベルデータ群のうち、自身に対応するレベルデータと、当該レベルデータと時系列的に連続する前後の二つのレベルデータとの加算を行う。加算結果は、加算結果格納レジスタ２７２に格納されることとする。
【００８０】
なお、遅延回路２５の出力側のレベルデータを保持するフリップフロップ回路２６０に対応づけられた加算器２７１では、前サイクル（ＥＦＭ信号の基準周期１Ｔ前）にデータ保持回路２６に保持された遅延回路２５の入力側のレベルデータを、自身に対応するレベルデータに対し時系列的に前のレベルデータとして用いる。
【００８１】
比較器２７４は、加算結果格納レジスタ２７２夫々に格納された加算結果と、閾値格納レジスタ２７３に格納された所定の閾値と、の比較を行う。この比較結果は、比較結果格納レジスタ２７５に格納されることとする。
【００８２】
つぎに、前述したデータ処理回路２７によって、ＥＦＭ信号の極性反転タイミングが識別される旨を説明する。
例えば、図９に示すように、ＧｒａｙＺｏｎｅに対応するレベルデータを保持するフリップフロップ回路２６０が２つの場合とする。この場合、ＧｒａｙＺｏｎｅに対応する２つのレベルデータは、“１”若しくは“０”のいずれのレベルにも成り得る不定な状態となる。また、その２つのフリップフロップ回路２６０に対して時系列的に前のレベルデータを保持するフリップフロップ回路２６０群と、時系列的に後のレベルデータを保持するフリップフロップ回路２６０群とでは、互いに相反するレベルを保持することとなる。
【００８３】
ここで、データ保持回路２６に保持された複数のレベルデータにおいて、ＨからＬへ切り替わる極性反転タイミングを有することとする。このとき、ＧｒａｙＺｏｎｅに対応する２つのレベルデータを含まない時系列的に連続した３つのレベルデータは、「“１”，“１”，“１”」若しくは「“０”，“０”，“０”」となる。このとき、算定される相関係数は“３”若しくは“０”である。
また、ＧｒａｙＺｏｎｅに対応する２つのレベルデータを両方含む時系列的に連続した３つのレベルデータは、「“１”，“０”，“１”」若しくは「“０”，“１”，“０”」となる。このとき、算定される相関係数は“２”若しくは“１”である。
【００８４】
従って、この場合、ＧｒａｙＺｏｎｅに対応する２つのレベルデータの相関係数は時系列的に「“２”から“１”へ」と必ず切り替わることとなる。そして、データ処理回路２７は、この事象を利用して、図１０に示すように、時系列的に連続した３つのレベルデータの加算結果である相関係数（“３”，“２”，“１”，“０”）と、ＧｒａｙＺｏｎｅに対応する２つのレベルデータの切り替わりを識別するための閾値“１．５”との比較を行う。この結果、データ処理回路２７は、ＧｒａｙＺｏｎｅを意識せず、ＥＦＭ信号の極性反転タイミングをより確実に識別することが可能となる。
【００８５】
なお、データ処理回路２７は、時系列的に連続した３つのレベルデータと、それに対応する相関係数とを対応づけたテーブル情報を予め記憶してもよい。すなわち、データ処理回路２７は、データ保持回路２６に保持された時系列的に連続した３つのレベルデータを取得するとともに、その取得した３つのレベルデータに対応する相関係数を、予め記憶しておいたテーブル情報から求めることで、ＥＦＭ信号の極性反転タイミングをより確実に識別できる。
【００８６】
以上、本発明の実施形態について説明したが、前述した実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、その等価物も含まれるものである。
【図面の簡単な説明】
【００８７】
【図１】本発明の第１実施形態に係る光ディスク装置の構成を示す図である。
【図２】本発明の第１実施形態に係る光ディスク装置の詳細な構成を示す図である。
【図３】本発明の第１実施形態に係るデータ保持回路に一括保持されるレベルデータ内容の具体例を示す図である。
【図４】本発明の第１実施形態に係る光ディスク装置の動作を説明する図である。
【図５】本発明の第２実施形態に光ディスク装置の詳細な構成を示す図である。
【図６】本発明の第３実施形態に係る光ディスク装置の全体的な構成を示す図である。
【図７】本発明の第３実施形態に係るライトストラテジを説明する図である。
【図８】本発明の第４実施形態に係るＧｒａｙＺｏｎｅを説明する図である。
【図９】本発明の第４実施形態に係る光ディスク装置の詳細な構成を示す図である。
【図１０】本発明の第４実施形態に係る光ディスク装置の動作を説明する図である。
【図１１】従来の光ディスク装置の全体的な構成を示す図である。
【符号の説明】
【００８８】
１０ 光ピックアップ １１、１２０ 光ディスク
１２、２２ サーボ回路 １３、２３ ２値化回路
１４ デジタル信号処理回路 １５ ＣＤ−ＲＯＭデコーダ
１６ バッファＲＡＭ １７、３１ マイコン
１８ カウンタ ２０ 光ピックアップ
２０１ ＬＤ(Laser Diode) ２０３ ＰＤ(Photo Detector)
２０４ ＬＤ駆動回路 ２１ ＲＦアンプ
２４ デコーダ回路 ２５ 遅延回路
２５１ 第１遅延素子 ２５３ ＰＬＬ回路
２５４ ＶＣＯ(Voltage Control Oscillator)
２５５ 第２遅延素子 ２５６ インバータ素子
２５７ バイアス回路 ２５８ 第１分周回路
２５９ 第２分周回路
２５０１ 位相比較器 ２５０２ ＬＰＦ(Low Pass Filter)
２６ データ保持回路 ２６０ フリップフロップ回路
２７ データ処理回路 ２７１ 加算器
２７２ 加算結果格納レジスタ ２７３ 閾値格納レジスタ
２７４ 比較器 ２７５ 比較結果格納レジスタ
２８ メモリアクセス制御回路 ２９ メモリ
３０ 統計演算回路 ３２ エンコーダ回路
３３ ライトストラテジ回路 ３４ 遅延制御回路
３５ セレクタ
１００ ＣＤ記録再生装置 １１０、１３０ 光ディスク装置
１４０ アナログ信号処理回路 １５０ デジタル信号処理回路
２０７ ライトパワー設定部 ２１１ バイアスパワー設定部
２０８、２１２ スイッチ
【特許請求の範囲】
【請求項１】
光ディスクに記録された再生信号に基づいて前記光ディスクの評価を行う光ディスク装置において、
複数の第１遅延素子を直列接続して構成され、前記再生信号の２値化信号を前記直列接続の一方の側から供給して他方の側に向けて順次遅延させる遅延回路と、
前記遅延回路における前記複数の第１遅延素子の少なくとも一つより取得した前記２値化信号のレベルデータを保持するデータ保持回路と、
前記レベルデータに基づいて、前記２値化信号が一方のレベル又は他方のレベルを示す旨を識別するプロセッサと、
を有することを特徴とする光ディスク装置。
【請求項２】
基準クロックと出力信号とに基づいて制御電圧を生成し、前記制御電圧に基づいて発振する前記出力信号を生成するＰＬＬ回路を更に有しており、
前記遅延回路は、前記制御電圧に基づいて前記各第１遅延素子の遅延量を制御すること、を特徴とする請求項１に記載の光ディスク装置。
【請求項３】
前記データ保持回路は、前記レベルデータの数に応じた複数のフリップフロップ回路を有しており、
前記複数のフリップフロップ回路は、前記遅延回路より取得した前記２値化信号の複数のレベルデータ夫々が入力されて保持すること、を特徴とする請求項１又は２に記載の光ディスク装置。
【請求項４】
前記データ保持回路は、前記遅延回路の前記第１遅延素子夫々から取得した前記レベルデータを一括保持すること、を特徴とする請求項３に記載の光ディスク装置。
【請求項５】
前記データ保持回路は、前記遅延回路の前記第１遅延素子のうち所定数置きに取得した前記レベルデータを一括保持すること、を特徴とする請求項３に記載の光ディスク装置。
【請求項６】
前記光ディスクへの記録データに対して所定の変調処理を施した変調データに基づいて前記光ディスクへ記録を行うための記録パルスを生成するとともに、前記記録パルスの生成元となる信号の遅延量を制御するための遅延制御回路を設けたライトストラテジ回路を有しており、
前記遅延回路は、前記ライトストラテジ回路に設けられた前記遅延制御回路と共用化したこと、を特徴とする請求項１又は２に記載の光ディスク装置。
【請求項７】
前記データ保持回路において一括保持された複数のレベルデータ夫々の、連続する複数のレベルデータとの相関係数に基づいて、前記保持された複数のレベルデータの極性を識別する、データ処理回路を更に有しており、
前記プロセッサは、前記データ処理回路において識別された極性に基づいて、前記２値化信号が一方のレベル及び他方のレベルを示す旨を識別すること、を特徴とする請求項３に記載の光ディスク装置。
【請求項８】
前記データ処理回路は、前記データ保持回路において一括保持された複数のレベルデータ夫々に対して、前後の連続する二つのレベルデータと加算した結果を前記相関係数とし、前記加算した結果と所定の閾値との比較結果に基づいて前記極性を識別すること、を特徴とする請求項７に記載の光ディスク装置。
【請求項９】
光ディスクに記録された再生信号に基づいて行う光ディスクの評価方法において、
直列接続された複数の第１遅延素子に対し、前記再生信号の２値化信号を前記直列接続の一方の側から供給して他方の側に向けて順次遅延させる工程と、
前記直列接続における前記複数の第１遅延素子の少なくとも一つより取得した前記２値化信号のレベルデータを保持する工程と、
前記レベルデータに基づいて、前記２値化信号が一方のレベル又は他方のレベルを示す旨を識別する工程と、
を有することを特徴とする光ディスクの評価方法。
【請求項１】
光ディスクに記録された再生信号に基づいて前記光ディスクの評価を行う光ディスク装置において、
複数の第１遅延素子を直列接続して構成され、前記再生信号の２値化信号を前記直列接続の一方の側から供給して他方の側に向けて順次遅延させる遅延回路と、
前記遅延回路における前記複数の第１遅延素子の少なくとも一つより取得した前記２値化信号のレベルデータを保持するデータ保持回路と、
前記レベルデータに基づいて、前記２値化信号が一方のレベル又は他方のレベルを示す旨を識別するプロセッサと、
を有することを特徴とする光ディスク装置。
【請求項２】
基準クロックと出力信号とに基づいて制御電圧を生成し、前記制御電圧に基づいて発振する前記出力信号を生成するＰＬＬ回路を更に有しており、
前記遅延回路は、前記制御電圧に基づいて前記各第１遅延素子の遅延量を制御すること、を特徴とする請求項１に記載の光ディスク装置。
【請求項３】
前記データ保持回路は、前記レベルデータの数に応じた複数のフリップフロップ回路を有しており、
前記複数のフリップフロップ回路は、前記遅延回路より取得した前記２値化信号の複数のレベルデータ夫々が入力されて保持すること、を特徴とする請求項１又は２に記載の光ディスク装置。
【請求項４】
前記データ保持回路は、前記遅延回路の前記第１遅延素子夫々から取得した前記レベルデータを一括保持すること、を特徴とする請求項３に記載の光ディスク装置。
【請求項５】
前記データ保持回路は、前記遅延回路の前記第１遅延素子のうち所定数置きに取得した前記レベルデータを一括保持すること、を特徴とする請求項３に記載の光ディスク装置。
【請求項６】
前記光ディスクへの記録データに対して所定の変調処理を施した変調データに基づいて前記光ディスクへ記録を行うための記録パルスを生成するとともに、前記記録パルスの生成元となる信号の遅延量を制御するための遅延制御回路を設けたライトストラテジ回路を有しており、
前記遅延回路は、前記ライトストラテジ回路に設けられた前記遅延制御回路と共用化したこと、を特徴とする請求項１又は２に記載の光ディスク装置。
【請求項７】
前記データ保持回路において一括保持された複数のレベルデータ夫々の、連続する複数のレベルデータとの相関係数に基づいて、前記保持された複数のレベルデータの極性を識別する、データ処理回路を更に有しており、
前記プロセッサは、前記データ処理回路において識別された極性に基づいて、前記２値化信号が一方のレベル及び他方のレベルを示す旨を識別すること、を特徴とする請求項３に記載の光ディスク装置。
【請求項８】
前記データ処理回路は、前記データ保持回路において一括保持された複数のレベルデータ夫々に対して、前後の連続する二つのレベルデータと加算した結果を前記相関係数とし、前記加算した結果と所定の閾値との比較結果に基づいて前記極性を識別すること、を特徴とする請求項７に記載の光ディスク装置。
【請求項９】
光ディスクに記録された再生信号に基づいて行う光ディスクの評価方法において、
直列接続された複数の第１遅延素子に対し、前記再生信号の２値化信号を前記直列接続の一方の側から供給して他方の側に向けて順次遅延させる工程と、
前記直列接続における前記複数の第１遅延素子の少なくとも一つより取得した前記２値化信号のレベルデータを保持する工程と、
前記レベルデータに基づいて、前記２値化信号が一方のレベル又は他方のレベルを示す旨を識別する工程と、
を有することを特徴とする光ディスクの評価方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図１０】
【図１１】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図１０】
【図１１】
【図８】
【図９】
【公開番号】特開２００６−１２７６２０（Ｐ２００６−１２７６２０Ａ）
【公開日】平成１８年５月１８日（２００６．５．１８）
【国際特許分類】
【出願番号】特願２００４−３１３３５９（Ｐ２００４−３１３３５９）
【出願日】平成１６年１０月２８日（２００４．１０．２８）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
【公開日】平成１８年５月１８日（２００６．５．１８）
【国際特許分類】
【出願日】平成１６年１０月２８日（２００４．１０．２８）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
[ Back to top ]