再生信号処理装置
【課題】 ディジタル情報記録装置のデータ転送レートの高速化に対応するためには、高速に動作する情報復号装置が必要となり、回路規模、消費電力、復号遅延の増加となってしまう。
【解決手段】 記録媒体１から得られた再生波形をＡ／Ｄ(アナログ・ディジタル)変換器４によってディジタル化した情報に対して、１／２位相が遅れたデータを用いてＰＲ等化を行うＰＲ等化器５と、そのＰＲ等化装置におけるフィルタ係数を適応的に学習する適応等化係数算出器６と、その等化波形に対して、パスメモリからの出力結果を選別するによりパスメモリ長を削減した最尤復号を行うビタビ復号器７を用いて、再生性能を向上させながら、消費電力を低減し、復号遅延を削減したＰＲＭＬ情報処理装置８を提供する。
【解決手段】 記録媒体１から得られた再生波形をＡ／Ｄ(アナログ・ディジタル)変換器４によってディジタル化した情報に対して、１／２位相が遅れたデータを用いてＰＲ等化を行うＰＲ等化器５と、そのＰＲ等化装置におけるフィルタ係数を適応的に学習する適応等化係数算出器６と、その等化波形に対して、パスメモリからの出力結果を選別するによりパスメモリ長を削減した最尤復号を行うビタビ復号器７を用いて、再生性能を向上させながら、消費電力を低減し、復号遅延を削減したＰＲＭＬ情報処理装置８を提供する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＲＭＬ（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ Ｍａｘｉｍｕｍ Ｌｉｋｅｌｉｈｏｏｄ）信号処理方式を用いた再生信号処理装置において、再生波形を適応的に等化する適応等化装置および、その復号方式に関するものである。
【背景技術】
【０００２】
近年、情報記録再生用の記録媒体としてＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）又はＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）が使用されている。それらの記録媒体に記録されている情報を再生する場合において、より読み取る能力の高い再生信号処理装置を要求されている。
【０００３】
特にＤＶＤは、ＣＤに比べ記録密度が高いため、ＤＶＤの再生波形は、符号間干渉の影響を受け、再生波形が歪んでしまう。例えば、ＤＶＤは、８ビットの情報を１６ビットの符号語に変調するＥＦＭ（Ｅｉｇｈｔ ｔｏ Ｆｏｕｒｔｅｅｎ Ｍｏｄｕｌａｔｉｏｎ）変調を用いているため、基準長をＴとしたとき、ピット長は３Ｔ〜１１Ｔ乃至１４Ｔとなっている。ピットの長さが正確に３Ｔ〜１１Ｔ乃至１４Ｔであることが望ましいが、例えば、記録可能なＤＶＤの記録品質が悪い場合、ピット長が正しく形成されていないものや、再生専用のＤＶＤにおいてもピット長が正しく形成されていないものがあるため、再生波形が歪んでしまう。さらに、高倍速でＤＶＤの情報を読み取るために再生信号処理装置は高速にデータ処理を行う必要があるが、アナログ信号処理系である、光ピックアップ４６（図１１）、ＦＥＰ（Ｆｒｏｎｔ Ｅｎｄ Ｐｒｏｃｅｓｓｏｒ）４７（図１１）によって再生波形の通過に必要な周波数特性の不足による郡遅延特性の劣化によって再生信号の歪みがさらに増加する現象が発生している。
【０００４】
それらの再生波形に対して単純に信号振幅のみで二値化することによってディジタルデータの「１」乃至「０」を判定してしまうと、そのピット形成が正しく形成されていない状態や、アナログ信号処理系の周波数通過帯域による郡遅延特性の劣化による再生波形の歪みによってデータの読み取り誤りを生じ、信頼性が著しく損なわれたデータとして読み出してしまい、ＢＥＲ（Ｂｉｔ Ｅｒｒｏｒ Ｒａｔｅ）を悪化してしまいデータの読み出しができなくなってしまう。
【０００５】
そこで、近年、高い再生能力を有する再生信号処理装置としてＰＲＭＬ検出方式が注目されている。ＰＲＭＬ検出方式は、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、書き換え可能な光ディスク等の高密度記録されている記録媒体に対する信号処理方式として利用されている技術であり、波形等化技術であるパーシャルレスポンス方式と最尤復号法の一つであるビタビ復号法を組み合わせた方式で、Ｓ／Ｎ（信号対雑音）比の低い再生信号や、非線形歪みの多い再生信号から正しいデータを復号する方式である。
図１１は、一般的なＰＲＭＬ検出方式の信号処理を行う情報再生装置の構成を示すブロック図である。記録媒体４５に対して光ピックアップ４６からレーザーを照射する。その反射光の強弱を検出することによって記録媒体４５に記録されているデータを読み取り、アナログ電気信号に変換する。
【０００６】
ＦＥＰ４７は、読み出された再生信号を増幅し、ゲインを調整し、高域のノイズ成分を除去し、必要な帯域を強調する処理を行う。ＦＥＰ４７からの出力信号は、Ａ／D変換器４８により、アナログ信号をディジタル信号に変換される。
そのディジタル信号は、ＰＲＭＬ検出装置５１におけるトランスバーサルフィルタ、又はＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）フィルタにより構成される
ＰＲ等化器４９に入力される。
【０００７】
その等化装置について、図２に示すようなＤＶＤの光再生特性であるＭＴＦ（Ｍｕｔｕａｌ Ｔｒａｎｓｆｅｒ Ｆｕｎｃｔｉｏｎ）特性からＤＶＤにおける信号帯域は規格化周波数における１／４以下の帯域に集中していることを利用して、図３に示すような１Ｔ（Ｔ：１チャネルビットあたりの時間）遅延する遅延器４２を２つ使い２Ｔごとに乗算器４３を挿入し、その乗算結果を加算する加算器４４から構成され、低消費電力化を行っているものがある。
【０００８】
一般に、ＭＴＦ特性に近い周波数特性を持つＰＲ方式ほど有利なパーシャルレスポンス方式と考えられているが、また、ＰＲ長の長いＰＲ方式を用いた場合、ビタビ復号器２５の回路規模がＰＲ長とともに回路規模が指数関数的に増加するため、ＰＲ長の短いＰＲ方式を用いるといったことを考慮した場合、その両方を満たすＰＲ方式として、ＰＲ（１、２、２、１）方式と、ＰＲ（３、４、４、３）方式であるＰＲ（ａ、ｂ、ｂ、ｃ）がそれにあたる。
【０００９】
このＰＲ方式に最適なタップ係数を適当等化係数算出装置５０（図１１）によって求め、ＰＲ等化器４９（図１１）によって、そのタップ係数を用いて波形等化される。
その最適なタップ係数を算出する方式としてＬＭＳ（Ｌｅａｓｔ Ｍｅａｎ Ｓｑｕａｒｅ）アルゴリズムがあり、そのアルゴリズムを用いた適応等化係数算出器５０（図１１）について説明する。
【００１０】
ＬＭＳアルゴリズムは、ＰＲ等化器出力値と、その等化目標値との差である等化誤差信号の二乗値を最小にするＰＲ等化器４９（図１１）のタップ係数を随時更新学習することによって算出することである。ＬＭＳアルゴリズムの一般的なタップ係数の更新式を次式に示す。
【００１１】
Ｃｉ（ｔ＋１）＝Ｃｉ（ｔ）＋μ×ｅ（ｔ）×ｘｉ（ｔ） 式（１）
（但し、ｔ＝０、１、２、３、・・・）
式（１）においてＣｉは時刻ｔのｉ番目のタップ係数、Ｃｉ（ｔ＋１）は更新されたｉ番目のタップ係数、μはループゲイン、ｅ（ｔ）は時刻ｔにおける等化誤差、ｘｉ（ｔ）はｉ番目に対するＦＩＲフィルタの入力値を示していて、ｉ番目に対する等化誤差ｅ（ｔ）とＦＩＲフィルタの入力値ｘｉを積算したものをＬＭＳアルゴリズムにおける相関値という。
【００１２】
そのＰＲ等化器４９（図１１）によって意図的に与えられた波形干渉を利用した復号方式であり、ＰＲ方式によって推定される値とビタビ復号器入力信号の差が小さくなるような符号系列を復号していく最尤復号法のひとつであるビタビ復号法を行い記録媒体に記録されているディジタルデータを復号することができる。
【００１３】
図６に一般的なビタビ復号器２５の構成を示す。ビタビ復号器は、ＰＲ等化器出力信号とＰＲ方式から推定される推定値によって尤度情報を算出するブランチメトリック２６と、パスメトリック２７（ＡＣＳ：Ａｄｄ Ｃｏｍｐａｒｅ Ｓｅｌｅｃｔ）によってレジスタ２８で保存している一時刻前の尤度情報と前記ブランチメトリックの出力から尤度の高い情報系列を判別していき、その判別された情報から最も尤度情報が高いと考えられるパスを選別するためパスメモリ２９と、そのパスメモリの出力結果からさらに尤度の高い情報を選択する出力選択器から構成されている。
【００１４】
ここで、ＤＶＤに用いられているＥＦＭ変調方式の特徴である同じ符号が３つ以上連続するといった特徴とＰＲ（ａ、ｂ、ｂ、ａ）方式に限定したビタビ復号器について説明す
る。その前記ビタビ復号器における状態遷移を図７に示す。この図において、ＥＦＭ変調方式の特徴である同じ符号が３つ以上連続することから状態はＳ０〜Ｓ５の６状態に分けることができ、状態Ｓｉから状態Ｓｊに遷移するパスを示し、それぞれのパスにおける推定値を次式によって求める。
【００１５】
推定値＝ａ×ｃｋ＋ｂ×ｃｋ−１＋b×ｃｋ−２＋a×ｃｋ−３ 式（２）
式（２）におけるa、ｂはＰＲ（ａ、ｂ、ｂ、ａ）方式のａ、ｂを示し、ｃｋ、ｃｋ−１、ｃｋ−２、ｃｋ−３は時刻ｋ、ｋ−１、ｋ−２、ｋ−３における記録系列ｃを示している。
【００１６】
このビタビ復号器における状態遷移を図にしたものが、図８に示すトレリス線図となる（特許文献１参照）。
【特許文献１】特開２０００−１２３４８７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、従来のＰＲＭＬ検出装置において、高倍速再生に対応するためには、ＰＲ等化器、適応等化係数算出器及びビタビ復号器を高速に動作させる必要がある。
その高速に動作さ対応させるためには、ＰＲ等化器、適応等化係数算出器及びビタビ復号器におけるさまざまな演算に対してパイプライン処理や並列処理を行う必要があるが、その処理を行うことによって回路規模が増加し、消費電力も増加してしまう。
さらに、パイプライン処理や並列処理に伴って、光ピックアップから信号を得て、復号結果を求めるまでの時間が増加してしまう。
【００１８】
その回路規模を減少させる手法として、図２のＭＴＦ特性を考慮したＰＲ等化器（図３）があるが、図２に示すＰＲ（１、２、２、１）方式、又はＰＲ（３、４、４、３）方式は１／４以上の帯域を使用しているのに対して、回路規模を優先してしまい１／４以下の帯域の信号を制御するような構成になっているため等化目標であるＰＲ方式に対して、取り扱う周波数帯域のミスマッチのために、十分な波形等化を行いにくく、そのＰＲ等化器のタップ係数を自動的に学習する適応等化係数算出器５０（図１１）においても不安定な制御になってしまう。そのため、ＰＲＭＬ検出装置が不安定な状態になってしまいＰＲＭＬ検出装置５１（図１１）の特性劣化を招いている。
【００１９】
本発明は、上記のような問題点を解決するためになされたものであり、記録媒体１（図１）に記録されているディジタルデータを読み取る手段として、回路規模及び消費電力を抑え、かつ、出力遅延を減少させながら再生性能を向上させることが可能となるＰＲＭＬ検出装置５（図１）を提供することを目的とする。
【課題を解決するための手段】
【００２０】
前記課題を解決するために、本発明のＰＲＭＬ検出装置は、同じ符号が３つ以上連続する制約を有する記録符号によりディジタル記録されている記録媒体からディジタルデータを復調する手段として、チャネルビットの規格化周波数の１／３を制御するためのＦＩＲ(Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ)フィルタにより構成されるＰＲ等化器と、前記ＰＲ等化器のタップ係数を適応的に学習する適応等化係数算出器と、前記ＰＲ等化器の出力結果を復号する際に、出力遅延を可変する機能を有するビタビ復号器によって最尤復号を行うことを特徴とするもとのである。
【００２１】
さらに、入力信号を１Ｔ（Ｔ：１チャネルビットあたりの時間）遅延する遅延素子を２個ずつ直列に接続されたＮ個の遅延器と、入力信号に対して１／２位相が遅れた信号を１Ｔ遅延する遅延素子を２個ずつ直列に接続されたM個の遅延器と、N個の第一の遅延器とM
個の第二の遅延器に２Ｔごとに乗算器を有し外部から入力可能な複数のタップ係数と乗算を行い、前記乗算器の出力を加算する加算器から構成されることを特徴とするものである。
【００２２】
さらに、Ａ／Ｄ変換器においてチャネルレートによるサンプリングさせたデータおいて１／２位相が後れた信号を生成する補間器を有し、前記補間器の出力を、前記１／２位相が遅れた信号を１Ｔ遅延する遅延素子を２個ずつ直列に接続されたＭ個の遅延器に入力することを特徴とするものである。
【００２３】
さらに、ＰＲＭＬ検出装置におけるＰＲ等化器において、Ａ／Ｄ変換器においてチャネルレートの２倍のクロックでサンプリングされたデータにおいて、１／２位相が遅れた信号を、前記１／２位相が遅れた信号を１Ｔずつ遅延する遅延素子に入力することを特徴とするものである。
【００２４】
さらに、前記ＰＲ等化器において、ＰＲ等化器において、Ａ／Ｄ変換器においてチャネルレートの２倍のクロックでサンプリングされたデータにおいて、１／２位相が遅れた信号を、前記１／２位相が遅れた信号を１Ｔずつ遅延する遅延素子に入力することを特徴とするものである。
【００２５】
さらに、ＰＲＭＬ検出装置における補間器において、Ａ／Ｄ変換器において、サンプリングされたデータと、その１Ｔ前にサンプリングされたデータから直線補間することで1／２位相が遅れた信号を生成することを特徴とするものである。
【００２６】
さらに、ＰＲＭＬ検出装置におけるＰＲ等化器において、前記補間器から出力される１／２位相が後れた信号と、Ａ／Ｄ変換器においてチャネルレートの２倍でサンプリングにより得られる１／２位相が後れた信号とを外部制御によって可変することを特徴とするものである。
【００２７】
さらに、ＰＲＭＬ検出装置における適応等化係数算出器において、前記ＰＲ等化器の出力と等化目標値との差から求めた等化誤差と前記ＰＲ等化器の入力波形との相関値を求める相関演算器において、等化誤差の情報における符号情報と前記ＰＲ等化器の入力波形の符号情報から相関値の符号情報を求め、相関値の大きさは、前記ＰＲ等化器の入力波形のデータを用いることを特徴とするものである。
【００２８】
さらに、ＰＲＭＬ検出装置における適応等化係数算出器において、前記相関演算器の出力において、ゲインを可変する機能を有するルールフィルタゲイン設定器と、前記ループフィルタゲイン設定器の出力を積分する積分器を行うことを特徴とするものである。
さらに、請求項１に記載のＰＲＭＬ検出装置におけるビタビ復号器において、ブランチメトリック演算器と、パスメトリック演算器と、パスメモリと、復号結果選択器から構成され、前記復号結果選択器において、前記パスメモリの出力を二つ毎の組に分けて、前記各組において、一致した場合は、前記パスメモリの出力を復号結果の候補として残し、また、一致しない場合は、その組における前記パスメモリの出力は復号結果の候補から除外し、前記復号結果の候補として残った組に対して二つの組毎に分けて前期操作を行い、前記操作を一組になるまで行い、その一組をビタビ復号器の復号結果として出力する機能を有することを特徴とするものである。
【００２９】
さらに、ＰＲＭＬ検出装置におけるビタビ復号器において、パスメメモリ長を外部制御によって可変することを特徴とするものである。
【発明の効果】
【００３０】
本発明に係わるＰＲＭＬ検出装置によれば、規格化周波数の１／３を制御するためのＦＩＲフィルタにより構成されるＰＲ等化器により、ＭＴＦ特性と等化目標であるＰＲ特性に対して安定的な等化特性を得ることが可能となる。
【００３１】
また、本発明に係わるＰＲＭＬ検出装置によれば、１Ｔ遅延する遅延素子を２個ずつ直列に接続されたN個の遅延器と、入力信号に対して１／２位相が遅れた信号を１Ｔ遅延する遅延素子を２個ずつ直列に接続されたＭ個の遅延器と、N個の第一の遅延器とＭ個の第二の遅延器に２Ｔごとに乗算器を有し外部から入力可能な複数のタップ係数と乗算を行い、前記乗算器の出力を加算する加算器から構成されているため、乗算器を少ない増加分で安定的なＰＲ等化器を実現することが可能となる。
【００３２】
また、本発明に係わるＰＲＭＬ検出装置によれば、チャネルレートサンプリングされたデータによって、１／２位相が遅れた信号を生成する補間器を用いて生成するため、チャネルレートサンプリングされたデータに対して１／２位相が送れたデータを生成することが可能となる。
【００３３】
また、本発明に係わるＰＲＭＬ検出装置によれば、チャネルレートの２倍のクロックでサンプリングされたデータにおける１／２位相が遅れた信号をＰＲ等化器に入力するためＰＲ等化器による等化特性を安定させることができる。
【００３４】
また、本発明に係わるＰＲＭＬ検出装置によれば、チャネルレートサンプリングされたデータに対しても１／２位相が遅れた信号を直線補間によって簡易的に算出するため、回路規模を抑えることができる。
【００３５】
また、本発明に係わるＰＲＭＬ検出装置によれば、Ａ／Ｄ変換器においてサンプリングモードをチャネルレートサンプリングと２倍のチャネルレートサンプリングで切り替えることで、サンプリングが早い場合は、チャネルレートサンプリングで補間器を用いて１／２位相が遅れたデータを生成し、遅い倍速では２倍のチャネルレートサンプリングで１／２位相が遅れたデータを生成することでより倍速に応じてＰＲ等化器を使い分けることが可能となる。
【００３６】
また、本発明に係わるＰＲＭＬ検出装置によれば、直線補間による補間器によって１／２位相が遅れたデータを生成することによって、回路規模を抑えたＰＲ等化を行うことが可能となる。
【００３７】
また、本発明のＰＲＭＬ検出装置において、ＰＲ等化器のタップ係数を適応的に算出する場合に、相関演算器において、等化誤差の情報における符号情報と前記ＰＲ等化器の入力波形の符号情報から相関値の符号情報を求め、相関値の大きさは、前記ＰＲ等化器の入力波形のデータを用いることによって、乗算器を用いないため回路削減が可能となる。
【００３８】
また、本発明のＰＲＭＬ検出装置において、パスメモリからの出力を２つ毎の組に分けて一致確認を行うことによって、復号結果を選択することにより、回路規模を抑えた方法によってビタビ復号器の復号結果の信頼度を向上することが可能となる。
【００３９】
また、本発明のＰＲＭＬ検出装置において、パスメモリ長を外部制御に可変することによって復号遅延を削減することが可能となる。
【発明を実施するための最良の形態】
【００４０】
以下、本発明の実施の形態を、図面を参照しながら説明する。
【００４１】
（実施の形態１）
本実施の形態によるＰＲＭＬ検出装置は、チャネルビットの規格化周波数の１／３の信号帯域を制御するためのＰＲ等化器や、回路規模、消費電力を削減した適応等化係数算出器や、出力遅延を可変することができるビタビ復号器を用いることによって高倍速動作に対応したものである。
【００４２】
図１は、本実施の形態に係わるＰＲＭＬ検出装置の構成を示すブロック図である。図において、１は記録媒体、２は光ピックアップ、３は読み出された再生信号を増幅し、ゲインを調整し、高域のノイズ成分を除去し、必要な帯域を強調する処理を行うＦＥＰ、４はアナログ信号をディジタル信号に変換するＡ／Ｄ変換器、５はＡ／Ｄ変換されたディジタル信号をＰＲ方式に波形等化するＰＲ等化器、６はＰＲ等化器５におけるタップ係数を自動学習することによって算出する適応等化係数算出器、７は前記ＰＲ等化器の出力信号に対して最尤復号を行うビタビ復号器である。
【００４３】
図１に示すＰＲ等化器５は、Ａ／Ｄ変換によってＦＥＰ３から出力されたアナログ信号をディジタル変換された信号に対して、各ＰＲ方式に適応したフィルタ係数を適応等化係数算出器６によって算出し、そのフィルタ係数を用いて波形等化するためのものである。ＰＲ等化器として一般的に用いられているＦＩＲフィルタは、１Ｔの遅延素子が直列に接続され、前記遅延素子１つに対して1つの乗算器を挿入し、前記乗算器の出力を加算する加算器から構成される。しかし、ＦＥＰ３における郡遅延劣化を補正するためには、できるだけ長い時間幅を持つＦＩＲフィルタを構成しなければならない。
しかし、長い時間幅のＦＩＲフィルタを構成した場合、１Ｔの遅延素子１つに対して1つの乗算器を用いた場合は、回路規模が増大してしまう。
【００４４】
そこで、図２に示すようなＤＶＤの光再生特性であるＭＴＦ特性において、ＤＶＤにおける信号帯域は規格化周波数における１／４以下の帯域に集中しているという特徴を利用して、図３に示すような１Ｔ遅延する遅延器４２を二つ使い、２Ｔごとに乗算器４３を挿入し、その乗算器出力を加算する加算器４４から構成されるようなＰＲ等化器４９を用いて、回路規模を抑え、低消費電力化を行っているものがある。
【００４５】
しかし、上記ＰＲ等化装置４９は回路規模を優先してしまい、等化目標であるＰＲ方式、例えば、図２に示すような、ＰＲ（１、２、２、１）方式やＰＲ（３、４、４、３）方式のように、図３のような構成のＰＲ等化器４９では、周波数特性が１／４以上の帯域の信号を制御できない構成になっているため、等化目標であるＰＲ（１、２、２、１）方式やＰＲ（３、４、４、３）方式に対して、取り扱う周波数帯域のミスマッチのために、十分な波形等化を行うことは難しくなる。さらに、そのＰＲ等化装置４９のタップ係数を自働的に算出する適応等化係数算出器においても、その周波数帯域のミスマッチの影響によって、動作が不安定になってしまう。
【００４６】
そこで、以上の理由から本実施の形態におけるＰＲ等化器５を図４のように構成する。このＰＲ等化器５は、A／D変換によってサンプリングされたPR等化器入力信号が、１Ｔ遅延する遅延素子を２個ずつ直列に接続された遅延器１０と、入力信号に対して１／２位相の遅れた信号を１Ｔ遅延する遅延素子を２個ずつ直列に接続された遅延器１１と、それぞれ２Ｔごとに乗算器１５を挿入し外部から入力可能な複数の係数と乗算を行い、その乗算器１５の出力を加算する加算器１６から構成されている。このＰＲ等化器５によって制御可能な周波数範囲が１／３となる。
【００４７】
したかって、ＰＲ等化器５によって制御可能な周波数範囲が１／３と拡張されたため、ＭＴＦ特性の低域に信号成分が集中している部分と、ＰＲ（１、２、２、１）方式や、ＰＲ（３、４、４、３）方式における出力ゲインが最初にゼロになる点の周波数帯域から、
より安定した波形等化特性を得ることができると考えられる。また、ＰＲ方式としては、ＰＲ（１、２、２、１）方式やＰＲ（３、４、４、３）方式のようなＰＲ（ａ、ｂ、ｂ、ａ）方式や、これら以外のＰＲ方式でも良い。
【００４８】
また、例えば、１４Ｔの時間幅を制御できるＰＲ等化器について、回路規模に多きく影響する乗算器の数を比較した場合、一般的な１Ｔの遅延素子１つに対して1つの乗算器を用いた場合は１４個必要で、１Ｔ遅延する遅延器４２を二つ使い２Ｔごとに乗算器４３を挿入した場合は７個必要となり、本発明におけるＰＲ等化器５は、乗算器が９個で１４Ｔの時間幅を制御できるため、回路規模の増加を抑えて、且つ安定したＰＲ等化特性を得ることが可能となる。
【００４９】
ここで、ＰＲ等化器５において、１／２位相が遅れた信号は、Ａ／Ｄ変換器４によってチャネルクロックでサンプリングされたデータと、その１Ｔ前にサンプリングされたデータを用いて補間器１２で直線補間することによって生成される。
【００５０】
また、１／２位相が遅れた信号を生成する手段として、補間器１２を使用しないで、Ａ／Ｄ変換器４においてチャネルクロックの２倍でサンプリングすることによって、１／２位相が遅れたデータを生成し、そのデータを遅延器１１に入力する方法も考えられ、実際サンプリングしたデータを用いることによって、直線補間によって算出した場合よりもよい等化特性を得ることが可能であると考えられる。
【００５１】
また、１／２位相が遅れた信号を生成する手法として、補間器１２で直線補間によって生成する方法と、Ａ／Ｄ変換器４において実際にサンプリングされたデータを用いる方法の両方を備えるＰＲ等化器５で、それをレジスタ１４などの外部制御によってセレクタ１３の切り替え及び、Ａ／Ｄ変換器４の動作を切り替えることが可能なＰＲ等化器５も考えられる。
【００５２】
次に、適応等化係数算出器６について説明する。適応等化係数算出器は、ＰＲ等化器５によって等化目標である等化目標であるＰＲ方式に波形等化するために必要なタップ係数を算出する装置である。そのタップ係数を算出する手法としてＬＭＳアルゴリズムを使用している。ＬＭＳアルゴリズムは、ＰＲ等化器出力値と、その等化目標値との差である等化誤差の二乗値を最小にするのタップ係数を自動的に随時更新学習することによって算出する方法である。
【００５３】
図５に本実施形態である適応等化係数算出器６を示し、その適応等化係数算出器６について説明する。適応等化係数算出器６は、レジスタ２１による外部制御によって設定可能なＰＲ方式の等化目標値２０と、ＰＲ等化器出力信号からレベル判別によって二値化信号を生成する仮二値化判定器１８から、ＰＲ等化器５の出力信号に対する等化目標値を選択し、その等化目標値とＰＲ等化器５の出力信号から等化誤差を求める。一般的にその等化誤差とＰＲ等化器入力信号を乗算することによって相関値を算出する相関演算器２２によって、タップ係数を更新する基準となる信号を生成する。その相関値にループフィルタのゲインを設定するループフィルタゲイン設定２３があり、そのループフィルタゲイン設定２３の出力値を積分する積分器２４がある。
【００５４】
しかし、一般的な形式の適応等化係数算出器５０では、相関値を求める相関演算器において、タップ数の数だけ乗算器が存在しているため、算出するタップ数によっては乗算器の数が多くなり、回路規模の増大を招いてしまう。
【００５５】
そこで、本発明における適応等化係数算出器６は、等化誤差信号の符号情報とＰＲ等化器入力信号の符号情報から相関値の符号情報を得て、相関値における値の大きさについて
はＰＲ等化器入力信号の振幅情報を用いて算出する。これによって従来の適応等化係数算出器５０では、タップ数の数だけ存在した乗算器がすべて不要となり、回路規模の削減及び、演算時間の短縮といった効果がある。
【００５６】
したがって、ＰＲ等化器５において乗算器は増加したが、適応等化係数算出装置６においてフィルタ係数を更新させるための相関値を求める乗算器が不要になるため、全体では回路規模の削減が可能となり、また、安定的なＰＲ等化特性を得ることができ、且つ、ＰＲＭＬ検出器としての性能の向上も可能となる。
【００５７】
次に、最尤復号法の一つであるビタビ復号器７について説明する。これは、ＰＲ等化器５によって、ＰＲ（１、２、２、１）方式又はＰＲ（３、４、４、３）方式のようなＰＲ（ａ、ｂ、ｂ、ａ）方式に波形等化された波形に対するビタビ復号器を例として紹介する。
ビタビ復号器７は、一般的に図６に示す構成となり、ＰＲ等化器出力信号とＰＲ方式から推定される推定値によって尤度情報を算出するブランチメトリック２６と、パスメトリック２７によってレジスタ２８で保存している一時刻前の尤度情報と前記ブランチメトリックの出力から尤度の高い情報系列を判別していき、その判別情報から最も確からしい、即ち、尤度情報が高いと考えられる復号結果を判別するためのパスメモリ２９と、そのパスメモリ２９の出力結果から復号結果を選択する出力選択器３０から構成されている。
【００５８】
ここで、ＰＲ（ａ、ｂ、ｂ、ａ）方式に対するビタビ復号器は、状態数が８状態で枝の数が１６本となるが、同じ符号が３つ以上連続する記録系列を持つ符号語を用いている場合は、存在しない状態と枝を削除することができ、図７で示すようなＳ０〜Ｓ５の６状態とそれに対する枝が８本となる。そして、ビタビ復号器において、最も確からしい系列を求めるために、ある程度の過去の情報を蓄積して、その蓄積した情報をもとに復号結果を得ている。その過去の情報を蓄積する手段として、図７で示されるＳ０〜Ｓ５の６つの状態に対応したパスメモリ２９がある。そのパスメモリ２９は図９で示すような、パスメトリック２７でパスを選択するパス選択ＳＥＬ０、ＳＥＬ１によってセレクタ３３を制御し、パスメモリの内容を記憶するＦＦ（Ｆｌｉｐ Ｆｌｏｐ）３２の値を随時更新していくことによって復号系列を算出する。
【００５９】
パスメモリ２９において、その６状態のパスメモリ２９の出力がすべて一致した場合は、マージ状態と呼ばれ、どれを選択しても同じ結果となるが、もしパスメモリ２９の出力が異なる場合はノーマージ状態と呼ばれ、どの状態のパスメモリの出力を復号結果とすることによって値が異なってしまう。
【００６０】
そこで、復号結果を補償する手段として、ノーマージ状態を発生しにくくするために、さらに長いパスメモリをもつものを用いることも考えられるが、復号遅延が増加してしまい、さらに回路希望も増加してしまう。
【００６１】
また、その他に、ノーマージが発生した場合においても、尤度の高い復号結果を選択する方式として、６つの状態に対応したパスメトリックにおいて、最も小さいパスメトリックの値を持つ状態におけるパスメモリ２９からの出力を復号結果として選択するような方式があるが、それぞれの状態においてパスメトリックを大小比較し、その中かで最も小さいパスメトリックがどれであるかを求める必要があるが、例で示す６状態よりさらに状態数の多いビタビ復号器においては、その演算に必要な回路が増加してしまう。
【００６２】
そこで、そのノーマージが発生した場合においても、回路規模を抑えたかたちで尤度の高い復号結果を選択する方法を図１０に示す。６つの状態から２つの組毎に状態を分けて、一致検出器１〜３（２７〜２９）のそれぞれにおいて「１」又は「０」が一致した場合
は、そのパスメモリの出力を復号結果の候補として残し、また、一致しない場合は、その組における前記パスメモリの出力は復号結果の候補から除外する。そして、一致検出器４（３０）、一致検出器５（３１）で一組になるまで行い、その残った組に対する状態のパスメモリ出力値を復号結果として選択する。
【００６３】
これを用いることで、単純な方法によって復号結果を選別することができパスメモリ長が短い場合においてノーマージが発生した場合においても、より正しい復号結果を得ることが可能となる。また、この方式は、状態数が多いビタビ復号器においても回路規模の増加が少ないため有効である。
【００６４】
また、ビタビ復号器に入力される信号が生成されるまでの信号処理方式が異なり、ビタビ復号器に入力するまでの演算遅延が異なった場合においても、パスメモリ長を上記手法によって可変してもビタビ復号器における性能劣化がないため、そのパスメモリの長さの切り替えを外部レジスタによって制御することによって、ビタビ復号器に入力するまでの演算遅延が異なった場合においても、ピックアップから復号結果を求めるまでの復号遅延を同じにすることが可能となる。
【産業上の利用可能性】
【００６５】
本発明に係るＰＲＭＬ検出装置は、記録媒体の高密度化及び高倍速化に伴う再生波形の歪みを低減し、かつ、回路規模及び消費電力を削減するために、回路規模を抑えながら再生性能を向上させる機能を有するＰＲ等化器と適応等化係数算出器と、復号遅延を可変可能なビタビ復号器から構成され、高倍速におけるＤＶＤ再生に対するＰＲＭＬ検出装置として有用である。また、Ｂｌｕ−ｒａｙディスク等の次世代の高密度記録された光ディスクの再生波形に対するＰＲＭＬ検出装置の用途にも応用できる。
【図面の簡単な説明】
【００６６】
【図１】本発明におけるＰＲＭＬ検出方式の信号処理を行うＰＲＭＬ検出装置の構成を示すブロック図
【図２】各種ＰＲ方式の周波数特性とＭＴＦ特性を示す図
【図３】従来のＰＲ等化器の構成を示すブロック図
【図４】本発明におけるＦＩＲ型のＰＲ等化器を示す図
【図５】本発明におけるＬＭＳアルゴリズムを用いた適応等化係数算出器を示す図
【図６】一般的なビタビ復号器の構成を示す図
【図７】ＥＦＭ変調された符号語に対するＰＲ（ａ、ｂ、ｂ、ａ）方式におけるビタビ復号器の状態遷移を示す図
【図８】ＥＦＭ変調された符号語に対するＰＲ（ａ、ｂ、ｂ、ａ）方式におけるビタビ復号器のメトリックを示す図
【図９】ＥＦＭ変調された符号語に対するＰＲ（ａ、ｂ、ｂ、ａ）方式におけるビタビ復号器のパスメモリを示す図
【図１０】本発明におけるパスメモリの出力選択機能を示す図
【図１１】一般的なＰＲＭＬ検出方式の信号処理を行う情報再生装置の構成を示すブロック図
【符号の説明】
【００６７】
１、４５ 記録媒体
２、４６ 光ピックアップ
３、４７ ＦＥＰ
４、４８ Ａ／Ｄ変換器
５ ＰＲ等化器
６ 適応等化係数算出器
７ ビタビ復号器
８ ＰＲＭＬ検出装置
９ ＰＲ等化器
１０ ２Ｔ間隔の遅延素子
１１ １／２位相が遅れたデータ用２Ｔ間隔の遅延素子
１２ 補間器
１３ チャネルサンプリング、２倍サンプリング用入力切り替え装置
１４ チャネルサンプリング、２倍サンプリング外部切り替え装置
１５、４３ 乗算器
１６、４４ 加算器
１７ 適応等化係数算出器
１８ 仮二値化判定器
１９ 等化誤差演算器
２０ 等化目標値
２１ 等化目標値外部制御装置
２２ 相関演算器
２３ ループゲイン設定器
２４ 積分器
２５ ビタビ復号器
２６ ブランチメトリック
２７ パスメトリック
２８ パスメトリックの遅延器
２９ パスメモリ
３０ パスメモリ出力選択器
３１ パスメモリ初期値
３２ パスメモリ内部のＦＦ
３３ パス選択用の選択器
３４ 復号結果選択器
３５ パスメモリ
３６ 復号結果選択器
３７ 一致検出器１
３８ 一致検出器２
３９ 一致検出器３
４０ 一致検出器４
４１ 一致検出器５
４２ １Ｔ遅延素子
【技術分野】
【０００１】
本発明は、ＰＲＭＬ（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ Ｍａｘｉｍｕｍ Ｌｉｋｅｌｉｈｏｏｄ）信号処理方式を用いた再生信号処理装置において、再生波形を適応的に等化する適応等化装置および、その復号方式に関するものである。
【背景技術】
【０００２】
近年、情報記録再生用の記録媒体としてＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）又はＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）が使用されている。それらの記録媒体に記録されている情報を再生する場合において、より読み取る能力の高い再生信号処理装置を要求されている。
【０００３】
特にＤＶＤは、ＣＤに比べ記録密度が高いため、ＤＶＤの再生波形は、符号間干渉の影響を受け、再生波形が歪んでしまう。例えば、ＤＶＤは、８ビットの情報を１６ビットの符号語に変調するＥＦＭ（Ｅｉｇｈｔ ｔｏ Ｆｏｕｒｔｅｅｎ Ｍｏｄｕｌａｔｉｏｎ）変調を用いているため、基準長をＴとしたとき、ピット長は３Ｔ〜１１Ｔ乃至１４Ｔとなっている。ピットの長さが正確に３Ｔ〜１１Ｔ乃至１４Ｔであることが望ましいが、例えば、記録可能なＤＶＤの記録品質が悪い場合、ピット長が正しく形成されていないものや、再生専用のＤＶＤにおいてもピット長が正しく形成されていないものがあるため、再生波形が歪んでしまう。さらに、高倍速でＤＶＤの情報を読み取るために再生信号処理装置は高速にデータ処理を行う必要があるが、アナログ信号処理系である、光ピックアップ４６（図１１）、ＦＥＰ（Ｆｒｏｎｔ Ｅｎｄ Ｐｒｏｃｅｓｓｏｒ）４７（図１１）によって再生波形の通過に必要な周波数特性の不足による郡遅延特性の劣化によって再生信号の歪みがさらに増加する現象が発生している。
【０００４】
それらの再生波形に対して単純に信号振幅のみで二値化することによってディジタルデータの「１」乃至「０」を判定してしまうと、そのピット形成が正しく形成されていない状態や、アナログ信号処理系の周波数通過帯域による郡遅延特性の劣化による再生波形の歪みによってデータの読み取り誤りを生じ、信頼性が著しく損なわれたデータとして読み出してしまい、ＢＥＲ（Ｂｉｔ Ｅｒｒｏｒ Ｒａｔｅ）を悪化してしまいデータの読み出しができなくなってしまう。
【０００５】
そこで、近年、高い再生能力を有する再生信号処理装置としてＰＲＭＬ検出方式が注目されている。ＰＲＭＬ検出方式は、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、書き換え可能な光ディスク等の高密度記録されている記録媒体に対する信号処理方式として利用されている技術であり、波形等化技術であるパーシャルレスポンス方式と最尤復号法の一つであるビタビ復号法を組み合わせた方式で、Ｓ／Ｎ（信号対雑音）比の低い再生信号や、非線形歪みの多い再生信号から正しいデータを復号する方式である。
図１１は、一般的なＰＲＭＬ検出方式の信号処理を行う情報再生装置の構成を示すブロック図である。記録媒体４５に対して光ピックアップ４６からレーザーを照射する。その反射光の強弱を検出することによって記録媒体４５に記録されているデータを読み取り、アナログ電気信号に変換する。
【０００６】
ＦＥＰ４７は、読み出された再生信号を増幅し、ゲインを調整し、高域のノイズ成分を除去し、必要な帯域を強調する処理を行う。ＦＥＰ４７からの出力信号は、Ａ／D変換器４８により、アナログ信号をディジタル信号に変換される。
そのディジタル信号は、ＰＲＭＬ検出装置５１におけるトランスバーサルフィルタ、又はＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）フィルタにより構成される
ＰＲ等化器４９に入力される。
【０００７】
その等化装置について、図２に示すようなＤＶＤの光再生特性であるＭＴＦ（Ｍｕｔｕａｌ Ｔｒａｎｓｆｅｒ Ｆｕｎｃｔｉｏｎ）特性からＤＶＤにおける信号帯域は規格化周波数における１／４以下の帯域に集中していることを利用して、図３に示すような１Ｔ（Ｔ：１チャネルビットあたりの時間）遅延する遅延器４２を２つ使い２Ｔごとに乗算器４３を挿入し、その乗算結果を加算する加算器４４から構成され、低消費電力化を行っているものがある。
【０００８】
一般に、ＭＴＦ特性に近い周波数特性を持つＰＲ方式ほど有利なパーシャルレスポンス方式と考えられているが、また、ＰＲ長の長いＰＲ方式を用いた場合、ビタビ復号器２５の回路規模がＰＲ長とともに回路規模が指数関数的に増加するため、ＰＲ長の短いＰＲ方式を用いるといったことを考慮した場合、その両方を満たすＰＲ方式として、ＰＲ（１、２、２、１）方式と、ＰＲ（３、４、４、３）方式であるＰＲ（ａ、ｂ、ｂ、ｃ）がそれにあたる。
【０００９】
このＰＲ方式に最適なタップ係数を適当等化係数算出装置５０（図１１）によって求め、ＰＲ等化器４９（図１１）によって、そのタップ係数を用いて波形等化される。
その最適なタップ係数を算出する方式としてＬＭＳ（Ｌｅａｓｔ Ｍｅａｎ Ｓｑｕａｒｅ）アルゴリズムがあり、そのアルゴリズムを用いた適応等化係数算出器５０（図１１）について説明する。
【００１０】
ＬＭＳアルゴリズムは、ＰＲ等化器出力値と、その等化目標値との差である等化誤差信号の二乗値を最小にするＰＲ等化器４９（図１１）のタップ係数を随時更新学習することによって算出することである。ＬＭＳアルゴリズムの一般的なタップ係数の更新式を次式に示す。
【００１１】
Ｃｉ（ｔ＋１）＝Ｃｉ（ｔ）＋μ×ｅ（ｔ）×ｘｉ（ｔ） 式（１）
（但し、ｔ＝０、１、２、３、・・・）
式（１）においてＣｉは時刻ｔのｉ番目のタップ係数、Ｃｉ（ｔ＋１）は更新されたｉ番目のタップ係数、μはループゲイン、ｅ（ｔ）は時刻ｔにおける等化誤差、ｘｉ（ｔ）はｉ番目に対するＦＩＲフィルタの入力値を示していて、ｉ番目に対する等化誤差ｅ（ｔ）とＦＩＲフィルタの入力値ｘｉを積算したものをＬＭＳアルゴリズムにおける相関値という。
【００１２】
そのＰＲ等化器４９（図１１）によって意図的に与えられた波形干渉を利用した復号方式であり、ＰＲ方式によって推定される値とビタビ復号器入力信号の差が小さくなるような符号系列を復号していく最尤復号法のひとつであるビタビ復号法を行い記録媒体に記録されているディジタルデータを復号することができる。
【００１３】
図６に一般的なビタビ復号器２５の構成を示す。ビタビ復号器は、ＰＲ等化器出力信号とＰＲ方式から推定される推定値によって尤度情報を算出するブランチメトリック２６と、パスメトリック２７（ＡＣＳ：Ａｄｄ Ｃｏｍｐａｒｅ Ｓｅｌｅｃｔ）によってレジスタ２８で保存している一時刻前の尤度情報と前記ブランチメトリックの出力から尤度の高い情報系列を判別していき、その判別された情報から最も尤度情報が高いと考えられるパスを選別するためパスメモリ２９と、そのパスメモリの出力結果からさらに尤度の高い情報を選択する出力選択器から構成されている。
【００１４】
ここで、ＤＶＤに用いられているＥＦＭ変調方式の特徴である同じ符号が３つ以上連続するといった特徴とＰＲ（ａ、ｂ、ｂ、ａ）方式に限定したビタビ復号器について説明す
る。その前記ビタビ復号器における状態遷移を図７に示す。この図において、ＥＦＭ変調方式の特徴である同じ符号が３つ以上連続することから状態はＳ０〜Ｓ５の６状態に分けることができ、状態Ｓｉから状態Ｓｊに遷移するパスを示し、それぞれのパスにおける推定値を次式によって求める。
【００１５】
推定値＝ａ×ｃｋ＋ｂ×ｃｋ−１＋b×ｃｋ−２＋a×ｃｋ−３ 式（２）
式（２）におけるa、ｂはＰＲ（ａ、ｂ、ｂ、ａ）方式のａ、ｂを示し、ｃｋ、ｃｋ−１、ｃｋ−２、ｃｋ−３は時刻ｋ、ｋ−１、ｋ−２、ｋ−３における記録系列ｃを示している。
【００１６】
このビタビ復号器における状態遷移を図にしたものが、図８に示すトレリス線図となる（特許文献１参照）。
【特許文献１】特開２０００−１２３４８７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、従来のＰＲＭＬ検出装置において、高倍速再生に対応するためには、ＰＲ等化器、適応等化係数算出器及びビタビ復号器を高速に動作させる必要がある。
その高速に動作さ対応させるためには、ＰＲ等化器、適応等化係数算出器及びビタビ復号器におけるさまざまな演算に対してパイプライン処理や並列処理を行う必要があるが、その処理を行うことによって回路規模が増加し、消費電力も増加してしまう。
さらに、パイプライン処理や並列処理に伴って、光ピックアップから信号を得て、復号結果を求めるまでの時間が増加してしまう。
【００１８】
その回路規模を減少させる手法として、図２のＭＴＦ特性を考慮したＰＲ等化器（図３）があるが、図２に示すＰＲ（１、２、２、１）方式、又はＰＲ（３、４、４、３）方式は１／４以上の帯域を使用しているのに対して、回路規模を優先してしまい１／４以下の帯域の信号を制御するような構成になっているため等化目標であるＰＲ方式に対して、取り扱う周波数帯域のミスマッチのために、十分な波形等化を行いにくく、そのＰＲ等化器のタップ係数を自動的に学習する適応等化係数算出器５０（図１１）においても不安定な制御になってしまう。そのため、ＰＲＭＬ検出装置が不安定な状態になってしまいＰＲＭＬ検出装置５１（図１１）の特性劣化を招いている。
【００１９】
本発明は、上記のような問題点を解決するためになされたものであり、記録媒体１（図１）に記録されているディジタルデータを読み取る手段として、回路規模及び消費電力を抑え、かつ、出力遅延を減少させながら再生性能を向上させることが可能となるＰＲＭＬ検出装置５（図１）を提供することを目的とする。
【課題を解決するための手段】
【００２０】
前記課題を解決するために、本発明のＰＲＭＬ検出装置は、同じ符号が３つ以上連続する制約を有する記録符号によりディジタル記録されている記録媒体からディジタルデータを復調する手段として、チャネルビットの規格化周波数の１／３を制御するためのＦＩＲ(Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ)フィルタにより構成されるＰＲ等化器と、前記ＰＲ等化器のタップ係数を適応的に学習する適応等化係数算出器と、前記ＰＲ等化器の出力結果を復号する際に、出力遅延を可変する機能を有するビタビ復号器によって最尤復号を行うことを特徴とするもとのである。
【００２１】
さらに、入力信号を１Ｔ（Ｔ：１チャネルビットあたりの時間）遅延する遅延素子を２個ずつ直列に接続されたＮ個の遅延器と、入力信号に対して１／２位相が遅れた信号を１Ｔ遅延する遅延素子を２個ずつ直列に接続されたM個の遅延器と、N個の第一の遅延器とM
個の第二の遅延器に２Ｔごとに乗算器を有し外部から入力可能な複数のタップ係数と乗算を行い、前記乗算器の出力を加算する加算器から構成されることを特徴とするものである。
【００２２】
さらに、Ａ／Ｄ変換器においてチャネルレートによるサンプリングさせたデータおいて１／２位相が後れた信号を生成する補間器を有し、前記補間器の出力を、前記１／２位相が遅れた信号を１Ｔ遅延する遅延素子を２個ずつ直列に接続されたＭ個の遅延器に入力することを特徴とするものである。
【００２３】
さらに、ＰＲＭＬ検出装置におけるＰＲ等化器において、Ａ／Ｄ変換器においてチャネルレートの２倍のクロックでサンプリングされたデータにおいて、１／２位相が遅れた信号を、前記１／２位相が遅れた信号を１Ｔずつ遅延する遅延素子に入力することを特徴とするものである。
【００２４】
さらに、前記ＰＲ等化器において、ＰＲ等化器において、Ａ／Ｄ変換器においてチャネルレートの２倍のクロックでサンプリングされたデータにおいて、１／２位相が遅れた信号を、前記１／２位相が遅れた信号を１Ｔずつ遅延する遅延素子に入力することを特徴とするものである。
【００２５】
さらに、ＰＲＭＬ検出装置における補間器において、Ａ／Ｄ変換器において、サンプリングされたデータと、その１Ｔ前にサンプリングされたデータから直線補間することで1／２位相が遅れた信号を生成することを特徴とするものである。
【００２６】
さらに、ＰＲＭＬ検出装置におけるＰＲ等化器において、前記補間器から出力される１／２位相が後れた信号と、Ａ／Ｄ変換器においてチャネルレートの２倍でサンプリングにより得られる１／２位相が後れた信号とを外部制御によって可変することを特徴とするものである。
【００２７】
さらに、ＰＲＭＬ検出装置における適応等化係数算出器において、前記ＰＲ等化器の出力と等化目標値との差から求めた等化誤差と前記ＰＲ等化器の入力波形との相関値を求める相関演算器において、等化誤差の情報における符号情報と前記ＰＲ等化器の入力波形の符号情報から相関値の符号情報を求め、相関値の大きさは、前記ＰＲ等化器の入力波形のデータを用いることを特徴とするものである。
【００２８】
さらに、ＰＲＭＬ検出装置における適応等化係数算出器において、前記相関演算器の出力において、ゲインを可変する機能を有するルールフィルタゲイン設定器と、前記ループフィルタゲイン設定器の出力を積分する積分器を行うことを特徴とするものである。
さらに、請求項１に記載のＰＲＭＬ検出装置におけるビタビ復号器において、ブランチメトリック演算器と、パスメトリック演算器と、パスメモリと、復号結果選択器から構成され、前記復号結果選択器において、前記パスメモリの出力を二つ毎の組に分けて、前記各組において、一致した場合は、前記パスメモリの出力を復号結果の候補として残し、また、一致しない場合は、その組における前記パスメモリの出力は復号結果の候補から除外し、前記復号結果の候補として残った組に対して二つの組毎に分けて前期操作を行い、前記操作を一組になるまで行い、その一組をビタビ復号器の復号結果として出力する機能を有することを特徴とするものである。
【００２９】
さらに、ＰＲＭＬ検出装置におけるビタビ復号器において、パスメメモリ長を外部制御によって可変することを特徴とするものである。
【発明の効果】
【００３０】
本発明に係わるＰＲＭＬ検出装置によれば、規格化周波数の１／３を制御するためのＦＩＲフィルタにより構成されるＰＲ等化器により、ＭＴＦ特性と等化目標であるＰＲ特性に対して安定的な等化特性を得ることが可能となる。
【００３１】
また、本発明に係わるＰＲＭＬ検出装置によれば、１Ｔ遅延する遅延素子を２個ずつ直列に接続されたN個の遅延器と、入力信号に対して１／２位相が遅れた信号を１Ｔ遅延する遅延素子を２個ずつ直列に接続されたＭ個の遅延器と、N個の第一の遅延器とＭ個の第二の遅延器に２Ｔごとに乗算器を有し外部から入力可能な複数のタップ係数と乗算を行い、前記乗算器の出力を加算する加算器から構成されているため、乗算器を少ない増加分で安定的なＰＲ等化器を実現することが可能となる。
【００３２】
また、本発明に係わるＰＲＭＬ検出装置によれば、チャネルレートサンプリングされたデータによって、１／２位相が遅れた信号を生成する補間器を用いて生成するため、チャネルレートサンプリングされたデータに対して１／２位相が送れたデータを生成することが可能となる。
【００３３】
また、本発明に係わるＰＲＭＬ検出装置によれば、チャネルレートの２倍のクロックでサンプリングされたデータにおける１／２位相が遅れた信号をＰＲ等化器に入力するためＰＲ等化器による等化特性を安定させることができる。
【００３４】
また、本発明に係わるＰＲＭＬ検出装置によれば、チャネルレートサンプリングされたデータに対しても１／２位相が遅れた信号を直線補間によって簡易的に算出するため、回路規模を抑えることができる。
【００３５】
また、本発明に係わるＰＲＭＬ検出装置によれば、Ａ／Ｄ変換器においてサンプリングモードをチャネルレートサンプリングと２倍のチャネルレートサンプリングで切り替えることで、サンプリングが早い場合は、チャネルレートサンプリングで補間器を用いて１／２位相が遅れたデータを生成し、遅い倍速では２倍のチャネルレートサンプリングで１／２位相が遅れたデータを生成することでより倍速に応じてＰＲ等化器を使い分けることが可能となる。
【００３６】
また、本発明に係わるＰＲＭＬ検出装置によれば、直線補間による補間器によって１／２位相が遅れたデータを生成することによって、回路規模を抑えたＰＲ等化を行うことが可能となる。
【００３７】
また、本発明のＰＲＭＬ検出装置において、ＰＲ等化器のタップ係数を適応的に算出する場合に、相関演算器において、等化誤差の情報における符号情報と前記ＰＲ等化器の入力波形の符号情報から相関値の符号情報を求め、相関値の大きさは、前記ＰＲ等化器の入力波形のデータを用いることによって、乗算器を用いないため回路削減が可能となる。
【００３８】
また、本発明のＰＲＭＬ検出装置において、パスメモリからの出力を２つ毎の組に分けて一致確認を行うことによって、復号結果を選択することにより、回路規模を抑えた方法によってビタビ復号器の復号結果の信頼度を向上することが可能となる。
【００３９】
また、本発明のＰＲＭＬ検出装置において、パスメモリ長を外部制御に可変することによって復号遅延を削減することが可能となる。
【発明を実施するための最良の形態】
【００４０】
以下、本発明の実施の形態を、図面を参照しながら説明する。
【００４１】
（実施の形態１）
本実施の形態によるＰＲＭＬ検出装置は、チャネルビットの規格化周波数の１／３の信号帯域を制御するためのＰＲ等化器や、回路規模、消費電力を削減した適応等化係数算出器や、出力遅延を可変することができるビタビ復号器を用いることによって高倍速動作に対応したものである。
【００４２】
図１は、本実施の形態に係わるＰＲＭＬ検出装置の構成を示すブロック図である。図において、１は記録媒体、２は光ピックアップ、３は読み出された再生信号を増幅し、ゲインを調整し、高域のノイズ成分を除去し、必要な帯域を強調する処理を行うＦＥＰ、４はアナログ信号をディジタル信号に変換するＡ／Ｄ変換器、５はＡ／Ｄ変換されたディジタル信号をＰＲ方式に波形等化するＰＲ等化器、６はＰＲ等化器５におけるタップ係数を自動学習することによって算出する適応等化係数算出器、７は前記ＰＲ等化器の出力信号に対して最尤復号を行うビタビ復号器である。
【００４３】
図１に示すＰＲ等化器５は、Ａ／Ｄ変換によってＦＥＰ３から出力されたアナログ信号をディジタル変換された信号に対して、各ＰＲ方式に適応したフィルタ係数を適応等化係数算出器６によって算出し、そのフィルタ係数を用いて波形等化するためのものである。ＰＲ等化器として一般的に用いられているＦＩＲフィルタは、１Ｔの遅延素子が直列に接続され、前記遅延素子１つに対して1つの乗算器を挿入し、前記乗算器の出力を加算する加算器から構成される。しかし、ＦＥＰ３における郡遅延劣化を補正するためには、できるだけ長い時間幅を持つＦＩＲフィルタを構成しなければならない。
しかし、長い時間幅のＦＩＲフィルタを構成した場合、１Ｔの遅延素子１つに対して1つの乗算器を用いた場合は、回路規模が増大してしまう。
【００４４】
そこで、図２に示すようなＤＶＤの光再生特性であるＭＴＦ特性において、ＤＶＤにおける信号帯域は規格化周波数における１／４以下の帯域に集中しているという特徴を利用して、図３に示すような１Ｔ遅延する遅延器４２を二つ使い、２Ｔごとに乗算器４３を挿入し、その乗算器出力を加算する加算器４４から構成されるようなＰＲ等化器４９を用いて、回路規模を抑え、低消費電力化を行っているものがある。
【００４５】
しかし、上記ＰＲ等化装置４９は回路規模を優先してしまい、等化目標であるＰＲ方式、例えば、図２に示すような、ＰＲ（１、２、２、１）方式やＰＲ（３、４、４、３）方式のように、図３のような構成のＰＲ等化器４９では、周波数特性が１／４以上の帯域の信号を制御できない構成になっているため、等化目標であるＰＲ（１、２、２、１）方式やＰＲ（３、４、４、３）方式に対して、取り扱う周波数帯域のミスマッチのために、十分な波形等化を行うことは難しくなる。さらに、そのＰＲ等化装置４９のタップ係数を自働的に算出する適応等化係数算出器においても、その周波数帯域のミスマッチの影響によって、動作が不安定になってしまう。
【００４６】
そこで、以上の理由から本実施の形態におけるＰＲ等化器５を図４のように構成する。このＰＲ等化器５は、A／D変換によってサンプリングされたPR等化器入力信号が、１Ｔ遅延する遅延素子を２個ずつ直列に接続された遅延器１０と、入力信号に対して１／２位相の遅れた信号を１Ｔ遅延する遅延素子を２個ずつ直列に接続された遅延器１１と、それぞれ２Ｔごとに乗算器１５を挿入し外部から入力可能な複数の係数と乗算を行い、その乗算器１５の出力を加算する加算器１６から構成されている。このＰＲ等化器５によって制御可能な周波数範囲が１／３となる。
【００４７】
したかって、ＰＲ等化器５によって制御可能な周波数範囲が１／３と拡張されたため、ＭＴＦ特性の低域に信号成分が集中している部分と、ＰＲ（１、２、２、１）方式や、ＰＲ（３、４、４、３）方式における出力ゲインが最初にゼロになる点の周波数帯域から、
より安定した波形等化特性を得ることができると考えられる。また、ＰＲ方式としては、ＰＲ（１、２、２、１）方式やＰＲ（３、４、４、３）方式のようなＰＲ（ａ、ｂ、ｂ、ａ）方式や、これら以外のＰＲ方式でも良い。
【００４８】
また、例えば、１４Ｔの時間幅を制御できるＰＲ等化器について、回路規模に多きく影響する乗算器の数を比較した場合、一般的な１Ｔの遅延素子１つに対して1つの乗算器を用いた場合は１４個必要で、１Ｔ遅延する遅延器４２を二つ使い２Ｔごとに乗算器４３を挿入した場合は７個必要となり、本発明におけるＰＲ等化器５は、乗算器が９個で１４Ｔの時間幅を制御できるため、回路規模の増加を抑えて、且つ安定したＰＲ等化特性を得ることが可能となる。
【００４９】
ここで、ＰＲ等化器５において、１／２位相が遅れた信号は、Ａ／Ｄ変換器４によってチャネルクロックでサンプリングされたデータと、その１Ｔ前にサンプリングされたデータを用いて補間器１２で直線補間することによって生成される。
【００５０】
また、１／２位相が遅れた信号を生成する手段として、補間器１２を使用しないで、Ａ／Ｄ変換器４においてチャネルクロックの２倍でサンプリングすることによって、１／２位相が遅れたデータを生成し、そのデータを遅延器１１に入力する方法も考えられ、実際サンプリングしたデータを用いることによって、直線補間によって算出した場合よりもよい等化特性を得ることが可能であると考えられる。
【００５１】
また、１／２位相が遅れた信号を生成する手法として、補間器１２で直線補間によって生成する方法と、Ａ／Ｄ変換器４において実際にサンプリングされたデータを用いる方法の両方を備えるＰＲ等化器５で、それをレジスタ１４などの外部制御によってセレクタ１３の切り替え及び、Ａ／Ｄ変換器４の動作を切り替えることが可能なＰＲ等化器５も考えられる。
【００５２】
次に、適応等化係数算出器６について説明する。適応等化係数算出器は、ＰＲ等化器５によって等化目標である等化目標であるＰＲ方式に波形等化するために必要なタップ係数を算出する装置である。そのタップ係数を算出する手法としてＬＭＳアルゴリズムを使用している。ＬＭＳアルゴリズムは、ＰＲ等化器出力値と、その等化目標値との差である等化誤差の二乗値を最小にするのタップ係数を自動的に随時更新学習することによって算出する方法である。
【００５３】
図５に本実施形態である適応等化係数算出器６を示し、その適応等化係数算出器６について説明する。適応等化係数算出器６は、レジスタ２１による外部制御によって設定可能なＰＲ方式の等化目標値２０と、ＰＲ等化器出力信号からレベル判別によって二値化信号を生成する仮二値化判定器１８から、ＰＲ等化器５の出力信号に対する等化目標値を選択し、その等化目標値とＰＲ等化器５の出力信号から等化誤差を求める。一般的にその等化誤差とＰＲ等化器入力信号を乗算することによって相関値を算出する相関演算器２２によって、タップ係数を更新する基準となる信号を生成する。その相関値にループフィルタのゲインを設定するループフィルタゲイン設定２３があり、そのループフィルタゲイン設定２３の出力値を積分する積分器２４がある。
【００５４】
しかし、一般的な形式の適応等化係数算出器５０では、相関値を求める相関演算器において、タップ数の数だけ乗算器が存在しているため、算出するタップ数によっては乗算器の数が多くなり、回路規模の増大を招いてしまう。
【００５５】
そこで、本発明における適応等化係数算出器６は、等化誤差信号の符号情報とＰＲ等化器入力信号の符号情報から相関値の符号情報を得て、相関値における値の大きさについて
はＰＲ等化器入力信号の振幅情報を用いて算出する。これによって従来の適応等化係数算出器５０では、タップ数の数だけ存在した乗算器がすべて不要となり、回路規模の削減及び、演算時間の短縮といった効果がある。
【００５６】
したがって、ＰＲ等化器５において乗算器は増加したが、適応等化係数算出装置６においてフィルタ係数を更新させるための相関値を求める乗算器が不要になるため、全体では回路規模の削減が可能となり、また、安定的なＰＲ等化特性を得ることができ、且つ、ＰＲＭＬ検出器としての性能の向上も可能となる。
【００５７】
次に、最尤復号法の一つであるビタビ復号器７について説明する。これは、ＰＲ等化器５によって、ＰＲ（１、２、２、１）方式又はＰＲ（３、４、４、３）方式のようなＰＲ（ａ、ｂ、ｂ、ａ）方式に波形等化された波形に対するビタビ復号器を例として紹介する。
ビタビ復号器７は、一般的に図６に示す構成となり、ＰＲ等化器出力信号とＰＲ方式から推定される推定値によって尤度情報を算出するブランチメトリック２６と、パスメトリック２７によってレジスタ２８で保存している一時刻前の尤度情報と前記ブランチメトリックの出力から尤度の高い情報系列を判別していき、その判別情報から最も確からしい、即ち、尤度情報が高いと考えられる復号結果を判別するためのパスメモリ２９と、そのパスメモリ２９の出力結果から復号結果を選択する出力選択器３０から構成されている。
【００５８】
ここで、ＰＲ（ａ、ｂ、ｂ、ａ）方式に対するビタビ復号器は、状態数が８状態で枝の数が１６本となるが、同じ符号が３つ以上連続する記録系列を持つ符号語を用いている場合は、存在しない状態と枝を削除することができ、図７で示すようなＳ０〜Ｓ５の６状態とそれに対する枝が８本となる。そして、ビタビ復号器において、最も確からしい系列を求めるために、ある程度の過去の情報を蓄積して、その蓄積した情報をもとに復号結果を得ている。その過去の情報を蓄積する手段として、図７で示されるＳ０〜Ｓ５の６つの状態に対応したパスメモリ２９がある。そのパスメモリ２９は図９で示すような、パスメトリック２７でパスを選択するパス選択ＳＥＬ０、ＳＥＬ１によってセレクタ３３を制御し、パスメモリの内容を記憶するＦＦ（Ｆｌｉｐ Ｆｌｏｐ）３２の値を随時更新していくことによって復号系列を算出する。
【００５９】
パスメモリ２９において、その６状態のパスメモリ２９の出力がすべて一致した場合は、マージ状態と呼ばれ、どれを選択しても同じ結果となるが、もしパスメモリ２９の出力が異なる場合はノーマージ状態と呼ばれ、どの状態のパスメモリの出力を復号結果とすることによって値が異なってしまう。
【００６０】
そこで、復号結果を補償する手段として、ノーマージ状態を発生しにくくするために、さらに長いパスメモリをもつものを用いることも考えられるが、復号遅延が増加してしまい、さらに回路希望も増加してしまう。
【００６１】
また、その他に、ノーマージが発生した場合においても、尤度の高い復号結果を選択する方式として、６つの状態に対応したパスメトリックにおいて、最も小さいパスメトリックの値を持つ状態におけるパスメモリ２９からの出力を復号結果として選択するような方式があるが、それぞれの状態においてパスメトリックを大小比較し、その中かで最も小さいパスメトリックがどれであるかを求める必要があるが、例で示す６状態よりさらに状態数の多いビタビ復号器においては、その演算に必要な回路が増加してしまう。
【００６２】
そこで、そのノーマージが発生した場合においても、回路規模を抑えたかたちで尤度の高い復号結果を選択する方法を図１０に示す。６つの状態から２つの組毎に状態を分けて、一致検出器１〜３（２７〜２９）のそれぞれにおいて「１」又は「０」が一致した場合
は、そのパスメモリの出力を復号結果の候補として残し、また、一致しない場合は、その組における前記パスメモリの出力は復号結果の候補から除外する。そして、一致検出器４（３０）、一致検出器５（３１）で一組になるまで行い、その残った組に対する状態のパスメモリ出力値を復号結果として選択する。
【００６３】
これを用いることで、単純な方法によって復号結果を選別することができパスメモリ長が短い場合においてノーマージが発生した場合においても、より正しい復号結果を得ることが可能となる。また、この方式は、状態数が多いビタビ復号器においても回路規模の増加が少ないため有効である。
【００６４】
また、ビタビ復号器に入力される信号が生成されるまでの信号処理方式が異なり、ビタビ復号器に入力するまでの演算遅延が異なった場合においても、パスメモリ長を上記手法によって可変してもビタビ復号器における性能劣化がないため、そのパスメモリの長さの切り替えを外部レジスタによって制御することによって、ビタビ復号器に入力するまでの演算遅延が異なった場合においても、ピックアップから復号結果を求めるまでの復号遅延を同じにすることが可能となる。
【産業上の利用可能性】
【００６５】
本発明に係るＰＲＭＬ検出装置は、記録媒体の高密度化及び高倍速化に伴う再生波形の歪みを低減し、かつ、回路規模及び消費電力を削減するために、回路規模を抑えながら再生性能を向上させる機能を有するＰＲ等化器と適応等化係数算出器と、復号遅延を可変可能なビタビ復号器から構成され、高倍速におけるＤＶＤ再生に対するＰＲＭＬ検出装置として有用である。また、Ｂｌｕ−ｒａｙディスク等の次世代の高密度記録された光ディスクの再生波形に対するＰＲＭＬ検出装置の用途にも応用できる。
【図面の簡単な説明】
【００６６】
【図１】本発明におけるＰＲＭＬ検出方式の信号処理を行うＰＲＭＬ検出装置の構成を示すブロック図
【図２】各種ＰＲ方式の周波数特性とＭＴＦ特性を示す図
【図３】従来のＰＲ等化器の構成を示すブロック図
【図４】本発明におけるＦＩＲ型のＰＲ等化器を示す図
【図５】本発明におけるＬＭＳアルゴリズムを用いた適応等化係数算出器を示す図
【図６】一般的なビタビ復号器の構成を示す図
【図７】ＥＦＭ変調された符号語に対するＰＲ（ａ、ｂ、ｂ、ａ）方式におけるビタビ復号器の状態遷移を示す図
【図８】ＥＦＭ変調された符号語に対するＰＲ（ａ、ｂ、ｂ、ａ）方式におけるビタビ復号器のメトリックを示す図
【図９】ＥＦＭ変調された符号語に対するＰＲ（ａ、ｂ、ｂ、ａ）方式におけるビタビ復号器のパスメモリを示す図
【図１０】本発明におけるパスメモリの出力選択機能を示す図
【図１１】一般的なＰＲＭＬ検出方式の信号処理を行う情報再生装置の構成を示すブロック図
【符号の説明】
【００６７】
１、４５ 記録媒体
２、４６ 光ピックアップ
３、４７ ＦＥＰ
４、４８ Ａ／Ｄ変換器
５ ＰＲ等化器
６ 適応等化係数算出器
７ ビタビ復号器
８ ＰＲＭＬ検出装置
９ ＰＲ等化器
１０ ２Ｔ間隔の遅延素子
１１ １／２位相が遅れたデータ用２Ｔ間隔の遅延素子
１２ 補間器
１３ チャネルサンプリング、２倍サンプリング用入力切り替え装置
１４ チャネルサンプリング、２倍サンプリング外部切り替え装置
１５、４３ 乗算器
１６、４４ 加算器
１７ 適応等化係数算出器
１８ 仮二値化判定器
１９ 等化誤差演算器
２０ 等化目標値
２１ 等化目標値外部制御装置
２２ 相関演算器
２３ ループゲイン設定器
２４ 積分器
２５ ビタビ復号器
２６ ブランチメトリック
２７ パスメトリック
２８ パスメトリックの遅延器
２９ パスメモリ
３０ パスメモリ出力選択器
３１ パスメモリ初期値
３２ パスメモリ内部のＦＦ
３３ パス選択用の選択器
３４ 復号結果選択器
３５ パスメモリ
３６ 復号結果選択器
３７ 一致検出器１
３８ 一致検出器２
３９ 一致検出器３
４０ 一致検出器４
４１ 一致検出器５
４２ １Ｔ遅延素子
【特許請求の範囲】
【請求項１】
同じ符号が３つ以上連続する制約を有する記録符号によりディジタル記録されている記録媒体からディジタルデータを復調する手段として、チャネルビットの規格化周波数の１／３を制御するためのＦＩＲ(Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ)フィルタにより構成されるＰＲ等化器と、前記ＰＲ等化器のタップ係数を適応的に学習する適応等化係数算出器と、前記ＰＲ等化器の出力結果を復号する際に、出力遅延を可変する機能を有するビタビ復号器によって最尤復号を行うことを特徴とするＰＲＭＬ検出装置。
【請求項２】
請求項１に記載のＰＲＭＬ検出装置におけるＰＲ等化装置において、入力信号を１Ｔ（T：１チャネルビットあたりの時間）遅延する遅延素子を２個ずつ直列に接続されたN個の遅延器と、入力信号に対して１／２位相が遅れた信号を１Ｔ遅延する遅延素子を２個ずつ直列に接続されたM個の遅延器と、N個の第一の遅延器とM個の第二の遅延器に２Ｔごとに乗算器を有し外部から入力可能な複数のタップ係数と乗算を行い、前記乗算器の出力を加算する加算器から構成されることを特徴とするＰＲＭＬ等化装置。
【請求項３】
請求項２に記載のＰＲＭＬ検出装置におけるＰＲ等化器において、Ａ／Ｄ変換器においてチャネルレートによるサンプリングさせたデータおいて１／２位相が後れた信号を生成する補間器を有し、前記補間器の出力を、前記１／２位相が遅れた信号を１T遅延する遅延素子を２個ずつ直列に接続されたＭ個の遅延器に入力することを特徴とするＰＲＭＬ検出装置。
【請求項４】
請求項２に記載のＰＲＭＬ検出装置におけるＰＲ等化器において、Ａ／Ｄ変換器においてチャネルレートの２倍のクロックでサンプリングされたデータにおいて、１／２位相が遅れた信号を、前記１／２位相が遅れた信号を１Tずつ遅延する遅延素子に入力することを特徴とするＰＲＭＬ検出装置。
【請求項５】
請求項３に記載のＰＲＭＬ検出装置における補間器において、Ａ／Ｄ変換器において、サンプリングされたデータと、その１Ｔ前にサンプリングされたデータから直線補間することで1／２位相が遅れた信号を生成することを特徴とするＰＲＭＬ検出装置。
【請求項６】
請求項２に記載のＰＲＭＬ検出装置におけるＰＲ等化器において、前記補間器から出力される１／２位相が後れた信号と、Ａ／Ｄ変換器においてチャネルレートの２倍でサンプリングにより得られる１／２位相が後れた信号とを外部制御によって可変することを特徴とするＰＲＭＬ検出装置。
【請求項７】
請求項２に記載のＰＲＭＬ検出装置における適応等化係数算出器において、前記ＰＲ等化器の出力と等化目標値との差から求めた等化誤差と前記ＰＲ等化器の入力波形との相関値を求める相関演算器において、等化誤差の情報における符号情報と前記ＰＲ等化器の入力波形の符号情報から相関値の符号情報を求め、相関値の大きさは、前記ＰＲ等化器の入力波形のデータを用いることを特徴とするＰＲＭＬ検出装置。
【請求項８】
請求項７に記載のＰＲＭＬ検出装置における適応等化係数算出器において、前記相関演算器の出力において、ゲインを可変する機能を有するルールフィルタゲイン設定器と、前記ループフィルタゲイン設定器の出力を積分する積分器を行うことを特徴とするＰＲＭＬ検出装置。
【請求項９】
請求項１に記載のＰＲＭＬ検出装置におけるビタビ復号器において、ブランチメトリック演算器と、パスメトリック演算器と、パスメモリと、復号結果選択器から構成され、前記復号結果選択器において、前記パスメモリの出力を二つ毎の組に分けて、前記各組におい
て、一致した場合は、前記パスメモリの出力を復号結果の候補として残し、また、一致しない場合は、その組における前記パスメモリの出力は復号結果の候補から除外し、前記復号結果の候補として残った組に対して２つの組毎に分けて前期操作を行い、前記操作を一組になるまで行い、その一組をビタビ復号器の復号結果として出力する機能を有することを特徴とするＰＲＭＬ検出装置。
【請求項１０】
請求項９に記載のＰＲＭＬ検出装置におけるビタビ復号器において、パスメメモリ長を外部制御によって可変することを特徴とするＰＲＭＬ検出装置。
【請求項１】
同じ符号が３つ以上連続する制約を有する記録符号によりディジタル記録されている記録媒体からディジタルデータを復調する手段として、チャネルビットの規格化周波数の１／３を制御するためのＦＩＲ(Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ)フィルタにより構成されるＰＲ等化器と、前記ＰＲ等化器のタップ係数を適応的に学習する適応等化係数算出器と、前記ＰＲ等化器の出力結果を復号する際に、出力遅延を可変する機能を有するビタビ復号器によって最尤復号を行うことを特徴とするＰＲＭＬ検出装置。
【請求項２】
請求項１に記載のＰＲＭＬ検出装置におけるＰＲ等化装置において、入力信号を１Ｔ（T：１チャネルビットあたりの時間）遅延する遅延素子を２個ずつ直列に接続されたN個の遅延器と、入力信号に対して１／２位相が遅れた信号を１Ｔ遅延する遅延素子を２個ずつ直列に接続されたM個の遅延器と、N個の第一の遅延器とM個の第二の遅延器に２Ｔごとに乗算器を有し外部から入力可能な複数のタップ係数と乗算を行い、前記乗算器の出力を加算する加算器から構成されることを特徴とするＰＲＭＬ等化装置。
【請求項３】
請求項２に記載のＰＲＭＬ検出装置におけるＰＲ等化器において、Ａ／Ｄ変換器においてチャネルレートによるサンプリングさせたデータおいて１／２位相が後れた信号を生成する補間器を有し、前記補間器の出力を、前記１／２位相が遅れた信号を１T遅延する遅延素子を２個ずつ直列に接続されたＭ個の遅延器に入力することを特徴とするＰＲＭＬ検出装置。
【請求項４】
請求項２に記載のＰＲＭＬ検出装置におけるＰＲ等化器において、Ａ／Ｄ変換器においてチャネルレートの２倍のクロックでサンプリングされたデータにおいて、１／２位相が遅れた信号を、前記１／２位相が遅れた信号を１Tずつ遅延する遅延素子に入力することを特徴とするＰＲＭＬ検出装置。
【請求項５】
請求項３に記載のＰＲＭＬ検出装置における補間器において、Ａ／Ｄ変換器において、サンプリングされたデータと、その１Ｔ前にサンプリングされたデータから直線補間することで1／２位相が遅れた信号を生成することを特徴とするＰＲＭＬ検出装置。
【請求項６】
請求項２に記載のＰＲＭＬ検出装置におけるＰＲ等化器において、前記補間器から出力される１／２位相が後れた信号と、Ａ／Ｄ変換器においてチャネルレートの２倍でサンプリングにより得られる１／２位相が後れた信号とを外部制御によって可変することを特徴とするＰＲＭＬ検出装置。
【請求項７】
請求項２に記載のＰＲＭＬ検出装置における適応等化係数算出器において、前記ＰＲ等化器の出力と等化目標値との差から求めた等化誤差と前記ＰＲ等化器の入力波形との相関値を求める相関演算器において、等化誤差の情報における符号情報と前記ＰＲ等化器の入力波形の符号情報から相関値の符号情報を求め、相関値の大きさは、前記ＰＲ等化器の入力波形のデータを用いることを特徴とするＰＲＭＬ検出装置。
【請求項８】
請求項７に記載のＰＲＭＬ検出装置における適応等化係数算出器において、前記相関演算器の出力において、ゲインを可変する機能を有するルールフィルタゲイン設定器と、前記ループフィルタゲイン設定器の出力を積分する積分器を行うことを特徴とするＰＲＭＬ検出装置。
【請求項９】
請求項１に記載のＰＲＭＬ検出装置におけるビタビ復号器において、ブランチメトリック演算器と、パスメトリック演算器と、パスメモリと、復号結果選択器から構成され、前記復号結果選択器において、前記パスメモリの出力を二つ毎の組に分けて、前記各組におい
て、一致した場合は、前記パスメモリの出力を復号結果の候補として残し、また、一致しない場合は、その組における前記パスメモリの出力は復号結果の候補から除外し、前記復号結果の候補として残った組に対して２つの組毎に分けて前期操作を行い、前記操作を一組になるまで行い、その一組をビタビ復号器の復号結果として出力する機能を有することを特徴とするＰＲＭＬ検出装置。
【請求項１０】
請求項９に記載のＰＲＭＬ検出装置におけるビタビ復号器において、パスメメモリ長を外部制御によって可変することを特徴とするＰＲＭＬ検出装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２００７−２７３０１６（Ｐ２００７−２７３０１６Ａ）
【公開日】平成１９年１０月１８日（２００７．１０．１８）
【国際特許分類】
【出願番号】特願２００６−９８８１２（Ｐ２００６−９８８１２）
【出願日】平成１８年３月３１日（２００６．３．３１）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成１９年１０月１８日（２００７．１０．１８）
【国際特許分類】
【出願日】平成１８年３月３１日（２００６．３．３１）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]