半導体装置及び半導体装置の実装構造
【課題】耐エレクトロマイグレーション性を向上させた半導体装置及び半導体装置の実装構造を実現する。
【解決手段】半導体装置１における一対の電源端子３１、３２のうち、電子流入側の電源端子３１に、複数（例えば２つ）の半田端子Ｂ１（１２）を電気的に接続するようにして、各半田端子Ｂ１（１２）に回路基板２０の接続ランド２２を接合する。そして、回路基板２０の接続ランド２２から複数の半田端子Ｂ１（１２）に向けて電子を注入することで、電子が接続ランド２２から半田端子Ｂ１（１２）に流れ込む際に、半田端子１２中の原子（例えば、スズ原子）と衝突することを緩和することによって、半田端子１２部分でのボイド（空隙）の発生を低減して、耐エレクトロマイグレーション性を向上させるようにした。
【解決手段】半導体装置１における一対の電源端子３１、３２のうち、電子流入側の電源端子３１に、複数（例えば２つ）の半田端子Ｂ１（１２）を電気的に接続するようにして、各半田端子Ｂ１（１２）に回路基板２０の接続ランド２２を接合する。そして、回路基板２０の接続ランド２２から複数の半田端子Ｂ１（１２）に向けて電子を注入することで、電子が接続ランド２２から半田端子Ｂ１（１２）に流れ込む際に、半田端子１２中の原子（例えば、スズ原子）と衝突することを緩和することによって、半田端子１２部分でのボイド（空隙）の発生を低減して、耐エレクトロマイグレーション性を向上させるようにした。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の実装構造に関する。
【背景技術】
【０００２】
半導体装置には、一般的にＣＳＰ（chip size package）と呼ばれるものがある。ＣＳＰでは、半導体基板の接続パッドが設けられた面に絶縁膜が設けられ、絶縁膜には接続パッドの中央部に対応する部分に開口部が設けられている。絶縁膜の表面には再配線が形成され、再配線の一端部は絶縁膜の開口部を介して接続パッドに接続される。再配線の他端部には柱状の電極が設けられ、再配線及び絶縁膜が封止膜により封止される。柱状電極は封止膜から露出し、柱状電極の表面に半田端子が設けられる。この半田端子を介して半導体装置は回路基板に接続される。
半導体装置が接続される回路基板には、端部に基板ランドを有する配線が設けられている。また、配線を覆うソルダーレジスト層が設けられ、ソルダーレジスト層には基板ランドを露出させる開口が設けられている。この開口の位置に半田端子を配置した状態でリフロー方式により半田付けがされることで、半導体装置が回路基板に実装される。
【０００３】
半導体装置が回路基板に実装された構造体において、半田端子を介して、半導体装置の電源端子となる接続パッドと回路基板との間に高電流を流して使用する際、回路基板の配線側から半田端子に向かって流れた電子が半田端子中の原子（例えば、スズ原子）と衝突することが繰り返し起こる。そして、高電流を流して使用することが長期に亘る場合、電子との衝突に伴い原子などが移動することによって半田端子にボイド（空隙）が発生してしまうことがある。また、電子と原子の衝突により発生した熱によって回路基板の配線中の銅原子がはんだ中に拡散して、その配線にもボイド（空隙）が発生してしまうことがある。
このように、回路基板の配線側から半田端子に向かって流れた電子の衝突に起因して、回路基板の配線と半田端子の間にボイド（空隙）が発生するエレクトロマイグレーションによる接続不良が生じてしまうという問題があった。
近時、回路基板における配線の微細化が進んでおり、配線の薄型化に伴う耐エレクトロマイグレーション特性の低下が顕在化する傾向がある。
【０００４】
これに対し、電源端子（接続パッド）に対応する柱状電極の径を太くすることにより、電子を流れ易くするようにして、電子の衝突を緩和し、耐エレクトロマイグレーション性の向上を図った技術が知られている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−１８３８７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来技術においてレジストフィルムに形成した開口内に電解メッキによって柱状電極を成長させて形成する場合、柱状電極の径に応じて異なるサイズの開口内に形成される柱状電極の高さにばらつきが生じてしまうことがあった。
また、柱状電極の高さを揃えることができた場合でも、柱状電極の上端に形成した半田端子の形状は、径が異なる柱状電極毎に異なり、半田端子の高さが不均一になってしまうことがある。
半導体装置における半田端子の形状や高さが不均一であると、その半導体装置をリフロ
ー方式によって回路基板に実装した際に、高さが低かった半田端子の蝋接部分が構造的に弱くなってしまい、その部分が破断しやすく、断線など接続不良が発生してしまう恐れがある。
【０００７】
本発明の目的は、耐エレクトロマイグレーション性を向上させた半導体装置及び半導体装置の実装構造を提供することである。
【課題を解決するための手段】
【０００８】
以上の課題を解決するため、本発明に係る半導体装置は、
一方の面に少なくとも一対の接続パッドが設けられた半導体基板と、
前記半導体基板の前記一方の面に設けられ、前記一対の接続パッドの各々と電気的に接続された配線と、
前記配線と電気的に接続された半田端子と、
を備え、
前記一対の接続パッドは、前記半導体基板への電子流入側となる接続パッドと、前記半導体基板からの電子流出側となる接続パッドとを含み、前記電子流入側の接続パッドには、複数の半田端子が前記配線を介して電気的に接続されており、
電子流入側の前記複数の半田端子の数は、電子流出側の前記半田端子の数と異なることを特徴としている。
【０００９】
本発明に係る半導体装置の実装構造は、
上記の半導体装置と、
その半導体装置の前記半田端子に接続された接続ランドと、前記接続ランドを露出させる開口部が形成された絶縁層と、を有し、前記半導体装置における前記一対の接続パッド間に流す電流を、前記半田端子を通じて供給する被接続媒体と、
を備えることを特徴としている。
【発明の効果】
【００１０】
本発明によれば、耐エレクトロマイグレーション性を向上させることができる。
【図面の簡単な説明】
【００１１】
【図１】半導体装置を示す平面図である。
【図２】図１のII−II線に沿った面の断面図である。
【図３】半導体装置を回路基板に実装した構造体を示す断面図である。
【図４】半導体装置を回路基板に実装した構造体における電子の流れを示す説明図（ａ）（ｂ）である。
【図５】半導体装置の変形例を示す平面図である。
【図６】図５の半導体装置を回路基板に実装した構造体における電子の流れを示す説明図である。
【図７】半導体装置の変形例を示す平面図である。
【図８】図７の半導体装置を回路基板に実装した構造体における電子の流れを示す説明図である。
【図９】半導体装置の変形例であり、ポストレス構造の半導体装置を示す断面図である。
【発明を実施するための形態】
【００１２】
以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
【００１３】
図１は、半導体装置を示す平面図である。図２は、図１のII−II線に沿った面の断面図である。この半導体装置はチップサイズにパッケージしたものであって、いわゆるＣＳＰ（Chip Size Package）と呼ばれるものである。
【００１４】
半導体装置１は、例えば図１、図２に示すように、半導体基板２の一方の面側に、接続パッド３、再配線７、柱状電極１０、半田端子１２等を有しており、その上面および側面が封止膜１１で覆われたパッケージ構造を成している。
なお、接続パッド３のうち、図１中の下方右側の２つが一対の電源端子（３１、３２）として機能し、その他の接続パッド３が信号端子として機能する。
【００１５】
半導体装置１は、例えば図１、図２に示すように、半導体基板２、接続パッド３、絶縁膜４、保護膜５、下地金属層８、上部金属層９、柱状電極１０、封止膜１１、半田端子１２等を備えている。
【００１６】
半導体基板２は、例えば、シリコン、ＧａＡｓなどの半導体材料からなり、その表層側に集積回路２ａや内部配線２ｂが形成されている。集積回路２ａと内部配線２ｂは電気的に接続している。
半導体基板２の表面には、例えば、アルミニウムなどの金属からなる複数の接続パッド３が、半導体基板２の周縁に沿って設けられている。この接続パッド３における一対の電源端子３１、３２は、半導体基板２の内部配線２ｂと電気的に接続している。
【００１７】
半導体基板２の表面には、例えば、酸化シリコン等からなる絶縁膜４が設けられている。その絶縁膜４の表面には、例えば、エポキシ系樹脂やポリイミド系樹脂等からなる保護膜５が設けられている。
絶縁膜４及び保護膜５には、接続パッド３の中央部を露出させる開口部４ａ、５ａがそれぞれ設けられている。開口部４ａ、５ａは、ウェットエッチングやレーザーエッチング等により形成することができる。
【００１８】
保護膜５の表面には、例えば、銅等からなる下地金属層８が設けられている。下地金属層８は金属の単層であってもよく、互いに異なる金属を積層した複数の層であってもよい。下地金属層８は、２００ｎｍ〜２０００ｎｍの厚さが好ましい。
下地金属層８の表面には、例えば、銅からなる上部金属層９が設けられている。上部金属層９は１μｍ〜１０μｍの厚さが好ましい。
この下地金属層８と上部金属層９の積層体が、再配線７として機能する。この再配線７は一部のものを除き、開口部４ａ、５ａを通じて接続パッド３にそれぞれ接続されている。
【００１９】
再配線７における上部金属層９上には、例えば、銅等からなる円柱形状の柱状電極１０がそれぞれ設けられている。
各柱状電極１０は、略四辺形状の半導体基板２において、接続パッド３で囲まれた中央領域に格子状に配列されている。各再配線７は一部のものを除き、それぞれに対応する互いに異なる接続パッド３と互いに異なる柱状電極１０とを接続している。また、各再配線７は一部のものを除き、互いに電気的に絶縁されるように配列されている。
【００２０】
再配線７（上部金属層９）及び保護膜５の表面には、例えば、エポキシ系樹脂やポリイミド系樹脂等からなる封止膜１１が、その表面が柱状電極１０の表面と略面一となることで柱状電極１０の上面が露出されるように設けられている。この封止膜１１は、柱状電極１０をその側面から保護し、再配線７（下地金属層８及び上部金属層９）をその上面から保護する。
【００２１】
柱状電極１０の表面には、はんだ材料からなる略球形状の半田端子１２が設けられている。半田端子１２は、柱状電極１０の円形の上面に配されて電気的に接続されている。
この半田端子１２は、半導体装置１を後述する回路基板２０に実装する際に、回路基板２０の接続ランド２２と接続するために設けられている。
【００２２】
次に、この半導体装置１における一対の電源端子３１、３２と、この一対の電源端子３１、３２に接続する再配線７及び半田端子１２について説明する。
【００２３】
半導体装置１における一対の電源端子３１、３２は、半導体基板２への電子流入側となる電源端子３１と、半導体基板２からの電子流出側となる電源端子３２とからなる。
そして、電子流入側の電源端子３１には、複数の半田端子１２が再配線７を介して接続されるようになっており、本実施形態では、２つの半田端子１２が電子流入側の電源端子３１に電気的に接続されている。このように、電子流入側の複数の半田端子の数は、電子流出側の半田端子の数より多い。
【００２４】
具体的には、図１、図２に示すように、電子流入側の電源端子３１に２つの半田端子Ｂ１（１２）が電気的に接続されている。
複数の半田端子Ｂ１（１２）の少なくとも１つであって、例えば、２つの半田端子Ｂ１（１２）の一方（図中、右側の半田端子Ｂ１Ｒ）は、その半田端子Ｂ１Ｒ（１２）に対応する一端７１ａから電子流入側の電源端子３１に対応する他端７１ｂに向かって延在した第１の再配線７１（７）を介して電子流入側の電源端子３１に直接的に接続されている。
また、複数の半田端子Ｂ１（１２）の少なくとも１つであって、例えば、２つの半田端子Ｂ１（１２）の他方（図中、左側の半田端子Ｂ１Ｌ）は、その半田端子Ｂ１Ｌ（１２）側から第１の再配線７１（７）の一端７１ａ側に向かって延在して第１の再配線７１（７）の一端７１ａに接続した第２の再配線７２（７）を介して電子流入側の電源端子３１に接続されている。
つまり、この半導体装置１において、複数（本実施形態では２つ）の半田端子Ｂ１（１２）は、シリーズ（直列）に配線されており、各半田端子Ｂ１（１２）が再配線７（７１、７２）を介して電子流入側の電源端子３１に電気的に接続されている。
【００２５】
なお、この半導体装置１において、電子流出側の電源端子３２には１つの半田端子Ｂ２（１２）が第３の再配線７３（７）を介して電気的に接続されている。
【００２６】
次に、半導体装置１を回路基板２０に実装してなる、半導体装置の実装構造について説明する。
【００２７】
回路基板２０は、例えば、ＰＣＢ（printed circuit board）基板であり、半導体装置１を実装して接続させる被接続媒体である。この回路基板２０は、例えば、６００μｍ〜１０００μｍの厚さを有するベース基板２１上に複数の回路や配線が設けられている。
回路基板２０は、例えば図３に示すように、ベース基板２１上に、銅等からなる接続ランド２２が設けられている。この接続ランド２２は、回路基板２０における回路や配線に接続されている。
また、回路基板２０の配線及び接続ランド２２等が設けられた面には、光硬化性樹脂や熱硬化性樹脂等を硬化してなるソルダーレジスト等の保護絶縁層２３が設けられている。保護絶縁層２３の厚さは、例えば３０〜５０μｍである。
保護絶縁層２３には、接続ランド２２を露出させる開口部２３ａが設けられている。開口部２３ａは、ウェットエッチングやレーザーエッチング等により形成することができる。この開口部２３ａは、略球形状の半田端子１２の形状に合わせて平面視円形状に形成されており、特に、保護絶縁層１６の上面側（上側）の径が接続ランド２２側（下側）の径より長くなっている。
【００２８】
そして、半導体装置１は、図３に示すように、図示しないボンディング装置によって半田端子１２が接続ランド２２に接合されることによって、回路基板２０と電気的に接続されている。その結果、半導体装置１の接続パッド３（一対の電源端子３１、３２）と回路基板２０の接続ランド２２とが、再配線７、柱状電極１０、半田端子１２を介して導通している。この回路基板２０は、半導体装置１における一対の電源端子（３１、３２）間に流す電流であって、集積回路２ａに流す電流を、半田端子１２を通じて供給する。
【００２９】
半導体装置１の回路基板２０への実装は、フェイスダウン方式及びリフロー方式により行う。
例えば、まず、図示しないステージに回路基板２０を載置する。そして、半導体装置１を、半田端子１２が形成された面を下に向けた状態で回路基板２０の上方に配する。
次に、半導体装置１の各半田端子１２を、それぞれに対応する回路基板２０の各接続ランド２２に位置合わせするようアライメント調整をする。そして、半田端子１２と接続ランド２２とを接触させるように押圧し、この状態で接続ランド２２に接している半田端子１２の少なくとも一部を溶融させるように加熱して半田端子１２を接続ランド２２に十分な面積で密着させるようにする。その後、冷却して半田端子１２を完全に固化することで接続ランド２２への半田付けが終了し、半田端子１２と接続ランド２２が蝋接によって接合される。
このように、半導体装置１を回路基板２０に実装することで、図３に示すような半導体装置１の実装構造（構造体）が得られる。
【００３０】
次に、半導体装置１を回路基板２０に実装した、半導体装置１の実装構造（構造体）における電流の流れ、電子の流れについて説明する。
【００３１】
図３に示す半導体装置１の実装構造（構造体）において、回路基板２０は、半田端子Ｂ２（１２）から半田端子Ｂ１（１２）に向かう電流を流して、半導体基板２の集積回路２ａに電流を供給するようになっている。
つまり、この半導体装置１の実装構造（構造体）においては、図４（ａ）（ｂ）に示すように、半田端子Ｂ１（１２）から半田端子Ｂ２（１２）に向かう方向に電子が流れる。
【００３２】
そして、半導体装置１における電子流入側の電源端子３１には、再配線７と柱状電極１０を介して、２つの半田端子Ｂ１（１２）が電気的に接続されており、その２つの半田端子Ｂ１（１２）にそれぞれ回路基板２０の接続ランド２２が接合しているので、回路基板２０の２つの接続ランド２２からそれぞれ半田端子１２に向けて電子が注入される。
ここで、従来の半導体装置における電子流入側の電源端子（３１）には１つの半田端子（１２）が電気的に接続されているので、その従来の半導体装置に比べて、本実施形態の半導体装置１では、回路基板２０から半導体装置１に注入される電子の流路の径が約２倍になっている。
その結果、本実施形態の半導体装置１の実装構造（構造体）では、従来の構造体よりも、回路基板２０の接続ランド２２から半田端子１２に注入される電子が約２倍流れ易くなっており、接続ランド２２から半田端子１２に電子を比較的穏やかに注入することができる。そして、接続ランド２２から半田端子１２に注入される電子の流れを緩和することで、電子が接続ランド２２から半田端子１２に流れ込む際に、電子が半田端子１２中の原子（例えば、スズ原子）と衝突することを約二分の一に緩和することができる。
こうして、電子が半田端子１２中の原子（例えば、スズ原子）と衝突することを緩和することで、電子の衝突に起因する不具合（例えば、ボイド）の発生を抑えることができる。
【００３３】
以上のように、半導体装置１における一対の電源端子３１、３２のうち、電子流入側の
電源端子３１には、再配線７と柱状電極１０を介して２つの半田端子Ｂ１（１２）が電気的に接続されており、その２つの半田端子Ｂ１（１２）に接合された接続ランド２２から半田端子１２に向けて電子が注入されるようになっているので、従来の半導体装置に比べて、電子が接続ランド２２から半田端子１２に流れ込む際に、半田端子１２中の原子（例えば、スズ原子）と衝突することを緩和することができる。
このように、電子流入側の電源端子３１に接続する半田端子Ｂ１（１２）の数を増やすことによって、電子が半田端子１２中の原子と衝突することを緩和することができ、回路基板２０側から半田端子１２に向かって流れた電子の衝突に起因して、回路基板２０の配線（接続ランド２２）と半田端子１２の間にボイド（空隙）が発生することを低減することができる。そして、半田端子１２部分でのボイド（空隙）の発生を低減することで、エレクトロマイグレーションによる接続不良の発生を低減することができる。
こうして、半導体装置１における電子流入側の電源端子３１に接続する半田端子Ｂ１（１２）の数を増やすことで、半導体装置１の耐エレクトロマイグレーション性を向上させることができ、耐エレクトロマイグレーション性を向上させた半導体装置１を得ることで、半導体装置の実装構造の耐エレクトロマイグレーション性の向上を図ることができる。
【００３４】
なお、本発明は上記実施形態に限られるものではない。
【００３５】
例えば、図５に示すように、一対の電源端子３１、３２を備え、電子流入側の電源端子３１に２つの半田端子Ｂ１（１２）が電気的に接続されている半導体装置１ａであってもよい。
そして、この半導体装置１ａにおいて、２つの半田端子Ｂ１（１２）の一方（図中、右側の半田端子Ｂ１Ｒ）は、その半田端子Ｂ１Ｒ（１２）に対応する一端７１ａから電子流入側の電源端子３１に対応する他端７１ｂに向かって延在した第１の再配線７１（７）を介して電子流入側の電源端子３１に直接的に接続されている。
また、２つの半田端子Ｂ１（１２）の他方（図中、左側の半田端子Ｂ１Ｌ）は、その半田端子Ｂ１Ｌ（１２）側から第１の再配線７１（７）の一端７１ａと他端７１ｂの間に向かって延在して第１の再配線７１（７）に接続した第２の再配線７２（７）を介して電子流入側の電源端子３１に接続されている。
つまり、この半導体装置１ａにおいて、複数（本実施形態では２つ）の半田端子Ｂ１（１２）は、パラレル（並列）に配線されており、各半田端子Ｂ１（１２）が再配線７（７１、７２）を介して電子流入側の電源端子３１に電気的に接続されている。
【００３６】
この半導体装置１ａを回路基板２０に実装してなる、半導体装置１ａの実装構造（構造体）において、回路基板２０は、半田端子Ｂ２（１２）から半田端子Ｂ１（１２）に向かう電流を流して、半導体基板２の集積回路２ａに電流を供給するようになっている。
つまり、この半導体装置１ａの実装構造（構造体）においては、図６に示すように、２つの半田端子Ｂ１（１２）側から半田端子Ｂ２（１２）側に向かう方向に電子が流れる。
【００３７】
このような半導体装置１ａであっても、電子が半田端子１２中の原子と衝突することを緩和することができ、回路基板２０側から半田端子１２に向かって流れた電子の衝突に起因して、回路基板２０の配線（接続ランド２２）と半田端子１２の間にボイド（空隙）が発生することや、そのエレクトロマイグレーションによる接続不良が発生することを低減することができる。
そして、半導体装置１ａの耐エレクトロマイグレーション性を向上させることができ、耐エレクトロマイグレーション性を向上させた半導体装置１ａを得ることで、半導体装置の実装構造の耐エレクトロマイグレーション性の向上を図ることができる。
【００３８】
また、図７に示すように、一対の電源端子３１、３２を備え、電子流入側の電源端子３１に２つの半田端子Ｂ１（１２）が電気的に接続されている半導体装置１ｂであってもよ
い。
そして、この半導体装置１ｂにおいて、２つの半田端子Ｂ１（１２）は、各半田端子Ｂ１Ｒ、Ｂ１Ｌ（１２）に対応する一端７１ａから電子流入側の電源端子３１に対応する他端７１ｂに向かって延在した第１の再配線７１（７）を介して電子流入側の電源端子３１に直接的に接続されている。
つまり、この半導体装置１ｂにおいて、複数（本実施形態では２つ）の半田端子Ｂ１（１２）は、再配線７（７１）を介して電子流入側の電源端子３１に直接的に接続されている。換言すれば、半導体装置１ｂは、半導体装置１ａの変形例であり、図中、左側の半田端子Ｂ１Ｌ（１２）は、その半田端子Ｂ１Ｌ（１２）側から第１の再配線７１（７）に向かい、特に、第１の再配線７１の他端７１ｂに向かって延在してその他端７１ｂに接続した再配線７（７１）を介して電子流入側の電源端子３１に電気的に接続されている。
【００３９】
この半導体装置１ｂを回路基板２０に実装してなる、半導体装置１ｂの実装構造（構造体）において、回路基板２０は、半田端子Ｂ２（１２）から半田端子Ｂ１（１２）に向かう電流を流して、半導体基板２の集積回路２ａに電流を供給するようになっている。
つまり、この半導体装置１ｂの実装構造（構造体）においては、図８に示すように、２つの半田端子Ｂ１（１２）側から半田端子Ｂ２（１２）側に向かう方向に電子が流れる。
【００４０】
このような半導体装置１ｂであっても、電子が半田端子１２中の原子と衝突することを緩和することができ、回路基板２０側から半田端子１２に向かって流れた電子の衝突に起因して、回路基板２０の配線（接続ランド２２）と半田端子１２の間にボイド（空隙）が発生することや、そのエレクトロマイグレーションによる接続不良が発生することを低減することができる。
そして、半導体装置１ｂの耐エレクトロマイグレーション性を向上させることができ、耐エレクトロマイグレーション性を向上させた半導体装置１ｂを得ることで、半導体装置の実装構造の耐エレクトロマイグレーション性の向上を図ることができる。
【００４１】
また、図９に示すように、柱状電極１０を備えないポストレス構造の半導体装置１ｃであってもよい。
半導体装置１ｃは、例えば図９に示すように、半導体基板２、接続パッド３、絶縁膜４、保護膜５、再配線７（下地金属層８、上部金属層９）、オーバーコート膜１３、半田端子１２等を備えている。
オーバーコート膜１３は、例えば、ポリイミド系樹脂等からなる封止保護層であり、再配線７（上部金属層９）及び保護膜５の表面を覆って保護するとともに、再配線７の一部を露出させる開口部１３ａを有している。この開口部１３ａは、ウェットエッチングやレーザーエッチング等により形成することができる。
このオーバーコート膜１３の開口部１３ａに半田端子１２が設けられており、その開口部１３ａを通じて、半田端子１２が再配線７と電気的に接続されている。
つまり、半導体装置１ｃでは、半田端子１２と再配線７が直接、電気的に接続されている。
【００４２】
この半導体装置１ｃを回路基板２０に実装してなる、半導体装置１ｃの実装構造（構造体）では、半導体装置１の実装構造と同様に、回路基板２０は、半田端子Ｂ２（１２）から半田端子Ｂ１（１２）に向かう電流を流して、半導体基板２の集積回路２ａに電流を供給するようになっている。
つまり、この半導体装置１ｃの実装構造（構造体）においても、２つの半田端子Ｂ１（１２）側から半田端子Ｂ２（１２）側に向かう方向に電子が流れる。
【００４３】
このような半導体装置１ｃであっても、電子が半田端子１２中の原子と衝突することを緩和することができ、回路基板２０側から半田端子１２に向かって流れた電子の衝突に起
因して、回路基板２０の配線（接続ランド２２）と半田端子１２の間にボイド（空隙）が発生することや、そのエレクトロマイグレーションによる接続不良が発生することを低減することができる。
そして、半導体装置１ｃの耐エレクトロマイグレーション性を向上させることができ、耐エレクトロマイグレーション性を向上させた半導体装置１ｃを得ることで、半導体装置の実装構造の耐エレクトロマイグレーション性の向上を図ることができる。
【００４４】
なお、以上の実施の形態においては、電子流入側の電源端子３１には、２つの半田端子Ｂ１（１２）が電気的に接続されているとしたが、本発明はこれに限定されるものではなく、３つ以上の半田端子Ｂ１（１２）が電子流入側の電源端子３１に電気的に接続されていてもよい。
【００４５】
また、その他、具体的な細部構造等についても適宜に変更可能であることは勿論である。
【００４６】
以下に、この出願の願書に最初に添付した特許請求の範囲に記載した発明を付記する。付記に記載した請求項の項番は、この出願の願書に最初に添付した特許請求の範囲の通りである。
【００４７】
［付記］
＜請求項１＞
一方の面に少なくとも一対の接続パッドが設けられた半導体基板と、
前記半導体基板の前記一方の面に設けられ、前記一対の接続パッドの各々と電気的に接続された配線と、
前記配線と電気的に接続された半田端子と、
を備え、
前記一対の接続パッドは、前記半導体基板への電子流入側となる接続パッドと、前記半導体基板からの電子流出側となる接続パッドとを含み、前記電子流入側の接続パッドには、複数の半田端子が前記配線を介して電気的に接続されており、
電子流入側の前記複数の半田端子の数は、電子流出側の前記半田端子の数と異なることを特徴とする半導体装置。
＜請求項２＞
前記接続パッドは電源端子であり、
前記複数の半田端子の少なくとも１つが、その半田端子に対応する一端から前記電子流入側の電源端子に対応する他端に向かって延在した第１の配線を介して前記電子流入側の電源端子に直接的に接続されており、
前記複数の半田端子のうち前記第１の配線と接続されていないものは、その半田端子側から前記第１の配線の一端側に向かって延在して前記第１の配線に接続した第２の配線を介して前記電子流入側の電源端子に接続されていることを特徴とする請求項１に記載の半導体装置。
＜請求項３＞
前記接続パッドは電源端子であり、
前記複数の半田端子の少なくとも１つが、その半田端子に対応する一端から前記電子流入側の電源端子に対応する他端に向かって延在した第１の配線を介して前記電子流入側の電源端子に直接的に接続されており、
前記複数の半田端子のうち前記第１の配線と接続されていないものは、その半田端子側から前記第１の配線の一端と他端の間に向かって延在して前記第１の配線に接続した第２の配線を介して前記電子流入側の電源端子に接続されていることを特徴とする請求項１に記載の半導体装置。
＜請求項４＞
前記接続パッドは電源端子であり、
前記複数の半田端子が、各半田端子に対応する一端から前記電子流入側の電源端子に対応する他端に向かって延在した第１の配線を介して前記電子流入側の電源端子に直接的に接続されていることを特徴とする請求項１に記載の半導体装置。
＜請求項５＞
前記配線上に設けられた柱状電極を備え、前記半田端子は前記柱状電極を介して、前記配線と電気的に接続されていることを特徴とする請求項１〜４の何れか一項に記載の半導体装置。
＜請求項６＞
請求項１〜５の何れか一項に記載の半導体装置と、
前記半導体装置の前記半田端子に接続された接続ランドと、前記接続ランドを露出させる開口部が形成された絶縁層と、を有し、前記半導体装置における前記一対の接続パッド間に流す電流を、前記半田端子を通じて供給する被接続媒体と、
を備えることを特徴とする半導体装置の実装構造。
【符号の説明】
【００４８】
１ 半導体装置
２ 半導体基板
３ 接続パッド
３１ 電子流入側の電源端子（接続パッド）
３２ 電子流出側の電源端子（接続パッド）
４ 絶縁膜
４ａ 開口部
５ 保護膜
５ａ 開口部
７ 再配線（配線）
７１ 第１の再配線（第１の配線）
７１ａ 一端
７１ｂ 他端
７２ 第２の再配線（第２の配線）
８ 下地金属層
９ 上部金属層
１０ 柱状電極
１１ 封止膜
１２ 半田端子
Ｂ１（Ｂ１Ｒ、Ｂ１Ｌ） 半田端子（複数の半田端子）
Ｂ２ 半田端子
２０ 回路基板（被接続媒体）
２１ ベース基板
２２ 接続ランド
２３ 保護絶縁層（絶縁層）
２３ａ 開口部
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の実装構造に関する。
【背景技術】
【０００２】
半導体装置には、一般的にＣＳＰ（chip size package）と呼ばれるものがある。ＣＳＰでは、半導体基板の接続パッドが設けられた面に絶縁膜が設けられ、絶縁膜には接続パッドの中央部に対応する部分に開口部が設けられている。絶縁膜の表面には再配線が形成され、再配線の一端部は絶縁膜の開口部を介して接続パッドに接続される。再配線の他端部には柱状の電極が設けられ、再配線及び絶縁膜が封止膜により封止される。柱状電極は封止膜から露出し、柱状電極の表面に半田端子が設けられる。この半田端子を介して半導体装置は回路基板に接続される。
半導体装置が接続される回路基板には、端部に基板ランドを有する配線が設けられている。また、配線を覆うソルダーレジスト層が設けられ、ソルダーレジスト層には基板ランドを露出させる開口が設けられている。この開口の位置に半田端子を配置した状態でリフロー方式により半田付けがされることで、半導体装置が回路基板に実装される。
【０００３】
半導体装置が回路基板に実装された構造体において、半田端子を介して、半導体装置の電源端子となる接続パッドと回路基板との間に高電流を流して使用する際、回路基板の配線側から半田端子に向かって流れた電子が半田端子中の原子（例えば、スズ原子）と衝突することが繰り返し起こる。そして、高電流を流して使用することが長期に亘る場合、電子との衝突に伴い原子などが移動することによって半田端子にボイド（空隙）が発生してしまうことがある。また、電子と原子の衝突により発生した熱によって回路基板の配線中の銅原子がはんだ中に拡散して、その配線にもボイド（空隙）が発生してしまうことがある。
このように、回路基板の配線側から半田端子に向かって流れた電子の衝突に起因して、回路基板の配線と半田端子の間にボイド（空隙）が発生するエレクトロマイグレーションによる接続不良が生じてしまうという問題があった。
近時、回路基板における配線の微細化が進んでおり、配線の薄型化に伴う耐エレクトロマイグレーション特性の低下が顕在化する傾向がある。
【０００４】
これに対し、電源端子（接続パッド）に対応する柱状電極の径を太くすることにより、電子を流れ易くするようにして、電子の衝突を緩和し、耐エレクトロマイグレーション性の向上を図った技術が知られている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−１８３８７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来技術においてレジストフィルムに形成した開口内に電解メッキによって柱状電極を成長させて形成する場合、柱状電極の径に応じて異なるサイズの開口内に形成される柱状電極の高さにばらつきが生じてしまうことがあった。
また、柱状電極の高さを揃えることができた場合でも、柱状電極の上端に形成した半田端子の形状は、径が異なる柱状電極毎に異なり、半田端子の高さが不均一になってしまうことがある。
半導体装置における半田端子の形状や高さが不均一であると、その半導体装置をリフロ
ー方式によって回路基板に実装した際に、高さが低かった半田端子の蝋接部分が構造的に弱くなってしまい、その部分が破断しやすく、断線など接続不良が発生してしまう恐れがある。
【０００７】
本発明の目的は、耐エレクトロマイグレーション性を向上させた半導体装置及び半導体装置の実装構造を提供することである。
【課題を解決するための手段】
【０００８】
以上の課題を解決するため、本発明に係る半導体装置は、
一方の面に少なくとも一対の接続パッドが設けられた半導体基板と、
前記半導体基板の前記一方の面に設けられ、前記一対の接続パッドの各々と電気的に接続された配線と、
前記配線と電気的に接続された半田端子と、
を備え、
前記一対の接続パッドは、前記半導体基板への電子流入側となる接続パッドと、前記半導体基板からの電子流出側となる接続パッドとを含み、前記電子流入側の接続パッドには、複数の半田端子が前記配線を介して電気的に接続されており、
電子流入側の前記複数の半田端子の数は、電子流出側の前記半田端子の数と異なることを特徴としている。
【０００９】
本発明に係る半導体装置の実装構造は、
上記の半導体装置と、
その半導体装置の前記半田端子に接続された接続ランドと、前記接続ランドを露出させる開口部が形成された絶縁層と、を有し、前記半導体装置における前記一対の接続パッド間に流す電流を、前記半田端子を通じて供給する被接続媒体と、
を備えることを特徴としている。
【発明の効果】
【００１０】
本発明によれば、耐エレクトロマイグレーション性を向上させることができる。
【図面の簡単な説明】
【００１１】
【図１】半導体装置を示す平面図である。
【図２】図１のII−II線に沿った面の断面図である。
【図３】半導体装置を回路基板に実装した構造体を示す断面図である。
【図４】半導体装置を回路基板に実装した構造体における電子の流れを示す説明図（ａ）（ｂ）である。
【図５】半導体装置の変形例を示す平面図である。
【図６】図５の半導体装置を回路基板に実装した構造体における電子の流れを示す説明図である。
【図７】半導体装置の変形例を示す平面図である。
【図８】図７の半導体装置を回路基板に実装した構造体における電子の流れを示す説明図である。
【図９】半導体装置の変形例であり、ポストレス構造の半導体装置を示す断面図である。
【発明を実施するための形態】
【００１２】
以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
【００１３】
図１は、半導体装置を示す平面図である。図２は、図１のII−II線に沿った面の断面図である。この半導体装置はチップサイズにパッケージしたものであって、いわゆるＣＳＰ（Chip Size Package）と呼ばれるものである。
【００１４】
半導体装置１は、例えば図１、図２に示すように、半導体基板２の一方の面側に、接続パッド３、再配線７、柱状電極１０、半田端子１２等を有しており、その上面および側面が封止膜１１で覆われたパッケージ構造を成している。
なお、接続パッド３のうち、図１中の下方右側の２つが一対の電源端子（３１、３２）として機能し、その他の接続パッド３が信号端子として機能する。
【００１５】
半導体装置１は、例えば図１、図２に示すように、半導体基板２、接続パッド３、絶縁膜４、保護膜５、下地金属層８、上部金属層９、柱状電極１０、封止膜１１、半田端子１２等を備えている。
【００１６】
半導体基板２は、例えば、シリコン、ＧａＡｓなどの半導体材料からなり、その表層側に集積回路２ａや内部配線２ｂが形成されている。集積回路２ａと内部配線２ｂは電気的に接続している。
半導体基板２の表面には、例えば、アルミニウムなどの金属からなる複数の接続パッド３が、半導体基板２の周縁に沿って設けられている。この接続パッド３における一対の電源端子３１、３２は、半導体基板２の内部配線２ｂと電気的に接続している。
【００１７】
半導体基板２の表面には、例えば、酸化シリコン等からなる絶縁膜４が設けられている。その絶縁膜４の表面には、例えば、エポキシ系樹脂やポリイミド系樹脂等からなる保護膜５が設けられている。
絶縁膜４及び保護膜５には、接続パッド３の中央部を露出させる開口部４ａ、５ａがそれぞれ設けられている。開口部４ａ、５ａは、ウェットエッチングやレーザーエッチング等により形成することができる。
【００１８】
保護膜５の表面には、例えば、銅等からなる下地金属層８が設けられている。下地金属層８は金属の単層であってもよく、互いに異なる金属を積層した複数の層であってもよい。下地金属層８は、２００ｎｍ〜２０００ｎｍの厚さが好ましい。
下地金属層８の表面には、例えば、銅からなる上部金属層９が設けられている。上部金属層９は１μｍ〜１０μｍの厚さが好ましい。
この下地金属層８と上部金属層９の積層体が、再配線７として機能する。この再配線７は一部のものを除き、開口部４ａ、５ａを通じて接続パッド３にそれぞれ接続されている。
【００１９】
再配線７における上部金属層９上には、例えば、銅等からなる円柱形状の柱状電極１０がそれぞれ設けられている。
各柱状電極１０は、略四辺形状の半導体基板２において、接続パッド３で囲まれた中央領域に格子状に配列されている。各再配線７は一部のものを除き、それぞれに対応する互いに異なる接続パッド３と互いに異なる柱状電極１０とを接続している。また、各再配線７は一部のものを除き、互いに電気的に絶縁されるように配列されている。
【００２０】
再配線７（上部金属層９）及び保護膜５の表面には、例えば、エポキシ系樹脂やポリイミド系樹脂等からなる封止膜１１が、その表面が柱状電極１０の表面と略面一となることで柱状電極１０の上面が露出されるように設けられている。この封止膜１１は、柱状電極１０をその側面から保護し、再配線７（下地金属層８及び上部金属層９）をその上面から保護する。
【００２１】
柱状電極１０の表面には、はんだ材料からなる略球形状の半田端子１２が設けられている。半田端子１２は、柱状電極１０の円形の上面に配されて電気的に接続されている。
この半田端子１２は、半導体装置１を後述する回路基板２０に実装する際に、回路基板２０の接続ランド２２と接続するために設けられている。
【００２２】
次に、この半導体装置１における一対の電源端子３１、３２と、この一対の電源端子３１、３２に接続する再配線７及び半田端子１２について説明する。
【００２３】
半導体装置１における一対の電源端子３１、３２は、半導体基板２への電子流入側となる電源端子３１と、半導体基板２からの電子流出側となる電源端子３２とからなる。
そして、電子流入側の電源端子３１には、複数の半田端子１２が再配線７を介して接続されるようになっており、本実施形態では、２つの半田端子１２が電子流入側の電源端子３１に電気的に接続されている。このように、電子流入側の複数の半田端子の数は、電子流出側の半田端子の数より多い。
【００２４】
具体的には、図１、図２に示すように、電子流入側の電源端子３１に２つの半田端子Ｂ１（１２）が電気的に接続されている。
複数の半田端子Ｂ１（１２）の少なくとも１つであって、例えば、２つの半田端子Ｂ１（１２）の一方（図中、右側の半田端子Ｂ１Ｒ）は、その半田端子Ｂ１Ｒ（１２）に対応する一端７１ａから電子流入側の電源端子３１に対応する他端７１ｂに向かって延在した第１の再配線７１（７）を介して電子流入側の電源端子３１に直接的に接続されている。
また、複数の半田端子Ｂ１（１２）の少なくとも１つであって、例えば、２つの半田端子Ｂ１（１２）の他方（図中、左側の半田端子Ｂ１Ｌ）は、その半田端子Ｂ１Ｌ（１２）側から第１の再配線７１（７）の一端７１ａ側に向かって延在して第１の再配線７１（７）の一端７１ａに接続した第２の再配線７２（７）を介して電子流入側の電源端子３１に接続されている。
つまり、この半導体装置１において、複数（本実施形態では２つ）の半田端子Ｂ１（１２）は、シリーズ（直列）に配線されており、各半田端子Ｂ１（１２）が再配線７（７１、７２）を介して電子流入側の電源端子３１に電気的に接続されている。
【００２５】
なお、この半導体装置１において、電子流出側の電源端子３２には１つの半田端子Ｂ２（１２）が第３の再配線７３（７）を介して電気的に接続されている。
【００２６】
次に、半導体装置１を回路基板２０に実装してなる、半導体装置の実装構造について説明する。
【００２７】
回路基板２０は、例えば、ＰＣＢ（printed circuit board）基板であり、半導体装置１を実装して接続させる被接続媒体である。この回路基板２０は、例えば、６００μｍ〜１０００μｍの厚さを有するベース基板２１上に複数の回路や配線が設けられている。
回路基板２０は、例えば図３に示すように、ベース基板２１上に、銅等からなる接続ランド２２が設けられている。この接続ランド２２は、回路基板２０における回路や配線に接続されている。
また、回路基板２０の配線及び接続ランド２２等が設けられた面には、光硬化性樹脂や熱硬化性樹脂等を硬化してなるソルダーレジスト等の保護絶縁層２３が設けられている。保護絶縁層２３の厚さは、例えば３０〜５０μｍである。
保護絶縁層２３には、接続ランド２２を露出させる開口部２３ａが設けられている。開口部２３ａは、ウェットエッチングやレーザーエッチング等により形成することができる。この開口部２３ａは、略球形状の半田端子１２の形状に合わせて平面視円形状に形成されており、特に、保護絶縁層１６の上面側（上側）の径が接続ランド２２側（下側）の径より長くなっている。
【００２８】
そして、半導体装置１は、図３に示すように、図示しないボンディング装置によって半田端子１２が接続ランド２２に接合されることによって、回路基板２０と電気的に接続されている。その結果、半導体装置１の接続パッド３（一対の電源端子３１、３２）と回路基板２０の接続ランド２２とが、再配線７、柱状電極１０、半田端子１２を介して導通している。この回路基板２０は、半導体装置１における一対の電源端子（３１、３２）間に流す電流であって、集積回路２ａに流す電流を、半田端子１２を通じて供給する。
【００２９】
半導体装置１の回路基板２０への実装は、フェイスダウン方式及びリフロー方式により行う。
例えば、まず、図示しないステージに回路基板２０を載置する。そして、半導体装置１を、半田端子１２が形成された面を下に向けた状態で回路基板２０の上方に配する。
次に、半導体装置１の各半田端子１２を、それぞれに対応する回路基板２０の各接続ランド２２に位置合わせするようアライメント調整をする。そして、半田端子１２と接続ランド２２とを接触させるように押圧し、この状態で接続ランド２２に接している半田端子１２の少なくとも一部を溶融させるように加熱して半田端子１２を接続ランド２２に十分な面積で密着させるようにする。その後、冷却して半田端子１２を完全に固化することで接続ランド２２への半田付けが終了し、半田端子１２と接続ランド２２が蝋接によって接合される。
このように、半導体装置１を回路基板２０に実装することで、図３に示すような半導体装置１の実装構造（構造体）が得られる。
【００３０】
次に、半導体装置１を回路基板２０に実装した、半導体装置１の実装構造（構造体）における電流の流れ、電子の流れについて説明する。
【００３１】
図３に示す半導体装置１の実装構造（構造体）において、回路基板２０は、半田端子Ｂ２（１２）から半田端子Ｂ１（１２）に向かう電流を流して、半導体基板２の集積回路２ａに電流を供給するようになっている。
つまり、この半導体装置１の実装構造（構造体）においては、図４（ａ）（ｂ）に示すように、半田端子Ｂ１（１２）から半田端子Ｂ２（１２）に向かう方向に電子が流れる。
【００３２】
そして、半導体装置１における電子流入側の電源端子３１には、再配線７と柱状電極１０を介して、２つの半田端子Ｂ１（１２）が電気的に接続されており、その２つの半田端子Ｂ１（１２）にそれぞれ回路基板２０の接続ランド２２が接合しているので、回路基板２０の２つの接続ランド２２からそれぞれ半田端子１２に向けて電子が注入される。
ここで、従来の半導体装置における電子流入側の電源端子（３１）には１つの半田端子（１２）が電気的に接続されているので、その従来の半導体装置に比べて、本実施形態の半導体装置１では、回路基板２０から半導体装置１に注入される電子の流路の径が約２倍になっている。
その結果、本実施形態の半導体装置１の実装構造（構造体）では、従来の構造体よりも、回路基板２０の接続ランド２２から半田端子１２に注入される電子が約２倍流れ易くなっており、接続ランド２２から半田端子１２に電子を比較的穏やかに注入することができる。そして、接続ランド２２から半田端子１２に注入される電子の流れを緩和することで、電子が接続ランド２２から半田端子１２に流れ込む際に、電子が半田端子１２中の原子（例えば、スズ原子）と衝突することを約二分の一に緩和することができる。
こうして、電子が半田端子１２中の原子（例えば、スズ原子）と衝突することを緩和することで、電子の衝突に起因する不具合（例えば、ボイド）の発生を抑えることができる。
【００３３】
以上のように、半導体装置１における一対の電源端子３１、３２のうち、電子流入側の
電源端子３１には、再配線７と柱状電極１０を介して２つの半田端子Ｂ１（１２）が電気的に接続されており、その２つの半田端子Ｂ１（１２）に接合された接続ランド２２から半田端子１２に向けて電子が注入されるようになっているので、従来の半導体装置に比べて、電子が接続ランド２２から半田端子１２に流れ込む際に、半田端子１２中の原子（例えば、スズ原子）と衝突することを緩和することができる。
このように、電子流入側の電源端子３１に接続する半田端子Ｂ１（１２）の数を増やすことによって、電子が半田端子１２中の原子と衝突することを緩和することができ、回路基板２０側から半田端子１２に向かって流れた電子の衝突に起因して、回路基板２０の配線（接続ランド２２）と半田端子１２の間にボイド（空隙）が発生することを低減することができる。そして、半田端子１２部分でのボイド（空隙）の発生を低減することで、エレクトロマイグレーションによる接続不良の発生を低減することができる。
こうして、半導体装置１における電子流入側の電源端子３１に接続する半田端子Ｂ１（１２）の数を増やすことで、半導体装置１の耐エレクトロマイグレーション性を向上させることができ、耐エレクトロマイグレーション性を向上させた半導体装置１を得ることで、半導体装置の実装構造の耐エレクトロマイグレーション性の向上を図ることができる。
【００３４】
なお、本発明は上記実施形態に限られるものではない。
【００３５】
例えば、図５に示すように、一対の電源端子３１、３２を備え、電子流入側の電源端子３１に２つの半田端子Ｂ１（１２）が電気的に接続されている半導体装置１ａであってもよい。
そして、この半導体装置１ａにおいて、２つの半田端子Ｂ１（１２）の一方（図中、右側の半田端子Ｂ１Ｒ）は、その半田端子Ｂ１Ｒ（１２）に対応する一端７１ａから電子流入側の電源端子３１に対応する他端７１ｂに向かって延在した第１の再配線７１（７）を介して電子流入側の電源端子３１に直接的に接続されている。
また、２つの半田端子Ｂ１（１２）の他方（図中、左側の半田端子Ｂ１Ｌ）は、その半田端子Ｂ１Ｌ（１２）側から第１の再配線７１（７）の一端７１ａと他端７１ｂの間に向かって延在して第１の再配線７１（７）に接続した第２の再配線７２（７）を介して電子流入側の電源端子３１に接続されている。
つまり、この半導体装置１ａにおいて、複数（本実施形態では２つ）の半田端子Ｂ１（１２）は、パラレル（並列）に配線されており、各半田端子Ｂ１（１２）が再配線７（７１、７２）を介して電子流入側の電源端子３１に電気的に接続されている。
【００３６】
この半導体装置１ａを回路基板２０に実装してなる、半導体装置１ａの実装構造（構造体）において、回路基板２０は、半田端子Ｂ２（１２）から半田端子Ｂ１（１２）に向かう電流を流して、半導体基板２の集積回路２ａに電流を供給するようになっている。
つまり、この半導体装置１ａの実装構造（構造体）においては、図６に示すように、２つの半田端子Ｂ１（１２）側から半田端子Ｂ２（１２）側に向かう方向に電子が流れる。
【００３７】
このような半導体装置１ａであっても、電子が半田端子１２中の原子と衝突することを緩和することができ、回路基板２０側から半田端子１２に向かって流れた電子の衝突に起因して、回路基板２０の配線（接続ランド２２）と半田端子１２の間にボイド（空隙）が発生することや、そのエレクトロマイグレーションによる接続不良が発生することを低減することができる。
そして、半導体装置１ａの耐エレクトロマイグレーション性を向上させることができ、耐エレクトロマイグレーション性を向上させた半導体装置１ａを得ることで、半導体装置の実装構造の耐エレクトロマイグレーション性の向上を図ることができる。
【００３８】
また、図７に示すように、一対の電源端子３１、３２を備え、電子流入側の電源端子３１に２つの半田端子Ｂ１（１２）が電気的に接続されている半導体装置１ｂであってもよ
い。
そして、この半導体装置１ｂにおいて、２つの半田端子Ｂ１（１２）は、各半田端子Ｂ１Ｒ、Ｂ１Ｌ（１２）に対応する一端７１ａから電子流入側の電源端子３１に対応する他端７１ｂに向かって延在した第１の再配線７１（７）を介して電子流入側の電源端子３１に直接的に接続されている。
つまり、この半導体装置１ｂにおいて、複数（本実施形態では２つ）の半田端子Ｂ１（１２）は、再配線７（７１）を介して電子流入側の電源端子３１に直接的に接続されている。換言すれば、半導体装置１ｂは、半導体装置１ａの変形例であり、図中、左側の半田端子Ｂ１Ｌ（１２）は、その半田端子Ｂ１Ｌ（１２）側から第１の再配線７１（７）に向かい、特に、第１の再配線７１の他端７１ｂに向かって延在してその他端７１ｂに接続した再配線７（７１）を介して電子流入側の電源端子３１に電気的に接続されている。
【００３９】
この半導体装置１ｂを回路基板２０に実装してなる、半導体装置１ｂの実装構造（構造体）において、回路基板２０は、半田端子Ｂ２（１２）から半田端子Ｂ１（１２）に向かう電流を流して、半導体基板２の集積回路２ａに電流を供給するようになっている。
つまり、この半導体装置１ｂの実装構造（構造体）においては、図８に示すように、２つの半田端子Ｂ１（１２）側から半田端子Ｂ２（１２）側に向かう方向に電子が流れる。
【００４０】
このような半導体装置１ｂであっても、電子が半田端子１２中の原子と衝突することを緩和することができ、回路基板２０側から半田端子１２に向かって流れた電子の衝突に起因して、回路基板２０の配線（接続ランド２２）と半田端子１２の間にボイド（空隙）が発生することや、そのエレクトロマイグレーションによる接続不良が発生することを低減することができる。
そして、半導体装置１ｂの耐エレクトロマイグレーション性を向上させることができ、耐エレクトロマイグレーション性を向上させた半導体装置１ｂを得ることで、半導体装置の実装構造の耐エレクトロマイグレーション性の向上を図ることができる。
【００４１】
また、図９に示すように、柱状電極１０を備えないポストレス構造の半導体装置１ｃであってもよい。
半導体装置１ｃは、例えば図９に示すように、半導体基板２、接続パッド３、絶縁膜４、保護膜５、再配線７（下地金属層８、上部金属層９）、オーバーコート膜１３、半田端子１２等を備えている。
オーバーコート膜１３は、例えば、ポリイミド系樹脂等からなる封止保護層であり、再配線７（上部金属層９）及び保護膜５の表面を覆って保護するとともに、再配線７の一部を露出させる開口部１３ａを有している。この開口部１３ａは、ウェットエッチングやレーザーエッチング等により形成することができる。
このオーバーコート膜１３の開口部１３ａに半田端子１２が設けられており、その開口部１３ａを通じて、半田端子１２が再配線７と電気的に接続されている。
つまり、半導体装置１ｃでは、半田端子１２と再配線７が直接、電気的に接続されている。
【００４２】
この半導体装置１ｃを回路基板２０に実装してなる、半導体装置１ｃの実装構造（構造体）では、半導体装置１の実装構造と同様に、回路基板２０は、半田端子Ｂ２（１２）から半田端子Ｂ１（１２）に向かう電流を流して、半導体基板２の集積回路２ａに電流を供給するようになっている。
つまり、この半導体装置１ｃの実装構造（構造体）においても、２つの半田端子Ｂ１（１２）側から半田端子Ｂ２（１２）側に向かう方向に電子が流れる。
【００４３】
このような半導体装置１ｃであっても、電子が半田端子１２中の原子と衝突することを緩和することができ、回路基板２０側から半田端子１２に向かって流れた電子の衝突に起
因して、回路基板２０の配線（接続ランド２２）と半田端子１２の間にボイド（空隙）が発生することや、そのエレクトロマイグレーションによる接続不良が発生することを低減することができる。
そして、半導体装置１ｃの耐エレクトロマイグレーション性を向上させることができ、耐エレクトロマイグレーション性を向上させた半導体装置１ｃを得ることで、半導体装置の実装構造の耐エレクトロマイグレーション性の向上を図ることができる。
【００４４】
なお、以上の実施の形態においては、電子流入側の電源端子３１には、２つの半田端子Ｂ１（１２）が電気的に接続されているとしたが、本発明はこれに限定されるものではなく、３つ以上の半田端子Ｂ１（１２）が電子流入側の電源端子３１に電気的に接続されていてもよい。
【００４５】
また、その他、具体的な細部構造等についても適宜に変更可能であることは勿論である。
【００４６】
以下に、この出願の願書に最初に添付した特許請求の範囲に記載した発明を付記する。付記に記載した請求項の項番は、この出願の願書に最初に添付した特許請求の範囲の通りである。
【００４７】
［付記］
＜請求項１＞
一方の面に少なくとも一対の接続パッドが設けられた半導体基板と、
前記半導体基板の前記一方の面に設けられ、前記一対の接続パッドの各々と電気的に接続された配線と、
前記配線と電気的に接続された半田端子と、
を備え、
前記一対の接続パッドは、前記半導体基板への電子流入側となる接続パッドと、前記半導体基板からの電子流出側となる接続パッドとを含み、前記電子流入側の接続パッドには、複数の半田端子が前記配線を介して電気的に接続されており、
電子流入側の前記複数の半田端子の数は、電子流出側の前記半田端子の数と異なることを特徴とする半導体装置。
＜請求項２＞
前記接続パッドは電源端子であり、
前記複数の半田端子の少なくとも１つが、その半田端子に対応する一端から前記電子流入側の電源端子に対応する他端に向かって延在した第１の配線を介して前記電子流入側の電源端子に直接的に接続されており、
前記複数の半田端子のうち前記第１の配線と接続されていないものは、その半田端子側から前記第１の配線の一端側に向かって延在して前記第１の配線に接続した第２の配線を介して前記電子流入側の電源端子に接続されていることを特徴とする請求項１に記載の半導体装置。
＜請求項３＞
前記接続パッドは電源端子であり、
前記複数の半田端子の少なくとも１つが、その半田端子に対応する一端から前記電子流入側の電源端子に対応する他端に向かって延在した第１の配線を介して前記電子流入側の電源端子に直接的に接続されており、
前記複数の半田端子のうち前記第１の配線と接続されていないものは、その半田端子側から前記第１の配線の一端と他端の間に向かって延在して前記第１の配線に接続した第２の配線を介して前記電子流入側の電源端子に接続されていることを特徴とする請求項１に記載の半導体装置。
＜請求項４＞
前記接続パッドは電源端子であり、
前記複数の半田端子が、各半田端子に対応する一端から前記電子流入側の電源端子に対応する他端に向かって延在した第１の配線を介して前記電子流入側の電源端子に直接的に接続されていることを特徴とする請求項１に記載の半導体装置。
＜請求項５＞
前記配線上に設けられた柱状電極を備え、前記半田端子は前記柱状電極を介して、前記配線と電気的に接続されていることを特徴とする請求項１〜４の何れか一項に記載の半導体装置。
＜請求項６＞
請求項１〜５の何れか一項に記載の半導体装置と、
前記半導体装置の前記半田端子に接続された接続ランドと、前記接続ランドを露出させる開口部が形成された絶縁層と、を有し、前記半導体装置における前記一対の接続パッド間に流す電流を、前記半田端子を通じて供給する被接続媒体と、
を備えることを特徴とする半導体装置の実装構造。
【符号の説明】
【００４８】
１ 半導体装置
２ 半導体基板
３ 接続パッド
３１ 電子流入側の電源端子（接続パッド）
３２ 電子流出側の電源端子（接続パッド）
４ 絶縁膜
４ａ 開口部
５ 保護膜
５ａ 開口部
７ 再配線（配線）
７１ 第１の再配線（第１の配線）
７１ａ 一端
７１ｂ 他端
７２ 第２の再配線（第２の配線）
８ 下地金属層
９ 上部金属層
１０ 柱状電極
１１ 封止膜
１２ 半田端子
Ｂ１（Ｂ１Ｒ、Ｂ１Ｌ） 半田端子（複数の半田端子）
Ｂ２ 半田端子
２０ 回路基板（被接続媒体）
２１ ベース基板
２２ 接続ランド
２３ 保護絶縁層（絶縁層）
２３ａ 開口部
【特許請求の範囲】
【請求項１】
一方の面に少なくとも一対の接続パッドが設けられた半導体基板と、
前記半導体基板の前記一方の面に設けられ、前記一対の接続パッドの各々と電気的に接続された配線と、
前記配線と電気的に接続された半田端子と、
を備え、
前記一対の接続パッドは、前記半導体基板への電子流入側となる接続パッドと、前記半導体基板からの電子流出側となる接続パッドとを含み、前記電子流入側の接続パッドには、複数の半田端子が前記配線を介して電気的に接続されており、
電子流入側の前記複数の半田端子の数は、電子流出側の前記半田端子の数と異なることを特徴とする半導体装置。
【請求項２】
前記接続パッドは電源端子であり、
前記複数の半田端子の少なくとも１つが、その半田端子に対応する一端から前記電子流入側の電源端子に対応する他端に向かって延在した第１の配線を介して前記電子流入側の電源端子に直接的に接続されており、
前記複数の半田端子のうち前記第１の配線と接続されていないものは、その半田端子側から前記第１の配線の一端側に向かって延在して前記第１の配線に接続した第２の配線を介して前記電子流入側の電源端子に接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記接続パッドは電源端子であり、
前記複数の半田端子の少なくとも１つが、その半田端子に対応する一端から前記電子流入側の電源端子に対応する他端に向かって延在した第１の配線を介して前記電子流入側の電源端子に直接的に接続されており、
前記複数の半田端子のうち前記第１の配線と接続されていないものは、その半田端子側から前記第１の配線の一端と他端の間に向かって延在して前記第１の配線に接続した第２の配線を介して前記電子流入側の電源端子に接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記接続パッドは電源端子であり、
前記複数の半田端子が、各半田端子に対応する一端から前記電子流入側の電源端子に対応する他端に向かって延在した第１の配線を介して前記電子流入側の電源端子に直接的に接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記配線上に設けられた柱状電極を備え、前記半田端子は前記柱状電極を介して、前記配線と電気的に接続されていることを特徴とする請求項１〜４の何れか一項に記載の半導体装置。
【請求項６】
請求項１〜５の何れか一項に記載の半導体装置と、
前記半導体装置の前記半田端子に接続された接続ランドと、前記接続ランドを露出させる開口部が形成された絶縁層と、を有し、前記半導体装置における前記一対の接続パッド間に流す電流を、前記半田端子を通じて供給する被接続媒体と、
を備えることを特徴とする半導体装置の実装構造。
【請求項１】
一方の面に少なくとも一対の接続パッドが設けられた半導体基板と、
前記半導体基板の前記一方の面に設けられ、前記一対の接続パッドの各々と電気的に接続された配線と、
前記配線と電気的に接続された半田端子と、
を備え、
前記一対の接続パッドは、前記半導体基板への電子流入側となる接続パッドと、前記半導体基板からの電子流出側となる接続パッドとを含み、前記電子流入側の接続パッドには、複数の半田端子が前記配線を介して電気的に接続されており、
電子流入側の前記複数の半田端子の数は、電子流出側の前記半田端子の数と異なることを特徴とする半導体装置。
【請求項２】
前記接続パッドは電源端子であり、
前記複数の半田端子の少なくとも１つが、その半田端子に対応する一端から前記電子流入側の電源端子に対応する他端に向かって延在した第１の配線を介して前記電子流入側の電源端子に直接的に接続されており、
前記複数の半田端子のうち前記第１の配線と接続されていないものは、その半田端子側から前記第１の配線の一端側に向かって延在して前記第１の配線に接続した第２の配線を介して前記電子流入側の電源端子に接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記接続パッドは電源端子であり、
前記複数の半田端子の少なくとも１つが、その半田端子に対応する一端から前記電子流入側の電源端子に対応する他端に向かって延在した第１の配線を介して前記電子流入側の電源端子に直接的に接続されており、
前記複数の半田端子のうち前記第１の配線と接続されていないものは、その半田端子側から前記第１の配線の一端と他端の間に向かって延在して前記第１の配線に接続した第２の配線を介して前記電子流入側の電源端子に接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記接続パッドは電源端子であり、
前記複数の半田端子が、各半田端子に対応する一端から前記電子流入側の電源端子に対応する他端に向かって延在した第１の配線を介して前記電子流入側の電源端子に直接的に接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記配線上に設けられた柱状電極を備え、前記半田端子は前記柱状電極を介して、前記配線と電気的に接続されていることを特徴とする請求項１〜４の何れか一項に記載の半導体装置。
【請求項６】
請求項１〜５の何れか一項に記載の半導体装置と、
前記半導体装置の前記半田端子に接続された接続ランドと、前記接続ランドを露出させる開口部が形成された絶縁層と、を有し、前記半導体装置における前記一対の接続パッド間に流す電流を、前記半田端子を通じて供給する被接続媒体と、
を備えることを特徴とする半導体装置の実装構造。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１３−２６４８１（Ｐ２０１３−２６４８１Ａ）
【公開日】平成２５年２月４日（２０１３．２．４）
【国際特許分類】
【出願番号】特願２０１１−１６０４０２（Ｐ２０１１−１６０４０２）
【出願日】平成２３年７月２２日（２０１１．７．２２）
【出願人】（３１１０１４３１４）株式会社テラミクロス (42)
【公開日】平成２５年２月４日（２０１３．２．４）
【国際特許分類】
【出願日】平成２３年７月２２日（２０１１．７．２２）
【出願人】（３１１０１４３１４）株式会社テラミクロス (42)
[ Back to top ]