受信装置、受信回路および受信回路制御方法
【課題】回路規模や処理負荷を増大させることなく受信装置の受信性能を高めることを課題とする。
【解決手段】周波数検知部２１２がアナログフィルタ１４０を通過した信号の周波数帯域を検知し、デシメーション数変更部２１３が周波数検知部２１２から入力された周波数帯域に応じてデシメーションフィルタ１６０のデシメーション数を変更し、動作指示部２１４が周波数検知部２１２から入力された周波数帯域に応じて、デシメーションフィルタ１６０の処理レートと同一の処理レートを算出し、ディジタルフィルタ１７０に対して、算出した処理レートで動作するように指示するとともに、ディジタル復調部１８０に対して、算出した処理レートと同一の動作クロックで動作するように指示する。
【解決手段】周波数検知部２１２がアナログフィルタ１４０を通過した信号の周波数帯域を検知し、デシメーション数変更部２１３が周波数検知部２１２から入力された周波数帯域に応じてデシメーションフィルタ１６０のデシメーション数を変更し、動作指示部２１４が周波数検知部２１２から入力された周波数帯域に応じて、デシメーションフィルタ１６０の処理レートと同一の処理レートを算出し、ディジタルフィルタ１７０に対して、算出した処理レートで動作するように指示するとともに、ディジタル復調部１８０に対して、算出した処理レートと同一の動作クロックで動作するように指示する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受信装置、受信装置を構成する受信回路および受信装置を構成する受信回路の制御方法に関し、特に、周波数帯域が可変した場合においても回路規模や処理負荷を増大させることなく受信性能を高めることができる受信装置、受信回路および受信回路制御方法に関するものである。
【背景技術】
【０００２】
携帯電話に代表される無線通信の分野では通信の内容によって要求が異なっている。例えば音声通話は求められるデータ速度はそう高くはないが、通信にかかる遅延時間に対して厳しい要求がある。一方パケット通信に代表されるデータ通信では、遅延時間への要求は音声通信ほど厳しくないが、高いデータ速度が要求される。高いデータ速度が必要な場合、多値変調方式を用いることや、周波数帯域を広くすることで実現できるが、どちらの場合も非常に高い受信性能が求められる。
【０００３】
このようにデータ速度の高い通信内容とデータ速度の低い通信内容が混在するなかで、無線周波数全体の効率化を考えた場合、通信を行う周波数帯域をその通信内容によってリアルタイムに可変し、最適化することが望まれる。これらをディジタル信号処理の技術を用いて実現するには以下に示すものがある。
【０００４】
例えば、特許文献１には、アナログ−ディジタル変換回路のサンプリングレートと非同期の周波数信号を出力するクロック発振器を受信装置内部に設け、受信信号に適したサンプリングレートにより復調処理を行う技術が開示されている。これにより、復調処理の精度が向上し、受信装置の受信性能を高めることができる。
【０００５】
また、特許文献２には、ディジタルフィルタの制限帯域が処理レートによって変化する特性に着目して、受信キャリアの周波数帯域幅が狭いときほどディジタルダウンコンバータのデシメーション数を大きくするとともに、ディジタルフィルタ等のシステムクロック周波数を低下させることで、受信装置の消費電力を低減することができる技術が開示されている。
【０００６】
【特許文献１】特開２００２−３００２２４号公報
【特許文献２】特開２００２−６４４５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記特許文献１に開示されている技術は、受信装置内部にクロック発振器を新たに設ける必要があるので、回路規模が増大するという問題がある。また、クロック発振器から復調処理に最適な周波数信号を出力させる必要があるので、出力させる周波数信号を選定するための手間がかかるという問題が生じる。
【０００８】
また、上記特許文献２に開示されている技術は、ディジタルフィルタのタップ係数等を変更する必要があるので、周波数帯域の異なる信号を受信する度にタップ係数等を変更するための処理が必要となり、受信装置の処理負荷が増大するという問題が生じる。
【０００９】
本発明は、上述した従来技術による問題点を解消するためになされたものであり、回路規模や処理負荷を増大させることなく受信性能を高めることができる受信装置、受信回路および受信回路制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上述した課題を解決し、目的を達成するために、本発明の一つの態様では、入力されたアナログ信号をサンプリングしてディジタル信号に変換するアナログ−ディジタル変換器と、アナログ−ディジタル変換器のサンプリング周波数とデシメーション数により定まる処理レートによりアナログ−ディジタル変換器から出力された信号をデシメーションするデシメーションフィルタと、デシメーションフィルタから出力された信号の帯域を制限するディジタルフィルタと、ディジタルフィルタから出力された信号に対してディジタル復調処理を行うディジタル復調部とを有する受信装置であって、前記アナログ信号の周波数帯域を検知する周波数検知手段と、前記周波数検知手段により検知された周波数帯域に基づいて、前記デシメーションフィルタのデシメーション数を変更するデシメーション数変更手段と、前記周波数検知手段により検知された周波数帯域に基づいて、前記デシメーション数変更手段によりデシメーション数を変更されたことに伴って変更された前記デシメーションフィルタの処理レートと同一の処理レートにより動作するように前記ディジタルフィルタに対して指示する動作指示手段とを備えたことを特徴とする。
【００１１】
また、本発明の他の態様では、上記の発明の態様において、前記デシメーション数変更手段は、前記周波数検知手段により検知された周波数帯域が狭いときほど、前記デシメーションフィルタのデシメーション数を大きい値に変更することを特徴とする。
【００１２】
また、本発明の他の態様では、上記の発明の態様において、前記動作指示手段は、前記ディジタル復調部に対して、前記ディジタルフィルタに対して指示した処理レートと同一の動作クロックにより動作するよう指示することを特徴とする。
【００１３】
また、本発明の他の態様では、上記の発明の態様において、前記動作指示手段は、前記周波数検知手段により検知された周波数帯域に基づいて、前記デシメーションフィルタの処理レートに所定の定数を乗じた処理レートにより動作するように前記ディジタルフィルタに対して指示することを特徴とする。
【００１４】
また、本発明の他の態様では、上記の発明の態様において、前記アナログ信号の周波数帯域に対応付けて、前記デシメーションフィルタのデシメーション数と、前記ディジタルフィルタの処理レートとを記憶する記憶手段をさらに備え、前記デシメーション数変更手段は、前記記憶手段から、前記周波数検知手段により検知された周波数帯域に対応するデシメーション数を取得し、前記デシメーションフィルタのデシメーション数を取得したデシメーション数に変更し、前記動作指示手段は、前記記憶手段から、前記周波数検知手段により検知された周波数帯域に対応するディジタルフィルタの処理レートを取得し、前記ディジタルフィルタに対して取得した処理レートにより動作するように指示するとともに、前記ディジタル復調部に対して取得した処理レートと同一の動作クロックにより動作するように指示することを特徴とする。
【００１５】
なお、本発明の構成要素、表現または構成要素の任意の組合せを、方法、装置、システム、コンピュータプログラム、記録媒体、データ構造などに適用したものも本発明の態様として有効である。
【発明の効果】
【００１６】
本発明の一つの態様によれば、ディジタルフィルタのタップ長やタップ係数を変更することなくディジタルフィルタの周波数特性を変化させることができ、さらに、回路規模や処理負荷を増大させることなく受信装置の受信性能を高めることができるという効果を奏する。
【００１７】
また、本発明の一つの態様によれば、受信信号の周波数帯域が狭いときほど、デシメーションフィルタの処理レートが低くなり、受信装置の処理負荷を低減することができるという効果を奏する。
【００１８】
また、本発明の一つの態様によれば、ディジタルフィルタの処理レートが変更された場合であっても、正常に復調処理を行うことができるという効果を奏する。
【００１９】
また、本発明の一つの態様によれば、デシメーションフィルタとディジタルフィルタとの処理レートの比が一定であればディジタルフィルタのタップ長やタップ係数を変更することなくディジタルフィルタの周波数特性を変化させることができ、さらに、回路規模や処理負荷を増大させることなく受信装置の受信性能を高めることができるという効果を奏する。
【００２０】
また、本発明の一つの態様によれば、デシメーション数算出処理や処理レート算出処理を行う必要がなくなるので、受信装置の処理負荷をより低減することができるという効果を奏する。
【発明を実施するための最良の形態】
【００２１】
以下に添付図面を参照して、本発明に係る受信装置、受信回路および受信回路制御方法の好適な実施の形態を詳細に説明する。なお、この実施例によりこの発明が限定されるものではない。
【実施例１】
【００２２】
以下の実施例１では、受信方式がダイレクトコンバージョン方式である一般的な受信装置について説明し、次に一般的な受信装置が周波数帯域の異なる複数の信号を受信するための取り得る方式について説明し、最後に本実施例１に係る受信装置の概要、構成、処理手順等を順に説明する。
【００２３】
まず、図１および図２を用いて、受信方式がダイレクトコンバージョン方式である一般的な受信装置について説明する。図１は、一般的な受信装置の回路構成を示すブロック図である。図２は、一般的な受信装置における信号の周波数応答特性の一例を示す図である。
【００２４】
図１に示すように、受信装置１００は、低雑音増幅器（以下、ＬＮＡ（Low Noise Amplifier）という）１１０と、局部発振器１２０と、ミキサ１３０と、アナログフィルタ１４０と、ΣΔＡＤＣ１５０と、デシメーションフィルタ１６０と、ディジタルフィルタ１７０と、ディジタル復調部１８０と、制御部１９０とを有する。
【００２５】
ＬＮＡ１１０は、雑音指数の小さい増幅回路である。具体的には、図示しないアンテナから入力されたアナログ信号を増幅し、増幅したアナログ信号をミキサ１３０へ出力する。局部発振器１２０は、所定の信号を出力する発振器である。具体的には、ミキサ１３０が周波数変換を行うために必要となる局部発振信号をミキサ１３０へ出力する。
【００２６】
ミキサ１３０は、入力された複数の信号を混合する回路や装置である。具体的には、ＬＮＡ１１０から入力されたアナログ信号と、局部発振器１２０から入力された局部発振信号とを混合して、ＬＮＡ１１０から入力されたアナログ信号をベースバンド帯の周波数に変換し、周波数変換後のアナログ信号をアナログフィルタ１４０へ出力する。
【００２７】
アナログフィルタ１４０は、入力されたアナログ信号から所定の周波数成分を除去する回路である。具体的には、ミキサ１３０から入力されたアナログ信号から所定の周波数以上の周波数成分を除去する。アナログフィルタ１４０を通過したアナログ信号は、ΣΔＡＤＣ１５０へ入力される。アナログフィルタ１４０が除去する周波数成分は、アナログフィルタ１４０の回路構成等により定まる。
【００２８】
ΣΔＡＤＣ１５０は、アナログ信号をディジタル信号に変換する回路である。具体的には、アナログフィルタ１４０を通過したアナログ信号をオーバサンプリングしてディジタル信号に変換し、デシメーションフィルタ１６０へ出力する。
【００２９】
図２に示した例では、ΣΔＡＤＣ１５０のサンプリング周波数「ｆｓ」は、「ｍ・ｆ０」であるので、ΣΔＡＤＣ１５０は、アナログフィルタ１４０を通過したアナログ信号をサンプリング周波数「ｍ・ｆ０」によりオーバサンプリングする。なお、「ｆ０」は、アナログフィルタを通過したアナログ信号の周波数であり、「ｍ」は、システムに固定的に設定される任意の値である。
【００３０】
ここで、アナログフィルタ１４０は、ミキサ１３０から入力されたアナログ信号から、ΣΔＡＤＣ１５０のサンプリング周波数の半分以上の周波数成分を除去しなければならない。ΣΔＡＤＣ１５０に入力されるアナログ信号にΣΔＡＤＣ１５０のサンプリング周波数の半分以上の周波数成分が含まれているとエリアシングが発生するからである。
【００３１】
図２に示した例では、ΣΔＡＤＣ１５０のサンプリング周波数は「ｍ・ｆ０」であるので、アナログフィルタ１４０は、ミキサ１３０から入力されたアナログ信号から、「（ｍ・ｆ０）／２」以上の周波数成分を除去しなければならない。つまり、アナログフィルタ１４０を通過するアナログ信号の最高周波数成分は、「（ｍ・ｆ０）／２」以下でなければならない。
【００３２】
デシメーションフィルタ１６０は、入力されたディジタル信号を所定の処理レートによりデシメーションする回路である。具体的には、ΣΔＡＤＣ１５０から入力されたディジタル信号を所定の処理レートによりデシメーションし、デシメーション後のディジタル信号をディジタルフィルタ１７０へ出力する。なお、デシメーションフィルタ１６０の処理レートは、「サンプリングレート」や「サンプリング周波数」等とも呼ばれるが、本明細書では、「処理レート」と呼ぶこととする。
【００３３】
デシメーションフィルタ１６０の処理レートは、ΣΔＡＤＣ１５０のサンプリング周波数とデシメーション数により定まる。ΣΔＡＤＣ１５０のサンプリング周波数が「ｆｓ」であり、デシメーション数が「Ｎ」である場合、デシメーションフィルタ１６０の処理レートは、「ｆｓ／Ｎ」となる。
【００３４】
図２に示した例では、デシメーションフィルタ１６０のデシメーション数「Ｎ」が「ｍ／４」であり、ΣΔＡＤＣ１５０のサンプリング周波数が「ｍ・ｆ０」であるので、デシメーションフィルタ１６０の処理レートは、「ｍ・ｆ０」を「ｍ／４」により除算した値に該当する「４・ｆ０」となる。
【００３５】
ディジタルフィルタ１７０は、入力されたディジタル信号の所定の周波数帯域を制限する回路である。具体的には、デシメーションフィルタ１６０から入力されたディジタル信号の周波数帯域を制限する。ディジタルフィルタ１７０を通過したディジタル信号は、ディジタル復調部１８０へ入力される。なお、図１に示した例では、ディジタルフィルタ１７０として、入力された信号をパルス状に整形することができるＲＲＣ（Root raised cosine）フィルタを用いている。
【００３６】
ディジタルフィルタ１７０の制限帯域は、ディジタルフィルタ１７０の処理レート、回路構成、タップ長、タップ係数等により定まり、ディジタルフィルタ１７０の制限帯域とディジタルフィルタ１７０の処理レートとは比例の関係がある。なお、ディジタルフィルタ１７０の処理レートは、「サンプリングレート」や「サンプリング周波数」等とも呼ばれるが、本明細書では、「処理レート」と呼ぶこととする。
【００３７】
ディジタル復調部１８０は、入力されたディジタル信号を復調する回路である。具体的には、ディジタル復調部１８０は、ディジタルフィルタ１７０の処理レートと同一の動作クロックにより動作し、ディジタルフィルタ１７０を通過したディジタル信号を復調する。
【００３８】
制御部１９０は、ΣΔＡＤＣ１５０、デシメーションフィルタ１６０、ディジタルフィルタ１７０、ディジタル復調部１８０を制御する制御部である。具体的には、制御部１９０は、ΣΔＡＤＣ１５０、デシメーションフィルタ１６０、ディジタルフィルタ１７０、ディジタル復調部１８０に対して所定の処理レートまたは動作クロックより動作するように指示する。これらの処理レートまたは動作クロックは、通常は固定値である。
【００３９】
次に、受信装置１００が周波数帯域の異なる複数の信号を受信するための取り得る方式について説明する。受信装置１００が周波数帯域の異なる複数の信号を受信するための取り得る方式として、（１）受信信号の周波数帯域とΣΔＡＤＣ１５０以降のサンプリング周波数や処理レートとの比を一定にする方式と、（２）受信信号の周波数帯域に関わらず、ΣΔＡＤＣ１５０以降のサンプリング周波数や処理レートを一定にする方式とが考えられる。なお、以下では、受信信号の周波数帯域として、アナログフィルタ１４０を通過したアナログ信号の周波数帯域（以下、アナログフィルタ１４０を通過したアナログ信号の周波数帯域を「入力信号周波数帯域」という）を用いる。
【００４０】
まず、図３−１、図３−２および図４を用いて、（１）の方式について説明する。図３−１および図３−２は、入力信号周波数帯域とΣΔＡＤＣ１５０以降のサンプリング周波数や処理レートとの比を一定とした場合の、受信装置１００における信号の周波数応答特性の一例を示す図である。図４は、図３−１および図３−２に示した例における受信装置１００のΣΔＡＤＣ１５０以降のサンプリング周波数や処理レートの相関を示す図である。図３−１では、入力信号周波数帯域が「ｆ０」である例を示し、図３−２では、入力信号周波数帯域が「ｆ０’」である例を示す。なお、「ｆ０」＞「ｆ０’」であるとする。
【００４１】
入力信号周波数帯域が「ｆ０」である場合、図３−１に示したように、ΣΔＡＤＣ１５０のサンプリング周波数「ｆｓ」は「ｍ・ｆ０」であるとする。このとき、入力信号周波数帯域が「ｆ０’」である場合、図３−２に示したように、ΣΔＡＤＣ１５０のサンプリング周波数「ｆｓ」は「ｍ・ｆ０’」となる。（１）の方式では、入力信号周波数帯域とΣΔＡＤＣ１５０のサンプリング周波数との比を一定にするからである。
【００４２】
また、図３−１および図３−２の例において、デシメーションフィルタ１６０のデシメーション数を「ｍ／４」とすると、デシメーションフィルタ１６０の処理レートは、入力信号周波数帯域が「ｆ０」である場合は「４・ｆ０」となり、入力信号周波数帯域が「ｆ０’」である場合は「４・ｆ０’」となる。
【００４３】
かかる場合、（１）の方式では、入力信号周波数帯域とディジタルフィルタ１７０の処理レートとの比を一定とするので、ディジタルフィルタ１７０の処理レートは、入力信号周波数帯域が「ｆ０」である場合は「４・ｆ０」となり、入力信号周波数帯域が「ｆ０’」である場合は「４・ｆ０’」となる。なお、入力信号周波数帯域とディジタルフィルタ１７０の処理レートとの比が一定であればよいので、入力信号周波数帯域が「ｆ０」である場合は「２・ｆ０」とし、入力信号周波数帯域が「ｆ０’」である場合は「２・ｆ０’」等としてもよい。
【００４４】
上述した図３−１および図３−２に示した例をまとめると、図４に示したように、（１）の方式では、入力信号周波数帯域が「ｆ０」である場合、ΣΔＡＤＣ１５０のサンプリング周波数が「ｍ・ｆ０」であり、デシメーションフィルタ１６０およびディジタルフィルタ１７０の処理レートが「４・ｆ０」であるとすると、入力信号周波数帯域が「ｆ０’」である場合は、ΣΔＡＤＣ１５０のサンプリング周波数が「ｍ・ｆ０’」となり、デシメーションフィルタ１６０およびディジタルフィルタ１７０の処理レートが「４・ｆ０’」となる。
【００４５】
ここで、前述のように、エリアシングの発生を防止するため、ΣΔＡＤＣ１５０のサンプリング周波数が「ｍ・ｆ０」である場合、アナログフィルタ１４０は、「（ｍ・ｆ０）／２」以上の周波数成分を除去しなければならず、ΣΔＡＤＣ１５０のサンプリング周波数が「ｍ・ｆ０’」である場合、アナログフィルタ１４０は、「（ｍ・ｆ０’）／２」以上の周波数成分を除去しなければならない。したがって、アナログフィルタ１４０が除去する周波数成分（以下、アナログフィルタ１４０が除去する周波数成分を「アナログフィルタ１４０の帯域」という）を、少なくとも「（ｍ・ｆ０）／２」から「（ｍ・ｆ０’）／２」の範囲で可変にしなければならない。
【００４６】
アナログフィルタ１４０の帯域を可変にすることは、例えば、バリキャップの容量値を変化させることでアナログフィルタのカットオフ周波数を変化させたり、複数のフィルタを直列接続して、使用するフィルタの段数を変化させたりすることで実現できるが、複数の容量（キャパシタ）を用いたり、複数段のフィルタを用いたりすることが必要になるので、回路規模や消費電流が増大するという問題が生じる。また、アナログ回路では制限帯域の可変精度に限界があるので、受信性能が低下するという問題が生じる。
【００４７】
次に、図５−１、図５−２および図６を用いて、（２）の方式について説明する。図５−１および図５−２は、受信信号の周波数帯域に関わらず、ΣΔＡＤＣ１５０のサンプリング周波数を一定とした場合の、受信装置１００における信号の周波数応答特性の一例を示す図である。図６は、図５−１および図５−２に示した例における受信装置１００のΣΔＡＤＣ１５０以降のサンプリング周波数や処理レートの相関を示す図である。図５−１では、入力信号周波数帯域が「ｆ０」である例を示し、図５−２では、入力信号周波数帯域が「ｆ０’」である例を示す。
【００４８】
入力信号周波数帯域が「ｆ０」である場合、図５−１に示したように、ΣΔＡＤＣ１５０のサンプリング周波数「ｆｓ」が「ｍ・ｆ０」であるとする。このとき、入力信号周波数帯域が「ｆ０’」である場合も、図５−２に示したように、ΣΔＡＤＣ１５０のサンプリング周波数「ｆｓ」は「ｍ・ｆ０」となる。（２）の方式では、ΣΔＡＤＣ１５０のサンプリング周波数を常に一定にするからである。
【００４９】
また、図５−１および図５−２の例において、デシメーションフィルタ１６０のデシメーション数を「ｍ／４」とすると、デシメーションフィルタ１６０の処理レートは、入力信号周波数帯域が「ｆ０」である場合は「４・ｆ０」となり、入力信号周波数帯域が「ｆ０’」である場合も「４・ｆ０」となる。
【００５０】
かかる場合、（２）の方式では、入力信号周波数帯域に関わらず、ディジタルフィルタ１７０の処理レートを一定にするので、ディジタルフィルタ１７０の処理レートは、入力信号周波数帯域が「ｆ０」であっても「ｆ０’」であっても固定の値となる。
【００５１】
上述した図５−１および図５−２に示した例をまとめると、図６に示したように、（２）の方式では、入力信号周波数帯域が「ｆ０」である場合、ΣΔＡＤＣ１５０のサンプリング周波数が「ｍ・ｆ０」であり、デシメーションフィルタ１６０およびディジタルフィルタ１７０の処理レートが「４・ｆ０」であるとすると、入力信号周波数帯域が「ｆ０’」である場合も、ΣΔＡＤＣ１５０のサンプリング周波数が「ｍ・ｆ０」であり、デシメーションフィルタ１６０およびディジタルフィルタ１７０の処理レートが「４・ｆ０」となる。
【００５２】
このように、（２）の方式は、ΣΔＡＤＣ１５０のサンプリング周波数を常に一定にするので、アナログフィルタ１４０の帯域も一定にすることができ、上記（１）の方式のようなアナログフィルタ１４０の帯域を可変にするために発生する問題は生じない。
【００５３】
しかしながら、（２）の方式は、ディジタルフィルタ１７０の処理レートを常に一定に保ったまま、ディジタルフィルタ１７０の制限帯域を受信信号の周波数帯域に応じて変更するため、タップ長やタップ係数を変更しなければならない。このことは、周波数帯域の異なる信号を受信する度に、タップ長やタップ係数を変更する処理が必要となり、受信装置の処理負荷が増大するという問題を招く。
【００５４】
以上のように、上記（１）および（２）の方式を用いると、受信性能が低下するという問題や、処理負荷が増大するという問題が生じる。
【００５５】
次に、本実施例１に係る受信装置の概要について説明する。図７は、本実施例１に係る受信装置の概要を説明するための図である。同図に示すように、受信装置２００は、アナログフィルタ１４０と、ΣΔＡＤＣ１５０と、デシメーションフィルタ１６０と、ディジタルフィルタ１７０と、制御部２１０とを有する。なお、以下の説明では、図１に示した構成部位と同様の機能を有する部位には同一符号を付すこととしてその詳細な説明を省略する。また、図１に示した例では、ディジタルフィルタ１７０として、ＲＲＣフィルタを用いたが、受信装置２００を構成するディジタルフィルタ１７０は、ＲＲＣフィルタに限らない。
【００５６】
本実施例１に係る受信装置２００は、受信信号の周波数帯域に関わらず、ΣΔＡＤＣ１５０のサンプリング周波数を常に一定にする。これにより、アナログフィルタ１４０の通過帯域を常に一定にすることができるので、上記（１）の方式を用いるために発生する問題は生じない。
【００５７】
制御部２１０は、入力信号周波数帯域を検知し（ステップＳ１１）、入力信号周波数帯域とデシメーションフィルタ１６０の処理レートとの比が常に一定となるようにデシメーションフィルタ１６０のデシメーション数を変更する（ステップＳ１２）。
【００５８】
そして、制御部２１０は、デシメーション数を変更されたことに伴って変更されたデシメーションフィルタ１６０の処理レートと同一の値となる処理レートを算出し、ディジタルフィルタ１７０に対して、算出した処理レートにより動作するように指示する（ステップＳ１３）。これにより、入力信号周波数帯域とディジタルフィルタ１７０の処理レートとの比が一定となり、ディジタルフィルタ１７０の制限帯域を、タップ長やタップ係数を変更することなく入力信号周波数帯域に適したものに変更することができる。したがって、上記（２）の方式を用いるために発生する問題は生じない。
【００５９】
次に、図８−１、図８−２、図９を用いて、上述した本実施例１に係る受信装置２００の概要について例を挙げて説明する。図８−１および図８−２は、本実施例１に係る受信装置２００における信号の周波数応答特性の一例を示す図である。図９は、図８−１および図８−２に示した例における受信装置２００のΣΔＡＤＣ１５０以降のサンプリング周波数や処理レートの相関を示す図である。図８−１では、入力信号周波数帯域が「ｆ０」である例を示し、図８−２では、入力信号周波数帯域が「ｆ０’」である例を示す。
【００６０】
入力信号周波数帯域が「ｆ０」である場合、図８−１に示したように、ΣΔＡＤＣ１５０のサンプリング周波数は「ｍ・ｆ０」であるとする。このとき、入力信号周波数帯域が「ｆ０’」である場合も、図８−２に示したように、ΣΔＡＤＣ１５０のサンプリング周波数は「ｍ・ｆ０」となる。本実施例１に係る受信装置２００は、ΣΔＡＤＣ１５０のサンプリング周波数を常に一定にするからである。
【００６１】
そして、入力信号周波数帯域が「ｆ０」である場合、図８−１に示したように、デシメーションフィルタ１６０のデシメーション数が「ｍ／４」であるとすると、デシメーションフィルタ１６０の処理レートは、「４・ｆ０」となる。この場合、制御部２１０は、ディジタルフィルタ１７０に対してデシメーションフィルタ１６０の処理レートと同一の「４・ｆ０」により動作するように指示する。
【００６２】
入力信号周波数帯域が「ｆ０’」である場合、図８−２に示したように、制御部２１０は、入力信号周波数帯域「ｆ０’」を検知し、入力信号周波数帯域とデシメーションフィルタ１６０の処理レートとの比が一定となるように、デシメーションフィルタ１６０のデシメーション数を変更する。
【００６３】
具体的には、入力信号周波数帯域が「ｆ０」である場合は、図８−１に示したように、デシメーションフィルタ１６０の処理レートが「４・ｆ０」であるので、入力信号周波数帯域が「ｆ０’」である場合は、デシメーションフィルタ１６０の処理レートが「４・ｆ０’」となるように、デシメーション数を変更する。つまり、制御部２１０は、デシメーション数を「（ｍ／４）・（ｆ０／ｆ０’）」に変更する。
【００６４】
これにより、入力信号周波数帯域が「ｆ０’」である場合、デシメーションフィルタ１６０の処理レートは、ΣΔＡＤＣ１５０のサンプリング周波数「ｍ・ｆ０」を「（ｍ／４）・（ｆ０／ｆ０’）」により除算した値に該当する「４・ｆ０’」となる。この場合、制御部２１０は、ディジタルフィルタ１７０に対して、デシメーションフィルタ１６０の処理レートと同一の「４・ｆ０’」により動作するように指示する。
【００６５】
上述した図８−１および図８−２に示した例をまとめると、図９に示したように、本実施例１に係る受信装置２００では、入力信号周波数帯域が「ｆ０」である場合、ΣΔＡＤＣ１５０のサンプリング周波数が「ｍ・ｆ０」であり、デシメーションフィルタ１６０およびディジタルフィルタ１７０の処理レートが「４・ｆ０」であるとすると、入力信号周波数帯域が「ｆ０’」である場合は、ΣΔＡＤＣ１５０のサンプリング周波数が「ｍ・ｆ０」であり、デシメーションフィルタ１６０およびディジタルフィルタ１７０の処理レートが「４・ｆ０’」となる。
【００６６】
ディジタルフィルタ１７０の制限帯域は、入力信号周波数帯域が「ｆ０」である場合、ディジタルフィルタ１７０の処理レートを「４・ｆ０」にすれば、最適な値になるようにタップ長やタップ係数が設定されているものとする。ディジタルフィルタ１７０の制限帯域と処理レートとは比例の関係があるので、入力信号周波数帯域が「ｆ０’」である場合、ディジタルフィルタ１７０の処理レートを「４・ｆ０’」にすれば、受信信号に対して最適な制限帯域となる。
【００６７】
以上のように、本実施例１に係る受信装置２００は、ディジタルフィルタ１７０のタップ長やタップ係数を１度設定すれば、その後はタップ長やタップ係数を変更することなくディジタルフィルタ１７０の制限帯域を受信信号に適したものに変更することができる。これにより、タップ長やタップ係数を変更するための処理が不要となるので、受信装置の処理負荷を増大させることなく、受信装置２００の受信性能を高めることができる。
【００６８】
次に、本実施例１に係る受信装置２００の回路構成について説明する。図１０は、本実施例１に係る受信装置２００の回路構成を示すブロック図である。同図に示すように、受信装置２００は、ＬＮＡ１１０と、局部発振器１２０と、ミキサ１３０と、アナログフィルタ１４０と、ΣΔＡＤＣ１５０と、デシメーションフィルタ１６０と、ディジタルフィルタ１７０と、ディジタル復調部１８０と、制御部２１０とを有する。
【００６９】
制御部２１０は、ΣΔＡＤＣ１５０、デシメーションフィルタ１６０、ディジタルフィルタ１７０、ディジタル復調部１８０を制御する制御部であり、固定クロック生成部２１１と、周波数検知部２１２と、デシメーション数変更部２１３と、動作指示部２１４とを有する。
【００７０】
固定クロック生成部２１１は、ΣΔＡＤＣ１５０およびデシメーションフィルタ１６０に対して所定の動作クロックより動作するように指示する処理部である。具体的には、ΣΔＡＤＣ１５０およびデシメーションフィルタ１６０がサンプリングするために必要十分な動作クロックを算出して、算出した動作クロックにより動作するように指示する。
【００７１】
周波数検知部２１２は、アナログフィルタ１４０を通過したアナログ信号の周波数帯域（入力信号周波数帯域）を検知し、検知した入力信号周波数帯域をデシメーション数変更部２１３および動作指示部２１４へ出力する処理部である。
【００７２】
デシメーション数変更部２１３は、周波数検知部２１２から入力された入力信号周波数帯域に応じてデシメーションフィルタ１６０のデシメーション数を変更する処理部である。具体的には、デシメーション数変更部２１３は、入力信号周波数帯域とデシメーションフィルタの処理レートとの比が常に一定になるように、デシメーション数を変更する。
【００７３】
ここで、図８−１および図８−２を用いて、デシメーション数変更手順について説明する。かかる場合、デシメーション数変更部２１３は、デシメーション数を「（ｍ／４）・（ｆ０／Ｘ）」に変更している。「ｍ」は、ΣΔＡＤＣ１５０がオーバサンプリングする際に用いるシステムに固定的に設定される値であり、「４」は、システムに固定的に設定される値であり（本実施例１では、「４」と例示したがいかなる値であってもよい）、「ｆ０」は、システムに固定的に設定される基準となる周波数である。「Ｘ」は、周波数検知部２１２から入力された入力信号周波数帯域である。
【００７４】
例えば、入力信号周波数帯域が「ｆ０」である場合、デシメーション数変更部２１３は、図８−１に示したように、デシメーション数を「（ｍ／４）・（ｆ０／ｆ０）」、すなわち、「ｍ／４」に変更する。入力信号周波数帯域が「ｆ０’」である場合、デシメーション数変更部２１３は、図８−２に示したように、デシメーション数を「（ｍ／４）・（ｆ０／ｆ０’）」に変更する。
【００７５】
このように、デシメーション数変更部２１３は、システムに固定的に設定される値（図８−１および図８−２の例では「ｍ」「４」「ｆ０」）を用いて、入力信号周波数帯域とデシメーションフィルタの処理レートとの比が常に一定になるようにデシメーション数を容易に変更することができる。
【００７６】
動作指示部２１４は、周波数検知部２１２から入力された周波数帯域に応じて、デシメーションフィルタ１６０の処理レートと同一の処理レートを算出し、ディジタルフィルタ１７０に対して、算出した処理レートにより動作するように指示するとともに、ディジタル復調部１８０に対して、算出した処理レートと同一の動作クロックにより動作するように指示する処理部である。
【００７７】
ここで、図８−１および図８−２の例を用いて、処理レート算出手順について説明する。かかる場合、動作指示部２１４は、ディジタルフィルタ１７０の処理レートを「４・Ｘ」に変更している。「４」は、システムに固定的に設定される値であり（本実施例１では、「４」と例示したがいかなる値であってもよい）、「Ｘ」は、周波数検知部２１２から入力された入力信号周波数帯域である。
【００７８】
例えば、入力信号周波数帯域が「ｆ０」である場合、動作指示部２１４は、ディジタルフィルタ１７０に対して、処理レート「４・ｆ０」により動作するように指示する。図８−１に示したように、デシメーションフィルタ１６０の処理レートは「４・ｆ０」であるので、デシメーションフィルタ１６０とディジタルフィルタ１７０の処理レートは同一となる。
【００７９】
同様に、入力信号周波数帯域が「ｆ０’」である場合、動作指示部２１４は、ディジタルフィルタ１７０に対して、処理レート「４・ｆ０’」により動作するように指示する。図８−２に示したように、デシメーションフィルタ１６０の処理レートは「４・ｆ０’」であるので、デシメーションフィルタ１６０とディジタルフィルタ１７０の処理レートは同一となる。
【００８０】
このように、動作指示部２１４は、システムに固定的に設定される値（図８−１および図８−２の例では「４」）を用いて、ディジタルフィルタ１７０に対してデシメーションフィルタ１６０の処理レートと同一の処理レートにより動作するように指示することができる。
【００８１】
次に、図１０に示した制御部２１０の処理手順について説明する。図１１は、図１０に示した制御部２１０の処理手順を示すフローチャートである。同図に示すように、周波数検知部２１２は、アナログフィルタ１４０を通過したアナログ信号が存在する場合（ステップＳ３０１肯定）、入力信号周波数帯域を検知する（ステップＳ３０２）。そして、周波数検知部２１２は、検知したアナログ信号の周波数帯域をデシメーション数変更部２１３および動作指示部２１４へ出力する。
【００８２】
周波数検知部２１２からアナログ信号の周波数帯域を入力されたデシメーション数変更部２１３は、周波数検知部２１２から入力された周波数帯域とデシメーションフィルタの処理レートとの比が常に一定となるように、デシメーションフィルタ１６０のデシメーション数を変更する（ステップＳ３０３）。
【００８３】
周波数検知部２１２からアナログ信号の周波数帯域を入力された動作指示部２１４は、デシメーション数を変更されたことに伴って変更されたデシメーションフィルタ１６０の処理レートと同一の値となる処理レートを算出し、（ステップＳ３０４）、ディジタルフィルタ１７０に対して、算出した処理レートにより動作するように指示するとともに（ステップＳ３０５）、ディジタル復調部１８０に対して、算出した処理レートと同一の動作クロックにより動作するように指示する（ステップＳ３０６）。
【００８４】
次に、図１０に示したディジタルフィルタ１７０のインパルス応答特性について説明する。図１２は、図１０に示したディジタルフィルタ１７０のインパルス応答特性の一例を示す図である。同図に示すように、本実施例１に係る受信装置２００を構成するディジタルフィルタ１７０は、タップ長やタップ係数を変更する必要がないため、一定のインパルス応答特性となる。
【００８５】
次に、図１０に示したディジタルフィルタ１７０の周波数応答特性について説明する。図１３は、図１０に示したディジタルフィルタ１７０の周波数応答特性を示す図である。同図の例では、ディジタルフィルタ１７０の処理レートが「１５．３６ＭＨｚ」である場合と、「３０．７２ＭＨｚ」である場合とにおけるディジタルフィルタ１７０の周波数応答特性を示している。
【００８６】
同図に示すように、本実施例１に係る受信装置２００を構成するディジタルフィルタ１７０は、処理レートが「１５．３６ＭＨｚ」である場合に比べて、「３０．７２ＭＨｚ」である場合は、制限帯域が２倍になる。このように、ディジタルフィルタ１７０の制限帯域と処理レートとは比例関係にある。
【００８７】
上述してきたように、本実施例１では、周波数検知部２１２がアナログフィルタ１４０を通過した信号の周波数帯域を検知し、デシメーション数変更部２１３が周波数検知部２１２から入力された周波数帯域に応じてデシメーションフィルタ１６０のデシメーション数を変更し、動作指示部２１４が周波数検知部２１２から入力された周波数帯域に応じて、デシメーションフィルタ１６０の処理レートと同一の処理レートを算出し、ディジタルフィルタ１７０に対して、算出した処理レートで動作するように指示するとともに、ディジタル復調部１８０に対して、算出した処理レートと同一の動作クロックで動作するように指示する構成としたので、ディジタルフィルタ１７０のタップ長やタップ係数を変更することなくディジタルフィルタ１７０の周波数特性を変化させることができる。したがって、回路規模や処理負荷を増大させることなく受信装置２００の受信性能を高めることができる。
【００８８】
なお、上記実施例１では、デシメーションフィルタ１６０の処理レートと、ディジタルフィルタ１７０の処理レートおよびディジタル復調部１８０の動作クロックを同一にする場合を示したが、本発明はこれに限定されるものではなく、デシメーションフィルタ１６０の処理レートと、ディジタルフィルタ１７０の処理レートおよびディジタル復調部１８０の動作クロックとの比を一定にするように構成してもよい。
【００８９】
例えば、デシメーションフィルタ１６０の処理レートが「４・ｆ０」である場合、ディジタルフィルタ１７０を処理レート「２・ｆ０」により動作させることで、ディジタルフィルタ１７０の制限帯域が最適となるようにタップ長やタップ係数を初期設定しているならば、デシメーションフィルタ１６０の処理レートが「４・ｆ０’」である場合、動作指示部２１４は、ディジタルフィルタ１７０を処理レート「２・ｆ０’」により動作させる。
【００９０】
本実施例１に係る受信装置２００は、例えば、携帯電話機やＰＤＡ（Personal Digital Assistant）等の携帯端末装置、無線通信を行うための通信カードや通信ボード、通信カードや通信ボードを内蔵したパーソナルコンピュータ等に適用することができる。また、本実施例１に係る受信装置２００は、例えば、携帯端末装置や通信カード等が有する電子回路等に適用することができる。
【実施例２】
【００９１】
ところで、上記実施例１では、周波数検知部２１２からアナログ信号を検知する度に、周波数帯域に応じたデシメーションフィルタ１６０のデシメーション数を算出したり、ディジタルフィルタ１７０の処理レートを算出したりする例を示したが、周波数検知部２１２から入力される入力信号周波数帯域に対応付けて、デシメーションフィルタ１６０のデシメーション数やディジタルフィルタ１７０の処理レートを予め所定の記憶部に記憶しておくように構成してよい。
【００９２】
そこで、本実施例２では、入力信号周波数帯域に対応付けて、デシメーションフィルタ１６０のデシメーション数やディジタルフィルタ１７０の処理レートを予め所定の記憶部に記憶しておく例を示すこととする。
【００９３】
まず、本実施例２に係る受信装置の回路構成について説明する。図１４は、本実施例２に係る受信装置４００の回路構成を示すブロック図である。同図に示すように、受信装置４００は、ＬＮＡ１１０と、局部発振器１２０と、ミキサ１３０と、アナログフィルタ１４０と、ΣΔＡＤＣ１５０と、デシメーションフィルタ１６０と、ディジタルフィルタ１７０と、ディジタル復調部１８０と、記憶部４１０と、制御部４２０とを有する。
【００９４】
記憶部４１０は、各種情報を記憶する記憶回路等であり、具体的には、入力信号周波数帯域に対応付けて、デシメーションフィルタ１６０のデシメーション数とディジタルフィルタ１７０の処理レートとを記憶する。
【００９５】
デシメーション数変更部４２１は、周波数検知部２１２から入力信号周波数帯域を入力されると、入力された入力信号周波数帯域に対応するデシメーション数を記憶部４１０から取得し、デシメーションフィルタ１６０のデシメーション数を取得したデシメーション数に変更する。
【００９６】
動作指示部４２２は、周波数検知部２１２から入力信号周波数帯域を入力されると、入力された入力信号周波数帯域に対応する処理レートを記憶部４１０から取得し、ディジタルフィルタ１７０に対して取得した処理レートにより動作するように指示するとともに、ディジタル復調部１８０に対して取得した処理レートと同一の動作クロックにより動作するように指示する。
【００９７】
上述してきたように、本実施例２では、周波数検知部２１２がアナログフィルタ１４０を通過した信号の周波数帯域を検知し、デシメーション数変更部４２１が周波数検知部２１２から入力された周波数帯域に対応するデシメーション数を記憶部４１０から取得してデシメーションフィルタ１６０のデシメーション数を取得したデシメーション数に変更し、動作指示部４２２が周波数検知部２１２から入力された周波数帯域に対応する処理レートを記憶部４１０から取得してディジタルフィルタ１７０に対して取得した処理レートにより動作するように指示するとともに、ディジタル復調部１８０に対して取得した処理レートと同一の動作クロックにより動作するように指示する構成としたので、デシメーション数算出処理や処理レート算出処理を行う必要がなくなり、受信装置４００にかかる処理負荷が更に低減する。
【００９８】
（付記１）入力されたアナログ信号をサンプリングしてディジタル信号に変換するアナログ−ディジタル変換器と、アナログ−ディジタル変換器のサンプリング周波数とデシメーション数により定まる処理レートによりアナログ−ディジタル変換器から出力された信号をデシメーションするデシメーションフィルタと、デシメーションフィルタから出力された信号の帯域を制限するディジタルフィルタと、ディジタルフィルタから出力された信号に対してディジタル復調処理を行うディジタル復調部とを有する受信装置であって、
前記アナログ信号の周波数帯域を検知する周波数検知手段と、
前記周波数検知手段により検知された周波数帯域に基づいて、前記デシメーションフィルタのデシメーション数を変更するデシメーション数変更手段と、
前記周波数検知手段により検知された周波数帯域に基づいて、前記デシメーション数変更手段によりデシメーション数を変更されたことに伴って変更された前記デシメーションフィルタの処理レートと同一の処理レートにより動作するように前記ディジタルフィルタに対して指示する動作指示手段と
を備えたことを特徴とする受信装置。
【００９９】
（付記２）前記デシメーション数変更手段は、前記周波数検知手段により検知された周波数帯域が狭いときほど、前記デシメーションフィルタのデシメーション数を大きい値に変更することを特徴とする付記１に記載の受信装置。
【０１００】
（付記３）前記動作指示手段は、前記ディジタル復調部に対して、前記ディジタルフィルタに対して指示した処理レートと同一の動作クロックにより動作するよう指示することを特徴とする付記１に記載の受信装置。
【０１０１】
（付記４）前記動作指示手段は、前記周波数検知手段により検知された周波数帯域に基づいて、前記デシメーションフィルタの処理レートに所定の定数を乗じた処理レートにより動作するように前記ディジタルフィルタに対して指示することを特徴とする付記１に記載の受信装置。
【０１０２】
（付記５）前記アナログ信号の周波数帯域に対応付けて、前記デシメーションフィルタのデシメーション数と、前記ディジタルフィルタの処理レートとを記憶する記憶手段をさらに備え、
前記デシメーション数変更手段は、前記記憶手段から、前記周波数検知手段により検知された周波数帯域に対応するデシメーション数を取得し、前記デシメーションフィルタのデシメーション数を取得したデシメーション数に変更し、
前記動作指示手段は、前記記憶手段から、前記周波数検知手段により検知された周波数帯域に対応するディジタルフィルタの処理レートを取得し、前記ディジタルフィルタに対して取得した処理レートにより動作するように指示するとともに、前記ディジタル復調部に対して取得した処理レートと同一の動作クロックにより動作するように指示することを特徴とする付記１に記載の受信装置。
【０１０３】
（付記６）入力されたアナログ信号をサンプリングしてディジタル信号に変換するアナログ−ディジタル変換器と、アナログ−ディジタル変換器のサンプリング周波数とデシメーション数により定まる処理レートによりアナログ−ディジタル変換器から出力された信号をデシメーションするデシメーションフィルタと、デシメーションフィルタから出力された信号の帯域を制限するディジタルフィルタと、ディジタルフィルタから出力された信号に対してディジタル復調処理を行うディジタル復調部とを有する受信回路であって、
前記アナログ信号の周波数帯域を検知する周波数検知手段と、
前記周波数検知手段により検知された周波数帯域に基づいて、前記デシメーションフィルタのデシメーション数を変更するデシメーション数変更手段と、
前記周波数検知手段により検知された周波数帯域に基づいて、前記デシメーション数変更手段によりデシメーション数を変更されたことに伴って変更された前記デシメーションフィルタの処理レートと同一の処理レートにより動作するように前記ディジタルフィルタに対して指示する動作指示手段と
を備えたことを特徴とする受信回路。
【０１０４】
（付記７）前記デシメーション数変更手段は、前記周波数検知手段により検知された周波数帯域が狭いときほど、前記デシメーションフィルタのデシメーション数を大きい値に変更することを特徴とする付記６に記載の受信回路。
【０１０５】
（付記８）前記動作指示手段は、前記ディジタル復調部に対して、前記ディジタルフィルタに対して指示した処理レートと同一の動作クロックにより動作するよう指示することを特徴とする付記６に記載の受信回路。
【０１０６】
（付記９）前記動作指示手段は、前記周波数検知手段により検知された周波数帯域に基づいて、前記デシメーションフィルタの処理レートに所定の定数を乗じた処理レートにより動作するように前記ディジタルフィルタに対して指示することを特徴とする付記６に記載の受信回路。
【０１０７】
（付記１０）前記アナログ信号の周波数帯域に対応付けて、前記デシメーションフィルタのデシメーション数と、前記ディジタルフィルタの処理レートとを記憶する記憶手段をさらに備え、
前記デシメーション数変更手段は、前記記憶手段から、前記周波数検知手段により検知された周波数帯域に対応するデシメーション数を取得し、前記デシメーションフィルタのデシメーション数を取得したデシメーション数に変更し、
前記動作指示手段は、前記記憶手段から、前記周波数検知手段により検知された周波数帯域に対応するディジタルフィルタの処理レートを取得し、前記ディジタルフィルタに対して取得した処理レートにより動作するように指示するとともに、前記ディジタル復調部に対して取得した処理レートと同一の動作クロックにより動作するように指示することを特徴とする付記６に記載の受信回路。
【０１０８】
（付記１１）入力されたアナログ信号をサンプリングしてディジタル信号に変換するアナログ−ディジタル変換器と、アナログ−ディジタル変換器のサンプリング周波数とデシメーション数により定まる処理レートによりアナログ−ディジタル変換器から出力された信号をデシメーションするデシメーションフィルタと、デシメーションフィルタから出力された信号の帯域を制限するディジタルフィルタと、ディジタルフィルタから出力された信号に対してディジタル復調処理を行うディジタル復調部とを有する受信回路を制御する受信回路制御方法であって、
前記アナログ信号の周波数帯域を検知する周波数検知ステップと、
前記周波数検知ステップにより検知された周波数帯域に基づいて、前記デシメーションフィルタのデシメーション数を変更するデシメーション数変更ステップと、
前記周波数検知ステップにより検知された周波数帯域に基づいて、前記デシメーション数変更ステップによりデシメーション数を変更されたことに伴って変更された前記デシメーションフィルタの処理レートと同一の処理レートにより動作するように前記ディジタルフィルタに対して指示する動作指示ステップと
を含んだことを特徴とする受信回路制御方法。
【０１０９】
（付記１２）前記デシメーション数変更ステップは、前記周波数検知ステップにより検知された周波数帯域が狭いときほど、前記デシメーションフィルタのデシメーション数を大きい値に変更することを特徴とする付記１１に記載の受信回路制御方法。
【０１１０】
（付記１３）前記動作指示ステップは、前記ディジタル復調部に対して、前記ディジタルフィルタに対して指示した処理レートと同一の動作クロックにより動作するよう指示することを特徴とする付記１１に記載の受信回路制御方法。
【０１１１】
（付記１４）前記動作指示ステップは、前記周波数検知ステップにより検知された周波数帯域に基づいて、前記デシメーションフィルタの処理レートに所定の定数を乗じた処理レートにより動作するように前記ディジタルフィルタに対して指示することを特徴とする付記１１に記載の受信回路制御方法。
【０１１２】
（付記１５）前記デシメーション数変更ステップは、前記デシメーションフィルタのデシメーション数と、前記ディジタルフィルタの処理レートとを前記アナログ信号の周波数帯域に対応付けて記憶する記憶手段から、前記周波数検知ステップにより検知された周波数帯域に対応するデシメーション数を取得し、前記デシメーションフィルタのデシメーション数を取得したデシメーション数に変更し、
前記動作指示ステップは、前記記憶手段から、前記周波数検知ステップにより検知された周波数帯域に対応するディジタルフィルタの処理レートを取得し、前記ディジタルフィルタに対して取得した処理レートにより動作するように指示するとともに、前記ディジタル復調部に対して取得した処理レートと同一の動作クロックにより動作するように指示することを特徴とする付記１１に記載の受信回路制御方法。
【産業上の利用可能性】
【０１１３】
以上のように、本発明に係る受信装置、受信回路および受信回路制御方法は、周波数帯域の異なる複数の信号を受信することが必要な場合に有用であり、特に、回路規模や処理負荷を増大させることなく受信性能を高める場合に適する。
【図面の簡単な説明】
【０１１４】
【図１】一般的な受信装置の回路構成を示すブロック図である。
【図２】一般的な受信装置における信号の周波数応答特性の一例を示す図である。
【図３−１】入力信号周波数帯域とΣΔＡＤＣ以降のサンプリング周波数や処理レートとの比を一定とした場合の、受信装置における信号の周波数応答特性の一例を示す図である。
【図３−２】入力信号周波数帯域とΣΔＡＤＣ以降のサンプリング周波数や処理レートとの比を一定とした場合の、受信装置における信号の周波数応答特性の一例を示す図である。
【図４】図３−１および図３−２に示した例における受信装置のΣΔＡＤＣ以降のサンプリング周波数や処理レートの相関を示す図である。
【図５−１】受信信号の周波数帯域に関わらず、ΣΔＡＤＣのサンプリング周波数を一定とした場合の、受信装置における信号の周波数応答特性の一例を示す図である。
【図５−２】受信信号の周波数帯域に関わらず、ΣΔＡＤＣのサンプリング周波数を一定とした場合の、受信装置における信号の周波数応答特性の一例を示す図である。
【図６】図５−１および図５−２に示した例における受信装置のΣΔＡＤＣ以降のサンプリング周波数や処理レートの相関を示す図である。
【図７】本実施例１に係る受信装置の概要を説明するための図である。
【図８−１】本実施例１に係る受信装置における信号の周波数応答特性の一例を示す図である。
【図８−２】本実施例１に係る受信装置における信号の周波数応答特性の一例を示す図である。
【図９】図８−１および図８−２に示した例における受信装置のΣΔＡＤＣ以降のサンプリング周波数や処理レートの相関を示す図である。
【図１０】本実施例１に係る受信装置の回路構成を示すブロック図である。
【図１１】図１０に示した制御部の処理手順を示すフローチャートである。
【図１２】図１０に示したディジタルフィルタのインパルス応答特性の一例を示す図である。
【図１３】図１０に示したディジタルフィルタの周波数応答特性を示す図である。
【図１４】本実施例２に係る受信装置の回路構成を示すブロック図である。
【符号の説明】
【０１１５】
１００ 受信装置
１１０ ＬＮＡ
１２０ 局部発振器
１３０ ミキサ
１４０ アナログフィルタ
１５０ ΣΔＡＤＣ
１６０ デシメーションフィルタ
１７０ ディジタルフィルタ
１８０ ディジタル復調部
１９０ 制御部
２００ 受信装置
２１０ 制御部
２１１ 固定クロック生成部
２１２ 周波数検知部
２１３ デシメーション数変更部
２１４ 動作指示部
４００ 受信装置
４１０ 記憶部
４２０ 制御部
４２１ デシメーション数変更部
４２２ 動作指示部
【技術分野】
【０００１】
本発明は、受信装置、受信装置を構成する受信回路および受信装置を構成する受信回路の制御方法に関し、特に、周波数帯域が可変した場合においても回路規模や処理負荷を増大させることなく受信性能を高めることができる受信装置、受信回路および受信回路制御方法に関するものである。
【背景技術】
【０００２】
携帯電話に代表される無線通信の分野では通信の内容によって要求が異なっている。例えば音声通話は求められるデータ速度はそう高くはないが、通信にかかる遅延時間に対して厳しい要求がある。一方パケット通信に代表されるデータ通信では、遅延時間への要求は音声通信ほど厳しくないが、高いデータ速度が要求される。高いデータ速度が必要な場合、多値変調方式を用いることや、周波数帯域を広くすることで実現できるが、どちらの場合も非常に高い受信性能が求められる。
【０００３】
このようにデータ速度の高い通信内容とデータ速度の低い通信内容が混在するなかで、無線周波数全体の効率化を考えた場合、通信を行う周波数帯域をその通信内容によってリアルタイムに可変し、最適化することが望まれる。これらをディジタル信号処理の技術を用いて実現するには以下に示すものがある。
【０００４】
例えば、特許文献１には、アナログ−ディジタル変換回路のサンプリングレートと非同期の周波数信号を出力するクロック発振器を受信装置内部に設け、受信信号に適したサンプリングレートにより復調処理を行う技術が開示されている。これにより、復調処理の精度が向上し、受信装置の受信性能を高めることができる。
【０００５】
また、特許文献２には、ディジタルフィルタの制限帯域が処理レートによって変化する特性に着目して、受信キャリアの周波数帯域幅が狭いときほどディジタルダウンコンバータのデシメーション数を大きくするとともに、ディジタルフィルタ等のシステムクロック周波数を低下させることで、受信装置の消費電力を低減することができる技術が開示されている。
【０００６】
【特許文献１】特開２００２−３００２２４号公報
【特許文献２】特開２００２−６４４５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記特許文献１に開示されている技術は、受信装置内部にクロック発振器を新たに設ける必要があるので、回路規模が増大するという問題がある。また、クロック発振器から復調処理に最適な周波数信号を出力させる必要があるので、出力させる周波数信号を選定するための手間がかかるという問題が生じる。
【０００８】
また、上記特許文献２に開示されている技術は、ディジタルフィルタのタップ係数等を変更する必要があるので、周波数帯域の異なる信号を受信する度にタップ係数等を変更するための処理が必要となり、受信装置の処理負荷が増大するという問題が生じる。
【０００９】
本発明は、上述した従来技術による問題点を解消するためになされたものであり、回路規模や処理負荷を増大させることなく受信性能を高めることができる受信装置、受信回路および受信回路制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上述した課題を解決し、目的を達成するために、本発明の一つの態様では、入力されたアナログ信号をサンプリングしてディジタル信号に変換するアナログ−ディジタル変換器と、アナログ−ディジタル変換器のサンプリング周波数とデシメーション数により定まる処理レートによりアナログ−ディジタル変換器から出力された信号をデシメーションするデシメーションフィルタと、デシメーションフィルタから出力された信号の帯域を制限するディジタルフィルタと、ディジタルフィルタから出力された信号に対してディジタル復調処理を行うディジタル復調部とを有する受信装置であって、前記アナログ信号の周波数帯域を検知する周波数検知手段と、前記周波数検知手段により検知された周波数帯域に基づいて、前記デシメーションフィルタのデシメーション数を変更するデシメーション数変更手段と、前記周波数検知手段により検知された周波数帯域に基づいて、前記デシメーション数変更手段によりデシメーション数を変更されたことに伴って変更された前記デシメーションフィルタの処理レートと同一の処理レートにより動作するように前記ディジタルフィルタに対して指示する動作指示手段とを備えたことを特徴とする。
【００１１】
また、本発明の他の態様では、上記の発明の態様において、前記デシメーション数変更手段は、前記周波数検知手段により検知された周波数帯域が狭いときほど、前記デシメーションフィルタのデシメーション数を大きい値に変更することを特徴とする。
【００１２】
また、本発明の他の態様では、上記の発明の態様において、前記動作指示手段は、前記ディジタル復調部に対して、前記ディジタルフィルタに対して指示した処理レートと同一の動作クロックにより動作するよう指示することを特徴とする。
【００１３】
また、本発明の他の態様では、上記の発明の態様において、前記動作指示手段は、前記周波数検知手段により検知された周波数帯域に基づいて、前記デシメーションフィルタの処理レートに所定の定数を乗じた処理レートにより動作するように前記ディジタルフィルタに対して指示することを特徴とする。
【００１４】
また、本発明の他の態様では、上記の発明の態様において、前記アナログ信号の周波数帯域に対応付けて、前記デシメーションフィルタのデシメーション数と、前記ディジタルフィルタの処理レートとを記憶する記憶手段をさらに備え、前記デシメーション数変更手段は、前記記憶手段から、前記周波数検知手段により検知された周波数帯域に対応するデシメーション数を取得し、前記デシメーションフィルタのデシメーション数を取得したデシメーション数に変更し、前記動作指示手段は、前記記憶手段から、前記周波数検知手段により検知された周波数帯域に対応するディジタルフィルタの処理レートを取得し、前記ディジタルフィルタに対して取得した処理レートにより動作するように指示するとともに、前記ディジタル復調部に対して取得した処理レートと同一の動作クロックにより動作するように指示することを特徴とする。
【００１５】
なお、本発明の構成要素、表現または構成要素の任意の組合せを、方法、装置、システム、コンピュータプログラム、記録媒体、データ構造などに適用したものも本発明の態様として有効である。
【発明の効果】
【００１６】
本発明の一つの態様によれば、ディジタルフィルタのタップ長やタップ係数を変更することなくディジタルフィルタの周波数特性を変化させることができ、さらに、回路規模や処理負荷を増大させることなく受信装置の受信性能を高めることができるという効果を奏する。
【００１７】
また、本発明の一つの態様によれば、受信信号の周波数帯域が狭いときほど、デシメーションフィルタの処理レートが低くなり、受信装置の処理負荷を低減することができるという効果を奏する。
【００１８】
また、本発明の一つの態様によれば、ディジタルフィルタの処理レートが変更された場合であっても、正常に復調処理を行うことができるという効果を奏する。
【００１９】
また、本発明の一つの態様によれば、デシメーションフィルタとディジタルフィルタとの処理レートの比が一定であればディジタルフィルタのタップ長やタップ係数を変更することなくディジタルフィルタの周波数特性を変化させることができ、さらに、回路規模や処理負荷を増大させることなく受信装置の受信性能を高めることができるという効果を奏する。
【００２０】
また、本発明の一つの態様によれば、デシメーション数算出処理や処理レート算出処理を行う必要がなくなるので、受信装置の処理負荷をより低減することができるという効果を奏する。
【発明を実施するための最良の形態】
【００２１】
以下に添付図面を参照して、本発明に係る受信装置、受信回路および受信回路制御方法の好適な実施の形態を詳細に説明する。なお、この実施例によりこの発明が限定されるものではない。
【実施例１】
【００２２】
以下の実施例１では、受信方式がダイレクトコンバージョン方式である一般的な受信装置について説明し、次に一般的な受信装置が周波数帯域の異なる複数の信号を受信するための取り得る方式について説明し、最後に本実施例１に係る受信装置の概要、構成、処理手順等を順に説明する。
【００２３】
まず、図１および図２を用いて、受信方式がダイレクトコンバージョン方式である一般的な受信装置について説明する。図１は、一般的な受信装置の回路構成を示すブロック図である。図２は、一般的な受信装置における信号の周波数応答特性の一例を示す図である。
【００２４】
図１に示すように、受信装置１００は、低雑音増幅器（以下、ＬＮＡ（Low Noise Amplifier）という）１１０と、局部発振器１２０と、ミキサ１３０と、アナログフィルタ１４０と、ΣΔＡＤＣ１５０と、デシメーションフィルタ１６０と、ディジタルフィルタ１７０と、ディジタル復調部１８０と、制御部１９０とを有する。
【００２５】
ＬＮＡ１１０は、雑音指数の小さい増幅回路である。具体的には、図示しないアンテナから入力されたアナログ信号を増幅し、増幅したアナログ信号をミキサ１３０へ出力する。局部発振器１２０は、所定の信号を出力する発振器である。具体的には、ミキサ１３０が周波数変換を行うために必要となる局部発振信号をミキサ１３０へ出力する。
【００２６】
ミキサ１３０は、入力された複数の信号を混合する回路や装置である。具体的には、ＬＮＡ１１０から入力されたアナログ信号と、局部発振器１２０から入力された局部発振信号とを混合して、ＬＮＡ１１０から入力されたアナログ信号をベースバンド帯の周波数に変換し、周波数変換後のアナログ信号をアナログフィルタ１４０へ出力する。
【００２７】
アナログフィルタ１４０は、入力されたアナログ信号から所定の周波数成分を除去する回路である。具体的には、ミキサ１３０から入力されたアナログ信号から所定の周波数以上の周波数成分を除去する。アナログフィルタ１４０を通過したアナログ信号は、ΣΔＡＤＣ１５０へ入力される。アナログフィルタ１４０が除去する周波数成分は、アナログフィルタ１４０の回路構成等により定まる。
【００２８】
ΣΔＡＤＣ１５０は、アナログ信号をディジタル信号に変換する回路である。具体的には、アナログフィルタ１４０を通過したアナログ信号をオーバサンプリングしてディジタル信号に変換し、デシメーションフィルタ１６０へ出力する。
【００２９】
図２に示した例では、ΣΔＡＤＣ１５０のサンプリング周波数「ｆｓ」は、「ｍ・ｆ０」であるので、ΣΔＡＤＣ１５０は、アナログフィルタ１４０を通過したアナログ信号をサンプリング周波数「ｍ・ｆ０」によりオーバサンプリングする。なお、「ｆ０」は、アナログフィルタを通過したアナログ信号の周波数であり、「ｍ」は、システムに固定的に設定される任意の値である。
【００３０】
ここで、アナログフィルタ１４０は、ミキサ１３０から入力されたアナログ信号から、ΣΔＡＤＣ１５０のサンプリング周波数の半分以上の周波数成分を除去しなければならない。ΣΔＡＤＣ１５０に入力されるアナログ信号にΣΔＡＤＣ１５０のサンプリング周波数の半分以上の周波数成分が含まれているとエリアシングが発生するからである。
【００３１】
図２に示した例では、ΣΔＡＤＣ１５０のサンプリング周波数は「ｍ・ｆ０」であるので、アナログフィルタ１４０は、ミキサ１３０から入力されたアナログ信号から、「（ｍ・ｆ０）／２」以上の周波数成分を除去しなければならない。つまり、アナログフィルタ１４０を通過するアナログ信号の最高周波数成分は、「（ｍ・ｆ０）／２」以下でなければならない。
【００３２】
デシメーションフィルタ１６０は、入力されたディジタル信号を所定の処理レートによりデシメーションする回路である。具体的には、ΣΔＡＤＣ１５０から入力されたディジタル信号を所定の処理レートによりデシメーションし、デシメーション後のディジタル信号をディジタルフィルタ１７０へ出力する。なお、デシメーションフィルタ１６０の処理レートは、「サンプリングレート」や「サンプリング周波数」等とも呼ばれるが、本明細書では、「処理レート」と呼ぶこととする。
【００３３】
デシメーションフィルタ１６０の処理レートは、ΣΔＡＤＣ１５０のサンプリング周波数とデシメーション数により定まる。ΣΔＡＤＣ１５０のサンプリング周波数が「ｆｓ」であり、デシメーション数が「Ｎ」である場合、デシメーションフィルタ１６０の処理レートは、「ｆｓ／Ｎ」となる。
【００３４】
図２に示した例では、デシメーションフィルタ１６０のデシメーション数「Ｎ」が「ｍ／４」であり、ΣΔＡＤＣ１５０のサンプリング周波数が「ｍ・ｆ０」であるので、デシメーションフィルタ１６０の処理レートは、「ｍ・ｆ０」を「ｍ／４」により除算した値に該当する「４・ｆ０」となる。
【００３５】
ディジタルフィルタ１７０は、入力されたディジタル信号の所定の周波数帯域を制限する回路である。具体的には、デシメーションフィルタ１６０から入力されたディジタル信号の周波数帯域を制限する。ディジタルフィルタ１７０を通過したディジタル信号は、ディジタル復調部１８０へ入力される。なお、図１に示した例では、ディジタルフィルタ１７０として、入力された信号をパルス状に整形することができるＲＲＣ（Root raised cosine）フィルタを用いている。
【００３６】
ディジタルフィルタ１７０の制限帯域は、ディジタルフィルタ１７０の処理レート、回路構成、タップ長、タップ係数等により定まり、ディジタルフィルタ１７０の制限帯域とディジタルフィルタ１７０の処理レートとは比例の関係がある。なお、ディジタルフィルタ１７０の処理レートは、「サンプリングレート」や「サンプリング周波数」等とも呼ばれるが、本明細書では、「処理レート」と呼ぶこととする。
【００３７】
ディジタル復調部１８０は、入力されたディジタル信号を復調する回路である。具体的には、ディジタル復調部１８０は、ディジタルフィルタ１７０の処理レートと同一の動作クロックにより動作し、ディジタルフィルタ１７０を通過したディジタル信号を復調する。
【００３８】
制御部１９０は、ΣΔＡＤＣ１５０、デシメーションフィルタ１６０、ディジタルフィルタ１７０、ディジタル復調部１８０を制御する制御部である。具体的には、制御部１９０は、ΣΔＡＤＣ１５０、デシメーションフィルタ１６０、ディジタルフィルタ１７０、ディジタル復調部１８０に対して所定の処理レートまたは動作クロックより動作するように指示する。これらの処理レートまたは動作クロックは、通常は固定値である。
【００３９】
次に、受信装置１００が周波数帯域の異なる複数の信号を受信するための取り得る方式について説明する。受信装置１００が周波数帯域の異なる複数の信号を受信するための取り得る方式として、（１）受信信号の周波数帯域とΣΔＡＤＣ１５０以降のサンプリング周波数や処理レートとの比を一定にする方式と、（２）受信信号の周波数帯域に関わらず、ΣΔＡＤＣ１５０以降のサンプリング周波数や処理レートを一定にする方式とが考えられる。なお、以下では、受信信号の周波数帯域として、アナログフィルタ１４０を通過したアナログ信号の周波数帯域（以下、アナログフィルタ１４０を通過したアナログ信号の周波数帯域を「入力信号周波数帯域」という）を用いる。
【００４０】
まず、図３−１、図３−２および図４を用いて、（１）の方式について説明する。図３−１および図３−２は、入力信号周波数帯域とΣΔＡＤＣ１５０以降のサンプリング周波数や処理レートとの比を一定とした場合の、受信装置１００における信号の周波数応答特性の一例を示す図である。図４は、図３−１および図３−２に示した例における受信装置１００のΣΔＡＤＣ１５０以降のサンプリング周波数や処理レートの相関を示す図である。図３−１では、入力信号周波数帯域が「ｆ０」である例を示し、図３−２では、入力信号周波数帯域が「ｆ０’」である例を示す。なお、「ｆ０」＞「ｆ０’」であるとする。
【００４１】
入力信号周波数帯域が「ｆ０」である場合、図３−１に示したように、ΣΔＡＤＣ１５０のサンプリング周波数「ｆｓ」は「ｍ・ｆ０」であるとする。このとき、入力信号周波数帯域が「ｆ０’」である場合、図３−２に示したように、ΣΔＡＤＣ１５０のサンプリング周波数「ｆｓ」は「ｍ・ｆ０’」となる。（１）の方式では、入力信号周波数帯域とΣΔＡＤＣ１５０のサンプリング周波数との比を一定にするからである。
【００４２】
また、図３−１および図３−２の例において、デシメーションフィルタ１６０のデシメーション数を「ｍ／４」とすると、デシメーションフィルタ１６０の処理レートは、入力信号周波数帯域が「ｆ０」である場合は「４・ｆ０」となり、入力信号周波数帯域が「ｆ０’」である場合は「４・ｆ０’」となる。
【００４３】
かかる場合、（１）の方式では、入力信号周波数帯域とディジタルフィルタ１７０の処理レートとの比を一定とするので、ディジタルフィルタ１７０の処理レートは、入力信号周波数帯域が「ｆ０」である場合は「４・ｆ０」となり、入力信号周波数帯域が「ｆ０’」である場合は「４・ｆ０’」となる。なお、入力信号周波数帯域とディジタルフィルタ１７０の処理レートとの比が一定であればよいので、入力信号周波数帯域が「ｆ０」である場合は「２・ｆ０」とし、入力信号周波数帯域が「ｆ０’」である場合は「２・ｆ０’」等としてもよい。
【００４４】
上述した図３−１および図３−２に示した例をまとめると、図４に示したように、（１）の方式では、入力信号周波数帯域が「ｆ０」である場合、ΣΔＡＤＣ１５０のサンプリング周波数が「ｍ・ｆ０」であり、デシメーションフィルタ１６０およびディジタルフィルタ１７０の処理レートが「４・ｆ０」であるとすると、入力信号周波数帯域が「ｆ０’」である場合は、ΣΔＡＤＣ１５０のサンプリング周波数が「ｍ・ｆ０’」となり、デシメーションフィルタ１６０およびディジタルフィルタ１７０の処理レートが「４・ｆ０’」となる。
【００４５】
ここで、前述のように、エリアシングの発生を防止するため、ΣΔＡＤＣ１５０のサンプリング周波数が「ｍ・ｆ０」である場合、アナログフィルタ１４０は、「（ｍ・ｆ０）／２」以上の周波数成分を除去しなければならず、ΣΔＡＤＣ１５０のサンプリング周波数が「ｍ・ｆ０’」である場合、アナログフィルタ１４０は、「（ｍ・ｆ０’）／２」以上の周波数成分を除去しなければならない。したがって、アナログフィルタ１４０が除去する周波数成分（以下、アナログフィルタ１４０が除去する周波数成分を「アナログフィルタ１４０の帯域」という）を、少なくとも「（ｍ・ｆ０）／２」から「（ｍ・ｆ０’）／２」の範囲で可変にしなければならない。
【００４６】
アナログフィルタ１４０の帯域を可変にすることは、例えば、バリキャップの容量値を変化させることでアナログフィルタのカットオフ周波数を変化させたり、複数のフィルタを直列接続して、使用するフィルタの段数を変化させたりすることで実現できるが、複数の容量（キャパシタ）を用いたり、複数段のフィルタを用いたりすることが必要になるので、回路規模や消費電流が増大するという問題が生じる。また、アナログ回路では制限帯域の可変精度に限界があるので、受信性能が低下するという問題が生じる。
【００４７】
次に、図５−１、図５−２および図６を用いて、（２）の方式について説明する。図５−１および図５−２は、受信信号の周波数帯域に関わらず、ΣΔＡＤＣ１５０のサンプリング周波数を一定とした場合の、受信装置１００における信号の周波数応答特性の一例を示す図である。図６は、図５−１および図５−２に示した例における受信装置１００のΣΔＡＤＣ１５０以降のサンプリング周波数や処理レートの相関を示す図である。図５−１では、入力信号周波数帯域が「ｆ０」である例を示し、図５−２では、入力信号周波数帯域が「ｆ０’」である例を示す。
【００４８】
入力信号周波数帯域が「ｆ０」である場合、図５−１に示したように、ΣΔＡＤＣ１５０のサンプリング周波数「ｆｓ」が「ｍ・ｆ０」であるとする。このとき、入力信号周波数帯域が「ｆ０’」である場合も、図５−２に示したように、ΣΔＡＤＣ１５０のサンプリング周波数「ｆｓ」は「ｍ・ｆ０」となる。（２）の方式では、ΣΔＡＤＣ１５０のサンプリング周波数を常に一定にするからである。
【００４９】
また、図５−１および図５−２の例において、デシメーションフィルタ１６０のデシメーション数を「ｍ／４」とすると、デシメーションフィルタ１６０の処理レートは、入力信号周波数帯域が「ｆ０」である場合は「４・ｆ０」となり、入力信号周波数帯域が「ｆ０’」である場合も「４・ｆ０」となる。
【００５０】
かかる場合、（２）の方式では、入力信号周波数帯域に関わらず、ディジタルフィルタ１７０の処理レートを一定にするので、ディジタルフィルタ１７０の処理レートは、入力信号周波数帯域が「ｆ０」であっても「ｆ０’」であっても固定の値となる。
【００５１】
上述した図５−１および図５−２に示した例をまとめると、図６に示したように、（２）の方式では、入力信号周波数帯域が「ｆ０」である場合、ΣΔＡＤＣ１５０のサンプリング周波数が「ｍ・ｆ０」であり、デシメーションフィルタ１６０およびディジタルフィルタ１７０の処理レートが「４・ｆ０」であるとすると、入力信号周波数帯域が「ｆ０’」である場合も、ΣΔＡＤＣ１５０のサンプリング周波数が「ｍ・ｆ０」であり、デシメーションフィルタ１６０およびディジタルフィルタ１７０の処理レートが「４・ｆ０」となる。
【００５２】
このように、（２）の方式は、ΣΔＡＤＣ１５０のサンプリング周波数を常に一定にするので、アナログフィルタ１４０の帯域も一定にすることができ、上記（１）の方式のようなアナログフィルタ１４０の帯域を可変にするために発生する問題は生じない。
【００５３】
しかしながら、（２）の方式は、ディジタルフィルタ１７０の処理レートを常に一定に保ったまま、ディジタルフィルタ１７０の制限帯域を受信信号の周波数帯域に応じて変更するため、タップ長やタップ係数を変更しなければならない。このことは、周波数帯域の異なる信号を受信する度に、タップ長やタップ係数を変更する処理が必要となり、受信装置の処理負荷が増大するという問題を招く。
【００５４】
以上のように、上記（１）および（２）の方式を用いると、受信性能が低下するという問題や、処理負荷が増大するという問題が生じる。
【００５５】
次に、本実施例１に係る受信装置の概要について説明する。図７は、本実施例１に係る受信装置の概要を説明するための図である。同図に示すように、受信装置２００は、アナログフィルタ１４０と、ΣΔＡＤＣ１５０と、デシメーションフィルタ１６０と、ディジタルフィルタ１７０と、制御部２１０とを有する。なお、以下の説明では、図１に示した構成部位と同様の機能を有する部位には同一符号を付すこととしてその詳細な説明を省略する。また、図１に示した例では、ディジタルフィルタ１７０として、ＲＲＣフィルタを用いたが、受信装置２００を構成するディジタルフィルタ１７０は、ＲＲＣフィルタに限らない。
【００５６】
本実施例１に係る受信装置２００は、受信信号の周波数帯域に関わらず、ΣΔＡＤＣ１５０のサンプリング周波数を常に一定にする。これにより、アナログフィルタ１４０の通過帯域を常に一定にすることができるので、上記（１）の方式を用いるために発生する問題は生じない。
【００５７】
制御部２１０は、入力信号周波数帯域を検知し（ステップＳ１１）、入力信号周波数帯域とデシメーションフィルタ１６０の処理レートとの比が常に一定となるようにデシメーションフィルタ１６０のデシメーション数を変更する（ステップＳ１２）。
【００５８】
そして、制御部２１０は、デシメーション数を変更されたことに伴って変更されたデシメーションフィルタ１６０の処理レートと同一の値となる処理レートを算出し、ディジタルフィルタ１７０に対して、算出した処理レートにより動作するように指示する（ステップＳ１３）。これにより、入力信号周波数帯域とディジタルフィルタ１７０の処理レートとの比が一定となり、ディジタルフィルタ１７０の制限帯域を、タップ長やタップ係数を変更することなく入力信号周波数帯域に適したものに変更することができる。したがって、上記（２）の方式を用いるために発生する問題は生じない。
【００５９】
次に、図８−１、図８−２、図９を用いて、上述した本実施例１に係る受信装置２００の概要について例を挙げて説明する。図８−１および図８−２は、本実施例１に係る受信装置２００における信号の周波数応答特性の一例を示す図である。図９は、図８−１および図８−２に示した例における受信装置２００のΣΔＡＤＣ１５０以降のサンプリング周波数や処理レートの相関を示す図である。図８−１では、入力信号周波数帯域が「ｆ０」である例を示し、図８−２では、入力信号周波数帯域が「ｆ０’」である例を示す。
【００６０】
入力信号周波数帯域が「ｆ０」である場合、図８−１に示したように、ΣΔＡＤＣ１５０のサンプリング周波数は「ｍ・ｆ０」であるとする。このとき、入力信号周波数帯域が「ｆ０’」である場合も、図８−２に示したように、ΣΔＡＤＣ１５０のサンプリング周波数は「ｍ・ｆ０」となる。本実施例１に係る受信装置２００は、ΣΔＡＤＣ１５０のサンプリング周波数を常に一定にするからである。
【００６１】
そして、入力信号周波数帯域が「ｆ０」である場合、図８−１に示したように、デシメーションフィルタ１６０のデシメーション数が「ｍ／４」であるとすると、デシメーションフィルタ１６０の処理レートは、「４・ｆ０」となる。この場合、制御部２１０は、ディジタルフィルタ１７０に対してデシメーションフィルタ１６０の処理レートと同一の「４・ｆ０」により動作するように指示する。
【００６２】
入力信号周波数帯域が「ｆ０’」である場合、図８−２に示したように、制御部２１０は、入力信号周波数帯域「ｆ０’」を検知し、入力信号周波数帯域とデシメーションフィルタ１６０の処理レートとの比が一定となるように、デシメーションフィルタ１６０のデシメーション数を変更する。
【００６３】
具体的には、入力信号周波数帯域が「ｆ０」である場合は、図８−１に示したように、デシメーションフィルタ１６０の処理レートが「４・ｆ０」であるので、入力信号周波数帯域が「ｆ０’」である場合は、デシメーションフィルタ１６０の処理レートが「４・ｆ０’」となるように、デシメーション数を変更する。つまり、制御部２１０は、デシメーション数を「（ｍ／４）・（ｆ０／ｆ０’）」に変更する。
【００６４】
これにより、入力信号周波数帯域が「ｆ０’」である場合、デシメーションフィルタ１６０の処理レートは、ΣΔＡＤＣ１５０のサンプリング周波数「ｍ・ｆ０」を「（ｍ／４）・（ｆ０／ｆ０’）」により除算した値に該当する「４・ｆ０’」となる。この場合、制御部２１０は、ディジタルフィルタ１７０に対して、デシメーションフィルタ１６０の処理レートと同一の「４・ｆ０’」により動作するように指示する。
【００６５】
上述した図８−１および図８−２に示した例をまとめると、図９に示したように、本実施例１に係る受信装置２００では、入力信号周波数帯域が「ｆ０」である場合、ΣΔＡＤＣ１５０のサンプリング周波数が「ｍ・ｆ０」であり、デシメーションフィルタ１６０およびディジタルフィルタ１７０の処理レートが「４・ｆ０」であるとすると、入力信号周波数帯域が「ｆ０’」である場合は、ΣΔＡＤＣ１５０のサンプリング周波数が「ｍ・ｆ０」であり、デシメーションフィルタ１６０およびディジタルフィルタ１７０の処理レートが「４・ｆ０’」となる。
【００６６】
ディジタルフィルタ１７０の制限帯域は、入力信号周波数帯域が「ｆ０」である場合、ディジタルフィルタ１７０の処理レートを「４・ｆ０」にすれば、最適な値になるようにタップ長やタップ係数が設定されているものとする。ディジタルフィルタ１７０の制限帯域と処理レートとは比例の関係があるので、入力信号周波数帯域が「ｆ０’」である場合、ディジタルフィルタ１７０の処理レートを「４・ｆ０’」にすれば、受信信号に対して最適な制限帯域となる。
【００６７】
以上のように、本実施例１に係る受信装置２００は、ディジタルフィルタ１７０のタップ長やタップ係数を１度設定すれば、その後はタップ長やタップ係数を変更することなくディジタルフィルタ１７０の制限帯域を受信信号に適したものに変更することができる。これにより、タップ長やタップ係数を変更するための処理が不要となるので、受信装置の処理負荷を増大させることなく、受信装置２００の受信性能を高めることができる。
【００６８】
次に、本実施例１に係る受信装置２００の回路構成について説明する。図１０は、本実施例１に係る受信装置２００の回路構成を示すブロック図である。同図に示すように、受信装置２００は、ＬＮＡ１１０と、局部発振器１２０と、ミキサ１３０と、アナログフィルタ１４０と、ΣΔＡＤＣ１５０と、デシメーションフィルタ１６０と、ディジタルフィルタ１７０と、ディジタル復調部１８０と、制御部２１０とを有する。
【００６９】
制御部２１０は、ΣΔＡＤＣ１５０、デシメーションフィルタ１６０、ディジタルフィルタ１７０、ディジタル復調部１８０を制御する制御部であり、固定クロック生成部２１１と、周波数検知部２１２と、デシメーション数変更部２１３と、動作指示部２１４とを有する。
【００７０】
固定クロック生成部２１１は、ΣΔＡＤＣ１５０およびデシメーションフィルタ１６０に対して所定の動作クロックより動作するように指示する処理部である。具体的には、ΣΔＡＤＣ１５０およびデシメーションフィルタ１６０がサンプリングするために必要十分な動作クロックを算出して、算出した動作クロックにより動作するように指示する。
【００７１】
周波数検知部２１２は、アナログフィルタ１４０を通過したアナログ信号の周波数帯域（入力信号周波数帯域）を検知し、検知した入力信号周波数帯域をデシメーション数変更部２１３および動作指示部２１４へ出力する処理部である。
【００７２】
デシメーション数変更部２１３は、周波数検知部２１２から入力された入力信号周波数帯域に応じてデシメーションフィルタ１６０のデシメーション数を変更する処理部である。具体的には、デシメーション数変更部２１３は、入力信号周波数帯域とデシメーションフィルタの処理レートとの比が常に一定になるように、デシメーション数を変更する。
【００７３】
ここで、図８−１および図８−２を用いて、デシメーション数変更手順について説明する。かかる場合、デシメーション数変更部２１３は、デシメーション数を「（ｍ／４）・（ｆ０／Ｘ）」に変更している。「ｍ」は、ΣΔＡＤＣ１５０がオーバサンプリングする際に用いるシステムに固定的に設定される値であり、「４」は、システムに固定的に設定される値であり（本実施例１では、「４」と例示したがいかなる値であってもよい）、「ｆ０」は、システムに固定的に設定される基準となる周波数である。「Ｘ」は、周波数検知部２１２から入力された入力信号周波数帯域である。
【００７４】
例えば、入力信号周波数帯域が「ｆ０」である場合、デシメーション数変更部２１３は、図８−１に示したように、デシメーション数を「（ｍ／４）・（ｆ０／ｆ０）」、すなわち、「ｍ／４」に変更する。入力信号周波数帯域が「ｆ０’」である場合、デシメーション数変更部２１３は、図８−２に示したように、デシメーション数を「（ｍ／４）・（ｆ０／ｆ０’）」に変更する。
【００７５】
このように、デシメーション数変更部２１３は、システムに固定的に設定される値（図８−１および図８−２の例では「ｍ」「４」「ｆ０」）を用いて、入力信号周波数帯域とデシメーションフィルタの処理レートとの比が常に一定になるようにデシメーション数を容易に変更することができる。
【００７６】
動作指示部２１４は、周波数検知部２１２から入力された周波数帯域に応じて、デシメーションフィルタ１６０の処理レートと同一の処理レートを算出し、ディジタルフィルタ１７０に対して、算出した処理レートにより動作するように指示するとともに、ディジタル復調部１８０に対して、算出した処理レートと同一の動作クロックにより動作するように指示する処理部である。
【００７７】
ここで、図８−１および図８−２の例を用いて、処理レート算出手順について説明する。かかる場合、動作指示部２１４は、ディジタルフィルタ１７０の処理レートを「４・Ｘ」に変更している。「４」は、システムに固定的に設定される値であり（本実施例１では、「４」と例示したがいかなる値であってもよい）、「Ｘ」は、周波数検知部２１２から入力された入力信号周波数帯域である。
【００７８】
例えば、入力信号周波数帯域が「ｆ０」である場合、動作指示部２１４は、ディジタルフィルタ１７０に対して、処理レート「４・ｆ０」により動作するように指示する。図８−１に示したように、デシメーションフィルタ１６０の処理レートは「４・ｆ０」であるので、デシメーションフィルタ１６０とディジタルフィルタ１７０の処理レートは同一となる。
【００７９】
同様に、入力信号周波数帯域が「ｆ０’」である場合、動作指示部２１４は、ディジタルフィルタ１７０に対して、処理レート「４・ｆ０’」により動作するように指示する。図８−２に示したように、デシメーションフィルタ１６０の処理レートは「４・ｆ０’」であるので、デシメーションフィルタ１６０とディジタルフィルタ１７０の処理レートは同一となる。
【００８０】
このように、動作指示部２１４は、システムに固定的に設定される値（図８−１および図８−２の例では「４」）を用いて、ディジタルフィルタ１７０に対してデシメーションフィルタ１６０の処理レートと同一の処理レートにより動作するように指示することができる。
【００８１】
次に、図１０に示した制御部２１０の処理手順について説明する。図１１は、図１０に示した制御部２１０の処理手順を示すフローチャートである。同図に示すように、周波数検知部２１２は、アナログフィルタ１４０を通過したアナログ信号が存在する場合（ステップＳ３０１肯定）、入力信号周波数帯域を検知する（ステップＳ３０２）。そして、周波数検知部２１２は、検知したアナログ信号の周波数帯域をデシメーション数変更部２１３および動作指示部２１４へ出力する。
【００８２】
周波数検知部２１２からアナログ信号の周波数帯域を入力されたデシメーション数変更部２１３は、周波数検知部２１２から入力された周波数帯域とデシメーションフィルタの処理レートとの比が常に一定となるように、デシメーションフィルタ１６０のデシメーション数を変更する（ステップＳ３０３）。
【００８３】
周波数検知部２１２からアナログ信号の周波数帯域を入力された動作指示部２１４は、デシメーション数を変更されたことに伴って変更されたデシメーションフィルタ１６０の処理レートと同一の値となる処理レートを算出し、（ステップＳ３０４）、ディジタルフィルタ１７０に対して、算出した処理レートにより動作するように指示するとともに（ステップＳ３０５）、ディジタル復調部１８０に対して、算出した処理レートと同一の動作クロックにより動作するように指示する（ステップＳ３０６）。
【００８４】
次に、図１０に示したディジタルフィルタ１７０のインパルス応答特性について説明する。図１２は、図１０に示したディジタルフィルタ１７０のインパルス応答特性の一例を示す図である。同図に示すように、本実施例１に係る受信装置２００を構成するディジタルフィルタ１７０は、タップ長やタップ係数を変更する必要がないため、一定のインパルス応答特性となる。
【００８５】
次に、図１０に示したディジタルフィルタ１７０の周波数応答特性について説明する。図１３は、図１０に示したディジタルフィルタ１７０の周波数応答特性を示す図である。同図の例では、ディジタルフィルタ１７０の処理レートが「１５．３６ＭＨｚ」である場合と、「３０．７２ＭＨｚ」である場合とにおけるディジタルフィルタ１７０の周波数応答特性を示している。
【００８６】
同図に示すように、本実施例１に係る受信装置２００を構成するディジタルフィルタ１７０は、処理レートが「１５．３６ＭＨｚ」である場合に比べて、「３０．７２ＭＨｚ」である場合は、制限帯域が２倍になる。このように、ディジタルフィルタ１７０の制限帯域と処理レートとは比例関係にある。
【００８７】
上述してきたように、本実施例１では、周波数検知部２１２がアナログフィルタ１４０を通過した信号の周波数帯域を検知し、デシメーション数変更部２１３が周波数検知部２１２から入力された周波数帯域に応じてデシメーションフィルタ１６０のデシメーション数を変更し、動作指示部２１４が周波数検知部２１２から入力された周波数帯域に応じて、デシメーションフィルタ１６０の処理レートと同一の処理レートを算出し、ディジタルフィルタ１７０に対して、算出した処理レートで動作するように指示するとともに、ディジタル復調部１８０に対して、算出した処理レートと同一の動作クロックで動作するように指示する構成としたので、ディジタルフィルタ１７０のタップ長やタップ係数を変更することなくディジタルフィルタ１７０の周波数特性を変化させることができる。したがって、回路規模や処理負荷を増大させることなく受信装置２００の受信性能を高めることができる。
【００８８】
なお、上記実施例１では、デシメーションフィルタ１６０の処理レートと、ディジタルフィルタ１７０の処理レートおよびディジタル復調部１８０の動作クロックを同一にする場合を示したが、本発明はこれに限定されるものではなく、デシメーションフィルタ１６０の処理レートと、ディジタルフィルタ１７０の処理レートおよびディジタル復調部１８０の動作クロックとの比を一定にするように構成してもよい。
【００８９】
例えば、デシメーションフィルタ１６０の処理レートが「４・ｆ０」である場合、ディジタルフィルタ１７０を処理レート「２・ｆ０」により動作させることで、ディジタルフィルタ１７０の制限帯域が最適となるようにタップ長やタップ係数を初期設定しているならば、デシメーションフィルタ１６０の処理レートが「４・ｆ０’」である場合、動作指示部２１４は、ディジタルフィルタ１７０を処理レート「２・ｆ０’」により動作させる。
【００９０】
本実施例１に係る受信装置２００は、例えば、携帯電話機やＰＤＡ（Personal Digital Assistant）等の携帯端末装置、無線通信を行うための通信カードや通信ボード、通信カードや通信ボードを内蔵したパーソナルコンピュータ等に適用することができる。また、本実施例１に係る受信装置２００は、例えば、携帯端末装置や通信カード等が有する電子回路等に適用することができる。
【実施例２】
【００９１】
ところで、上記実施例１では、周波数検知部２１２からアナログ信号を検知する度に、周波数帯域に応じたデシメーションフィルタ１６０のデシメーション数を算出したり、ディジタルフィルタ１７０の処理レートを算出したりする例を示したが、周波数検知部２１２から入力される入力信号周波数帯域に対応付けて、デシメーションフィルタ１６０のデシメーション数やディジタルフィルタ１７０の処理レートを予め所定の記憶部に記憶しておくように構成してよい。
【００９２】
そこで、本実施例２では、入力信号周波数帯域に対応付けて、デシメーションフィルタ１６０のデシメーション数やディジタルフィルタ１７０の処理レートを予め所定の記憶部に記憶しておく例を示すこととする。
【００９３】
まず、本実施例２に係る受信装置の回路構成について説明する。図１４は、本実施例２に係る受信装置４００の回路構成を示すブロック図である。同図に示すように、受信装置４００は、ＬＮＡ１１０と、局部発振器１２０と、ミキサ１３０と、アナログフィルタ１４０と、ΣΔＡＤＣ１５０と、デシメーションフィルタ１６０と、ディジタルフィルタ１７０と、ディジタル復調部１８０と、記憶部４１０と、制御部４２０とを有する。
【００９４】
記憶部４１０は、各種情報を記憶する記憶回路等であり、具体的には、入力信号周波数帯域に対応付けて、デシメーションフィルタ１６０のデシメーション数とディジタルフィルタ１７０の処理レートとを記憶する。
【００９５】
デシメーション数変更部４２１は、周波数検知部２１２から入力信号周波数帯域を入力されると、入力された入力信号周波数帯域に対応するデシメーション数を記憶部４１０から取得し、デシメーションフィルタ１６０のデシメーション数を取得したデシメーション数に変更する。
【００９６】
動作指示部４２２は、周波数検知部２１２から入力信号周波数帯域を入力されると、入力された入力信号周波数帯域に対応する処理レートを記憶部４１０から取得し、ディジタルフィルタ１７０に対して取得した処理レートにより動作するように指示するとともに、ディジタル復調部１８０に対して取得した処理レートと同一の動作クロックにより動作するように指示する。
【００９７】
上述してきたように、本実施例２では、周波数検知部２１２がアナログフィルタ１４０を通過した信号の周波数帯域を検知し、デシメーション数変更部４２１が周波数検知部２１２から入力された周波数帯域に対応するデシメーション数を記憶部４１０から取得してデシメーションフィルタ１６０のデシメーション数を取得したデシメーション数に変更し、動作指示部４２２が周波数検知部２１２から入力された周波数帯域に対応する処理レートを記憶部４１０から取得してディジタルフィルタ１７０に対して取得した処理レートにより動作するように指示するとともに、ディジタル復調部１８０に対して取得した処理レートと同一の動作クロックにより動作するように指示する構成としたので、デシメーション数算出処理や処理レート算出処理を行う必要がなくなり、受信装置４００にかかる処理負荷が更に低減する。
【００９８】
（付記１）入力されたアナログ信号をサンプリングしてディジタル信号に変換するアナログ−ディジタル変換器と、アナログ−ディジタル変換器のサンプリング周波数とデシメーション数により定まる処理レートによりアナログ−ディジタル変換器から出力された信号をデシメーションするデシメーションフィルタと、デシメーションフィルタから出力された信号の帯域を制限するディジタルフィルタと、ディジタルフィルタから出力された信号に対してディジタル復調処理を行うディジタル復調部とを有する受信装置であって、
前記アナログ信号の周波数帯域を検知する周波数検知手段と、
前記周波数検知手段により検知された周波数帯域に基づいて、前記デシメーションフィルタのデシメーション数を変更するデシメーション数変更手段と、
前記周波数検知手段により検知された周波数帯域に基づいて、前記デシメーション数変更手段によりデシメーション数を変更されたことに伴って変更された前記デシメーションフィルタの処理レートと同一の処理レートにより動作するように前記ディジタルフィルタに対して指示する動作指示手段と
を備えたことを特徴とする受信装置。
【００９９】
（付記２）前記デシメーション数変更手段は、前記周波数検知手段により検知された周波数帯域が狭いときほど、前記デシメーションフィルタのデシメーション数を大きい値に変更することを特徴とする付記１に記載の受信装置。
【０１００】
（付記３）前記動作指示手段は、前記ディジタル復調部に対して、前記ディジタルフィルタに対して指示した処理レートと同一の動作クロックにより動作するよう指示することを特徴とする付記１に記載の受信装置。
【０１０１】
（付記４）前記動作指示手段は、前記周波数検知手段により検知された周波数帯域に基づいて、前記デシメーションフィルタの処理レートに所定の定数を乗じた処理レートにより動作するように前記ディジタルフィルタに対して指示することを特徴とする付記１に記載の受信装置。
【０１０２】
（付記５）前記アナログ信号の周波数帯域に対応付けて、前記デシメーションフィルタのデシメーション数と、前記ディジタルフィルタの処理レートとを記憶する記憶手段をさらに備え、
前記デシメーション数変更手段は、前記記憶手段から、前記周波数検知手段により検知された周波数帯域に対応するデシメーション数を取得し、前記デシメーションフィルタのデシメーション数を取得したデシメーション数に変更し、
前記動作指示手段は、前記記憶手段から、前記周波数検知手段により検知された周波数帯域に対応するディジタルフィルタの処理レートを取得し、前記ディジタルフィルタに対して取得した処理レートにより動作するように指示するとともに、前記ディジタル復調部に対して取得した処理レートと同一の動作クロックにより動作するように指示することを特徴とする付記１に記載の受信装置。
【０１０３】
（付記６）入力されたアナログ信号をサンプリングしてディジタル信号に変換するアナログ−ディジタル変換器と、アナログ−ディジタル変換器のサンプリング周波数とデシメーション数により定まる処理レートによりアナログ−ディジタル変換器から出力された信号をデシメーションするデシメーションフィルタと、デシメーションフィルタから出力された信号の帯域を制限するディジタルフィルタと、ディジタルフィルタから出力された信号に対してディジタル復調処理を行うディジタル復調部とを有する受信回路であって、
前記アナログ信号の周波数帯域を検知する周波数検知手段と、
前記周波数検知手段により検知された周波数帯域に基づいて、前記デシメーションフィルタのデシメーション数を変更するデシメーション数変更手段と、
前記周波数検知手段により検知された周波数帯域に基づいて、前記デシメーション数変更手段によりデシメーション数を変更されたことに伴って変更された前記デシメーションフィルタの処理レートと同一の処理レートにより動作するように前記ディジタルフィルタに対して指示する動作指示手段と
を備えたことを特徴とする受信回路。
【０１０４】
（付記７）前記デシメーション数変更手段は、前記周波数検知手段により検知された周波数帯域が狭いときほど、前記デシメーションフィルタのデシメーション数を大きい値に変更することを特徴とする付記６に記載の受信回路。
【０１０５】
（付記８）前記動作指示手段は、前記ディジタル復調部に対して、前記ディジタルフィルタに対して指示した処理レートと同一の動作クロックにより動作するよう指示することを特徴とする付記６に記載の受信回路。
【０１０６】
（付記９）前記動作指示手段は、前記周波数検知手段により検知された周波数帯域に基づいて、前記デシメーションフィルタの処理レートに所定の定数を乗じた処理レートにより動作するように前記ディジタルフィルタに対して指示することを特徴とする付記６に記載の受信回路。
【０１０７】
（付記１０）前記アナログ信号の周波数帯域に対応付けて、前記デシメーションフィルタのデシメーション数と、前記ディジタルフィルタの処理レートとを記憶する記憶手段をさらに備え、
前記デシメーション数変更手段は、前記記憶手段から、前記周波数検知手段により検知された周波数帯域に対応するデシメーション数を取得し、前記デシメーションフィルタのデシメーション数を取得したデシメーション数に変更し、
前記動作指示手段は、前記記憶手段から、前記周波数検知手段により検知された周波数帯域に対応するディジタルフィルタの処理レートを取得し、前記ディジタルフィルタに対して取得した処理レートにより動作するように指示するとともに、前記ディジタル復調部に対して取得した処理レートと同一の動作クロックにより動作するように指示することを特徴とする付記６に記載の受信回路。
【０１０８】
（付記１１）入力されたアナログ信号をサンプリングしてディジタル信号に変換するアナログ−ディジタル変換器と、アナログ−ディジタル変換器のサンプリング周波数とデシメーション数により定まる処理レートによりアナログ−ディジタル変換器から出力された信号をデシメーションするデシメーションフィルタと、デシメーションフィルタから出力された信号の帯域を制限するディジタルフィルタと、ディジタルフィルタから出力された信号に対してディジタル復調処理を行うディジタル復調部とを有する受信回路を制御する受信回路制御方法であって、
前記アナログ信号の周波数帯域を検知する周波数検知ステップと、
前記周波数検知ステップにより検知された周波数帯域に基づいて、前記デシメーションフィルタのデシメーション数を変更するデシメーション数変更ステップと、
前記周波数検知ステップにより検知された周波数帯域に基づいて、前記デシメーション数変更ステップによりデシメーション数を変更されたことに伴って変更された前記デシメーションフィルタの処理レートと同一の処理レートにより動作するように前記ディジタルフィルタに対して指示する動作指示ステップと
を含んだことを特徴とする受信回路制御方法。
【０１０９】
（付記１２）前記デシメーション数変更ステップは、前記周波数検知ステップにより検知された周波数帯域が狭いときほど、前記デシメーションフィルタのデシメーション数を大きい値に変更することを特徴とする付記１１に記載の受信回路制御方法。
【０１１０】
（付記１３）前記動作指示ステップは、前記ディジタル復調部に対して、前記ディジタルフィルタに対して指示した処理レートと同一の動作クロックにより動作するよう指示することを特徴とする付記１１に記載の受信回路制御方法。
【０１１１】
（付記１４）前記動作指示ステップは、前記周波数検知ステップにより検知された周波数帯域に基づいて、前記デシメーションフィルタの処理レートに所定の定数を乗じた処理レートにより動作するように前記ディジタルフィルタに対して指示することを特徴とする付記１１に記載の受信回路制御方法。
【０１１２】
（付記１５）前記デシメーション数変更ステップは、前記デシメーションフィルタのデシメーション数と、前記ディジタルフィルタの処理レートとを前記アナログ信号の周波数帯域に対応付けて記憶する記憶手段から、前記周波数検知ステップにより検知された周波数帯域に対応するデシメーション数を取得し、前記デシメーションフィルタのデシメーション数を取得したデシメーション数に変更し、
前記動作指示ステップは、前記記憶手段から、前記周波数検知ステップにより検知された周波数帯域に対応するディジタルフィルタの処理レートを取得し、前記ディジタルフィルタに対して取得した処理レートにより動作するように指示するとともに、前記ディジタル復調部に対して取得した処理レートと同一の動作クロックにより動作するように指示することを特徴とする付記１１に記載の受信回路制御方法。
【産業上の利用可能性】
【０１１３】
以上のように、本発明に係る受信装置、受信回路および受信回路制御方法は、周波数帯域の異なる複数の信号を受信することが必要な場合に有用であり、特に、回路規模や処理負荷を増大させることなく受信性能を高める場合に適する。
【図面の簡単な説明】
【０１１４】
【図１】一般的な受信装置の回路構成を示すブロック図である。
【図２】一般的な受信装置における信号の周波数応答特性の一例を示す図である。
【図３−１】入力信号周波数帯域とΣΔＡＤＣ以降のサンプリング周波数や処理レートとの比を一定とした場合の、受信装置における信号の周波数応答特性の一例を示す図である。
【図３−２】入力信号周波数帯域とΣΔＡＤＣ以降のサンプリング周波数や処理レートとの比を一定とした場合の、受信装置における信号の周波数応答特性の一例を示す図である。
【図４】図３−１および図３−２に示した例における受信装置のΣΔＡＤＣ以降のサンプリング周波数や処理レートの相関を示す図である。
【図５−１】受信信号の周波数帯域に関わらず、ΣΔＡＤＣのサンプリング周波数を一定とした場合の、受信装置における信号の周波数応答特性の一例を示す図である。
【図５−２】受信信号の周波数帯域に関わらず、ΣΔＡＤＣのサンプリング周波数を一定とした場合の、受信装置における信号の周波数応答特性の一例を示す図である。
【図６】図５−１および図５−２に示した例における受信装置のΣΔＡＤＣ以降のサンプリング周波数や処理レートの相関を示す図である。
【図７】本実施例１に係る受信装置の概要を説明するための図である。
【図８−１】本実施例１に係る受信装置における信号の周波数応答特性の一例を示す図である。
【図８−２】本実施例１に係る受信装置における信号の周波数応答特性の一例を示す図である。
【図９】図８−１および図８−２に示した例における受信装置のΣΔＡＤＣ以降のサンプリング周波数や処理レートの相関を示す図である。
【図１０】本実施例１に係る受信装置の回路構成を示すブロック図である。
【図１１】図１０に示した制御部の処理手順を示すフローチャートである。
【図１２】図１０に示したディジタルフィルタのインパルス応答特性の一例を示す図である。
【図１３】図１０に示したディジタルフィルタの周波数応答特性を示す図である。
【図１４】本実施例２に係る受信装置の回路構成を示すブロック図である。
【符号の説明】
【０１１５】
１００ 受信装置
１１０ ＬＮＡ
１２０ 局部発振器
１３０ ミキサ
１４０ アナログフィルタ
１５０ ΣΔＡＤＣ
１６０ デシメーションフィルタ
１７０ ディジタルフィルタ
１８０ ディジタル復調部
１９０ 制御部
２００ 受信装置
２１０ 制御部
２１１ 固定クロック生成部
２１２ 周波数検知部
２１３ デシメーション数変更部
２１４ 動作指示部
４００ 受信装置
４１０ 記憶部
４２０ 制御部
４２１ デシメーション数変更部
４２２ 動作指示部
【特許請求の範囲】
【請求項１】
入力されたアナログ信号をサンプリングしてディジタル信号に変換するアナログ−ディジタル変換器と、アナログ−ディジタル変換器のサンプリング周波数とデシメーション数により定まる処理レートによりアナログ−ディジタル変換器から出力された信号をデシメーションするデシメーションフィルタと、デシメーションフィルタから出力された信号の帯域を制限するディジタルフィルタと、ディジタルフィルタから出力された信号に対してディジタル復調処理を行うディジタル復調部とを有する受信装置であって、
前記アナログ信号の周波数帯域を検知する周波数検知手段と、
前記周波数検知手段により検知された周波数帯域に基づいて、前記デシメーションフィルタのデシメーション数を変更するデシメーション数変更手段と、
前記周波数検知手段により検知された周波数帯域に基づいて、前記デシメーション数変更手段によりデシメーション数を変更されたことに伴って変更された前記デシメーションフィルタの処理レートと同一の処理レートにより動作するように前記ディジタルフィルタに対して指示する動作指示手段と
を備えたことを特徴とする受信装置。
【請求項２】
前記デシメーション数変更手段は、前記周波数検知手段により検知された周波数帯域が狭いときほど、前記デシメーションフィルタのデシメーション数を大きい値に変更することを特徴とする請求項１に記載の受信装置。
【請求項３】
前記動作指示手段は、前記ディジタル復調部に対して、前記ディジタルフィルタに対して指示した処理レートと同一の動作クロックにより動作するよう指示することを特徴とする請求項１に記載の受信装置。
【請求項４】
前記動作指示手段は、前記周波数検知手段により検知された周波数帯域に基づいて、前記デシメーションフィルタの処理レートに所定の定数を乗じた処理レートにより動作するように前記ディジタルフィルタに対して指示することを特徴とする請求項１に記載の受信装置。
【請求項５】
前記アナログ信号の周波数帯域に対応付けて、前記デシメーションフィルタのデシメーション数と、前記ディジタルフィルタの処理レートとを記憶する記憶手段をさらに備え、
前記デシメーション数変更手段は、前記記憶手段から、前記周波数検知手段により検知された周波数帯域に対応するデシメーション数を取得し、前記デシメーションフィルタのデシメーション数を取得したデシメーション数に変更し、
前記動作指示手段は、前記記憶手段から、前記周波数検知手段により検知された周波数帯域に対応するディジタルフィルタの処理レートを取得し、前記ディジタルフィルタに対して取得した処理レートにより動作するように指示するとともに、前記ディジタル復調部に対して取得した処理レートと同一の動作クロックにより動作するように指示することを特徴とする請求項１に記載の受信装置。
【請求項６】
入力されたアナログ信号をサンプリングしてディジタル信号に変換するアナログ−ディジタル変換器と、アナログ−ディジタル変換器のサンプリング周波数とデシメーション数により定まる処理レートによりアナログ−ディジタル変換器から出力された信号をデシメーションするデシメーションフィルタと、デシメーションフィルタから出力された信号の帯域を制限するディジタルフィルタと、ディジタルフィルタから出力された信号に対してディジタル復調処理を行うディジタル復調部とを有する受信回路であって、
前記アナログ信号の周波数帯域を検知する周波数検知手段と、
前記周波数検知手段により検知された周波数帯域に基づいて、前記デシメーションフィルタのデシメーション数を変更するデシメーション数変更手段と、
前記周波数検知手段により検知された周波数帯域に基づいて、前記デシメーション数変更手段によりデシメーション数を変更されたことに伴って変更された前記デシメーションフィルタの処理レートと同一の処理レートにより動作するように前記ディジタルフィルタに対して指示する動作指示手段と
を備えたことを特徴とする受信回路。
【請求項７】
入力されたアナログ信号をサンプリングしてディジタル信号に変換するアナログ−ディジタル変換器と、アナログ−ディジタル変換器のサンプリング周波数とデシメーション数により定まる処理レートによりアナログ−ディジタル変換器から出力された信号をデシメーションするデシメーションフィルタと、デシメーションフィルタから出力された信号の帯域を制限するディジタルフィルタと、ディジタルフィルタから出力された信号に対してディジタル復調処理を行うディジタル復調部とを有する受信回路を制御する受信回路制御方法であって、
前記アナログ信号の周波数帯域を検知する周波数検知ステップと、
前記周波数検知ステップにより検知された周波数帯域に基づいて、前記デシメーションフィルタのデシメーション数を変更するデシメーション数変更ステップと、
前記周波数検知ステップにより検知された周波数帯域に基づいて、前記デシメーション数変更ステップによりデシメーション数を変更されたことに伴って変更された前記デシメーションフィルタの処理レートと同一の処理レートにより動作するように前記ディジタルフィルタに対して指示する動作指示ステップと
を含んだことを特徴とする受信回路制御方法。
【請求項１】
入力されたアナログ信号をサンプリングしてディジタル信号に変換するアナログ−ディジタル変換器と、アナログ−ディジタル変換器のサンプリング周波数とデシメーション数により定まる処理レートによりアナログ−ディジタル変換器から出力された信号をデシメーションするデシメーションフィルタと、デシメーションフィルタから出力された信号の帯域を制限するディジタルフィルタと、ディジタルフィルタから出力された信号に対してディジタル復調処理を行うディジタル復調部とを有する受信装置であって、
前記アナログ信号の周波数帯域を検知する周波数検知手段と、
前記周波数検知手段により検知された周波数帯域に基づいて、前記デシメーションフィルタのデシメーション数を変更するデシメーション数変更手段と、
前記周波数検知手段により検知された周波数帯域に基づいて、前記デシメーション数変更手段によりデシメーション数を変更されたことに伴って変更された前記デシメーションフィルタの処理レートと同一の処理レートにより動作するように前記ディジタルフィルタに対して指示する動作指示手段と
を備えたことを特徴とする受信装置。
【請求項２】
前記デシメーション数変更手段は、前記周波数検知手段により検知された周波数帯域が狭いときほど、前記デシメーションフィルタのデシメーション数を大きい値に変更することを特徴とする請求項１に記載の受信装置。
【請求項３】
前記動作指示手段は、前記ディジタル復調部に対して、前記ディジタルフィルタに対して指示した処理レートと同一の動作クロックにより動作するよう指示することを特徴とする請求項１に記載の受信装置。
【請求項４】
前記動作指示手段は、前記周波数検知手段により検知された周波数帯域に基づいて、前記デシメーションフィルタの処理レートに所定の定数を乗じた処理レートにより動作するように前記ディジタルフィルタに対して指示することを特徴とする請求項１に記載の受信装置。
【請求項５】
前記アナログ信号の周波数帯域に対応付けて、前記デシメーションフィルタのデシメーション数と、前記ディジタルフィルタの処理レートとを記憶する記憶手段をさらに備え、
前記デシメーション数変更手段は、前記記憶手段から、前記周波数検知手段により検知された周波数帯域に対応するデシメーション数を取得し、前記デシメーションフィルタのデシメーション数を取得したデシメーション数に変更し、
前記動作指示手段は、前記記憶手段から、前記周波数検知手段により検知された周波数帯域に対応するディジタルフィルタの処理レートを取得し、前記ディジタルフィルタに対して取得した処理レートにより動作するように指示するとともに、前記ディジタル復調部に対して取得した処理レートと同一の動作クロックにより動作するように指示することを特徴とする請求項１に記載の受信装置。
【請求項６】
入力されたアナログ信号をサンプリングしてディジタル信号に変換するアナログ−ディジタル変換器と、アナログ−ディジタル変換器のサンプリング周波数とデシメーション数により定まる処理レートによりアナログ−ディジタル変換器から出力された信号をデシメーションするデシメーションフィルタと、デシメーションフィルタから出力された信号の帯域を制限するディジタルフィルタと、ディジタルフィルタから出力された信号に対してディジタル復調処理を行うディジタル復調部とを有する受信回路であって、
前記アナログ信号の周波数帯域を検知する周波数検知手段と、
前記周波数検知手段により検知された周波数帯域に基づいて、前記デシメーションフィルタのデシメーション数を変更するデシメーション数変更手段と、
前記周波数検知手段により検知された周波数帯域に基づいて、前記デシメーション数変更手段によりデシメーション数を変更されたことに伴って変更された前記デシメーションフィルタの処理レートと同一の処理レートにより動作するように前記ディジタルフィルタに対して指示する動作指示手段と
を備えたことを特徴とする受信回路。
【請求項７】
入力されたアナログ信号をサンプリングしてディジタル信号に変換するアナログ−ディジタル変換器と、アナログ−ディジタル変換器のサンプリング周波数とデシメーション数により定まる処理レートによりアナログ−ディジタル変換器から出力された信号をデシメーションするデシメーションフィルタと、デシメーションフィルタから出力された信号の帯域を制限するディジタルフィルタと、ディジタルフィルタから出力された信号に対してディジタル復調処理を行うディジタル復調部とを有する受信回路を制御する受信回路制御方法であって、
前記アナログ信号の周波数帯域を検知する周波数検知ステップと、
前記周波数検知ステップにより検知された周波数帯域に基づいて、前記デシメーションフィルタのデシメーション数を変更するデシメーション数変更ステップと、
前記周波数検知ステップにより検知された周波数帯域に基づいて、前記デシメーション数変更ステップによりデシメーション数を変更されたことに伴って変更された前記デシメーションフィルタの処理レートと同一の処理レートにより動作するように前記ディジタルフィルタに対して指示する動作指示ステップと
を含んだことを特徴とする受信回路制御方法。
【図１】
【図２】
【図３−１】
【図３−２】
【図４】
【図５−１】
【図５−２】
【図６】
【図７】
【図８−１】
【図８−２】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３−１】
【図３−２】
【図４】
【図５−１】
【図５−２】
【図６】
【図７】
【図８−１】
【図８−２】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２００９−６０１７５（Ｐ２００９−６０１７５Ａ）
【公開日】平成２１年３月１９日（２００９．３．１９）
【国際特許分類】
【出願番号】特願２００７−２２３１７９（Ｐ２００７−２２３１７９）
【出願日】平成１９年８月２９日（２００７．８．２９）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２１年３月１９日（２００９．３．１９）
【国際特許分類】
【出願日】平成１９年８月２９日（２００７．８．２９）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]