同期動作回路
【課題】パルス源を共通化し、回路構成が簡単化された同期動作回路を提供する。
【解決手段】ヒステリシスＤＣＤＣコンバータ１０と、ヒステリシスＤＣＤＣコンバータ１０に接続され、分周信号を出力する分周器１８と、分周器１８に接続され、分周信号を受信して、ヒステリシスＤＣＤＣコンバータ１０に同期して、チャージポンプ電圧Ｖcpを出力するチャージポンプ回路１４とを備える同期動作回路１。
【解決手段】ヒステリシスＤＣＤＣコンバータ１０と、ヒステリシスＤＣＤＣコンバータ１０に接続され、分周信号を出力する分周器１８と、分周器１８に接続され、分周信号を受信して、ヒステリシスＤＣＤＣコンバータ１０に同期して、チャージポンプ電圧Ｖcpを出力するチャージポンプ回路１４とを備える同期動作回路１。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同期動作回路に関し、特に、電源ノイズを低減化するための同期動作回路に関する。
【背景技術】
【０００２】
ＤＣＤＣコンバータとチャージポンプ回路は、電源装置などに広く適用されている（例えば、特許文献１および特許文献２参照。）。
【０００３】
従来の電源装置では、装置を構成するそれぞれの回路ブロックにパルス源を必要とする。
【０００４】
一般的に、ＤＣＤＣコンバータ、チャージポンプ回路などから発生されるパルスノイズは、携帯機器などの通信系機器に悪影響を及す。このようなノイズ源は、ＥＭＣ（Electro-Magnetic Compatibility）上望ましいことではない。このため、電源フィルタなどによって、通信周波数帯域のＡＣノイズレベルを低下させている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−１６１８７３号公報
【特許文献２】特開２００９−１２４８２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
複数のパルスノイズ源がある場合、それぞれの周波数帯域に合わせて、複数のパルスノイズに周波数同期を掛けて、ＡＣノイズレベルを低下させる必要があり、ノイズ低減のための対策回路は、複雑化する。
【０００７】
本発明の目的は、パルス源を共通化し、回路構成が簡単化された同期動作回路を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一態様によれば、ヒステリシスＤＣＤＣコンバータと、前記ヒステリシスＤＣＤＣコンバータに接続され、分周信号を出力する分周器と、前記分周器に接続され、前記分周信号を受信して、前記ＤＣＤＣコンバータに同期して、チャージポンプ電圧を出力するチャージポンプ回路とを備える同期動作回路が提供される。
【発明の効果】
【０００９】
本発明によれば、パルス源を共通化し、回路構成が簡単化された同期動作回路を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】（ａ）本発明の第１の実施の形態に係るチャージポンプ回路／ヒステリシスＤＣＤＣコンバータ用の同期動作回路の模式的ブロック構成図、（ｂ）比較例に係るチャージポンプ回路／ヒステリシスＤＣＤＣコンバータ用の動作回路の模式的ブロック構成図。
【図２】図１（ａ）に対応するチャージポンプ回路／ヒステリシスＤＣＤＣコンバータ用の同期動作回路の模式的回路構成例。
【図３】本発明の第２の実施の形態に係るチャージポンプ回路／ヒステリシスＤＣＤＣコンバータ用の同期動作回路の模式的ブロック構成図。
【図４】本発明の第３の実施の形態に係るチャージポンプ回路／ドライバ回路用の同期動作回路の模式的ブロック構成図。
【図５】本発明の第４の実施の形態に係るヒステリシスＤＣＤＣコンバータ／ドライバ回路用の同期動作回路の模式的ブロック構成図。
【図６】本発明の第４の実施の形態に係るヒステリシスＤＣＤＣコンバータ／ドライバ回路用の同期動作回路に適用するホッピング機能部の動作説明であって、（ａ）周波数ｆ0における出力特性、（ｂ）ホッピング機能の動作説明図。
【図７】本発明の第４の実施の形態に係るヒステリシスＤＣＤＣコンバータ／ドライバ回路用の同期動作回路に適用するホッピング機能部の動作説明であって、（ａ）ホッピング回路の構成例、（ｂ）図７（ａ）のＲＥＦ入力の波形例。
【図８】本発明の第４の実施の形態に係るヒステリシスＤＣＤＣコンバータ／ドライバ回路用の同期動作回路に適用するホッピング機能部の動作説明であって、（ａ）ホッピング機能部のブロック構成例、（ｂ）図８（ａ）出力パルス例。
【発明を実施するための形態】
【００１１】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各回路素子の平面寸法の関係、配置、大きさ等は現実のものとは異なることに留意すべきである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１２】
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、各回路素子の配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１３】
（第１の実施の形態）
本発明の第１の実施の形態に係るチャージポンプ回路１４／ヒステリシスＤＣＤＣコンバータ１０用の同期動作回路１の模式的ブロック構成は、図１（ａ）に示すように、ヒステリシスＤＣＤＣコンバータ１０と、ヒステリシスＤＣＤＣコンバータ１０に接続され、分周信号を出力する分周器１８と、分周器１８に接続され、分周信号を受信して、ヒステリシスＤＣＤＣコンバータ１０に同期して、チャージポンプ出力端子Ｐvcpよりチャージポンプ電圧Ｖcpを出力するチャージポンプ回路１４とを備える。
【００１４】
図１（ａ）に対応する同期動作回路１の模式的回路構成例は、図２に示すように表される。
【００１５】
すなわち、ヒステリシスＤＣＤＣコンバータ１０は、入力端子Ｐｉに接続され、互いに直列接続された第１抵抗Ｒ１および第２抵抗Ｒ２と、第１抵抗Ｒ１および第２抵抗Ｒ２によって分圧された入力電圧を一方の入力端子に入力し、他方の入力端子ＲＥＦに参照電圧（ＶREF）を入力するコンパレータ２０と、コンパレータ２０の出力に接続されたドライバ２２と、ドライバ２２に接続されたｐチャネルＭＯＳトランジスタＱｐおよびｎチャネルＭＯＳトランジスタＱｎとを備える。
【００１６】
ここで、ドライバ２２は、ｐチャネルＭＯＳトランジスタＱｐとｎチャネルＭＯＳトランジスタＱｎのＣＭＯＳスイッチング動作時の貫通電流を防止するとともに、ｐチャネルＭＯＳトランジスタＱｐとｎチャネルＭＯＳトランジスタＱｎをＣＭＯＳ駆動する駆動回路である。
【００１７】
また、ヒステリシスＤＣＤＣコンバータ１０の入力端子ＰｉとｐチャネルＭＯＳトランジスタＱｐのドレイン端子Ｐｄとの間には、ヒステリシスＤＣＤＣコンバータ１０の発振動作を制御するフィードバック回路８が接続されている。
【００１８】
ここで、フィードバック回路８は、図２に示すように、ｐチャネルＭＯＳトランジスタＱｐのドレイン端子Ｐｄと電源電圧端子ＰＤＤ間に直列接続されたインダクタＬおよびキャパシタＣと、インダクタＬとキャパシタＣの接続点と入力端子Ｐｉ間を接続するフィードバックループとを備える。また、図２に示すように、分周器１８は、コンパレータ２０の出力に接続されている。
【００１９】
第１の実施の形態に係る同期動作回路１においては、分周器１８によって、ヒステリシスＤＣＤＣコンバータ１０と、チャージポンプ回路１４の同期をとることで、ノイズを低減させている。
【００２０】
また、ＤＣＤＣコンバータ１０に接続されるフィードバック回路８の動作周波数ｆ１に対して、分周器１８によって、チャージポンプ回路１４の動作周波数ｆ２を低減させて動作させても良い。
【００２１】
また、第１の実施の形態に係る同期動作回路１において、ヒステリシスＤＣＤＣコンバータ１０に接続されたソフトスタート回路１６をさらに備えていても良い。ソフトスタート回路１６によって、ヒステリシスＤＣＤＣコンバータ１０の立上がり時のノイズレベルを抑制することができる。
【００２２】
一方、比較例に係るチャージポンプ回路１４／ヒステリシスＤＣＤＣコンバータ１０用の動作回路１ａの模式的ブロック構成は、図１（ｂ）に示すように、ヒステリシスＤＣＤＣコンバータ１０と、発振器１２と、発振器１２に接続され、チャージポンプ出力端子Ｐvcpよりチャージポンプ電圧Ｖcpを出力するチャージポンプ回路１４とを備える。
【００２３】
図１（ｂ）の比較例では、ヒステリシスＤＣＤＣコンバータ１０と発振器１２が独立しているため、チャージポンプ電圧Ｖcpを出力するチャージポンプ回路１４は、ヒステリシスＤＣＤＣコンバータに同期していない。このため、ヒステリシスＤＣＤＣコンバータ１０とチャージポンプ回路１４は、互いに非同期の周波数で動作し、比較例に係る動作回路１ａでは、２個のパルスノイズ源を有する。２個のパルスノイズ源がある場合、それぞれの周波数帯域に合わせて、２個のパルスノイズに周波数同期を掛けて、ＡＣノイズレベルを低下させる必要があり、ノイズ低減のための対策回路は、複雑化する。
【００２４】
第１の実施の形態によれば、ヒステリシスＤＣＤＣコンバータ１０とチャージポンプ回路１４を互いに同期させ、パルス源を共通化するため、ノイズ低減のための回路構成が簡単化され、低ノイズ化された同期動作回路を提供することができる。
【００２５】
（第２の実施の形態）
第２の実施の形態に係るチャージポンプ回路１４／ヒステリシスＤＣＤＣコンバータ１０用の同期動作回路１の模式的ブロック構成は、図３に示すように、チャージポンプ回路１４のチャージポンプ出力端子Ｐvcpに接続され、チャージポンプ電圧Ｖcpを検出する検出器２６と、検出器２６および分周器１８とチャージポンプ回路１４との間に接続され、検出器２６および分周器１８の出力を受信して、ヒステリシスＤＣＤＣコンバータ１０の動作モードを切り替えるスイッチ回路２４とを備える。ここで、チャージポンプ回路１４は、スイッチ回路２４を介して分周器１８の出力を受信する。その他の構成は、第１の実施の形態と同様であるため、重複説明は省略する。
【００２６】
第１の実施の形態に係る同期動作回路１においては、軽負荷動作モードでは、ヒステリシスＤＣＤＣコンバータ１０の動作が停止した場合、チャージポンプ回路１４の動作も停止してしまう。これに対して、第２の実施の形態に係る同期動作回路１においては、チャージポンプ出力端子Ｐvcpにおいて、チャージポンプ電圧Ｖcpを検出器２６によってモニターし、軽負荷動作モードでは、スイッチ回路２４を動作させて、ヒステリシスＤＣＤＣコンバータ１０の発振動作を停止させ、チャージポンプ回路１４のみの動作を実行させることができる。
【００２７】
また、第１の実施の形態に係る同期動作回路１においては、ヒステリシスＤＣＤＣコンバータ１０の発振がＰＷＭ／ＰＦＭ動作で行われている場合、軽負荷動作モードでは、スイッチ回路２４を動作させて、ヒステリシスＤＣＤＣコンバータ１０の動作をＰＦＭモードに切り替えて、ヒステリシスＤＣＤＣコンバータ１０のＰＦＭ動作とチャージポンプ回路１４の動作を併用させることもできる。
【００２８】
また、第２の実施の形態に係る同期動作回路１においても、図３に示すように、ヒステリシスＤＣＤＣコンバータ１０に接続されたソフトスタート回路１６をさらに備えていても良い。ソフトスタート回路１６によって、ヒステリシスＤＣＤＣコンバータ１０の立上がり時のノイズレベルを抑制することができる。
【００２９】
第２の実施の形態によれば、ヒステリシスＤＣＤＣコンバータ１０とチャージポンプ回路１４を互いに同期させ、パルス源を共通化するため、ノイズ低減のための回路構成が簡単化され、低ノイズ化された同期動作回路を提供することができる。
【００３０】
また、第２の実施の形態によれば、ヒステリシスＤＣＤＣコンバータ１０の軽負荷動作モードでは、チャージポンプ電圧Ｖcpを検出器２６によってモニターし、スイッチ回路２４を動作させて、ヒステリシスＤＣＤＣコンバータ１０の動作を停止させ、チャージポンプ回路１４のみの動作を実行させる同期動作回路を提供することができる。
【００３１】
また、第２の実施の形態によれば、ヒステリシスＤＣＤＣコンバータ１０の発振がＰＷＭ/ＰＦＭ動作で行われている場合、軽負荷動作モードでは、スイッチ回路２４を動作させて、ヒステリシスＤＣＤＣコンバータ１０の動作をＰＦＭモードに切り替えて、ヒステリシスＤＣＤＣコンバータ１０のＰＦＭ動作とチャージポンプ回路１４の動作を併用させる同期動作回路を提供することもできる。
【００３２】
（第３の実施の形態）
第３の実施の形態に係るチャージポンプ回路１４／ドライバ回路３０用の同期動作回路２の模式的ブロック構成は、図４に示すように、発振器１２と、発振器１２に接続され、チャージポンプ出力端子Ｐvcpにチャージポンプ電圧Ｖcpを出力するチャージポンプ回路１４と、発振器１２に接続され、分周信号を出力する分周器１８と、分周器１８に接続され、三角波を発生する三角波発生器２８と、分周器１８および三角波発生器２８に接続され、分周信号および三角波を受信して、発振器１２に同期して、ドライバ出力端子Ｐvcmに、ＰＷＭモータ駆動電圧Ｖcmを出力するドライバ回路３０とを備える。
【００３３】
また、第３の実施の形態に係る同期動作回路２においても、図４に示すように、発振器１２に接続されたソフトスタート回路１６をさらに備えていても良い。ソフトスタート回路１６によって、発振器１２の立上がり時のノイズレベルを抑制することができる。
【００３４】
なお、第３の実施の形態に係る同期動作回路２において、発振器１２に、ホッピング機能を持たせることも可能である。すなわち、発振器１２に、後述する図８（ａ）に示すような周波数ホッピング機能を持たせた発振器４２を適用しても良い。
【００３５】
第３の実施の形態によれば、チャージポンプ回路１４とＰＷＭモータ駆動電圧Ｖcmを出力するドライバ回路３０を互いに同期させ、パルス源を共通化するため、ノイズ低減のための回路構成が簡単化され、低ノイズ化された同期動作回路を提供することができる。
【００３６】
（第４の実施の形態）
第４の実施の形態に係るヒステリシスＤＣＤＣコンバータ１０／ドライバ回路３０用の同期動作回路３の模式的ブロック構成は、図５に示すように、ヒステリシスＤＣＤＣコンバータ１０と、ヒステリシスＤＣＤＣコンバータ１０に接続され、分周信号を出力する分周器１８と、分周器１８に接続され、三角波を発生する三角波発生器２８と、分周器１８および三角波発生器２８に接続され、分周信号および三角波を受信して、ヒステリシスＤＣＤＣコンバータ１０に同期して、ドライバ出力端子Ｐvcmに、ＰＷＭモータ駆動電圧Ｖcmを出力するドライバ回路３０とを備える。
【００３７】
また、第４の実施の形態に係る同期動作回路３においても、図５に示すように、ヒステリシスＤＣＤＣコンバータ１０に接続されたソフトスタート回路１６をさらに備えていても良い。ソフトスタート回路１６によって、ヒステリシスＤＣＤＣコンバータ１０の立上がり時のノイズレベルを抑制することができる。
【００３８】
また、第４の実施の形態に係る同期動作回路３は、ヒステリシスＤＣＤＣコンバータ１０に接続されたホッピング機能部３２をさらに備えていても良い。
【００３９】
第４の実施の形態に係る同期動作回路３に適用するホッピング機能部３２は、図６（ｂ）に示すように、例えば、中心周波数ｆ0に対して、周波数変位Δｆだけ周波数シフトした周波数ｆ−Δｆおよびｆ＋Δｆの範囲で、出力Ｖ１（ｄＢ）がフラットな周波数特性特性を有する。これに対して、図６（ａ）では、中心周波数ｆ0に対して、ピーク出力Ｖ0（ｄＢ）を有する周波数特性特性が示されている。これは、ホッピング機能を有していない周波数特性例を示す。このように、周波数ホッピング機能を備えることによって、ピーク出力レベルを低減し、かつ広帯域でフラットな出力特性を得ることができることから、ヒステリシスＤＣＤＣコンバータ１０のノイズレベルを低減化することができる。
【００４０】
第４の実施の形態に係る同期動作回路３に適用するホッピング機能部３２の構成は、例えば、図７（ａ）に示すように、コンパレータ２０の出力と他方の入力端子ＲＥＦとの間に接続されたアクティブフィードバック回路部（ＡＣＦＢ）３８と、コンパレータ２０の出力に接続されたセレクタ３６と、セレクタ３６によって選択され、アクティブフィードバック回路部３８に接続される複数の選択抵抗ＲS1、ＲS2、ＲS3…とを備える。他方の入力端子ＲＥＦには、接地電位との間にキャパシタＣ0が接続されている。
【００４１】
アクティブフィードバック回路部３８により、コンパレータ２０の他方の入力端子ＲＥＦに、複数の周波数成分を有するホッピング信号を供給することができる。すなわち、アクティブフィードバック回路部３８に接続される複数の選択抵抗ＲS1、ＲS2、ＲS3…によって、図７（ｂ）に示すホッピング信号の周波数を可変にすることができる。
【００４２】
第４の実施の形態に係る同期動作回路３に適用するホッピング機能部３２の別の構成例は、図８（ａ）に示すように、例えば、周波数ｆ0、ｆ0−Δｆおよびｆ0＋Δｆのように、周波数の異なる信号を出力する論理回路４０と、周波数の異なる信号を受信し、論理回路４０にフィードバック信号Ｓfbを供給すると共に、ヒステリシスＤＣＤＣコンバータ１０に複数の周波数成分を有するホッピング信号を供給する発振器４２とを備える。図８（ｂ）は、このような複数の周波数成分を有するホッピング信号の例である。図８（ｂ）の例では、周波数ｆ0−Δｆの成分を有するパルス数Ａ、周波数ｆ0の成分を有するパルス数Ｂ、周波数ｆ0＋Δｆの成分を有するパルス数Ｃ、周波数ｆ0の成分を有するパルス数Ｄ、周波数ｆ0−Δｆの成分を有するパルス数Ｅが示されている。パルス数Ａ〜Ｅは、パルス発生数（Ｎ）を表し、例えば、それぞれ１０個である。
【００４３】
第４の実施の形態によれば、ヒステリシスＤＣＤＣコンバータ１０とＰＷＭモータ駆動電圧Ｖcmを出力するドライバ回路３０を互いに同期させ、パルス源を共通化するため、ノイズ低減のための回路構成が簡単化され、低ノイズ化されたヒステリシスＤＣＤＣコンバータ同期動作回路を提供することができる。
【００４４】
以上説明した少なくともひとつの実施形態によれば、パルス源を共通化し、回路構成が簡単化された同期動作回路を提供することができる。
【００４５】
（その他の実施の形態）
上記のように、本発明は第１〜第４の実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【００４６】
上述のホッピング機能部３２は、第４の実施の形態に限定されるものではなく、第１〜第２の実施の形態においても適用することができる。すなわち、図１〜図３のヒステリシスＤＣＤＣコンバータ１０においても同様に適用することができる。
【００４７】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【産業上の利用可能性】
【００４８】
本発明の同期動作回路は、携帯電話、スマートフォン、ＰＤＡ、ポータブル・メディア・プレーヤー、デジタルカメラ、無線ＬＡＮなどのモバイル製品の電源に適用可能である。
【符号の説明】
【００４９】
１、２、３…同期動作回路
８…フィードバック回路
１０…ヒステリシスＤＣＤＣコンバータ
１２、４２…発振器
１４…チャージポンプ回路
１６…ソフトスタート回路
１８…分周器
２０…コンパレータ
２２…ドライバ
２４…スイッチ回路
２６…検出器
２８…三角波発生器
３０…ドライバ回路
３２…ホッピング機能部
３６…セレクタ
３８…アクティブフィードバック回路部
４０…論理回路
Ｒ１、Ｒ２、ＲS1、ＲS2、ＲS3…抵抗
Ｌ…インダクタ
Ｃ、Ｃo…キャパシタ
Ｐvcp…チャージポンプ出力端子
Ｐvcm…ドライバ出力端子
Ｐi…入力端子
Ｐd…ドレイン端子
ＰＤＤ…電源端子
ＶＤＤ…電源電圧
ｆ0…中心周波数
Δf…周波数変位
【技術分野】
【０００１】
本発明は、同期動作回路に関し、特に、電源ノイズを低減化するための同期動作回路に関する。
【背景技術】
【０００２】
ＤＣＤＣコンバータとチャージポンプ回路は、電源装置などに広く適用されている（例えば、特許文献１および特許文献２参照。）。
【０００３】
従来の電源装置では、装置を構成するそれぞれの回路ブロックにパルス源を必要とする。
【０００４】
一般的に、ＤＣＤＣコンバータ、チャージポンプ回路などから発生されるパルスノイズは、携帯機器などの通信系機器に悪影響を及す。このようなノイズ源は、ＥＭＣ（Electro-Magnetic Compatibility）上望ましいことではない。このため、電源フィルタなどによって、通信周波数帯域のＡＣノイズレベルを低下させている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−１６１８７３号公報
【特許文献２】特開２００９−１２４８２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
複数のパルスノイズ源がある場合、それぞれの周波数帯域に合わせて、複数のパルスノイズに周波数同期を掛けて、ＡＣノイズレベルを低下させる必要があり、ノイズ低減のための対策回路は、複雑化する。
【０００７】
本発明の目的は、パルス源を共通化し、回路構成が簡単化された同期動作回路を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一態様によれば、ヒステリシスＤＣＤＣコンバータと、前記ヒステリシスＤＣＤＣコンバータに接続され、分周信号を出力する分周器と、前記分周器に接続され、前記分周信号を受信して、前記ＤＣＤＣコンバータに同期して、チャージポンプ電圧を出力するチャージポンプ回路とを備える同期動作回路が提供される。
【発明の効果】
【０００９】
本発明によれば、パルス源を共通化し、回路構成が簡単化された同期動作回路を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】（ａ）本発明の第１の実施の形態に係るチャージポンプ回路／ヒステリシスＤＣＤＣコンバータ用の同期動作回路の模式的ブロック構成図、（ｂ）比較例に係るチャージポンプ回路／ヒステリシスＤＣＤＣコンバータ用の動作回路の模式的ブロック構成図。
【図２】図１（ａ）に対応するチャージポンプ回路／ヒステリシスＤＣＤＣコンバータ用の同期動作回路の模式的回路構成例。
【図３】本発明の第２の実施の形態に係るチャージポンプ回路／ヒステリシスＤＣＤＣコンバータ用の同期動作回路の模式的ブロック構成図。
【図４】本発明の第３の実施の形態に係るチャージポンプ回路／ドライバ回路用の同期動作回路の模式的ブロック構成図。
【図５】本発明の第４の実施の形態に係るヒステリシスＤＣＤＣコンバータ／ドライバ回路用の同期動作回路の模式的ブロック構成図。
【図６】本発明の第４の実施の形態に係るヒステリシスＤＣＤＣコンバータ／ドライバ回路用の同期動作回路に適用するホッピング機能部の動作説明であって、（ａ）周波数ｆ0における出力特性、（ｂ）ホッピング機能の動作説明図。
【図７】本発明の第４の実施の形態に係るヒステリシスＤＣＤＣコンバータ／ドライバ回路用の同期動作回路に適用するホッピング機能部の動作説明であって、（ａ）ホッピング回路の構成例、（ｂ）図７（ａ）のＲＥＦ入力の波形例。
【図８】本発明の第４の実施の形態に係るヒステリシスＤＣＤＣコンバータ／ドライバ回路用の同期動作回路に適用するホッピング機能部の動作説明であって、（ａ）ホッピング機能部のブロック構成例、（ｂ）図８（ａ）出力パルス例。
【発明を実施するための形態】
【００１１】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各回路素子の平面寸法の関係、配置、大きさ等は現実のものとは異なることに留意すべきである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１２】
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、各回路素子の配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１３】
（第１の実施の形態）
本発明の第１の実施の形態に係るチャージポンプ回路１４／ヒステリシスＤＣＤＣコンバータ１０用の同期動作回路１の模式的ブロック構成は、図１（ａ）に示すように、ヒステリシスＤＣＤＣコンバータ１０と、ヒステリシスＤＣＤＣコンバータ１０に接続され、分周信号を出力する分周器１８と、分周器１８に接続され、分周信号を受信して、ヒステリシスＤＣＤＣコンバータ１０に同期して、チャージポンプ出力端子Ｐvcpよりチャージポンプ電圧Ｖcpを出力するチャージポンプ回路１４とを備える。
【００１４】
図１（ａ）に対応する同期動作回路１の模式的回路構成例は、図２に示すように表される。
【００１５】
すなわち、ヒステリシスＤＣＤＣコンバータ１０は、入力端子Ｐｉに接続され、互いに直列接続された第１抵抗Ｒ１および第２抵抗Ｒ２と、第１抵抗Ｒ１および第２抵抗Ｒ２によって分圧された入力電圧を一方の入力端子に入力し、他方の入力端子ＲＥＦに参照電圧（ＶREF）を入力するコンパレータ２０と、コンパレータ２０の出力に接続されたドライバ２２と、ドライバ２２に接続されたｐチャネルＭＯＳトランジスタＱｐおよびｎチャネルＭＯＳトランジスタＱｎとを備える。
【００１６】
ここで、ドライバ２２は、ｐチャネルＭＯＳトランジスタＱｐとｎチャネルＭＯＳトランジスタＱｎのＣＭＯＳスイッチング動作時の貫通電流を防止するとともに、ｐチャネルＭＯＳトランジスタＱｐとｎチャネルＭＯＳトランジスタＱｎをＣＭＯＳ駆動する駆動回路である。
【００１７】
また、ヒステリシスＤＣＤＣコンバータ１０の入力端子ＰｉとｐチャネルＭＯＳトランジスタＱｐのドレイン端子Ｐｄとの間には、ヒステリシスＤＣＤＣコンバータ１０の発振動作を制御するフィードバック回路８が接続されている。
【００１８】
ここで、フィードバック回路８は、図２に示すように、ｐチャネルＭＯＳトランジスタＱｐのドレイン端子Ｐｄと電源電圧端子ＰＤＤ間に直列接続されたインダクタＬおよびキャパシタＣと、インダクタＬとキャパシタＣの接続点と入力端子Ｐｉ間を接続するフィードバックループとを備える。また、図２に示すように、分周器１８は、コンパレータ２０の出力に接続されている。
【００１９】
第１の実施の形態に係る同期動作回路１においては、分周器１８によって、ヒステリシスＤＣＤＣコンバータ１０と、チャージポンプ回路１４の同期をとることで、ノイズを低減させている。
【００２０】
また、ＤＣＤＣコンバータ１０に接続されるフィードバック回路８の動作周波数ｆ１に対して、分周器１８によって、チャージポンプ回路１４の動作周波数ｆ２を低減させて動作させても良い。
【００２１】
また、第１の実施の形態に係る同期動作回路１において、ヒステリシスＤＣＤＣコンバータ１０に接続されたソフトスタート回路１６をさらに備えていても良い。ソフトスタート回路１６によって、ヒステリシスＤＣＤＣコンバータ１０の立上がり時のノイズレベルを抑制することができる。
【００２２】
一方、比較例に係るチャージポンプ回路１４／ヒステリシスＤＣＤＣコンバータ１０用の動作回路１ａの模式的ブロック構成は、図１（ｂ）に示すように、ヒステリシスＤＣＤＣコンバータ１０と、発振器１２と、発振器１２に接続され、チャージポンプ出力端子Ｐvcpよりチャージポンプ電圧Ｖcpを出力するチャージポンプ回路１４とを備える。
【００２３】
図１（ｂ）の比較例では、ヒステリシスＤＣＤＣコンバータ１０と発振器１２が独立しているため、チャージポンプ電圧Ｖcpを出力するチャージポンプ回路１４は、ヒステリシスＤＣＤＣコンバータに同期していない。このため、ヒステリシスＤＣＤＣコンバータ１０とチャージポンプ回路１４は、互いに非同期の周波数で動作し、比較例に係る動作回路１ａでは、２個のパルスノイズ源を有する。２個のパルスノイズ源がある場合、それぞれの周波数帯域に合わせて、２個のパルスノイズに周波数同期を掛けて、ＡＣノイズレベルを低下させる必要があり、ノイズ低減のための対策回路は、複雑化する。
【００２４】
第１の実施の形態によれば、ヒステリシスＤＣＤＣコンバータ１０とチャージポンプ回路１４を互いに同期させ、パルス源を共通化するため、ノイズ低減のための回路構成が簡単化され、低ノイズ化された同期動作回路を提供することができる。
【００２５】
（第２の実施の形態）
第２の実施の形態に係るチャージポンプ回路１４／ヒステリシスＤＣＤＣコンバータ１０用の同期動作回路１の模式的ブロック構成は、図３に示すように、チャージポンプ回路１４のチャージポンプ出力端子Ｐvcpに接続され、チャージポンプ電圧Ｖcpを検出する検出器２６と、検出器２６および分周器１８とチャージポンプ回路１４との間に接続され、検出器２６および分周器１８の出力を受信して、ヒステリシスＤＣＤＣコンバータ１０の動作モードを切り替えるスイッチ回路２４とを備える。ここで、チャージポンプ回路１４は、スイッチ回路２４を介して分周器１８の出力を受信する。その他の構成は、第１の実施の形態と同様であるため、重複説明は省略する。
【００２６】
第１の実施の形態に係る同期動作回路１においては、軽負荷動作モードでは、ヒステリシスＤＣＤＣコンバータ１０の動作が停止した場合、チャージポンプ回路１４の動作も停止してしまう。これに対して、第２の実施の形態に係る同期動作回路１においては、チャージポンプ出力端子Ｐvcpにおいて、チャージポンプ電圧Ｖcpを検出器２６によってモニターし、軽負荷動作モードでは、スイッチ回路２４を動作させて、ヒステリシスＤＣＤＣコンバータ１０の発振動作を停止させ、チャージポンプ回路１４のみの動作を実行させることができる。
【００２７】
また、第１の実施の形態に係る同期動作回路１においては、ヒステリシスＤＣＤＣコンバータ１０の発振がＰＷＭ／ＰＦＭ動作で行われている場合、軽負荷動作モードでは、スイッチ回路２４を動作させて、ヒステリシスＤＣＤＣコンバータ１０の動作をＰＦＭモードに切り替えて、ヒステリシスＤＣＤＣコンバータ１０のＰＦＭ動作とチャージポンプ回路１４の動作を併用させることもできる。
【００２８】
また、第２の実施の形態に係る同期動作回路１においても、図３に示すように、ヒステリシスＤＣＤＣコンバータ１０に接続されたソフトスタート回路１６をさらに備えていても良い。ソフトスタート回路１６によって、ヒステリシスＤＣＤＣコンバータ１０の立上がり時のノイズレベルを抑制することができる。
【００２９】
第２の実施の形態によれば、ヒステリシスＤＣＤＣコンバータ１０とチャージポンプ回路１４を互いに同期させ、パルス源を共通化するため、ノイズ低減のための回路構成が簡単化され、低ノイズ化された同期動作回路を提供することができる。
【００３０】
また、第２の実施の形態によれば、ヒステリシスＤＣＤＣコンバータ１０の軽負荷動作モードでは、チャージポンプ電圧Ｖcpを検出器２６によってモニターし、スイッチ回路２４を動作させて、ヒステリシスＤＣＤＣコンバータ１０の動作を停止させ、チャージポンプ回路１４のみの動作を実行させる同期動作回路を提供することができる。
【００３１】
また、第２の実施の形態によれば、ヒステリシスＤＣＤＣコンバータ１０の発振がＰＷＭ/ＰＦＭ動作で行われている場合、軽負荷動作モードでは、スイッチ回路２４を動作させて、ヒステリシスＤＣＤＣコンバータ１０の動作をＰＦＭモードに切り替えて、ヒステリシスＤＣＤＣコンバータ１０のＰＦＭ動作とチャージポンプ回路１４の動作を併用させる同期動作回路を提供することもできる。
【００３２】
（第３の実施の形態）
第３の実施の形態に係るチャージポンプ回路１４／ドライバ回路３０用の同期動作回路２の模式的ブロック構成は、図４に示すように、発振器１２と、発振器１２に接続され、チャージポンプ出力端子Ｐvcpにチャージポンプ電圧Ｖcpを出力するチャージポンプ回路１４と、発振器１２に接続され、分周信号を出力する分周器１８と、分周器１８に接続され、三角波を発生する三角波発生器２８と、分周器１８および三角波発生器２８に接続され、分周信号および三角波を受信して、発振器１２に同期して、ドライバ出力端子Ｐvcmに、ＰＷＭモータ駆動電圧Ｖcmを出力するドライバ回路３０とを備える。
【００３３】
また、第３の実施の形態に係る同期動作回路２においても、図４に示すように、発振器１２に接続されたソフトスタート回路１６をさらに備えていても良い。ソフトスタート回路１６によって、発振器１２の立上がり時のノイズレベルを抑制することができる。
【００３４】
なお、第３の実施の形態に係る同期動作回路２において、発振器１２に、ホッピング機能を持たせることも可能である。すなわち、発振器１２に、後述する図８（ａ）に示すような周波数ホッピング機能を持たせた発振器４２を適用しても良い。
【００３５】
第３の実施の形態によれば、チャージポンプ回路１４とＰＷＭモータ駆動電圧Ｖcmを出力するドライバ回路３０を互いに同期させ、パルス源を共通化するため、ノイズ低減のための回路構成が簡単化され、低ノイズ化された同期動作回路を提供することができる。
【００３６】
（第４の実施の形態）
第４の実施の形態に係るヒステリシスＤＣＤＣコンバータ１０／ドライバ回路３０用の同期動作回路３の模式的ブロック構成は、図５に示すように、ヒステリシスＤＣＤＣコンバータ１０と、ヒステリシスＤＣＤＣコンバータ１０に接続され、分周信号を出力する分周器１８と、分周器１８に接続され、三角波を発生する三角波発生器２８と、分周器１８および三角波発生器２８に接続され、分周信号および三角波を受信して、ヒステリシスＤＣＤＣコンバータ１０に同期して、ドライバ出力端子Ｐvcmに、ＰＷＭモータ駆動電圧Ｖcmを出力するドライバ回路３０とを備える。
【００３７】
また、第４の実施の形態に係る同期動作回路３においても、図５に示すように、ヒステリシスＤＣＤＣコンバータ１０に接続されたソフトスタート回路１６をさらに備えていても良い。ソフトスタート回路１６によって、ヒステリシスＤＣＤＣコンバータ１０の立上がり時のノイズレベルを抑制することができる。
【００３８】
また、第４の実施の形態に係る同期動作回路３は、ヒステリシスＤＣＤＣコンバータ１０に接続されたホッピング機能部３２をさらに備えていても良い。
【００３９】
第４の実施の形態に係る同期動作回路３に適用するホッピング機能部３２は、図６（ｂ）に示すように、例えば、中心周波数ｆ0に対して、周波数変位Δｆだけ周波数シフトした周波数ｆ−Δｆおよびｆ＋Δｆの範囲で、出力Ｖ１（ｄＢ）がフラットな周波数特性特性を有する。これに対して、図６（ａ）では、中心周波数ｆ0に対して、ピーク出力Ｖ0（ｄＢ）を有する周波数特性特性が示されている。これは、ホッピング機能を有していない周波数特性例を示す。このように、周波数ホッピング機能を備えることによって、ピーク出力レベルを低減し、かつ広帯域でフラットな出力特性を得ることができることから、ヒステリシスＤＣＤＣコンバータ１０のノイズレベルを低減化することができる。
【００４０】
第４の実施の形態に係る同期動作回路３に適用するホッピング機能部３２の構成は、例えば、図７（ａ）に示すように、コンパレータ２０の出力と他方の入力端子ＲＥＦとの間に接続されたアクティブフィードバック回路部（ＡＣＦＢ）３８と、コンパレータ２０の出力に接続されたセレクタ３６と、セレクタ３６によって選択され、アクティブフィードバック回路部３８に接続される複数の選択抵抗ＲS1、ＲS2、ＲS3…とを備える。他方の入力端子ＲＥＦには、接地電位との間にキャパシタＣ0が接続されている。
【００４１】
アクティブフィードバック回路部３８により、コンパレータ２０の他方の入力端子ＲＥＦに、複数の周波数成分を有するホッピング信号を供給することができる。すなわち、アクティブフィードバック回路部３８に接続される複数の選択抵抗ＲS1、ＲS2、ＲS3…によって、図７（ｂ）に示すホッピング信号の周波数を可変にすることができる。
【００４２】
第４の実施の形態に係る同期動作回路３に適用するホッピング機能部３２の別の構成例は、図８（ａ）に示すように、例えば、周波数ｆ0、ｆ0−Δｆおよびｆ0＋Δｆのように、周波数の異なる信号を出力する論理回路４０と、周波数の異なる信号を受信し、論理回路４０にフィードバック信号Ｓfbを供給すると共に、ヒステリシスＤＣＤＣコンバータ１０に複数の周波数成分を有するホッピング信号を供給する発振器４２とを備える。図８（ｂ）は、このような複数の周波数成分を有するホッピング信号の例である。図８（ｂ）の例では、周波数ｆ0−Δｆの成分を有するパルス数Ａ、周波数ｆ0の成分を有するパルス数Ｂ、周波数ｆ0＋Δｆの成分を有するパルス数Ｃ、周波数ｆ0の成分を有するパルス数Ｄ、周波数ｆ0−Δｆの成分を有するパルス数Ｅが示されている。パルス数Ａ〜Ｅは、パルス発生数（Ｎ）を表し、例えば、それぞれ１０個である。
【００４３】
第４の実施の形態によれば、ヒステリシスＤＣＤＣコンバータ１０とＰＷＭモータ駆動電圧Ｖcmを出力するドライバ回路３０を互いに同期させ、パルス源を共通化するため、ノイズ低減のための回路構成が簡単化され、低ノイズ化されたヒステリシスＤＣＤＣコンバータ同期動作回路を提供することができる。
【００４４】
以上説明した少なくともひとつの実施形態によれば、パルス源を共通化し、回路構成が簡単化された同期動作回路を提供することができる。
【００４５】
（その他の実施の形態）
上記のように、本発明は第１〜第４の実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【００４６】
上述のホッピング機能部３２は、第４の実施の形態に限定されるものではなく、第１〜第２の実施の形態においても適用することができる。すなわち、図１〜図３のヒステリシスＤＣＤＣコンバータ１０においても同様に適用することができる。
【００４７】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【産業上の利用可能性】
【００４８】
本発明の同期動作回路は、携帯電話、スマートフォン、ＰＤＡ、ポータブル・メディア・プレーヤー、デジタルカメラ、無線ＬＡＮなどのモバイル製品の電源に適用可能である。
【符号の説明】
【００４９】
１、２、３…同期動作回路
８…フィードバック回路
１０…ヒステリシスＤＣＤＣコンバータ
１２、４２…発振器
１４…チャージポンプ回路
１６…ソフトスタート回路
１８…分周器
２０…コンパレータ
２２…ドライバ
２４…スイッチ回路
２６…検出器
２８…三角波発生器
３０…ドライバ回路
３２…ホッピング機能部
３６…セレクタ
３８…アクティブフィードバック回路部
４０…論理回路
Ｒ１、Ｒ２、ＲS1、ＲS2、ＲS3…抵抗
Ｌ…インダクタ
Ｃ、Ｃo…キャパシタ
Ｐvcp…チャージポンプ出力端子
Ｐvcm…ドライバ出力端子
Ｐi…入力端子
Ｐd…ドレイン端子
ＰＤＤ…電源端子
ＶＤＤ…電源電圧
ｆ0…中心周波数
Δf…周波数変位
【特許請求の範囲】
【請求項１】
ヒステリシスＤＣＤＣコンバータと、
前記ヒステリシスＤＣＤＣコンバータに接続され、分周信号を出力する分周器と、
前記分周器に接続され、前記分周信号を受信して、前記ＤＣＤＣコンバータに同期して、チャージポンプ電圧を出力するチャージポンプ回路と
を備えることを特徴とする同期動作回路。
【請求項２】
前記ヒステリシスＤＣＤＣコンバータは、
入力端子に接続され、互いに直列接続された第１抵抗および第２抵抗と、
前記第１抵抗および第２抵抗によって分圧された入力電圧を一方の入力端子に入力し、他方の入力端子に参照電圧を入力するコンパレータと、
前記コンパレータの出力に接続されたドライバと、
前記ドライバに接続されたｐチャネルＭＯＳトランジスタおよびｎチャネルＭＯＳトランジスタと
を備えることを特徴とする請求項１に記載の同期動作回路。
【請求項３】
前記ヒステリシスＤＣＤＣコンバータの前記入力端子と前記ｐチャネルＭＯＳトランジスタのドレイン端子間に接続され、前記ヒステリシスＤＣＤＣコンバータの発振動作を制御するフィードバック回路を備えることを特徴とする請求項２に記載の同期動作回路。
【請求項４】
前記フィードバック回路は、
前記ｐチャネルＭＯＳトランジスタのドレイン端子と電源電圧端子間に直列接続されたインダクタおよびキャパシタと、
前記インダクタと前記キャパシタの接続点と前記入力端子間を接続するフィードバックループと
を備えることを特徴とする請求項３に記載の同期動作回路。
【請求項５】
前記分周器は、前記コンパレータの出力に接続されることを特徴とする請求項２に記載の同期動作回路。
【請求項６】
前記チャージポンプ回路のチャージポンプ出力端子に接続され、前記チャージポンプ電圧を検出する検出器と、
前記検出器および前記分周器と前記チャージポンプ回路との間に接続され、前記検出器および前記分周器の出力を受信して、前記ヒステリシスＤＣＤＣコンバータの動作モードを切り替えるスイッチ回路と
を備え、前記チャージポンプ回路は、前記スイッチ回路を介して前記分周器の出力を受信することを特徴とする請求項１または２に記載の同期動作回路。
【請求項７】
ヒステリシスＤＣＤＣコンバータと、
前記ヒステリシスＤＣＤＣコンバータに接続され、分周信号を出力する分周器と、
前記分周器に接続され、三角波を発生する三角波発生器と、
前記分周器および前記三角波発生器に接続され、前記分周信号および前記三角波を受信して、前記ヒステリシスＤＣＤＣコンバータに同期して、ＰＷＭモータ駆動電圧を出力するドライバ回路と
を備えることを特徴とする同期動作回路。
【請求項８】
前記ヒステリシスＤＣＤＣコンバータに接続されたホッピング機能部をさらに備えることを特徴とする請求項７に記載の同期動作回路。
【請求項９】
前記ヒステリシスＤＣＤＣコンバータに接続されたソフトスタート回路をさらに備えることを特徴とする請求項１〜８のいずれか１項に記載の同期動作回路。
【請求項１０】
前記ホッピング機能部は、
前記コンパレータの出力と前記他方の入力端子との間に接続されたアクティブフィードバック回路部と、
前記コンパレータの出力に接続されたセレクタと、
前記セレクタによって選択され、前記アクティブフィードバック回路部に接続される複数の選択抵抗と
を備え、前記アクティブフィードバック回路部により、前記他方の入力端子に複数の周波数成分を有するホッピング信号を供給することを特徴とする請求項８に記載の同期動作回路。
【請求項１１】
前記ホッピング機能部は、
周波数の異なる信号を出力する論理回路と、
前記周波数の異なる信号を受信し、前記論理回路にフィードバック信号を供給すると共に、前記ヒステリシスＤＣＤＣコンバータに複数の周波数成分を有するホッピング信号を供給する発振器と
を備えることを特徴とする請求項８に記載の同期動作回路。
【請求項１２】
発振器と、
前記発振器に接続されたチャージポンプ回路と、
前記発振器に接続され、分周信号を出力する分周器と、
前記分周器に接続され、三角波を発生する三角波発生器と、
前記分周器および前記三角波発生器に接続され、前記分周信号および前記三角波を受信して、前記発振器に同期して、ＰＷＭモータ駆動電圧を出力するドライバ回路と
を備えることを特徴とする同期動作回路。
【請求項１３】
前記発振器に接続されたソフトスタート回路をさらに備えることを特徴とする請求項１２に記載の同期動作回路。
【請求項１４】
前記発振器は、ホッピング機能を備えることを特徴とする請求項１２または１３に記載の同期動作回路。
【請求項１】
ヒステリシスＤＣＤＣコンバータと、
前記ヒステリシスＤＣＤＣコンバータに接続され、分周信号を出力する分周器と、
前記分周器に接続され、前記分周信号を受信して、前記ＤＣＤＣコンバータに同期して、チャージポンプ電圧を出力するチャージポンプ回路と
を備えることを特徴とする同期動作回路。
【請求項２】
前記ヒステリシスＤＣＤＣコンバータは、
入力端子に接続され、互いに直列接続された第１抵抗および第２抵抗と、
前記第１抵抗および第２抵抗によって分圧された入力電圧を一方の入力端子に入力し、他方の入力端子に参照電圧を入力するコンパレータと、
前記コンパレータの出力に接続されたドライバと、
前記ドライバに接続されたｐチャネルＭＯＳトランジスタおよびｎチャネルＭＯＳトランジスタと
を備えることを特徴とする請求項１に記載の同期動作回路。
【請求項３】
前記ヒステリシスＤＣＤＣコンバータの前記入力端子と前記ｐチャネルＭＯＳトランジスタのドレイン端子間に接続され、前記ヒステリシスＤＣＤＣコンバータの発振動作を制御するフィードバック回路を備えることを特徴とする請求項２に記載の同期動作回路。
【請求項４】
前記フィードバック回路は、
前記ｐチャネルＭＯＳトランジスタのドレイン端子と電源電圧端子間に直列接続されたインダクタおよびキャパシタと、
前記インダクタと前記キャパシタの接続点と前記入力端子間を接続するフィードバックループと
を備えることを特徴とする請求項３に記載の同期動作回路。
【請求項５】
前記分周器は、前記コンパレータの出力に接続されることを特徴とする請求項２に記載の同期動作回路。
【請求項６】
前記チャージポンプ回路のチャージポンプ出力端子に接続され、前記チャージポンプ電圧を検出する検出器と、
前記検出器および前記分周器と前記チャージポンプ回路との間に接続され、前記検出器および前記分周器の出力を受信して、前記ヒステリシスＤＣＤＣコンバータの動作モードを切り替えるスイッチ回路と
を備え、前記チャージポンプ回路は、前記スイッチ回路を介して前記分周器の出力を受信することを特徴とする請求項１または２に記載の同期動作回路。
【請求項７】
ヒステリシスＤＣＤＣコンバータと、
前記ヒステリシスＤＣＤＣコンバータに接続され、分周信号を出力する分周器と、
前記分周器に接続され、三角波を発生する三角波発生器と、
前記分周器および前記三角波発生器に接続され、前記分周信号および前記三角波を受信して、前記ヒステリシスＤＣＤＣコンバータに同期して、ＰＷＭモータ駆動電圧を出力するドライバ回路と
を備えることを特徴とする同期動作回路。
【請求項８】
前記ヒステリシスＤＣＤＣコンバータに接続されたホッピング機能部をさらに備えることを特徴とする請求項７に記載の同期動作回路。
【請求項９】
前記ヒステリシスＤＣＤＣコンバータに接続されたソフトスタート回路をさらに備えることを特徴とする請求項１〜８のいずれか１項に記載の同期動作回路。
【請求項１０】
前記ホッピング機能部は、
前記コンパレータの出力と前記他方の入力端子との間に接続されたアクティブフィードバック回路部と、
前記コンパレータの出力に接続されたセレクタと、
前記セレクタによって選択され、前記アクティブフィードバック回路部に接続される複数の選択抵抗と
を備え、前記アクティブフィードバック回路部により、前記他方の入力端子に複数の周波数成分を有するホッピング信号を供給することを特徴とする請求項８に記載の同期動作回路。
【請求項１１】
前記ホッピング機能部は、
周波数の異なる信号を出力する論理回路と、
前記周波数の異なる信号を受信し、前記論理回路にフィードバック信号を供給すると共に、前記ヒステリシスＤＣＤＣコンバータに複数の周波数成分を有するホッピング信号を供給する発振器と
を備えることを特徴とする請求項８に記載の同期動作回路。
【請求項１２】
発振器と、
前記発振器に接続されたチャージポンプ回路と、
前記発振器に接続され、分周信号を出力する分周器と、
前記分周器に接続され、三角波を発生する三角波発生器と、
前記分周器および前記三角波発生器に接続され、前記分周信号および前記三角波を受信して、前記発振器に同期して、ＰＷＭモータ駆動電圧を出力するドライバ回路と
を備えることを特徴とする同期動作回路。
【請求項１３】
前記発振器に接続されたソフトスタート回路をさらに備えることを特徴とする請求項１２に記載の同期動作回路。
【請求項１４】
前記発振器は、ホッピング機能を備えることを特徴とする請求項１２または１３に記載の同期動作回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１２−５０２４４（Ｐ２０１２−５０２４４Ａ）
【公開日】平成２４年３月８日（２０１２．３．８）
【国際特許分類】
【出願番号】特願２０１０−１８９９２１（Ｐ２０１０−１８９９２１）
【出願日】平成２２年８月２６日（２０１０．８．２６）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
【公開日】平成２４年３月８日（２０１２．３．８）
【国際特許分類】
【出願日】平成２２年８月２６日（２０１０．８．２６）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
[ Back to top ]