周波数逓倍装置

【目的】周波数逓倍装置に関し、その目的は、ダブラーで逓倍された所望の周波数の信号のみを抽出してゲインを落とすことなく出力できる周波数逓倍装置を実現することにある。
【構成】入力信号の周波数を２倍して出力するダブラーと、インダクタンスと可変容量ダイオードが並列接続されダブラーの出力側に接続されたＬＣ並列共振器と、該ＬＣ並列共振器を通過した信号のピーク値を検出するピーク検波器と、該ピーク検波器の出力信号をデジタル信号に変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器の出力データに基づいて電圧変化による周波数変化分とゲイン変化分の比が小さくなるように前記可変容量ダイオードに与える逆バイアス電圧データを演算するＣＰＵと、該ＣＰＵで演算された逆バイアス電圧データをアナログ信号に変換して前記可変容量ダイオードに与えるＤ／Ａ変換器とで構成する。

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は周波数逓倍装置に関し、更に詳しくは、逓倍された所望の周波数の信号のみをゲインを落とすことなく出力できる装置に関する。
【０００２】
【従来の技術】図９は従来の周波数逓倍装置の一例を示す回路図であり、波形発生器のクロック信号発生部の例である。図において、１は可変周波数ｆを持つ入力信号の入力端子であり、ダブラー２に接続されている。ダブラー２はバッファアンプ３と抵抗４の直列回路を介してＬＣ並列共振器５の一端に接続されている。該ＬＣ並列共振器５はインダクタンス６と可変容量ダイオード７が並列接続されたものであり、可変容量ダイオード７のアノードは可変電源８に接続されるとともにコンデンサ９を介してアースに接続され、カソードは抵抗４とバッファアンプ１０の接続点に接続されている。バッファアンプ１０は出力端子１１に接続されている。
【０００３】このような構成において、入力端子１に加えられる入力信号の周波数ｆはダブラー２で２倍されたのちバッファアンプ３に入力される。ところで、ダブラー２の出力信号の各周波数成分に着目すると、入力信号の周波数ｆの基本波成分及び奇数次高調波成分はかなり抑圧されてはいるものの、そのままでは比較的大きなレベルで出力されてしまう。そこで、インダクタンス６と可変容量ダイオード７が並列接続されたＬＣ並列共振器５を用い、可変容量ダイオード７のＰＮ接合容量の逆バイアス電圧による変化を利用して共振点を移動させている。
【０００４】これにより、共振点ではＬＣ並列インピーダンスは理論上無限大になり、その周波数信号を出力として取り出すことができる。
【０００５】
【発明が解決しようとする課題】しかしながら、可変容量ダイオード７の逆バイアス電圧を所望の共振周波数に対応した値に設定しても、素子のバラツキや温度特性等によって必ずしも所望の共振周波数に設定されるとは限らない。
【０００６】その結果、図１０に示すように、２倍の周波数２ｆにおいてゲインをロスしてしまうという問題点が発生する。
【０００７】本発明は、このような問題点に鑑みてなされたものであり、その目的は、ダブラーで逓倍された所望の周波数の信号のみを抽出してゲインを落とすことなく出力できる周波数逓倍装置を実現することにある。
【０００８】
【課題を解決するための手段】本発明の周波数逓倍装置は、入力信号の周波数を２倍して出力するダブラーと、インダクタンスと可変容量ダイオードが並列接続されダブラーの出力側に接続されたＬＣ並列共振器と、該ＬＣ並列共振器を通過した信号のピーク値を検出するピーク検波器と、該ピーク検波器の出力信号をデジタル信号に変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器の出力データに基づいて電圧変化による周波数変化分とゲイン変化分の比が小さくなるように前記可変容量ダイオードに与える逆バイアス電圧データを演算するＣＰＵと、該ＣＰＵで演算された逆バイアス電圧データをアナログ信号に変換して前記可変容量ダイオードに与えるＤ／Ａ変換器とを設けたことを特徴とする。
【０００９】
【作用】ＬＣ並列共振器を構成する可変容量ダイオードにはＬＣ並列共振器を通過した信号のピーク値の検波信号に基づいて電圧変化による周波数変化分とゲイン変化分の比が小さくなるように演算された逆バイアス電圧が与えられ、ＬＣ並列共振器の共振周波数はゲインロスが小さくように設定される。
【００１０】これにより、ＬＣ並列共振器を構成する素子のバラツキや温度特性等による共振周波数に対する影響を改善できる。
【００１１】
【実施例】以下、図面を参照して、本発明の実施例を詳細に説明する。
【００１２】図１は本発明の一実施例を示す回路図であり、図９と同一のものには同一の符号を付けている。図において、１２はダイオードを用いたピーク検波器であり、アノードはバッファアンプ１０と抵抗１３の接続点に接続され、カソードはコンデンサ１４と抵抗１５の並列回路を介してアースに接続されるとともにＡ／Ｄ変換器１６の入力端子に接続されている。該Ａ／Ｄ変換器１６の出力端子はＣＰＵ１７の入力端子に接続されている。１８はＤ／Ａ変換器であり、入力端子はＣＰＵ１７の出力端子に接続され、出力端子はＬＣ並列共振器５を構成する可変容量ダイオード７のアノードに接続されている。
【００１３】図１の各部の動作を説明する。ダブラー２は図２の（Ａ）に示す入力信号の周波数ｆを（Ｂ）に示すように２倍する。このとき、入力信号の基本波成分及び奇数次高調波成分は抑圧されるもののそれらのレベルはかなり高い。そこでこれらの不必要な周波数の信号成分を取り除くために上述のようにインダクタンス６と可変容量ダイオード７が並列接続されたＬＣ並列共振器５を利用する。
【００１４】ＬＣ並列共振器５の共振点におけるインピーダンスは理論上無限になり、図３に示すように共振周波数と同じ周波数の信号は次段のバッファアンプ１０に入力される。そこで、ＬＣ並列共振器５のＬを固定としてＤ／Ａ変換器１８を介して可変容量ダイオード７に与えられる逆バイアス電圧を可変にすることによりＣを可変にし、図４に示すように共振周波数を可変にする。これにより、任意の周波数に対応できる。ところが、通過信号の周波数がＬＣ並列共振器５で作られるバンドパスフィルタの通過帯域に入っていれば出力されるが、共振周波数と必要な周波数が一致していないと上述のようにゲインロスになってしまう。
【００１５】そのため、ピーク検波器１２で出力信号を検波して最大ゲインを得るようにする。すなわち、ピーク検波器１２で検波される出力信号のピーク値に等しい直流信号により出力信号のゲインが分かる。図５に示すピーク検波器１２のカソード側Ａ点の出力信号は図６のようになり、該出力信号のピーク値ｘはＡ／Ｄ変換器１６でデジタル信号に変換されてＣＰＵ１７に入力される。
【００１６】ＣＰＵ１７は、ピーク値ｘに対して可変容量ダイオード７に与える逆バイアス電圧を上下させるように演算制御する。すなわち、上述のように、可変容量ダイオード７に与える逆バイアス電圧を変化させることによりＬＣ並列共振器５の共振周波数が変化し、出力信号のゲインも変化する。そして、ある周波数範囲に入ると出力信号のゲインはほとんど変化しなくなる。そこで、図７に示すように逆バイアス電圧を変化させたときの共振周波数ｆと出力信号のゲインＧの変化分の微分値ΔＧ／Δｆが小さくなるようにＤ／Ａ変換器１８から可変容量ダイオード７に変換出力される逆バイアス電圧を調整する。なお、（Ａ）は逆バイアス電圧を下げる場合であり、（Ｂ）は逆バイアス電圧を上げる場合である。図８は微分曲線であり、（Ａ）は出力信号の周波数が共振周波数より小さくて逆バイアス電圧を下げた場合の微分値の軌跡を示し、（Ｂ）は出力信号の周波数が共振周波数より大きくて逆バイアス電圧を上げた場合の微分値の軌跡を示している。ＣＰＵ１７による逆バイアス電圧の制御動作は微分値の絶対値が図８に円で示した零近傍の所定の範囲に入った時点で停止する。
【００１７】これにより、ダブラーで２倍にされた信号の中から必要な信号成分をゲインを落とすことなく抽出できる。
【００１８】
【発明の効果】以上詳細に説明したように、本発明の周波数逓倍装置は、ＬＣ並列共振器を構成する可変容量ダイオードにＬＣ並列共振器を通過した信号のピーク値の検波信号に基づいて電圧変化による周波数変化分とゲイン変化分の比が小さくなるように演算された逆バイアス電圧を与えるように構成しているので、ＬＣ並列共振器を構成する素子のバラツキや温度特性等による共振周波数に対する影響を改善でき、ゲインロスの少ない出力信号が得られる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す回路図である。
【図２】図１のダブラーの動作説明図である。
【図３】図１のＬＣ並列共振器の動作説明図である。
【図４】図１のＬＣ並列共振器の共振周波数の変化説明図である。
【図５】図１のピーク検波器の動作説明図である。
【図６】図１のピーク検波器の出力信号の波形図である。
【図７】図１のＣＰＵによる微分値制御の動作説明図である。
【図８】微分曲線の説明図である。
【図９】従来の装置の一例を示す回路図である。
【図１０】ゲインの説明図である。
【符号の説明】
１入力端子
２ダブラー
３，１０バッファアンプ
４，１３，１５抵抗
５ＬＣ並列共振器
６インダクタンス
７可変容量ダイオード
９，１４コンデンサ
１１出力端子
１２ピーク検波器
１６Ａ／Ｄ変換器
１７ＣＰＵ
１８Ｄ／Ａ変換器

【特許請求の範囲】
【請求項１】入力信号の周波数を２倍して出力するダブラーと、インダクタンスと可変容量ダイオードが並列接続されダブラーの出力側に接続されたＬＣ並列共振器と、該ＬＣ並列共振器を通過した信号のピーク値を検出するピーク検波器と、該ピーク検波器の出力信号をデジタル信号に変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器の出力データに基づいて電圧変化による周波数変化分とゲイン変化分の比が小さくなるように前記可変容量ダイオードに与える逆バイアス電圧データを演算するＣＰＵと、該ＣＰＵで演算された逆バイアス電圧データをアナログ信号に変換して前記可変容量ダイオードに与えるＤ／Ａ変換器、とを設けたことを特徴とする周波数逓倍装置。

【図１】