圧電トランス高圧電源回路
【課題】 圧電素子を基板に自動実装する際に圧電素子の焦電効果により発生する過電圧によって生じる圧電素子の駆動素子の破壊を防止する。
【解決手段】 圧電トランス高圧電源回路において、圧電素子を実装する際の温度上昇による圧電素子の焦電効果によって発生する電荷を放電する放電用素子を、圧電素子の一次側端子間に接続する。
【解決手段】 圧電トランス高圧電源回路において、圧電素子を実装する際の温度上昇による圧電素子の焦電効果によって発生する電荷を放電する放電用素子を、圧電素子の一次側端子間に接続する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電トランスを用いる高圧電源回路に関するものである。
【背景技術】
【０００２】
例えば、従来から知られている電子写真方式の画像形成装置において、像担持体としての感光体に画像を形成して記録紙を当接させて画像の転写を行う方式を採用している。この場合、記録紙に画像を転写するための転写部材には金属の軸にローラ状の導電性ゴムを巻きつけた転写ローラを用い、感光体の回転速度（プロセススピードともいう）に合わせ回転駆動させている。そして、転写部材に印加する電圧としては直流電圧（直流バイアスともいう）を用いている。
【０００３】
しかし、このような転写ローラを用いて良好に画像を転写するためには、一般的には３ｋＶ以上の高電圧（必要となる電流値は数μＡ）を転写ローラに印加する必要があった。前述したような画像形成（画像の転写）に必要とされる高電圧を生成するために、従来は巻線式の電磁トランスを使用していた。
【０００４】
電磁トランスは、銅線，ボビン，磁芯で構成されており、前述のような仕様の画像形成装置に用いる場合は、出力電流値が数μＡ程度という微小な電流値にするために、回路の各部に於いて漏れ電流をできるだけ小さくしなければならなかった。そのため、電磁トランスの巻線をモールド等により絶縁する必要が有った。また、供給電力に比例して大きなトランスを必要としたため、供給電力が大きくなれば回路を含む高電圧電源装置が大型化する傾向にあり、装置の小型化や軽量化のための妨げとなっていた。
【０００５】
そこで、これらの問題を解決するために、薄型で軽量の高出力の圧電トランスを用いて高電圧を発生させることが提案されている（例えば特許文献１参照））。特許文献１には、セラミックを素材とした圧電素子を用いて圧電トランスを構成して高電圧を発生する回路が開示されている。これにより、電磁トランス以上の効率で高電圧を生成することが可能となり、しかも、電源回路の一次側と二次側の電極間の距離を大きくすることが可能となる。そして、電磁トランスのように特別に絶縁のためにモールド加工する必要もないので、高圧電源装置を小型化・軽量化することができる。
【０００６】
次に、図６を用いて、圧電トランスを用いた高圧電源装置の動作について説明する。
【０００７】
まず、オペアンプ１０９の反転入力端子（−端子）に抵抗１１４を介して不図示のコントローラから出力されたアナログ信号である高圧出力制御信号（以降Ｖｃｏｎｔという）が入力される。一方、オペアンプ１０９の非反転入力端子（＋端子）には出力電圧（以降Ｖｏｕｔという）を抵抗１０５、１０６、１０７によって分圧した電圧が、保護用抵抗１０８を介して入力される。オペアンプ１０９は反転入力端子（−端子）に入力されるＶｃｏｎｔの電圧値と、Ｖｏｕｔを抵抗１０５、１０６、１０７によって分圧した分圧電圧が同じになるように出力端子から電圧を出力する。オペアンプ１０９の出力端子は電圧制御発振器（ＶＣＯ）１１０に接続される。電圧制御発振器（ＶＣＯ）１１０はオペアンプ１０９の出力電圧に応じた周波数でトランジスタ１１１をスイッチングさせ圧電トランス１０１の一次側に電圧を供給する。圧電トランス１０１は一次側に供給された駆動周波数に応じて振動し、２次側に圧電トランス１０１のサイズに応じた昇圧比で増幅した交流電圧を発生させる。発生した交流電圧はダイオード１０２、１０３及び高圧コンデンサ１０４によって正電圧に整流平滑され負荷（例えば不図示の転写ローラ）に供給される。
【０００８】
ここで、圧電トランスの特性（駆動周波数と出力電圧との関係）は一般的に図９に示すような共振周波数ｆ０において、出力電圧が最大となるような裾広がりな形状をしている。この特性に基づいて駆動周波数を調整して出力電圧の制御が可能である。共振周波数ｆ０よりも高い駆動周波数で出力電圧の制御を行う場合、例えば、駆動周波数を高い方から低い方へ変化させることで圧電トランスの出力電圧を増加させることが可能となる。逆に、共振周波数ｆ０よりも低い駆動周波数で出力電圧の制御を行う場合、例えば、駆動周波数を低い方から高い方へ変化させることで出力電圧を増加させることができる。なお、入力電圧波形は図１０に示すような電圧波形を入力する構成を採用している。
【０００９】
一般的に、圧電素子はその製造過程において、圧電素子に一次側電極と二次側電極とを設け、各電極に高電圧を印加すると共に、熱を加えるための分極工程がある。この分極工程で印加する電圧の極性に応じて、分極方向が決まり圧電素子の特性が付与される。
【００１０】
さらに、圧電素子は、急激な温度変化に伴い、圧電素子表面に電荷が発生する焦電効果という現象を有する。圧電素子の焦電効果により発生する電圧は、圧電素子の一次側電極の極性に応じて、正の電圧と負の電圧が生じる。
【特許文献１】特開平１１−２０６１１３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
圧電素子を基板に実装する際には、前述の圧電素子の特性に留意する必要がある。つまり、圧電素子に急激な温度変化を与えないよう留意する必要がある。従来は、圧電素子を人が一つ一つ基板に半田付けするように実装し、急激な温度変化が無いように留意していた。しかし、高圧電源装置には圧電素子は複数個実装される場合もあり、人手による半田実装の工程は時間を要するのに加えて実装のミスが発生することも想定される。したがって、実装精度の低下や生産性の低下が懸念される。
【００１２】
また、実装精度の低下や生産性の低下をなくすために、圧電素子を人手による実装ではなく自動実装（例えば、フロー実装による半田付け）しようとすると次のような問題が生じる。
【００１３】
圧電素子の基板への自動実装する際に、半田の噴流による急激な温度変化によって圧電素子に前述の焦電効果が生じる。これにより、圧電素子の一次側端子間に過電圧が発生し基板パターンを介して放電することになる。
【００１４】
図７に圧電素子の基板への自動実装の際における圧電素子の温度変化と、圧電素子の焦電効果によって一次端子間に発生する電圧を示す。図７に示すように、基板実装の際の予備加熱により徐々に圧電素子の温度が上昇すると共に、焦電効果により圧電素子の一次側端子間に電圧が発生する。この電圧は、温度上昇に追従して上昇する。そして、半田の一次噴流に突入する際に、温度が急上昇することで圧電素子の一次端子間に過電圧が発生する。また、一次噴流の半田槽を介して、一次側端子間が短絡されることで電圧が０Ｖになる。次の二次噴流も同様で、噴流突入の際に温度が急上昇し圧電トランスの一次側端子間に過電圧が発生する。そして、半田槽を介して一次側端子間が短絡され、電圧が０Ｖになる。このような焦電効果によって発生する過電圧によって圧電素子を駆動するための部品が破壊される可能性がある。
【００１５】
図８（ａ）に示すように、基板の搬送方向と圧電素子の長手方向とが平行になるように配置されていると、一次側端子１，２（入力側）と二次側端子３（出力側）の間で、半田実装される時間差が大きくなる。そして、半田槽を介して端子間を短絡する間隔が大きくなるので、焦電効果により発生する電圧も高くなり、その高電圧が基板パターンを介して放電される。
【００１６】
また、図８（ｂ）に示すように、基板の搬送方向と圧電素子の短手方向と平行に配置することにより、圧電トランスの全ての端子がほぼ同時に半田実装される。この場合、半田槽を介して端子間を短絡する間隔が短くなり、焦電効果により発生する電圧も低くなるが、基板パターンを介して放電され電圧が駆動回路素子に印加する。
【００１７】
図６に示すように、圧電素子１０１の焦電効果により正の電圧が発生する端子にスイッチング素子１１１であるバイポーラトランジスタのコレクタ端子が接続されている。そして、圧電素子１０１の負の電圧が発生する側にスイッチング素子１１１のエミッタ端子が接続されている。このような場合、スイッチング素子１１１のベース−コレクタ間が半田噴流によって短絡された状態で、圧電素子１０１の焦電効果による一次側端子とランド間での放電が発生した時に、コレクタ端子に正の過電圧が印加される。そして、短絡しているベースの電位を押し上げ、ベース−エミッタ間の電位差が保護ダイオードの降伏電圧を超えてしまいスイッチング素子１１１の破壊が起きる問題が生じる。
【００１８】
また、この問題はスイッチング素子１１１が電界効果トランジスタであっても同様に発生する。
【００１９】
本発明は、上記のように、圧電素子を基板に自動実装する際の問題点を解決するためになされたものである。
【００２０】
本発明は、圧電素子を基板に自動実装可能とした圧電トランス高圧電源回路及び圧電トランス高圧電源装置を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上記目的を達成するための、本発明の圧電トランス高圧電源回路は、圧電素子と、前記圧電素子の一次側を駆動するスイッチング素子と、前記圧電素子を前記スイッチング素子で駆動して該圧電素子の二次側端子から発生される出力を整流して高電圧を得る圧電トランス高圧電源回路において、前記圧電素子を実装する際の温度上昇による該圧電素子の焦電効果によって発生する電荷を放電する放電用素子を、前記圧電素子の一次側端子間に接続することを特徴とする。
【発明の効果】
【００２２】
本発明によれば、圧電素子を基板に自動実装する際に、圧電素子の焦電効果により発生する過電圧に対して、圧電素子の駆動用の素子の破壊を防止することができる。これにより、圧電素子の基板への自動実装を可能とし、実装精度の向上および生産性を向上することができる。
【発明を実施するための最良の形態】
【００２３】
以下、添付の図面を参照して本発明の実施形態について詳細に説明する。
【００２４】
（第１実施形態）
以下、本発明の第１実施形態について説明する。但し、本実施形態はあくまで例示であり、本発明はこれらの構成に限定されるものではない。
【００２５】
図３は、本実施形態の一適用装置である画像形成装置としてのカラーレーザプリンタの概略構成を示す断面図である。
【００２６】
図３において、４０１はカラーレーザプリンタ、４０２は記録紙３２を収納するデッキ、４０３はデッキ４０２内の記録紙３２の有無を検知するデッキ紙有無センサ、４０４はデッキ４０２から記録紙３２を繰り出すピックアップローラである。４０５は前記ピックアップローラ４０４によって繰り出された記録紙３２を搬送するデッキ給紙ローラ、４０６は前記デッキ給紙ローラ４０５と対をなし記録紙３２の重送を防止するためのリタードローラである。そして、デッキ給紙ローラ４０５の下流には記録紙３２を同期搬送するレジストローラ対４０７、前記レジストローラ対４０７への記録紙３２の搬送状態を検知するセンサ４０８が配設されている。
【００２７】
またレジストローラ対４０７の下流には、静電吸着搬送転写ベルト（以下ＥＴＢという）４０９が配設されている。前記ＥＴＢ４０９上には後述する４色（イエローＹ、マゼンタＭ、シアンＣ、ブラックＢｋ）分のプロセスカートリッジ４１０Ｙ、４１０Ｍ、４１０Ｃ、４１０Ｂｋと、スキャナユニット４２０Ｙ、４２０Ｍ、４２０Ｃ、４２０Ｂｋからなる画像形成部によって形成された画像が、転写ローラ４３０Ｙ、４３０Ｍ、４３０Ｃ、４３０Ｂｋによって順次重ね合わされてカラー画像が形成される。形成されたカラー画像は、記録紙３２上に転写され、記録紙３２は下流に搬送される。下流には記録紙３２上に転写されたトナー像を熱定着するために内部に加熱用のヒータ４３２を備えた定着ローラ４３３と加圧ローラ４３４対、定着ローラ４３３からの記録紙３２を搬送するための、定着排紙ローラ対４３５、定着部からの搬送状態を検知する定着排紙センサ４３６が配設されている。
【００２８】
また、前記各スキャナユニット４２０は、後述するビデオコントローラ４４０から送出される各画像信号に基づいて変調されたレーザ光を発光するレーザユニット４２１、各レーザユニット４２１からのレーザ光を各感光ドラム３０５上に走査するためのポリゴンミラー４２２とスキャナモータ４２３、結像レンズ群４２４より構成されている。そして、前記各プロセスカートリッジ４１０には公知の電子写真プロセスに必要な感光ドラム３０５、帯電ローラ３０３と現像ローラ３０２、トナー格納容器４１１を備えており、レーザプリンタ４０１本体に対して着脱可能に構成されている。さらに、前記ビデオコントローラ４４０は、パーソナルコンピュータ等の外部装置４４１から送出される画像データを受け取るとこの画像データをビットマップデータに展開し、画像形成用の画像信号を生成する。
【００２９】
また、２０１はカラーレーザプリンタ４０１の制御部であるＤＣコントローラである。ＤＣコントローラ２０１は、ＲＡＭ２０７ａ、２０７ｂ、タイマ２０７ｃデジタル入出力ポート２０７ｂ、Ｄ／Ａポート２０７ｅを備えたＭＰＵ（マイクロコンピュータ）２０７を有している。また、その他の各種入出力制御回路（不図示）等で構成される。
【００３０】
２０２は高圧電源（圧電トランスを用いた高圧電源装置）であり、各プロセスカートリッジ４１０に対応した帯電電圧出力用の高圧電源（不図示）と、現像電圧出力用の高圧電源（不図示）とを有する。さらに高圧電源２０２は、各転写ローラ４３０に高電圧を出力可能な圧電トランスを使用した転写電圧出力用の高圧電源とで構成されている。
【００３１】
なお、画像形成装置として、カラーレーザプリンタ画像形成装置を例に説明した。しかしながら、高電圧を用いる画像形成装置であればモノクロレーザプリンタやその他の画像形成装置にも本発明を適用することができる。
【００３２】
次に、本実施形態の圧電トランス高圧電源装置の回路構成について、圧電素子および駆動回路素子の実装位置関係および構成の詳細について図１、図２、図８を用いて説明する。
【００３３】
また、本実施形態で説明する圧電トランスは、図８に示すように、圧電素子の一次側端子（入力部）１ピン及び２ピンと二次側端子（出力部）３ピンから構成される三端子の圧電トランスとする。
【００３４】
圧電素子を基板に自動実装するために、高圧電源回路基板を半田槽に搬送する際に、図８（ｂ）に示すように基板の搬送方向に圧電素子の短手方向を配置する事で、半田槽を介して端子間を短絡する間隔を短くして焦電効果により発生する電圧も低くする。
【００３５】
さらに、圧電素子からの放電が発生する時点で放電された電荷の経路を確保する為、圧電素子及び駆動回路素子の実装位置関係を以下のようにする。
【００３６】
自動実装する際に、第一に駆動用スイッチング素子以外の回路素子が半田付けされる。次に駆動用スイッチング素子が半田付けされる。最後に圧電素子の順に半田付けされる。このような素子の配置とする。
【００３７】
そして、図１に示すように、スイッチング素子１１１は、バイポーラトランジスタ１１１である。圧電素子１０１の焦電効果の際に正の電圧が発生する一次側端子にダイオード１１９のアノードを接続し、かつ前記スイッチング素子１１１のエミッタ端子を接続する。さらに、圧電素子１０１の負の電圧が発生する一次側端子に前記ダイオード１１９のカソードを接続し、かつ前記スイッチング素子１１１のコレクタ端子を接続する。
【００３８】
このように構成とすることにより、圧電素子を実装するために基板を半田槽に搬送する際に、圧電素子の焦電効果による放電発生時に前記ダイオード１１９が動作する。そして、放電による電荷の経路を、圧電素子１０１の一次側端子からダイオード１１９を介して、圧電素子１０１の一次側端子への放電経路を形成する。つまりダイオード１１９が焦電効果によって生じる電圧を放電用素子として機能する。これにより、圧電素子１０１の駆動用スイッチング素子１１１の破壊を防止することが出来る。
【００３９】
本実施形態ではダイオード１１９をスイッチング素子１１１のエミッタ−コレクタ間に対して、並列に接続されるようにして内蔵するボディダイオードとしても良い。
【００４０】
また、図２に示すように、圧圧素子１０１の焦電効果の際に正の電荷が発生する一次側端子に定電圧素子であるツェナーダイオード１２０のアノードを接続する。さらに、圧電素子１０１の負の電荷が発生する一次側端子にツェナーダイオード１２０のカソードを接続する。この構成でも同様の効果を得られる。
【００４１】
さらに、本実施形態ではスイッチング素子にバイポーラトランジスタを用いたが、電界効果トランジスタを用いる場合も同様の効果を得られる。
【００４２】
本実施形態では三端子の圧電トランスを用いたが、三端子以外の圧電トランスを用いる場合でも適用可能である。
【００４３】
（第２実施形態）
以下、本発明の第２実施形態を図４に基づいて説明する。ただし、第１実施形態と重複する内容の説明は省略する。
【００４４】
第１実施形態との相違点は、図４に示すようにスイッチング素子１１１がバイポーラトランジスタである点である。圧電素子１０１の一次側端子間へツェナーダイオード１２０、１２１二つを反対方向に直列に接続する。
【００４５】
以上の構成で圧電素子を自動実装するために、高圧電源回路基板を半田槽に搬送する際、圧電素子１０１の焦電効果による放電発生時にツェナーダイオード１２１、１２０が動作する。そして、放電による電荷の経路を圧電素子１０１の一次側端子からツェナ−ダイオード１２１、１２０を介して、圧電素子１０１の一次側端子への放電経路が形成される。これにより、圧電素子１０１の駆動用スイッチング素子破壊を防止することが出来る。
【００４６】
本実施形態の効果としては、分極の向きによる焦電効果の発生電圧の極性に影響を受けることがない。また、通常動作時に圧電素子１０１への入力電圧に対して影響を与えないように、図１０に示すような電圧波形の入力電圧（フライバック電圧ともいう）よりツェナー電圧の方が高いツェナーダイオードを使用することが前提となる。
【００４７】
本実施形態ではスイッチング素子にバイポーラトランジスタを用いたけれども、電界効果トランジスタを用いる場合も同様の効果を得られる。
【００４８】
本実施形態では三端子の圧電トランスを用いたが、三端子以外の圧電トランスを用いる場合でも適用可能である。
【００４９】
（第３実施形態）
以下、本発明の第３実施例を図１、図２、図４及び図５に基づいて説明する。
ただし、上記の実施形態１，２と重複する内容の説明は省略する。
【００５０】
本実施形態では、図１、図２及び図４に示す圧電素子を用いた高圧電源回路基板を半田槽に搬送する際に、図５（ａ）に示すように圧電素子の駆動用スイッチング素子の端子を短絡する機能を有するパターン配線を用いる。このスイッチング素子はバイポーラトランジスタであり、半田槽には最初にエミッタ端子から入り、次にコレクタ端子、最後にベース端子の順番で半田実装される。この場合に、エミッタ端子のパターン配線のレジストを被せないパターン配線にする。これにより、エミッタ端子付近の半田噴流状態に影響されず、かつ半田槽をエミッタ端子が通過後でも、エミッタ端子と同電位の前記パターン配線と半田槽を介してエミッタ端子−コレクタ端子間、エミッタ端子−ベース端子間、さらにエミッタ端子−ベース端子−コレクタ端子間が短絡することが出来る。
【００５１】
これにより、ベース端子−コレクタ端子間だけが半田によって短絡することが無くなり、圧電トランスの焦電効果による一次側端子とランド間の放電発生時に、コレクタ端子に過電圧が印加されても、ベース端子−エミッタ端子間の保護ダイオードの降伏電圧を超える事が無い。このため、スイッチング素子の破壊を防止することが出来る。
【００５２】
さらに、図５（ｂ）に示すように、バイポーラトランジスタが半田槽にベース端子から入り、コレクタ端子、エミッタ端子の順番に半田実装される際にも、同様にエミッタの配線レジストを被せないパターン配線にする事で、図５（ａ）と同様の効果を得ることが出来る。
【００５３】
もしくは図５（ｃ）に示すように、基板の搬送方向に対してバイポーラトランジスタ各端子がほぼ同時に半田実装される配置の場合でも、半田噴流状態に影響されないので、同様の効果を得ることが出来る。
【００５４】
本実施形態ではスイッチング素子にバイポーラトランジスタを用いたけれども、電界効果トランジスタを用いる場合も同様である。電界効果トランジスタを用いる場合には、電界効果トランジスタのソース端子とゲート端子間を短絡するか、ソース端子−ドレイン端子間を短絡すればよい。
【００５５】
本実施形態では三端子の圧電トランスを用いたが、三端子以外の圧電トランスを用いる場合でも適用可能である。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１実施形態に係る圧電トランス高圧電源の回路図である。
【図２】本発明の第１実施形態に係る圧電トランス高圧電源の回路図である。
【図３】本発明に係るカラーレーザプリンタの構成図である。
【図４】本発明の第２実施形態に係る圧電トランス高圧電源の回路図である。
【図５】本発明の第３実施形態に係る、圧電トランスとスイッチング素子の位置関係及びパターン配線を示す図である。
【図６】従来の圧電トランス高圧電源の回路図である。
【図７】基板を自動実装する際の圧電素子の端子温度と焦電効果による圧電素子の一次端子間の発生電圧を示す図である。
【図８】圧電トランスの実装方向を示す図である。
【図９】圧電トランスの周波数特性を表す図である。
【図１０】圧電トランスの一次側への入力電圧波形を表す図である。
【符号の説明】
【００５７】
１０１ 圧電トランス
１１１ バイポーラトランジスタ
１１９ ダイオード
２０１ ＤＣコントローラ
４０１ カラーレーザプリンタ
【技術分野】
【０００１】
本発明は、圧電トランスを用いる高圧電源回路に関するものである。
【背景技術】
【０００２】
例えば、従来から知られている電子写真方式の画像形成装置において、像担持体としての感光体に画像を形成して記録紙を当接させて画像の転写を行う方式を採用している。この場合、記録紙に画像を転写するための転写部材には金属の軸にローラ状の導電性ゴムを巻きつけた転写ローラを用い、感光体の回転速度（プロセススピードともいう）に合わせ回転駆動させている。そして、転写部材に印加する電圧としては直流電圧（直流バイアスともいう）を用いている。
【０００３】
しかし、このような転写ローラを用いて良好に画像を転写するためには、一般的には３ｋＶ以上の高電圧（必要となる電流値は数μＡ）を転写ローラに印加する必要があった。前述したような画像形成（画像の転写）に必要とされる高電圧を生成するために、従来は巻線式の電磁トランスを使用していた。
【０００４】
電磁トランスは、銅線，ボビン，磁芯で構成されており、前述のような仕様の画像形成装置に用いる場合は、出力電流値が数μＡ程度という微小な電流値にするために、回路の各部に於いて漏れ電流をできるだけ小さくしなければならなかった。そのため、電磁トランスの巻線をモールド等により絶縁する必要が有った。また、供給電力に比例して大きなトランスを必要としたため、供給電力が大きくなれば回路を含む高電圧電源装置が大型化する傾向にあり、装置の小型化や軽量化のための妨げとなっていた。
【０００５】
そこで、これらの問題を解決するために、薄型で軽量の高出力の圧電トランスを用いて高電圧を発生させることが提案されている（例えば特許文献１参照））。特許文献１には、セラミックを素材とした圧電素子を用いて圧電トランスを構成して高電圧を発生する回路が開示されている。これにより、電磁トランス以上の効率で高電圧を生成することが可能となり、しかも、電源回路の一次側と二次側の電極間の距離を大きくすることが可能となる。そして、電磁トランスのように特別に絶縁のためにモールド加工する必要もないので、高圧電源装置を小型化・軽量化することができる。
【０００６】
次に、図６を用いて、圧電トランスを用いた高圧電源装置の動作について説明する。
【０００７】
まず、オペアンプ１０９の反転入力端子（−端子）に抵抗１１４を介して不図示のコントローラから出力されたアナログ信号である高圧出力制御信号（以降Ｖｃｏｎｔという）が入力される。一方、オペアンプ１０９の非反転入力端子（＋端子）には出力電圧（以降Ｖｏｕｔという）を抵抗１０５、１０６、１０７によって分圧した電圧が、保護用抵抗１０８を介して入力される。オペアンプ１０９は反転入力端子（−端子）に入力されるＶｃｏｎｔの電圧値と、Ｖｏｕｔを抵抗１０５、１０６、１０７によって分圧した分圧電圧が同じになるように出力端子から電圧を出力する。オペアンプ１０９の出力端子は電圧制御発振器（ＶＣＯ）１１０に接続される。電圧制御発振器（ＶＣＯ）１１０はオペアンプ１０９の出力電圧に応じた周波数でトランジスタ１１１をスイッチングさせ圧電トランス１０１の一次側に電圧を供給する。圧電トランス１０１は一次側に供給された駆動周波数に応じて振動し、２次側に圧電トランス１０１のサイズに応じた昇圧比で増幅した交流電圧を発生させる。発生した交流電圧はダイオード１０２、１０３及び高圧コンデンサ１０４によって正電圧に整流平滑され負荷（例えば不図示の転写ローラ）に供給される。
【０００８】
ここで、圧電トランスの特性（駆動周波数と出力電圧との関係）は一般的に図９に示すような共振周波数ｆ０において、出力電圧が最大となるような裾広がりな形状をしている。この特性に基づいて駆動周波数を調整して出力電圧の制御が可能である。共振周波数ｆ０よりも高い駆動周波数で出力電圧の制御を行う場合、例えば、駆動周波数を高い方から低い方へ変化させることで圧電トランスの出力電圧を増加させることが可能となる。逆に、共振周波数ｆ０よりも低い駆動周波数で出力電圧の制御を行う場合、例えば、駆動周波数を低い方から高い方へ変化させることで出力電圧を増加させることができる。なお、入力電圧波形は図１０に示すような電圧波形を入力する構成を採用している。
【０００９】
一般的に、圧電素子はその製造過程において、圧電素子に一次側電極と二次側電極とを設け、各電極に高電圧を印加すると共に、熱を加えるための分極工程がある。この分極工程で印加する電圧の極性に応じて、分極方向が決まり圧電素子の特性が付与される。
【００１０】
さらに、圧電素子は、急激な温度変化に伴い、圧電素子表面に電荷が発生する焦電効果という現象を有する。圧電素子の焦電効果により発生する電圧は、圧電素子の一次側電極の極性に応じて、正の電圧と負の電圧が生じる。
【特許文献１】特開平１１−２０６１１３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
圧電素子を基板に実装する際には、前述の圧電素子の特性に留意する必要がある。つまり、圧電素子に急激な温度変化を与えないよう留意する必要がある。従来は、圧電素子を人が一つ一つ基板に半田付けするように実装し、急激な温度変化が無いように留意していた。しかし、高圧電源装置には圧電素子は複数個実装される場合もあり、人手による半田実装の工程は時間を要するのに加えて実装のミスが発生することも想定される。したがって、実装精度の低下や生産性の低下が懸念される。
【００１２】
また、実装精度の低下や生産性の低下をなくすために、圧電素子を人手による実装ではなく自動実装（例えば、フロー実装による半田付け）しようとすると次のような問題が生じる。
【００１３】
圧電素子の基板への自動実装する際に、半田の噴流による急激な温度変化によって圧電素子に前述の焦電効果が生じる。これにより、圧電素子の一次側端子間に過電圧が発生し基板パターンを介して放電することになる。
【００１４】
図７に圧電素子の基板への自動実装の際における圧電素子の温度変化と、圧電素子の焦電効果によって一次端子間に発生する電圧を示す。図７に示すように、基板実装の際の予備加熱により徐々に圧電素子の温度が上昇すると共に、焦電効果により圧電素子の一次側端子間に電圧が発生する。この電圧は、温度上昇に追従して上昇する。そして、半田の一次噴流に突入する際に、温度が急上昇することで圧電素子の一次端子間に過電圧が発生する。また、一次噴流の半田槽を介して、一次側端子間が短絡されることで電圧が０Ｖになる。次の二次噴流も同様で、噴流突入の際に温度が急上昇し圧電トランスの一次側端子間に過電圧が発生する。そして、半田槽を介して一次側端子間が短絡され、電圧が０Ｖになる。このような焦電効果によって発生する過電圧によって圧電素子を駆動するための部品が破壊される可能性がある。
【００１５】
図８（ａ）に示すように、基板の搬送方向と圧電素子の長手方向とが平行になるように配置されていると、一次側端子１，２（入力側）と二次側端子３（出力側）の間で、半田実装される時間差が大きくなる。そして、半田槽を介して端子間を短絡する間隔が大きくなるので、焦電効果により発生する電圧も高くなり、その高電圧が基板パターンを介して放電される。
【００１６】
また、図８（ｂ）に示すように、基板の搬送方向と圧電素子の短手方向と平行に配置することにより、圧電トランスの全ての端子がほぼ同時に半田実装される。この場合、半田槽を介して端子間を短絡する間隔が短くなり、焦電効果により発生する電圧も低くなるが、基板パターンを介して放電され電圧が駆動回路素子に印加する。
【００１７】
図６に示すように、圧電素子１０１の焦電効果により正の電圧が発生する端子にスイッチング素子１１１であるバイポーラトランジスタのコレクタ端子が接続されている。そして、圧電素子１０１の負の電圧が発生する側にスイッチング素子１１１のエミッタ端子が接続されている。このような場合、スイッチング素子１１１のベース−コレクタ間が半田噴流によって短絡された状態で、圧電素子１０１の焦電効果による一次側端子とランド間での放電が発生した時に、コレクタ端子に正の過電圧が印加される。そして、短絡しているベースの電位を押し上げ、ベース−エミッタ間の電位差が保護ダイオードの降伏電圧を超えてしまいスイッチング素子１１１の破壊が起きる問題が生じる。
【００１８】
また、この問題はスイッチング素子１１１が電界効果トランジスタであっても同様に発生する。
【００１９】
本発明は、上記のように、圧電素子を基板に自動実装する際の問題点を解決するためになされたものである。
【００２０】
本発明は、圧電素子を基板に自動実装可能とした圧電トランス高圧電源回路及び圧電トランス高圧電源装置を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上記目的を達成するための、本発明の圧電トランス高圧電源回路は、圧電素子と、前記圧電素子の一次側を駆動するスイッチング素子と、前記圧電素子を前記スイッチング素子で駆動して該圧電素子の二次側端子から発生される出力を整流して高電圧を得る圧電トランス高圧電源回路において、前記圧電素子を実装する際の温度上昇による該圧電素子の焦電効果によって発生する電荷を放電する放電用素子を、前記圧電素子の一次側端子間に接続することを特徴とする。
【発明の効果】
【００２２】
本発明によれば、圧電素子を基板に自動実装する際に、圧電素子の焦電効果により発生する過電圧に対して、圧電素子の駆動用の素子の破壊を防止することができる。これにより、圧電素子の基板への自動実装を可能とし、実装精度の向上および生産性を向上することができる。
【発明を実施するための最良の形態】
【００２３】
以下、添付の図面を参照して本発明の実施形態について詳細に説明する。
【００２４】
（第１実施形態）
以下、本発明の第１実施形態について説明する。但し、本実施形態はあくまで例示であり、本発明はこれらの構成に限定されるものではない。
【００２５】
図３は、本実施形態の一適用装置である画像形成装置としてのカラーレーザプリンタの概略構成を示す断面図である。
【００２６】
図３において、４０１はカラーレーザプリンタ、４０２は記録紙３２を収納するデッキ、４０３はデッキ４０２内の記録紙３２の有無を検知するデッキ紙有無センサ、４０４はデッキ４０２から記録紙３２を繰り出すピックアップローラである。４０５は前記ピックアップローラ４０４によって繰り出された記録紙３２を搬送するデッキ給紙ローラ、４０６は前記デッキ給紙ローラ４０５と対をなし記録紙３２の重送を防止するためのリタードローラである。そして、デッキ給紙ローラ４０５の下流には記録紙３２を同期搬送するレジストローラ対４０７、前記レジストローラ対４０７への記録紙３２の搬送状態を検知するセンサ４０８が配設されている。
【００２７】
またレジストローラ対４０７の下流には、静電吸着搬送転写ベルト（以下ＥＴＢという）４０９が配設されている。前記ＥＴＢ４０９上には後述する４色（イエローＹ、マゼンタＭ、シアンＣ、ブラックＢｋ）分のプロセスカートリッジ４１０Ｙ、４１０Ｍ、４１０Ｃ、４１０Ｂｋと、スキャナユニット４２０Ｙ、４２０Ｍ、４２０Ｃ、４２０Ｂｋからなる画像形成部によって形成された画像が、転写ローラ４３０Ｙ、４３０Ｍ、４３０Ｃ、４３０Ｂｋによって順次重ね合わされてカラー画像が形成される。形成されたカラー画像は、記録紙３２上に転写され、記録紙３２は下流に搬送される。下流には記録紙３２上に転写されたトナー像を熱定着するために内部に加熱用のヒータ４３２を備えた定着ローラ４３３と加圧ローラ４３４対、定着ローラ４３３からの記録紙３２を搬送するための、定着排紙ローラ対４３５、定着部からの搬送状態を検知する定着排紙センサ４３６が配設されている。
【００２８】
また、前記各スキャナユニット４２０は、後述するビデオコントローラ４４０から送出される各画像信号に基づいて変調されたレーザ光を発光するレーザユニット４２１、各レーザユニット４２１からのレーザ光を各感光ドラム３０５上に走査するためのポリゴンミラー４２２とスキャナモータ４２３、結像レンズ群４２４より構成されている。そして、前記各プロセスカートリッジ４１０には公知の電子写真プロセスに必要な感光ドラム３０５、帯電ローラ３０３と現像ローラ３０２、トナー格納容器４１１を備えており、レーザプリンタ４０１本体に対して着脱可能に構成されている。さらに、前記ビデオコントローラ４４０は、パーソナルコンピュータ等の外部装置４４１から送出される画像データを受け取るとこの画像データをビットマップデータに展開し、画像形成用の画像信号を生成する。
【００２９】
また、２０１はカラーレーザプリンタ４０１の制御部であるＤＣコントローラである。ＤＣコントローラ２０１は、ＲＡＭ２０７ａ、２０７ｂ、タイマ２０７ｃデジタル入出力ポート２０７ｂ、Ｄ／Ａポート２０７ｅを備えたＭＰＵ（マイクロコンピュータ）２０７を有している。また、その他の各種入出力制御回路（不図示）等で構成される。
【００３０】
２０２は高圧電源（圧電トランスを用いた高圧電源装置）であり、各プロセスカートリッジ４１０に対応した帯電電圧出力用の高圧電源（不図示）と、現像電圧出力用の高圧電源（不図示）とを有する。さらに高圧電源２０２は、各転写ローラ４３０に高電圧を出力可能な圧電トランスを使用した転写電圧出力用の高圧電源とで構成されている。
【００３１】
なお、画像形成装置として、カラーレーザプリンタ画像形成装置を例に説明した。しかしながら、高電圧を用いる画像形成装置であればモノクロレーザプリンタやその他の画像形成装置にも本発明を適用することができる。
【００３２】
次に、本実施形態の圧電トランス高圧電源装置の回路構成について、圧電素子および駆動回路素子の実装位置関係および構成の詳細について図１、図２、図８を用いて説明する。
【００３３】
また、本実施形態で説明する圧電トランスは、図８に示すように、圧電素子の一次側端子（入力部）１ピン及び２ピンと二次側端子（出力部）３ピンから構成される三端子の圧電トランスとする。
【００３４】
圧電素子を基板に自動実装するために、高圧電源回路基板を半田槽に搬送する際に、図８（ｂ）に示すように基板の搬送方向に圧電素子の短手方向を配置する事で、半田槽を介して端子間を短絡する間隔を短くして焦電効果により発生する電圧も低くする。
【００３５】
さらに、圧電素子からの放電が発生する時点で放電された電荷の経路を確保する為、圧電素子及び駆動回路素子の実装位置関係を以下のようにする。
【００３６】
自動実装する際に、第一に駆動用スイッチング素子以外の回路素子が半田付けされる。次に駆動用スイッチング素子が半田付けされる。最後に圧電素子の順に半田付けされる。このような素子の配置とする。
【００３７】
そして、図１に示すように、スイッチング素子１１１は、バイポーラトランジスタ１１１である。圧電素子１０１の焦電効果の際に正の電圧が発生する一次側端子にダイオード１１９のアノードを接続し、かつ前記スイッチング素子１１１のエミッタ端子を接続する。さらに、圧電素子１０１の負の電圧が発生する一次側端子に前記ダイオード１１９のカソードを接続し、かつ前記スイッチング素子１１１のコレクタ端子を接続する。
【００３８】
このように構成とすることにより、圧電素子を実装するために基板を半田槽に搬送する際に、圧電素子の焦電効果による放電発生時に前記ダイオード１１９が動作する。そして、放電による電荷の経路を、圧電素子１０１の一次側端子からダイオード１１９を介して、圧電素子１０１の一次側端子への放電経路を形成する。つまりダイオード１１９が焦電効果によって生じる電圧を放電用素子として機能する。これにより、圧電素子１０１の駆動用スイッチング素子１１１の破壊を防止することが出来る。
【００３９】
本実施形態ではダイオード１１９をスイッチング素子１１１のエミッタ−コレクタ間に対して、並列に接続されるようにして内蔵するボディダイオードとしても良い。
【００４０】
また、図２に示すように、圧圧素子１０１の焦電効果の際に正の電荷が発生する一次側端子に定電圧素子であるツェナーダイオード１２０のアノードを接続する。さらに、圧電素子１０１の負の電荷が発生する一次側端子にツェナーダイオード１２０のカソードを接続する。この構成でも同様の効果を得られる。
【００４１】
さらに、本実施形態ではスイッチング素子にバイポーラトランジスタを用いたが、電界効果トランジスタを用いる場合も同様の効果を得られる。
【００４２】
本実施形態では三端子の圧電トランスを用いたが、三端子以外の圧電トランスを用いる場合でも適用可能である。
【００４３】
（第２実施形態）
以下、本発明の第２実施形態を図４に基づいて説明する。ただし、第１実施形態と重複する内容の説明は省略する。
【００４４】
第１実施形態との相違点は、図４に示すようにスイッチング素子１１１がバイポーラトランジスタである点である。圧電素子１０１の一次側端子間へツェナーダイオード１２０、１２１二つを反対方向に直列に接続する。
【００４５】
以上の構成で圧電素子を自動実装するために、高圧電源回路基板を半田槽に搬送する際、圧電素子１０１の焦電効果による放電発生時にツェナーダイオード１２１、１２０が動作する。そして、放電による電荷の経路を圧電素子１０１の一次側端子からツェナ−ダイオード１２１、１２０を介して、圧電素子１０１の一次側端子への放電経路が形成される。これにより、圧電素子１０１の駆動用スイッチング素子破壊を防止することが出来る。
【００４６】
本実施形態の効果としては、分極の向きによる焦電効果の発生電圧の極性に影響を受けることがない。また、通常動作時に圧電素子１０１への入力電圧に対して影響を与えないように、図１０に示すような電圧波形の入力電圧（フライバック電圧ともいう）よりツェナー電圧の方が高いツェナーダイオードを使用することが前提となる。
【００４７】
本実施形態ではスイッチング素子にバイポーラトランジスタを用いたけれども、電界効果トランジスタを用いる場合も同様の効果を得られる。
【００４８】
本実施形態では三端子の圧電トランスを用いたが、三端子以外の圧電トランスを用いる場合でも適用可能である。
【００４９】
（第３実施形態）
以下、本発明の第３実施例を図１、図２、図４及び図５に基づいて説明する。
ただし、上記の実施形態１，２と重複する内容の説明は省略する。
【００５０】
本実施形態では、図１、図２及び図４に示す圧電素子を用いた高圧電源回路基板を半田槽に搬送する際に、図５（ａ）に示すように圧電素子の駆動用スイッチング素子の端子を短絡する機能を有するパターン配線を用いる。このスイッチング素子はバイポーラトランジスタであり、半田槽には最初にエミッタ端子から入り、次にコレクタ端子、最後にベース端子の順番で半田実装される。この場合に、エミッタ端子のパターン配線のレジストを被せないパターン配線にする。これにより、エミッタ端子付近の半田噴流状態に影響されず、かつ半田槽をエミッタ端子が通過後でも、エミッタ端子と同電位の前記パターン配線と半田槽を介してエミッタ端子−コレクタ端子間、エミッタ端子−ベース端子間、さらにエミッタ端子−ベース端子−コレクタ端子間が短絡することが出来る。
【００５１】
これにより、ベース端子−コレクタ端子間だけが半田によって短絡することが無くなり、圧電トランスの焦電効果による一次側端子とランド間の放電発生時に、コレクタ端子に過電圧が印加されても、ベース端子−エミッタ端子間の保護ダイオードの降伏電圧を超える事が無い。このため、スイッチング素子の破壊を防止することが出来る。
【００５２】
さらに、図５（ｂ）に示すように、バイポーラトランジスタが半田槽にベース端子から入り、コレクタ端子、エミッタ端子の順番に半田実装される際にも、同様にエミッタの配線レジストを被せないパターン配線にする事で、図５（ａ）と同様の効果を得ることが出来る。
【００５３】
もしくは図５（ｃ）に示すように、基板の搬送方向に対してバイポーラトランジスタ各端子がほぼ同時に半田実装される配置の場合でも、半田噴流状態に影響されないので、同様の効果を得ることが出来る。
【００５４】
本実施形態ではスイッチング素子にバイポーラトランジスタを用いたけれども、電界効果トランジスタを用いる場合も同様である。電界効果トランジスタを用いる場合には、電界効果トランジスタのソース端子とゲート端子間を短絡するか、ソース端子−ドレイン端子間を短絡すればよい。
【００５５】
本実施形態では三端子の圧電トランスを用いたが、三端子以外の圧電トランスを用いる場合でも適用可能である。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１実施形態に係る圧電トランス高圧電源の回路図である。
【図２】本発明の第１実施形態に係る圧電トランス高圧電源の回路図である。
【図３】本発明に係るカラーレーザプリンタの構成図である。
【図４】本発明の第２実施形態に係る圧電トランス高圧電源の回路図である。
【図５】本発明の第３実施形態に係る、圧電トランスとスイッチング素子の位置関係及びパターン配線を示す図である。
【図６】従来の圧電トランス高圧電源の回路図である。
【図７】基板を自動実装する際の圧電素子の端子温度と焦電効果による圧電素子の一次端子間の発生電圧を示す図である。
【図８】圧電トランスの実装方向を示す図である。
【図９】圧電トランスの周波数特性を表す図である。
【図１０】圧電トランスの一次側への入力電圧波形を表す図である。
【符号の説明】
【００５７】
１０１ 圧電トランス
１１１ バイポーラトランジスタ
１１９ ダイオード
２０１ ＤＣコントローラ
４０１ カラーレーザプリンタ
【特許請求の範囲】
【請求項１】
圧電素子と、前記圧電素子の一次側を駆動するスイッチング素子と、前記圧電素子を前記スイッチング素子で駆動して該圧電素子の二次側端子から発生される出力を整流して高電圧を出力する圧電トランス高圧電源回路において、
前記圧電素子を実装する際の温度上昇による該圧電素子の焦電効果によって発生する電荷を放電する放電用素子を、前記圧電素子の一次側端子間に接続することを特徴とする圧電トランス高圧電源回路。
【請求項２】
前記放電用素子はダイオードであることを特徴とする請求項１に記載の圧電トランス高圧電源回路。
【請求項３】
前記放電用素子は、前記スイッチング素子に内蔵されるダイオードであることを特徴とする請求項１に記載の圧電トランス高圧電源回路。
【請求項４】
前記放電用素子は定電圧素子を含み、該定電圧素子はツェナーダイオードであることを特徴とする請求項１に記載の圧電トランス高圧電源回路。
【請求項５】
前記放電用素子は定電圧素子を含み、該定電圧素子は、前記圧電素子の一次側端子間にツェナーダイオード二つを反対方向に直列に接続して構成されることを特徴とする請求項１に記載の圧電トランス高圧電源回路。
【請求項６】
前記スイッチング素子の端子を短絡する機能を有するパターン配線を用いることを特徴とする請求項１乃至５のいずれかの項に記載の圧電トランス高圧電源回路。
【請求項７】
前記パターン配線は、レジストを被せないパターン配線を用いることを特徴とする請求項６に記載の圧電トランス高圧電源回路。
【請求項８】
前記スイッチング素子は、電界効果トランジスタであって、当該電界効果トランジスタのソース端子とゲート端子間を短絡することを特徴とする請求項７に記載の圧電トランス高圧電源回路。
【請求項９】
前記スイッチング素子は、電界効果トランジスタであって、該電界効果トランジスタのソース端子−ドレイン端子間を短絡することを特徴とする請求項７に記載の圧電トランス高圧電源回路。
【請求項１０】
前記スイッチング素子は、バイポーラトランジスタであって、該バイポーラトランジスタのエミッタ端子−ベース端子間を短絡することを特徴とする請求項７に記載の圧電トランス高圧電源回路。
【請求項１１】
前記スイッチング素子は、バイポーラトランジスタであって、該バイポーラトランジスタのエミッタ端子−コレクタ端子間を短絡することを特徴とする請求項７に記載の圧電トランス高圧電源回路。
【請求項１２】
前記圧電素子を基板に実装する際は、前記スイッチング素子および前記スイッチング素子に接続される回路素子の実装位置よりも半田槽への基板の搬送方向に対して、前記圧電素子が後に位置することを特徴とする請求項１乃至１１に記載の圧電トランス高圧電源回路。
【請求項１】
圧電素子と、前記圧電素子の一次側を駆動するスイッチング素子と、前記圧電素子を前記スイッチング素子で駆動して該圧電素子の二次側端子から発生される出力を整流して高電圧を出力する圧電トランス高圧電源回路において、
前記圧電素子を実装する際の温度上昇による該圧電素子の焦電効果によって発生する電荷を放電する放電用素子を、前記圧電素子の一次側端子間に接続することを特徴とする圧電トランス高圧電源回路。
【請求項２】
前記放電用素子はダイオードであることを特徴とする請求項１に記載の圧電トランス高圧電源回路。
【請求項３】
前記放電用素子は、前記スイッチング素子に内蔵されるダイオードであることを特徴とする請求項１に記載の圧電トランス高圧電源回路。
【請求項４】
前記放電用素子は定電圧素子を含み、該定電圧素子はツェナーダイオードであることを特徴とする請求項１に記載の圧電トランス高圧電源回路。
【請求項５】
前記放電用素子は定電圧素子を含み、該定電圧素子は、前記圧電素子の一次側端子間にツェナーダイオード二つを反対方向に直列に接続して構成されることを特徴とする請求項１に記載の圧電トランス高圧電源回路。
【請求項６】
前記スイッチング素子の端子を短絡する機能を有するパターン配線を用いることを特徴とする請求項１乃至５のいずれかの項に記載の圧電トランス高圧電源回路。
【請求項７】
前記パターン配線は、レジストを被せないパターン配線を用いることを特徴とする請求項６に記載の圧電トランス高圧電源回路。
【請求項８】
前記スイッチング素子は、電界効果トランジスタであって、当該電界効果トランジスタのソース端子とゲート端子間を短絡することを特徴とする請求項７に記載の圧電トランス高圧電源回路。
【請求項９】
前記スイッチング素子は、電界効果トランジスタであって、該電界効果トランジスタのソース端子−ドレイン端子間を短絡することを特徴とする請求項７に記載の圧電トランス高圧電源回路。
【請求項１０】
前記スイッチング素子は、バイポーラトランジスタであって、該バイポーラトランジスタのエミッタ端子−ベース端子間を短絡することを特徴とする請求項７に記載の圧電トランス高圧電源回路。
【請求項１１】
前記スイッチング素子は、バイポーラトランジスタであって、該バイポーラトランジスタのエミッタ端子−コレクタ端子間を短絡することを特徴とする請求項７に記載の圧電トランス高圧電源回路。
【請求項１２】
前記圧電素子を基板に実装する際は、前記スイッチング素子および前記スイッチング素子に接続される回路素子の実装位置よりも半田槽への基板の搬送方向に対して、前記圧電素子が後に位置することを特徴とする請求項１乃至１１に記載の圧電トランス高圧電源回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００９−１５３２９３（Ｐ２００９−１５３２９３Ａ）
【公開日】平成２１年７月９日（２００９．７．９）
【国際特許分類】
【出願番号】特願２００７−３２８７１５（Ｐ２００７−３２８７１５）
【出願日】平成１９年１２月２０日（２００７．１２．２０）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２１年７月９日（２００９．７．９）
【国際特許分類】
【出願日】平成１９年１２月２０日（２００７．１２．２０）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]