多相交流発電装置
【課題】 簡単な回路構成によって多相交流発電機の電圧や周波数変動の応答性に優れ、リップルを低減することのできる多相交流発電装置を提供するものである。
【解決手段】 多相交流発電機と、電圧制御装置を備えてなる多相交流発電装置において、多相交流発電機は、多相を独立させた相ごとに交流電圧を出力する構成であり、電圧制御装置は、独立する相ごとに独立して接続され、各相に対応する２乗波形回路を備え、２乗波形回路は、単相ブリッジ整流回路と、降圧チョッパ回路と、デューティ制御発振回路を備え、デューティ制御発振回路は、降圧チョッパ回路の半導体スイッチに与えるデューティが入力瞬時電圧に比例するように制御する多相交流発電装置に関する。
【解決手段】 多相交流発電機と、電圧制御装置を備えてなる多相交流発電装置において、多相交流発電機は、多相を独立させた相ごとに交流電圧を出力する構成であり、電圧制御装置は、独立する相ごとに独立して接続され、各相に対応する２乗波形回路を備え、２乗波形回路は、単相ブリッジ整流回路と、降圧チョッパ回路と、デューティ制御発振回路を備え、デューティ制御発振回路は、降圧チョッパ回路の半導体スイッチに与えるデューティが入力瞬時電圧に比例するように制御する多相交流発電装置に関する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多相交流発電装置に関し、詳しくは、多相交流発電機と電圧制御装置で構成され、低リップルの出力電圧を得ることのできる多相交流発電装置に関するものである。
【背景技術】
【０００２】
一般に、三相交流発電機において、Δ結線やＹ結線された三相の出力は三相ブリッジ整流回路によって直流に変換される。この三相ブリッジ整流回路に負荷を接続すると、交流発電機の回転トルクが変動するため、交流発電機の振動や騒音の発生原因となる。
【０００３】
詳細に説明すると、三相ブリッジ整流回路は、位相差（２π／３）のある三相交流電力（正弦波）が入力されると、瞬時電圧が最大の相だけをＴ／６（Ｔ：周期）ずつ切替えて出力する。このため、三相ブリッジ整流回路は、正弦波の山の部分のみを繰返し出力するので、出力電圧にリップル（変動成分）が発生する。このように出力電圧が変動すると、出力、入力（機械的パワー＝回転速度×回転トルク）が変動するため、トルク変動によって機械的振動が発生する。
【０００４】
リップルを低減する技術として、平滑回路（コンデンサ、コイル等）を用いる技術がある。この平滑回路では、出力電圧のリップルを低減できるものの、コンデンサにピーク電圧時のエネルギーを蓄えて低電圧時に放出するため、入力電流のリップルはかえって増加し、入力パワー（回転速度×回転トルク）の変動が大きくなる。すなわち、出力特性は良くなるが入力特性は悪くなり、トルク変動が大きくなるため交流発電機の振動や騒音が増加する。
【０００５】
入力特性の改善は、従来から高効率コンバータ回路を用いて、各相の電源電流が力率１の正弦波（電圧に比例した電流波形）になるように制御する方法がある。この制御により、三相全体の入力パワー（機械的な入力に相当する回転速度×回転トルクの値）が一定になるようにする。この高効率コンバータ回路を用いることで、交流発電機の振動や騒音の発生を解決できる。
しかし、高効率コンバータ回路は、回路構成が複雑であり、交流発電機の電圧や周波数変動の応答性にも限度がある。
【０００６】
簡単な回路構成によって、リップルの低減（振動、騒音防止）及び交流発電機の電圧や周波数変動の応答性の改善を図る技術の一例として、三相交流発電機の各相を６線で取出して簡単な制御回路によって、リップル低減や電圧や周波数変動の応答性を改善する技術が考えられる。
【０００７】
これに関連する技術として、特許文献１に開示する技術は、三相交流発電機の各相（Ａ相コイル、Ｂ相コイル及びＣ相コイル）を６線で独立に取り出し、各相を単相Ｈブリッジ整流回路（全波整流回路）に夫々接続した技術である。
【０００８】
この特許文献１に開示する技術は、単相Ｈブリッジ整流回路（トランジスタ制御端子）に出力信号を供給する回生制御信号生成部を備えており、この回生制御信号生成部は、Ａ〜Ｃ相センサ出力に基づいて、各整流回路（トランジスタ制御端子）に供給する出力信号を「Ｈレベル」又は「Ｌレベル」に調整している。
【０００９】
しかし、特許文献１に開示する技術では、「Ｈレベル」区間をセンサ出力波形のピークを中心とする対称な区間に設定することで、Ａ相〜Ｂ相コイルから電力を効率よく回収するもので、リップルを減少することを主目的とするものでない。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００８−９２７８９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明が解決しようとする課題は、上記問題に鑑み、簡単な回路構成によって多相交流発電機の電圧や周波数変動の応答性に優れ、リップルを低減することができ、各相の電源電流が力率１の正弦波になるように制御し、三相全体の入力パワーが一定になるようにすることで多相交流発電機の振動や騒音を低減できる、多相交流発電装置を提供するものである。
【課題を解決するための手段】
【００１２】
請求項１に係る発明は、多相交流発電機と、前記多相交流発電機の交流電圧を直流電圧に変換して出力する電圧制御装置を備えてなる多相交流発電装置において、前記多相交流発電機は、多相を相ごとに独立させて、該独立させた相ごとに交流電圧を出力する構成であり、前記電圧制御装置は、独立する各相ごとに独立して接続され、各相に対応する２乗（電圧）波形回路を備え、前記２乗波形回路は、前記対応相に接続され、該相の交流電圧を整流する単相ブリッジ整流回路と、前記単相ブリッジ整流回路の出力側に接続され、該単相ブリッジ整流回路から入力される入力電圧波形を変換して出力電圧波形を出力する降圧チョッパ回路と、前記単相ブリッジ整流回路の出力側に接続され、前記降圧チョッパ回路の半導体スイッチに与えるデューティ比を制御するデューティ制御発振回路を備え、前記デューティ制御発振回路は、前記単相ブリッジ整流回路から前記降圧チョッパ回路に入力される入力瞬時電圧を監視し、前記降圧チョッパ回路の半導体スイッチに与えるデューティ比が前記入力瞬時電圧に比例するように制御するものであり、前記各相の２乗波形回路は、降圧チョッパ回路の出力側で直列接続されていることを特徴とする多相交流発電装置に関する。
【００１３】
請求項２に係る発明は、前記２乗波形回路は、前記単相ブリッジ整流回路の出力側に接続され、前記デューティ制御発振回路及び前記降圧チョッパ回路に電源を供給する電源回路を有していることを特徴とする請求項１に記載の多相交流発電装置に関する。
【発明の効果】
【００１４】
請求項１に係る発明によれば、多相交流発電機と、前記多相交流発電機の交流電圧を直流電圧に変換して出力する電圧制御装置を備えてなる多相交流発電装置において、前記多相交流発電機は、多相を相ごとに独立させて、該独立させた相ごとに交流電圧を出力する構成であり、前記電圧制御装置は、独立する各相ごとに独立して接続され、各相に対応する２乗波形回路を備え、前記２乗波形回路は、前記対応相に接続され、該相の交流電圧を整流する単相ブリッジ整流回路と、前記単相ブリッジ整流回路の出力側に接続され、該単相ブリッジ整流回路から入力される入力電圧波形を変換して出力電圧波形を出力する降圧チョッパ回路と、前記単相ブリッジ整流回路の出力側に接続され、前記降圧チョッパ回路の半導体スイッチに与えるデューティ比を制御するデューティ制御発振回路を備え、前記デューティ制御発振回路は、前記単相ブリッジ整流回路から前記降圧チョッパ回路に入力される入力瞬時電圧を監視し、前記降圧チョッパ回路の半導体スイッチに与えるデューティ比が前記入力瞬時電圧に比例するように制御するものであり、前記各相の２乗波形回路は、降圧チョッパ回路の出力側で直列接続されているので、各相の正弦波形を、単相ブリッジ整流回路で整流して『蒲鉾形の脈動波形：入力瞬時電圧』とし、この『蒲鉾形の脈動波形』をデューティ制御発振回路で監視して、この監視に基づいて降圧チョッパ回路の半導体スイッチに与えるデューティ比を制御する。
デューティ制御発振回路は、降圧チョッパ回路の半導体スッチに与えるデューティ比が入力瞬時電圧に比例するように制御することで、上記蒲鉾形の脈動波形を２乗正弦波形（又は２倍角の余弦波形）にする。
デューティ制御発振回路は分圧回路、可変利得増幅回路、ピーク電圧検出回路、および電圧−パルス幅変換発振回路から構成される。分圧回路は高電圧の入力信号を分圧することにより入力電圧に比例した小電圧の信号電圧を生成する。利得可変増幅回路は利得調整信号によって電圧利得（増幅率）を任意に設定して信号電圧を増幅する。ピーク電圧検出回路は『蒲鉾形の脈動波形』である信号電圧の極大値を監視して、極大値に比例した信号電圧を発生する。電圧−パルス幅変換発振回路は周波数が一定でパルス幅を信号電圧に比例させることにより、信号電圧に比例したデューティ比を持つ矩形波パルス信号を発生する。
ここでデューティ比は1（１００％）を越えることがないため、パルス幅は発振の周期より長くすることはできない。そこでデューティ比が１となるために必要な入力信号電圧を信号電圧の最大値と定め、入力信号の極大値（ピーク電圧）が最大を越えないように可変利得増幅回路の利得を調整する。可変利得増幅回路の出力である信号電圧を監視しピーク電圧を検出して、検出したピーク電圧に基づいて可変利得増幅回路に利得調整信号電圧を供給するフィードバック制御を行う。
入力電圧の振幅（入力電圧波形の極大値）が小さい範囲では、可変利得増幅回路は最大の利得で動作して信号電圧を増幅し、制御電圧が定められた最大値より小さい場合にはそのまま電圧−パルス幅変換発振回路に供給する。このときデューティ比の最大値は入力電圧の振幅に比例して増加する。入力電圧が大きくなり、可変利得増幅回路が最大利得で動作した場合に信号電圧が定められた最大値を越えるようになると、ピーク電圧検出回路がピーク電圧を検出して、利得を低下するように動作する。この結果、信号電圧の最大値が常に定められた最大値となるような信号電圧波形を生成することができ、デューティ比の最大値は入力電圧の振幅に関わらず一定（ほぼ１）となる。
入力電圧の振幅が大きくデューティ比の最大値が１となるように制御される場合には、各相の交流瞬時電圧の波形は、最大値振幅Ｖｍの１／２（Ｖｍ／２）を中心として０〜Ｖｍの範囲で２倍の周波数で振動する余弦波形となる。そして、各相に対応する２乗波形回路の降圧チョッパ回路を直列接続すると、降圧チョッパ回路から出力される出力電圧は和となるので、三角関数の振幅成分は全て打ち消して、Ｖ０ｕｔ＝（ｎ／２）・Ｖｍ となり入力電圧の振幅に比例した直流電圧が出力される（ｎ＝交流発電機の相数）。入力電圧の振幅が小さくデューティ比の最大値が１より小さいとき、入力瞬時電圧に対するデューティ比の比例係数をkとするとＶ０ｕｔ＝（ｎ／２）・ｋ・（Ｖｍ）２となりこの場合は入力電圧の２乗に比例する直流電圧が出力される。
これにより、第１に、三角関数の振幅成分を全て打ち消す直流電圧を得られるので、リップルの少ない直流電圧が得られ、入力パワー（回転速度×回転トルク）が常に一定となるので、発電機の振動・騒音が少なくなる。
第２に、三相ブリッジ整流回路と比較して高い電圧が得られる（三相ブリッジ整流回路では、最大でＶｍであり、本発明に係る多相交流発電を三相交流発電機に適用しデューティ比の最大値が1になるように制御すると、３／２倍の１．５Ｖｍとなる）。
第３に、高効率コンバータ回路に比べて回路構成が単純で、発電機の電圧振幅や周波数変動に対して速い応答が可能になる。
【００１５】
請求項２に係る発明によれば、前記２乗波形回路は、前記単相ブリッジ整流回路の出力側に接続され、前記デューティ制御発振回路及び前記降圧チョッパ回路に電源を供給する電源回路を有しているので、電源回路は単相ブリッジ整流回路の出力側から電力を得て、デューティ制御発振回路、及び降圧チョッパ回路に駆動電源を付与できる。
【図面の簡単な説明】
【００１６】
【図１】本発明に係る多相交流発電装置の概略回路図である。
【図２】図１における２乗波形回路の構成を示す回路図である。
【図３】図１における三相交流発電機の１相から出力される交流瞬時電圧の正弦波形を示す図である。
【図４】図２における単相ブリッジ整流回路の出力波形（蒲鉾形の脈動波形）を示す図である。
【図５】図２におけるデューティ制御発振回路の監視する入力電圧波形（蒲鉾形の脈動波形）と降圧チョッパ回路の出力電圧波形（２倍角余弦波形）を示す図である。
【図６】図２の三相交流発電機、デューティ制御発振回路及び降圧チョッパ回路において、入出力電圧波形の関係を示す図である。
【図７】単相正弦波電圧の入力波形、整流波形、及び２乗出力波形において、電圧（Ｖ）−時間（ｔ）の関係図である。
【図８】本発明に係る各相の２乗出力波形と三相の直流電圧波形において、電圧（Ｖ）−時間（ｔ）の関係図である。
【図９】図５および図６におけるデューティ制御発振回路の構成を示す回路図である。
【図１０】図９における利得可変増幅器の電圧利得（電圧増幅率）（Ａｖ）−入力電圧振幅（入力電圧波形の最大値）（Ｖｍ）の関係図である。
【図１１】デューティ制御発振回路におけるデューティ比の最大値（αｍａｘ）−入力電圧振幅（入力電圧の最大値）（Ｖｍ）の関係図である。
【図１２】本発明の実施例として三相交流発電装置の発電機の回転数（ｆ）−直流出力電圧（Ｖｏｕｔ）の関係図である。
【発明を実施するための形態】
【００１７】
本発明に係る多相交流発電装置について、図面を参照しながら説明する。
図１は本発明に係る多相交流発電装置の概略回路図である。図２は図１における２乗波形回路の構成を示す回路図である。図３は図１における三相交流発電機の１相から出力される交流電圧の正弦波形を示す図である。図４は図２における単相ブリッジ整流回路の出力波形（蒲鉾形の脈動波形）を示す図である。図５は図２におけるデューティ制御発振回路の監視する入力電圧波形（蒲鉾形の脈動波形）と降圧チョッパ回路の出力電圧波形（２倍角余弦波形）を示す図である。図６は図２の三相交流発電機、デューティ制御発振回路及び降圧チョッパ回路において、入出力波形の関係を示す図である。図７は単相正弦波電圧の入力波形、整流波形、及び２乗出力波形において、電圧（Ｖ）−時間（ｔ）の関係図である。図８は本発明に係る各相の２乗出力波形と三相の直流電圧波形において、電圧（Ｖ）−時間（ｔ）の関係図である。図９は図５および図６におけるデューティ制御発振回路の構成を示す回路図である。図１０は図９における利得可変増幅器の電圧利得（電圧増幅率）（Ａｖ）−入力電圧振幅（入力電圧波形の最大値）（Ｖｍ）の関係図である。図１１はデューティ制御発振回路におけるデューティ比の最大値（αｍａｘ）−入力電圧振幅（入力電圧の最大値）（Ｖｍ）の関係図である。図１２は本発明の実施例として三相交流発電装置の発電機の回転数（ｆ）−直流出力電圧（Ｖｏｕｔ）の関係図である。
【００１８】
先ず、本発明に係る多相交流発電装置（１）の概略回路構成について、図１を参照して説明する。
【００１９】
図１において、多相交流発電装置（１）は、多相交流発電機（２）と、電圧制御装置（３）で構成されている。
【００２０】
多相交流発電機（２）は、図１に示すように、三相交流発電機である（以下、「三相交流発電機（２）」と称する）。また、三相交流発電機（２）は、図１に示すように、Δ型（デルタ型）に配置した三相電磁コイル（３）を有し、三相電磁コイル（３）は１相電磁コイル（５）、２相電磁コイル（６）及び３相電磁コイル（７）からなる。なお、以下、単に１相コイル（５）、２相コイル（６）及び３相コイル（７）と称する。
【００２１】
１相コイル（５）は、図１に示すように、該コイル（５）の両端２線（ａ１）、（ａ２）を三相交流発電機（２）から取り出している。また、２相コイル（６）は、図１に示すように、該コイル（６）の両端２線（ｂ１）、（ｂ２）を三相交流発電機（２）から取り出している。３相コイル（７）も、図１に示すように、該コイル（７）の両端２線（ｃ１）、（ｃ２）を三相交流発電機（２）から取り出している。
これにより、三相交流発電機（２）は、図１に示すように、三相コイルを１相コイル（５）、２相コイル（６）及び３相コイル（７）ごとに独立させて、独立させた１相コイル〜３相コイル（５）、（６）、（７）ごとに交流電圧を出力する構成である。
【００２２】
電圧制御装置（３）は、図１に示すように、三相を独立させた１相コイル（５）、２相コイル（６）及び３相コイル（７）ごとに接続され、１相コイル〜３相コイル（５）、（６）、（７）に対応する複数の２乗波形回路（Ａ１）、（Ｂ１）、（Ｃ１）を備えている。
即ち、１相コイル（５）の２線（ａ１）、（ａ２）は、図１に示すように、１相２乗波形回路（Ａ１）の入力側に接続されており、２相コイル（６）の２線（ｂ１）、（ｂ２）は、図１に示すように、２相２乗波形回路（Ｂ１）の入力側に接続されている。また、３相コイルの２線（ｃ１）、（ｃ２）も、図１に示すように、３相２乗波形回路（Ｃ１）の入力側に接続されている。
これにより、１相コイル（５）、２相コイル（６）及び３相コイル（７）は、図１に示すように、相互に独立して各相の２乗波形回路（Ａ１）、（Ｂ１）、（Ｃ１）の入力側に接続されている。
【００２３】
１相２乗波形回路（Ａ１）は、図１に示すように、出力側の正極を負荷（１０）に接続しており、出力側の負極を２相２乗波形回路（Ｂ１）の出力側の正極に接続している。２相２乗波形回路（Ｂ１）は、図１に示すように、出力側の負極を３相２乗波形回路（Ｃ１）の正極に接続している。また、３相２乗波形回路（Ｃ１）は、図１に示すように、出力側の負極を負荷（１０）に接続している。
これにより、各相の２乗波形回路（Ａ１）、（Ｂ１）、（Ｃ１）は、図１に示すように、１相２乗波形回路（Ａ１）、２相２乗波形回路（Ｂ１）及び３相２乗波形回路（Ｃ１）の順に直列接続されている。
【００２４】
次に、各相に対応する２乗波形回路（Ａ１）、（Ｂ１）、（Ｃ１）の具体的回路構成を、図２を参照して説明する。なお、各相の２乗波形回路（Ａ１）、（Ｂ１）、（Ｃ１）は、同一構成であるので、１相２乗波形回路（Ａ１）について説明する。
【００２５】
図２において、１相２乗波形回路（Ａ１）は、単相ブリッジ整流回路（１５）と、降圧チョッパ回路（１６）と、デューティ制御発振回路（１７）と、電源回路（１８）を備えている。
【００２６】
単相ブリッジ整流回路（１５）は、図２に示すように、全波整流回路であって、三相交流発電機（２）の１相コイル（５）に接続されており、該１相コイルの交流電圧を整流して直流電圧を出力する。
【００２７】
降圧チョッパ回路（１６）は、図２に示すように、単相ブリッジ整流回路（１５）の出力側に接続されており、該単相ブリッジ整流回路（１５）から入力電圧として入力される。また、降圧チョッパ回路（１６）は、トランジスタ等の半導体スイッチ（図示しない）を有している。
降圧チョッパ回路（１６）は、半導体スイッチ（図示しない）に入力されるＯＮ／ＯＦＦ制御パルス（デューティ比（α））に基づいて、該半導体スイッチをスイッチング（ＯＮ／ＯＦＦ）することで、入力電圧（Ｖｉ）を所定の出力電圧に変換する。
【００２８】
デューティ制御発振回路（１７）は、図２に示すように、単相ブリッジ整流回路（１５）の出力側及び降圧チョッパ回路（１６）の入力側に夫々接続されており、降圧チョッパ回路（１６）の半導体スイッチ（図示しない）に与えるデューティ比（α）を制御する。
このデューティ制御発振回路（１７）は、図２に示すように、降圧チョッパ回路（１６）に入力される入力瞬時電圧（Ｖｉ）を監視して、降圧チョッパ回路（１６）の半導体スイッチに与えるデューティ比（α）が入力瞬時電圧（Ｖｉ）に比例するように制御する。
【００２９】
電源回路（１８）は、図２に示すように、単相ブリッジ整流回路（１５）の出力側に接続され、該整流回路（１５）から出力される電力をデューティ制御発振回路（１７）及び降圧チョッパ回路（１６）に供給する。これにより、デューティ制御発振回路（１７）及び降圧チョッパ回路（１６）は、図２に示すように、電源回路（１８）からの電力供給によって駆動できる。
【００３０】
１相コイル（５）、２相コイル（６）及び３相コイル（７）に対応する２乗波形回路（Ａ１）、（Ｂ１）、（Ｃ１）の降圧チョッパ回路（１６）は、直列接続されている。
具体的には、図１にも示すように、１相コイル（５）の対応する降圧チョッパ回路（１６）は、出力側の正極（＋）が負荷（１０）に接続され、出力側の負極（−）が２相コイル（６）に対応する降圧チョッパ回路（１６）の出力側の正極（＋）に接続されている。２相コイル（６）に対応する降圧チョッパ回路（１６）は、図２に示すように、出力側の負極（−）が３相コイル（７）に対応する降圧チョッパ回路（１６）の出力側の正極（＋）に接続されている。また、３相コイル（７）に対応する降圧チョッパ回路（１６）は、図２に示すように、出力側の負極（−）が負荷（１０）に接続されている。
【００３１】
次に、多相交流発電装置（１）の動作について、図１〜図６を参照して説明する。
なお、三相交流発電機の１相コイル（５）、及び１相２乗波形回路（Ａ１）の動作について説明する。２相コイル（６）、３相コイル（７）、及び２相２乗波形回路（Ｂ１）、３相２乗波形回路（Ｃ１）は、1相コイル（５）及び１相２乗波形回路（Ａ１）と同一動作を有するので、その説明を省略する。
【００３２】
本発明に係る多相交流発電装置（１）は、図２に示すように、三相交流発電機（２）の１相コイル（５）を、１相２乗波形回路（Ａ１）の単相ブリッジ整流回路（１５）に接続している。
これにより、１相コイル（５）の出力波形は、図３に示す正弦波形となり、これを単相ブリッジ整流回路（１５）で整流すると、図４に示す『蒲鉾形の脈動波形：Ｖｉ＝｜Ｖｍｓｉｎ（ωｔ）｜』となる。なお、Ｖｉ：降圧チョッパ回路（１６）の入力電圧、Ｖｍ：最大電圧である。また、『蒲鉾形の脈動波形（図４参照）』とは、図３に示す正弦波形のマイナス側を折り返した波形をいう。
本発明に係る多相交流発電装置（１）は、単相ブリッジ整流回路（１５）で得られる『蒲鉾形の脈動波形（図４参照）』を平滑回路で軽減することなく、図４に示す脈動波形を意図的にそのまま利用するものである。
【００３３】
デューティ制御発振回路（１７）は、図５に示すように、単相ブリッジ整流回路（１５）から出力され、降圧チョッパ回路（１６）に入力される入力瞬時電圧（Ｖｉ）を監視している。なお、入力瞬時電圧（Ｖｉ）は、図４に示す『蒲鉾形の脈動波形』である。
デューティ制御発振回路（１７）は、図５に示すように、入力瞬時電圧（Ｖｉ）に比例したデューティ比α（＝ｋＶｉ）となるように、降圧チョッパ回路（１６）の半導体スイッチ（図示しない）にＯＮ／ＯＦＦ制御パルスを出力する。
即ち、デューティ制御発振回路（１７）は、図５に示すように、入力瞬時電圧（Ｖｉ）の『蒲鉾形の脈動波形』を監視し、デューティ比がこの脈動波形の増減に比例するように、降圧チョッパ回路（１６）の半導体スイッチに与えるＯＮ／ＯＦＦ制御パルスを制御する。
【００３４】
降圧チョッパ回路（１６）は、図５に示すように、デューティ制御発振回路（１７）からのＯＮ／ＯＦＦ制御パルスに基づいて、半導体スイッチをＯＮ／ＯＦＦさせる。
これにより、降圧チョッパ回路（１６）の出力瞬時電圧（ＶＯ１）は、図５に示すように、入力瞬時電圧（Ｖｉ）の２乗波形（ＶＯ＝ｋＶｍ２・ｓｉｎ２ωｔ）となり、正弦波形（２倍角余弦波形）電圧が得られることになる。
【００３５】
即ち、デューティ比αとすると、降圧チョッパ回路（１６）の入力瞬時電圧（Ｖｉ）と出力瞬時電圧（ＶＯ）の関係は、ＶＯ＝Ｖｉ×αとなる。図５に示すデューティ制御発振回路（１７）は、デューティ比αを入力瞬時電圧（Ｖｉ）に比例するように制御するので、デューティ比α＝ｋ×Ｖｉである。このデューティαを、ＶＯ＝Ｖｉ×αに代入すると、降圧チョッパ回路（１６）の出力瞬時電圧（ＶＯ）は、図５に示すように、電圧正側において、ＶＯ＝ｋ×Ｖｉ２＝ｋ×（Ｖｍ・ｓｉｎωｔ）２＝ｋ×Ｖｍ２・ｓｉｎ２ωｔ＝ｋ×Ｖｍ２・（１＋ｃｏｓ２ωｔ）／２となる。
これにより、降圧チョッパ回路（１６）の出力瞬時電圧（ＶＯ）を２乗正弦波形（又は２倍角余弦波形）にすることができる。
【００３６】
また、２相コイル（６）及び２相２乗波形回路（Ｂ１）、３相コイル（７）及び３相２乗波形回路（Ｃ１）も同様であって、降圧チョッパ回路（１６）の出力瞬時電圧（ＶＯ２）、（ＶＯ３）も、入力瞬時電圧（Ｖｉ）の２乗波形となる。
そして、各相の２乗波形回路（Ａ１）、（Ｂ１）、（Ｃ１）の降圧チョッパ回路（１６）は、図２に示すように、直列接続されているので、各降圧チョッパ回路（１６）の出力電圧の合成は、ＶＯ＝ＶＯ１＋ＶＯ２＋ＶＯ３となる。
【００３７】
以上の通り、本発明に係る多相交流発電装置では、図６に示すように、三相交流発電機の各相コイル（５）、（６）、（７）の『正弦波形』を、単相ブリッジ整流回路（１５）によって『蒲鉾形の脈動波形』とし、この『蒲鉾形の脈動波形』をデューティ制御発振回路（１７）及び降圧チョッパ回路（１６）によって『２乗正弦波形』にするものである。
この２乗正弦波形を得るために、平滑回路を用いることなく意図的に『蒲鉾形の脈動波形：入力瞬時電圧（Ｖｉ）』を用いて、この入力瞬時電圧（Ｖｉ）に比例するデューティ比α（ＯＮ／ＯＦＦ制御パルス）を降圧チョッパ回路（１６）の半導体スイッチに与えたものである。
【００３８】
本発明に係る多相交流発電装置（１）の動作理論（理論計算）を、図７及び図８に基づいて説明する。
【００３９】
降圧チョッパ回路の入力瞬時電圧：Ｖｉ
降圧チョッパ回路の出力瞬時電圧：Ｖｏ
デューティ比：α
とすると、出力瞬時電圧（Ｖｏ）は、デューティ比（α）と入力瞬時電圧（Ｖｉ）に比例する。
Ｖｏ＝α・Ｖｉ・・・・・・・・・・・・・・・・・・・・・・・・・（式１）
【００４０】
図２に示すデューティ制御発振回路（１７）によって、降圧チョッパ回路（１６）の半導体スイッチに与えるデューティ比（α）が入力瞬時電圧（Ｖｉ）に比例するように制御するとき、
すなわち
α＝ｋ・Ｖｉ・・・・・・・・・・・・・・・・・・・・・・・・・・（式２）
となるようにすると、降圧チョッパ回路（１６）の出力瞬時電圧（Ｖｏ）は、（式１）及び（式２）より、
Ｖｏ＝ｋ・Ｖｉ２・・・・・・・・・・・・・・・・・・・・・・・・・（式３）
となり、入力瞬時電圧Ｖｉの２乗の波形になる。
【００４１】
ここで、降圧チョッパ回路（１６）への入力電圧は、図７に示すように、点線で示す正弦波電圧であり、単相ブリッジ整流回路（１５：全波整流回路）の出力は負電圧が正に折り返した形の、図７の破線のようになる。
これは、
Ｖｉ＝｜Ｖｍ・ｓｉｎωｔ｜・・・・・・・・・・・・・・・・・・・・（式４）
で表せる。
【００４２】
このとき、２乗出力波形は、（式３）及び（式４）により、
Ｖｏ＝ｋ・｜Ｖｍ・ｓｉｎωｔ｜２
＝ｋＶｍ２・ｓｉｎ２ωｔ
＝（１／２）ｋ・Ｖｍ２（１−ｃｏｓ２ωｔ）・・・・・・・・・・・（式５）
となる。
これは図７の実線で示されるような、Ｖｍ／２を中心として０〜Ｖｍの範囲で２倍の周波数で振幅する余弦波形である。
【００４３】
三相全てに同じ回路を接続する。三相交流の各相の電圧は１／３周期ずつずれているので、それぞれ、
Ｖ１＝Ｖｍ・ｓｉｎωｔ・・・・・・・・・・・・・・・・・・・・・・（式６）
Ｖ２＝Ｖｍ・ｓｉｎ[ωｔ＋２π／３]・・・・・・・・・・・・・・・・（式７）
Ｖ３＝Ｖｍ・ｓｉｎ[ωｔ＋４π／３]・・・・・・・・・・・・・・・・（式８）
で表される。
【００４４】
１相〜３相の夫々に接続した２乗波形回路の出力はそれぞれ
Ｖｏ１＝（１／２）ｋＶｍ２[１−ｃｏｓ２ωｔ]・・・・・・・・・・・・（式９）
Ｖｏ２＝（１／２）ｋＶｍ２[１−ｃｏｓ（２ωｔ＋４π／３）]
＝（１／２）ｋＶｍ２[１−（ｃｏｓ２ωｔ・ｃｏｓ４π／３
−ｓｉｎ２ωｔ・ｓｉｎ４π／３）]
＝（１／２）ｋＶｍ２[１−{（−１／２）ｃｏｓ２ωｔ
＋（√３／２）ｓｉｎ２ωｔ}]・・・・・・・・・・・・・・・（式１０）
Ｖｏ３＝（１／２）ｋＶｍ２[１−ｃｏｓ（２ωｔ＋８π／３）]
＝（１／２）ｋＶｍ２[１−（ｃｏｓ２ωｔ・ｃｏｓ２π／３
−ｓｉｎ２ωｔ・ｓｉｎ２π／３）]
＝（１／２）ｋＶｍ２[１−{（−１／２）ｃｏｓ２ωｔ
＋（√３／２）ｓｉｎ２ωｔ}]・・・・・・・・・・・・・・・（式１１）
となる。
【００４５】
これらを図示すると図８の各点線波形になり、全てを直列に接続すると電圧は和となるので、三角関数の振幅成分は全て打ち消して、
Ｖｏｕｔ＝Ｖｏ１＋Ｖｏ２＋Ｖｏ３
＝（３／２）ｋＶｍ２
となり、直流電圧が出力される。
【００４６】
続いて、デューティ制御発振回路（１７）の具体的な構成及び動作を、図９乃至図１１を参照して説明する。
【００４７】
デューティ制御発振回路（１７）は、図９に示すように、分圧回路（５１）、可変利得増幅回路（５２）、ピーク電圧検出回路（５３）、および電圧−パルス幅変換発振回路（５４）から構成される。
【００４８】
図９に示すデューティ制御発振回路（１７）において、分圧回路（５１）は入力電圧を分圧し入力電圧Ｖｉの１／ｄ倍の電圧波形を生成し、また可変利得増幅回路（５２）は入力電圧をＡｖ倍（Ａｖの値は利得調整信号電圧により調整される）して出力することにより、信号電圧としてＶｓ＝Ａｖ・Ｖｉ／ｄが得られる。電圧−パルス幅変換発振回路（５４）は一定の周波数、すなわち一定の周期Ｔ毎に信号電圧Ｖｓに比例した長さ（時間）のパルス電圧波形を発生する。
【００４９】
図９において、デューティ制御発振回路（１７）から発生するパルス電圧波形においてデューティ比（α）は1（１００％）を越えることができないため、パルス幅は発振の発振周期Ｔより長くすることはできない。そこでデューティ比（α）が１となるために必要な入力信号電圧を信号電圧の最大値ＶＴと定め、入力電圧が極大値Ｖｍの時の信号電圧の極大値Ｖｓｍａｘ＝Ａｖ・Ｖｍ／ｄが最大値ＶＴを越えないように可変利得増幅回路（５２）の利得Ａｖを調整する。可変利得増幅回路（５２）の出力である信号電圧Ｖｓを監視しピーク電圧Ｖｓｍａｘを検出して、検出したピーク電圧に基づいて可変利得増幅回路（５２）の利得を調整するための信号電圧を供給する。
【００５０】
入力電圧Ｖｉの振幅Ｖｍ（入力電圧波形の極大値）が小さい場合、図１０のように可変利得増幅回路（５２）は一定の最大利得Ａｖｍａｘで動作して信号電圧を増幅し、電圧−パルス幅変換発振回路（５４）に供給する。このときデューティ比（α）は入力電圧Ｖｉに比例し、図１１のようにデューティ比（α）の最大値αｍａｘは入力電圧振幅Ｖｍに比例する。入力電圧に対するデューティ比の比例係数ｋは一定となる。出力電圧はＶｏｕｔ＝（３／２）ｋＶｍ２でありｋが一定であるから出力電圧は入力電圧振幅の２乗に比例して増加する。
【００５１】
入力電圧振幅Ｖｍが大きくなり、可変利得増幅回路（５２）が最大利得Ａｖｍａｘで動作した場合に信号電圧Ｖｓが定められた最大値ＶＴを越えようとすると、ピーク電圧検出回路（５３）が信号電圧の最大値を検出し、図１０のように入力電圧振幅Ｖｍの増加に反比例して利得Ａｖを低下するように動作する。この結果、信号電圧Ｖｓの最大値が常に定められた最大値ＶＴとなるような信号電圧波形を生成することができ、図１１のようにデューティ比（α）の最大値αｍａｘが入力電圧振幅Ｖｍの大きさに関わらず１となるように動作する。従ってαｍａｘ＝ｋ・Ｖｍ＝１であるから出力電圧Ｖｏｕｔ＝（３／２）ｋＶｍ２＝（３／２）Ｖｍとなり、出力電圧は入力電圧振幅に比例する。
【００５２】
次に、本発明に係る多相交流発電装置の実施例を説明する。
交流発電機の出力電圧振幅、すなわち回路への入力電圧振幅は発電機の回転数ｆに比例して増加する。図１２の実施例では、回転数ｆが５０ｒ．ｐ．ｍ．で電源回路が動作を始めて出力電圧が発生し、回転数ｆが小さくＶｍの値が小さいとき出力電圧Ｖｏは回転数すなわち入力電圧振幅の２乗に比例して増加し、回転数ｆが一定の値（実施例では１４０ｒ．ｐ．ｍ．）を越えると出力電圧Ｖｏは回転数ｆすなわち入力電圧振幅に正比例して増加することが確かめられる。
【００５３】
本発明に係る多相交流発電装置では、降圧チョッパ回路（半導体スイッチ）に与えるデューティ比（α）が入力瞬時電圧（Ｖｉ）に比例するように制御すると、図８に示す入力瞬時電圧（Ｖｉ）の２乗に比例した瞬時電圧出力に変換できる。
これにより、リップルの少ない直流電圧を得ることができ、入力パワー（回転速度×回転トルク）が常に一定であり多相交流発電機の振動・騒音が少ない。
【００５４】
また、三相ブリッジ整流回路と比較して高い電圧が得られる。即ち、三相ブリッジ整流回路では、図８に示すように、最大でＶｍ、本発明に係る多相交流発電装置では、図４に示すように、３／２倍の１．５Ｖｍである（但し、Ｖｍは正弦波電圧振幅）。
【００５５】
更に、本発明に係る多相交流発電装置では、従来の高効率コンバータに比べて回路構成が単純で、発電機の電圧や周波数変動に対して速い応答が可能である。
【００５６】
なお、本発明に係る多相交流発電装置では、三相交流発電機について説明したが、これに限定されるものでなく、２相（１／４周期ずれた位相）および４相以上の多相の交流発電機に適用しても良い。この場合、各相ごとに独立して交流電圧を出力し、各相に対応する２乗波形回路を接続する。
【００５７】
また、本発明に係る多相交流発電装置では、従来のブリッジ整流回路と同じように出力電圧が発電機の回転数の増加とともに高くなるようにデューティ制御発振回路の制御を行ったが、負荷の特性に一致させるために出力電圧Ｖｏが発電機の回転数ｆによらず一定になるようにデューティ制御を行うことも可能である。
【産業上の利用可能性】
【００５８】
本発明は、多相交流発電機の電圧制御に対して好適に利用されるものである。
【符号の説明】
【００５９】
１ 多相交流発電装置
２ 多相交流発電機
３ 電圧制御装置
５ １相電磁コイル
６ ２相電磁コイル
７ ３相電磁コイル
１５ 単相ブリッジ整流回路
１６ 降圧チョッパ回路
１７ デューティ制御発振回路
１８ 電源回路
Ａ１ １相２乗波形回路
Ｂ１ ２相２乗波形回路
Ｃ１ ３相２乗波形回路
【技術分野】
【０００１】
本発明は、多相交流発電装置に関し、詳しくは、多相交流発電機と電圧制御装置で構成され、低リップルの出力電圧を得ることのできる多相交流発電装置に関するものである。
【背景技術】
【０００２】
一般に、三相交流発電機において、Δ結線やＹ結線された三相の出力は三相ブリッジ整流回路によって直流に変換される。この三相ブリッジ整流回路に負荷を接続すると、交流発電機の回転トルクが変動するため、交流発電機の振動や騒音の発生原因となる。
【０００３】
詳細に説明すると、三相ブリッジ整流回路は、位相差（２π／３）のある三相交流電力（正弦波）が入力されると、瞬時電圧が最大の相だけをＴ／６（Ｔ：周期）ずつ切替えて出力する。このため、三相ブリッジ整流回路は、正弦波の山の部分のみを繰返し出力するので、出力電圧にリップル（変動成分）が発生する。このように出力電圧が変動すると、出力、入力（機械的パワー＝回転速度×回転トルク）が変動するため、トルク変動によって機械的振動が発生する。
【０００４】
リップルを低減する技術として、平滑回路（コンデンサ、コイル等）を用いる技術がある。この平滑回路では、出力電圧のリップルを低減できるものの、コンデンサにピーク電圧時のエネルギーを蓄えて低電圧時に放出するため、入力電流のリップルはかえって増加し、入力パワー（回転速度×回転トルク）の変動が大きくなる。すなわち、出力特性は良くなるが入力特性は悪くなり、トルク変動が大きくなるため交流発電機の振動や騒音が増加する。
【０００５】
入力特性の改善は、従来から高効率コンバータ回路を用いて、各相の電源電流が力率１の正弦波（電圧に比例した電流波形）になるように制御する方法がある。この制御により、三相全体の入力パワー（機械的な入力に相当する回転速度×回転トルクの値）が一定になるようにする。この高効率コンバータ回路を用いることで、交流発電機の振動や騒音の発生を解決できる。
しかし、高効率コンバータ回路は、回路構成が複雑であり、交流発電機の電圧や周波数変動の応答性にも限度がある。
【０００６】
簡単な回路構成によって、リップルの低減（振動、騒音防止）及び交流発電機の電圧や周波数変動の応答性の改善を図る技術の一例として、三相交流発電機の各相を６線で取出して簡単な制御回路によって、リップル低減や電圧や周波数変動の応答性を改善する技術が考えられる。
【０００７】
これに関連する技術として、特許文献１に開示する技術は、三相交流発電機の各相（Ａ相コイル、Ｂ相コイル及びＣ相コイル）を６線で独立に取り出し、各相を単相Ｈブリッジ整流回路（全波整流回路）に夫々接続した技術である。
【０００８】
この特許文献１に開示する技術は、単相Ｈブリッジ整流回路（トランジスタ制御端子）に出力信号を供給する回生制御信号生成部を備えており、この回生制御信号生成部は、Ａ〜Ｃ相センサ出力に基づいて、各整流回路（トランジスタ制御端子）に供給する出力信号を「Ｈレベル」又は「Ｌレベル」に調整している。
【０００９】
しかし、特許文献１に開示する技術では、「Ｈレベル」区間をセンサ出力波形のピークを中心とする対称な区間に設定することで、Ａ相〜Ｂ相コイルから電力を効率よく回収するもので、リップルを減少することを主目的とするものでない。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００８−９２７８９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明が解決しようとする課題は、上記問題に鑑み、簡単な回路構成によって多相交流発電機の電圧や周波数変動の応答性に優れ、リップルを低減することができ、各相の電源電流が力率１の正弦波になるように制御し、三相全体の入力パワーが一定になるようにすることで多相交流発電機の振動や騒音を低減できる、多相交流発電装置を提供するものである。
【課題を解決するための手段】
【００１２】
請求項１に係る発明は、多相交流発電機と、前記多相交流発電機の交流電圧を直流電圧に変換して出力する電圧制御装置を備えてなる多相交流発電装置において、前記多相交流発電機は、多相を相ごとに独立させて、該独立させた相ごとに交流電圧を出力する構成であり、前記電圧制御装置は、独立する各相ごとに独立して接続され、各相に対応する２乗（電圧）波形回路を備え、前記２乗波形回路は、前記対応相に接続され、該相の交流電圧を整流する単相ブリッジ整流回路と、前記単相ブリッジ整流回路の出力側に接続され、該単相ブリッジ整流回路から入力される入力電圧波形を変換して出力電圧波形を出力する降圧チョッパ回路と、前記単相ブリッジ整流回路の出力側に接続され、前記降圧チョッパ回路の半導体スイッチに与えるデューティ比を制御するデューティ制御発振回路を備え、前記デューティ制御発振回路は、前記単相ブリッジ整流回路から前記降圧チョッパ回路に入力される入力瞬時電圧を監視し、前記降圧チョッパ回路の半導体スイッチに与えるデューティ比が前記入力瞬時電圧に比例するように制御するものであり、前記各相の２乗波形回路は、降圧チョッパ回路の出力側で直列接続されていることを特徴とする多相交流発電装置に関する。
【００１３】
請求項２に係る発明は、前記２乗波形回路は、前記単相ブリッジ整流回路の出力側に接続され、前記デューティ制御発振回路及び前記降圧チョッパ回路に電源を供給する電源回路を有していることを特徴とする請求項１に記載の多相交流発電装置に関する。
【発明の効果】
【００１４】
請求項１に係る発明によれば、多相交流発電機と、前記多相交流発電機の交流電圧を直流電圧に変換して出力する電圧制御装置を備えてなる多相交流発電装置において、前記多相交流発電機は、多相を相ごとに独立させて、該独立させた相ごとに交流電圧を出力する構成であり、前記電圧制御装置は、独立する各相ごとに独立して接続され、各相に対応する２乗波形回路を備え、前記２乗波形回路は、前記対応相に接続され、該相の交流電圧を整流する単相ブリッジ整流回路と、前記単相ブリッジ整流回路の出力側に接続され、該単相ブリッジ整流回路から入力される入力電圧波形を変換して出力電圧波形を出力する降圧チョッパ回路と、前記単相ブリッジ整流回路の出力側に接続され、前記降圧チョッパ回路の半導体スイッチに与えるデューティ比を制御するデューティ制御発振回路を備え、前記デューティ制御発振回路は、前記単相ブリッジ整流回路から前記降圧チョッパ回路に入力される入力瞬時電圧を監視し、前記降圧チョッパ回路の半導体スイッチに与えるデューティ比が前記入力瞬時電圧に比例するように制御するものであり、前記各相の２乗波形回路は、降圧チョッパ回路の出力側で直列接続されているので、各相の正弦波形を、単相ブリッジ整流回路で整流して『蒲鉾形の脈動波形：入力瞬時電圧』とし、この『蒲鉾形の脈動波形』をデューティ制御発振回路で監視して、この監視に基づいて降圧チョッパ回路の半導体スイッチに与えるデューティ比を制御する。
デューティ制御発振回路は、降圧チョッパ回路の半導体スッチに与えるデューティ比が入力瞬時電圧に比例するように制御することで、上記蒲鉾形の脈動波形を２乗正弦波形（又は２倍角の余弦波形）にする。
デューティ制御発振回路は分圧回路、可変利得増幅回路、ピーク電圧検出回路、および電圧−パルス幅変換発振回路から構成される。分圧回路は高電圧の入力信号を分圧することにより入力電圧に比例した小電圧の信号電圧を生成する。利得可変増幅回路は利得調整信号によって電圧利得（増幅率）を任意に設定して信号電圧を増幅する。ピーク電圧検出回路は『蒲鉾形の脈動波形』である信号電圧の極大値を監視して、極大値に比例した信号電圧を発生する。電圧−パルス幅変換発振回路は周波数が一定でパルス幅を信号電圧に比例させることにより、信号電圧に比例したデューティ比を持つ矩形波パルス信号を発生する。
ここでデューティ比は1（１００％）を越えることがないため、パルス幅は発振の周期より長くすることはできない。そこでデューティ比が１となるために必要な入力信号電圧を信号電圧の最大値と定め、入力信号の極大値（ピーク電圧）が最大を越えないように可変利得増幅回路の利得を調整する。可変利得増幅回路の出力である信号電圧を監視しピーク電圧を検出して、検出したピーク電圧に基づいて可変利得増幅回路に利得調整信号電圧を供給するフィードバック制御を行う。
入力電圧の振幅（入力電圧波形の極大値）が小さい範囲では、可変利得増幅回路は最大の利得で動作して信号電圧を増幅し、制御電圧が定められた最大値より小さい場合にはそのまま電圧−パルス幅変換発振回路に供給する。このときデューティ比の最大値は入力電圧の振幅に比例して増加する。入力電圧が大きくなり、可変利得増幅回路が最大利得で動作した場合に信号電圧が定められた最大値を越えるようになると、ピーク電圧検出回路がピーク電圧を検出して、利得を低下するように動作する。この結果、信号電圧の最大値が常に定められた最大値となるような信号電圧波形を生成することができ、デューティ比の最大値は入力電圧の振幅に関わらず一定（ほぼ１）となる。
入力電圧の振幅が大きくデューティ比の最大値が１となるように制御される場合には、各相の交流瞬時電圧の波形は、最大値振幅Ｖｍの１／２（Ｖｍ／２）を中心として０〜Ｖｍの範囲で２倍の周波数で振動する余弦波形となる。そして、各相に対応する２乗波形回路の降圧チョッパ回路を直列接続すると、降圧チョッパ回路から出力される出力電圧は和となるので、三角関数の振幅成分は全て打ち消して、Ｖ０ｕｔ＝（ｎ／２）・Ｖｍ となり入力電圧の振幅に比例した直流電圧が出力される（ｎ＝交流発電機の相数）。入力電圧の振幅が小さくデューティ比の最大値が１より小さいとき、入力瞬時電圧に対するデューティ比の比例係数をkとするとＶ０ｕｔ＝（ｎ／２）・ｋ・（Ｖｍ）２となりこの場合は入力電圧の２乗に比例する直流電圧が出力される。
これにより、第１に、三角関数の振幅成分を全て打ち消す直流電圧を得られるので、リップルの少ない直流電圧が得られ、入力パワー（回転速度×回転トルク）が常に一定となるので、発電機の振動・騒音が少なくなる。
第２に、三相ブリッジ整流回路と比較して高い電圧が得られる（三相ブリッジ整流回路では、最大でＶｍであり、本発明に係る多相交流発電を三相交流発電機に適用しデューティ比の最大値が1になるように制御すると、３／２倍の１．５Ｖｍとなる）。
第３に、高効率コンバータ回路に比べて回路構成が単純で、発電機の電圧振幅や周波数変動に対して速い応答が可能になる。
【００１５】
請求項２に係る発明によれば、前記２乗波形回路は、前記単相ブリッジ整流回路の出力側に接続され、前記デューティ制御発振回路及び前記降圧チョッパ回路に電源を供給する電源回路を有しているので、電源回路は単相ブリッジ整流回路の出力側から電力を得て、デューティ制御発振回路、及び降圧チョッパ回路に駆動電源を付与できる。
【図面の簡単な説明】
【００１６】
【図１】本発明に係る多相交流発電装置の概略回路図である。
【図２】図１における２乗波形回路の構成を示す回路図である。
【図３】図１における三相交流発電機の１相から出力される交流瞬時電圧の正弦波形を示す図である。
【図４】図２における単相ブリッジ整流回路の出力波形（蒲鉾形の脈動波形）を示す図である。
【図５】図２におけるデューティ制御発振回路の監視する入力電圧波形（蒲鉾形の脈動波形）と降圧チョッパ回路の出力電圧波形（２倍角余弦波形）を示す図である。
【図６】図２の三相交流発電機、デューティ制御発振回路及び降圧チョッパ回路において、入出力電圧波形の関係を示す図である。
【図７】単相正弦波電圧の入力波形、整流波形、及び２乗出力波形において、電圧（Ｖ）−時間（ｔ）の関係図である。
【図８】本発明に係る各相の２乗出力波形と三相の直流電圧波形において、電圧（Ｖ）−時間（ｔ）の関係図である。
【図９】図５および図６におけるデューティ制御発振回路の構成を示す回路図である。
【図１０】図９における利得可変増幅器の電圧利得（電圧増幅率）（Ａｖ）−入力電圧振幅（入力電圧波形の最大値）（Ｖｍ）の関係図である。
【図１１】デューティ制御発振回路におけるデューティ比の最大値（αｍａｘ）−入力電圧振幅（入力電圧の最大値）（Ｖｍ）の関係図である。
【図１２】本発明の実施例として三相交流発電装置の発電機の回転数（ｆ）−直流出力電圧（Ｖｏｕｔ）の関係図である。
【発明を実施するための形態】
【００１７】
本発明に係る多相交流発電装置について、図面を参照しながら説明する。
図１は本発明に係る多相交流発電装置の概略回路図である。図２は図１における２乗波形回路の構成を示す回路図である。図３は図１における三相交流発電機の１相から出力される交流電圧の正弦波形を示す図である。図４は図２における単相ブリッジ整流回路の出力波形（蒲鉾形の脈動波形）を示す図である。図５は図２におけるデューティ制御発振回路の監視する入力電圧波形（蒲鉾形の脈動波形）と降圧チョッパ回路の出力電圧波形（２倍角余弦波形）を示す図である。図６は図２の三相交流発電機、デューティ制御発振回路及び降圧チョッパ回路において、入出力波形の関係を示す図である。図７は単相正弦波電圧の入力波形、整流波形、及び２乗出力波形において、電圧（Ｖ）−時間（ｔ）の関係図である。図８は本発明に係る各相の２乗出力波形と三相の直流電圧波形において、電圧（Ｖ）−時間（ｔ）の関係図である。図９は図５および図６におけるデューティ制御発振回路の構成を示す回路図である。図１０は図９における利得可変増幅器の電圧利得（電圧増幅率）（Ａｖ）−入力電圧振幅（入力電圧波形の最大値）（Ｖｍ）の関係図である。図１１はデューティ制御発振回路におけるデューティ比の最大値（αｍａｘ）−入力電圧振幅（入力電圧の最大値）（Ｖｍ）の関係図である。図１２は本発明の実施例として三相交流発電装置の発電機の回転数（ｆ）−直流出力電圧（Ｖｏｕｔ）の関係図である。
【００１８】
先ず、本発明に係る多相交流発電装置（１）の概略回路構成について、図１を参照して説明する。
【００１９】
図１において、多相交流発電装置（１）は、多相交流発電機（２）と、電圧制御装置（３）で構成されている。
【００２０】
多相交流発電機（２）は、図１に示すように、三相交流発電機である（以下、「三相交流発電機（２）」と称する）。また、三相交流発電機（２）は、図１に示すように、Δ型（デルタ型）に配置した三相電磁コイル（３）を有し、三相電磁コイル（３）は１相電磁コイル（５）、２相電磁コイル（６）及び３相電磁コイル（７）からなる。なお、以下、単に１相コイル（５）、２相コイル（６）及び３相コイル（７）と称する。
【００２１】
１相コイル（５）は、図１に示すように、該コイル（５）の両端２線（ａ１）、（ａ２）を三相交流発電機（２）から取り出している。また、２相コイル（６）は、図１に示すように、該コイル（６）の両端２線（ｂ１）、（ｂ２）を三相交流発電機（２）から取り出している。３相コイル（７）も、図１に示すように、該コイル（７）の両端２線（ｃ１）、（ｃ２）を三相交流発電機（２）から取り出している。
これにより、三相交流発電機（２）は、図１に示すように、三相コイルを１相コイル（５）、２相コイル（６）及び３相コイル（７）ごとに独立させて、独立させた１相コイル〜３相コイル（５）、（６）、（７）ごとに交流電圧を出力する構成である。
【００２２】
電圧制御装置（３）は、図１に示すように、三相を独立させた１相コイル（５）、２相コイル（６）及び３相コイル（７）ごとに接続され、１相コイル〜３相コイル（５）、（６）、（７）に対応する複数の２乗波形回路（Ａ１）、（Ｂ１）、（Ｃ１）を備えている。
即ち、１相コイル（５）の２線（ａ１）、（ａ２）は、図１に示すように、１相２乗波形回路（Ａ１）の入力側に接続されており、２相コイル（６）の２線（ｂ１）、（ｂ２）は、図１に示すように、２相２乗波形回路（Ｂ１）の入力側に接続されている。また、３相コイルの２線（ｃ１）、（ｃ２）も、図１に示すように、３相２乗波形回路（Ｃ１）の入力側に接続されている。
これにより、１相コイル（５）、２相コイル（６）及び３相コイル（７）は、図１に示すように、相互に独立して各相の２乗波形回路（Ａ１）、（Ｂ１）、（Ｃ１）の入力側に接続されている。
【００２３】
１相２乗波形回路（Ａ１）は、図１に示すように、出力側の正極を負荷（１０）に接続しており、出力側の負極を２相２乗波形回路（Ｂ１）の出力側の正極に接続している。２相２乗波形回路（Ｂ１）は、図１に示すように、出力側の負極を３相２乗波形回路（Ｃ１）の正極に接続している。また、３相２乗波形回路（Ｃ１）は、図１に示すように、出力側の負極を負荷（１０）に接続している。
これにより、各相の２乗波形回路（Ａ１）、（Ｂ１）、（Ｃ１）は、図１に示すように、１相２乗波形回路（Ａ１）、２相２乗波形回路（Ｂ１）及び３相２乗波形回路（Ｃ１）の順に直列接続されている。
【００２４】
次に、各相に対応する２乗波形回路（Ａ１）、（Ｂ１）、（Ｃ１）の具体的回路構成を、図２を参照して説明する。なお、各相の２乗波形回路（Ａ１）、（Ｂ１）、（Ｃ１）は、同一構成であるので、１相２乗波形回路（Ａ１）について説明する。
【００２５】
図２において、１相２乗波形回路（Ａ１）は、単相ブリッジ整流回路（１５）と、降圧チョッパ回路（１６）と、デューティ制御発振回路（１７）と、電源回路（１８）を備えている。
【００２６】
単相ブリッジ整流回路（１５）は、図２に示すように、全波整流回路であって、三相交流発電機（２）の１相コイル（５）に接続されており、該１相コイルの交流電圧を整流して直流電圧を出力する。
【００２７】
降圧チョッパ回路（１６）は、図２に示すように、単相ブリッジ整流回路（１５）の出力側に接続されており、該単相ブリッジ整流回路（１５）から入力電圧として入力される。また、降圧チョッパ回路（１６）は、トランジスタ等の半導体スイッチ（図示しない）を有している。
降圧チョッパ回路（１６）は、半導体スイッチ（図示しない）に入力されるＯＮ／ＯＦＦ制御パルス（デューティ比（α））に基づいて、該半導体スイッチをスイッチング（ＯＮ／ＯＦＦ）することで、入力電圧（Ｖｉ）を所定の出力電圧に変換する。
【００２８】
デューティ制御発振回路（１７）は、図２に示すように、単相ブリッジ整流回路（１５）の出力側及び降圧チョッパ回路（１６）の入力側に夫々接続されており、降圧チョッパ回路（１６）の半導体スイッチ（図示しない）に与えるデューティ比（α）を制御する。
このデューティ制御発振回路（１７）は、図２に示すように、降圧チョッパ回路（１６）に入力される入力瞬時電圧（Ｖｉ）を監視して、降圧チョッパ回路（１６）の半導体スイッチに与えるデューティ比（α）が入力瞬時電圧（Ｖｉ）に比例するように制御する。
【００２９】
電源回路（１８）は、図２に示すように、単相ブリッジ整流回路（１５）の出力側に接続され、該整流回路（１５）から出力される電力をデューティ制御発振回路（１７）及び降圧チョッパ回路（１６）に供給する。これにより、デューティ制御発振回路（１７）及び降圧チョッパ回路（１６）は、図２に示すように、電源回路（１８）からの電力供給によって駆動できる。
【００３０】
１相コイル（５）、２相コイル（６）及び３相コイル（７）に対応する２乗波形回路（Ａ１）、（Ｂ１）、（Ｃ１）の降圧チョッパ回路（１６）は、直列接続されている。
具体的には、図１にも示すように、１相コイル（５）の対応する降圧チョッパ回路（１６）は、出力側の正極（＋）が負荷（１０）に接続され、出力側の負極（−）が２相コイル（６）に対応する降圧チョッパ回路（１６）の出力側の正極（＋）に接続されている。２相コイル（６）に対応する降圧チョッパ回路（１６）は、図２に示すように、出力側の負極（−）が３相コイル（７）に対応する降圧チョッパ回路（１６）の出力側の正極（＋）に接続されている。また、３相コイル（７）に対応する降圧チョッパ回路（１６）は、図２に示すように、出力側の負極（−）が負荷（１０）に接続されている。
【００３１】
次に、多相交流発電装置（１）の動作について、図１〜図６を参照して説明する。
なお、三相交流発電機の１相コイル（５）、及び１相２乗波形回路（Ａ１）の動作について説明する。２相コイル（６）、３相コイル（７）、及び２相２乗波形回路（Ｂ１）、３相２乗波形回路（Ｃ１）は、1相コイル（５）及び１相２乗波形回路（Ａ１）と同一動作を有するので、その説明を省略する。
【００３２】
本発明に係る多相交流発電装置（１）は、図２に示すように、三相交流発電機（２）の１相コイル（５）を、１相２乗波形回路（Ａ１）の単相ブリッジ整流回路（１５）に接続している。
これにより、１相コイル（５）の出力波形は、図３に示す正弦波形となり、これを単相ブリッジ整流回路（１５）で整流すると、図４に示す『蒲鉾形の脈動波形：Ｖｉ＝｜Ｖｍｓｉｎ（ωｔ）｜』となる。なお、Ｖｉ：降圧チョッパ回路（１６）の入力電圧、Ｖｍ：最大電圧である。また、『蒲鉾形の脈動波形（図４参照）』とは、図３に示す正弦波形のマイナス側を折り返した波形をいう。
本発明に係る多相交流発電装置（１）は、単相ブリッジ整流回路（１５）で得られる『蒲鉾形の脈動波形（図４参照）』を平滑回路で軽減することなく、図４に示す脈動波形を意図的にそのまま利用するものである。
【００３３】
デューティ制御発振回路（１７）は、図５に示すように、単相ブリッジ整流回路（１５）から出力され、降圧チョッパ回路（１６）に入力される入力瞬時電圧（Ｖｉ）を監視している。なお、入力瞬時電圧（Ｖｉ）は、図４に示す『蒲鉾形の脈動波形』である。
デューティ制御発振回路（１７）は、図５に示すように、入力瞬時電圧（Ｖｉ）に比例したデューティ比α（＝ｋＶｉ）となるように、降圧チョッパ回路（１６）の半導体スイッチ（図示しない）にＯＮ／ＯＦＦ制御パルスを出力する。
即ち、デューティ制御発振回路（１７）は、図５に示すように、入力瞬時電圧（Ｖｉ）の『蒲鉾形の脈動波形』を監視し、デューティ比がこの脈動波形の増減に比例するように、降圧チョッパ回路（１６）の半導体スイッチに与えるＯＮ／ＯＦＦ制御パルスを制御する。
【００３４】
降圧チョッパ回路（１６）は、図５に示すように、デューティ制御発振回路（１７）からのＯＮ／ＯＦＦ制御パルスに基づいて、半導体スイッチをＯＮ／ＯＦＦさせる。
これにより、降圧チョッパ回路（１６）の出力瞬時電圧（ＶＯ１）は、図５に示すように、入力瞬時電圧（Ｖｉ）の２乗波形（ＶＯ＝ｋＶｍ２・ｓｉｎ２ωｔ）となり、正弦波形（２倍角余弦波形）電圧が得られることになる。
【００３５】
即ち、デューティ比αとすると、降圧チョッパ回路（１６）の入力瞬時電圧（Ｖｉ）と出力瞬時電圧（ＶＯ）の関係は、ＶＯ＝Ｖｉ×αとなる。図５に示すデューティ制御発振回路（１７）は、デューティ比αを入力瞬時電圧（Ｖｉ）に比例するように制御するので、デューティ比α＝ｋ×Ｖｉである。このデューティαを、ＶＯ＝Ｖｉ×αに代入すると、降圧チョッパ回路（１６）の出力瞬時電圧（ＶＯ）は、図５に示すように、電圧正側において、ＶＯ＝ｋ×Ｖｉ２＝ｋ×（Ｖｍ・ｓｉｎωｔ）２＝ｋ×Ｖｍ２・ｓｉｎ２ωｔ＝ｋ×Ｖｍ２・（１＋ｃｏｓ２ωｔ）／２となる。
これにより、降圧チョッパ回路（１６）の出力瞬時電圧（ＶＯ）を２乗正弦波形（又は２倍角余弦波形）にすることができる。
【００３６】
また、２相コイル（６）及び２相２乗波形回路（Ｂ１）、３相コイル（７）及び３相２乗波形回路（Ｃ１）も同様であって、降圧チョッパ回路（１６）の出力瞬時電圧（ＶＯ２）、（ＶＯ３）も、入力瞬時電圧（Ｖｉ）の２乗波形となる。
そして、各相の２乗波形回路（Ａ１）、（Ｂ１）、（Ｃ１）の降圧チョッパ回路（１６）は、図２に示すように、直列接続されているので、各降圧チョッパ回路（１６）の出力電圧の合成は、ＶＯ＝ＶＯ１＋ＶＯ２＋ＶＯ３となる。
【００３７】
以上の通り、本発明に係る多相交流発電装置では、図６に示すように、三相交流発電機の各相コイル（５）、（６）、（７）の『正弦波形』を、単相ブリッジ整流回路（１５）によって『蒲鉾形の脈動波形』とし、この『蒲鉾形の脈動波形』をデューティ制御発振回路（１７）及び降圧チョッパ回路（１６）によって『２乗正弦波形』にするものである。
この２乗正弦波形を得るために、平滑回路を用いることなく意図的に『蒲鉾形の脈動波形：入力瞬時電圧（Ｖｉ）』を用いて、この入力瞬時電圧（Ｖｉ）に比例するデューティ比α（ＯＮ／ＯＦＦ制御パルス）を降圧チョッパ回路（１６）の半導体スイッチに与えたものである。
【００３８】
本発明に係る多相交流発電装置（１）の動作理論（理論計算）を、図７及び図８に基づいて説明する。
【００３９】
降圧チョッパ回路の入力瞬時電圧：Ｖｉ
降圧チョッパ回路の出力瞬時電圧：Ｖｏ
デューティ比：α
とすると、出力瞬時電圧（Ｖｏ）は、デューティ比（α）と入力瞬時電圧（Ｖｉ）に比例する。
Ｖｏ＝α・Ｖｉ・・・・・・・・・・・・・・・・・・・・・・・・・（式１）
【００４０】
図２に示すデューティ制御発振回路（１７）によって、降圧チョッパ回路（１６）の半導体スイッチに与えるデューティ比（α）が入力瞬時電圧（Ｖｉ）に比例するように制御するとき、
すなわち
α＝ｋ・Ｖｉ・・・・・・・・・・・・・・・・・・・・・・・・・・（式２）
となるようにすると、降圧チョッパ回路（１６）の出力瞬時電圧（Ｖｏ）は、（式１）及び（式２）より、
Ｖｏ＝ｋ・Ｖｉ２・・・・・・・・・・・・・・・・・・・・・・・・・（式３）
となり、入力瞬時電圧Ｖｉの２乗の波形になる。
【００４１】
ここで、降圧チョッパ回路（１６）への入力電圧は、図７に示すように、点線で示す正弦波電圧であり、単相ブリッジ整流回路（１５：全波整流回路）の出力は負電圧が正に折り返した形の、図７の破線のようになる。
これは、
Ｖｉ＝｜Ｖｍ・ｓｉｎωｔ｜・・・・・・・・・・・・・・・・・・・・（式４）
で表せる。
【００４２】
このとき、２乗出力波形は、（式３）及び（式４）により、
Ｖｏ＝ｋ・｜Ｖｍ・ｓｉｎωｔ｜２
＝ｋＶｍ２・ｓｉｎ２ωｔ
＝（１／２）ｋ・Ｖｍ２（１−ｃｏｓ２ωｔ）・・・・・・・・・・・（式５）
となる。
これは図７の実線で示されるような、Ｖｍ／２を中心として０〜Ｖｍの範囲で２倍の周波数で振幅する余弦波形である。
【００４３】
三相全てに同じ回路を接続する。三相交流の各相の電圧は１／３周期ずつずれているので、それぞれ、
Ｖ１＝Ｖｍ・ｓｉｎωｔ・・・・・・・・・・・・・・・・・・・・・・（式６）
Ｖ２＝Ｖｍ・ｓｉｎ[ωｔ＋２π／３]・・・・・・・・・・・・・・・・（式７）
Ｖ３＝Ｖｍ・ｓｉｎ[ωｔ＋４π／３]・・・・・・・・・・・・・・・・（式８）
で表される。
【００４４】
１相〜３相の夫々に接続した２乗波形回路の出力はそれぞれ
Ｖｏ１＝（１／２）ｋＶｍ２[１−ｃｏｓ２ωｔ]・・・・・・・・・・・・（式９）
Ｖｏ２＝（１／２）ｋＶｍ２[１−ｃｏｓ（２ωｔ＋４π／３）]
＝（１／２）ｋＶｍ２[１−（ｃｏｓ２ωｔ・ｃｏｓ４π／３
−ｓｉｎ２ωｔ・ｓｉｎ４π／３）]
＝（１／２）ｋＶｍ２[１−{（−１／２）ｃｏｓ２ωｔ
＋（√３／２）ｓｉｎ２ωｔ}]・・・・・・・・・・・・・・・（式１０）
Ｖｏ３＝（１／２）ｋＶｍ２[１−ｃｏｓ（２ωｔ＋８π／３）]
＝（１／２）ｋＶｍ２[１−（ｃｏｓ２ωｔ・ｃｏｓ２π／３
−ｓｉｎ２ωｔ・ｓｉｎ２π／３）]
＝（１／２）ｋＶｍ２[１−{（−１／２）ｃｏｓ２ωｔ
＋（√３／２）ｓｉｎ２ωｔ}]・・・・・・・・・・・・・・・（式１１）
となる。
【００４５】
これらを図示すると図８の各点線波形になり、全てを直列に接続すると電圧は和となるので、三角関数の振幅成分は全て打ち消して、
Ｖｏｕｔ＝Ｖｏ１＋Ｖｏ２＋Ｖｏ３
＝（３／２）ｋＶｍ２
となり、直流電圧が出力される。
【００４６】
続いて、デューティ制御発振回路（１７）の具体的な構成及び動作を、図９乃至図１１を参照して説明する。
【００４７】
デューティ制御発振回路（１７）は、図９に示すように、分圧回路（５１）、可変利得増幅回路（５２）、ピーク電圧検出回路（５３）、および電圧−パルス幅変換発振回路（５４）から構成される。
【００４８】
図９に示すデューティ制御発振回路（１７）において、分圧回路（５１）は入力電圧を分圧し入力電圧Ｖｉの１／ｄ倍の電圧波形を生成し、また可変利得増幅回路（５２）は入力電圧をＡｖ倍（Ａｖの値は利得調整信号電圧により調整される）して出力することにより、信号電圧としてＶｓ＝Ａｖ・Ｖｉ／ｄが得られる。電圧−パルス幅変換発振回路（５４）は一定の周波数、すなわち一定の周期Ｔ毎に信号電圧Ｖｓに比例した長さ（時間）のパルス電圧波形を発生する。
【００４９】
図９において、デューティ制御発振回路（１７）から発生するパルス電圧波形においてデューティ比（α）は1（１００％）を越えることができないため、パルス幅は発振の発振周期Ｔより長くすることはできない。そこでデューティ比（α）が１となるために必要な入力信号電圧を信号電圧の最大値ＶＴと定め、入力電圧が極大値Ｖｍの時の信号電圧の極大値Ｖｓｍａｘ＝Ａｖ・Ｖｍ／ｄが最大値ＶＴを越えないように可変利得増幅回路（５２）の利得Ａｖを調整する。可変利得増幅回路（５２）の出力である信号電圧Ｖｓを監視しピーク電圧Ｖｓｍａｘを検出して、検出したピーク電圧に基づいて可変利得増幅回路（５２）の利得を調整するための信号電圧を供給する。
【００５０】
入力電圧Ｖｉの振幅Ｖｍ（入力電圧波形の極大値）が小さい場合、図１０のように可変利得増幅回路（５２）は一定の最大利得Ａｖｍａｘで動作して信号電圧を増幅し、電圧−パルス幅変換発振回路（５４）に供給する。このときデューティ比（α）は入力電圧Ｖｉに比例し、図１１のようにデューティ比（α）の最大値αｍａｘは入力電圧振幅Ｖｍに比例する。入力電圧に対するデューティ比の比例係数ｋは一定となる。出力電圧はＶｏｕｔ＝（３／２）ｋＶｍ２でありｋが一定であるから出力電圧は入力電圧振幅の２乗に比例して増加する。
【００５１】
入力電圧振幅Ｖｍが大きくなり、可変利得増幅回路（５２）が最大利得Ａｖｍａｘで動作した場合に信号電圧Ｖｓが定められた最大値ＶＴを越えようとすると、ピーク電圧検出回路（５３）が信号電圧の最大値を検出し、図１０のように入力電圧振幅Ｖｍの増加に反比例して利得Ａｖを低下するように動作する。この結果、信号電圧Ｖｓの最大値が常に定められた最大値ＶＴとなるような信号電圧波形を生成することができ、図１１のようにデューティ比（α）の最大値αｍａｘが入力電圧振幅Ｖｍの大きさに関わらず１となるように動作する。従ってαｍａｘ＝ｋ・Ｖｍ＝１であるから出力電圧Ｖｏｕｔ＝（３／２）ｋＶｍ２＝（３／２）Ｖｍとなり、出力電圧は入力電圧振幅に比例する。
【００５２】
次に、本発明に係る多相交流発電装置の実施例を説明する。
交流発電機の出力電圧振幅、すなわち回路への入力電圧振幅は発電機の回転数ｆに比例して増加する。図１２の実施例では、回転数ｆが５０ｒ．ｐ．ｍ．で電源回路が動作を始めて出力電圧が発生し、回転数ｆが小さくＶｍの値が小さいとき出力電圧Ｖｏは回転数すなわち入力電圧振幅の２乗に比例して増加し、回転数ｆが一定の値（実施例では１４０ｒ．ｐ．ｍ．）を越えると出力電圧Ｖｏは回転数ｆすなわち入力電圧振幅に正比例して増加することが確かめられる。
【００５３】
本発明に係る多相交流発電装置では、降圧チョッパ回路（半導体スイッチ）に与えるデューティ比（α）が入力瞬時電圧（Ｖｉ）に比例するように制御すると、図８に示す入力瞬時電圧（Ｖｉ）の２乗に比例した瞬時電圧出力に変換できる。
これにより、リップルの少ない直流電圧を得ることができ、入力パワー（回転速度×回転トルク）が常に一定であり多相交流発電機の振動・騒音が少ない。
【００５４】
また、三相ブリッジ整流回路と比較して高い電圧が得られる。即ち、三相ブリッジ整流回路では、図８に示すように、最大でＶｍ、本発明に係る多相交流発電装置では、図４に示すように、３／２倍の１．５Ｖｍである（但し、Ｖｍは正弦波電圧振幅）。
【００５５】
更に、本発明に係る多相交流発電装置では、従来の高効率コンバータに比べて回路構成が単純で、発電機の電圧や周波数変動に対して速い応答が可能である。
【００５６】
なお、本発明に係る多相交流発電装置では、三相交流発電機について説明したが、これに限定されるものでなく、２相（１／４周期ずれた位相）および４相以上の多相の交流発電機に適用しても良い。この場合、各相ごとに独立して交流電圧を出力し、各相に対応する２乗波形回路を接続する。
【００５７】
また、本発明に係る多相交流発電装置では、従来のブリッジ整流回路と同じように出力電圧が発電機の回転数の増加とともに高くなるようにデューティ制御発振回路の制御を行ったが、負荷の特性に一致させるために出力電圧Ｖｏが発電機の回転数ｆによらず一定になるようにデューティ制御を行うことも可能である。
【産業上の利用可能性】
【００５８】
本発明は、多相交流発電機の電圧制御に対して好適に利用されるものである。
【符号の説明】
【００５９】
１ 多相交流発電装置
２ 多相交流発電機
３ 電圧制御装置
５ １相電磁コイル
６ ２相電磁コイル
７ ３相電磁コイル
１５ 単相ブリッジ整流回路
１６ 降圧チョッパ回路
１７ デューティ制御発振回路
１８ 電源回路
Ａ１ １相２乗波形回路
Ｂ１ ２相２乗波形回路
Ｃ１ ３相２乗波形回路
【特許請求の範囲】
【請求項１】
多相交流発電機と、前記多相交流発電機の交流電圧を直流電圧に変換して出力する電圧制御装置を備えてなる多相交流発電装置において、
前記多相交流発電機は、
多相を相ごとに独立させて、該独立させた相ごとに交流電圧を出力する構成であり、
前記電圧制御装置は、
独立する各相ごとに独立して接続され、各相に対応する２乗波形回路を備え、
前記２乗波形回路は、
前記対応相に接続され、該相の交流電圧を整流する単相ブリッジ整流回路と、
前記単相ブリッジ整流回路の出力側に接続され、該単相ブリッジ整流回路から入力される入力電圧波形を変換して出力電圧波形を出力する降圧チョッパ回路と、
前記単相ブリッジ整流回路の出力側に接続され、前記降圧チョッパ回路の半導体スイッチに与えるデューティ比を制御するデューティ制御発振回路を備え、
前記デューティ制御発振回路は、
前記単相ブリッジ整流回路から前記降圧チョッパ回路に入力される入力瞬時電圧を監視し、前記降圧チョッパ回路の半導体スイッチに与えるデューティ比が前記入力瞬時電圧に比例するように制御するものであり、
前記各相の２乗波形回路は、降圧チョッパ回路の出力側で直列接続されていることを特徴とする多相交流発電装置。
【請求項２】
前記２乗波形回路は、前記単相ブリッジ整流回路の出力側に接続され、前記デューティ制御発振回路及び前記降圧チョッパ回路に電源を供給する電源回路を有していることを特徴とする請求項１に記載の多相交流発電装置。
【請求項１】
多相交流発電機と、前記多相交流発電機の交流電圧を直流電圧に変換して出力する電圧制御装置を備えてなる多相交流発電装置において、
前記多相交流発電機は、
多相を相ごとに独立させて、該独立させた相ごとに交流電圧を出力する構成であり、
前記電圧制御装置は、
独立する各相ごとに独立して接続され、各相に対応する２乗波形回路を備え、
前記２乗波形回路は、
前記対応相に接続され、該相の交流電圧を整流する単相ブリッジ整流回路と、
前記単相ブリッジ整流回路の出力側に接続され、該単相ブリッジ整流回路から入力される入力電圧波形を変換して出力電圧波形を出力する降圧チョッパ回路と、
前記単相ブリッジ整流回路の出力側に接続され、前記降圧チョッパ回路の半導体スイッチに与えるデューティ比を制御するデューティ制御発振回路を備え、
前記デューティ制御発振回路は、
前記単相ブリッジ整流回路から前記降圧チョッパ回路に入力される入力瞬時電圧を監視し、前記降圧チョッパ回路の半導体スイッチに与えるデューティ比が前記入力瞬時電圧に比例するように制御するものであり、
前記各相の２乗波形回路は、降圧チョッパ回路の出力側で直列接続されていることを特徴とする多相交流発電装置。
【請求項２】
前記２乗波形回路は、前記単相ブリッジ整流回路の出力側に接続され、前記デューティ制御発振回路及び前記降圧チョッパ回路に電源を供給する電源回路を有していることを特徴とする請求項１に記載の多相交流発電装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１１−１８８５９４（Ｐ２０１１−１８８５９４Ａ）
【公開日】平成２３年９月２２日（２０１１．９．２２）
【国際特許分類】
【出願番号】特願２０１０−４９５９６（Ｐ２０１０−４９５９６）
【出願日】平成２２年３月５日（２０１０．３．５）
【出願人】（５０９０９３０２６）公立大学法人高知工科大学 (95)
【出願人】（５０１１５８１１４）株式会社スカイ電子 (2)
【Ｆターム（参考）】
【公開日】平成２３年９月２２日（２０１１．９．２２）
【国際特許分類】
【出願日】平成２２年３月５日（２０１０．３．５）
【出願人】（５０９０９３０２６）公立大学法人高知工科大学 (95)
【出願人】（５０１１５８１１４）株式会社スカイ電子 (2)
【Ｆターム（参考）】
[ Back to top ]