多重差動伝送システム
【課題】ノイズの発生を抑え更なる信号線の本数の削減を実現すべく３本の信号線を用いて６ビットのビット情報信号を伝送する。
【解決手段】信号送信機と信号受信機を３本の信号線にてなる信号伝送路にて接続されてなる多重差動伝送システム用信号送信機において、第１及び第２の差動ドライバはそれぞれ２ビットの第１及び第２のビット情報信号に応答して、所定の第１の信号電圧レベルを有する第１及び第２出力信号とその反転第１及び第２出力信号とを発生する。第２の差動ドライバは２ビットの第３のビット情報信号に応答して第２の信号電圧レベルを有する第３出力信号とその反転第２出力信号とを発生する。上記第１出力信号と上記反転第３出力信号とは合成された後、第１信号線に送信され、上記第２出力信号と上記反転第１出力信号とは合成された後、第２信号線に送信され、上記第３出力信号と上記反転第２出力信号とは合成された後、第３信号線に送信される。
【解決手段】信号送信機と信号受信機を３本の信号線にてなる信号伝送路にて接続されてなる多重差動伝送システム用信号送信機において、第１及び第２の差動ドライバはそれぞれ２ビットの第１及び第２のビット情報信号に応答して、所定の第１の信号電圧レベルを有する第１及び第２出力信号とその反転第１及び第２出力信号とを発生する。第２の差動ドライバは２ビットの第３のビット情報信号に応答して第２の信号電圧レベルを有する第３出力信号とその反転第２出力信号とを発生する。上記第１出力信号と上記反転第３出力信号とは合成された後、第１信号線に送信され、上記第２出力信号と上記反転第１出力信号とは合成された後、第２信号線に送信され、上記第３出力信号と上記反転第２出力信号とは合成された後、第３信号線に送信される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数ビットのビット情報信号を少ない本数の信号線にてなる信号伝送路を用いて伝送する多重差動伝送システムに関する。
【背景技術】
【０００２】
近年、液晶テレビやプラズマテレビに代表されるフラットパネルディスプレイにおいて、ＶＧＡ(Video Graphics Array)からＸＧＡ(eXtended Graphics Array)へと高画質となるに従い、画像情報を転送する信号速度は高速化が進んでいる。そこで、高速デジタル・データ伝送の装置として、低振幅の差動伝送装置が用いられるようになった。
【０００３】
この差動伝送装置は、１本の平衡ケーブルか、プリント基板上に形成された２本の配線パターンを通じて、互いに逆相の信号を送る伝送装置である。特徴としては、低ノイズ、外来ノイズに対する強耐性、低電圧振幅、高速データ伝送などがあり、高速伝送の手法として、特にディスプレイの分野において導入が進んでいる。
【０００４】
【特許文献１】特許第３５０７６８７号公報。
【特許文献２】特開平４−２３０１４７号公報。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
差動伝送装置は、通常のシングルエンド伝送装置に比べ、上述したような高速伝送における多くのメリットを有する。しかし、１ビットのデータ伝送に２本の信号線を必要とするため、多ビットのデータ伝送を実現するには、信号線の本数が多くなり、プリント基板上の信号線の配線領域が大きくなるなどの問題を有していた。このため、今後更なる高速伝送を実現してゆく上での大きな課題となっていた。
【０００６】
この課題に関して、例えば、特許文献１で示されているデータ伝送システムでは、３本の信号線を用いて、１本の信号線を相補データ線として用いることで、２ビットのデータ伝送を３本の信号線（従来技術に係る差動伝送装置では４本の信号線が必要である。）で実現し、信号線の本数の削減を達成しているが、３本の信号線を伝送する伝送信号の平衡がとれておらず、通常の差動伝送方法に比べて輻射ノイズが大きくなるなどの問題点があった。
【０００７】
また、特許文献２では３本の信号線で３ビットのビット情報信号の差動伝送を行っているが、３つ全ての差動ドライバの出力信号が異ならなければならないといった制限や、３つ全てのビットが０及び１の状態を伝送することができず、３ビット（８状態）から３つ全てのビットが０及び１の状態を除いた６状態しか伝送できないため、実使用にあたっては大きな問題点があった。
【０００８】
本発明の目的は以上の問題点を解決し、ノイズの発生を抑え、かつ更なる信号線の本数の削減を実現すべく、３本の信号線を用いて６ビットのビット情報信号を伝送可能な多重差動伝送システム、並びにそのための信号送信機及び信号受信機を提供することにある。
【課題を解決するための手段】
【０００９】
第１の発明に係る信号送信機は、信号送信機と、信号受信機と、上記信号送信機と上記信号受信機とを接続する第１、第２及び第３の信号線にてなる信号伝送路とを備えた多重差動伝送システムのための信号送信機において、
２ビットの第１のビット情報信号に応答して、所定の第１の信号電圧レベルを有するバイポーラ４値の第１出力信号と、上記第１出力信号の位相反転信号である反転第１出力信号とを発生する第１の差動ドライバと、
２ビットの第２のビット情報信号に応答して、上記第１の信号電圧レベルを有するバイポーラ４値の第２出力信号と、上記第２出力信号の位相反転信号である反転第２出力信号とを発生する第２の差動ドライバと、
２ビットの第３のビット情報信号に応答して、上記第１の信号電圧レベルとは異なる第２の信号電圧レベルを有するバイポーラ４値の第３出力信号と、上記第３出力信号の位相反転信号である反転第２出力信号とを発生する第３の差動ドライバとを備え、
上記第１出力信号と上記反転第３出力信号とは合成された後、上記第１信号線に送信され、
上記第２出力信号と上記反転第１出力信号とは合成された後、上記第２信号線に送信され、
上記第３出力信号と上記反転第２出力信号とは合成された後、上記第３信号線に送信されたことを特徴とする。
【００１０】
第２の発明に係る信号受信機は、上記信号送信機から第１、第２及び第３の信号線にてなる信号伝送路を介して受信される３つの出力信号を受信する信号受信機であって、
上記第１の信号線と上記第２の信号線との間に接続された第１の終端抵抗と、
上記第２の信号線と上記第３の信号線との間に接続された第２の終端抵抗と、
上記第３の信号線と上記第１の信号線との間に接続された第３の終端抵抗と、
上記第１の終端抵抗によって発生される第１の終端電圧と、上記第２の終端抵抗によって発生される第２の終端電圧と、上記第３の終端抵抗によって発生される第３の終端電圧とに基づいて、上記第１、第２及び第３のビット情報信号を復号して出力する復号処理手段とを備えたことを特徴とする。
【００１１】
第３の発明に係る多重差動伝送システムは、第１の発明に係る信号送信機と、第２の発明に係る信号受信機とを備えたことを特徴とする。
【００１２】
第４の発明に係る信号送信機は、信号送信機と、信号受信機と、上記信号送信機と上記信号受信機とを接続する第１、第２及び第３の信号線にてなる信号伝送路とを備えた多重差動伝送システムのための信号送信機において、
１ビットの第１のビット情報信号に応答して、所定の第１の信号電圧レベルを有するバイポーラ２値の第１出力信号と、上記第１出力信号の位相反転信号である反転第１出力信号とを発生する第１の差動ドライバと、
１ビットの第２のビット情報信号に応答して、上記第１の信号電圧レベルとは第１の差分電圧だけ異なる所定の第２の信号電圧レベルを有するバイポーラ２値の第２出力信号と、上記第２出力信号の位相反転信号である反転第２出力信号とを発生する第２の差動ドライバと、
１ビットの第３のビット情報信号に応答して、上記第１の信号電圧レベルを有するバイポーラ２値の第３出力信号と、上記第３出力信号の位相反転信号である反転第３出力信号とを発生する第３の差動ドライバと、
１ビットの第４のビット情報信号に応答して、上記第２の信号電圧レベルを有するバイポーラ２値の第４出力信号と、上記第４出力信号の位相反転信号である反転第４出力信号とを発生する第４の差動ドライバと、
１ビットの第５のビット情報信号に応答して、上記第１の信号電圧レベルとは、上記第１の差分電圧よりも小さい第２の差分電圧だけ異なる所定の第３の信号電圧レベルを有するバイポーラ２値の第５出力信号と、上記第５出力信号の位相反転信号である反転第５出力信号とを発生する第５の差動ドライバと、
１ビットの第６のビット情報信号に応答して、上記第２の信号電圧レベルとは、上記第１の差分電圧よりも小さくかつ上記第２の差分電圧よりも大きい第３の差分電圧だけ異なる所定の第４の信号電圧レベルを有するバイポーラ２値の第６出力信号と、上記第６出力信号の位相反転信号である反転第６出力信号とを発生する第６の差動ドライバとを備え、
上記第１出力信号と上記第２出力信号と上記反転第５出力信号と上記反転第６出力信号とは合成された後、上記第１信号線に送信され、
上記反転第１出力信号と上記反転第２出力信号と上記第３出力信号と上記第４出力信号とは合成された後、上記第２信号線に送信され、
上記反転第３出力信号と上記反転第４出力信号と上記第５出力信号と上記第６出力信号とは合成された後、上記第３信号線に送信されたことを特徴とする。
【００１３】
第５の発明に係る信号受信機は、上記信号送信機から第１、第２及び第３の信号線にてなる信号伝送路を介して受信される３つの出力信号を受信する信号受信機であって、
上記第１の信号線と上記第２の信号線との間に接続された第１の終端抵抗と、
上記第２の信号線と上記第３の信号線との間に接続された第２の終端抵抗と、
上記第３の信号線と上記第１の信号線との間に接続された第３の終端抵抗と、
上記第１の終端抵抗によって発生される第１の終端電圧と、上記第２の終端抵抗によって発生される第２の終端電圧と、上記第３の終端抵抗によって発生される第３の終端電圧とに基づいて、上記第１乃至第６のビット情報信号を復号して出力する復号処理手段とを備えたことを特徴とする。
【００１４】
第６の発明に係る多重差動伝送システムは、第４の発明に係る信号送信機と、第５の発明に係る信号受信機とを備えたことを特徴とする。
【発明の効果】
【００１５】
従って、本発明に係る多重差動伝送システムによれば、６ビットのビット情報信号を３本の信号線を用いて差動伝送でき、ノイズの増加を抑えた状態で、かつ、従来技術に比較して少ない配線で多ビットのビット情報信号の差動伝送が可能となる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
【００１７】
第１の実施形態．
図１は本発明の第１の実施形態に係る多重差動伝送システムの構成を示すブロック図である。図１において、多重差動伝送システムは、信号送信機１０と、信号受信機２０と、これらを接続しかつ３本の信号線３１，３２，３３にてなる信号伝送路３０とを備えて構成される。
【００１８】
図２は図１の差動ドライバ１１，１２の出力信号Ｓ１１ａ，Ｓ１１ｂ，Ｓ１２ａ，Ｓ１２ｂの信号波形と、電流方向又は信号電圧の極性の定義と、割り当てられるビット情報の関係を示す波形図である。また、図３は図１の差動ドライバ１３の出力信号Ｓ１３ａ，Ｓ１３ｂの信号波形と、電流方向又は信号電圧の極性の定義と、割り当てられるビット情報の関係を示す波形図である。さらに、図４は図１の差動ドライバ１３において入力されるビット情報信号Ｂ１，Ｂ２と出力信号Ｓ１１ａ，Ｓ１１ｂとの関係を示す図である。図５は図１の差動ドライバ１４において入力されるビット情報信号Ｂ３，Ｂ４と出力信号Ｓ１２ａ，Ｓ１２ｂとの関係を示す図である。図６は図１の差動ドライバ１５において入力されるビット情報信号Ｂ５，Ｂ６と出力信号Ｓ１３ａ，Ｓ１３ｂとの関係を示す図である。
【００１９】
図１において、信号送信機１０は、
（ａ）パラレル２ビットのビット情報信号Ｂ１，Ｂ２に応答して、図２及び図４に示すように、例えば＋２Ｖ，＋１Ｖ，−１Ｖ，−２Ｖの信号電圧レベルを有するバイポーラ４値の出力信号Ｓ１１ａと、その位相反転信号である反転出力信号Ｓ１１ｂとを出力する差動ドライバ１１と、
（ｂ）パラレル２ビットのビット情報信号Ｂ３，Ｂ４に応答して、図２及び図５に示すように、差動ドライバ１１と同様の信号電圧レベルを有するバイポーラ４値の出力信号Ｓ１２ａと、その位相反転信号である反転出力信号Ｓ１２ｂとを出力する差動ドライバ１２と、
（ｃ）パラレル２ビットのビット情報信号Ｂ５，Ｂ６に応答して、図３及び図６に示すように、差動ドライバ１１，１２とは若干異なる信号電圧レベルである例えば＋２．２Ｖ，＋１．１Ｖ，−１．１Ｖ，−２．２Ｖの信号電圧レベルを有するバイポーラ４値の出力信号Ｓ１３ａと、その位相反転信号である反転出力信号Ｓ１３ｂとを出力する差動ドライバ１３とを備えて構成される。
【００２０】
出力信号Ｓ１１ａと反転出力信号Ｓ１３ｂとは合成された後、信号線３１を介して信号受信機２０に送信され、出力信号Ｓ１２ａと反転出力信号Ｓ１１ｂとは合成された後、信号線３２を介して信号受信機２０に送信され、出力信号Ｓ１３ａと反転出力信号Ｓ１２ｂとは合成された後、信号線３３を介して信号受信機２０に送信される。ここで、各差動ドライバ１１，１２，１３は入力されるビット情報信号Ｂ１−Ｂ６と同期するクロックに同期して出力信号Ｓ１１ａ−Ｓ１６ａ及びその反転出力信号Ｓ１１ｂ−Ｓ１６ｂを出力する。
【００２１】
信号受信機２０は、３個のＡ／Ｄ変換器２１，２２，２３と、クロック再生回路２４と、テーブルメモリ２５ａを有し例えばＣＰＵ又はＤＳＰにてなる復号処理器２５と、３個の終端抵抗４１，４２，４３とを備えて構成される。ここで、各信号線３１，３２，３３の信号受信機２０側の電圧をＶｓ１，Ｖｓ２，Ｖｓ３とする。また、信号線３１と信号線３２との間に抵抗値Ｒ１を有する終端抵抗４１が接続され、信号線３２と信号線３３との間に抵抗値Ｒ２を有する終端抵抗４２が接続され、信号線３３と信号線３１との間に抵抗値Ｒ３を有する終端抵抗４３が接続される。終端抵抗４１により発生される終端電圧Ｖ１はＡ／Ｄ変換器２１によりＡ／Ｄ変換された後、復号処理器２５に出力される。また、終端抵抗４２により発生される終端電圧Ｖ２はＡ／Ｄ変換器２２によりＡ／Ｄ変換された後、復号処理器２５に出力される。さらに、終端抵抗４３により発生される終端電圧Ｖ３はＡ／Ｄ変換器２３によりＡ／Ｄ変換された後、復号処理器２５に出力される。クロック再生回路２４は例えば立ち上がりエッジ検出回路とＰＬＬ回路とを備えて構成され、信号線３１，３２，３３
により伝送された各信号の立ち上がりエッジを検出し、その検出結果に同期して所定の周波数を有するクロックを発生してＡ／Ｄ変換器２１，２２，２３及び復号処理器２５に出力する。
【００２２】
図７及び図８は図１の多重差動伝送システムにおいて伝送されるビット情報信号Ｂ１−Ｂ６と、信号受信機２０の終端抵抗４１，４２，４３によって発生される終端電圧Ｖ１，Ｖ２，Ｖ３との関係を示す図である。復号処理器２５は、図７及び図８の情報テーブルを予め格納してなるテーブルメモリ２５ａを内蔵する。復号処理器２５は、テーブルメモリ２５ａ内のテーブルを参照して、各Ａ／Ｄ変換器２１，２２，２３から入力される終端電圧Ｖ１，Ｖ２，Ｖ３に基づいて、６ビットのビット情報信号Ｂ１−Ｂ６を判定してその判定結果のビット情報信号Ｂ１−Ｂ６を出力する。なお、復号処理器２５におけるビット情報の判定においては、入力される各終端電圧Ｖ１−Ｖ６が例えば図７及び図８の終端電圧値の±１０％の範囲内（この誤差範囲は、差動ドライバ１１，１２と差動ドライバ１３との信号電圧レベルの差に応じて決定される。）にその値に実質的に一致するとして判定を行う。
【００２３】
以上説明したように、本実施形態によれば、差動ドライバ１１，１２，１３により３本の信号線３１，３２，３３に重畳して各出力信号及び反転出力信号を送信したときに、各隣接する信号線に接続された終端抵抗４１，４２，４３に現れる終端電圧Ｖ１，Ｖ２，Ｖ３は、６ビットのビット情報信号の２６状態に依存してすべて異なる電圧値となり、その終端電圧値の組み合わせから、各Ａ／Ｄ変換器２１，２２，２３により検出された終端電圧Ｖ１，Ｖ２，Ｖ３に基づいて元のビット情報信号Ｂ１−Ｂ６を復号することができる。また、信号伝送路３０の各信号線３１，３２，３３に加わる電圧は、いずれのビット情報を伝送する場合においてもトータルで０となり、各信号線３１，３２，３３から輻射されるノイズが互いに打ち消しあうため、通常の差動伝送方法と同様にノイズの少ない伝送が可能である。
【００２４】
なお、第１の実施形態においては、差動ドライバ１１，１２は実質的に同一の信号電圧レベルを有するバイポーラ４値の出力信号及び反転出力信号を出力する一方、差動ドライバ１３は差動ドライバ１１，１２とは異なる信号電圧レベルを有するバイポーラ４値の出力信号及び反転出力信号を出力するものであればよい。また、好ましくは、差動ドライバ１３は差動ドライバ１１，１２の信号電圧レベルよりも高い信号電圧レベルを有するバイポーラ４値の出力信号及び反転出力信号を出力する。
【００２５】
第１の実施形態においては、
（１）差動ドライバ１１，１２，１３，１４の信号電圧レベル＝±１，±２；
（２）差動ドライバ１５，１６の信号電圧レベル＝±１．１，±２．２；
であるが、例えば、
（１）差動ドライバ１１，１２，１３，１４の信号電圧レベル＝±１，±３；
（２）差動ドライバ１５，１６の信号電圧レベル＝±１．１，±３．３；
もしくは、
（１）差動ドライバ１１，１２，１３，１４の信号電圧レベル＝±２，±３；
（２）差動ドライバ１５，１６の信号電圧レベル＝±２．２，±３．３；
であってもよい。
【００２６】
第２の実施形態．
図９は本発明の第２の実施形態に係る多重差動伝送システムの構成を示すブロック図である。第２の実施形態に係る多重差動伝送システムは、第１の実施形態と比較して、以下の点が異なる。
（１）それぞれ２ビットのビット情報信号に応答して１対の出力信号及び反転出力信号を出力する３個の差動ドライバ１１，１２，１３を備えた信号受信機１０に代えて、それぞれ１ビットのビット情報信号に応答して１対の出力信号及び反転出力信号を出力する６個の差動ドライバ１１Ａ，１２Ａ，１３Ａ，１４Ａ，１５Ａ，１６Ａを備えた信号受信機１０Ａを備えたこと。
（２）信号受信機２０に代えて、信号受信機２０Ａを備え、信号受信機２０Ａは、テーブルメモリ２５ａのテーブルとは異なるテーブルを有するテーブルメモリ２５ｂを備えた復号処理器２５を含むこと。
以下、上記相違点について詳細説明する。
【００２７】
図１０は図９の差動ドライバ１１Ａ，１２Ａ，１３Ａ，１４Ａの出力信号Ｓ１１ａ，Ｓ１１ｂ，Ｓ１２ａ，Ｓ１２ｂ，Ｓ１３ａ，Ｓ１３ｂ，Ｓ１４ａ，Ｓ１４ｂの信号波形と割り当てビット情報との関係を示す波形図である。また、図１１は図９の差動ドライバ１５Ａ，１６Ａの出力信号Ｓ１５ａ，Ｓ１５ｂ，Ｓ１６ａ，Ｓ１６ｂの信号波形と割り当てビット情報との関係を示す波形図である。
【００２８】
図９の信号送信機１０Ａにおいて、
（１）差動ドライバ１１Ａは、１ビットのビット情報信号Ｂ１に応答して、例えば±１Ｖの信号電圧レベルを有するバイポーラ２値の出力信号Ｓ１１ａとその反転出力信号Ｓ１１ｂを出力する。
（２）差動ドライバ１２Ａは、１ビットのビット情報信号Ｂ２に応答して、差動ドライバ１１Ａの信号電圧レベルの２倍（例えば３以上の自然数倍であってもよい。）である例えば±２Ｖの信号電圧レベルを有するバイポーラ２値の出力信号Ｓ１２ａとその反転出力信号Ｓ１２ｂを出力する。
（３）差動ドライバ１３Ａは、１ビットのビット情報信号Ｂ３に応答して、差動ドライバ１１Ａと同様に、例えば±１Ｖの信号電圧レベルを有するバイポーラ２値の出力信号Ｓ１３ａとその反転出力信号Ｓ１３ｂを出力する。
（４）差動ドライバ１４Ａは、１ビットのビット情報信号Ｂ４に応答して、差動ドライバ１２Ａと同様に、例えば±２Ｖの信号電圧レベルを有するバイポーラ２値の出力信号Ｓ１４ａとその反転出力信号Ｓ１４ｂを出力する。
（５）差動ドライバ１５Ａは、１ビットのビット情報信号Ｂ５に応答して、差動ドライバ１１Ａの信号電圧レベルと若干異なる例えば±１．１Ｖの信号電圧レベルを有するバイポーラ２値の出力信号Ｓ１５ａとその反転出力信号Ｓ１５ｂを出力する。
（６）差動ドライバ１６Ａは、１ビットのビット情報信号Ｂ６に応答して、差動ドライバ１２Ａの信号電圧レベルと若干異なる例えば±２．２Ｖの信号電圧レベルを有するバイポーラ２値の出力信号Ｓ１６ａとその反転出力信号Ｓ１６ｂを出力する。
【００２９】
図９において、出力信号Ｓ１１ａと出力信号Ｓ１２ａと反転出力信号Ｓ１５ｂと反転出力信号Ｓ１５ｂとは合成された後、信号線３１に送信される。また、反転出力信号Ｓ１１ｂと反転出力信号Ｓ１２ｂと出力信号Ｓ１３ａと出力信号Ｓ１４ａとは合成された後、信号線３２に送信される。さらに、反転出力信号Ｓ１３ｂと反転出力信号Ｓ１４ｂと出力信号Ｓ１５ａと出力信号Ｓ１６ａとは合成された後、信号線３３に送信される。
【００３０】
図１２及び図１３は図９の多重差動伝送システムにおいて伝送されるビット情報信号Ｂ１−Ｂ６と、信号受信機２０Ａの終端抵抗４１，４２，４３によって発生される終端電圧Ｖ１，Ｖ２，Ｖ３との関係を示す図である。
【００３１】
復号処理器２５は、図１２及び図１３の情報テーブルを予め格納してなるテーブルメモリ２５ａを内蔵する。復号処理器２５は、テーブルメモリ２５ｂ内のテーブルを参照して、各Ａ／Ｄ変換器２１，２２，２３から入力される終端電圧Ｖ１，Ｖ２，Ｖ３に基づいて、６ビットのビット情報信号Ｂ１−Ｂ６を判定してその判定結果のビット情報信号Ｂ１−Ｂ６を出力する。なお、復号処理器２５におけるビット情報の判定においては、入力される各終端電圧Ｖ１−Ｖ６が例えば図１２及び図１３の終端電圧値の±１０％の範囲内（この誤差範囲は、差動ドライバ１１，１２と差動ドライバ１３との信号電圧レベルの差に応じて決定される。）にその値に実質的に一致するとして判定を行う。
【００３２】
以上説明したように、本実施形態によれば、差動ドライバ１１Ａ−１６Ａにより３本の信号線３１，３２，３３に重畳して各出力信号及び反転出力信号を送信したときに、各隣接する信号線に接続された終端抵抗４１，４２，４３に現れる終端電圧Ｖ１，Ｖ２，Ｖ３は、６ビットのビット情報信号の２６状態に依存してすべて異なる電圧値となり、その終端電圧値の組み合わせから、各Ａ／Ｄ変換器２１，２２，２３により検出された終端電圧Ｖ１，Ｖ２，Ｖ３に基づいて元のビット情報信号Ｂ１−Ｂ６を復号することができる。また、信号伝送路３０の各信号線３１，３２，３３に加わる電圧は、いずれのビット情報を伝送する場合においてもトータルで０となり、各信号線３１，３２，３３から輻射されるノイズが互いに打ち消しあうため、通常の差動伝送方法と同様にノイズの少ない伝送が可能である。
【００３３】
なお、第２の実施形態においては、各差動ドライバ１１Ａ−１６Ａの信号電圧レベルは上記の値に限定されず、以下の条件であればよい。
（１）差動ドライバ１２Ａ，１４Ａの信号電圧レベルは、差動ドライバ１１Ａ，１３Ａの信号電圧レベルから所定の第１の差分電圧ΔＶｄ１だけ異なるように設定されてもよい。
（２）差動ドライバ１５Ａの信号電圧レベルは、差動ドライバ１１Ａ，１３Ａの信号電圧レベルから所定の第２の差分電圧ΔＶｄ２（ここで、ΔＶｄ２＜ΔＶｄ１）だけ異なるように設定されてもよい。
（３）差動ドライバ１６Ａの信号電圧レベルは、差動ドライバ１２Ａ，１４Ａの信号電圧レベルから所定の第３の差分電圧ΔＶｄ３（ここで、ΔＶｄ２＜ΔＶｄ３＜ΔＶｄ１）だけ異なるように設定されてもよい。
【００３４】
また、好ましくは、
（１）差動ドライバ１２Ａ，１４Ａの信号電圧レベルは、差動ドライバ１１Ａ，１３Ａの信号電圧レベルから所定の第１の差分電圧ΔＶｄ１だけ高くなるように設定されてもよい。
（２）差動ドライバ１５Ａの信号電圧レベルは、差動ドライバ１１Ａ，１３Ａの信号電圧レベルから所定の第２の差分電圧ΔＶｄ２（ここで、ΔＶｄ２＜ΔＶｄ１）だけ高くなるように設定されてもよい。
（３）差動ドライバ１６Ａの信号電圧レベルは、差動ドライバ１２Ａ，１４Ａの信号電圧レベルから所定の第３の差分電圧ΔＶｄ３（ここで、ΔＶｄ２＜ΔＶｄ３＜ΔＶｄ１）だけ高くなるように設定されてもよい。
【００３５】
第２の実施形態においては、
（１）差動ドライバ１１Ａ，１３Ａの信号電圧レベル＝±１；
（２）差動ドライバ１２Ａ，１４Ａの信号電圧レベル＝±２；
（３）差動ドライバ１５Ａの信号電圧レベル＝±１．１；
（４）差動ドライバ１６Ａの信号電圧レベル＝±２．２；
であるが、例えば、
（１）差動ドライバ１１Ａ，１３Ａの信号電圧レベル＝±１；
（２）差動ドライバ１２Ａ，１４Ａの信号電圧レベル＝±３；
（３）差動ドライバ１５Ａの信号電圧レベル＝±１．１；
（４）差動ドライバ１６Ａの信号電圧レベル＝±３．３；
もしくは、
（１）差動ドライバ１１Ａ，１３Ａの信号電圧レベル＝±２；
（２）差動ドライバ１２Ａ，１４Ａの信号電圧レベル＝±３；
（３）差動ドライバ１５Ａの信号電圧レベル＝±２．２；
（４）差動ドライバ１６Ａの信号電圧レベル＝±３．３；
であってもよい。
【産業上の利用可能性】
【００３６】
以上詳述したように、本発明に係る多重差動伝送システムによれば、６ビットのビット情報信号を３本の信号線を用いて差動伝送でき、ノイズの増加を抑えた状態で、かつ、従来技術に比較して少ない配線で多ビットのビット情報信号の差動伝送が可能となる。特に、本発明に係る多重差動伝送システムは、従来技術に比較してより高画質を実現するためのディスプレイ用の多ビットのデータ伝送や、小型化が必要な機器における高速伝送システムとして利用可能である。
【図面の簡単な説明】
【００３７】
【図１】本発明の第１の実施形態に係る多重差動伝送システムの構成を示すブロック図である。
【図２】図１の差動ドライバ１１，１２の出力信号Ｓ１１ａ，Ｓ１１ｂ，Ｓ１２ａ，Ｓ１２ｂの信号波形と、電流方向又は信号電圧の極性の定義と、割り当てられるビット情報の関係を示す波形図である。
【図３】図１の差動ドライバ１３の出力信号Ｓ１３ａ，Ｓ１３ｂの信号波形と、電流方向又は信号電圧の極性の定義と、割り当てられるビット情報の関係を示す波形図である。
【図４】図１の差動ドライバ１３において入力されるビット情報信号Ｂ１，Ｂ２と出力信号Ｓ１１ａ，Ｓ１１ｂとの関係を示す図である。
【図５】図１の差動ドライバ１４において入力されるビット情報信号Ｂ３，Ｂ４と出力信号Ｓ１２ａ，Ｓ１２ｂとの関係を示す図である。
【図６】図１の差動ドライバ１５において入力されるビット情報信号Ｂ５，Ｂ６と出力信号Ｓ１３ａ，Ｓ１３ｂとの関係を示す図である。
【図７】図１の多重差動伝送システムにおいて伝送されるビット情報信号Ｂ１−Ｂ６と、信号受信機２０の終端抵抗４１，４２，４３によって発生される終端電圧Ｖ１，Ｖ２，Ｖ３との関係の第１の部分を示す図である。
【図８】図１の多重差動伝送システムにおいて伝送されるビット情報信号Ｂ１−Ｂ６と、信号受信機２０の終端抵抗４１，４２，４３によって発生される終端電圧Ｖ１，Ｖ２，Ｖ３との関係の第２の部分を示す図である。
【図９】本発明の第２の実施形態に係る多重差動伝送システムの構成を示すブロック図である。
【図１０】図９の差動ドライバ１１Ａ，１２Ａ，１３Ａ，１４Ａの出力信号Ｓ１１ａ，Ｓ１１ｂ，Ｓ１２ａ，Ｓ１２ｂ，Ｓ１３ａ，Ｓ１３ｂ，Ｓ１４ａ，Ｓ１４ｂの信号波形と割り当てビット情報との関係を示す波形図である。
【図１１】図９の差動ドライバ１５Ａ，１６Ａの出力信号Ｓ１５ａ，Ｓ１５ｂ，Ｓ１６ａ，Ｓ１６ｂの信号波形と割り当てビット情報との関係を示す波形図である。
【図１２】図９の多重差動伝送システムにおいて伝送されるビット情報信号Ｂ１−Ｂ６と、信号受信機２０Ａの終端抵抗４１，４２，４３によって発生される終端電圧Ｖ１，Ｖ２，Ｖ３との関係の第１の部分を示す図である。
【図１３】図９の多重差動伝送システムにおいて伝送されるビット情報信号Ｂ１−Ｂ６と、信号受信機２０Ａの終端抵抗４１，４２，４３によって発生される終端電圧Ｖ１，Ｖ２，Ｖ３との関係の第２の部分を示す図である。
【符号の説明】
【００３８】
１０，１０Ａ…信号送信機、
１１，１２，１３，１４，１５，１６，１１Ａ，１２Ａ，１３Ａ，１４Ａ，１５Ａ，１６Ａ…差動ドライバ、
２０，２０Ａ…信号受信機、
２１，２２，２３…Ａ／Ｄ変換器、
２４…クロック再生回路、
２５…復号処理器、
２５ａ，２５ｂ…テーブルメモリ、
３０…信号伝送路、
３１，３２，３３…信号線、
４１，４２，４３…終端抵抗。
【技術分野】
【０００１】
本発明は、複数ビットのビット情報信号を少ない本数の信号線にてなる信号伝送路を用いて伝送する多重差動伝送システムに関する。
【背景技術】
【０００２】
近年、液晶テレビやプラズマテレビに代表されるフラットパネルディスプレイにおいて、ＶＧＡ(Video Graphics Array)からＸＧＡ(eXtended Graphics Array)へと高画質となるに従い、画像情報を転送する信号速度は高速化が進んでいる。そこで、高速デジタル・データ伝送の装置として、低振幅の差動伝送装置が用いられるようになった。
【０００３】
この差動伝送装置は、１本の平衡ケーブルか、プリント基板上に形成された２本の配線パターンを通じて、互いに逆相の信号を送る伝送装置である。特徴としては、低ノイズ、外来ノイズに対する強耐性、低電圧振幅、高速データ伝送などがあり、高速伝送の手法として、特にディスプレイの分野において導入が進んでいる。
【０００４】
【特許文献１】特許第３５０７６８７号公報。
【特許文献２】特開平４−２３０１４７号公報。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
差動伝送装置は、通常のシングルエンド伝送装置に比べ、上述したような高速伝送における多くのメリットを有する。しかし、１ビットのデータ伝送に２本の信号線を必要とするため、多ビットのデータ伝送を実現するには、信号線の本数が多くなり、プリント基板上の信号線の配線領域が大きくなるなどの問題を有していた。このため、今後更なる高速伝送を実現してゆく上での大きな課題となっていた。
【０００６】
この課題に関して、例えば、特許文献１で示されているデータ伝送システムでは、３本の信号線を用いて、１本の信号線を相補データ線として用いることで、２ビットのデータ伝送を３本の信号線（従来技術に係る差動伝送装置では４本の信号線が必要である。）で実現し、信号線の本数の削減を達成しているが、３本の信号線を伝送する伝送信号の平衡がとれておらず、通常の差動伝送方法に比べて輻射ノイズが大きくなるなどの問題点があった。
【０００７】
また、特許文献２では３本の信号線で３ビットのビット情報信号の差動伝送を行っているが、３つ全ての差動ドライバの出力信号が異ならなければならないといった制限や、３つ全てのビットが０及び１の状態を伝送することができず、３ビット（８状態）から３つ全てのビットが０及び１の状態を除いた６状態しか伝送できないため、実使用にあたっては大きな問題点があった。
【０００８】
本発明の目的は以上の問題点を解決し、ノイズの発生を抑え、かつ更なる信号線の本数の削減を実現すべく、３本の信号線を用いて６ビットのビット情報信号を伝送可能な多重差動伝送システム、並びにそのための信号送信機及び信号受信機を提供することにある。
【課題を解決するための手段】
【０００９】
第１の発明に係る信号送信機は、信号送信機と、信号受信機と、上記信号送信機と上記信号受信機とを接続する第１、第２及び第３の信号線にてなる信号伝送路とを備えた多重差動伝送システムのための信号送信機において、
２ビットの第１のビット情報信号に応答して、所定の第１の信号電圧レベルを有するバイポーラ４値の第１出力信号と、上記第１出力信号の位相反転信号である反転第１出力信号とを発生する第１の差動ドライバと、
２ビットの第２のビット情報信号に応答して、上記第１の信号電圧レベルを有するバイポーラ４値の第２出力信号と、上記第２出力信号の位相反転信号である反転第２出力信号とを発生する第２の差動ドライバと、
２ビットの第３のビット情報信号に応答して、上記第１の信号電圧レベルとは異なる第２の信号電圧レベルを有するバイポーラ４値の第３出力信号と、上記第３出力信号の位相反転信号である反転第２出力信号とを発生する第３の差動ドライバとを備え、
上記第１出力信号と上記反転第３出力信号とは合成された後、上記第１信号線に送信され、
上記第２出力信号と上記反転第１出力信号とは合成された後、上記第２信号線に送信され、
上記第３出力信号と上記反転第２出力信号とは合成された後、上記第３信号線に送信されたことを特徴とする。
【００１０】
第２の発明に係る信号受信機は、上記信号送信機から第１、第２及び第３の信号線にてなる信号伝送路を介して受信される３つの出力信号を受信する信号受信機であって、
上記第１の信号線と上記第２の信号線との間に接続された第１の終端抵抗と、
上記第２の信号線と上記第３の信号線との間に接続された第２の終端抵抗と、
上記第３の信号線と上記第１の信号線との間に接続された第３の終端抵抗と、
上記第１の終端抵抗によって発生される第１の終端電圧と、上記第２の終端抵抗によって発生される第２の終端電圧と、上記第３の終端抵抗によって発生される第３の終端電圧とに基づいて、上記第１、第２及び第３のビット情報信号を復号して出力する復号処理手段とを備えたことを特徴とする。
【００１１】
第３の発明に係る多重差動伝送システムは、第１の発明に係る信号送信機と、第２の発明に係る信号受信機とを備えたことを特徴とする。
【００１２】
第４の発明に係る信号送信機は、信号送信機と、信号受信機と、上記信号送信機と上記信号受信機とを接続する第１、第２及び第３の信号線にてなる信号伝送路とを備えた多重差動伝送システムのための信号送信機において、
１ビットの第１のビット情報信号に応答して、所定の第１の信号電圧レベルを有するバイポーラ２値の第１出力信号と、上記第１出力信号の位相反転信号である反転第１出力信号とを発生する第１の差動ドライバと、
１ビットの第２のビット情報信号に応答して、上記第１の信号電圧レベルとは第１の差分電圧だけ異なる所定の第２の信号電圧レベルを有するバイポーラ２値の第２出力信号と、上記第２出力信号の位相反転信号である反転第２出力信号とを発生する第２の差動ドライバと、
１ビットの第３のビット情報信号に応答して、上記第１の信号電圧レベルを有するバイポーラ２値の第３出力信号と、上記第３出力信号の位相反転信号である反転第３出力信号とを発生する第３の差動ドライバと、
１ビットの第４のビット情報信号に応答して、上記第２の信号電圧レベルを有するバイポーラ２値の第４出力信号と、上記第４出力信号の位相反転信号である反転第４出力信号とを発生する第４の差動ドライバと、
１ビットの第５のビット情報信号に応答して、上記第１の信号電圧レベルとは、上記第１の差分電圧よりも小さい第２の差分電圧だけ異なる所定の第３の信号電圧レベルを有するバイポーラ２値の第５出力信号と、上記第５出力信号の位相反転信号である反転第５出力信号とを発生する第５の差動ドライバと、
１ビットの第６のビット情報信号に応答して、上記第２の信号電圧レベルとは、上記第１の差分電圧よりも小さくかつ上記第２の差分電圧よりも大きい第３の差分電圧だけ異なる所定の第４の信号電圧レベルを有するバイポーラ２値の第６出力信号と、上記第６出力信号の位相反転信号である反転第６出力信号とを発生する第６の差動ドライバとを備え、
上記第１出力信号と上記第２出力信号と上記反転第５出力信号と上記反転第６出力信号とは合成された後、上記第１信号線に送信され、
上記反転第１出力信号と上記反転第２出力信号と上記第３出力信号と上記第４出力信号とは合成された後、上記第２信号線に送信され、
上記反転第３出力信号と上記反転第４出力信号と上記第５出力信号と上記第６出力信号とは合成された後、上記第３信号線に送信されたことを特徴とする。
【００１３】
第５の発明に係る信号受信機は、上記信号送信機から第１、第２及び第３の信号線にてなる信号伝送路を介して受信される３つの出力信号を受信する信号受信機であって、
上記第１の信号線と上記第２の信号線との間に接続された第１の終端抵抗と、
上記第２の信号線と上記第３の信号線との間に接続された第２の終端抵抗と、
上記第３の信号線と上記第１の信号線との間に接続された第３の終端抵抗と、
上記第１の終端抵抗によって発生される第１の終端電圧と、上記第２の終端抵抗によって発生される第２の終端電圧と、上記第３の終端抵抗によって発生される第３の終端電圧とに基づいて、上記第１乃至第６のビット情報信号を復号して出力する復号処理手段とを備えたことを特徴とする。
【００１４】
第６の発明に係る多重差動伝送システムは、第４の発明に係る信号送信機と、第５の発明に係る信号受信機とを備えたことを特徴とする。
【発明の効果】
【００１５】
従って、本発明に係る多重差動伝送システムによれば、６ビットのビット情報信号を３本の信号線を用いて差動伝送でき、ノイズの増加を抑えた状態で、かつ、従来技術に比較して少ない配線で多ビットのビット情報信号の差動伝送が可能となる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
【００１７】
第１の実施形態．
図１は本発明の第１の実施形態に係る多重差動伝送システムの構成を示すブロック図である。図１において、多重差動伝送システムは、信号送信機１０と、信号受信機２０と、これらを接続しかつ３本の信号線３１，３２，３３にてなる信号伝送路３０とを備えて構成される。
【００１８】
図２は図１の差動ドライバ１１，１２の出力信号Ｓ１１ａ，Ｓ１１ｂ，Ｓ１２ａ，Ｓ１２ｂの信号波形と、電流方向又は信号電圧の極性の定義と、割り当てられるビット情報の関係を示す波形図である。また、図３は図１の差動ドライバ１３の出力信号Ｓ１３ａ，Ｓ１３ｂの信号波形と、電流方向又は信号電圧の極性の定義と、割り当てられるビット情報の関係を示す波形図である。さらに、図４は図１の差動ドライバ１３において入力されるビット情報信号Ｂ１，Ｂ２と出力信号Ｓ１１ａ，Ｓ１１ｂとの関係を示す図である。図５は図１の差動ドライバ１４において入力されるビット情報信号Ｂ３，Ｂ４と出力信号Ｓ１２ａ，Ｓ１２ｂとの関係を示す図である。図６は図１の差動ドライバ１５において入力されるビット情報信号Ｂ５，Ｂ６と出力信号Ｓ１３ａ，Ｓ１３ｂとの関係を示す図である。
【００１９】
図１において、信号送信機１０は、
（ａ）パラレル２ビットのビット情報信号Ｂ１，Ｂ２に応答して、図２及び図４に示すように、例えば＋２Ｖ，＋１Ｖ，−１Ｖ，−２Ｖの信号電圧レベルを有するバイポーラ４値の出力信号Ｓ１１ａと、その位相反転信号である反転出力信号Ｓ１１ｂとを出力する差動ドライバ１１と、
（ｂ）パラレル２ビットのビット情報信号Ｂ３，Ｂ４に応答して、図２及び図５に示すように、差動ドライバ１１と同様の信号電圧レベルを有するバイポーラ４値の出力信号Ｓ１２ａと、その位相反転信号である反転出力信号Ｓ１２ｂとを出力する差動ドライバ１２と、
（ｃ）パラレル２ビットのビット情報信号Ｂ５，Ｂ６に応答して、図３及び図６に示すように、差動ドライバ１１，１２とは若干異なる信号電圧レベルである例えば＋２．２Ｖ，＋１．１Ｖ，−１．１Ｖ，−２．２Ｖの信号電圧レベルを有するバイポーラ４値の出力信号Ｓ１３ａと、その位相反転信号である反転出力信号Ｓ１３ｂとを出力する差動ドライバ１３とを備えて構成される。
【００２０】
出力信号Ｓ１１ａと反転出力信号Ｓ１３ｂとは合成された後、信号線３１を介して信号受信機２０に送信され、出力信号Ｓ１２ａと反転出力信号Ｓ１１ｂとは合成された後、信号線３２を介して信号受信機２０に送信され、出力信号Ｓ１３ａと反転出力信号Ｓ１２ｂとは合成された後、信号線３３を介して信号受信機２０に送信される。ここで、各差動ドライバ１１，１２，１３は入力されるビット情報信号Ｂ１−Ｂ６と同期するクロックに同期して出力信号Ｓ１１ａ−Ｓ１６ａ及びその反転出力信号Ｓ１１ｂ−Ｓ１６ｂを出力する。
【００２１】
信号受信機２０は、３個のＡ／Ｄ変換器２１，２２，２３と、クロック再生回路２４と、テーブルメモリ２５ａを有し例えばＣＰＵ又はＤＳＰにてなる復号処理器２５と、３個の終端抵抗４１，４２，４３とを備えて構成される。ここで、各信号線３１，３２，３３の信号受信機２０側の電圧をＶｓ１，Ｖｓ２，Ｖｓ３とする。また、信号線３１と信号線３２との間に抵抗値Ｒ１を有する終端抵抗４１が接続され、信号線３２と信号線３３との間に抵抗値Ｒ２を有する終端抵抗４２が接続され、信号線３３と信号線３１との間に抵抗値Ｒ３を有する終端抵抗４３が接続される。終端抵抗４１により発生される終端電圧Ｖ１はＡ／Ｄ変換器２１によりＡ／Ｄ変換された後、復号処理器２５に出力される。また、終端抵抗４２により発生される終端電圧Ｖ２はＡ／Ｄ変換器２２によりＡ／Ｄ変換された後、復号処理器２５に出力される。さらに、終端抵抗４３により発生される終端電圧Ｖ３はＡ／Ｄ変換器２３によりＡ／Ｄ変換された後、復号処理器２５に出力される。クロック再生回路２４は例えば立ち上がりエッジ検出回路とＰＬＬ回路とを備えて構成され、信号線３１，３２，３３
により伝送された各信号の立ち上がりエッジを検出し、その検出結果に同期して所定の周波数を有するクロックを発生してＡ／Ｄ変換器２１，２２，２３及び復号処理器２５に出力する。
【００２２】
図７及び図８は図１の多重差動伝送システムにおいて伝送されるビット情報信号Ｂ１−Ｂ６と、信号受信機２０の終端抵抗４１，４２，４３によって発生される終端電圧Ｖ１，Ｖ２，Ｖ３との関係を示す図である。復号処理器２５は、図７及び図８の情報テーブルを予め格納してなるテーブルメモリ２５ａを内蔵する。復号処理器２５は、テーブルメモリ２５ａ内のテーブルを参照して、各Ａ／Ｄ変換器２１，２２，２３から入力される終端電圧Ｖ１，Ｖ２，Ｖ３に基づいて、６ビットのビット情報信号Ｂ１−Ｂ６を判定してその判定結果のビット情報信号Ｂ１−Ｂ６を出力する。なお、復号処理器２５におけるビット情報の判定においては、入力される各終端電圧Ｖ１−Ｖ６が例えば図７及び図８の終端電圧値の±１０％の範囲内（この誤差範囲は、差動ドライバ１１，１２と差動ドライバ１３との信号電圧レベルの差に応じて決定される。）にその値に実質的に一致するとして判定を行う。
【００２３】
以上説明したように、本実施形態によれば、差動ドライバ１１，１２，１３により３本の信号線３１，３２，３３に重畳して各出力信号及び反転出力信号を送信したときに、各隣接する信号線に接続された終端抵抗４１，４２，４３に現れる終端電圧Ｖ１，Ｖ２，Ｖ３は、６ビットのビット情報信号の２６状態に依存してすべて異なる電圧値となり、その終端電圧値の組み合わせから、各Ａ／Ｄ変換器２１，２２，２３により検出された終端電圧Ｖ１，Ｖ２，Ｖ３に基づいて元のビット情報信号Ｂ１−Ｂ６を復号することができる。また、信号伝送路３０の各信号線３１，３２，３３に加わる電圧は、いずれのビット情報を伝送する場合においてもトータルで０となり、各信号線３１，３２，３３から輻射されるノイズが互いに打ち消しあうため、通常の差動伝送方法と同様にノイズの少ない伝送が可能である。
【００２４】
なお、第１の実施形態においては、差動ドライバ１１，１２は実質的に同一の信号電圧レベルを有するバイポーラ４値の出力信号及び反転出力信号を出力する一方、差動ドライバ１３は差動ドライバ１１，１２とは異なる信号電圧レベルを有するバイポーラ４値の出力信号及び反転出力信号を出力するものであればよい。また、好ましくは、差動ドライバ１３は差動ドライバ１１，１２の信号電圧レベルよりも高い信号電圧レベルを有するバイポーラ４値の出力信号及び反転出力信号を出力する。
【００２５】
第１の実施形態においては、
（１）差動ドライバ１１，１２，１３，１４の信号電圧レベル＝±１，±２；
（２）差動ドライバ１５，１６の信号電圧レベル＝±１．１，±２．２；
であるが、例えば、
（１）差動ドライバ１１，１２，１３，１４の信号電圧レベル＝±１，±３；
（２）差動ドライバ１５，１６の信号電圧レベル＝±１．１，±３．３；
もしくは、
（１）差動ドライバ１１，１２，１３，１４の信号電圧レベル＝±２，±３；
（２）差動ドライバ１５，１６の信号電圧レベル＝±２．２，±３．３；
であってもよい。
【００２６】
第２の実施形態．
図９は本発明の第２の実施形態に係る多重差動伝送システムの構成を示すブロック図である。第２の実施形態に係る多重差動伝送システムは、第１の実施形態と比較して、以下の点が異なる。
（１）それぞれ２ビットのビット情報信号に応答して１対の出力信号及び反転出力信号を出力する３個の差動ドライバ１１，１２，１３を備えた信号受信機１０に代えて、それぞれ１ビットのビット情報信号に応答して１対の出力信号及び反転出力信号を出力する６個の差動ドライバ１１Ａ，１２Ａ，１３Ａ，１４Ａ，１５Ａ，１６Ａを備えた信号受信機１０Ａを備えたこと。
（２）信号受信機２０に代えて、信号受信機２０Ａを備え、信号受信機２０Ａは、テーブルメモリ２５ａのテーブルとは異なるテーブルを有するテーブルメモリ２５ｂを備えた復号処理器２５を含むこと。
以下、上記相違点について詳細説明する。
【００２７】
図１０は図９の差動ドライバ１１Ａ，１２Ａ，１３Ａ，１４Ａの出力信号Ｓ１１ａ，Ｓ１１ｂ，Ｓ１２ａ，Ｓ１２ｂ，Ｓ１３ａ，Ｓ１３ｂ，Ｓ１４ａ，Ｓ１４ｂの信号波形と割り当てビット情報との関係を示す波形図である。また、図１１は図９の差動ドライバ１５Ａ，１６Ａの出力信号Ｓ１５ａ，Ｓ１５ｂ，Ｓ１６ａ，Ｓ１６ｂの信号波形と割り当てビット情報との関係を示す波形図である。
【００２８】
図９の信号送信機１０Ａにおいて、
（１）差動ドライバ１１Ａは、１ビットのビット情報信号Ｂ１に応答して、例えば±１Ｖの信号電圧レベルを有するバイポーラ２値の出力信号Ｓ１１ａとその反転出力信号Ｓ１１ｂを出力する。
（２）差動ドライバ１２Ａは、１ビットのビット情報信号Ｂ２に応答して、差動ドライバ１１Ａの信号電圧レベルの２倍（例えば３以上の自然数倍であってもよい。）である例えば±２Ｖの信号電圧レベルを有するバイポーラ２値の出力信号Ｓ１２ａとその反転出力信号Ｓ１２ｂを出力する。
（３）差動ドライバ１３Ａは、１ビットのビット情報信号Ｂ３に応答して、差動ドライバ１１Ａと同様に、例えば±１Ｖの信号電圧レベルを有するバイポーラ２値の出力信号Ｓ１３ａとその反転出力信号Ｓ１３ｂを出力する。
（４）差動ドライバ１４Ａは、１ビットのビット情報信号Ｂ４に応答して、差動ドライバ１２Ａと同様に、例えば±２Ｖの信号電圧レベルを有するバイポーラ２値の出力信号Ｓ１４ａとその反転出力信号Ｓ１４ｂを出力する。
（５）差動ドライバ１５Ａは、１ビットのビット情報信号Ｂ５に応答して、差動ドライバ１１Ａの信号電圧レベルと若干異なる例えば±１．１Ｖの信号電圧レベルを有するバイポーラ２値の出力信号Ｓ１５ａとその反転出力信号Ｓ１５ｂを出力する。
（６）差動ドライバ１６Ａは、１ビットのビット情報信号Ｂ６に応答して、差動ドライバ１２Ａの信号電圧レベルと若干異なる例えば±２．２Ｖの信号電圧レベルを有するバイポーラ２値の出力信号Ｓ１６ａとその反転出力信号Ｓ１６ｂを出力する。
【００２９】
図９において、出力信号Ｓ１１ａと出力信号Ｓ１２ａと反転出力信号Ｓ１５ｂと反転出力信号Ｓ１５ｂとは合成された後、信号線３１に送信される。また、反転出力信号Ｓ１１ｂと反転出力信号Ｓ１２ｂと出力信号Ｓ１３ａと出力信号Ｓ１４ａとは合成された後、信号線３２に送信される。さらに、反転出力信号Ｓ１３ｂと反転出力信号Ｓ１４ｂと出力信号Ｓ１５ａと出力信号Ｓ１６ａとは合成された後、信号線３３に送信される。
【００３０】
図１２及び図１３は図９の多重差動伝送システムにおいて伝送されるビット情報信号Ｂ１−Ｂ６と、信号受信機２０Ａの終端抵抗４１，４２，４３によって発生される終端電圧Ｖ１，Ｖ２，Ｖ３との関係を示す図である。
【００３１】
復号処理器２５は、図１２及び図１３の情報テーブルを予め格納してなるテーブルメモリ２５ａを内蔵する。復号処理器２５は、テーブルメモリ２５ｂ内のテーブルを参照して、各Ａ／Ｄ変換器２１，２２，２３から入力される終端電圧Ｖ１，Ｖ２，Ｖ３に基づいて、６ビットのビット情報信号Ｂ１−Ｂ６を判定してその判定結果のビット情報信号Ｂ１−Ｂ６を出力する。なお、復号処理器２５におけるビット情報の判定においては、入力される各終端電圧Ｖ１−Ｖ６が例えば図１２及び図１３の終端電圧値の±１０％の範囲内（この誤差範囲は、差動ドライバ１１，１２と差動ドライバ１３との信号電圧レベルの差に応じて決定される。）にその値に実質的に一致するとして判定を行う。
【００３２】
以上説明したように、本実施形態によれば、差動ドライバ１１Ａ−１６Ａにより３本の信号線３１，３２，３３に重畳して各出力信号及び反転出力信号を送信したときに、各隣接する信号線に接続された終端抵抗４１，４２，４３に現れる終端電圧Ｖ１，Ｖ２，Ｖ３は、６ビットのビット情報信号の２６状態に依存してすべて異なる電圧値となり、その終端電圧値の組み合わせから、各Ａ／Ｄ変換器２１，２２，２３により検出された終端電圧Ｖ１，Ｖ２，Ｖ３に基づいて元のビット情報信号Ｂ１−Ｂ６を復号することができる。また、信号伝送路３０の各信号線３１，３２，３３に加わる電圧は、いずれのビット情報を伝送する場合においてもトータルで０となり、各信号線３１，３２，３３から輻射されるノイズが互いに打ち消しあうため、通常の差動伝送方法と同様にノイズの少ない伝送が可能である。
【００３３】
なお、第２の実施形態においては、各差動ドライバ１１Ａ−１６Ａの信号電圧レベルは上記の値に限定されず、以下の条件であればよい。
（１）差動ドライバ１２Ａ，１４Ａの信号電圧レベルは、差動ドライバ１１Ａ，１３Ａの信号電圧レベルから所定の第１の差分電圧ΔＶｄ１だけ異なるように設定されてもよい。
（２）差動ドライバ１５Ａの信号電圧レベルは、差動ドライバ１１Ａ，１３Ａの信号電圧レベルから所定の第２の差分電圧ΔＶｄ２（ここで、ΔＶｄ２＜ΔＶｄ１）だけ異なるように設定されてもよい。
（３）差動ドライバ１６Ａの信号電圧レベルは、差動ドライバ１２Ａ，１４Ａの信号電圧レベルから所定の第３の差分電圧ΔＶｄ３（ここで、ΔＶｄ２＜ΔＶｄ３＜ΔＶｄ１）だけ異なるように設定されてもよい。
【００３４】
また、好ましくは、
（１）差動ドライバ１２Ａ，１４Ａの信号電圧レベルは、差動ドライバ１１Ａ，１３Ａの信号電圧レベルから所定の第１の差分電圧ΔＶｄ１だけ高くなるように設定されてもよい。
（２）差動ドライバ１５Ａの信号電圧レベルは、差動ドライバ１１Ａ，１３Ａの信号電圧レベルから所定の第２の差分電圧ΔＶｄ２（ここで、ΔＶｄ２＜ΔＶｄ１）だけ高くなるように設定されてもよい。
（３）差動ドライバ１６Ａの信号電圧レベルは、差動ドライバ１２Ａ，１４Ａの信号電圧レベルから所定の第３の差分電圧ΔＶｄ３（ここで、ΔＶｄ２＜ΔＶｄ３＜ΔＶｄ１）だけ高くなるように設定されてもよい。
【００３５】
第２の実施形態においては、
（１）差動ドライバ１１Ａ，１３Ａの信号電圧レベル＝±１；
（２）差動ドライバ１２Ａ，１４Ａの信号電圧レベル＝±２；
（３）差動ドライバ１５Ａの信号電圧レベル＝±１．１；
（４）差動ドライバ１６Ａの信号電圧レベル＝±２．２；
であるが、例えば、
（１）差動ドライバ１１Ａ，１３Ａの信号電圧レベル＝±１；
（２）差動ドライバ１２Ａ，１４Ａの信号電圧レベル＝±３；
（３）差動ドライバ１５Ａの信号電圧レベル＝±１．１；
（４）差動ドライバ１６Ａの信号電圧レベル＝±３．３；
もしくは、
（１）差動ドライバ１１Ａ，１３Ａの信号電圧レベル＝±２；
（２）差動ドライバ１２Ａ，１４Ａの信号電圧レベル＝±３；
（３）差動ドライバ１５Ａの信号電圧レベル＝±２．２；
（４）差動ドライバ１６Ａの信号電圧レベル＝±３．３；
であってもよい。
【産業上の利用可能性】
【００３６】
以上詳述したように、本発明に係る多重差動伝送システムによれば、６ビットのビット情報信号を３本の信号線を用いて差動伝送でき、ノイズの増加を抑えた状態で、かつ、従来技術に比較して少ない配線で多ビットのビット情報信号の差動伝送が可能となる。特に、本発明に係る多重差動伝送システムは、従来技術に比較してより高画質を実現するためのディスプレイ用の多ビットのデータ伝送や、小型化が必要な機器における高速伝送システムとして利用可能である。
【図面の簡単な説明】
【００３７】
【図１】本発明の第１の実施形態に係る多重差動伝送システムの構成を示すブロック図である。
【図２】図１の差動ドライバ１１，１２の出力信号Ｓ１１ａ，Ｓ１１ｂ，Ｓ１２ａ，Ｓ１２ｂの信号波形と、電流方向又は信号電圧の極性の定義と、割り当てられるビット情報の関係を示す波形図である。
【図３】図１の差動ドライバ１３の出力信号Ｓ１３ａ，Ｓ１３ｂの信号波形と、電流方向又は信号電圧の極性の定義と、割り当てられるビット情報の関係を示す波形図である。
【図４】図１の差動ドライバ１３において入力されるビット情報信号Ｂ１，Ｂ２と出力信号Ｓ１１ａ，Ｓ１１ｂとの関係を示す図である。
【図５】図１の差動ドライバ１４において入力されるビット情報信号Ｂ３，Ｂ４と出力信号Ｓ１２ａ，Ｓ１２ｂとの関係を示す図である。
【図６】図１の差動ドライバ１５において入力されるビット情報信号Ｂ５，Ｂ６と出力信号Ｓ１３ａ，Ｓ１３ｂとの関係を示す図である。
【図７】図１の多重差動伝送システムにおいて伝送されるビット情報信号Ｂ１−Ｂ６と、信号受信機２０の終端抵抗４１，４２，４３によって発生される終端電圧Ｖ１，Ｖ２，Ｖ３との関係の第１の部分を示す図である。
【図８】図１の多重差動伝送システムにおいて伝送されるビット情報信号Ｂ１−Ｂ６と、信号受信機２０の終端抵抗４１，４２，４３によって発生される終端電圧Ｖ１，Ｖ２，Ｖ３との関係の第２の部分を示す図である。
【図９】本発明の第２の実施形態に係る多重差動伝送システムの構成を示すブロック図である。
【図１０】図９の差動ドライバ１１Ａ，１２Ａ，１３Ａ，１４Ａの出力信号Ｓ１１ａ，Ｓ１１ｂ，Ｓ１２ａ，Ｓ１２ｂ，Ｓ１３ａ，Ｓ１３ｂ，Ｓ１４ａ，Ｓ１４ｂの信号波形と割り当てビット情報との関係を示す波形図である。
【図１１】図９の差動ドライバ１５Ａ，１６Ａの出力信号Ｓ１５ａ，Ｓ１５ｂ，Ｓ１６ａ，Ｓ１６ｂの信号波形と割り当てビット情報との関係を示す波形図である。
【図１２】図９の多重差動伝送システムにおいて伝送されるビット情報信号Ｂ１−Ｂ６と、信号受信機２０Ａの終端抵抗４１，４２，４３によって発生される終端電圧Ｖ１，Ｖ２，Ｖ３との関係の第１の部分を示す図である。
【図１３】図９の多重差動伝送システムにおいて伝送されるビット情報信号Ｂ１−Ｂ６と、信号受信機２０Ａの終端抵抗４１，４２，４３によって発生される終端電圧Ｖ１，Ｖ２，Ｖ３との関係の第２の部分を示す図である。
【符号の説明】
【００３８】
１０，１０Ａ…信号送信機、
１１，１２，１３，１４，１５，１６，１１Ａ，１２Ａ，１３Ａ，１４Ａ，１５Ａ，１６Ａ…差動ドライバ、
２０，２０Ａ…信号受信機、
２１，２２，２３…Ａ／Ｄ変換器、
２４…クロック再生回路、
２５…復号処理器、
２５ａ，２５ｂ…テーブルメモリ、
３０…信号伝送路、
３１，３２，３３…信号線、
４１，４２，４３…終端抵抗。
【特許請求の範囲】
【請求項１】
信号送信機と、信号受信機と、上記信号送信機と上記信号受信機とを接続する第１、第２及び第３の信号線にてなる信号伝送路とを備えた多重差動伝送システムのための信号送信機において、
２ビットの第１のビット情報信号に応答して、所定の第１の信号電圧レベルを有する第１出力信号と、上記第１出力信号の位相反転信号である反転第１出力信号とを発生する第１の差動ドライバと、
２ビットの第２のビット情報信号に応答して、上記第１の信号電圧レベルを有する第２出力信号と、上記第２出力信号の位相反転信号である反転第２出力信号とを発生する第２の差動ドライバと、
２ビットの第３のビット情報信号に応答して、上記第１の信号電圧レベルとは異なる第２の信号電圧レベルを有する第３出力信号と、上記第３出力信号の位相反転信号である反転第２出力信号とを発生する第３の差動ドライバとを備え、
上記第１出力信号と上記反転第３出力信号とは合成された後、上記第１信号線に送信され、
上記第２出力信号と上記反転第１出力信号とは合成された後、上記第２信号線に送信され、
上記第３出力信号と上記反転第２出力信号とは合成された後、上記第３信号線に送信されたことを特徴とする信号送信機。
【請求項２】
請求項１記載の信号送信機から第１、第２及び第３の信号線にてなる信号伝送路を介して受信される３つの出力信号を受信する信号受信機であって、
上記第１の信号線と上記第２の信号線との間に接続された第１の終端抵抗と、
上記第２の信号線と上記第３の信号線との間に接続された第２の終端抵抗と、
上記第３の信号線と上記第１の信号線との間に接続された第３の終端抵抗と、
上記第１の終端抵抗によって発生される第１の終端電圧と、上記第２の終端抵抗によって発生される第２の終端電圧と、上記第３の終端抵抗によって発生される第３の終端電圧とに基づいて、上記第１、第２及び第３のビット情報信号を復号して出力する復号処理手段とを備えたことを特徴とする信号受信機。
【請求項３】
請求項１記載の信号送信機と、
請求項２記載の信号受信機とを備えたことを特徴とする多重差動伝送システム。
【請求項１】
信号送信機と、信号受信機と、上記信号送信機と上記信号受信機とを接続する第１、第２及び第３の信号線にてなる信号伝送路とを備えた多重差動伝送システムのための信号送信機において、
２ビットの第１のビット情報信号に応答して、所定の第１の信号電圧レベルを有する第１出力信号と、上記第１出力信号の位相反転信号である反転第１出力信号とを発生する第１の差動ドライバと、
２ビットの第２のビット情報信号に応答して、上記第１の信号電圧レベルを有する第２出力信号と、上記第２出力信号の位相反転信号である反転第２出力信号とを発生する第２の差動ドライバと、
２ビットの第３のビット情報信号に応答して、上記第１の信号電圧レベルとは異なる第２の信号電圧レベルを有する第３出力信号と、上記第３出力信号の位相反転信号である反転第２出力信号とを発生する第３の差動ドライバとを備え、
上記第１出力信号と上記反転第３出力信号とは合成された後、上記第１信号線に送信され、
上記第２出力信号と上記反転第１出力信号とは合成された後、上記第２信号線に送信され、
上記第３出力信号と上記反転第２出力信号とは合成された後、上記第３信号線に送信されたことを特徴とする信号送信機。
【請求項２】
請求項１記載の信号送信機から第１、第２及び第３の信号線にてなる信号伝送路を介して受信される３つの出力信号を受信する信号受信機であって、
上記第１の信号線と上記第２の信号線との間に接続された第１の終端抵抗と、
上記第２の信号線と上記第３の信号線との間に接続された第２の終端抵抗と、
上記第３の信号線と上記第１の信号線との間に接続された第３の終端抵抗と、
上記第１の終端抵抗によって発生される第１の終端電圧と、上記第２の終端抵抗によって発生される第２の終端電圧と、上記第３の終端抵抗によって発生される第３の終端電圧とに基づいて、上記第１、第２及び第３のビット情報信号を復号して出力する復号処理手段とを備えたことを特徴とする信号受信機。
【請求項３】
請求項１記載の信号送信機と、
請求項２記載の信号受信機とを備えたことを特徴とする多重差動伝送システム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２００７−３１８８０７（Ｐ２００７−３１８８０７Ａ）
【公開日】平成１９年１２月６日（２００７．１２．６）
【国際特許分類】
【出願番号】特願２００７−２１４５２２（Ｐ２００７−２１４５２２）
【出願日】平成１９年８月２１日（２００７．８．２１）
【分割の表示】特願２００７−５３４９４８（Ｐ２００７−５３４９４８）の分割
【原出願日】平成１９年４月２５日（２００７．４．２５）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成１９年１２月６日（２００７．１２．６）
【国際特許分類】
【出願日】平成１９年８月２１日（２００７．８．２１）
【分割の表示】特願２００７−５３４９４８（Ｐ２００７−５３４９４８）の分割
【原出願日】平成１９年４月２５日（２００７．４．２５）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]