情報処理装置、情報処理システム、および情報処理方法、並びにコンピュータ・プログラム
【課題】リーダライタからのコマンドを受信して処理を実行する装置のコストダウン、小型化を実現する。
【解決手段】リーダライタとの通信処理を実行する通信処理部と、通信処理部と有線通信を実行するデータ処理部を有する情報処理装置において、通信処理部にメモリと、メモリに対するデータ書き込みおよび読み取り制御を実行する制御部を設定し、制御部がデータ読み取り要求を受信した場合、メモリからのデータ取得および通信デバイスに対する送信処理を実行し、データ書き込み要求を受信した場合、メモリに対するデータ格納と、データ処理部からの要求に応じたメモリからのデータ取得および出力処理を実行する。メモリとしてＦＩＦＯメモリを利用して、通信処理部内の処理を簡略化することで、情報処理装置全体のハードウェア資源を削減し装置のコストダウンおよび小型化を実現した。
【解決手段】リーダライタとの通信処理を実行する通信処理部と、通信処理部と有線通信を実行するデータ処理部を有する情報処理装置において、通信処理部にメモリと、メモリに対するデータ書き込みおよび読み取り制御を実行する制御部を設定し、制御部がデータ読み取り要求を受信した場合、メモリからのデータ取得および通信デバイスに対する送信処理を実行し、データ書き込み要求を受信した場合、メモリに対するデータ格納と、データ処理部からの要求に応じたメモリからのデータ取得および出力処理を実行する。メモリとしてＦＩＦＯメモリを利用して、通信処理部内の処理を簡略化することで、情報処理装置全体のハードウェア資源を削減し装置のコストダウンおよび小型化を実現した。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置、情報処理システム、および情報処理方法、並びにコンピュータ・プログラムに関する。さらに詳細には、通信処理および通信処理に伴うデータ処理を実行する情報処理装置、情報処理システム、および情報処理方法、並びにコンピュータ・プログラムに関する。
【背景技術】
【０００２】
ＩＣ回路とアンテナを備え非接触通信を可能としたＩＣカードや、ＩＣカード機能を備えた携帯端末が様々な分野で利用されている。ＩＣカードは、リーダライタに対して接触あるいは非接触で無線通信を行う。例えばＩＣカードとリーダライタ間の無線通信によりデータ転送を行い、各デバイスにおいてデータ書き込みや読み取りが行われる。なお、ＩＣカードとリーダライタ間の処理については、例えば特許文献１（特開２００６−１０８８８６号公報）に記載されている。
【０００３】
ＩＣカードとリーダライタの通信においては例えば以下のような処理が行われる。
リーダライタがコマンド（処理要求）パケットをＩＣカードに出力する。
コマンドパケットを受信したＩＣカードがコマンドに応じた処理を行う。
ＩＣカードは、処理の実行後にレスポンスパケットの返信を行う。
このような処理が行われる。
【０００４】
ＩＣカード機能を備えた装置としては、例えば携帯電話がすでに存在する。
【０００５】
上述の携帯電話装置を含め、従来においてＩＣカードの機能を電子機器に搭載する場合、リーダライタとの非接触通信を行う無線通信インタフェースと、該非接触通信のプロトコル処理や通信にかかるデータを処理するＣＰＵと、該ＣＰＵの作業領域となるメモリと、無線通信インタフェースを介した通信データを電子機器に渡す、あるいは電子機器からのデータを受領するための有線通信インタフェースを備えたサブシステムを構成するＩＣチップを搭載することが必要となる。
【０００６】
具体的には、例えば図１に示す構成が利用可能である。図１には、電子機器である情報処理装置１０と、リーダライタ１を示している。情報処理装置１０は、ＩＣカード機能を提供する通信処理部２０と装置本体部３０を有している。通信処理部２０はリーダライタ１との非接触通信を行うサブシステムである。装置本体部３０は情報処理装置１０の機能に応じたデータ処理を実行する。
【０００７】
通信処理部２０は、リーダライタ１との無線通信を行うためのアンテナ２１、無線通信インタフェース２２、通信処理部２０内で実行する処理の制御を行うＣＰＵ２３、装置本体部３０との有線通信を行うための有線通信インタフェース２４、ＣＰＵ２３における実行プログラムやパラメータ等を格納したプログラムメモリ２５、通信データ等を格納する不揮発性メモリ２６、ＣＰＵ２３の実行する処理などにおけるワーク領域等に使用するメモリとしてのＲＡＭ２７を有する。
【０００８】
装置本体部３０は、通信処理部２０との有線通信を行うための有線通信インタフェース３１、装置本体部３０内で実行する処理の制御を行うＣＰＵ３２、ＣＰＵ３２における実行プログラムやパラメータ等を格納したプログラムメモリ３３、電源断時にも保存の必要な様々なデータを格納する不揮発性メモリ３４、ＣＰＵ３２の処理におけるワーク領域等に使用するメモリとしてのＲＡＭ３５を有する。
【０００９】
この図１に示す構成によって、携帯電話、ＰＣ（ＰｅｒｓｏｎａｌＣｏｍｐｕｔｅｒ）など様々な電子機器に対してＩＣカード機能を付加することが可能となり、リーダライタとの通信可能な構成が実現される。すなわち、装置本体部３０が、通信処理部２０の提供するＩＣカード機能を介して、リーダライタ１と様々なデータを送受信可能な構成が実現される。
【００１０】
しかし、図１に示す構成から明らかなように、電子機器にＩＣカード機能を搭載する場合には、情報処理装置１０内に構成される通信処理部２０として、独自のＣＰＵと、プログラムメモリと、該ＣＰＵがアクセス可能なメモリ領域となる不揮発性メモリおよびＲＡＭを備からなるＩＣカード機能を実現するためのサブシステムを別途備える構成となるため、情報処理装置１０内の通信処理部２０と装置本体部３０において重複したハードウェア構成を有することになる。このような構成は、情報処理装置のコストアップを招き、さらに装置の小型化を阻害することになる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００６−１０８８８６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は、例えば上記問題点に鑑みてなされたものであり、様々な電子機器に対してＩＣカード機能を付加する構成において、ハードウェア資源の削減と小型化を実現する情報処理装置、情報処理システム、および情報処理方法、並びにコンピュータ・プログラムを提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の第１の側面は、
外部の通信デバイスとの通信処理を実行する通信処理部と、
前記通信処理部と有線のデータ通信路を介した通信処理およびデータ処理を実行するデータ処理部を有し、
前記通信処理部は、
前記通信デバイスと前記データ処理部間で送受信するデータを一時的に格納するメモリと、
前記メモリに対するデータ書き込みおよび読み取り制御を実行する制御部を有し、
前記制御部は、
前記通信デバイスからデータを受信した際に、該受信したデータに含まれるエラーチェック用コードに基づいて該受信したデータのエラーチェックを実行する構成である情報処理装置にある。
【００１４】
さらに、本発明の情報処理装置の一実施態様において、前記通信処理部の制御部は、前記エラーチェックの実行後に、前記データ処理部に対してデータの受信通知の出力処理を実行する構成である。
【００１５】
さらに、本発明の情報処理装置の一実施態様において、前記通信処理部の制御部は、前記通信デバイスからデータを受信した際に、さらに該受信データに含まれるコマンド要求の判別を実行する構成である。
【００１６】
さらに、本発明の情報処理装置の一実施態様において、前記通信処理部の制御部は、前記通信デバイスから受信したコマンド要求がデータ読み取り要求である場合には、前記メモリからのデータ取得および前記通信デバイスに対する送信処理を実行する構成である。
【００１７】
さらに、本発明の情報処理装置の一実施態様において、前記通信処理部の制御部は、前記通信デバイスから受信したコマンド要求がデータ読み取り要求である場合には、前記データ処理部に対するデータの受信通知の出力処理を実行した後、前記データ処理部から要求データを受け取り、該受け取った要求データを前記メモリへ記録し、前記メモリからのデータ取得および前記通信デバイスに対する送信処理を実行する構成である。
【００１８】
さらに、本発明の情報処理装置の一実施態様において、前記通信処理部の制御部は、前記通信デバイスからから受信したコマンド要求がデータ書き込み要求である場合には、前記メモリに対するデータ格納を実行して、前記データ処理部からの要求に応じて前記メモリからのデータ取得および前記データ処理部に対する出力処理を実行する構成である。
【００１９】
さらに、本発明の情報処理装置の一実施態様において、前記通信処理部の制御部は、前記通信デバイスからから受信したコマンド要求がデータ書き込み要求である場合には、前記メモリに対するデータ格納を実行して、前記データ処理部からの要求に応じて前記メモリからのデータ取得および前記データ処理部に対する出力処理を実行し、前記データ処理部からのデータ書き込み完了通知を受け取った後、前記通信デバイスへのデータ書き込み完了通知の出力処理を実行する構成である。
【００２０】
さらに、本発明の情報処理装置の一実施態様において、前記通信デバイスから受信したコマンド要求がデータ読み取り要求である場合には、前記メモリからのデータ取得および前記通信デバイスに対する送信処理を実行し、前記通信デバイスからから受信したコマンド要求がデータ書き込み要求である場合には、前記メモリに対するデータ格納を実行して、前記データ処理部からの要求に応じて前記メモリからのデータ取得および前記データ処理部に対する出力処理を実行する構成である。
【００２１】
さらに、本発明の第２の側面は、
情報処理装置において実行する情報処理方法であり、
前記情報処理装置は、外部の通信デバイスとの通信処理を実行する通信処理部と、
前記通信処理部と有線のデータ通信路を介した通信処理およびデータ処理を実行するデータ処理部を有し、
前記通信処理部は、
前記通信デバイスと前記データ処理部間で送受信するデータを一時的に格納するメモリと、
前記メモリに対するデータ書き込みおよび読み取り制御を実行する制御部を有し、
前記制御部は、
前記通信デバイスからデータを受信した際に、該受信したデータに含まれるエラーチェック用コードに基づいて該受信したデータのエラーチェックを実行する情報処理方法にある。
【００２２】
さらに、本発明の第３の側面は、
情報処理装置において情報処理を実行させるコンピュータ・プログラムであり、
前記情報処理装置は、外部の通信デバイスとの通信処理を実行する通信処理部と、前記通信処理部と有線のデータ通信路を介した通信処理およびデータ処理を実行するデータ処理部を有し、
前記通信処理部は、
前記通信デバイスと前記データ処理部間で送受信するデータを一時的に格納するメモリと、
前記メモリに対するデータ書き込みおよび読み取り制御を実行する制御部を有し、
前記コンピュータ・プログラムは、
前記制御部に、
前記通信デバイスからデータを受信した際に、該受信したデータに含まれるエラーチェック用コードに基づいて該受信したデータのエラーチェックを実行させるコンピュータ・プログラムにある。
【００２３】
なお、本発明のプログラムは、例えば、様々なプログラム・コードを実行可能な汎用コンピュータ・システムに対して、コンピュータ可読な形式で提供する記憶媒体、通信媒体によって提供可能なコンピュータ・プログラムである。このようなプログラムをコンピュータ可読な形式で提供することにより、コンピュータ・システム上でプログラムに応じた処理が実現される。
【００２４】
本発明のさらに他の目的、特徴や利点は、後述する本発明の実施例や添付する図面に基づくより詳細な説明によって明らかになるであろう。なお、本明細書においてシステムとは、複数の装置の論理的集合構成であり、各構成の装置が同一筐体内にあるものには限らない。
【発明の効果】
【００２５】
本発明の一実施例の構成によれば、リーダライタなどの通信デバイスとの通信処理を実行する通信処理部と、この通信処理部と有線通信を実行するデータ処理部とを有する情報処理装置において、通信処理部に通信デバイスとデータ処理部間で送受信するデータを一時的に格納するメモリと、メモリに対するデータ書き込みおよび読み取り制御を実行する制御部を構成した。制御部は、通信デバイスからの受信コマンドがデータ読み取り要求である場合、メモリからのデータ取得および通信デバイスに対する送信処理を実行し、通信デバイスからからの受信コマンドがデータ書き込み要求である場合、メモリに対するデータ格納と、データ処理部からの要求に応じたメモリからのデータ取得および出力処理を実行する。メモリとしてＦＩＦＯメモリを利用して、通信処理部内の処理を簡略化することで、情報処理装置全体のハードウェア資源を削減し装置のコストダウンおよび小型化を実現した。
【図面の簡単な説明】
【００２６】
【図１】情報処理装置内にＩＣカード機能を提供する通信処理部と装置本体部を有する構成とした場合の構成例について説明する図である。
【図２】本発明の一実施例に係る情報処理装置の構成例であり、ＩＣカード機能を提供する通信処理部とデータ処理部を有する情報処理装置の構成例について説明する図である。
【図３】本発明の一実施例に係る情報処理装置がリーダライタからデータ読み取り要求を受信した場合の処理シーケンスの一例について説明する図である。
【図４】本発明の一実施例に係る情報処理装置がリーダライタからデータ読み取り要求を受信した場合の処理シーケンスの一例について説明する図である。
【図５】本発明の一実施例に係る情報処理装置がリーダライタからデータ書き込み要求を受信した場合の処理シーケンスの一例について説明する図である。
【図６】リーダライタの送信するデータ書き込み要求のパケット構成例について説明する図である。
【図７】本発明の一実施例に係る情報処理装置がリーダライタからデータ書き込み要求を受信した場合のメモリに対する書き込みデータの一例について説明する図である。
【発明を実施するための形態】
【００２７】
以下、本発明の情報処理装置、情報処理システム、および情報処理方法、並びにコンピュータ・プログラムの詳細について説明する。
【００２８】
本発明は、様々な電子機器に対してＩＣカード機能を付加する構成において、ハードウェア資源の削減と小型化を実現する。本発明の一実施例に係る情報処理装置の構成例について図２を参照して説明する。
【００２９】
図２には、先に説明した図１と同様、ＰＣなどの電子機器からなる情報処理装置１００と、リーダライタ５０を示している。情報処理装置１００は、ＩＣカード機能を提供する通信処理部１２０と装置本体部に相当するデータ処理部１３０を有している。通信処理部１２０はリーダライタ５０との非接触通信を行う。データ処理部１３０は情報処理装置１００の機能に応じた様々なデータ処理を実行する。
【００３０】
通信処理部１２０は、リーダライタ５０との無線通信を行うためのアンテナ１２１、無線通信インタフェース１２２、通信処理部１２０内で実行する処理の制御を行う制御部１２３、データ処理部１３０との有線通信を行うための有線通信インタフェース１２４、通信データのバッファとして利用するメモリ１２５を有する。メモリ１２５は例えばＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）型のＲＡＭによって構成される。
【００３１】
データ処理部１３０は、通信処理部１２０との有線通信を行うための有線通信インタフェース１３１、データ処理部１３０内で実行する情報処理装置の機能および通信処理部１２０との通信処理等の制御を行うＣＰＵ１３２、ＣＰＵ１３２における実行プログラムやパラメータ等を格納したプログラムメモリ１３３、電源断時にも保存の必要な様々なデータを格納する不揮発性メモリ１３４、ＣＰＵ１３２の処理におけるワーク領域等に使用するメモリとしてのＲＡＭ１３５を有する。
【００３２】
通信処理部１２０と、データ処理部１３０の間のデータ転送路は有線接続路として設定されており、例えばＳＰＩ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）を適用したデータ転送経路として設定される。
【００３３】
この図２に示す構成によって、ＰＣ、携帯端末など様々な電子機器に対してＩＣカード機能を付加することが可能となり、リーダライタとの通信可能な構成が実現される。すなわち、データ処理部１３０が、通信処理部１２０を介してリーダライタ５０と様々なデータを送受信可能な構成が実現される。
【００３４】
図２に示す本発明の情報処理装置１００の構成と、先に図１を参照して説明した情報処理装置１０の構成を比較して理解されるように、図２に示す本発明の情報処理装置１００の通信処理部１２０は、図１に示す通信処理部２０に比較して簡略化した構成を持つ。
【００３５】
図２に示す本発明の情報処理装置１００の通信処理部１２０と、図１に示す通信処理部２０との差異は以下の通りである。
（ａ）通信処理部１２０は、図１に示す通信処理部２０のＣＰＵ２３より機能の低い制御部１２３に変更している。
（ｂ）通信処理部１２０は、図１に示す通信処理部２０の有するプログラムメモリを持たない。
（ｃ）通信処理部１２０は、図１に示す通信処理部２０の有する不揮発性メモリを持たない。
（ｄ）通信処理部１２０は、図１に示す通信処理部２０の有するＲＡＭをＦＩＦＯ型のＲＡＭに変更している。
上記のような差異がある。なお、図２に示す通信処理部１２０において、プログラムメモリ、不揮発性メモリについては図１に示す通信処理部２０の有するメモリ容量より小さい容量のメモリを有する構成としてもよい。
【００３６】
このように、図２に示す情報処理装置１００の通信処理部１２０の構成は簡略化されている。通信処理部１２０の制御部１２３は、規定シーケンスに従った単純な処理のみを実行する制御ロジックとして設定される。なお、制御部１２３の実行する具体的な処理の内容については後述する。
【００３７】
通信処理部１２０の制御部１２３は、例えばリーダライタ５０からの受信パケットに対する演算や、送信パケットの生成処理等の複雑な演算を行わず、これらの処理をデータ処理部１３０のＣＰＵ１３２に代行させる。通信処理部１２０の制御部１２３は、例えば、メモリ１２５を利用したデータ書き込みおよび読み取り処理としてのＦＩＦＯコントロールやデータ受送信の方向制御等の制御を行う。このような構成とすることで、回路規模およびコストの低減が実現する。
【００３８】
図１に示す構成において、リーダライタ５０からのデータリードコマンドは、通信処理部１２０のメモリ１２５に対するリード処理と規定する。同様に、リーダライタ５０からのデータライトコマンドは、通信処理部１２０のメモリ１２５に対するライト処理と規定する。
【００３９】
本発明の一実施例の構成では、通信処理部１２０の制御部１２３ではリード処理やライト処理の対象となるデータに対応する識別子であるアドレスのデコードは行わない。アドレスは必要に応じてデータ処理部１３０に送信し、データ処理部１３０のＣＰＵ１３２で解釈を行う。
【００４０】
リーダライタ５０からデータ読み出し処理（リード）要求が発行された場合の処理シーケンスについて図３、図４を参照して説明する。
【００４１】
図３は、通信処理部１２０のメモリ１２５にデータが存在する場合のリード処理シーケンスである。
まず、ステップＳ１０１において、リータライタ５０が通信処理部に対してデータ読み出し要求を送信する。
次に、ステップＳ１０２において、通信処理部１２０の制御部が、読み出し要求に応じて、メモリ１２５に格納されたデータを順次取得する。ＦＩＦＯ型メモリであり、先入れ先出し方式に従って、順次取得するのみである。
次に、ステップＳ１０３において、通信処理部１２０は、リーダライタ５０に対してメモリ１２５から取得したデータを送信する。
【００４２】
次に、リーダライタ５０からのデータ読み出し処理（リード）時に、通信処理部１２０のメモリ１２５にデータが存在しない場合のリード処理シーケンスについて図４を参照して説明する。
【００４３】
まず、ステップＳ１２１において、リーダライタ５０が通信処理部に対してデータ読み出し要求を送信する。
次に、ステップＳ１２２において、通信処理部１２０の制御部１２３が、データ処理部１３０のＣＰＵ１３２に対して読み出し要求を受信したことを示すコマンド受信の割り込みを送信する。
【００４４】
ステップＳ１２３において、データ処理部１３０のＣＰＵ１３２は、通信処理部１２０の制御部１２３に対してコマンドの転送を要求し、ステップＳ１２４において通信処理部１２０の制御部１２３は、リーダライタ５０からの受信コマンドをデータ処理部１３０に有線通信インタフェースを介して転送する。
【００４５】
データ処理部１３０のＣＰＵ１３２は、ステップＳ１２５において、通信処理部１２０の制御部１２３から転送されたリーダライタ５０の出力コマンドを解析する。このコマンド解析において、コマンドに含まれる要求データ識別子（アドレスなど）に基づいて読み取り要求のなされたデータを判別する。ＣＰＵ１３２は、判別された読み取り要求データを、データ処理部１３０内の不揮発性メモリ３４から取り出して、有線インタフェースを介して通信処理部１２０に送信する。
【００４６】
通信処理部１２０の制御部１２３は、ステップＳ１２６において、データ処理部１３０から受信するデータを順次、メモリ１２５に格納する。
次に、通信処理部１２０の制御部は、ステップＳ１２７において、メモリ１２５に格納されたデータを順次取得する。ＦＩＦＯ型メモリであり、先入れ先出し方式に従って、順次取得するのみである。
最後に、ステップＳ１２８において、通信処理部１２０は、リーダライタ５０に対してメモリ１２５から取得したデータを送信する。
【００４７】
なお、ステップＳ１２８における通信処理部１２０からリーダライタ５０に対するデータ送信処理は、リーダライタ５０からの次のリード要求を受信するまで待機した後、実行する設定としてもよい。
【００４８】
図３、図４を参照して説明したように、通信処理部１２０は、リーダライタ５０からのデータ読み出し要求を受信した場合、データが通信処理部１２０内のメモリ１２５に格納されている場合はデータ処理部１３０との通信を行わず、メモリ１２５から順次、データを取得してリーダライタ５０に対して送信する。
【００４９】
一方、リーダライタ５０からのデータ読み出し要求を受信した際に、データが通信処理部１２０内のメモリ１２５に格納されていない場合はデータ処理部１３０との通信を実行して、データ処理部１３０からデータを受信してメモリ１２５に書き込んだ後、メモリ１２５から順次、データを取得してリーダライタ５０に対して送信する。
【００５０】
次に、リーダライタ５０からデータ書き込み処理（ライト）要求が発行された場合の処理シーケンスについて図５を参照して説明する。
【００５１】
まず、ステップＳ１３１において、リーダライタ５０が通信処理部１２０に対してデータ書き込み要求を送信する。
【００５２】
このデータ書き込み要求パケットの構成例を図６に示す。図６に示すように、データ書き込み要求には、コマンドや送受信デバイスの識別情報や、送信データ情報などを含むヘッダ（Ｈｅａｄ）、書き込みコマンド（Ｗｒｉｔｅ）、書き込み対象とするデータの識別情報（アドレス）と書き込みデータの複数の組と、ＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）などのエラーチェックコードを含むフッタ（Ｆｏｏｔｅｒ）によって構成される。
【００５３】
通信処理部１２０の制御部１２３は、図６に示すデータ書き込みパケットを受信すると、ステップＳ１３２において、リーダライタ５０からの受信データを順次、メモリ１２５に格納する。例えば図７（ｂ）の通信処理部１２０のメモリ（ＦＩＦＯ）１２５に示すように、データ書き込み要求パケットに含まれるコマンド（Ｗｒｉｔｅ）、および書き込み対象とするデータの識別情報（アドレス）と書き込みデータの複数の組をパケットのデータ列に従って書き込む。
【００５４】
次に、ステップＳ１３３において、通信処理部１２０の制御部１２３が、データ処理部１３０のＣＰＵ１３２に対して、リーダライタ５０から書き込み要求を受信したことを示すコマンド受信の割り込みを送信する。
【００５５】
次に、ステップＳ１３４において、データ処理部１３０のＣＰＵ１３２は、通信処理部１２０の制御部１２３に対して、通信処理部１２０のメモリ（ＦＩＦＯ）１２５に書き込まれたデータの転送要求を行う。
【００５６】
通信処理部１２０の制御部１２３は、ステップＳ１３５において、メモリ１２５に格納されたデータを順次取得し、ステップＳ１３６において、取得データをデータ処理部１３０に出力する。この転送データは、図７（ｂ）に示す通信処理部１２０のメモリ（ＦＩＦＯ）１２５に書き込まれたデータである。
【００５７】
すなわち［コマンド（Ｗｒｉｔｅ）］、［アドレス０（ａｄｄｒｅｓｓ０）］、［データ０（Ｄａｔａ０）］、［アドレス１（ａｄｄｒｅｓｓ１）］、［データ１（Ｄａｔａ１）］、・・・これらのデータが順次、データ処理部１３０に出力される。
【００５８】
データ処理部１３０のＣＰＵ１３２は、このデータを順次、取得し、ステップＳ１３７において、受信データを不揮発性メモリ１３４に書き込む処理を実行する。図７（ｂ）のデータ処理部１３０の不揮発性メモリ１３４の格納データに示すように、［アドレス０（ａｄｄｒｅｓｓ０）］、［データ０（Ｄａｔａ０）］、［アドレス１（ａｄｄｒｅｓｓ１）］、［データ１（Ｄａｔａ１）］、・・・これらのデータが記録される。なお、アドレスは各データの識別情報としてメモリに記録される。
【００５９】
データ処理部１３０のＣＰＵ１３２は、データ書き込み処理が終了すると、ステップＳ１３８において、データ書き込み完了通知を通信処理部１２０に送信する。
【００６０】
最後に、通信処理部１２０の制御部１２３は、ステップＳ１３９において、リーダライタ５０に対して処理完了通知を送信する。
【００６１】
なお、ステップＳ１３９における通信処理部１２０からリーダライタ５０に対する処理完了通知処理は、リーダライタ５０からの処理完了送信要求を受信するまで待機した後、実行する設定としてもよい。
【００６２】
なお、通信処理部１２０のメモリ（ＦＩＦＯ）１２５のデータ記憶容量は、リーダライタ５０の送信する１パケット分のデータを記録可能な容量としておけばよい。１パケット分の記憶容量を確保しておけば、通信処理部１２０がリーダライタからパケットを受信した場合、全てのパケットデータのメモリに対する書き込みが終了した後に、データ処理部１３０との通信を開始することが可能となる。
【００６３】
上記処理例において、通信処理部１２０の制御部１２３の実行する処理は、
（Ａ）リーダライタからのデータ読み出し要求においては、
（ａ１）リーダライタからの受信パケットのコマンド判別処理、
（ａ２）データ処理部に対するコマンド受信通知処理
（ａ３）データ処理部からのコマンド転送要求に応じたコマンド転送処理、
（ａ４）データ処理部からのデータ受信およびメモリ１２５に対するデータ書き込み処理、
（ａ５）メモリ１２５からのデータ取得およびリーダライタに対する出力処理、
これらの処理となる。
【００６４】
また、
（Ｂ）リーダライタからのデータ書き込み要求においては、
（ｂ１）リーダライタからの受信パケットのコマンド判別処理、
（ｂ２）リーダライタからの受信データのメモリ１２５に対する書き込み処理、
（ｂ３）データ処理部に対するコマンド受信通知処理
（ｂ４）データ処理部からのデータ転送要求に応じたメモリ１２５からのデータ取得およびデータ処理部に対する出力処理
（ｂ５）データ処理部からのデータ書き込み処理完了通知の受信およびリーダライタに対する処理完了通知の送信処理、
これらの処理となる。
【００６５】
このように通信処理部１２０の制御部１２３は、コマンドに含まれるデータ識別子（アドレス）の解析処理など、実体的なデータ記録や読み取りに際して必要とする高度な処理は全く実行することがない。通信処理部１２０に接地されたメモリはＦＩＦＯ型であり、データの書き込み処理に対しては、受信パケットの並びに従って順次データを書き込むのみとなる。また、データ読み出しに際しても、書き込まれた順に読み出して送信するのみとなる。従ってメモリアクセスも極めて単純な処理として実行可能となる。
【００６６】
このような構成とすることで、通信処理部１２０の制御部１２３の機能を低くすることが可能となり、また、図１を参照して説明した通信処理部内のプログラムメモリや不揮発性メモリも削減または容量を少なくすることが可能となる。
【００６７】
上述したように、本発明の一実施例に係る情報処理装置１００の通信処理部１２０は、外部の通信デバイスであるリーダライタ５０とデータ処理部１３０で送受信するデータを一時的に格納するメモリ（ＦＩＦＯ）１２５を有する。さらに、メモ１２５リに対するデータ書き込みおよび読み取り制御を実行する制御部１２３を有する。
【００６８】
この制御部１２３は、リーダライタ５０から受信したコマンドパケットがデータ読み取り要求である場合には、メモリ１２５からのデータ取得およびリーダライタ５０に対する送信処理を実行し、リーダライタ５０からから受信したコマンドパケットがデータ書き込み要求である場合には、メモリ１２５に対するデータ格納を実行して、データ処理部１３０からの要求に応じてメモリ１２５からのデータ取得およびデータ処理部１３０に対する出力処理を実行する。
【００６９】
また、通信処理部１２０の制御部１２３は、リーダライタ５０から受信したコマンドパケットがデータ読み取り要求であり、通信処理部１２０内のメモリ１２５にデータが格納されていない場合、データ処理部１３０に対するコマンド受信通知の送信処理と、データ処理部１３０からの要求に応じたコマンド転送処理を実行する。
【００７０】
なお、リーダライタ５０から受信したコマンドパケットがデータ書き込み要求である場合に、通信処理部１２０の制御部１２３がメモリ１２５に記録し、データ処理部１３０に転送するデータは、
（ａ）受信パケットに含まれるコマンドと、書き込み対象データに対応するデータ識別子とデータ、
（ｂ）受信パケットに含まれる書き込み対象データに対応するデータ識別子とデータ、
上記の（ａ），（ｂ）のいずれの設定でもよい。
（ａ）の場合は、コマンド解釈はデータ処理部１３０のＣＰＵ１３２において実行する。
【００７１】
（ｂ）の場合は、コマンド解釈は通信処理部１２０の制御部１２３において実行する。この場合、制御部１２３は、リーダライタ５０から受信したコマンドパケットがデータ書き込み要求であるかデータ読み取り要求であるかの判別処理を実行し、データ処理部１３０に対して受信コマンドの種別を通知する処理を実行する。
【００７２】
なお、通信処理部１２０の制御部１２３において実行する処理と、データ処理部１３０のＣＰＵにおいて実行する処理の区分については様々な設定が可能である。
【００７３】
具体的には、例えばリーダライタからのコマンドパケットの受信時に、通信処理部１２０の制御部１２３が実行する処理態様としては、以下のような設定が可能である。
【００７４】
（Ａ）リーダライタからの受信パケットに含まれるヘッダやフッタを読み取り、フッタに格納されたＣＲＣによるパケットのエラーチェックなど受信パケットの完全性を検証するパケット文法チェックを行い、パケット受信通知をデータ処理部に出力する。
（Ｂ）上記の（Ａ）のパケット文法チェックに加え、さらにコマンド解釈を行い、コマンド種別を含むパケット受信通知をデータ処理部に出力する。
（Ｃ）リーダライタからの受信パケットに対する処理を実行することなく、パケット受信通知のみをデータ処理部に対して実行する。
例えば上記の（Ａ）〜（Ｃ）のいずれかの処理態様を行う設定が可能となる。
【００７５】
通信処理部１２０の制御部１２３は、例えば上記（Ａ）〜（Ｃ）のいずれかの処理を実行するように予め設定する。なお、上記（Ａ）〜（Ｃ）の設定に応じて、データ処理部１３０のＣＰＵの処理も変更されることになる。
【００７６】
なお、上記（Ａ）〜（Ｃ）のいずれの設定においても、通信処理部１２０の制御部の処理は、一般的なＩＣカードに搭載されたＣＰＵの機能に比較すれば、格段に機能を低下させることが可能となり、ハードウェアのコストダウンが実現され、デバイスの小型化も実現されることになる。
【００７７】
通信処理部１２０の制御部１２３において、最低限実行することが必要な処理は、リーダライタとの無線通信とデータ処理部との有線通信、メモリ（ＦＩＦＯ）１２５に対するデータ格納およびデータ読み取り処理ということとなる。
【００７８】
パケットに対する処理態様としては、上記のように各種の設定が可能であり、情報処理装置に要求されるコストや装置の大きさ等に応じて、上記の設定のいずれかを適宜選択して設定する構成とすることが好ましい。
【００７９】
以上、特定の実施例を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が実施例の修正や代用を成し得ることは自明である。すなわち、例示という形態で本発明を開示してきたのであり、限定的に解釈されるべきではない。本発明の要旨を判断するためには、特許請求の範囲の欄を参酌すべきである。
【００８０】
また、明細書中において説明した一連の処理はハードウェア、またはソフトウェア、あるいは両者の複合構成によって実行することが可能である。ソフトウェアによる処理を実行する場合は、処理シーケンスを記録したプログラムを、専用のハードウェアに組み込まれたコンピュータ内のメモリにインストールして実行させるか、あるいは、各種処理が実行可能な汎用コンピュータにプログラムをインストールして実行させることが可能である。例えば、プログラムは記録媒体に予め記録しておくことができる。記録媒体からコンピュータにインストールする他、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、インターネットといったネットワークを介してプログラムを受信し、内蔵するハードディスク等の記録媒体にインストールすることができる。
【００８１】
なお、明細書に記載された各種の処理は、記載に従って時系列に実行されるのみならず、処理を実行する装置の処理能力あるいは必要に応じて並列的にあるいは個別に実行されてもよい。また、本明細書においてシステムとは、複数の装置の論理的集合構成であり、各構成の装置が同一筐体内にあるものには限らない。
【産業上の利用可能性】
【００８２】
以上、説明したように、本発明の一実施例の構成によれば、リーダライタなどの通信デバイスとの通信処理を実行する通信処理部と、この通信処理部と有線通信を実行するデータ処理部とを有する情報処理装置において、通信処理部に通信デバイスとデータ処理部間で送受信するデータを一時的に格納するメモリと、メモリに対するデータ書き込みおよび読み取り制御を実行する制御部を構成した。制御部は、通信デバイスからの受信コマンドがデータ読み取り要求である場合、メモリからのデータ取得および通信デバイスに対する送信処理を実行し、通信デバイスからからの受信コマンドがデータ書き込み要求である場合、メモリに対するデータ格納と、データ処理部からの要求に応じたメモリからのデータ取得および出力処理を実行する。メモリとしてＦＩＦＯメモリを利用して、通信処理部内の処理を簡略化することで、情報処理装置全体のハードウェア資源を削減し装置のコストダウンおよび小型化を実現した。
【符号の説明】
【００８３】
１ リーダライタ
１０ 情報処理装置
２０ 通信処理部
２１ アンテナ
２２ 無線通信インタフェース
２３ ＣＰＵ
２４ 有線通信インタフェース
２５ プログラムメモリ
２６ 不揮発性メモリ
２７ ＲＡＭ
３０ 装置本体部
３１ 有線通信インタフェース
３２ ＣＰＵ
３３ プログラムロモリ
３４ 不揮発性メモリ
３５ ＲＡＭ
５０ リーダライタ
１００ 情報処理装置
１２０ 通信処理部
１２１ アンテナ
１２２ 無線通信インタフェース
１２３ 制御部
１２４ 有線通信インタフェース
１２５ メモリ
１３０ データ処理部
１３１ 有線通信インタフェース
１３２ ＣＰＵ
１３３ プログラムロモリ
１３４ 不揮発性メモリ
１３５ ＲＡＭ
【技術分野】
【０００１】
本発明は、情報処理装置、情報処理システム、および情報処理方法、並びにコンピュータ・プログラムに関する。さらに詳細には、通信処理および通信処理に伴うデータ処理を実行する情報処理装置、情報処理システム、および情報処理方法、並びにコンピュータ・プログラムに関する。
【背景技術】
【０００２】
ＩＣ回路とアンテナを備え非接触通信を可能としたＩＣカードや、ＩＣカード機能を備えた携帯端末が様々な分野で利用されている。ＩＣカードは、リーダライタに対して接触あるいは非接触で無線通信を行う。例えばＩＣカードとリーダライタ間の無線通信によりデータ転送を行い、各デバイスにおいてデータ書き込みや読み取りが行われる。なお、ＩＣカードとリーダライタ間の処理については、例えば特許文献１（特開２００６−１０８８８６号公報）に記載されている。
【０００３】
ＩＣカードとリーダライタの通信においては例えば以下のような処理が行われる。
リーダライタがコマンド（処理要求）パケットをＩＣカードに出力する。
コマンドパケットを受信したＩＣカードがコマンドに応じた処理を行う。
ＩＣカードは、処理の実行後にレスポンスパケットの返信を行う。
このような処理が行われる。
【０００４】
ＩＣカード機能を備えた装置としては、例えば携帯電話がすでに存在する。
【０００５】
上述の携帯電話装置を含め、従来においてＩＣカードの機能を電子機器に搭載する場合、リーダライタとの非接触通信を行う無線通信インタフェースと、該非接触通信のプロトコル処理や通信にかかるデータを処理するＣＰＵと、該ＣＰＵの作業領域となるメモリと、無線通信インタフェースを介した通信データを電子機器に渡す、あるいは電子機器からのデータを受領するための有線通信インタフェースを備えたサブシステムを構成するＩＣチップを搭載することが必要となる。
【０００６】
具体的には、例えば図１に示す構成が利用可能である。図１には、電子機器である情報処理装置１０と、リーダライタ１を示している。情報処理装置１０は、ＩＣカード機能を提供する通信処理部２０と装置本体部３０を有している。通信処理部２０はリーダライタ１との非接触通信を行うサブシステムである。装置本体部３０は情報処理装置１０の機能に応じたデータ処理を実行する。
【０００７】
通信処理部２０は、リーダライタ１との無線通信を行うためのアンテナ２１、無線通信インタフェース２２、通信処理部２０内で実行する処理の制御を行うＣＰＵ２３、装置本体部３０との有線通信を行うための有線通信インタフェース２４、ＣＰＵ２３における実行プログラムやパラメータ等を格納したプログラムメモリ２５、通信データ等を格納する不揮発性メモリ２６、ＣＰＵ２３の実行する処理などにおけるワーク領域等に使用するメモリとしてのＲＡＭ２７を有する。
【０００８】
装置本体部３０は、通信処理部２０との有線通信を行うための有線通信インタフェース３１、装置本体部３０内で実行する処理の制御を行うＣＰＵ３２、ＣＰＵ３２における実行プログラムやパラメータ等を格納したプログラムメモリ３３、電源断時にも保存の必要な様々なデータを格納する不揮発性メモリ３４、ＣＰＵ３２の処理におけるワーク領域等に使用するメモリとしてのＲＡＭ３５を有する。
【０００９】
この図１に示す構成によって、携帯電話、ＰＣ（ＰｅｒｓｏｎａｌＣｏｍｐｕｔｅｒ）など様々な電子機器に対してＩＣカード機能を付加することが可能となり、リーダライタとの通信可能な構成が実現される。すなわち、装置本体部３０が、通信処理部２０の提供するＩＣカード機能を介して、リーダライタ１と様々なデータを送受信可能な構成が実現される。
【００１０】
しかし、図１に示す構成から明らかなように、電子機器にＩＣカード機能を搭載する場合には、情報処理装置１０内に構成される通信処理部２０として、独自のＣＰＵと、プログラムメモリと、該ＣＰＵがアクセス可能なメモリ領域となる不揮発性メモリおよびＲＡＭを備からなるＩＣカード機能を実現するためのサブシステムを別途備える構成となるため、情報処理装置１０内の通信処理部２０と装置本体部３０において重複したハードウェア構成を有することになる。このような構成は、情報処理装置のコストアップを招き、さらに装置の小型化を阻害することになる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００６−１０８８８６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は、例えば上記問題点に鑑みてなされたものであり、様々な電子機器に対してＩＣカード機能を付加する構成において、ハードウェア資源の削減と小型化を実現する情報処理装置、情報処理システム、および情報処理方法、並びにコンピュータ・プログラムを提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の第１の側面は、
外部の通信デバイスとの通信処理を実行する通信処理部と、
前記通信処理部と有線のデータ通信路を介した通信処理およびデータ処理を実行するデータ処理部を有し、
前記通信処理部は、
前記通信デバイスと前記データ処理部間で送受信するデータを一時的に格納するメモリと、
前記メモリに対するデータ書き込みおよび読み取り制御を実行する制御部を有し、
前記制御部は、
前記通信デバイスからデータを受信した際に、該受信したデータに含まれるエラーチェック用コードに基づいて該受信したデータのエラーチェックを実行する構成である情報処理装置にある。
【００１４】
さらに、本発明の情報処理装置の一実施態様において、前記通信処理部の制御部は、前記エラーチェックの実行後に、前記データ処理部に対してデータの受信通知の出力処理を実行する構成である。
【００１５】
さらに、本発明の情報処理装置の一実施態様において、前記通信処理部の制御部は、前記通信デバイスからデータを受信した際に、さらに該受信データに含まれるコマンド要求の判別を実行する構成である。
【００１６】
さらに、本発明の情報処理装置の一実施態様において、前記通信処理部の制御部は、前記通信デバイスから受信したコマンド要求がデータ読み取り要求である場合には、前記メモリからのデータ取得および前記通信デバイスに対する送信処理を実行する構成である。
【００１７】
さらに、本発明の情報処理装置の一実施態様において、前記通信処理部の制御部は、前記通信デバイスから受信したコマンド要求がデータ読み取り要求である場合には、前記データ処理部に対するデータの受信通知の出力処理を実行した後、前記データ処理部から要求データを受け取り、該受け取った要求データを前記メモリへ記録し、前記メモリからのデータ取得および前記通信デバイスに対する送信処理を実行する構成である。
【００１８】
さらに、本発明の情報処理装置の一実施態様において、前記通信処理部の制御部は、前記通信デバイスからから受信したコマンド要求がデータ書き込み要求である場合には、前記メモリに対するデータ格納を実行して、前記データ処理部からの要求に応じて前記メモリからのデータ取得および前記データ処理部に対する出力処理を実行する構成である。
【００１９】
さらに、本発明の情報処理装置の一実施態様において、前記通信処理部の制御部は、前記通信デバイスからから受信したコマンド要求がデータ書き込み要求である場合には、前記メモリに対するデータ格納を実行して、前記データ処理部からの要求に応じて前記メモリからのデータ取得および前記データ処理部に対する出力処理を実行し、前記データ処理部からのデータ書き込み完了通知を受け取った後、前記通信デバイスへのデータ書き込み完了通知の出力処理を実行する構成である。
【００２０】
さらに、本発明の情報処理装置の一実施態様において、前記通信デバイスから受信したコマンド要求がデータ読み取り要求である場合には、前記メモリからのデータ取得および前記通信デバイスに対する送信処理を実行し、前記通信デバイスからから受信したコマンド要求がデータ書き込み要求である場合には、前記メモリに対するデータ格納を実行して、前記データ処理部からの要求に応じて前記メモリからのデータ取得および前記データ処理部に対する出力処理を実行する構成である。
【００２１】
さらに、本発明の第２の側面は、
情報処理装置において実行する情報処理方法であり、
前記情報処理装置は、外部の通信デバイスとの通信処理を実行する通信処理部と、
前記通信処理部と有線のデータ通信路を介した通信処理およびデータ処理を実行するデータ処理部を有し、
前記通信処理部は、
前記通信デバイスと前記データ処理部間で送受信するデータを一時的に格納するメモリと、
前記メモリに対するデータ書き込みおよび読み取り制御を実行する制御部を有し、
前記制御部は、
前記通信デバイスからデータを受信した際に、該受信したデータに含まれるエラーチェック用コードに基づいて該受信したデータのエラーチェックを実行する情報処理方法にある。
【００２２】
さらに、本発明の第３の側面は、
情報処理装置において情報処理を実行させるコンピュータ・プログラムであり、
前記情報処理装置は、外部の通信デバイスとの通信処理を実行する通信処理部と、前記通信処理部と有線のデータ通信路を介した通信処理およびデータ処理を実行するデータ処理部を有し、
前記通信処理部は、
前記通信デバイスと前記データ処理部間で送受信するデータを一時的に格納するメモリと、
前記メモリに対するデータ書き込みおよび読み取り制御を実行する制御部を有し、
前記コンピュータ・プログラムは、
前記制御部に、
前記通信デバイスからデータを受信した際に、該受信したデータに含まれるエラーチェック用コードに基づいて該受信したデータのエラーチェックを実行させるコンピュータ・プログラムにある。
【００２３】
なお、本発明のプログラムは、例えば、様々なプログラム・コードを実行可能な汎用コンピュータ・システムに対して、コンピュータ可読な形式で提供する記憶媒体、通信媒体によって提供可能なコンピュータ・プログラムである。このようなプログラムをコンピュータ可読な形式で提供することにより、コンピュータ・システム上でプログラムに応じた処理が実現される。
【００２４】
本発明のさらに他の目的、特徴や利点は、後述する本発明の実施例や添付する図面に基づくより詳細な説明によって明らかになるであろう。なお、本明細書においてシステムとは、複数の装置の論理的集合構成であり、各構成の装置が同一筐体内にあるものには限らない。
【発明の効果】
【００２５】
本発明の一実施例の構成によれば、リーダライタなどの通信デバイスとの通信処理を実行する通信処理部と、この通信処理部と有線通信を実行するデータ処理部とを有する情報処理装置において、通信処理部に通信デバイスとデータ処理部間で送受信するデータを一時的に格納するメモリと、メモリに対するデータ書き込みおよび読み取り制御を実行する制御部を構成した。制御部は、通信デバイスからの受信コマンドがデータ読み取り要求である場合、メモリからのデータ取得および通信デバイスに対する送信処理を実行し、通信デバイスからからの受信コマンドがデータ書き込み要求である場合、メモリに対するデータ格納と、データ処理部からの要求に応じたメモリからのデータ取得および出力処理を実行する。メモリとしてＦＩＦＯメモリを利用して、通信処理部内の処理を簡略化することで、情報処理装置全体のハードウェア資源を削減し装置のコストダウンおよび小型化を実現した。
【図面の簡単な説明】
【００２６】
【図１】情報処理装置内にＩＣカード機能を提供する通信処理部と装置本体部を有する構成とした場合の構成例について説明する図である。
【図２】本発明の一実施例に係る情報処理装置の構成例であり、ＩＣカード機能を提供する通信処理部とデータ処理部を有する情報処理装置の構成例について説明する図である。
【図３】本発明の一実施例に係る情報処理装置がリーダライタからデータ読み取り要求を受信した場合の処理シーケンスの一例について説明する図である。
【図４】本発明の一実施例に係る情報処理装置がリーダライタからデータ読み取り要求を受信した場合の処理シーケンスの一例について説明する図である。
【図５】本発明の一実施例に係る情報処理装置がリーダライタからデータ書き込み要求を受信した場合の処理シーケンスの一例について説明する図である。
【図６】リーダライタの送信するデータ書き込み要求のパケット構成例について説明する図である。
【図７】本発明の一実施例に係る情報処理装置がリーダライタからデータ書き込み要求を受信した場合のメモリに対する書き込みデータの一例について説明する図である。
【発明を実施するための形態】
【００２７】
以下、本発明の情報処理装置、情報処理システム、および情報処理方法、並びにコンピュータ・プログラムの詳細について説明する。
【００２８】
本発明は、様々な電子機器に対してＩＣカード機能を付加する構成において、ハードウェア資源の削減と小型化を実現する。本発明の一実施例に係る情報処理装置の構成例について図２を参照して説明する。
【００２９】
図２には、先に説明した図１と同様、ＰＣなどの電子機器からなる情報処理装置１００と、リーダライタ５０を示している。情報処理装置１００は、ＩＣカード機能を提供する通信処理部１２０と装置本体部に相当するデータ処理部１３０を有している。通信処理部１２０はリーダライタ５０との非接触通信を行う。データ処理部１３０は情報処理装置１００の機能に応じた様々なデータ処理を実行する。
【００３０】
通信処理部１２０は、リーダライタ５０との無線通信を行うためのアンテナ１２１、無線通信インタフェース１２２、通信処理部１２０内で実行する処理の制御を行う制御部１２３、データ処理部１３０との有線通信を行うための有線通信インタフェース１２４、通信データのバッファとして利用するメモリ１２５を有する。メモリ１２５は例えばＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）型のＲＡＭによって構成される。
【００３１】
データ処理部１３０は、通信処理部１２０との有線通信を行うための有線通信インタフェース１３１、データ処理部１３０内で実行する情報処理装置の機能および通信処理部１２０との通信処理等の制御を行うＣＰＵ１３２、ＣＰＵ１３２における実行プログラムやパラメータ等を格納したプログラムメモリ１３３、電源断時にも保存の必要な様々なデータを格納する不揮発性メモリ１３４、ＣＰＵ１３２の処理におけるワーク領域等に使用するメモリとしてのＲＡＭ１３５を有する。
【００３２】
通信処理部１２０と、データ処理部１３０の間のデータ転送路は有線接続路として設定されており、例えばＳＰＩ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）を適用したデータ転送経路として設定される。
【００３３】
この図２に示す構成によって、ＰＣ、携帯端末など様々な電子機器に対してＩＣカード機能を付加することが可能となり、リーダライタとの通信可能な構成が実現される。すなわち、データ処理部１３０が、通信処理部１２０を介してリーダライタ５０と様々なデータを送受信可能な構成が実現される。
【００３４】
図２に示す本発明の情報処理装置１００の構成と、先に図１を参照して説明した情報処理装置１０の構成を比較して理解されるように、図２に示す本発明の情報処理装置１００の通信処理部１２０は、図１に示す通信処理部２０に比較して簡略化した構成を持つ。
【００３５】
図２に示す本発明の情報処理装置１００の通信処理部１２０と、図１に示す通信処理部２０との差異は以下の通りである。
（ａ）通信処理部１２０は、図１に示す通信処理部２０のＣＰＵ２３より機能の低い制御部１２３に変更している。
（ｂ）通信処理部１２０は、図１に示す通信処理部２０の有するプログラムメモリを持たない。
（ｃ）通信処理部１２０は、図１に示す通信処理部２０の有する不揮発性メモリを持たない。
（ｄ）通信処理部１２０は、図１に示す通信処理部２０の有するＲＡＭをＦＩＦＯ型のＲＡＭに変更している。
上記のような差異がある。なお、図２に示す通信処理部１２０において、プログラムメモリ、不揮発性メモリについては図１に示す通信処理部２０の有するメモリ容量より小さい容量のメモリを有する構成としてもよい。
【００３６】
このように、図２に示す情報処理装置１００の通信処理部１２０の構成は簡略化されている。通信処理部１２０の制御部１２３は、規定シーケンスに従った単純な処理のみを実行する制御ロジックとして設定される。なお、制御部１２３の実行する具体的な処理の内容については後述する。
【００３７】
通信処理部１２０の制御部１２３は、例えばリーダライタ５０からの受信パケットに対する演算や、送信パケットの生成処理等の複雑な演算を行わず、これらの処理をデータ処理部１３０のＣＰＵ１３２に代行させる。通信処理部１２０の制御部１２３は、例えば、メモリ１２５を利用したデータ書き込みおよび読み取り処理としてのＦＩＦＯコントロールやデータ受送信の方向制御等の制御を行う。このような構成とすることで、回路規模およびコストの低減が実現する。
【００３８】
図１に示す構成において、リーダライタ５０からのデータリードコマンドは、通信処理部１２０のメモリ１２５に対するリード処理と規定する。同様に、リーダライタ５０からのデータライトコマンドは、通信処理部１２０のメモリ１２５に対するライト処理と規定する。
【００３９】
本発明の一実施例の構成では、通信処理部１２０の制御部１２３ではリード処理やライト処理の対象となるデータに対応する識別子であるアドレスのデコードは行わない。アドレスは必要に応じてデータ処理部１３０に送信し、データ処理部１３０のＣＰＵ１３２で解釈を行う。
【００４０】
リーダライタ５０からデータ読み出し処理（リード）要求が発行された場合の処理シーケンスについて図３、図４を参照して説明する。
【００４１】
図３は、通信処理部１２０のメモリ１２５にデータが存在する場合のリード処理シーケンスである。
まず、ステップＳ１０１において、リータライタ５０が通信処理部に対してデータ読み出し要求を送信する。
次に、ステップＳ１０２において、通信処理部１２０の制御部が、読み出し要求に応じて、メモリ１２５に格納されたデータを順次取得する。ＦＩＦＯ型メモリであり、先入れ先出し方式に従って、順次取得するのみである。
次に、ステップＳ１０３において、通信処理部１２０は、リーダライタ５０に対してメモリ１２５から取得したデータを送信する。
【００４２】
次に、リーダライタ５０からのデータ読み出し処理（リード）時に、通信処理部１２０のメモリ１２５にデータが存在しない場合のリード処理シーケンスについて図４を参照して説明する。
【００４３】
まず、ステップＳ１２１において、リーダライタ５０が通信処理部に対してデータ読み出し要求を送信する。
次に、ステップＳ１２２において、通信処理部１２０の制御部１２３が、データ処理部１３０のＣＰＵ１３２に対して読み出し要求を受信したことを示すコマンド受信の割り込みを送信する。
【００４４】
ステップＳ１２３において、データ処理部１３０のＣＰＵ１３２は、通信処理部１２０の制御部１２３に対してコマンドの転送を要求し、ステップＳ１２４において通信処理部１２０の制御部１２３は、リーダライタ５０からの受信コマンドをデータ処理部１３０に有線通信インタフェースを介して転送する。
【００４５】
データ処理部１３０のＣＰＵ１３２は、ステップＳ１２５において、通信処理部１２０の制御部１２３から転送されたリーダライタ５０の出力コマンドを解析する。このコマンド解析において、コマンドに含まれる要求データ識別子（アドレスなど）に基づいて読み取り要求のなされたデータを判別する。ＣＰＵ１３２は、判別された読み取り要求データを、データ処理部１３０内の不揮発性メモリ３４から取り出して、有線インタフェースを介して通信処理部１２０に送信する。
【００４６】
通信処理部１２０の制御部１２３は、ステップＳ１２６において、データ処理部１３０から受信するデータを順次、メモリ１２５に格納する。
次に、通信処理部１２０の制御部は、ステップＳ１２７において、メモリ１２５に格納されたデータを順次取得する。ＦＩＦＯ型メモリであり、先入れ先出し方式に従って、順次取得するのみである。
最後に、ステップＳ１２８において、通信処理部１２０は、リーダライタ５０に対してメモリ１２５から取得したデータを送信する。
【００４７】
なお、ステップＳ１２８における通信処理部１２０からリーダライタ５０に対するデータ送信処理は、リーダライタ５０からの次のリード要求を受信するまで待機した後、実行する設定としてもよい。
【００４８】
図３、図４を参照して説明したように、通信処理部１２０は、リーダライタ５０からのデータ読み出し要求を受信した場合、データが通信処理部１２０内のメモリ１２５に格納されている場合はデータ処理部１３０との通信を行わず、メモリ１２５から順次、データを取得してリーダライタ５０に対して送信する。
【００４９】
一方、リーダライタ５０からのデータ読み出し要求を受信した際に、データが通信処理部１２０内のメモリ１２５に格納されていない場合はデータ処理部１３０との通信を実行して、データ処理部１３０からデータを受信してメモリ１２５に書き込んだ後、メモリ１２５から順次、データを取得してリーダライタ５０に対して送信する。
【００５０】
次に、リーダライタ５０からデータ書き込み処理（ライト）要求が発行された場合の処理シーケンスについて図５を参照して説明する。
【００５１】
まず、ステップＳ１３１において、リーダライタ５０が通信処理部１２０に対してデータ書き込み要求を送信する。
【００５２】
このデータ書き込み要求パケットの構成例を図６に示す。図６に示すように、データ書き込み要求には、コマンドや送受信デバイスの識別情報や、送信データ情報などを含むヘッダ（Ｈｅａｄ）、書き込みコマンド（Ｗｒｉｔｅ）、書き込み対象とするデータの識別情報（アドレス）と書き込みデータの複数の組と、ＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）などのエラーチェックコードを含むフッタ（Ｆｏｏｔｅｒ）によって構成される。
【００５３】
通信処理部１２０の制御部１２３は、図６に示すデータ書き込みパケットを受信すると、ステップＳ１３２において、リーダライタ５０からの受信データを順次、メモリ１２５に格納する。例えば図７（ｂ）の通信処理部１２０のメモリ（ＦＩＦＯ）１２５に示すように、データ書き込み要求パケットに含まれるコマンド（Ｗｒｉｔｅ）、および書き込み対象とするデータの識別情報（アドレス）と書き込みデータの複数の組をパケットのデータ列に従って書き込む。
【００５４】
次に、ステップＳ１３３において、通信処理部１２０の制御部１２３が、データ処理部１３０のＣＰＵ１３２に対して、リーダライタ５０から書き込み要求を受信したことを示すコマンド受信の割り込みを送信する。
【００５５】
次に、ステップＳ１３４において、データ処理部１３０のＣＰＵ１３２は、通信処理部１２０の制御部１２３に対して、通信処理部１２０のメモリ（ＦＩＦＯ）１２５に書き込まれたデータの転送要求を行う。
【００５６】
通信処理部１２０の制御部１２３は、ステップＳ１３５において、メモリ１２５に格納されたデータを順次取得し、ステップＳ１３６において、取得データをデータ処理部１３０に出力する。この転送データは、図７（ｂ）に示す通信処理部１２０のメモリ（ＦＩＦＯ）１２５に書き込まれたデータである。
【００５７】
すなわち［コマンド（Ｗｒｉｔｅ）］、［アドレス０（ａｄｄｒｅｓｓ０）］、［データ０（Ｄａｔａ０）］、［アドレス１（ａｄｄｒｅｓｓ１）］、［データ１（Ｄａｔａ１）］、・・・これらのデータが順次、データ処理部１３０に出力される。
【００５８】
データ処理部１３０のＣＰＵ１３２は、このデータを順次、取得し、ステップＳ１３７において、受信データを不揮発性メモリ１３４に書き込む処理を実行する。図７（ｂ）のデータ処理部１３０の不揮発性メモリ１３４の格納データに示すように、［アドレス０（ａｄｄｒｅｓｓ０）］、［データ０（Ｄａｔａ０）］、［アドレス１（ａｄｄｒｅｓｓ１）］、［データ１（Ｄａｔａ１）］、・・・これらのデータが記録される。なお、アドレスは各データの識別情報としてメモリに記録される。
【００５９】
データ処理部１３０のＣＰＵ１３２は、データ書き込み処理が終了すると、ステップＳ１３８において、データ書き込み完了通知を通信処理部１２０に送信する。
【００６０】
最後に、通信処理部１２０の制御部１２３は、ステップＳ１３９において、リーダライタ５０に対して処理完了通知を送信する。
【００６１】
なお、ステップＳ１３９における通信処理部１２０からリーダライタ５０に対する処理完了通知処理は、リーダライタ５０からの処理完了送信要求を受信するまで待機した後、実行する設定としてもよい。
【００６２】
なお、通信処理部１２０のメモリ（ＦＩＦＯ）１２５のデータ記憶容量は、リーダライタ５０の送信する１パケット分のデータを記録可能な容量としておけばよい。１パケット分の記憶容量を確保しておけば、通信処理部１２０がリーダライタからパケットを受信した場合、全てのパケットデータのメモリに対する書き込みが終了した後に、データ処理部１３０との通信を開始することが可能となる。
【００６３】
上記処理例において、通信処理部１２０の制御部１２３の実行する処理は、
（Ａ）リーダライタからのデータ読み出し要求においては、
（ａ１）リーダライタからの受信パケットのコマンド判別処理、
（ａ２）データ処理部に対するコマンド受信通知処理
（ａ３）データ処理部からのコマンド転送要求に応じたコマンド転送処理、
（ａ４）データ処理部からのデータ受信およびメモリ１２５に対するデータ書き込み処理、
（ａ５）メモリ１２５からのデータ取得およびリーダライタに対する出力処理、
これらの処理となる。
【００６４】
また、
（Ｂ）リーダライタからのデータ書き込み要求においては、
（ｂ１）リーダライタからの受信パケットのコマンド判別処理、
（ｂ２）リーダライタからの受信データのメモリ１２５に対する書き込み処理、
（ｂ３）データ処理部に対するコマンド受信通知処理
（ｂ４）データ処理部からのデータ転送要求に応じたメモリ１２５からのデータ取得およびデータ処理部に対する出力処理
（ｂ５）データ処理部からのデータ書き込み処理完了通知の受信およびリーダライタに対する処理完了通知の送信処理、
これらの処理となる。
【００６５】
このように通信処理部１２０の制御部１２３は、コマンドに含まれるデータ識別子（アドレス）の解析処理など、実体的なデータ記録や読み取りに際して必要とする高度な処理は全く実行することがない。通信処理部１２０に接地されたメモリはＦＩＦＯ型であり、データの書き込み処理に対しては、受信パケットの並びに従って順次データを書き込むのみとなる。また、データ読み出しに際しても、書き込まれた順に読み出して送信するのみとなる。従ってメモリアクセスも極めて単純な処理として実行可能となる。
【００６６】
このような構成とすることで、通信処理部１２０の制御部１２３の機能を低くすることが可能となり、また、図１を参照して説明した通信処理部内のプログラムメモリや不揮発性メモリも削減または容量を少なくすることが可能となる。
【００６７】
上述したように、本発明の一実施例に係る情報処理装置１００の通信処理部１２０は、外部の通信デバイスであるリーダライタ５０とデータ処理部１３０で送受信するデータを一時的に格納するメモリ（ＦＩＦＯ）１２５を有する。さらに、メモ１２５リに対するデータ書き込みおよび読み取り制御を実行する制御部１２３を有する。
【００６８】
この制御部１２３は、リーダライタ５０から受信したコマンドパケットがデータ読み取り要求である場合には、メモリ１２５からのデータ取得およびリーダライタ５０に対する送信処理を実行し、リーダライタ５０からから受信したコマンドパケットがデータ書き込み要求である場合には、メモリ１２５に対するデータ格納を実行して、データ処理部１３０からの要求に応じてメモリ１２５からのデータ取得およびデータ処理部１３０に対する出力処理を実行する。
【００６９】
また、通信処理部１２０の制御部１２３は、リーダライタ５０から受信したコマンドパケットがデータ読み取り要求であり、通信処理部１２０内のメモリ１２５にデータが格納されていない場合、データ処理部１３０に対するコマンド受信通知の送信処理と、データ処理部１３０からの要求に応じたコマンド転送処理を実行する。
【００７０】
なお、リーダライタ５０から受信したコマンドパケットがデータ書き込み要求である場合に、通信処理部１２０の制御部１２３がメモリ１２５に記録し、データ処理部１３０に転送するデータは、
（ａ）受信パケットに含まれるコマンドと、書き込み対象データに対応するデータ識別子とデータ、
（ｂ）受信パケットに含まれる書き込み対象データに対応するデータ識別子とデータ、
上記の（ａ），（ｂ）のいずれの設定でもよい。
（ａ）の場合は、コマンド解釈はデータ処理部１３０のＣＰＵ１３２において実行する。
【００７１】
（ｂ）の場合は、コマンド解釈は通信処理部１２０の制御部１２３において実行する。この場合、制御部１２３は、リーダライタ５０から受信したコマンドパケットがデータ書き込み要求であるかデータ読み取り要求であるかの判別処理を実行し、データ処理部１３０に対して受信コマンドの種別を通知する処理を実行する。
【００７２】
なお、通信処理部１２０の制御部１２３において実行する処理と、データ処理部１３０のＣＰＵにおいて実行する処理の区分については様々な設定が可能である。
【００７３】
具体的には、例えばリーダライタからのコマンドパケットの受信時に、通信処理部１２０の制御部１２３が実行する処理態様としては、以下のような設定が可能である。
【００７４】
（Ａ）リーダライタからの受信パケットに含まれるヘッダやフッタを読み取り、フッタに格納されたＣＲＣによるパケットのエラーチェックなど受信パケットの完全性を検証するパケット文法チェックを行い、パケット受信通知をデータ処理部に出力する。
（Ｂ）上記の（Ａ）のパケット文法チェックに加え、さらにコマンド解釈を行い、コマンド種別を含むパケット受信通知をデータ処理部に出力する。
（Ｃ）リーダライタからの受信パケットに対する処理を実行することなく、パケット受信通知のみをデータ処理部に対して実行する。
例えば上記の（Ａ）〜（Ｃ）のいずれかの処理態様を行う設定が可能となる。
【００７５】
通信処理部１２０の制御部１２３は、例えば上記（Ａ）〜（Ｃ）のいずれかの処理を実行するように予め設定する。なお、上記（Ａ）〜（Ｃ）の設定に応じて、データ処理部１３０のＣＰＵの処理も変更されることになる。
【００７６】
なお、上記（Ａ）〜（Ｃ）のいずれの設定においても、通信処理部１２０の制御部の処理は、一般的なＩＣカードに搭載されたＣＰＵの機能に比較すれば、格段に機能を低下させることが可能となり、ハードウェアのコストダウンが実現され、デバイスの小型化も実現されることになる。
【００７７】
通信処理部１２０の制御部１２３において、最低限実行することが必要な処理は、リーダライタとの無線通信とデータ処理部との有線通信、メモリ（ＦＩＦＯ）１２５に対するデータ格納およびデータ読み取り処理ということとなる。
【００７８】
パケットに対する処理態様としては、上記のように各種の設定が可能であり、情報処理装置に要求されるコストや装置の大きさ等に応じて、上記の設定のいずれかを適宜選択して設定する構成とすることが好ましい。
【００７９】
以上、特定の実施例を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が実施例の修正や代用を成し得ることは自明である。すなわち、例示という形態で本発明を開示してきたのであり、限定的に解釈されるべきではない。本発明の要旨を判断するためには、特許請求の範囲の欄を参酌すべきである。
【００８０】
また、明細書中において説明した一連の処理はハードウェア、またはソフトウェア、あるいは両者の複合構成によって実行することが可能である。ソフトウェアによる処理を実行する場合は、処理シーケンスを記録したプログラムを、専用のハードウェアに組み込まれたコンピュータ内のメモリにインストールして実行させるか、あるいは、各種処理が実行可能な汎用コンピュータにプログラムをインストールして実行させることが可能である。例えば、プログラムは記録媒体に予め記録しておくことができる。記録媒体からコンピュータにインストールする他、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、インターネットといったネットワークを介してプログラムを受信し、内蔵するハードディスク等の記録媒体にインストールすることができる。
【００８１】
なお、明細書に記載された各種の処理は、記載に従って時系列に実行されるのみならず、処理を実行する装置の処理能力あるいは必要に応じて並列的にあるいは個別に実行されてもよい。また、本明細書においてシステムとは、複数の装置の論理的集合構成であり、各構成の装置が同一筐体内にあるものには限らない。
【産業上の利用可能性】
【００８２】
以上、説明したように、本発明の一実施例の構成によれば、リーダライタなどの通信デバイスとの通信処理を実行する通信処理部と、この通信処理部と有線通信を実行するデータ処理部とを有する情報処理装置において、通信処理部に通信デバイスとデータ処理部間で送受信するデータを一時的に格納するメモリと、メモリに対するデータ書き込みおよび読み取り制御を実行する制御部を構成した。制御部は、通信デバイスからの受信コマンドがデータ読み取り要求である場合、メモリからのデータ取得および通信デバイスに対する送信処理を実行し、通信デバイスからからの受信コマンドがデータ書き込み要求である場合、メモリに対するデータ格納と、データ処理部からの要求に応じたメモリからのデータ取得および出力処理を実行する。メモリとしてＦＩＦＯメモリを利用して、通信処理部内の処理を簡略化することで、情報処理装置全体のハードウェア資源を削減し装置のコストダウンおよび小型化を実現した。
【符号の説明】
【００８３】
１ リーダライタ
１０ 情報処理装置
２０ 通信処理部
２１ アンテナ
２２ 無線通信インタフェース
２３ ＣＰＵ
２４ 有線通信インタフェース
２５ プログラムメモリ
２６ 不揮発性メモリ
２７ ＲＡＭ
３０ 装置本体部
３１ 有線通信インタフェース
３２ ＣＰＵ
３３ プログラムロモリ
３４ 不揮発性メモリ
３５ ＲＡＭ
５０ リーダライタ
１００ 情報処理装置
１２０ 通信処理部
１２１ アンテナ
１２２ 無線通信インタフェース
１２３ 制御部
１２４ 有線通信インタフェース
１２５ メモリ
１３０ データ処理部
１３１ 有線通信インタフェース
１３２ ＣＰＵ
１３３ プログラムロモリ
１３４ 不揮発性メモリ
１３５ ＲＡＭ
【特許請求の範囲】
【請求項１】
外部の通信デバイスとの通信処理を実行する通信処理部と、
前記通信処理部と有線のデータ通信路を介した通信処理およびデータ処理を実行するデータ処理部を有し、
前記通信処理部は、
前記通信デバイスと前記データ処理部間で送受信するデータを一時的に格納するメモリと、
前記メモリに対するデータ書き込みおよび読み取り制御を実行する制御部を有し、
前記制御部は、
前記通信デバイスからデータを受信した際に、該受信したデータに含まれるエラーチェック用コードに基づいて該受信したデータのエラーチェックを実行する構成である情報処理装置。
【請求項２】
前記通信処理部の制御部は、
前記エラーチェックの実行後に、前記データ処理部に対してデータの受信通知の出力処理を実行する構成である請求項１に記載の情報処理装置。
【請求項３】
前記通信処理部の制御部は、
前記通信デバイスからデータを受信した際に、さらに該受信データに含まれるコマンド要求の判別を実行する構成である請求項２に記載の情報処理装置。
【請求項４】
前記通信処理部の制御部は、
前記通信デバイスから受信したコマンド要求がデータ読み取り要求である場合には、前記メモリからのデータ取得および前記通信デバイスに対する送信処理を実行する構成である請求項３に記載の情報処理装置。
【請求項５】
前記通信処理部の制御部は、
前記通信デバイスから受信したコマンド要求がデータ読み取り要求である場合には、前記データ処理部に対するデータの受信通知の出力処理を実行した後、前記データ処理部から要求データを受け取り、該受け取った要求データを前記メモリへ記録し、前記メモリからのデータ取得および前記通信デバイスに対する送信処理を実行する構成である請求項３に記載の情報処理装置。
【請求項６】
前記通信処理部の制御部は、
前記通信デバイスからから受信したコマンド要求がデータ書き込み要求である場合には、前記メモリに対するデータ格納を実行して、前記データ処理部からの要求に応じて前記メモリからのデータ取得および前記データ処理部に対する出力処理を実行する構成である請求項３に記載の情報処理装置。
【請求項７】
前記通信処理部の制御部は、
前記通信デバイスからから受信したコマンド要求がデータ書き込み要求である場合には、前記メモリに対するデータ格納を実行して、前記データ処理部からの要求に応じて前記メモリからのデータ取得および前記データ処理部に対する出力処理を実行し、前記データ処理部からのデータ書き込み完了通知を受け取った後、前記通信デバイスへのデータ書き込み完了通知の出力処理を実行する構成である請求項３に記載の情報処理装置。
【請求項８】
前記通信デバイスから受信したコマンド要求がデータ読み取り要求である場合には、前記メモリからのデータ取得および前記通信デバイスに対する送信処理を実行し、
前記通信デバイスからから受信したコマンド要求がデータ書き込み要求である場合には、前記メモリに対するデータ格納を実行して、前記データ処理部からの要求に応じて前記メモリからのデータ取得および前記データ処理部に対する出力処理を実行する構成である請求項３に記載の情報処理装置。
【請求項９】
情報処理装置において実行する情報処理方法であり、
前記情報処理装置は、外部の通信デバイスとの通信処理を実行する通信処理部と、前記通信処理部と有線のデータ通信路を介した通信処理およびデータ処理を実行するデータ処理部を有し、
前記通信処理部は、
前記通信デバイスと前記データ処理部間で送受信するデータを一時的に格納するメモリと、
前記メモリに対するデータ書き込みおよび読み取り制御を実行する制御部を有し、
前記制御部は、
前記通信デバイスからデータを受信した際に、該受信したデータに含まれるエラーチェック用コードに基づいて該受信したデータのエラーチェックを実行する情報処理方法。
【請求項１０】
情報処理装置において情報処理を実行させるコンピュータ・プログラムであり、
前記情報処理装置は、外部の通信デバイスとの通信処理を実行する通信処理部と、
前記通信処理部と有線のデータ通信路を介した通信処理およびデータ処理を実行するデータ処理部を有し、
前記通信処理部は、
前記通信デバイスと前記データ処理部間で送受信するデータを一時的に格納するメモリと、
前記メモリに対するデータ書き込みおよび読み取り制御を実行する制御部を有し、
前記コンピュータ・プログラムは、
前記制御部に、
前記通信デバイスからデータを受信した際に、該受信したデータに含まれるエラーチェック用コードに基づいて該受信したデータのエラーチェックを実行させるコンピュータ・プログラム。
【請求項１】
外部の通信デバイスとの通信処理を実行する通信処理部と、
前記通信処理部と有線のデータ通信路を介した通信処理およびデータ処理を実行するデータ処理部を有し、
前記通信処理部は、
前記通信デバイスと前記データ処理部間で送受信するデータを一時的に格納するメモリと、
前記メモリに対するデータ書き込みおよび読み取り制御を実行する制御部を有し、
前記制御部は、
前記通信デバイスからデータを受信した際に、該受信したデータに含まれるエラーチェック用コードに基づいて該受信したデータのエラーチェックを実行する構成である情報処理装置。
【請求項２】
前記通信処理部の制御部は、
前記エラーチェックの実行後に、前記データ処理部に対してデータの受信通知の出力処理を実行する構成である請求項１に記載の情報処理装置。
【請求項３】
前記通信処理部の制御部は、
前記通信デバイスからデータを受信した際に、さらに該受信データに含まれるコマンド要求の判別を実行する構成である請求項２に記載の情報処理装置。
【請求項４】
前記通信処理部の制御部は、
前記通信デバイスから受信したコマンド要求がデータ読み取り要求である場合には、前記メモリからのデータ取得および前記通信デバイスに対する送信処理を実行する構成である請求項３に記載の情報処理装置。
【請求項５】
前記通信処理部の制御部は、
前記通信デバイスから受信したコマンド要求がデータ読み取り要求である場合には、前記データ処理部に対するデータの受信通知の出力処理を実行した後、前記データ処理部から要求データを受け取り、該受け取った要求データを前記メモリへ記録し、前記メモリからのデータ取得および前記通信デバイスに対する送信処理を実行する構成である請求項３に記載の情報処理装置。
【請求項６】
前記通信処理部の制御部は、
前記通信デバイスからから受信したコマンド要求がデータ書き込み要求である場合には、前記メモリに対するデータ格納を実行して、前記データ処理部からの要求に応じて前記メモリからのデータ取得および前記データ処理部に対する出力処理を実行する構成である請求項３に記載の情報処理装置。
【請求項７】
前記通信処理部の制御部は、
前記通信デバイスからから受信したコマンド要求がデータ書き込み要求である場合には、前記メモリに対するデータ格納を実行して、前記データ処理部からの要求に応じて前記メモリからのデータ取得および前記データ処理部に対する出力処理を実行し、前記データ処理部からのデータ書き込み完了通知を受け取った後、前記通信デバイスへのデータ書き込み完了通知の出力処理を実行する構成である請求項３に記載の情報処理装置。
【請求項８】
前記通信デバイスから受信したコマンド要求がデータ読み取り要求である場合には、前記メモリからのデータ取得および前記通信デバイスに対する送信処理を実行し、
前記通信デバイスからから受信したコマンド要求がデータ書き込み要求である場合には、前記メモリに対するデータ格納を実行して、前記データ処理部からの要求に応じて前記メモリからのデータ取得および前記データ処理部に対する出力処理を実行する構成である請求項３に記載の情報処理装置。
【請求項９】
情報処理装置において実行する情報処理方法であり、
前記情報処理装置は、外部の通信デバイスとの通信処理を実行する通信処理部と、前記通信処理部と有線のデータ通信路を介した通信処理およびデータ処理を実行するデータ処理部を有し、
前記通信処理部は、
前記通信デバイスと前記データ処理部間で送受信するデータを一時的に格納するメモリと、
前記メモリに対するデータ書き込みおよび読み取り制御を実行する制御部を有し、
前記制御部は、
前記通信デバイスからデータを受信した際に、該受信したデータに含まれるエラーチェック用コードに基づいて該受信したデータのエラーチェックを実行する情報処理方法。
【請求項１０】
情報処理装置において情報処理を実行させるコンピュータ・プログラムであり、
前記情報処理装置は、外部の通信デバイスとの通信処理を実行する通信処理部と、
前記通信処理部と有線のデータ通信路を介した通信処理およびデータ処理を実行するデータ処理部を有し、
前記通信処理部は、
前記通信デバイスと前記データ処理部間で送受信するデータを一時的に格納するメモリと、
前記メモリに対するデータ書き込みおよび読み取り制御を実行する制御部を有し、
前記コンピュータ・プログラムは、
前記制御部に、
前記通信デバイスからデータを受信した際に、該受信したデータに含まれるエラーチェック用コードに基づいて該受信したデータのエラーチェックを実行させるコンピュータ・プログラム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１１−８８２６（Ｐ２０１１−８８２６Ａ）
【公開日】平成２３年１月１３日（２０１１．１．１３）
【国際特許分類】
【出願番号】特願２０１０−２２１５８４（Ｐ２０１０−２２１５８４）
【出願日】平成２２年９月３０日（２０１０．９．３０）
【分割の表示】特願２００８−１３１８２４（Ｐ２００８−１３１８２４）の分割
【原出願日】平成２０年５月２０日（２００８．５．２０）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２３年１月１３日（２０１１．１．１３）
【国際特許分類】
【出願日】平成２２年９月３０日（２０１０．９．３０）
【分割の表示】特願２００８−１３１８２４（Ｐ２００８−１３１８２４）の分割
【原出願日】平成２０年５月２０日（２００８．５．２０）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]