情報記憶媒体
【課題】本発明は、マイクロコンピュータ等に用意されたシリアルインタフェースを有効に利用し、より汎用性の高いシステムを提供することを課題とする。
【解決手段】情報処理システム１０は、情報処理装置２０と情報記憶媒体３０とを備える。情報処理装置２０の制御部２１は、シリアルインタフェースであるＳＰＩを備える。情報記憶媒体３０は、ＳＰＩを複数のＳＰＩに分岐するブリッジ装置３２を備える。制御部２１からのコマンド制御により、いずれかのＳＰＩスレーブがアクティブ化される。情報記憶媒体３０には、バックアップメモリ３３を含め複数のＳＰＩデバイスを接続することが可能である。また、情報記憶媒体３０は、インタフェース変換装置を備えることで、ＧＰＩＯデバイスやＵＡＲＴデバイスを接続可能である。
【解決手段】情報処理システム１０は、情報処理装置２０と情報記憶媒体３０とを備える。情報処理装置２０の制御部２１は、シリアルインタフェースであるＳＰＩを備える。情報記憶媒体３０は、ＳＰＩを複数のＳＰＩに分岐するブリッジ装置３２を備える。制御部２１からのコマンド制御により、いずれかのＳＰＩスレーブがアクティブ化される。情報記憶媒体３０には、バックアップメモリ３３を含め複数のＳＰＩデバイスを接続することが可能である。また、情報記憶媒体３０は、インタフェース変換装置を備えることで、ＧＰＩＯデバイスやＵＡＲＴデバイスを接続可能である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置に接続され、情報処理装置との間でデータの入出力を行う情報記憶媒体に関する。
【背景技術】
【０００２】
一般的なマイクロコンピュータや各種プロセッサの多くはペリフェラル（周辺機器）との接続用のＳＰＩ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）を備える。ＳＰＩを利用することで、各種のセンサなどをマイクロコンピュータや各種プロセッサに接続させることが可能である。
【０００３】
メインメモリなどを接続するメモリバスは、データバス、アドレスバス、制御信号線など多数の信号線が必要となる。これに対して、ＳＰＩは、シリアルで信号を送信するインタフェースであり、信号線数、端子の数を少なくすることが可能である。したがって、比較的低速なデータ転送を行うセンサなどの接続用に利用される。
【０００４】
【特許文献１】特開２００５−１４１２９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述したように、マイクロコンピュータや各種プロセッサには、ＳＰＩが用意されているものが存在するが、機器の多機能化に伴いＳＰＩの端子数が足りなくなるケースが発生する。あるいは、外部デバイスの仕様が変更された場合、マイクロコンピュータやプロセッサのインタフェースを変更する必要があり、コストが高くなるという問題があった。
【０００６】
上記特許文献１は、シリアルインタフェースをパラレルインタフェースに変換するブリッジ回路に関するものである。この技術を利用することで、パラレルインタフェースに対応したデバイスを、シリアルインタフェースを備えたホストシステムに接続させることが可能となっている。
【０００７】
そこで、本発明は前記問題点に鑑み、マイクロコンピュータ等に用意されたシリアルインタフェースを有効に利用し、より汎用性の高いシステムを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、請求項１記載の発明は、外部接続用メモリインタフェースと、前記外部接続用メモリインタフェースに接続されるメモリと、外部接続用シリアルインタフェースと、前記外部接続用シリアルインタフェースに接続され、前記外部接続用シリアルインタフェースを複数のデバイス用シリアルインタフェースに分岐させる分岐装置と、を備え、前記分岐装置および各デバイス用シリアルインタフェースを介して、前記外部接続用シリアルインタフェースに複数のデバイスを接続可能としたことを特徴とする。
【０００９】
請求項２記載の発明は、請求項１に記載の情報記憶媒体において、前記複数のデバイスのうち一のデバイスがバックアップ用メモリであることを特徴とする。
【００１０】
請求項３記載の発明は、請求項１に記載の情報記憶媒体において、前記複数のデバイス用シリアルインタフェースのうち一のデバイス用シリアルインタフェースに、インタフェース変換装置が接続され、前記インタフェース変換装置を介して、前記複数のデバイスのうち一のデバイスが接続されることを特徴とする。
【００１１】
請求項４記載の発明は、請求項１に記載の情報記憶媒体において、前記複数のデバイスのうち一のデバイスが信号送信装置であり、前記信号送信装置により送信する信号を利用して、外部装置を制御することを特徴とする。
【００１２】
請求項５記載の発明は、請求項１に記載の情報記憶媒体において、前記複数のデバイスのうち一のデバイスが信号受信装置であり、前記信号受信装置により外部装置から送信された信号を受信することにより、外部装置の情報を収集することを特徴とする。
【００１３】
請求項６記載の発明は、請求項１に記載の情報記憶媒体において、前記複数のデバイスのうち一のデバイスが演算手段であり、前記演算手段により、演算処理を実行することを特徴とする。
【００１４】
請求項７記載の発明は、請求項６に記載の情報記憶媒体において、前記外部接続用メモリインタフェースおよび前記外部接続用シリアルインタフェースを介して接続される情報処理装置において実行されるアプリケーションプログラムが前記メモリに格納されており、前記情報処理装置において前記アプリケーションプログラムを実行するときに必要となる所定の処理が、前記演算装置において実行されることを特徴とする。
【００１５】
請求項８記載の発明は、情報処理装置において実行されるアプリケーションプログラムを格納する情報記憶媒体であって、前記アプリケーションプログラムを格納するメモリと、演算装置と、を備え、前記情報処理装置において前記アプリケーションプログラムを実行するときに必要となる所定の処理が、前記演算装置において実行されることを特徴とする。
【００１６】
請求項９記載の発明は、請求項８に記載の情報記憶媒体において、前記演算装置は、マイクロコンピュータ、を含み、前記情報記憶媒体に電源が供給されたときに、前記マイクロコンピュータの動作を規定する暗号化された制御プログラムが前記マイクロコンピュータにロードされ、前記マイクロコンピュータにおいて、前記制御プログラムが復号されることを特徴とする。
【００１７】
請求項１０記載の発明は、請求項８に記載の情報記憶媒体において、前記演算装置は、ハードウェア回路、を含み、前記ハードウェア回路により、前記所定の処理が実行されることを特徴とする。
【発明の効果】
【００１８】
本発明の情報記憶媒体は、外部接続用シリアルインタフェースを複数のデバイス用シリアルインタフェースに分岐させる分岐装置を備えることで、外部接続用シリアルインタフェースに複数のデバイスを接続可能とした。これにより、マイクロコンピュータや各種のプロセッサなどに単一のシリアルインタフェースが備えられている場合であっても、情報記憶媒体に搭載した複数のデバイスにアクセスすることが可能である。
【００１９】
また、マイクロコンピュータや各種のプロセッサの仕様変更や設計変更は不要であるので、コストを高くすることなく、マイクコンピュータやプロセッサに複数のデバイスを接続することが可能である。
【００２０】
また、情報記憶媒体は、インタフェース変換装置を備えるので、シリアルインタフェースを経由して、他のインタフェースのデバイスを接続可能である。
【００２１】
本発明の情報記憶媒体はアプリケーションプログラムを格納するメモリと、演算装置とを備え、情報処理装置においてアプリケーションプログラムを実行するときに必要となる所定の処理が、演算装置において実行される。これにより、情報処理システムのセキュリティを強化することが可能である。たとえば、アプリケーションプログラムが不正に複製されたとしても、情報記憶媒体が存在しなければ、アプリケーションプログラムの実行を完結することができない。
【発明を実施するための最良の形態】
【００２２】
｛第１の実施の形態｝
＜情報処理システムの構成＞
以下、図面を参照しつつ本発明の第１の実施の形態について説明する。図１は、本実施の形態に係る情報処理システム１０のブロック図である。情報処理システム１０は、情報処理装置２０と情報記憶媒体３０とを備えている。情報記憶媒体３０は、情報処理装置２０に着脱可能となっている。情報処理装置２０は、情報記憶媒体３０を接続することで、情報記憶媒体３０に格納されているデータを処理して、様々なアプリケーションを実行することが可能である。
【００２３】
情報処理装置２０は、ＣＰＵ、ＲＡＭなどを備える制御部２１と、操作部２２と、表示部２３とを備えている。制御部２１は、情報処理装置２０の全体制御を行う。操作部２２は、操作ボタンやカーソルなどで構成される。表示部２３は、液晶表示装置などである。あるいは、表示部２３がタッチパネル式ディスプレイで構成されていてもよい。
【００２４】
制御部２１には、パラレルインタフェースであるメモリバス２０１と、シリアルインタフェースであるＳＰＩバス２０２とが接続されている。
【００２５】
情報記憶媒体３０は、プログラムＲＯＭ３１と、ブリッジ装置３２と、バックアップメモリ３３と、赤外線ＬＥＤ３４とを備えている。バックアップメモリ３３は、たとえば、ＥＥＰＲＯＭやフラッシュメモリが利用できる。したがって、情報処理装置２０の電源がＯＦＦされた後も、バックアップメモリ３３は、データを保持することができる。
【００２６】
プログラムＲＯＭ３１は、メモリバス４１に接続されている。ブリッジ装置３２は、ＳＰＩバス４２に接続されている。情報記憶媒体３０が、情報処理装置２０のメモリスロット２５に装着されると、メモリバス４１がメモリバス２０１に接続され、ＳＰＩバス４２がＳＰＩバス２０２に接続される。これにより、制御部２１は、プログラムＲＯＭ３１およびブリッジ装置３２にアクセス可能となる。
【００２７】
ブリッジ装置３２には、さらに、ＳＰＩバス４３を介してバックアップメモリ３３が接続されている。また、ブリッジ装置３２には、ＧＰＩＯ（Ｇｅｎｅｒａｌ Ｐｕｒｐｏｓｅ Ｉｎｐｕｔ Ｏｕｔｐｕｔ）バス４４を介して赤外線ＬＥＤ３４が接続されている。
【００２８】
図２は、ブリッジ装置３２のブロック図である。ブリッジ装置３２は、ＳＰＩハブコア３２１と、ＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ Ｔｒａｎｓｍｉｔｔｅｒ）コントローラ３２２と、ＧＰＩＯコントローラ３２６とを備えている。
【００２９】
ＳＰＩハブコア３２１は、ＳＰＩを複数のＳＰＩに分岐するための回路である。ＳＰＩハブコア３２１には、チップセレクト信号線ＣＳと、クロック信号線ＣＫと、データ入力信号線ＤＩと、データ出力信号線ＤＯが接続されている。これら、信号線ＣＳ、ＣＫ、ＤＩ、ＤＯが、図１に示すＳＰＩバス４２に対応している。
【００３０】
ＳＰＩハブコア３２１には、チップセレクト信号線ＳＣＳ１、ＳＣＳ２、ＳＣＳ３、ＳＣＳ４が接続されている。つまり、ＳＰＩハブコア３２１には、４つのＳＰＩスレーブが接続される。チップセレクト信号線ＳＣＳ１は、第１のＳＰＩデバイスに接続される。第１のＳＰＩデバイスは、本実施の形態においては、図１に示すバックアップメモリ３３に対応している。
【００３１】
チップセレクト信号線ＳＣＳ２は、第２のＳＰＩデバイスに接続される。図１に示す本実施の形態においては、第２のＳＰＩデバイスは接続されていない。
【００３２】
また、クロック信号線ＳＣＫ、データ出力信号線ＳＤＯ、データ入力信号線ＳＤＩが、それぞれ、第１のＳＰＩデバイスに接続されている。また、信号線ＳＣＫ、ＳＤＯ、ＳＤＩは、分岐して、第２のＳＰＩデバイスに対応するインタフェースを形成している。クロック信号線ＳＣＫは、ＳＰＩハブコア３２１から、第１のＳＰＩデバイスおよび第２のＳＰＩデバイスにクロック信号を供給する信号線である。データ出力信号線ＳＤＯは、第１のＳＰＩデバイスおよび第２のＳＰＩデバイスにデータを出力する信号線である。データ入力信号線ＳＤＩは、第１のデバイスおよび第２のデバイスからデータを入力する信号線である。
【００３３】
このように、本実施の形態の情報記憶媒体３０には、２つのＳＰＩデバイスを搭載可能としている。
【００３４】
チップセレクト信号線ＳＣＳ３は、ＵＡＲＴコントローラ３２２に接続されている。また、クロック信号線ＳＣＫ、データ出力信号線ＳＤＯ、データ入力信号線ＳＤＩが分岐して、ＵＡＲＴコントローラ３２２に接続されている。さらに、ＵＡＲＴコントローラ３２２の下流側には、赤外線通信部３２３と２つのセレクタ３２４、３２５が接続されている。
【００３５】
ＵＡＲＴコントローラ３２２の出力信号線は、２つに分岐し、一方は、直接セレクタ３２４に接続され、他方は、赤外線通信部３２３を介してセレクタ３２４に接続される。赤外線通信部３２３は、ＵＡＲＴ信号を、赤外線無線信号に変換する。セレクタ３２４は、出力信号線ＴＸに接続されている。これにより、出力信号線ＴＸには、ＵＡＲＴ信号あるいは赤外線無線信号が出力される。
【００３６】
また、入力信号線ＲＸは、２つに分岐し、一方は、直接セレクタ３２５に接続され、他方は、赤外線通信部３２３を介してセレクタ３２５に接続される。赤外線通信部３２３は、入力信号線ＲＸを介して入力した赤外線無線信号をＵＡＲＴ信号に変換する。入力信号線ＲＸを介して入力されたＵＡＲＴ信号は、直接セレクタ３２５に入力される。セレクタ３２５の出力信号線は、ＵＡＲＴコントローラ３２２に接続される。これにより、ＵＡＲＴコントローラ３２２は、ＵＡＲＴ信号を入力する。
【００３７】
そして、出力信号線ＴＸおよび入力信号線ＲＸは、ＵＡＲＴデバイスあるいは赤外線無線通信インタフェースに接続される。このように、本実施の形態の情報記憶媒体３０は、ＵＡＲＴインタフェースを備えたデバイスを搭載可能である。あるいは赤外線無線通信インタフェースを搭載することで、赤外線無線通信デバイスを制御することが可能である。
【００３８】
チップセレクト信号線ＳＣＳ４は、ＧＰＩＯコントローラ３２６に接続されている。また、クロック信号線ＳＣＫ、データ出力信号線ＳＤＯ、データ入力信号線ＳＤＩが分岐して、ＧＰＩＯコントローラ３２６に接続されている。
【００３９】
そして、ＧＰＩＯコントローラ３２６には、２つのＧＰＩＯインタフェース（ＧＰＩＯ＿Ａ、ＧＰＩＯ＿Ｂ）が接続されている。図１で示した本実施の形態においては、ＧＰＩＯ＿Ａインタフェースに、赤外線ＬＥＤ３４が接続されている。ＧＰＩＯコントローラ３２６は、汎用入出力ポートを備えており、ＬＥＤを直接駆動することが可能である。
【００４０】
また、図１に示す本実施の形態においては、ＧＰＩＯ＿Ｂインタフェースには、デバイスは接続されていない。このように、本実施の形態の情報記憶媒体３０には、２つのＧＰＩＯデバイスを搭載可能としている。
【００４１】
以上説明したように、ブリッジ装置３２は、ＳＰＩインタフェースを４つのＳＰＩインタフェースに分岐させるＳＰＩハブコア３２１を備える。そして、２つのＳＰＩインタフェースには、ＳＰＩデバイスが接続可能である。また、残る２つのＳＰＩインタフェースは、それぞれＵＡＲＴコントローラ３２２、ＧＰＩＯコントローラ３２６に接続されることで、ＵＡＲＴデバイスやＧＰＩＯデバイスを接続可能である。
【００４２】
ＳＰＩハブコア３２１は、情報処理装置２０の制御部２１からチップセレクト信号線ＣＳを介してチップセレクト信号を入力する。このチップセレクト信号は、ブリッジ装置３２をアクティブにするための信号である。ブリッジ装置３２がアクティブになった後、ＳＰＩハブコア３２１が備えるコマンドデコーダ３２１１は、制御部２１から入力したコマンドをデコードし、いずれかのインタフェース（つまい、いずれかのＳＰＩスレーブ）を特定する。そしてデコードされたコマンドに応じてＳＰＩハブコア３２は、チップセレクト信号線ＳＣＳ１、ＳＣＳ２、ＳＣＳ３、ＳＣＳ４のいずれかの信号に選択信号を送出する。これにより、いずれかのインタフェースがアクティブとなる。
【００４３】
そして、ＳＰＩハブコア３２１は、制御部２１からデータ入力信号線ＤＩを介してデータを入力する。このデータは、そのままデータ出力信号線ＳＤＯに送出され、アクティブとなっているデバイスに対して出力される。
【００４４】
逆に、アクティブとなっているデバイスから送出されたデータが、データ入力信号線ＳＤＩを介してＳＰＩハブコア３２１に入力される。ＳＰＩハブコア３２１は、入力したデータをそのままデータ出力信号線ＤＯに送出する。送出されたデータは、制御部２１において処理される。
【００４５】
このようにして、情報処理装置２０は、情報記憶媒体３０に搭載された各デバイスとデータの入出力を行い、さまざまな処理を実行するのである。また、情報処理装置２０は、プログラムＲＯＭ３１に格納されたアプリケーションプログラムを実行する。
【００４６】
なお、図２で示したブリッジ装置３２では、ＳＰＩハブコア３２１に接続された信号線ＳＣＫ、ＳＤＯ、ＳＤＩが分岐して各ＳＰＩスレーブに接続されている。つまり、ＳＰＩハブコア３２１と各ＳＰＩスレーブ間で各信号線ＳＣＫ、ＳＤＯ、ＳＤＩを分岐させた。この他の構成として、各ＳＰＩスレーブに接続されるクロック信号線やデータ入出力信号線がＳＰＩハブコア３２１を経由しない構成とすることもできる。具体的には、ＳＰＩハブコア３２１には、上述したように、クロック信号線ＣＫ、データ入力信号線ＤＩ、データ出力信号線ＤＯが接続される。そして、これら信号線ＣＫ、ＤＩ、ＤＯが、分岐して、各ＳＰＩスレーブに接続されるのである。つまり、ＳＰＩハブコア３２１と外部インタフェース端子との間で各信号線ＣＫ、ＤＩ、ＤＯを分岐させるのである。このような構成にすれば、ＳＰＩハブコア３２１に信号線ＳＣＫ、ＳＤＯ、ＳＤＩの端子を備える必要がなくなるので、パッケージのサイズを小さくすることが可能である。
【００４７】
＜デバイスへのアクセス手順＞
以上のように構成された情報処理システム１０において、情報処理装置２０が、情報記憶媒体３０に搭載された各デバイスにアクセスする手順について説明する。
【００４８】
図３は、ＳＰＩハブコア３２１における信号入出力シーケンスである。図３の上段は、ＳＰＩハブコア３２１と制御部２１との間で入出力される信号を示し、図３の下段は、ＳＰＩハブコア３２１とＳＰＩスレーブとの間で入出力される信号を示している。
【００４９】
上述したように、ＳＰＩハブコア３２１は、チップセレクト信号線ＣＳにより制御部２１から選択信号を入力し、クロック信号線ＣＫにより制御部２１からクロック信号を得る。そして、図に示すように、ＳＰＩハブコア３２１は、チップセレクト信号ＣＳを介して選択信号を入力した後、データ入力信号線ＤＩを介してＨＵＢモードコマンドを入力している。
【００５０】
本実施の形態において、ＳＰＩハブコア３２１は、デフォルト状態（以下では、スルーモードと呼ぶ。）では、第１のＳＰＩデバイスであるバックアップメモリ３３を選択する。つまり、デフォルト状態では、チップセレクト信号線ＳＣＳ１に選択信号を出力して、バックアップメモリ３３とデータの入出力を行う。これに対して、ＳＰＩハブコア３２１は、ＨＵＢモードコマンドを入力すると、次に入力するインタフェース指定コマンドで指定されたデバイスとデータの入出力を行うのである。つまり、インタフェース指定コマンドで指定されたＳＰＩスレーブに対応するチップセレクト信号線ＳＣＳｎに選択信号を出力する。図に示すように、ＳＰＩハブコア３２１は、８ビットのＨＵＢモードコマンドを入力した後に、８ビットのインタフェース指定コマンドを入力している。
【００５１】
図４は、ＳＰＩハブコア３２１が、制御部２１から入力するコマンドの一覧である。各コマンドは８ビットのコマンドである。各コマンドの最後のビットはｘと表記しているが、これは、各コマンドが上位７ビットから特定されるからである。
【００５２】
コマンド「１００１＿０００ｘ」は、モードリセットコマンドである。このコマンドは、ＨＵＢモードに遷移しているＳＰＩハブコア３２１のステータスを再びスルーモードに遷移させる。コマンド「１０００＿０００ｘ」は、ＨＵＢモードコマンドである。情報処理装置２０が第１のＳＰＩデバイス以外のデバイスにアクセスしたい場合に利用するコマンドである。コマンド「１１００＿０００ｘ」は、ＵＡＲＴコントローラへアクセスするためのインタフェース指定コマンドである。コマンド「１１００＿０１０ｘ」は、第２のＳＰＩデバイスへアクセスするためのインタフェース指定コマンドである。コマンド「１１００＿１００ｘ」は、ＧＰＩＯコントローラへアクセスするためのインタフェース指定コマンドである。
【００５３】
ＳＰＩハブコア３２１は、インタフェース指定コマンドを入力すると、指定されたＳＰＩスレーブ（第２のＳＰＩデバイス、ＵＡＲＴコントローラ３２２、または、ＧＰＩＯコントローラ３２６）にチップセレクト信号線ＳＣＳ２、ＳＣＳ３、ＳＣＳ４を介して選択信号を送信し、各ＳＰＩスレーブと信号の入出力を行う。
【００５４】
図３に示す下段は、ＳＰＩハブコア３２１が、インタフェース指定コマンドで指定されたＳＰＩスレーブと入出力する信号を示している。上述したように、データ入力信号線ＤＩで入力されるコマンドやデータは、そのままデータ出力信号線ＳＤＯから出力される。また、ＳＰＩハブコア３２１は、指定されたＳＰＩスレーブに対応したチップセレクト信号線ＳＣＳｎに対して選択信号を出力している。ＳＰＩスレーブは、チップセレクト信号線ＳＣＳｎを介して選択信号を入力した後、データ出力信号線ＳＤＯを介してデータを入力する。また、チップセレクト信号線ＳＣＳｎにより選択信号を入力しているＳＰＩスレーブからデータが出力されると、そのデータは、データ入力信号線ＳＤＩを介してＳＰＩハブコア３２１に入力される。ＳＰＩハブコア３２１は、入力したデータをそのままデータ出力信号線ＤＯを介して制御部２１に出力する。このようにして、情報処理装置２０は、インタフェース指定コマンドで指定したデバイスとの間でデータの入出力を行い、各デバイスを制御するのである。
【００５５】
このように、情報記憶媒体３０は、制御部２１から出力されたコマンドに従って、複数のデバイスのうちの１つを選択して動作させることができる。つまり、ソフトウェア制御により、デバイスを指定してデータの入出力を行うことが可能となっている。図３に示すシーケンスで、特定のデバイスとＨＵＢモードでデータの入出力を行った後、制御部２１は、ＳＰＩハブコア３２１にモードリセットコマンドを出力する。これにより、ブリッジ装置３２は、再びスルーモードに遷移する。
【００５６】
図５は、制御部２１が情報記憶媒体３０に搭載された各デバイスにアクセスするための手順を示す図である。制御部２１は、まず、アクセスするデバイスがスルーモードでアクセス可能か、ＨＵＢモードにおいてアクセス可能かを判断する（ステップＳ１）。
【００５７】
スルーモードでアクセス可能な場合、つまり、第１のＳＰＩデバイスであるバックアップメモリ３３にアクセスする場合、制御部２１は、バックアップメモリ３３にデータを出力する。あるいは、バックアップメモリ３３に対するメモリアドレスを出力する（ステップＳ２）。そして、図３等で説明したように、ＳＰＩハブコア３２１とバックアップメモリ３３との間で信号の入出力が行われ、制御部２１は、バックアップメモリ３３から出力されたデータを入力する（ステップＳ３）。
【００５８】
ステップＳ１において、ＨＵＢモードに遷移すべきと判断した場合、つまり、第２のＳＰＩデバイス、あるいは、ＵＡＲＴコントローラ３２２またはＧＰＩＯコントローラ３２６に接続されたデバイスにアクセスする場合、制御部２１は、ＨＵＢモードコマンドを出力する（ステップＳ４）。
【００５９】
続いて、制御部２１は、インタフェース指定コマンドを出力する（ステップＳ５）。ＳＰＩハブコア３２１は、インタフェース指定コマンドに応じて、チップセレクト信号線ＳＣＳ２、ＳＣＳ３、ＳＣＳ４のいずれかに選択信号を出力する。
【００６０】
そして、制御部２１は、インタフェース指定コマンドで指定されたデバイスに対するデータを出力する。あるいは、インタフェース指定コマンドで指定されたデバイスにアドレスを出力する（ステップＳ６）。そして、図３等で説明したように、ＳＰＩハブコア３２１と選択されたデバイスとの間で信号の入出力が行われ、制御部２１は、選択されているデバイスから出力されたデータを入力する（ステップＳ７）。
【００６１】
図１に示すように、本実施の形態においては、ＧＰＩＯインタフェースに赤外線ＬＥＤ３４が接続されている。図６は、ＧＰＩＯコントローラ３２６を介した赤外線ＬＥＤ３４の制御イメージを示す図である。
【００６２】
ＳＰＩハブコア３２１は、制御部２１からデータ入力信号線ＤＩを介して入力する信号を、そのままデータ出力信号線ＳＤＯを介してＧＰＩＯコントローラ３２６に出力する。その一方で、コマンドデコーダ３２１１では、データ入力信号線ＤＩを介して入力したコマンドを解析する。そして、コマンドデコーダ３２１１は、コマンドがＨＵＢコマンドである場合には、ＳＰＩハブコア３２１をＨＵＢモードに遷移させる。また、コマンドデコーダ３２１１は、コマンドがＧＰＩＯコントローラを指定するインタフェース指定コマンドである場合には、チップセレクト信号線ＳＣＳ４に選択信号を出力する。
【００６３】
ＧＰＩＯコントローラ３２６は、汎用入出力ポート３２６１を備えており、チップセレクト信号線ＳＣＳ４を介して選択信号を入力した場合には、データ出力信号線ＳＤＯを介して入力した信号を、汎用入出力ポート３２６１から出力する。そして、この汎用入出力ポート３２６１より出力した信号で、直接赤外線ＬＥＤ３４を駆動するのである。
【００６４】
具体的には、制御部２１は、ＧＰＩＯインタフェースを指定するインタフェース指定コマンドを出力した後、データ入力信号線ＤＩを介してＳＰＩハブコア３２１に赤外線駆動信号を出力する。そして、赤外線駆動信号がＨｉｇｈの場合に、赤外線高輝度ＬＥＤが点灯、Ｌｏｗの場合に消灯するよう制御するのである。これにより、制御部２１において、赤外線通信機器の搬送周波数に対応したパルスをソフトウェア制御で生成することが可能であり、レート調整を行う回路を別途設ける必要がない。
【００６５】
一般的には、赤外線機器の制御に用いられる搬送周波数は３８ＫＨｚである。一方、本実施の形態における制御部２１の動作クロックは、たとえば１パルス０．２３５μｓである。３８ＫＨｚの周波数では、１パルスの幅が約１３μｓとなるため、制御部２１は、５５ビット分のＨｉｇｈ信号あるいはＬｏｗ信号を連続して出力することで、赤外線機器の搬送周波数に対応したパルスを生成することが可能である。このように、ソフトウェア制御により赤外線機器を制御できるため、ハードウェア構成の仕様変更等、コストを掛けることなく、柔軟に仕様変更に対応可能なシステムを構築できる。
【００６６】
図７は、赤外線ＬＥＤ３４より出力される赤外線により、ラジコンカーを制御している図を示す。このように、本実施の形態の情報記憶媒体３０は、赤外線ＬＥＤ３４を搭載することで、ラジコンカーなどの遠隔制御を行うことが可能である。このように、赤外線ＬＥＤ３４を搭載した情報記憶媒体３０を挿入することで、情報処理装置２０を各種のリモコンとして動作させることが可能である。
【００６７】
また、図１にも示したように、情報記憶媒体３０は、プログラムＲＯＭ３１およびバックアップメモリ３３を備えている。これにより、プログラムＲＯＭ３１に格納したアプリケーションプログラムを制御部２１で実行することが可能である。さらには、アプリケーションプログラムの実行中、バックアップする必要のあるデータをバックアップメモリ３３に格納することが可能である。
【００６８】
このように本実施の形態の情報記憶媒体３０は、単一のシリアルインタフェース（ＳＰＩ）を備えるが、複数のＳＰＩデバイスやその他のインタフェースのデバイスを搭載することが可能である。これにより、マイクロコンピュータや各種のプロセッサが単一のシリアルインタフェースしか備えていない場合にも、ハードウェアの仕様変更、設計変更を行うことなく、情報記憶媒体３０を利用して多数のデバイスを利用することができる。さらには、情報記憶媒体３０が着脱可能となっているので、情報記憶媒体３０を差し替えることで、異なるさらに多様なデバイスを利用可能である。
【００６９】
｛第２の実施の形態｝
次に、本発明の第２の実施の形態について説明する。図８は、第２の実施の形態に係る情報記憶媒体３０のブロック図である。この実施の形態に係る情報処理装置２０は、図１に示した第１の実施の形態と同様である。
【００７０】
図８に示すように、第２の実施の形態の情報記憶媒体３０には、ＧＰＩＯインタフェースに赤外線受光部３５が接続されている。赤外線受光部３５は、外部の装置から出力された赤外線を受光し、その信号を得ることが可能である。その他の情報記憶媒体３０の構成は第１の実施の形態と同様である。したがって、情報処理装置２０は、赤外線受光部３５を介して、外部の装置から信号を取得することが可能である。
【００７１】
図９は、第２の実施の形態に係る情報処理システム１０の利用形態を示す図である。健康器具５１、５２は、赤外線ＬＥＤを備え、赤外線通信が可能な器具である。健康器具５１、５２は、測定者の体重、体脂肪、血圧、脈拍などを測定し、それらのデータを赤外線通信で送信するのである。
【００７２】
情報記憶媒体３０に備えられた赤外線受光部３５は、健康器具５１、５２から送信された測定データを受信する。情報処理装置２０は、ＳＰＩおよびＧＰＩＯインタフェースを介して健康器具５１、５２で測定された測定データを集計し、解析するのである。
【００７３】
測定データを集積、解析するアプリケーションプログラムは、プログラムＲＯＭ３１に格納されている。さらに、このアプリケーションプログラムは、解析結果に応じて測定者に提供するカウンセリング情報を表示部２３に表示するのである。このようにして、複数の健康器具で測定されたデータを集積、解析し、各人に応じたカウンセリング情報を提供することが可能である。また、各人のカウンセリング情報は、バックアップメモリ３３に格納することが可能である。
【００７４】
なお、情報記憶媒体３０に、第１の実施の形態で説明した赤外線ＬＥＤ３４と、第２の実施の形態で説明した赤外線受光部３５の両方を備えるようにしてもよい。
【００７５】
｛第３の実施の形態｝
次に、本発明の第３の実施の形態について説明する。図１０は、第３の実施の形態に係る情報記憶媒体３０のブロック図である。この実施の形態に係る情報処理装置２０は、図１に示した第１の実施の形態と同様である。この実施の形態の情報処理システム１０は、ＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）に利用される。
【００７６】
図１０に示すように、第３の実施の形態の情報記憶媒体３０には、ＵＡＲＴインタフェースにＧＰＳ受信機３６が接続されている。また、第２のＳＰＩデバイスとしてセンサ３７が接続されている。
【００７７】
ＧＰＳ受信機３６は、ＧＰＳ衛星から送信された位置情報を受信することが可能である。その他の情報記憶媒体３０の構成は第１の実施の形態と同様である。したがって、情報処理装置２０は、ＧＰＳ受信機３６が受信した位置情報を処理することで、情報処理装置２０の現在位置を取得可能である。また、センサ３７を利用して、各種の周辺環境を測定可能である。これらＧＰＳ位置情報やセンサ入力情報を処理するアプリケーションプログラムは、プログラムＲＯＭ３１に格納される。また、バックアップメモリ３３は、データバックアップ用に用いられる。
【００７８】
｛第４の実施の形態｝
次に、本発明の第４の実施の形態について説明する。図１１は、第４の実施の形態に係るブリッジ装置３２のブロック図である。第４の実施の形態に係る情報処理装置２０は、図１に示した第１の実施の形態と同様である。また、ブリッジ装置３２以外の情報記憶媒体３０の構成も、図１で示した第１の実施の形態と同様である。
【００７９】
図１１に示すブリッジ装置３２には、図２で示したブリッジ装置３２が備える各ブロックに加え、さらに演算器３２７が備えられている。演算器３２７には、チップセレクト信号線ＳＣＳ５が接続されている。また、クロック信号線ＳＣＫ、データ出力信号線ＳＤＯ、データ入力信号線ＳＤＩが分岐して演算器３２７に接続されている。さらには、演算器３２７とチップセレクト信号線ＳＣＳ１が接続されており、演算器３２７からチップセレクト信号線ＳＣＳ１に選択信号を出力することが可能となっている。
【００８０】
このように、演算器３２７は、５番目のＳＰＩスレーブとしてＳＰＩハブコア３２１に接続されており、チップセレクト信号線ＳＣＳ５を介して選択信号を得ることで、情報処理装置２０と信号の入出力を行う。
【００８１】
演算器３２７において実行されるファームウェアは、暗号化された状態でプログラムＲＯＭ３１あるいはバックアップメモリ３３に格納されている。暗号アルゴリズムとしては、ＤＥＳやＡＥＳなどが用いられる。
【００８２】
演算器３２７は、情報記憶媒体３０に電力が供給された時点で、プログラムＲＯＭ３１あるいはバックアップメモリ３３からファームウェアをロードし、演算器３２７においてファームウェアを復号する。したがって、演算器３２７は、ＤＥＳやＡＥＳなどの復号回路ブロックを備える。なお、演算器３２７は、バックアップメモリ３３からファームウェアをロードする際には、チップセレクト信号線ＳＣＳ１に選択信号を出力することで、バックアップメモリ３３にアクセスする。
【００８３】
このような構成の情報記憶媒体３０が接続された情報処理装置２０は、プログラムＲＯＭ３１からアプリケーションプログラムを読み出して各種のアプリケーションを実行する。そして、このアプリケーションの処理に必須の一部の処理は、演算器３２７にロードされたファームウェアにより実行される。言い換えると、情報処理装置２０が、プログラムＲＯＭ３１に格納されたアプリケーションプログラムを実行するとき、必ず演算器３２７における処理が必要となるのである。
【００８４】
このような構成とすることにより、本実施の形態の情報処理システム１０はセキュリティの高いシステムとなる。たとえば、プログラムＲＯＭ３１に格納されているアプリケーションプログラムが不正に複製されたとしても、演算器３２７を備えた情報記憶媒体３０を情報処理装置２０に接続しない限りアプリケーションプログラムの実行を完結することはできないからである。また、演算器３２７にロードされるファームウェアは暗号化された状態でプログラムＲＯＭ３１あるいはバックアップメモリ３３に格納されているので、実行コードが解析されることを回避できる。
【００８５】
たとえば、アプリケーションプログラムがゲームプログラムであれば、ゲームプログラムの実行の中で、ベクター描画処理や文字フォントデータの表示演算を演算器３２７において実行させるのである。これにより、情報記憶媒体３０が存在しなければ、ゲームを正常に進行させることが不可能となる。
【００８６】
また、演算器３２７は、情報処理装置２０における処理負荷を軽減させる役割もある。この意味において、演算器３２７をアクセラレータとして利用すると考えることができる。つまり、上述したＨＵＢモードにおいて、演算器３２７が選択され、演算処理が実行されることにより、ブリッジ装置３２はアクセラレータモードに遷移するのである。
【００８７】
なお、演算器３２７がマイクロプロセッサの場合には、上述したように、ファームウェアを演算器３２７にロードすることで、演算処理を実行させているが、演算器３２７による処理を完全にハードウェア化してもよい。この場合には、演算器３２７における処理プログラムがいずれのメモリにも格納されていないので、よりセキュリティの強度を上げることができる。
【００８８】
また、第１の実施の形態で説明した場合と同様、この実施の形態においても、各ＳＰＩスレーブに接続されるクロック信号線やデータ入出力信号線がＳＰＩハブコア３２１を経由しない構成とすることもできる。つまり、信号線ＣＫ、ＤＩ、ＤＯが、分岐して、演算器３２７を含む各ＳＰＩスレーブに接続される形態とすることができる。
【図面の簡単な説明】
【００８９】
【図１】第１の実施の形態に係る情報処理システムのブロック図である。
【図２】ブリッジ装置のブロック図である。
【図３】ＳＰＩハブコアにおける入出力信号のシーケンス図である。
【図４】ＳＰＩハブコアを制御するコマンドの一覧である。
【図５】情報記憶媒体に搭載された各デバイスにアクセスするための手順を示す図である。
【図６】赤外線ＬＥＤを制御する処理部のブロック図である。
【図７】情報処理システムによりラジコンカーを制御している様子を示す図である。
【図８】第２の実施の形態に係る情報記憶媒体のブロック図である。
【図９】情報処理システムにより健康測定データを解析するイメージを示す図である。
【図１０】第３の実施の形態に係る情報記憶媒体のブロック図である。
【図１１】第４の実施の形態に係るブリッジ装置のブロック図である。
【符号の説明】
【００９０】
１０ 情報処理システム
２０ 情報処理装置
３０ 情報記憶媒体
３１ プログラムＲＯＭ
３２ ブリッジ装置
３２１ ＳＰＩハブコア
３３ バックアップメモリ（第１のＳＰＩデバイス）
３４ 赤外線ＬＥＤ
３５ 赤外線受光部
３６ ＧＰＳ受信機
３７ センサ（第２のＳＰＩデバイス）
【技術分野】
【０００１】
本発明は、情報処理装置に接続され、情報処理装置との間でデータの入出力を行う情報記憶媒体に関する。
【背景技術】
【０００２】
一般的なマイクロコンピュータや各種プロセッサの多くはペリフェラル（周辺機器）との接続用のＳＰＩ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）を備える。ＳＰＩを利用することで、各種のセンサなどをマイクロコンピュータや各種プロセッサに接続させることが可能である。
【０００３】
メインメモリなどを接続するメモリバスは、データバス、アドレスバス、制御信号線など多数の信号線が必要となる。これに対して、ＳＰＩは、シリアルで信号を送信するインタフェースであり、信号線数、端子の数を少なくすることが可能である。したがって、比較的低速なデータ転送を行うセンサなどの接続用に利用される。
【０００４】
【特許文献１】特開２００５−１４１２９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述したように、マイクロコンピュータや各種プロセッサには、ＳＰＩが用意されているものが存在するが、機器の多機能化に伴いＳＰＩの端子数が足りなくなるケースが発生する。あるいは、外部デバイスの仕様が変更された場合、マイクロコンピュータやプロセッサのインタフェースを変更する必要があり、コストが高くなるという問題があった。
【０００６】
上記特許文献１は、シリアルインタフェースをパラレルインタフェースに変換するブリッジ回路に関するものである。この技術を利用することで、パラレルインタフェースに対応したデバイスを、シリアルインタフェースを備えたホストシステムに接続させることが可能となっている。
【０００７】
そこで、本発明は前記問題点に鑑み、マイクロコンピュータ等に用意されたシリアルインタフェースを有効に利用し、より汎用性の高いシステムを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、請求項１記載の発明は、外部接続用メモリインタフェースと、前記外部接続用メモリインタフェースに接続されるメモリと、外部接続用シリアルインタフェースと、前記外部接続用シリアルインタフェースに接続され、前記外部接続用シリアルインタフェースを複数のデバイス用シリアルインタフェースに分岐させる分岐装置と、を備え、前記分岐装置および各デバイス用シリアルインタフェースを介して、前記外部接続用シリアルインタフェースに複数のデバイスを接続可能としたことを特徴とする。
【０００９】
請求項２記載の発明は、請求項１に記載の情報記憶媒体において、前記複数のデバイスのうち一のデバイスがバックアップ用メモリであることを特徴とする。
【００１０】
請求項３記載の発明は、請求項１に記載の情報記憶媒体において、前記複数のデバイス用シリアルインタフェースのうち一のデバイス用シリアルインタフェースに、インタフェース変換装置が接続され、前記インタフェース変換装置を介して、前記複数のデバイスのうち一のデバイスが接続されることを特徴とする。
【００１１】
請求項４記載の発明は、請求項１に記載の情報記憶媒体において、前記複数のデバイスのうち一のデバイスが信号送信装置であり、前記信号送信装置により送信する信号を利用して、外部装置を制御することを特徴とする。
【００１２】
請求項５記載の発明は、請求項１に記載の情報記憶媒体において、前記複数のデバイスのうち一のデバイスが信号受信装置であり、前記信号受信装置により外部装置から送信された信号を受信することにより、外部装置の情報を収集することを特徴とする。
【００１３】
請求項６記載の発明は、請求項１に記載の情報記憶媒体において、前記複数のデバイスのうち一のデバイスが演算手段であり、前記演算手段により、演算処理を実行することを特徴とする。
【００１４】
請求項７記載の発明は、請求項６に記載の情報記憶媒体において、前記外部接続用メモリインタフェースおよび前記外部接続用シリアルインタフェースを介して接続される情報処理装置において実行されるアプリケーションプログラムが前記メモリに格納されており、前記情報処理装置において前記アプリケーションプログラムを実行するときに必要となる所定の処理が、前記演算装置において実行されることを特徴とする。
【００１５】
請求項８記載の発明は、情報処理装置において実行されるアプリケーションプログラムを格納する情報記憶媒体であって、前記アプリケーションプログラムを格納するメモリと、演算装置と、を備え、前記情報処理装置において前記アプリケーションプログラムを実行するときに必要となる所定の処理が、前記演算装置において実行されることを特徴とする。
【００１６】
請求項９記載の発明は、請求項８に記載の情報記憶媒体において、前記演算装置は、マイクロコンピュータ、を含み、前記情報記憶媒体に電源が供給されたときに、前記マイクロコンピュータの動作を規定する暗号化された制御プログラムが前記マイクロコンピュータにロードされ、前記マイクロコンピュータにおいて、前記制御プログラムが復号されることを特徴とする。
【００１７】
請求項１０記載の発明は、請求項８に記載の情報記憶媒体において、前記演算装置は、ハードウェア回路、を含み、前記ハードウェア回路により、前記所定の処理が実行されることを特徴とする。
【発明の効果】
【００１８】
本発明の情報記憶媒体は、外部接続用シリアルインタフェースを複数のデバイス用シリアルインタフェースに分岐させる分岐装置を備えることで、外部接続用シリアルインタフェースに複数のデバイスを接続可能とした。これにより、マイクロコンピュータや各種のプロセッサなどに単一のシリアルインタフェースが備えられている場合であっても、情報記憶媒体に搭載した複数のデバイスにアクセスすることが可能である。
【００１９】
また、マイクロコンピュータや各種のプロセッサの仕様変更や設計変更は不要であるので、コストを高くすることなく、マイクコンピュータやプロセッサに複数のデバイスを接続することが可能である。
【００２０】
また、情報記憶媒体は、インタフェース変換装置を備えるので、シリアルインタフェースを経由して、他のインタフェースのデバイスを接続可能である。
【００２１】
本発明の情報記憶媒体はアプリケーションプログラムを格納するメモリと、演算装置とを備え、情報処理装置においてアプリケーションプログラムを実行するときに必要となる所定の処理が、演算装置において実行される。これにより、情報処理システムのセキュリティを強化することが可能である。たとえば、アプリケーションプログラムが不正に複製されたとしても、情報記憶媒体が存在しなければ、アプリケーションプログラムの実行を完結することができない。
【発明を実施するための最良の形態】
【００２２】
｛第１の実施の形態｝
＜情報処理システムの構成＞
以下、図面を参照しつつ本発明の第１の実施の形態について説明する。図１は、本実施の形態に係る情報処理システム１０のブロック図である。情報処理システム１０は、情報処理装置２０と情報記憶媒体３０とを備えている。情報記憶媒体３０は、情報処理装置２０に着脱可能となっている。情報処理装置２０は、情報記憶媒体３０を接続することで、情報記憶媒体３０に格納されているデータを処理して、様々なアプリケーションを実行することが可能である。
【００２３】
情報処理装置２０は、ＣＰＵ、ＲＡＭなどを備える制御部２１と、操作部２２と、表示部２３とを備えている。制御部２１は、情報処理装置２０の全体制御を行う。操作部２２は、操作ボタンやカーソルなどで構成される。表示部２３は、液晶表示装置などである。あるいは、表示部２３がタッチパネル式ディスプレイで構成されていてもよい。
【００２４】
制御部２１には、パラレルインタフェースであるメモリバス２０１と、シリアルインタフェースであるＳＰＩバス２０２とが接続されている。
【００２５】
情報記憶媒体３０は、プログラムＲＯＭ３１と、ブリッジ装置３２と、バックアップメモリ３３と、赤外線ＬＥＤ３４とを備えている。バックアップメモリ３３は、たとえば、ＥＥＰＲＯＭやフラッシュメモリが利用できる。したがって、情報処理装置２０の電源がＯＦＦされた後も、バックアップメモリ３３は、データを保持することができる。
【００２６】
プログラムＲＯＭ３１は、メモリバス４１に接続されている。ブリッジ装置３２は、ＳＰＩバス４２に接続されている。情報記憶媒体３０が、情報処理装置２０のメモリスロット２５に装着されると、メモリバス４１がメモリバス２０１に接続され、ＳＰＩバス４２がＳＰＩバス２０２に接続される。これにより、制御部２１は、プログラムＲＯＭ３１およびブリッジ装置３２にアクセス可能となる。
【００２７】
ブリッジ装置３２には、さらに、ＳＰＩバス４３を介してバックアップメモリ３３が接続されている。また、ブリッジ装置３２には、ＧＰＩＯ（Ｇｅｎｅｒａｌ Ｐｕｒｐｏｓｅ Ｉｎｐｕｔ Ｏｕｔｐｕｔ）バス４４を介して赤外線ＬＥＤ３４が接続されている。
【００２８】
図２は、ブリッジ装置３２のブロック図である。ブリッジ装置３２は、ＳＰＩハブコア３２１と、ＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ Ｔｒａｎｓｍｉｔｔｅｒ）コントローラ３２２と、ＧＰＩＯコントローラ３２６とを備えている。
【００２９】
ＳＰＩハブコア３２１は、ＳＰＩを複数のＳＰＩに分岐するための回路である。ＳＰＩハブコア３２１には、チップセレクト信号線ＣＳと、クロック信号線ＣＫと、データ入力信号線ＤＩと、データ出力信号線ＤＯが接続されている。これら、信号線ＣＳ、ＣＫ、ＤＩ、ＤＯが、図１に示すＳＰＩバス４２に対応している。
【００３０】
ＳＰＩハブコア３２１には、チップセレクト信号線ＳＣＳ１、ＳＣＳ２、ＳＣＳ３、ＳＣＳ４が接続されている。つまり、ＳＰＩハブコア３２１には、４つのＳＰＩスレーブが接続される。チップセレクト信号線ＳＣＳ１は、第１のＳＰＩデバイスに接続される。第１のＳＰＩデバイスは、本実施の形態においては、図１に示すバックアップメモリ３３に対応している。
【００３１】
チップセレクト信号線ＳＣＳ２は、第２のＳＰＩデバイスに接続される。図１に示す本実施の形態においては、第２のＳＰＩデバイスは接続されていない。
【００３２】
また、クロック信号線ＳＣＫ、データ出力信号線ＳＤＯ、データ入力信号線ＳＤＩが、それぞれ、第１のＳＰＩデバイスに接続されている。また、信号線ＳＣＫ、ＳＤＯ、ＳＤＩは、分岐して、第２のＳＰＩデバイスに対応するインタフェースを形成している。クロック信号線ＳＣＫは、ＳＰＩハブコア３２１から、第１のＳＰＩデバイスおよび第２のＳＰＩデバイスにクロック信号を供給する信号線である。データ出力信号線ＳＤＯは、第１のＳＰＩデバイスおよび第２のＳＰＩデバイスにデータを出力する信号線である。データ入力信号線ＳＤＩは、第１のデバイスおよび第２のデバイスからデータを入力する信号線である。
【００３３】
このように、本実施の形態の情報記憶媒体３０には、２つのＳＰＩデバイスを搭載可能としている。
【００３４】
チップセレクト信号線ＳＣＳ３は、ＵＡＲＴコントローラ３２２に接続されている。また、クロック信号線ＳＣＫ、データ出力信号線ＳＤＯ、データ入力信号線ＳＤＩが分岐して、ＵＡＲＴコントローラ３２２に接続されている。さらに、ＵＡＲＴコントローラ３２２の下流側には、赤外線通信部３２３と２つのセレクタ３２４、３２５が接続されている。
【００３５】
ＵＡＲＴコントローラ３２２の出力信号線は、２つに分岐し、一方は、直接セレクタ３２４に接続され、他方は、赤外線通信部３２３を介してセレクタ３２４に接続される。赤外線通信部３２３は、ＵＡＲＴ信号を、赤外線無線信号に変換する。セレクタ３２４は、出力信号線ＴＸに接続されている。これにより、出力信号線ＴＸには、ＵＡＲＴ信号あるいは赤外線無線信号が出力される。
【００３６】
また、入力信号線ＲＸは、２つに分岐し、一方は、直接セレクタ３２５に接続され、他方は、赤外線通信部３２３を介してセレクタ３２５に接続される。赤外線通信部３２３は、入力信号線ＲＸを介して入力した赤外線無線信号をＵＡＲＴ信号に変換する。入力信号線ＲＸを介して入力されたＵＡＲＴ信号は、直接セレクタ３２５に入力される。セレクタ３２５の出力信号線は、ＵＡＲＴコントローラ３２２に接続される。これにより、ＵＡＲＴコントローラ３２２は、ＵＡＲＴ信号を入力する。
【００３７】
そして、出力信号線ＴＸおよび入力信号線ＲＸは、ＵＡＲＴデバイスあるいは赤外線無線通信インタフェースに接続される。このように、本実施の形態の情報記憶媒体３０は、ＵＡＲＴインタフェースを備えたデバイスを搭載可能である。あるいは赤外線無線通信インタフェースを搭載することで、赤外線無線通信デバイスを制御することが可能である。
【００３８】
チップセレクト信号線ＳＣＳ４は、ＧＰＩＯコントローラ３２６に接続されている。また、クロック信号線ＳＣＫ、データ出力信号線ＳＤＯ、データ入力信号線ＳＤＩが分岐して、ＧＰＩＯコントローラ３２６に接続されている。
【００３９】
そして、ＧＰＩＯコントローラ３２６には、２つのＧＰＩＯインタフェース（ＧＰＩＯ＿Ａ、ＧＰＩＯ＿Ｂ）が接続されている。図１で示した本実施の形態においては、ＧＰＩＯ＿Ａインタフェースに、赤外線ＬＥＤ３４が接続されている。ＧＰＩＯコントローラ３２６は、汎用入出力ポートを備えており、ＬＥＤを直接駆動することが可能である。
【００４０】
また、図１に示す本実施の形態においては、ＧＰＩＯ＿Ｂインタフェースには、デバイスは接続されていない。このように、本実施の形態の情報記憶媒体３０には、２つのＧＰＩＯデバイスを搭載可能としている。
【００４１】
以上説明したように、ブリッジ装置３２は、ＳＰＩインタフェースを４つのＳＰＩインタフェースに分岐させるＳＰＩハブコア３２１を備える。そして、２つのＳＰＩインタフェースには、ＳＰＩデバイスが接続可能である。また、残る２つのＳＰＩインタフェースは、それぞれＵＡＲＴコントローラ３２２、ＧＰＩＯコントローラ３２６に接続されることで、ＵＡＲＴデバイスやＧＰＩＯデバイスを接続可能である。
【００４２】
ＳＰＩハブコア３２１は、情報処理装置２０の制御部２１からチップセレクト信号線ＣＳを介してチップセレクト信号を入力する。このチップセレクト信号は、ブリッジ装置３２をアクティブにするための信号である。ブリッジ装置３２がアクティブになった後、ＳＰＩハブコア３２１が備えるコマンドデコーダ３２１１は、制御部２１から入力したコマンドをデコードし、いずれかのインタフェース（つまい、いずれかのＳＰＩスレーブ）を特定する。そしてデコードされたコマンドに応じてＳＰＩハブコア３２は、チップセレクト信号線ＳＣＳ１、ＳＣＳ２、ＳＣＳ３、ＳＣＳ４のいずれかの信号に選択信号を送出する。これにより、いずれかのインタフェースがアクティブとなる。
【００４３】
そして、ＳＰＩハブコア３２１は、制御部２１からデータ入力信号線ＤＩを介してデータを入力する。このデータは、そのままデータ出力信号線ＳＤＯに送出され、アクティブとなっているデバイスに対して出力される。
【００４４】
逆に、アクティブとなっているデバイスから送出されたデータが、データ入力信号線ＳＤＩを介してＳＰＩハブコア３２１に入力される。ＳＰＩハブコア３２１は、入力したデータをそのままデータ出力信号線ＤＯに送出する。送出されたデータは、制御部２１において処理される。
【００４５】
このようにして、情報処理装置２０は、情報記憶媒体３０に搭載された各デバイスとデータの入出力を行い、さまざまな処理を実行するのである。また、情報処理装置２０は、プログラムＲＯＭ３１に格納されたアプリケーションプログラムを実行する。
【００４６】
なお、図２で示したブリッジ装置３２では、ＳＰＩハブコア３２１に接続された信号線ＳＣＫ、ＳＤＯ、ＳＤＩが分岐して各ＳＰＩスレーブに接続されている。つまり、ＳＰＩハブコア３２１と各ＳＰＩスレーブ間で各信号線ＳＣＫ、ＳＤＯ、ＳＤＩを分岐させた。この他の構成として、各ＳＰＩスレーブに接続されるクロック信号線やデータ入出力信号線がＳＰＩハブコア３２１を経由しない構成とすることもできる。具体的には、ＳＰＩハブコア３２１には、上述したように、クロック信号線ＣＫ、データ入力信号線ＤＩ、データ出力信号線ＤＯが接続される。そして、これら信号線ＣＫ、ＤＩ、ＤＯが、分岐して、各ＳＰＩスレーブに接続されるのである。つまり、ＳＰＩハブコア３２１と外部インタフェース端子との間で各信号線ＣＫ、ＤＩ、ＤＯを分岐させるのである。このような構成にすれば、ＳＰＩハブコア３２１に信号線ＳＣＫ、ＳＤＯ、ＳＤＩの端子を備える必要がなくなるので、パッケージのサイズを小さくすることが可能である。
【００４７】
＜デバイスへのアクセス手順＞
以上のように構成された情報処理システム１０において、情報処理装置２０が、情報記憶媒体３０に搭載された各デバイスにアクセスする手順について説明する。
【００４８】
図３は、ＳＰＩハブコア３２１における信号入出力シーケンスである。図３の上段は、ＳＰＩハブコア３２１と制御部２１との間で入出力される信号を示し、図３の下段は、ＳＰＩハブコア３２１とＳＰＩスレーブとの間で入出力される信号を示している。
【００４９】
上述したように、ＳＰＩハブコア３２１は、チップセレクト信号線ＣＳにより制御部２１から選択信号を入力し、クロック信号線ＣＫにより制御部２１からクロック信号を得る。そして、図に示すように、ＳＰＩハブコア３２１は、チップセレクト信号ＣＳを介して選択信号を入力した後、データ入力信号線ＤＩを介してＨＵＢモードコマンドを入力している。
【００５０】
本実施の形態において、ＳＰＩハブコア３２１は、デフォルト状態（以下では、スルーモードと呼ぶ。）では、第１のＳＰＩデバイスであるバックアップメモリ３３を選択する。つまり、デフォルト状態では、チップセレクト信号線ＳＣＳ１に選択信号を出力して、バックアップメモリ３３とデータの入出力を行う。これに対して、ＳＰＩハブコア３２１は、ＨＵＢモードコマンドを入力すると、次に入力するインタフェース指定コマンドで指定されたデバイスとデータの入出力を行うのである。つまり、インタフェース指定コマンドで指定されたＳＰＩスレーブに対応するチップセレクト信号線ＳＣＳｎに選択信号を出力する。図に示すように、ＳＰＩハブコア３２１は、８ビットのＨＵＢモードコマンドを入力した後に、８ビットのインタフェース指定コマンドを入力している。
【００５１】
図４は、ＳＰＩハブコア３２１が、制御部２１から入力するコマンドの一覧である。各コマンドは８ビットのコマンドである。各コマンドの最後のビットはｘと表記しているが、これは、各コマンドが上位７ビットから特定されるからである。
【００５２】
コマンド「１００１＿０００ｘ」は、モードリセットコマンドである。このコマンドは、ＨＵＢモードに遷移しているＳＰＩハブコア３２１のステータスを再びスルーモードに遷移させる。コマンド「１０００＿０００ｘ」は、ＨＵＢモードコマンドである。情報処理装置２０が第１のＳＰＩデバイス以外のデバイスにアクセスしたい場合に利用するコマンドである。コマンド「１１００＿０００ｘ」は、ＵＡＲＴコントローラへアクセスするためのインタフェース指定コマンドである。コマンド「１１００＿０１０ｘ」は、第２のＳＰＩデバイスへアクセスするためのインタフェース指定コマンドである。コマンド「１１００＿１００ｘ」は、ＧＰＩＯコントローラへアクセスするためのインタフェース指定コマンドである。
【００５３】
ＳＰＩハブコア３２１は、インタフェース指定コマンドを入力すると、指定されたＳＰＩスレーブ（第２のＳＰＩデバイス、ＵＡＲＴコントローラ３２２、または、ＧＰＩＯコントローラ３２６）にチップセレクト信号線ＳＣＳ２、ＳＣＳ３、ＳＣＳ４を介して選択信号を送信し、各ＳＰＩスレーブと信号の入出力を行う。
【００５４】
図３に示す下段は、ＳＰＩハブコア３２１が、インタフェース指定コマンドで指定されたＳＰＩスレーブと入出力する信号を示している。上述したように、データ入力信号線ＤＩで入力されるコマンドやデータは、そのままデータ出力信号線ＳＤＯから出力される。また、ＳＰＩハブコア３２１は、指定されたＳＰＩスレーブに対応したチップセレクト信号線ＳＣＳｎに対して選択信号を出力している。ＳＰＩスレーブは、チップセレクト信号線ＳＣＳｎを介して選択信号を入力した後、データ出力信号線ＳＤＯを介してデータを入力する。また、チップセレクト信号線ＳＣＳｎにより選択信号を入力しているＳＰＩスレーブからデータが出力されると、そのデータは、データ入力信号線ＳＤＩを介してＳＰＩハブコア３２１に入力される。ＳＰＩハブコア３２１は、入力したデータをそのままデータ出力信号線ＤＯを介して制御部２１に出力する。このようにして、情報処理装置２０は、インタフェース指定コマンドで指定したデバイスとの間でデータの入出力を行い、各デバイスを制御するのである。
【００５５】
このように、情報記憶媒体３０は、制御部２１から出力されたコマンドに従って、複数のデバイスのうちの１つを選択して動作させることができる。つまり、ソフトウェア制御により、デバイスを指定してデータの入出力を行うことが可能となっている。図３に示すシーケンスで、特定のデバイスとＨＵＢモードでデータの入出力を行った後、制御部２１は、ＳＰＩハブコア３２１にモードリセットコマンドを出力する。これにより、ブリッジ装置３２は、再びスルーモードに遷移する。
【００５６】
図５は、制御部２１が情報記憶媒体３０に搭載された各デバイスにアクセスするための手順を示す図である。制御部２１は、まず、アクセスするデバイスがスルーモードでアクセス可能か、ＨＵＢモードにおいてアクセス可能かを判断する（ステップＳ１）。
【００５７】
スルーモードでアクセス可能な場合、つまり、第１のＳＰＩデバイスであるバックアップメモリ３３にアクセスする場合、制御部２１は、バックアップメモリ３３にデータを出力する。あるいは、バックアップメモリ３３に対するメモリアドレスを出力する（ステップＳ２）。そして、図３等で説明したように、ＳＰＩハブコア３２１とバックアップメモリ３３との間で信号の入出力が行われ、制御部２１は、バックアップメモリ３３から出力されたデータを入力する（ステップＳ３）。
【００５８】
ステップＳ１において、ＨＵＢモードに遷移すべきと判断した場合、つまり、第２のＳＰＩデバイス、あるいは、ＵＡＲＴコントローラ３２２またはＧＰＩＯコントローラ３２６に接続されたデバイスにアクセスする場合、制御部２１は、ＨＵＢモードコマンドを出力する（ステップＳ４）。
【００５９】
続いて、制御部２１は、インタフェース指定コマンドを出力する（ステップＳ５）。ＳＰＩハブコア３２１は、インタフェース指定コマンドに応じて、チップセレクト信号線ＳＣＳ２、ＳＣＳ３、ＳＣＳ４のいずれかに選択信号を出力する。
【００６０】
そして、制御部２１は、インタフェース指定コマンドで指定されたデバイスに対するデータを出力する。あるいは、インタフェース指定コマンドで指定されたデバイスにアドレスを出力する（ステップＳ６）。そして、図３等で説明したように、ＳＰＩハブコア３２１と選択されたデバイスとの間で信号の入出力が行われ、制御部２１は、選択されているデバイスから出力されたデータを入力する（ステップＳ７）。
【００６１】
図１に示すように、本実施の形態においては、ＧＰＩＯインタフェースに赤外線ＬＥＤ３４が接続されている。図６は、ＧＰＩＯコントローラ３２６を介した赤外線ＬＥＤ３４の制御イメージを示す図である。
【００６２】
ＳＰＩハブコア３２１は、制御部２１からデータ入力信号線ＤＩを介して入力する信号を、そのままデータ出力信号線ＳＤＯを介してＧＰＩＯコントローラ３２６に出力する。その一方で、コマンドデコーダ３２１１では、データ入力信号線ＤＩを介して入力したコマンドを解析する。そして、コマンドデコーダ３２１１は、コマンドがＨＵＢコマンドである場合には、ＳＰＩハブコア３２１をＨＵＢモードに遷移させる。また、コマンドデコーダ３２１１は、コマンドがＧＰＩＯコントローラを指定するインタフェース指定コマンドである場合には、チップセレクト信号線ＳＣＳ４に選択信号を出力する。
【００６３】
ＧＰＩＯコントローラ３２６は、汎用入出力ポート３２６１を備えており、チップセレクト信号線ＳＣＳ４を介して選択信号を入力した場合には、データ出力信号線ＳＤＯを介して入力した信号を、汎用入出力ポート３２６１から出力する。そして、この汎用入出力ポート３２６１より出力した信号で、直接赤外線ＬＥＤ３４を駆動するのである。
【００６４】
具体的には、制御部２１は、ＧＰＩＯインタフェースを指定するインタフェース指定コマンドを出力した後、データ入力信号線ＤＩを介してＳＰＩハブコア３２１に赤外線駆動信号を出力する。そして、赤外線駆動信号がＨｉｇｈの場合に、赤外線高輝度ＬＥＤが点灯、Ｌｏｗの場合に消灯するよう制御するのである。これにより、制御部２１において、赤外線通信機器の搬送周波数に対応したパルスをソフトウェア制御で生成することが可能であり、レート調整を行う回路を別途設ける必要がない。
【００６５】
一般的には、赤外線機器の制御に用いられる搬送周波数は３８ＫＨｚである。一方、本実施の形態における制御部２１の動作クロックは、たとえば１パルス０．２３５μｓである。３８ＫＨｚの周波数では、１パルスの幅が約１３μｓとなるため、制御部２１は、５５ビット分のＨｉｇｈ信号あるいはＬｏｗ信号を連続して出力することで、赤外線機器の搬送周波数に対応したパルスを生成することが可能である。このように、ソフトウェア制御により赤外線機器を制御できるため、ハードウェア構成の仕様変更等、コストを掛けることなく、柔軟に仕様変更に対応可能なシステムを構築できる。
【００６６】
図７は、赤外線ＬＥＤ３４より出力される赤外線により、ラジコンカーを制御している図を示す。このように、本実施の形態の情報記憶媒体３０は、赤外線ＬＥＤ３４を搭載することで、ラジコンカーなどの遠隔制御を行うことが可能である。このように、赤外線ＬＥＤ３４を搭載した情報記憶媒体３０を挿入することで、情報処理装置２０を各種のリモコンとして動作させることが可能である。
【００６７】
また、図１にも示したように、情報記憶媒体３０は、プログラムＲＯＭ３１およびバックアップメモリ３３を備えている。これにより、プログラムＲＯＭ３１に格納したアプリケーションプログラムを制御部２１で実行することが可能である。さらには、アプリケーションプログラムの実行中、バックアップする必要のあるデータをバックアップメモリ３３に格納することが可能である。
【００６８】
このように本実施の形態の情報記憶媒体３０は、単一のシリアルインタフェース（ＳＰＩ）を備えるが、複数のＳＰＩデバイスやその他のインタフェースのデバイスを搭載することが可能である。これにより、マイクロコンピュータや各種のプロセッサが単一のシリアルインタフェースしか備えていない場合にも、ハードウェアの仕様変更、設計変更を行うことなく、情報記憶媒体３０を利用して多数のデバイスを利用することができる。さらには、情報記憶媒体３０が着脱可能となっているので、情報記憶媒体３０を差し替えることで、異なるさらに多様なデバイスを利用可能である。
【００６９】
｛第２の実施の形態｝
次に、本発明の第２の実施の形態について説明する。図８は、第２の実施の形態に係る情報記憶媒体３０のブロック図である。この実施の形態に係る情報処理装置２０は、図１に示した第１の実施の形態と同様である。
【００７０】
図８に示すように、第２の実施の形態の情報記憶媒体３０には、ＧＰＩＯインタフェースに赤外線受光部３５が接続されている。赤外線受光部３５は、外部の装置から出力された赤外線を受光し、その信号を得ることが可能である。その他の情報記憶媒体３０の構成は第１の実施の形態と同様である。したがって、情報処理装置２０は、赤外線受光部３５を介して、外部の装置から信号を取得することが可能である。
【００７１】
図９は、第２の実施の形態に係る情報処理システム１０の利用形態を示す図である。健康器具５１、５２は、赤外線ＬＥＤを備え、赤外線通信が可能な器具である。健康器具５１、５２は、測定者の体重、体脂肪、血圧、脈拍などを測定し、それらのデータを赤外線通信で送信するのである。
【００７２】
情報記憶媒体３０に備えられた赤外線受光部３５は、健康器具５１、５２から送信された測定データを受信する。情報処理装置２０は、ＳＰＩおよびＧＰＩＯインタフェースを介して健康器具５１、５２で測定された測定データを集計し、解析するのである。
【００７３】
測定データを集積、解析するアプリケーションプログラムは、プログラムＲＯＭ３１に格納されている。さらに、このアプリケーションプログラムは、解析結果に応じて測定者に提供するカウンセリング情報を表示部２３に表示するのである。このようにして、複数の健康器具で測定されたデータを集積、解析し、各人に応じたカウンセリング情報を提供することが可能である。また、各人のカウンセリング情報は、バックアップメモリ３３に格納することが可能である。
【００７４】
なお、情報記憶媒体３０に、第１の実施の形態で説明した赤外線ＬＥＤ３４と、第２の実施の形態で説明した赤外線受光部３５の両方を備えるようにしてもよい。
【００７５】
｛第３の実施の形態｝
次に、本発明の第３の実施の形態について説明する。図１０は、第３の実施の形態に係る情報記憶媒体３０のブロック図である。この実施の形態に係る情報処理装置２０は、図１に示した第１の実施の形態と同様である。この実施の形態の情報処理システム１０は、ＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）に利用される。
【００７６】
図１０に示すように、第３の実施の形態の情報記憶媒体３０には、ＵＡＲＴインタフェースにＧＰＳ受信機３６が接続されている。また、第２のＳＰＩデバイスとしてセンサ３７が接続されている。
【００７７】
ＧＰＳ受信機３６は、ＧＰＳ衛星から送信された位置情報を受信することが可能である。その他の情報記憶媒体３０の構成は第１の実施の形態と同様である。したがって、情報処理装置２０は、ＧＰＳ受信機３６が受信した位置情報を処理することで、情報処理装置２０の現在位置を取得可能である。また、センサ３７を利用して、各種の周辺環境を測定可能である。これらＧＰＳ位置情報やセンサ入力情報を処理するアプリケーションプログラムは、プログラムＲＯＭ３１に格納される。また、バックアップメモリ３３は、データバックアップ用に用いられる。
【００７８】
｛第４の実施の形態｝
次に、本発明の第４の実施の形態について説明する。図１１は、第４の実施の形態に係るブリッジ装置３２のブロック図である。第４の実施の形態に係る情報処理装置２０は、図１に示した第１の実施の形態と同様である。また、ブリッジ装置３２以外の情報記憶媒体３０の構成も、図１で示した第１の実施の形態と同様である。
【００７９】
図１１に示すブリッジ装置３２には、図２で示したブリッジ装置３２が備える各ブロックに加え、さらに演算器３２７が備えられている。演算器３２７には、チップセレクト信号線ＳＣＳ５が接続されている。また、クロック信号線ＳＣＫ、データ出力信号線ＳＤＯ、データ入力信号線ＳＤＩが分岐して演算器３２７に接続されている。さらには、演算器３２７とチップセレクト信号線ＳＣＳ１が接続されており、演算器３２７からチップセレクト信号線ＳＣＳ１に選択信号を出力することが可能となっている。
【００８０】
このように、演算器３２７は、５番目のＳＰＩスレーブとしてＳＰＩハブコア３２１に接続されており、チップセレクト信号線ＳＣＳ５を介して選択信号を得ることで、情報処理装置２０と信号の入出力を行う。
【００８１】
演算器３２７において実行されるファームウェアは、暗号化された状態でプログラムＲＯＭ３１あるいはバックアップメモリ３３に格納されている。暗号アルゴリズムとしては、ＤＥＳやＡＥＳなどが用いられる。
【００８２】
演算器３２７は、情報記憶媒体３０に電力が供給された時点で、プログラムＲＯＭ３１あるいはバックアップメモリ３３からファームウェアをロードし、演算器３２７においてファームウェアを復号する。したがって、演算器３２７は、ＤＥＳやＡＥＳなどの復号回路ブロックを備える。なお、演算器３２７は、バックアップメモリ３３からファームウェアをロードする際には、チップセレクト信号線ＳＣＳ１に選択信号を出力することで、バックアップメモリ３３にアクセスする。
【００８３】
このような構成の情報記憶媒体３０が接続された情報処理装置２０は、プログラムＲＯＭ３１からアプリケーションプログラムを読み出して各種のアプリケーションを実行する。そして、このアプリケーションの処理に必須の一部の処理は、演算器３２７にロードされたファームウェアにより実行される。言い換えると、情報処理装置２０が、プログラムＲＯＭ３１に格納されたアプリケーションプログラムを実行するとき、必ず演算器３２７における処理が必要となるのである。
【００８４】
このような構成とすることにより、本実施の形態の情報処理システム１０はセキュリティの高いシステムとなる。たとえば、プログラムＲＯＭ３１に格納されているアプリケーションプログラムが不正に複製されたとしても、演算器３２７を備えた情報記憶媒体３０を情報処理装置２０に接続しない限りアプリケーションプログラムの実行を完結することはできないからである。また、演算器３２７にロードされるファームウェアは暗号化された状態でプログラムＲＯＭ３１あるいはバックアップメモリ３３に格納されているので、実行コードが解析されることを回避できる。
【００８５】
たとえば、アプリケーションプログラムがゲームプログラムであれば、ゲームプログラムの実行の中で、ベクター描画処理や文字フォントデータの表示演算を演算器３２７において実行させるのである。これにより、情報記憶媒体３０が存在しなければ、ゲームを正常に進行させることが不可能となる。
【００８６】
また、演算器３２７は、情報処理装置２０における処理負荷を軽減させる役割もある。この意味において、演算器３２７をアクセラレータとして利用すると考えることができる。つまり、上述したＨＵＢモードにおいて、演算器３２７が選択され、演算処理が実行されることにより、ブリッジ装置３２はアクセラレータモードに遷移するのである。
【００８７】
なお、演算器３２７がマイクロプロセッサの場合には、上述したように、ファームウェアを演算器３２７にロードすることで、演算処理を実行させているが、演算器３２７による処理を完全にハードウェア化してもよい。この場合には、演算器３２７における処理プログラムがいずれのメモリにも格納されていないので、よりセキュリティの強度を上げることができる。
【００８８】
また、第１の実施の形態で説明した場合と同様、この実施の形態においても、各ＳＰＩスレーブに接続されるクロック信号線やデータ入出力信号線がＳＰＩハブコア３２１を経由しない構成とすることもできる。つまり、信号線ＣＫ、ＤＩ、ＤＯが、分岐して、演算器３２７を含む各ＳＰＩスレーブに接続される形態とすることができる。
【図面の簡単な説明】
【００８９】
【図１】第１の実施の形態に係る情報処理システムのブロック図である。
【図２】ブリッジ装置のブロック図である。
【図３】ＳＰＩハブコアにおける入出力信号のシーケンス図である。
【図４】ＳＰＩハブコアを制御するコマンドの一覧である。
【図５】情報記憶媒体に搭載された各デバイスにアクセスするための手順を示す図である。
【図６】赤外線ＬＥＤを制御する処理部のブロック図である。
【図７】情報処理システムによりラジコンカーを制御している様子を示す図である。
【図８】第２の実施の形態に係る情報記憶媒体のブロック図である。
【図９】情報処理システムにより健康測定データを解析するイメージを示す図である。
【図１０】第３の実施の形態に係る情報記憶媒体のブロック図である。
【図１１】第４の実施の形態に係るブリッジ装置のブロック図である。
【符号の説明】
【００９０】
１０ 情報処理システム
２０ 情報処理装置
３０ 情報記憶媒体
３１ プログラムＲＯＭ
３２ ブリッジ装置
３２１ ＳＰＩハブコア
３３ バックアップメモリ（第１のＳＰＩデバイス）
３４ 赤外線ＬＥＤ
３５ 赤外線受光部
３６ ＧＰＳ受信機
３７ センサ（第２のＳＰＩデバイス）
【特許請求の範囲】
【請求項１】
外部接続用メモリインタフェースと、
前記外部接続用メモリインタフェースに接続されるメモリと、
外部接続用シリアルインタフェースと、
前記外部接続用シリアルインタフェースに接続され、前記外部接続用シリアルインタフェースを複数のデバイス用シリアルインタフェースに分岐させる分岐装置と、
を備え、
前記分岐装置および各デバイス用シリアルインタフェースを介して、前記外部接続用シリアルインタフェースに複数のデバイスを接続可能としたことを特徴とする情報記憶媒体。
【請求項２】
請求項１に記載の情報記憶媒体において、
前記複数のデバイスのうち一のデバイスがバックアップ用メモリであることを特徴とする情報記憶媒体。
【請求項３】
請求項１に記載の情報記憶媒体において、
前記複数のデバイス用シリアルインタフェースのうち一のデバイス用シリアルインタフェースに、インタフェース変換装置が接続され、前記インタフェース変換装置を介して、前記複数のデバイスのうち一のデバイスが接続されることを特徴とする情報記憶媒体。
【請求項４】
請求項１に記載の情報記憶媒体において、
前記複数のデバイスのうち一のデバイスが信号送信装置であり、前記信号送信装置により送信する信号を利用して、外部装置を制御することを特徴とする情報記憶媒体。
【請求項５】
請求項１に記載の情報記憶媒体において、
前記複数のデバイスのうち一のデバイスが信号受信装置であり、前記信号受信装置により外部装置から送信された信号を受信することにより、外部装置の情報を収集することを特徴とする情報記憶媒体。
【請求項６】
請求項１に記載の情報記憶媒体において、
前記複数のデバイスのうち一のデバイスが演算手段であり、前記演算手段により、演算処理を実行することを特徴とする情報記憶媒体。
【請求項７】
請求項６に記載の情報記憶媒体において、
前記外部接続用メモリインタフェースおよび前記外部接続用シリアルインタフェースを介して接続される情報処理装置において実行されるアプリケーションプログラムが前記メモリに格納されており、前記情報処理装置において前記アプリケーションプログラムを実行するときに必要となる所定の処理が、前記演算装置において実行されることを特徴とする情報記憶媒体。
【請求項８】
情報処理装置において実行されるアプリケーションプログラムを格納する情報記憶媒体であって、
前記アプリケーションプログラムを格納するメモリと、
演算装置と、
を備え、
前記情報処理装置において前記アプリケーションプログラムを実行するときに必要となる所定の処理が、前記演算装置において実行されることを特徴とする情報記憶媒体。
【請求項９】
請求項８に記載の情報記憶媒体において、
前記演算装置は、
マイクロコンピュータ、
を含み、
前記情報記憶媒体に電源が供給されたときに、前記マイクロコンピュータの動作を規定する暗号化された制御プログラムが前記マイクロコンピュータにロードされ、前記マイクロコンピュータにおいて、前記制御プログラムが復号されることを特徴とする情報記憶媒体。
【請求項１０】
請求項８に記載の情報記憶媒体において、
前記演算装置は、
ハードウェア回路、
を含み、
前記ハードウェア回路により、前記所定の処理が実行されることを特徴とする情報記憶媒体。
【請求項１】
外部接続用メモリインタフェースと、
前記外部接続用メモリインタフェースに接続されるメモリと、
外部接続用シリアルインタフェースと、
前記外部接続用シリアルインタフェースに接続され、前記外部接続用シリアルインタフェースを複数のデバイス用シリアルインタフェースに分岐させる分岐装置と、
を備え、
前記分岐装置および各デバイス用シリアルインタフェースを介して、前記外部接続用シリアルインタフェースに複数のデバイスを接続可能としたことを特徴とする情報記憶媒体。
【請求項２】
請求項１に記載の情報記憶媒体において、
前記複数のデバイスのうち一のデバイスがバックアップ用メモリであることを特徴とする情報記憶媒体。
【請求項３】
請求項１に記載の情報記憶媒体において、
前記複数のデバイス用シリアルインタフェースのうち一のデバイス用シリアルインタフェースに、インタフェース変換装置が接続され、前記インタフェース変換装置を介して、前記複数のデバイスのうち一のデバイスが接続されることを特徴とする情報記憶媒体。
【請求項４】
請求項１に記載の情報記憶媒体において、
前記複数のデバイスのうち一のデバイスが信号送信装置であり、前記信号送信装置により送信する信号を利用して、外部装置を制御することを特徴とする情報記憶媒体。
【請求項５】
請求項１に記載の情報記憶媒体において、
前記複数のデバイスのうち一のデバイスが信号受信装置であり、前記信号受信装置により外部装置から送信された信号を受信することにより、外部装置の情報を収集することを特徴とする情報記憶媒体。
【請求項６】
請求項１に記載の情報記憶媒体において、
前記複数のデバイスのうち一のデバイスが演算手段であり、前記演算手段により、演算処理を実行することを特徴とする情報記憶媒体。
【請求項７】
請求項６に記載の情報記憶媒体において、
前記外部接続用メモリインタフェースおよび前記外部接続用シリアルインタフェースを介して接続される情報処理装置において実行されるアプリケーションプログラムが前記メモリに格納されており、前記情報処理装置において前記アプリケーションプログラムを実行するときに必要となる所定の処理が、前記演算装置において実行されることを特徴とする情報記憶媒体。
【請求項８】
情報処理装置において実行されるアプリケーションプログラムを格納する情報記憶媒体であって、
前記アプリケーションプログラムを格納するメモリと、
演算装置と、
を備え、
前記情報処理装置において前記アプリケーションプログラムを実行するときに必要となる所定の処理が、前記演算装置において実行されることを特徴とする情報記憶媒体。
【請求項９】
請求項８に記載の情報記憶媒体において、
前記演算装置は、
マイクロコンピュータ、
を含み、
前記情報記憶媒体に電源が供給されたときに、前記マイクロコンピュータの動作を規定する暗号化された制御プログラムが前記マイクロコンピュータにロードされ、前記マイクロコンピュータにおいて、前記制御プログラムが復号されることを特徴とする情報記憶媒体。
【請求項１０】
請求項８に記載の情報記憶媒体において、
前記演算装置は、
ハードウェア回路、
を含み、
前記ハードウェア回路により、前記所定の処理が実行されることを特徴とする情報記憶媒体。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２００９−９８９９７（Ｐ２００９−９８９９７Ａ）
【公開日】平成２１年５月７日（２００９．５．７）
【国際特許分類】
【出願番号】特願２００７−２７０９１０（Ｐ２００７−２７０９１０）
【出願日】平成１９年１０月１８日（２００７．１０．１８）
【出願人】（５９１１２８４５３）株式会社メガチップス (322)
【Ｆターム（参考）】
【公開日】平成２１年５月７日（２００９．５．７）
【国際特許分類】
【出願日】平成１９年１０月１８日（２００７．１０．１８）
【出願人】（５９１１２８４５３）株式会社メガチップス (322)
【Ｆターム（参考）】
[ Back to top ]