接点状態検出装置
【目的】 接点数に関係なく最小限の信号線で全ての接点のオン／オフ状態を検出することを目的とする。
【構成】 チェック信号発生回路５に接続した第１の信号線２に複数の接点１1〜１n の一端を接続し、この接点１1 〜１n の他端を第２の信号線３に接続する。第１の信号線２にはチェック信号発生回路５からのチェック信号を一定時間ずつ遅延して各接点１1 〜１n に順番に供給する遅延回路４1 〜４n-1 を縦続接続し、第２の信号線３に現われる各接点信号をＣＰＵ６に取り込んで各接点１1 〜１n のオン／オフ状態を検出する。
【構成】 チェック信号発生回路５に接続した第１の信号線２に複数の接点１1〜１n の一端を接続し、この接点１1 〜１n の他端を第２の信号線３に接続する。第１の信号線２にはチェック信号発生回路５からのチェック信号を一定時間ずつ遅延して各接点１1 〜１n に順番に供給する遅延回路４1 〜４n-1 を縦続接続し、第２の信号線３に現われる各接点信号をＣＰＵ６に取り込んで各接点１1 〜１n のオン／オフ状態を検出する。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は多数の接点のオン／オフ状態を外部から検出するのに好適な接点状態検出装置に関する。
【０００２】
【従来の技術】従来、例えば、多関節アームにおける各関節部の伸びあるいは曲げを外部から電気的検出する方法としては、各関節部内に関節部曲げあるいは伸びに応じてオン／オフする接点（スイッチ）を設け、この各接点と信号処理システム間を各接点専用の信号線によりそれぞれ接続し、各接点のオン／オフ情報をそれぞれの信号線を通して信号処理システムで受信することにより、各接点のオン／オフ状態を検出することで行なっていた。
【０００３】
【発明が解決しようとする課題】しかしながら、上述のような従来の接点状態検出方式では、各接点毎に信号線を設ける必要があるため、接点数が増加すると、これに比例して信号線も増加し、配線束が太くなって多関節アームを重量化してしまうほか、多関節アームの動作に支障を来すおそれがあり、さらに、配線作業も繁雑になるという問題があった。本発明は上述のような事情に鑑みなされたもので、その目的とするところは、接点数の関係なく最小限（２本）の信号線で全ての接点のオン／オフ状態を検出することができる接点状態検出装置を提供することにある。
【０００４】
【課題を解決するための手段】上記目的を達成するために本発明は、多数の接点の一端が接続される第１の信号線と、前記多数の接点の他端が接続される第２の信号線と、前記第１あるいは第２の信号線の一方の信号線に接点チェック用の信号を供給するチェック信号発生回路と、前記一方の信号線に縦続接続され、前記チェック信号発生回路からのチェック信号を一定時間ずつ遅延して前記各接点に順番に供給する前記接点数に対応する数の遅延回路と、前記第１および第２の信号線の他方の信号線に現われる前記接点のオン／オフ状態に応じた接点信号を取り込んで処理し接点のオン／オフ状態を検出する信号処理手段とを備えたことを特徴とする。
【０００５】
【実施例】図１および図２により本発明の実施例について説明する。図１は本発明による接点状態検出装置の全体の構成図である。図１において、１1 〜１n は、例えば多関節アームの各々の関節部内に設けられた曲げ検出用の接点である。この各接点１1 〜１n の一端は、接点１1 〜１nの配列方向に敷設した第１の信号線２に接続され、そして、各接点１1 〜１n の他端は、接点１1 〜１n の配列方向に敷設した第２の信号線３に接続されている。
【０００６】また、第１の信号線２には、これに接続された接点１1 〜１n の相隣接するそれぞれの接点間に位置して遅延回路４1 〜４n-1 が直列に接続されている。この各遅延回路４1 〜４n-1 は、ワンショットマルチバイブレータ等から構成されるもので、第１段目の遅延回路４1 は、後述するチェック信号発生回路５からのチェック信号（パルス信号）によりトリガーされて所定時間後に、接点チェック信号（パルス信号）を発生する。第２段目以後の遅延回路４2 〜４n-1 は、それぞれ前後の遅延回路から出力されるチェック信号によりトリガーされて所定時間後に接点チェック信号（パルス信号）を発生する。すなわち、第１の信号線２に遅延回路４1 〜４n-1 を縦続接続することにより、チェック信号発生回路５から出力されるチェック信号を接点１1 〜１n に対し一定時間間隔で順番に供給する。
【０００７】チェック信号発生回路５のチェック信号発生間隔は、接点１1 〜１n のオン／オフ状態を全てチェックするのに要する時間幅に相当し、このチェック信号発生回路５の出力端には第１の信号線２が接続されている。また、接点１1 〜１n にチェック信号を供給することにより得られる接点のオンまたはオフ時の接点信号は第２の信号線３を通して後述するＣＰＵ（中央処理装置）６に取り込まれる。
【０００８】ＣＰＵ６は、検出装置全体を管理し制御するとともに接点のオン／オフ状態を検出処理するもので、マイクロコンピュータから構成される。このＣＰＵ６には、インタフェース７を介して第２の信号線３が接続されているとともに、チェック信号発生回路５およびクロック発生回路８が接続されている。クロック発生回路８は、チェック信号発生回路５のチェック信号および各遅延回路４1 〜４n-1 から順番に出力されるチェック信号に同期したクロック信号を発生するもので、このクロック信号によって各接点１1 〜１n の接点信号をＣＰＵ６に取り込むようになっている。
【０００９】次に、上記のように構成された本実施例の動作を図２に示すタイミングチャートを参照して説明する。ＣＰＵ６が接点の検出動作モードに設定されると、ＣＰＵ６からチェック信号発生回路５に発振指令が出力され、これによりチェック信号発生回路５からチェック信号ＣＳが送出される（図２（ａ）参照）。これと同時にクロック発生回路８も動作して、図２（ｂ）に示すクロック信号ＣＬＫがＣＰＵ６に出力される。
【００１０】チェック信号発生回路５からのチェック信号ＣＳが第１の信号線２に出力されると、このチェック信号ＣＳの立上りで１段目の遅延回路４1 をトリガーし、一定時間ΔＴ後に該遅延回路４1 から図２（ｃ）に示すタイミングで接点チェック信号ＣＳ1 を出力する。一方、チェック信号ＣＳは接点１1 にも供給される。ここで、接点１1 がオフ状態にあれば、第２の信号線３にはチェック信号ＣＳが現われないので、接点１1 の接点信号は図２（ｆ）に示すように「Ｌ」レベルとなり、その接点信号Ｓはクロック発生回路８からのクロック信号ＣＬＫによってＣＰＵ６に取り込まれる。ＣＰＵ６では、取り込んだ接点信号を処理することによって接点１1 がオフ状態にあることを検出する。この検出結果はＣＰＵ６に内蔵した記憶装置または外部記憶装置（いずれも不図示）に記憶され保存される。
【００１１】接点１1 のオン／オフ状態の検出が終了した後、遅延回路４1 からその時定数に応じて遅延されたチェック信号ＣＳ1 が出力されると、このチェック信号ＣＳ1 の立上りで２段目の遅延回路４2 がトリガーされ、一定時間ΔＴ後に図２（ｄ）に示すタイミングで接点チェック信号ＣＳ2 を出力する。また、遅延回路４2 のチェック信号ＣＳ2 に対応する接点１1 に供給される。ここで、接点１2 がオンしていれば、第２の信号線３にはチェック信号ＣＳ2が現われるので、接点１2 の信号は図２（ｇ）に示すように「Ｈ」レベルとなり、その接点信号はクロック発生回路８のクロック信号ＣＬＫによってＣＰＵ６に取り込まれる。ＣＰＵ６では、取り込んだ接点信号を処理することによって接点１2 がオン状態にあることを検出する。
【００１２】以下同様にして、３段目以下の遅延回路４3 〜４n-1 が順番に遅延動作してチェック信号が出力される毎に、それぞれに対応する接点１3 〜１n の接点信号を第２の信号線３を通してＣＰＵ６に順次取り込み、信号処理することによって接点１3 〜１n のオン／オフ状態を検出する。
【００１３】上述のような本実施例においては、接点チェック信号を遅延回路により一定時間ずっと遅延しながら各接点に順番に加えることで接点のオン／オフ状態を検出できるようにしたので、多数の接点があっても、これに要する信号線の数が２本で済む。その結果、信号線の配線に要するコストを大幅に低減できるほか、従来のような配線の繁雑性をなくすることができる。また、２本の信号線と接点数より１個少ない数の遅延回路との組合せにより構成できるから、遅延回路をＩＣ化することにより、信号線を含む全体の重量が軽量化でき、低コスト化できる。
【００１４】なお、本発明の適用範囲は、実施例に示す多関節アームに限らず、種々のものに利用できる。例えば、一定長さのリンク材を多数連結しこの各リンク結合部に接点を設けて山留めの変位分布を測定する測量条にも適用できる。また、本発明における接点は、機械的スイッチに限らず、光電式の接点、電子式の接点であってもよい。
【００１５】
【発明の効果】以上説明したように本発明は、多数の接点の一端が接続される第１の信号線と、前記多数の接点の他端が接続される第２の信号線と、前記第１あるいは第２の信号線の一方の信号線に接点チェック用の信号を供給するチェック信号発生回路と、前記一方の信号線に縦続接続され、前記チェック信号発生回路からのチェック信号を一定時間ずつ遅延して前記各接点に順番に供給する前記接点数に対応する数の遅延回路と、前記第１および第２の信号線の他方の信号線に現われる前記接点のオン／オフ状態に応じた接点信号を取り込んで処理し接点のオン／オフ状態を検出する信号処理手段とから構成したので、接点数に関係なく最小限（２本）の信号線で全ての接点のオン／オフ状態を容易に検出することができる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す全体の構成図である。
【図２】本実施例における動作説明用のタイミングチャートである。
【符号の説明】
１1 〜１n 接点
２ 第１の信号線
３ 第２の信号線
４1 〜４n-1 遅延回路
５ チェック信号発生回路
６ ＣＰＵ
【０００１】
【産業上の利用分野】本発明は多数の接点のオン／オフ状態を外部から検出するのに好適な接点状態検出装置に関する。
【０００２】
【従来の技術】従来、例えば、多関節アームにおける各関節部の伸びあるいは曲げを外部から電気的検出する方法としては、各関節部内に関節部曲げあるいは伸びに応じてオン／オフする接点（スイッチ）を設け、この各接点と信号処理システム間を各接点専用の信号線によりそれぞれ接続し、各接点のオン／オフ情報をそれぞれの信号線を通して信号処理システムで受信することにより、各接点のオン／オフ状態を検出することで行なっていた。
【０００３】
【発明が解決しようとする課題】しかしながら、上述のような従来の接点状態検出方式では、各接点毎に信号線を設ける必要があるため、接点数が増加すると、これに比例して信号線も増加し、配線束が太くなって多関節アームを重量化してしまうほか、多関節アームの動作に支障を来すおそれがあり、さらに、配線作業も繁雑になるという問題があった。本発明は上述のような事情に鑑みなされたもので、その目的とするところは、接点数の関係なく最小限（２本）の信号線で全ての接点のオン／オフ状態を検出することができる接点状態検出装置を提供することにある。
【０００４】
【課題を解決するための手段】上記目的を達成するために本発明は、多数の接点の一端が接続される第１の信号線と、前記多数の接点の他端が接続される第２の信号線と、前記第１あるいは第２の信号線の一方の信号線に接点チェック用の信号を供給するチェック信号発生回路と、前記一方の信号線に縦続接続され、前記チェック信号発生回路からのチェック信号を一定時間ずつ遅延して前記各接点に順番に供給する前記接点数に対応する数の遅延回路と、前記第１および第２の信号線の他方の信号線に現われる前記接点のオン／オフ状態に応じた接点信号を取り込んで処理し接点のオン／オフ状態を検出する信号処理手段とを備えたことを特徴とする。
【０００５】
【実施例】図１および図２により本発明の実施例について説明する。図１は本発明による接点状態検出装置の全体の構成図である。図１において、１1 〜１n は、例えば多関節アームの各々の関節部内に設けられた曲げ検出用の接点である。この各接点１1 〜１n の一端は、接点１1 〜１nの配列方向に敷設した第１の信号線２に接続され、そして、各接点１1 〜１n の他端は、接点１1 〜１n の配列方向に敷設した第２の信号線３に接続されている。
【０００６】また、第１の信号線２には、これに接続された接点１1 〜１n の相隣接するそれぞれの接点間に位置して遅延回路４1 〜４n-1 が直列に接続されている。この各遅延回路４1 〜４n-1 は、ワンショットマルチバイブレータ等から構成されるもので、第１段目の遅延回路４1 は、後述するチェック信号発生回路５からのチェック信号（パルス信号）によりトリガーされて所定時間後に、接点チェック信号（パルス信号）を発生する。第２段目以後の遅延回路４2 〜４n-1 は、それぞれ前後の遅延回路から出力されるチェック信号によりトリガーされて所定時間後に接点チェック信号（パルス信号）を発生する。すなわち、第１の信号線２に遅延回路４1 〜４n-1 を縦続接続することにより、チェック信号発生回路５から出力されるチェック信号を接点１1 〜１n に対し一定時間間隔で順番に供給する。
【０００７】チェック信号発生回路５のチェック信号発生間隔は、接点１1 〜１n のオン／オフ状態を全てチェックするのに要する時間幅に相当し、このチェック信号発生回路５の出力端には第１の信号線２が接続されている。また、接点１1 〜１n にチェック信号を供給することにより得られる接点のオンまたはオフ時の接点信号は第２の信号線３を通して後述するＣＰＵ（中央処理装置）６に取り込まれる。
【０００８】ＣＰＵ６は、検出装置全体を管理し制御するとともに接点のオン／オフ状態を検出処理するもので、マイクロコンピュータから構成される。このＣＰＵ６には、インタフェース７を介して第２の信号線３が接続されているとともに、チェック信号発生回路５およびクロック発生回路８が接続されている。クロック発生回路８は、チェック信号発生回路５のチェック信号および各遅延回路４1 〜４n-1 から順番に出力されるチェック信号に同期したクロック信号を発生するもので、このクロック信号によって各接点１1 〜１n の接点信号をＣＰＵ６に取り込むようになっている。
【０００９】次に、上記のように構成された本実施例の動作を図２に示すタイミングチャートを参照して説明する。ＣＰＵ６が接点の検出動作モードに設定されると、ＣＰＵ６からチェック信号発生回路５に発振指令が出力され、これによりチェック信号発生回路５からチェック信号ＣＳが送出される（図２（ａ）参照）。これと同時にクロック発生回路８も動作して、図２（ｂ）に示すクロック信号ＣＬＫがＣＰＵ６に出力される。
【００１０】チェック信号発生回路５からのチェック信号ＣＳが第１の信号線２に出力されると、このチェック信号ＣＳの立上りで１段目の遅延回路４1 をトリガーし、一定時間ΔＴ後に該遅延回路４1 から図２（ｃ）に示すタイミングで接点チェック信号ＣＳ1 を出力する。一方、チェック信号ＣＳは接点１1 にも供給される。ここで、接点１1 がオフ状態にあれば、第２の信号線３にはチェック信号ＣＳが現われないので、接点１1 の接点信号は図２（ｆ）に示すように「Ｌ」レベルとなり、その接点信号Ｓはクロック発生回路８からのクロック信号ＣＬＫによってＣＰＵ６に取り込まれる。ＣＰＵ６では、取り込んだ接点信号を処理することによって接点１1 がオフ状態にあることを検出する。この検出結果はＣＰＵ６に内蔵した記憶装置または外部記憶装置（いずれも不図示）に記憶され保存される。
【００１１】接点１1 のオン／オフ状態の検出が終了した後、遅延回路４1 からその時定数に応じて遅延されたチェック信号ＣＳ1 が出力されると、このチェック信号ＣＳ1 の立上りで２段目の遅延回路４2 がトリガーされ、一定時間ΔＴ後に図２（ｄ）に示すタイミングで接点チェック信号ＣＳ2 を出力する。また、遅延回路４2 のチェック信号ＣＳ2 に対応する接点１1 に供給される。ここで、接点１2 がオンしていれば、第２の信号線３にはチェック信号ＣＳ2が現われるので、接点１2 の信号は図２（ｇ）に示すように「Ｈ」レベルとなり、その接点信号はクロック発生回路８のクロック信号ＣＬＫによってＣＰＵ６に取り込まれる。ＣＰＵ６では、取り込んだ接点信号を処理することによって接点１2 がオン状態にあることを検出する。
【００１２】以下同様にして、３段目以下の遅延回路４3 〜４n-1 が順番に遅延動作してチェック信号が出力される毎に、それぞれに対応する接点１3 〜１n の接点信号を第２の信号線３を通してＣＰＵ６に順次取り込み、信号処理することによって接点１3 〜１n のオン／オフ状態を検出する。
【００１３】上述のような本実施例においては、接点チェック信号を遅延回路により一定時間ずっと遅延しながら各接点に順番に加えることで接点のオン／オフ状態を検出できるようにしたので、多数の接点があっても、これに要する信号線の数が２本で済む。その結果、信号線の配線に要するコストを大幅に低減できるほか、従来のような配線の繁雑性をなくすることができる。また、２本の信号線と接点数より１個少ない数の遅延回路との組合せにより構成できるから、遅延回路をＩＣ化することにより、信号線を含む全体の重量が軽量化でき、低コスト化できる。
【００１４】なお、本発明の適用範囲は、実施例に示す多関節アームに限らず、種々のものに利用できる。例えば、一定長さのリンク材を多数連結しこの各リンク結合部に接点を設けて山留めの変位分布を測定する測量条にも適用できる。また、本発明における接点は、機械的スイッチに限らず、光電式の接点、電子式の接点であってもよい。
【００１５】
【発明の効果】以上説明したように本発明は、多数の接点の一端が接続される第１の信号線と、前記多数の接点の他端が接続される第２の信号線と、前記第１あるいは第２の信号線の一方の信号線に接点チェック用の信号を供給するチェック信号発生回路と、前記一方の信号線に縦続接続され、前記チェック信号発生回路からのチェック信号を一定時間ずつ遅延して前記各接点に順番に供給する前記接点数に対応する数の遅延回路と、前記第１および第２の信号線の他方の信号線に現われる前記接点のオン／オフ状態に応じた接点信号を取り込んで処理し接点のオン／オフ状態を検出する信号処理手段とから構成したので、接点数に関係なく最小限（２本）の信号線で全ての接点のオン／オフ状態を容易に検出することができる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す全体の構成図である。
【図２】本実施例における動作説明用のタイミングチャートである。
【符号の説明】
１1 〜１n 接点
２ 第１の信号線
３ 第２の信号線
４1 〜４n-1 遅延回路
５ チェック信号発生回路
６ ＣＰＵ
【特許請求の範囲】
【請求項１】 多数の接点の一端が接続される第１の信号線と、前記多数の接点の他端が接続される第２の信号線と、前記第１あるいは第２の信号線の一方の信号線に接点チェック用の信号を供給するチェック信号発生回路と、前記一方の信号線に縦続接続され、前記チェック信号発生回路からのチェック信号を一定時間ずつ遅延して前記各接点に順番に供給する前記接点数に対応する数の遅延回路と、前記第１および第２の信号線の他方の信号線に現われる前記接点のオン／オフ状態に応じた接点信号を取り込んで処理し接点のオン／オフ状態を検出する信号処理手段と、を備えたことを特徴とする接点状態検出装置。
【請求項１】 多数の接点の一端が接続される第１の信号線と、前記多数の接点の他端が接続される第２の信号線と、前記第１あるいは第２の信号線の一方の信号線に接点チェック用の信号を供給するチェック信号発生回路と、前記一方の信号線に縦続接続され、前記チェック信号発生回路からのチェック信号を一定時間ずつ遅延して前記各接点に順番に供給する前記接点数に対応する数の遅延回路と、前記第１および第２の信号線の他方の信号線に現われる前記接点のオン／オフ状態に応じた接点信号を取り込んで処理し接点のオン／オフ状態を検出する信号処理手段と、を備えたことを特徴とする接点状態検出装置。
【図１】
【図２】
【図２】
【公開番号】特開平６−９５７７５
【公開日】平成６年（１９９４）４月８日
【国際特許分類】
【出願番号】特願平４−２６６５２７
【出願日】平成４年（１９９２）９月９日
【出願人】（０００１１２６６８）株式会社フジタ (20)
【公開日】平成６年（１９９４）４月８日
【国際特許分類】
【出願日】平成４年（１９９２）９月９日
【出願人】（０００１１２６６８）株式会社フジタ (20)
[ Back to top ]