接続基板、半導体装置、接続基板の製造方法
【課題】熱処理を行っても体積膨張を生じない貫通電極を有する接続基板を提供する。
【解決手段】接続基板は、上主面と下主面を有する半導体基板と、前記半導体基板中において前記上主面から前記下主面まで貫通する第１の金属元素よりなる貫通電極と、を備え、前記貫通電極中には、前記第１の金属元素と第２の金属元素との金属間化合物よりなる領域が形成されており、前記第１の金属元素および前記第２の金属元素は、前記第１の金属元素と前記第２の金属元素の反応により前記金属間化合物を形成した場合に、前記反応の前に比べて体積減少をもたらすものである。
【解決手段】接続基板は、上主面と下主面を有する半導体基板と、前記半導体基板中において前記上主面から前記下主面まで貫通する第１の金属元素よりなる貫通電極と、を備え、前記貫通電極中には、前記第１の金属元素と第２の金属元素との金属間化合物よりなる領域が形成されており、前記第１の金属元素および前記第２の金属元素は、前記第１の金属元素と前記第２の金属元素の反応により前記金属間化合物を形成した場合に、前記反応の前に比べて体積減少をもたらすものである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は接続基板、その製造方法、さらにかかる接続基板を使った半導体装置に関する。
【背景技術】
【０００２】
近年、半導体装置の実装技術においては、高集積化の要求に伴い、従来の２次元実装から３次元実装へとトレンドが変化しつつある。特に大規模集積回路装置（以下ＬＳＩと記す）を積層することによる３次元集積回路装置についての研究開発が盛んに行われている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許４６３７９６６号
【特許文献２】特表２００８−５４７２１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＬＳＩチップを積層して３次元集積回路装置を形成する場合には、シリコン基板を貫通して貫通ビアホールを形成し、さらにかかる貫通ビアホールを金属により充填し貫通電極を形成した接続基板を使用するのが好ましい。接続基板にこのような貫通電極を形成することにより、従来のボンディングワイヤを使った配線に比べて飛躍的に端子数を増やすことができ、また同時に伝送距離を短縮することができ、寄生インダクタンスおよび寄生キャパシタンスを低減した高速信号を扱うのに適した半導体装置が得られる。
【０００５】
貫通電極を形成するには、通常シリコン基板にドライエッチングなどにより貫通ビアホールを形成し、これを例えば電解メッキなどを行って銅（Ｃｕ）などの金属で埋め込むことが行われる。
【０００６】
このような貫通電極は、シリコン基板中において、トランジスタなどの半導体素子などに比較してはるかに大きな体積を有するため、その熱膨張の影響について、注意深い対応が必要である。例えばシリコンは３×１０-6ｍｍ／℃の線膨張係数を有するのに対し、銅は１６．８×１０-6ｍｍ／℃と、５倍以上の線膨張係数を有している。このため、例えばこのような貫通電極を２０μｍの径および２００μｍの深さで形成したシリコン接続基板において加熱処理を行った場合、電極間隔によってはシリコン基板が破壊されたり、貫通電極がシリコン基板の表面から突出したりするなどの問題が生じることが観察されている。このように突出した貫通電極は塑性変形を生じているため、シリコン基板の温度が室温に戻っても突出したままで残る。このようにシリコン基板の表面から貫通電極が突出した構造では、例えば前記シリコン基板の表面に多層配線構造などを形成する際に、露光の解像度を上げられず、微細なパターンの形成が困難になるなどの問題が生じてしまう。
【０００７】
このような問題点を解決すべく、例えば特許文献１では溶融金属充填法を用い、貫通ビアホールを、Ｇａ，Ｓｂ，Ａｇ，Ｃｕ，Ｇｅよりなる群から選択された少なくとも一種の元素とＳｎ，Ｉｎ，Ｂｉ，Ｓｂ又はＧａよりなる群から選択された少なくとも一種の元素とを含む合金で充填する技術が提案されている。かかる技術では、貫通ビアホールが前記合金により、溶融状態で充填されるため、前記貫通電極は貫通ビアホール内において均一な組成を有し、熱膨張係数の小さな組成を使うことにより、シリコン基板に印加される熱応力を軽減することができる。しかしこのような場合であっても貫通電極を構成する合金の熱膨張係数はシリコン基板の熱膨張係数と同一ではないため、加熱を受けた場合、応力の発生や貫通電極の基板表面からの突出の発生は、生じてしまう。
【０００８】
またこのような貫通電極に上記の組成の合金を使った場合、貫通電極とシリコン基板との間の密着性が劣化したり、電気抵抗が増大したりする問題も発生する。
【０００９】
また特許文献２には、貫通ビアホール内に貫通電極をメッキ法により形成する際に、熱膨張係数の低いフィラー粒子を同時に貫通電極内に充填する技術が提案されている。このような技術は、従来半導体チップと回路基板との間を充填するアンダーフィル樹脂の熱膨張係数をフィラーによる減少させるのと同じ思想に基づくものであるが、このようなフィラー粒子の熱膨張係数もゼロではないため、貫通電極の熱膨張をゼロにすることはできず、応力の発生や基板表面からの貫通電極の突出の発生は、生じてしまう。またかかる技術によれば、貫通電極内に、典型的には無機物よりなるフィラー粒子が含まれるため、電気抵抗が増大し、またシリコン基板に対する密着力が低下してクラックが発生するなどの問題が生じてしまう。
【課題を解決するための手段】
【００１０】
一の側面による接続基板は、上主面と下主面を有する半導体基板と、前記半導体基板中において前記上主面から前記下主面まで貫通する第１の金属元素よりなる貫通電極と、を備え、前記貫通電極中には、前記第１の金属元素と第２の金属元素との金属間化合物よりなる領域が形成されており、前記第１の金属元素および前記第２の金属元素は、前記第１の金属元素と前記第２の金属元素の反応により前記金属間化合物を形成した場合に、前記反応の前に比べて体積減少をもたらすものである。
【００１１】
他の側面による接続基板の製造方法は、上主面と下主面を有する半導体基板中に、前記上主面から前記下主面に向かって延在し内壁面および底面を有する孔を形成する工程と、前記内壁面および底面を覆って第１の金属元素よりなる第１の金属層をメッキする工程と、前記第１の金属層上に、前記第１の金属元素との反応により前記金属間化合物を形成した場合に前記反応の前に比べて体積減少をもたらす第２の金属元素により、第２の金属層をメッキする工程と、前記下主面を研磨して、前記第１の金属層を露出させ、前記孔中に前記上主面から下主面まで延在する貫通電極を形成する工程と、を含み、さらに前記第２の金属層をメッキする工程の後、前記第１の金属元素と前記第２の金属元素を熱処理により反応させ、前記貫通電極中において前記第２の金属層に対応して前記金属間化合物よりなる金属間化合物層を形成する工程を含む。
【００１２】
さらに他の側面による接続基板の製造方法は、上主面と下主面を有する半導体基板中に、前記上主面から前記下主面に向かって延在し内壁面および底面を有する孔を形成する工程と、前記孔中に、第１の金属元素との反応により前記金属間化合物を形成した場合に前記反応の前に比べて体積減少をもたらす第２の金属元素よりなる線状体を導入する工程と、前記線状体を導入する工程の後、前記孔中に前記第１の金属元素よりなる金属層を充填する工程と、前記第２の下主面を研磨して、前記第１の金属層を露出させ、前記半導体基板中に前記上主面から下主面まで延在する貫通電極を形成する工程と、を含み、さらに前記金属層を充填する工程の後、前記第１の金属元素と前記第２の金属元素を熱処理により反応させ、前記貫通電極中において前記第２の金属層に対応して前記金属間化合物よりなる金属間化合物層を形成する工程を含む。
【発明の効果】
【００１３】
本願発明によれば貫通電極中に金属間化合物を形成させることにより、貫通電極中に熱処理の際に引張応力を発生させることが可能となる。このため半導体基板上に半導体チップを実装して半導体装置を製造する際に熱処理が加えられても、半導体基板と貫通電極の熱膨張差に起因して貫通電極が突出したりやクラックが発生したりする問題を回避することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】第１の実施形態による半導体装置の構成を示す断面図である。
【図２】図１の半導体装置で使われるインターポーザにおける貫通電極の構成を示す断面図である。
【図３Ａ】図２の貫通電極の概要を説明する図（その１）である。
【図３Ｂ】図２の貫通電極の概要を説明する図（その２）である。
【図４Ａ】図２のインターポーザの製造方法を説明する工程断面図（その１）である。
【図４Ｂ】図２のインターポーザの製造方法を説明する工程断面図（その２）である。
【図４Ｃ】図２のインターポーザの製造方法を説明する工程断面図（その３）である。
【図４Ｄ】図２のインターポーザの製造方法を説明する工程断面図（その４）である。
【図４Ｅ】図２のインターポーザの製造方法を説明する工程断面図（その５）である。
【図４Ｆ】図２のインターポーザの製造方法を説明する工程断面図（その６）である。
【図４Ｇ】図２のインターポーザの製造方法を説明する工程断面図（その７）である。
【図４Ｈ】図２のインターポーザの製造方法を説明する工程断面図（その８）である。
【図４Ｉ】図２のインターポーザの製造方法を説明する工程断面図（その９）である。
【図５】銅の電解メッキ特性を説明するグラフである。
【図６】第１の実施形態における銅のメッキの進行を示す図である。
【図７】比較例およびその問題点を説明する断面図である。
【図８Ａ】第２の実施形態によるインターポーザの製造方法を説明する工程断面図（その１）である。
【図８Ｂ】第２の実施形態によるインターポーザの製造方法を説明する工程断面図（その２）である。
【図８Ｃ】第２の実施形態によるインターポーザの製造方法を説明する工程断面図（その３）である。
【図８Ｄ】第２の実施形態によるインターポーザの製造方法を説明する工程断面図（その４）である。
【図８Ｅ】第２の実施形態によるインターポーザの製造方法を説明する工程断面図（その５）である。
【図９】第２の実施形態の一変形例によるインターポーザの構成を示す断面図である。
【図１０Ａ】第３の実施形態によるインターポーザの製造方法を説明する工程断面図（その１）である。
【図１０Ｂ】第３の実施形態によるインターポーザの製造方法を説明する工程断面図（その２）である。
【図１０Ｃ】第３の実施形態によるインターポーザの製造方法を説明する工程断面図（その３）である。
【図１０Ｄ】第３の実施形態によるインターポーザの製造方法を説明する工程断面図（その４）である。
【図１０Ｅ】第３の実施形態によるインターポーザの製造方法を説明する工程断面図（その５）である。
【図１１】第３の実施形態の一変形例によるインターポーザの構成を示す断面図である。
【図１２Ａ】第４の実施形態によるインターポーザの製造方法を説明する工程断面図（その１）である。
【図１２Ｂ】第４の実施形態によるインターポーザの製造方法を説明する工程断面図（その２）である。
【図１２Ｃ】第４の実施形態によるインターポーザの製造方法を説明する工程断面図（その３）である。
【図１２Ｄ】第４の実施形態によるインターポーザの製造方法を説明する工程断面図（その４）である。
【図１２Ｅ】第４の実施形態によるインターポーザの製造方法を説明する工程断面図（その５）である。
【図１２Ｆ】第４の実施形態によるインターポーザの製造方法を説明する工程断面図（その６）である。
【発明を実施するための形態】
【００１５】
［第１の実施形態］
図１は、第１の実施形態による３次元実装構造を有する半導体装置１０の構成を示す断面図である。
【００１６】
図１を参照するに半導体装置１０は、内部に配線パタ―ン１１Ｃを有し上主面１１Ａに接続パッド１１ａを、また下主面１１Ｂに接続バッド１１ｂを有するパッケージ基板１１と、シリコン基板１２１よりなり上主面に接続パッド１２ａを有する多層配線構造１２Ａを、また下主面に接続パッド１２ｂを有する配線パタ―ン１２Ｂを担持し、前記配線パタ―ン１２Ｂが前記接続パッド１２ｂおよびはんだバンプ１２ｃを介して前記パッケージ基板１１の接続パッド１１ａに電気的かつ機械的に結合されたインターポーザ１２と、前記インターポーザ１２上にフリップチップ実装された第１の半導体チップ１３と、前記第１の半導体チップ上にさらにフリップチップ実装された第２の半導体チップ１４と、を含み、前記シリコンインターポーザ１２中には、例えば銅よりなる貫通電極１２Ｃが多数、例えば行列状に形成されている。また同様な貫通電極１３Ｃが半導体チップ１３中にも形成されている。
【００１７】
前記半導体チップ１３はその下主面に接続パッド１３ａを有する多層配線構造１３Ａが形成されており、前記接続パッド１３ａが前記シリコンインターポーザ１２の接続パッド１２ａに接続されることにより、前記シリコンインターポーザ１２に対して電気的および機械的に結合されている。さらに前記半導体チップ１４は下主面上に接続パッド１４ａを有する多層配線構造１４Ａを有し、前記接続パッド１４ａが前記半導体チップ１３の貫通電極１３Ｃに接続されることにより、前記半導体チップ１３に電気的および機械的に結合されている。さらに前記パッケージ基板１１の下主面には、前記接続パッド１１ｂに対応してはんだバンプ１１Ｄが形成されている。
【００１８】
さらに前記はんだバンプ１２ｃおよび前記多層配線構造１２Ｂは、前記パッケージ基板１１とシリコンインターポーザ１２の間の空間を充填する封止樹脂１２Ｒにより封止されており、また前記接続パッド１４ａおよび半導体チップ１４の多層配線構造１４Ａ、さらに前記半導体チップ１３の上主面に露出する前記貫通電極１３Ｃは、前記半導体チップ１３と半導体チップ１４の間の空間を充填する封止樹脂１３Ｒにより封止されている。
【００１９】
図２は、図１のシリコンインターポーザ１２における一つの貫通電極１２Ｃを詳細に示す断面図である。
【００２０】
図２を参照するに、前記貫通電極１２Ｃは銅（Ｃｕ）よりなるプラグ１２Ｄ１を主要部とし、前記プラグ１２Ｄ１のうち、多層配線構造１２Ａが形成された前記シリコン基板１２１の上主面に近い部分において前記貫通電極１２Ｃの略中心部に一致して、特にＣｕ３Ｓｎ組成を有する銅とスズ（Ｓｎ）の金属間化合物よりなる領域１２Ｄ２が、前記ビアプラグ１２Ｃの延在方向に延在して形成されている。また前記シリコン基板１２１の上主面上には前記多層配線構造１２Ａが形成され、さらに下主面には配線パタ―ン１２Ｂとそれを覆う絶縁膜１２Ｉが形成され、前記配線パタ―ン１２Ｂには接続パッド１２ｂが形成されている。前記多層配線構造１２Ａは多数の層間絶縁膜１２ｉの積層よりなり、前記層間絶縁膜１２ｉの各々には例えば銅よりなる配線パタ―ン１２ｗが埋設されている。さらに一の層の配線パタ―ン１２ｗは、隣接する層の配線パタ―ン１２ｗに、ビアプラグ１２ｗｃにより電気的に接続されている。
【００２１】
ところで前記Ｃｕ３Ｓｎ組成の金属間化合物は、ＣｕとＳｎが分離して形成されている場合に比べて大きく体積が減少し、このため、このような金属間化合物を銅貫通電極１２Ｃ中に形成することにより、前記銅貫通電極１２Ｃ中に強い引張応力を発生させることができる。
【００２２】
例えば図３Ａに示すような、シリコン基板１２１中に形成された銅ビアプラグ１２Ｄ１中にスズよりなる領域１２Ｄ２’を形成した構造に対し、例えば２００℃以上の温度で熱処理を行って前記領域１２Ｄ２’に組成がＣｕ３Ｃｕの金属間化合物領域１２Ｄ２を形成した場合、銅３部とスズ１部からＣｕ３Ｃｕが形成される際に、銅の密度が８．９ｇ／ｃｍ３，スズの密度が７．３ｇ／ｃｍ３、Ｃｕ３Ｓｎ金属間化合物の密度が１１．３ｇ／ｃｍ３であることから、前記領域１２Ｄ２には図３Ｂにおいて矢印で示すように２５％にも達する体積収縮が生じる。ここで図３Ａおよび図３Ｂは、前記図２において多層配線構造１２Ａの形成前の状態を示しており、図３Ａはさらに図３Ｂの構造の形成前の状態を示していることに注意すべきである。
【００２３】
銅は熱膨張係数が１６．８×１０−６ｍｍ／℃と、シリコンインターポーザ１２を構成するシリコンの熱膨張係数である３×１０−６ｍｍ／℃の値の３倍以上大きく、このためこのように２００℃以上の温度で熱処理を行うと、前記貫通電極１２Ｃをすべて銅で形成した場合には、図７に示すように貫通電極１２Ｃが前記シリコンインターポーザ１２から突出してしまう、あるいはシリコンインターポーザ１２中にクラック１２Ｘを発生させてしまうなどの問題が発生することがある。ただし図７は本実施形態に対する比較対照例を示しており、同じシリコン基板１２１中に銅のみよりなる貫通電極１２０Ｃを形成し、これを２００℃以上の温度に加熱した状態を示す。
【００２４】
一度このように熱膨張を生じると、貫通電極１２０Ｃは塑性変形を生じてしまい、このため温度が室温に戻っても貫通電極１２０Ｃはシリコン基板１２から突出したままとなる。例えばシリコン基板１２１中にこのような貫通電極１２０Ｃを銅により、２０μｍの径および２００μｍの深さで形成した場合、貫通電極の間隔や加熱温度によっては、突出量は、１μｍにも達することがある。このようにシリコン基板１２１の表面から貫通電極１２０Ｃが突出した比較対照例の構造では、例えば前記シリコン基板１２１の表面に多層配線構造１２Ａなどを形成する際に、露光の際に大きな焦点深度を確保する必要から露光の解像度を上げることが出来ず、微細なパターンの形成が困難になる問題が生じる。
【００２５】
これに対し本実施形態では、前記領域１２Ｄ２’に対応して引張り応力源となる組成がＣｕ３Ｓｎの金属間化合物領域１２Ｄ２を形成するため、金属間化合物領域１２Ｄ２の前記銅ビアプラグ１２Ｄ１に対する割合を、前記シリコン基板１２１にかけられる熱処理温度に対して適切に設定しておくことにより、かかる熱処理にともなう貫通電極１２Ｃ全体としての熱膨張を抑制でき、前記シリコン基板１２１中におけるクラック発生の問題や、先に図７で説明した貫通電極１２０Ｃの突出などの問題を回避あるいは抑制することができる。
【００２６】
このような熱処理は、２００℃以上の温度で行うのが好ましく、特に２３２℃以上の温度で熱処理すると前記領域１２Ｄ２’においてスズが溶融し、銅と均一な反応を生じて金属間化合物Ｃｕ３Ｓｎが形成されるので好ましい。例えば前記熱処理を２００℃以上の温度で行う場合、前記銅ビアプラグ１２Ｄ１に対して前記スズの領域１２Ｄ２’の割合を、体積比で０．５％〜５％の範囲、例えば２％に設定しておけば、前記貫通電極１２Ｃの熱膨張を全体として効果的に抑制することができる。
【００２７】
一方前記領域１２Ｄ２’の割合が上記範囲を超えてしまうと、加熱温度によっては、前記領域１２Ｄ２に金属間化合物としてＣｕ３Ｓｎの代わりにＣｕ６Ｓｎ５などが形成されるようになるが、組成がＣｕ６Ｓｎ５の金属間化合物では密度が８．３ｇ／ｃｍ３で銅やスズとほとんど変わらず、密度が１１．３ｇ／ｃｍ３のＣｕ３Ｓｎのような強力な引張応力源としての作用は期待できない。
【００２８】
ただしこのような金属間化合物の形成により収縮して引張応力を発生させることのできる系は、上記のＣｕ−Ｓｎ系に限定されるものではなく、Ｎｉ−Ｓｎ系やＣｕ−Ｓｎ−Ｂｉ系などを使うことも可能である。例えばＮｉ−Ｓｎ系においてＮｉとＳｎが反応して組成がＮｉ3Ｓｎ4の金属間化合物が形成された場合、約８％の体積収縮が発生する。またＣｕとＳｎ−Ｂｉはんだ中のＳｎが反応して組成がＣｕ3Ｓｎの金属間化合物が形成された場合、ＣｕとＳｎの場合と同様、約２５％の体積収縮が発生する。
【００２９】
図４Ａ〜図４Ｉは、本実施形態によるインターポーザ１２の製造工程を説明する断面図である。以下では、単一のビアプラグ１２Ｃの形成のみを説明するが、同様にしてシリコン基板１２１中に多数のビアプラグ１２Ｃを、例えば行列状などのアレイ形状に形成することができる。
【００３０】
図４Ａを参照するに、前記シリコン基板１２１の上主面には開口部Ｒ１Ａを有するレジスト膜Ｒ１が形成され、さらに図４Ｂに示すように前記レジスト膜Ｒ１をマスクに前記シリコン基板１２１をドライエッチングし、前記シリコン基板１２１中に孔１２１Ａを前記レジスト膜Ｒ１が形成されている上主面から対向する下主面に向かって延在するように形成する。
【００３１】
次に図４Ｃに示すように前記レジスト膜Ｒ１を除去し、さらに絶縁のため図４Ｃの構造を熱酸化して前記シリコン基板１２１の表面、さらに前記孔１２１Ａの底面および側壁面にシリコン酸化膜（図示せず）を形成する。
【００３２】
さらに図４Ｄに示すように前記シリコン基板１２１上に前記図示していないシリコン酸化膜を介して銅よりなるメッキシード層１２１ｓを、例えばスパッタ法により形成し、さらに図４Ｅに示すように前記図４Ｄの構造上に銅層１２１Ｃｕを例えば電解メッキ法により前記孔１２１Ａを下面および側壁面から充填するように、また前記孔１２１Ａの略中心部に所望の体積のボイド１２１ｄが形成されるように、前記孔１２１Ａの径にもよるが、例えば前記径１２１Ａが２０μｍである場合、例えば２０μｍの膜厚に、後で説明するように、好ましくは電解メッキ法のいわゆるボトムアップ成長モードで形成する。
【００３３】
前記銅層１２１Ｃｕが形成されると、さらに図４Ｆに示すように前記銅層１２１Ｃｕ上に前記ボイド１２１ｄを充填するようにスズ層１２１Ｓｎを、やはり電解メッキにより形成する。
【００３４】
さらに図４Ｆで得られた構造において図４Ｇに示すように化学機械研磨を行い、前記シリコン基板１２１の上主面を露出させ、さらにこのようにして得られた構造において図４Ｈに示すように前記シリコン基板１２１の下主面に対してバックグラインドを行い、前記下主面において前記銅ビアプラグ１２Ｄ１を露出させる。
【００３５】
さらに図４Ｈで得られた構造に対し、図４Ｉに示すように２００℃以上の温度、好ましくはスズが溶融する２３２℃以上の、例えば３５０℃の温度で、例えば５分〜３０分にわたり熱処理し、前記領域１２Ｄ２に対応して、組成がＣｕ３Ｓｎの金属間化合物層１２１ＣｎＳｎを形成する。これにより、前記シリコン基板１２１中に貫通ビアホール１２Ｃが、前記図１あるいは図２で説明したように形成される。ここで前記銅層１２１Ｃｕが前記銅ビアプラグ１２Ｄ１を構成する。
【００３６】
さらに図示は省略するが、前記シリコン基板１２１の上主面に多層配線構造１２Ａを形成し、また前記下主面に配線パタ―ン１２Ｂおよび絶縁膜１２ｉ、さらに前記電極パッド１２ｂを形成することにより、前記インターポーザ１２が形成される。
【００３７】
以下、実施例について説明する。
【実施例１】
【００３８】
実施例１では前記図４Ｂの工程においてＳＦ６ガスおよびＣ４Ｆ８ガスをエッチングガスとして使い、ドライエッチングを０．１Ｔｏｒｒの圧力および５００Ｗのプラズマパワーの下、２０μｍ／分のエッチング速度で行い、前記シリコン基板１２１中に前記孔１２１Ａを２０μｍの径および２００μｍの深さで形成した。その後、ＣＶＤ法でＳｉＯ２膜を形成した後、めっきシード層をスパッタで形成した。ただし上記ＳｉＯ２膜は図面では省略されている。
【００３９】
さらに図４Ｅの工程において前記銅層１２１Ｃｕを、例えば５０ｇ／Ｌ（リットル）〜７０ｇ／Ｌの濃度のＣｕＳＯ４およびＨ２ＳＯ４を主成分とする銅メッキ液と、濃度が４０ｇ／Ｌ〜７０ｇ／Ｌの硫酸（Ｈ２ＳＯ４）と、濃度が４０ｍｇ／Ｌ〜６０ｍｇ／Ｌの塩素（Ｃｌ）とを含むメッキ液に、さらに４〜８ｍＬ／Ｌの濃度の抑制剤と０．５ｍＬ／Ｌ〜１ｍＬ／Ｌの濃度の促進剤と、５ｍＬ／Ｌ〜１０ｍＬ／Ｌの濃度の平滑化剤を添加したメッキ液を使って、ボトムアップ成長モードの電解メッキにより形成した。なおここで前記抑制剤としては、例えばＰＥＧ（ポリエチレングリコール）を使い、促進剤としては例えばbis(3-sulfopropyl)disulfideやＮａ２（Ｓ（ＣＨ２）３ＳＯ３）２を使った。また図４Ｅの工程では前記銅層１２１Ｃｕの膜厚を、前記図４Ｈの工程において前記領域１２Ｄ２の割合が、体積比で前記銅ビアプラグ１２Ｄ１の約１％となるように制御した。
【００４０】
さらに実施例１では前記図４Ｆの工程において前記スズ層１２１Ｓｎを、例えば濃度が３０ｇ／Ｌ〜５０ｇ／Ｌの硫酸スズメッキ液と濃度が８０ｇ／Ｌ〜１２０ｇ／Ｌの硫酸と、濃度が２５ｇ／Ｌ〜３５ｇ／Ｌのクレゾールクレゾールスルフォン酸と、濃度が４ｍＬ／Ｌ〜８ｍＬ／Ｌのホルムアルデヒドを含むスズメッキ液を使った電解メッキにより形成した。
【００４１】
さらに図４Ｉの工程で前記スズ領域１２Ｄ２’を３５０℃の温度で周囲の銅ビアプラグ１２Ｄ１と５〜３０分間反応させて、これを組成がＣｕ３Ｓｎの金属間化合物に変換した。
【００４２】
なお本実施例１では、図４Ｅの工程において前記銅層１２１Ｃｕの膜厚を、前記図４Ｉの状態において前記金属間化合物領域１２Ｄ２が体積比で銅ビアプラグ１２Ｄ１の約１％となるように調整している。
【００４３】
このようにして得られたシリコンインターポーザ１２ではクラックも発生せず、前記銅ビアプラグ１２Ｄ１のシリコン基板１２１からの突出も発生しなかった。
【比較例１】
【００４４】
比較例１では、前記実施例１と同じ条件で、ただし図４Ｆのスズ膜１２１Ｓｎを形成する工程を省略し、図４Ｅの工程を、前記孔１２１Ａが銅層１２１Ｃｕにより完全に充填されるように実行し、同様なシリコンインターポーザを形成した。この場合、図４Ｉの状態において前記金属間化合物領域１２Ｄ２は形成されず、貫通電極１２Ｃはすべて銅ビアプラグ１２Ｄ１により形成されている。
【００４５】
このような構造に対し、同様に３５０℃の温度で熱処理を行ったところ、前記シリコン基板１２１中にはクラックが発生し、さらに前記貫通電極１２Ｃが前記シリコン基板１２１の上主面および下主面からそれぞれ上方および下方に約０．５μｍ突出することが確認された。
【実施例２】
【００４６】
実施例２では前記図４Ｂの工程においてやはりＳＦ６ガスおよびＣ４Ｆ８ガスをエッチングガスとして使い、ドライエッチングを０．１Ｔｏｒｒの圧力および５００Ｗのプラズマパワーの下、１５μｍ／分のエッチング速度で行い、前記シリコン基板１２１中に前記孔１２１Ａを１０μｍの径および１００μｍの深さで形成した。さらにその後、ＣＶＤ法でＳｉＯ２膜を１００ｎｍの厚さに成した後、めっきシード層をスパッタで形成した。ただし上記ＳｉＯ２膜は、図面では省略されている。
【００４７】
さらに図４Ｅの工程において前記銅層１２１Ｃｕを、例えば５０ｇ／Ｌ（リットル）〜７０ｇ／Ｌの濃度のＣｕＳＯ４およびＨ２ＳＯ４を主成分とする銅メッキ液と、濃度が４０ｇ／Ｌ〜７０ｇ／Ｌの硫酸と、濃度が４０ｍｇ／Ｌ〜６０ｍｇ／Ｌの塩素とを含むメッキ液に、さらに４〜８ｍＬ／Ｌの濃度の抑制剤と０．５ｍＬ／Ｌ〜１ｍＬ／Ｌの濃度の促進剤と、５ｍＬ／Ｌ〜１０ｍＬ／Ｌの濃度の平滑化剤を添加したメッキ液を使って、ボトムアップ成長モードの電解メッキを約２５分間行うことにより形成した。なおここで前記抑制剤としては、例えばＰＥＧ（ポリエチレングリコール）を使い、促進剤としては例えばbis(3-sulfopropyl)disulfideやＮａ２（Ｓ（ＣＨ２）３ＳＯ３）２を使った。また図４Ｅの工程では前記銅層１２１Ｃｕの膜厚を、前記図４Ｈの工程において前記領域１２Ｄ２の割合が、体積比で前記銅ビアプラグ１２Ｄ１の約１％となるように制御した。
【００４８】
さらに実施例１では前記図４Ｆの工程において前記スズ層１２１Ｓｎを、例えば濃度が３０ｇ／Ｌ〜５０ｇ／Ｌの硫酸スズメッキ液と濃度が８０ｇ／Ｌ〜１２０ｇ／Ｌの硫酸と、濃度が２５ｇ／Ｌ〜３５ｇ／Ｌのクレゾールクレゾールスルフォン酸と、濃度が４ｍＬ／Ｌ〜８ｍＬ／Ｌのホルムアルデヒドを含むスズメッキ液を使った電解メッキを約５分間行うことにより形成した。
【００４９】
さらに図４Ｉの工程で前記スズ領域１２Ｄ２’を３５０℃の温度で周囲の銅ビアプラグ１２Ｄ１と５〜３０分間反応させて、これを組成がＣｕ３Ｓｎの金属間化合物に変換した。
【００５０】
なお本実施例１では、図４Ｅの工程において前記銅層１２１Ｃｕの膜厚を、前記図４Ｉの状態において前記金属間化合物領域１２Ｄ２が体積比で銅ビアプラグ１２Ｄ１の約１％となるように調整している。
【００５１】
このようにして得られたシリコンインターポーザ１２ではクラックも発生せず、また前記銅ビアプラグ１２Ｄ１のシリコン基板１２１からの突出も発生しなかった。
【比較例２】
【００５２】
比較例１では、前記実施例１と同じ条件で、ただし図４Ｆのスズ膜１２１Ｓｎを形成する工程を省略し、図４Ｅの工程を、前記孔１２１Ａが銅層１２１Ｃｕにより完全に充填されるように実行し、同様なシリコンインターポーザを形成した。この場合、図４Ｉの状態において前記金属間化合物領域１２Ｄ２は形成されず、貫通電極１２Ｃはすべて銅ビアプラグ１２Ｄ１により形成されている。
【００５３】
このような構造に対し、同様に３５０℃の温度で熱処理を行ったところ、前記シリコン基板１２１中にはクラックが発生し、さらに前記貫通電極１２Ｃが前記シリコン基板１２１の上主面および下主面からそれぞれ上方および下方に約０．２μｍ突出することが確認された。
【００５４】
以下では、図５および図６を参照しながら、前記図４Ｅの工程においてボイド１２１ｄの体積、従って図４Ｉの状態における前記金属間化合物領域１２Ｄ２の銅ビアプラグ１２Ｄ１に対する体積比を最適化する方法を説明する。
【００５５】
図５は、前記図４Ｅの工程において、先の実施例１で説明したボトムアップ成長モードで銅層１２１Ｃｕを形成した場合における前記銅層１２１Ｃｕの底の、前記孔１２１Ａの底から測った高さとメッキ時間の関係を示すグラフ、また図６は、図５の各点に対応した、前記孔１２１Ａ中における前記銅層１２１Ｃｕの断面形状とメッキ時間の関係を示す断面図である。
【００５６】
図５のグラフを参照するに、前記銅層１２１Ｃｕを前記孔１２１Ａ中において電解メッキのボトムアップ成長モードで形成した場合、メッキ時間とともに図６において「ｈ」で示した銅層１２１Ｃｕの底面からの高さは増大するが、ボトムアップ充填モードでは図６に示すように前記孔１２１Ａ中における前記銅層１２１Ｃｕの成長とともに前記ボイド１２１ｄが略平行に後退し、その体積がメッキ時間とともに徐々に減少するのがわかる。
【００５７】
そこで本実施形態では、前記銅層１２１Ｃｕを形成する際の電解メッキ時間を制御することにより、前記図４Ｉの状態における前記ボイド１２１ｄの銅ビアプラグ２１Ｄ１に対する体積比、従って前記金属間化合物領域２１Ｄ２の銅ビアプラグ２１Ｄ１に対する体積比を制御する。このような体積比の最適値は、前記孔１２１Ａの径により様々に変化し、一概に述べることはできないが、図４Ｉの状態において前記金属間化合物領域２１Ｄ２が前記銅ビアプラグ１２Ｄ１の表面から突出しないように設定されるものであり、必ずしも先に実施例１および実施例２で述べた１％の値に限定されるものではない。
【００５８】
なお本実施形態において前記図４Ｉの工程で実施される熱処理の温度を、例えば図１の半導体装置１０の組み立て時あるいは試験時、さらには使用時になされる熱処理の最高温度以上に設定しておけば、シリコンインターポーザ１２が製造された後で、これらの熱処理がその後により低い温度でなされても、前記貫通電極１２Ｃがシリコン基板１２１から突出することはない。
【００５９】
なお以上の実施形態では、シリコンインターポーザ１２中への貫通電極１２Ｃの形成を説明したが、同様にして図１の三次元実装半導体装置１０において、半導体チップ１３中に貫通電極１３Ｃを形成することが可能である。また本実施形態において半導体チップ１３はシリコンチップに限定されるものではなく、ＳＯＩチップや化合物半導体チップなど、シリコン以外の半導体よりなる半導体チップであってもよい。さらに本実施形態のシリコンインターポーザ１２において、シリコン以外の半導体を使うことも可能である。
【００６０】
［第２の実施形態］
次に第２の実施形態によるシリコンインターポーザ１２Ｉの製造方法を、図８Ａ〜図８Ｅを参照しながら説明する。ただし先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。本実施形態のインターポーザ１２Ｉは、例えば図１の半導体装置１０において、前記インターポーザ１２の代わりに使うことができる。
【００６１】
図８Ａを参照するに、シリコン基板１２１中に形成された孔１２１Ａには、前記図４Ｅの工程に対応して銅層１２１Ｃｕが、より薄く、例えば５μｍ〜１０μｍの膜厚で同様に電解メッキ法により形成され、さらに図８Ｂの工程において前記銅層１２１Ｃｕ上にスズ層１２１Ｓｎが、例えば１μｍ〜２μｍの膜厚で同様に電解メッキ法により形成される。本実施形態では、図８Ｂの段階で前記スズ層１２１Ｓｎが前記銅層１２１Ｃｕのボイド１２１ｄを完全には充填しておらず、このため前記スズ層１２１Ｓｎを形成した後も、図８Ｂに示すようにボイド１２１ｄが残っている。
【００６２】
そこで本実施形態では図８Ｃに示すようにさらにもう一度銅層１２２Ｃｕを電解メッキ法により、前記図８Ｂの構造上に形成し、前記ボイド１２１ｄを充填する。ここで図８Ｃは、このようにして形成された銅層１２１Ｃｕおよび１２２Ｃｕ、スズ層１２１Ｓｎを、前記シリコン基板１２１の上主面から化学機械研磨により除去した状態を示している。
【００６３】
さらに図８Ｄに示すようにバックグラインドにより前記シリコン基板１２１の下面を研削して前記銅層１２１Ｃｕの下端部を露出し前記銅ビアプラグ１２Ｄ１を形成する。さらに図８Ｄの構造を例えば３５０℃の温度で熱処理することにより、図８Ｅに示すように前記スズ層１２１ＳｎをＣｕ３Ｓｎ金属間化合物１２１ＣｕＳｎに変換する。これにより、前記シリコン基板１２１中には引張応力を蓄積した領域１２Ｄ２を含む貫通電極１２Ｃが形成される。その際、前記図８Ａおよび図８Ｂの段階で前記スズ層１２１Ｓｎの銅層１２１Ｃｕおよび１２２Ｃｕに対する比率を、例えば前記孔１２１Ａの内径が１０μｍである場合に、図８Ｅの最終構造において体積比で０．５％〜３％になるように設定しておくことにより、前記図８Ｅの状態における貫通電極１２Ｃのシリコン基板１２１の上主面および下主面からの突出を最小ないしゼロとすることができる。
【００６４】
なお図８Ｄのバックグラインドは、前記図８Ｅの熱処理工程の後で行ってもよい。
【００６５】
図９は、本実施形態の一変形例によるインターポーザ１２の構成を示す断面図である。
【００６６】
図９を参照するに、本変形例ではインターポーザ１２は図８Ｅのインターポーザと同様な構成を有しているが、前記図８Ｅにおけるバックグラインディングを、前記銅層１２２Ｃｕが露出するまで行っている点で相違する。図９の構成では、前記Ｃｕ３Ｓｎ金属間化合物層１２１ＣｕＳｎは中心の銅層１２２Ｃｕをスリーブ状に囲み、さらに銅層１２１Ｃｕが前記Ｃｕ３Ｓｎ金属間化合物層１２１ＣｕＳｎをスリーブ状に囲む。
【００６７】
図９の変形例では、前記Ｃｕ３Ｓｎ金属間化合物層１２１ＣｕＳｎを形成した後で孔１２１Ａの底部におけるＣｕ３Ｓｎ金属間化合物層１２１ＣｕＳｎをグラインド除去しているため、Ｃｕ３Ｓｎ金属間化合物層１２１ＣｕＳｎの形成に伴い前記銅層１２２Ｃｕあるいは銅層１２１Ｃｕに印加される引張応力は、図８Ｅのものと実質的に変わらない。
【００６８】
図９においては前記銅層１２１Ｃｕおよび１２２Ｃｕが先の実施形態の銅ビアプラグ１２Ｄ１に対応し、前記金属間化合物層１２１ＣｕＳｎが引張応力を有する前記領域１２Ｄ２に対応する。
【００６９】
［第３の実施形態］
次に第３の実施形態によるシリコンインターポーザ１２Ｋの製造方法を、図１０Ａ〜図１０Ｅを参照しながら説明する。ただし先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。本実施形態は、先の第２の実施形態の一変形例とみなすこともできる。
【００７０】
図１０Ａを参照するに本実施形態でも先の図９Ａと同様にシリコン基板１２１中に形成された孔１２１Ａの底面および側壁面を覆って銅層１２１Ｃｕが電解メッキ法により形成される。
【００７１】
次に図１０Ｂに示すように本実施形態では前記銅層１２１Ｃｕの主として底面を覆って、スズ層１２１Ｓｎが、やはり電解メッキ法により形成される。図１０Ｂにおいて前記スズ層１２１Ｓｎが前記銅層１２１Ｃｕの側壁面を多少でも覆ってもよい。この場合には本実施形態は先の第２の実施形態と実質的に同じになる。
【００７２】
さらに図１０Ｃに示すように前記スズ層１２１Ｓｎ上に次の銅層１２２Ｃｕを電解メッキ法により堆積し、前記孔１２１Ａを充填する。なお図１０Ｃも、前記シリコン基板１２１の上主面を化学機械研磨により研磨し、前記銅層１２１Ｃｕおよび１２２Ｃｕを除去した状態を示す。
【００７３】
さらに図１０Ｄに示すように前記シリコン基板１２１の下主面を、前記銅層１２１Ｃｕが露出するまでバックグラインドし、図１０Ｅに示すように前記シリコン基板１２１に対し例えば３５０℃の温度で熱処理を行い、前記スズ層１２１ＳｎをＣｕ３Ｓｎ金属間化合物層１２１ＣｕＳｎに変換する。これにより、前記シリコン基板１２１中には引張応力を蓄積した貫通電極１２Ｃが形成される。その際、前記スズ層１２１Ｓｎの銅層１２１Ｃｕおよび１２２Ｃｕに対する比率を最適に、例えば前記孔１２１Ａの内径が１０μｍである場合に体積比で０．５％〜３％に設定しておくことにより、前記図１０Ｅの状態における貫通電極１２Ｃのシリコン基板１２１の上主面および下主面からの突出を最小化、ないしゼロとすることができる。
【００７４】
なお図１０Ｄのバックグラインドは、前記図１０Ｅの熱処理工程の後で行ってもよい。なお本実施形態においても、前記銅層１２１Ｃｕおよび１２２Ｃｕが図２あるいは図３Ｂの銅ビアプラグ１２Ｄ１に対応し、前記金属間化合物領域１２１ＣｕＳｎが領域１２Ｄ２に対応している。
【００７５】
図１１は、本実施形態の一変形例によるインターポーザ１２Ｌの構成を示す断面図である。
【００７６】
図１１を参照するに、本変形例ではインターポーザ１２Ｌは図１０Ｅのインターポーザと同様な構成を有しているが、前記図１０Ｅにおけるバックグラインディングを、前記Ｃｕ３Ｓｎ金属間化合物層１２１ＣｕＳｎが露出するまで行っている点で相違する。図１１の構成では、前記銅層１２１Ｃｕが前記Ｃｕ３Ｓｎ金属間化合物層１２１ＣｕＳｎをスリーブ状に囲む。
【００７７】
図１１の変形例では、前記Ｃｕ３Ｓｎ金属間化合物層１２１ＣｕＳｎを形成した後で孔１２１Ａの底部をグラインドしているが、引張応力源として作用しているＣｕ３Ｓｎ金属間化合物層１２１ＣｕＳｎは残しているため、Ｃｕ３Ｓｎ金属間化合物層１２１ＣｕＳｎの形成に伴い前記銅層１２２Ｃｕあるいは銅層１２１Ｃｕに印加される引張応力は、図１０Ｅのものと実質的に変わらない。
【００７８】
［第４の実施形態］
次に第４の実施形態によるシリコンインターポーザ１２Ｍの製造方法を、図１２Ａ〜図１２Ｆを参照しながら説明する。ただし先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００７９】
図１２Ａを参照するに、本実施形態ではシリコン基板１２１中に前記孔１２１Ａを形成した後、図１２Ｂに示すようにスズのホイスカ１２１ＳＷを前記孔１２１Ａ中に投入する。
さらに図１２Ｃに示すようにこの状態で前記孔１２１Ａを充填して銅層１２１Ｃｕが電解メッキ法により形成される。なお図示はしていないが、図１２Ａの段階で前記孔１２１Ａの底面および内壁面には銅シード層が、例えばスパッタ法により形成されている。
【００８０】
さらに図１２Ｄに示すように前記シリコン基板１２１の上主面において余計な銅層１２１Ｃｕを化学機械研磨により除去し、図１２Ｅに示すように例えば３５０℃での熱処理により、前記スズホイスカ１２１ＳＷを周囲の銅と反応させ、組成がＣｕ３Ｓｎの金属間化合物領域１２１ＣｕＳｎを形成する。
【００８１】
さらに図１２Ｆに示すように前記シリコン基板１２１の下主面を、前記銅層１２１Ｃｕが露出するまでバックグラインドすることにより、前記シリコン基板１２１中に形成されたＣｕ貫通電極１２Ｃを含み、前記Ｃｕ貫通電極１２Ｃ中に前記金属間化合物領域１２１ＣｕＳｎよりなる引張り応力源を含んだシリコンインターポーザ１２Ｍが得られる。
【００８２】
本実施形態においても前記銅層１２１Ｃｕが銅ビアプラグ１２Ｄ１に対応し、金属間化合物領域１２１ＣｕＳｎが前記引張応力源となる領域１２Ｄ２に対応する。
【００８３】
以上の各実施形態において、先にも説明したように前記金属間化合物領域１２１ＣｕＳｎは銅とスズの金属間化合物に限定されず、反応により体積が収縮するものであれば、ニッケルとスズ、あるいは銅とスズおよびビスマスの合金ないし金属化合物など、他の材料系を使うことも可能である。
【００８４】
さらに先の各実施形態でも説明したように、同様な引張応力を有する貫通電極の構成は、図１の三次元実装半導体装置１０中の半導体チップ１３中の貫通電極１３Ｃや、その他の半導体基板中に形成される貫通ビアプラグに対して適用可能である。
【００８５】
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
（付記１）
上主面と下主面を有する半導体基板と、
前記半導体基板中において前記上主面から前記下主面まで貫通する第１の金属元素よりなる貫通電極と、
を備え、
前記貫通電極中には、前記第１の金属元素と第２の金属元素との金属間化合物よりなる領域が形成されており、
前記第１の金属元素および前記第２の金属元素は、前記第１の金属元素と前記第２の金属元素の反応により前記金属間化合物を形成した場合に、前記反応の前に比べて体積減少をもたらすものであることを特徴とする接続基板。
（付記２）
前記第１の金属元素は銅またはニッケルであり、前記第２の金属元素はスズであることを特徴とする付記１記載の接続基板。
（付記３）
前記金属間化合物はＣｕ３Ｓｎの組成を有することを特徴とする付記１記載の接続基板
（付記４）
前記第１の金属元素は銅であり、前記第２の金属元素はスズ-ビスマス合金であることを特徴とする付記１記載の接続基板。
（付記５）
前記金属間化合物は前記貫通電極中を、前記貫通電極に沿って延在していることを特徴とする付記１〜４のうち、いずれか一項記載の接続基板。
（付記６）
前記金属間化合物は前記貫通電極中を、前記貫通電極に沿ってスリーブ状に延在していることを特徴とする付記１〜５のうち、いずれか一項記載の接続基板。
（付記７）
前記金属間化合物は前記貫通電極中を横切って形成されることを特徴とする付記１〜４のうち、いずれか一項記載の接続基板。
（付記８）
前記金属間化合物は前記貫通電極中において、前記貫通電極の延在方向に対して斜めに延在することを特徴とする付記１〜４のうち、いずれか一項記載の接続基板。
（付記９）
請求項１〜８のいずれか一項記載の接続基板と、
前記接続基板の前記上主面または下主面に実装した半導体チップと、
を含むことを特徴とする半導体装置。
（付記１０）
上主面と下主面を有する半導体基板中に、前記上主面から前記下主面に向かって延在し内壁面および底面を有する孔を形成する工程と、
前記内壁面および底面を覆って第１の金属元素よりなる第１の金属層をメッキする工程と、
前記第１の金属層上に、前記第１の金属元素との反応により前記金属間化合物を形成した場合に前記反応の前に比べて体積減少をもたらす第２の金属元素により、第２の金属層をメッキする工程と、
前記下主面を研磨して、前記第１の金属層を露出させ、前記孔中に前記上主面から下主面まで延在する貫通電極を形成する工程と、
を含み、
さらに前記第２の金属層をメッキする工程の後、前記第１の金属元素と前記第２の金属元素を熱処理により反応させ、前記貫通電極中において前記第２の金属層に対応して前記金属間化合物よりなる金属間化合物層を形成する工程を含むことを特徴とする接続基板の製造方法。
（付記１１）
前記第１の金属元素は銅であり前記第２の金属元素はスズであり、前記金属間化合物はＣｕ３Ｓｎの組成を有することを付記１０記載の接続基板の製造方法。
（付記１２）
前記第１の金属層は前記孔中において中空部を囲んだスリーブ形状に形成され、前記第２の金属層は前記中空部を充填するように形成されることを特徴とする付記１０または１１記載の接続基板の製造方法。
（付記１３）
前記第２の金属層をメッキする工程の後で前記下主面を研磨する工程の前に、さらに前記第１の金属元素よりなる第３の金属層をメッキする工程を含むことを特徴とする付記１０または１１記載の接続基板の製造方法。
（付記１４）
前記第１の金属層は前記孔中において第１の中空部を囲んだ第１のスリーブ形状に形成され、前記第２の金属層は前記第１の中空部において前記第１の金属層上に、第２の中空部を囲んだ第２のスリーブ形状に形成され、前記第３の金属層は前記第２の中空部を充填することを特徴とすることを特徴とする付記１２記載の接続基板の製造方法。
（付記１５）
前記第１の金属層は前記孔のうち、底部を含む第１の部分を充填し、前記第２の金属層は前記孔中において前記第１の金属層上に形成され、前記第３の金属層は前記孔中において前記第２の金属層上に、前記孔のうちの残りの部分を充填して形成されることを特徴とする付記１２記載の接続基板の製造方法。
（付記１６）
上主面と下主面を有する半導体基板中に、前記上主面から前記下主面に向かって延在し内壁面および底面を有する孔を形成する工程と、
前記孔中に、第１の金属元素との反応により前記金属間化合物を形成した場合に前記反応の前に比べて体積減少をもたらす第２の金属元素よりなる線状体を導入する工程と、
前記線状体を導入する工程の後、前記孔中に前記第１の金属元素よりなる金属層を充填する工程と、
前記第２の下主面を研磨して、前記第１の金属層を露出させ、前記半導体基板中に前記上主面から下主面まで延在する貫通電極を形成する工程と、
を含み、
さらに前記金属層を充填する工程の後、前記第１の金属元素と前記第２の金属元素を熱処理により反応させ、前記貫通電極中において前記第２の金属層に対応して前記金属間化合物よりなる金属間化合物層を形成する工程を含むことを特徴とする接続基板の製造方法。
（付記１７）
前記線状体は前記第２の金属元素のホイスカであることを特徴とする付記１６記載の接続基板の製造方法。
（付記１８）
前記熱処理は、２００℃以上３５０℃以下の温度で実行されることを特徴とする付記１０〜１７のうち、いずれか一項記載の接続基板の製造方法。
【符号の説明】
【００８６】
１０ 半導体装置
１１ パッケージ基板
１１Ａ 上主面
１１Ｂ 下主面
１１Ｃ，１２Ｂ 配線パタ―ン
１１Ｄ，１２ｃ はんだバンプ
１１ａ，１１ｂ，１２ａ，１２ｂ，１３ａ，１４ａ 接続パッド
１２ シリコンインターポーザ
１２Ａ，１３Ａ 多層配線構造
１２Ｃ，１３Ｃ 貫通電極
１２Ｄ１ 銅ビアプラグ
１２Ｄ２ 引張応力源領域
１２Ｄ２’ スズ領域
１２Ｉ 絶縁膜
１２Ｒ，１３Ｒ 封止樹脂
１２ｉ 層間絶縁膜
１２ｗ 配線パタ―ン
１２ｗｃ ビアプラグ
１３，１４ 半導体チップ
１２０Ｃ 銅貫通電極
１２１ シリコン基板
１２１Ａ 孔
１２１Ｃｕ 銅層
１２１Ｓｎ スズ層
１２１ｄ ボイド
１２１ｓ 銅シード層
【技術分野】
【０００１】
本発明は接続基板、その製造方法、さらにかかる接続基板を使った半導体装置に関する。
【背景技術】
【０００２】
近年、半導体装置の実装技術においては、高集積化の要求に伴い、従来の２次元実装から３次元実装へとトレンドが変化しつつある。特に大規模集積回路装置（以下ＬＳＩと記す）を積層することによる３次元集積回路装置についての研究開発が盛んに行われている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許４６３７９６６号
【特許文献２】特表２００８−５４７２１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＬＳＩチップを積層して３次元集積回路装置を形成する場合には、シリコン基板を貫通して貫通ビアホールを形成し、さらにかかる貫通ビアホールを金属により充填し貫通電極を形成した接続基板を使用するのが好ましい。接続基板にこのような貫通電極を形成することにより、従来のボンディングワイヤを使った配線に比べて飛躍的に端子数を増やすことができ、また同時に伝送距離を短縮することができ、寄生インダクタンスおよび寄生キャパシタンスを低減した高速信号を扱うのに適した半導体装置が得られる。
【０００５】
貫通電極を形成するには、通常シリコン基板にドライエッチングなどにより貫通ビアホールを形成し、これを例えば電解メッキなどを行って銅（Ｃｕ）などの金属で埋め込むことが行われる。
【０００６】
このような貫通電極は、シリコン基板中において、トランジスタなどの半導体素子などに比較してはるかに大きな体積を有するため、その熱膨張の影響について、注意深い対応が必要である。例えばシリコンは３×１０-6ｍｍ／℃の線膨張係数を有するのに対し、銅は１６．８×１０-6ｍｍ／℃と、５倍以上の線膨張係数を有している。このため、例えばこのような貫通電極を２０μｍの径および２００μｍの深さで形成したシリコン接続基板において加熱処理を行った場合、電極間隔によってはシリコン基板が破壊されたり、貫通電極がシリコン基板の表面から突出したりするなどの問題が生じることが観察されている。このように突出した貫通電極は塑性変形を生じているため、シリコン基板の温度が室温に戻っても突出したままで残る。このようにシリコン基板の表面から貫通電極が突出した構造では、例えば前記シリコン基板の表面に多層配線構造などを形成する際に、露光の解像度を上げられず、微細なパターンの形成が困難になるなどの問題が生じてしまう。
【０００７】
このような問題点を解決すべく、例えば特許文献１では溶融金属充填法を用い、貫通ビアホールを、Ｇａ，Ｓｂ，Ａｇ，Ｃｕ，Ｇｅよりなる群から選択された少なくとも一種の元素とＳｎ，Ｉｎ，Ｂｉ，Ｓｂ又はＧａよりなる群から選択された少なくとも一種の元素とを含む合金で充填する技術が提案されている。かかる技術では、貫通ビアホールが前記合金により、溶融状態で充填されるため、前記貫通電極は貫通ビアホール内において均一な組成を有し、熱膨張係数の小さな組成を使うことにより、シリコン基板に印加される熱応力を軽減することができる。しかしこのような場合であっても貫通電極を構成する合金の熱膨張係数はシリコン基板の熱膨張係数と同一ではないため、加熱を受けた場合、応力の発生や貫通電極の基板表面からの突出の発生は、生じてしまう。
【０００８】
またこのような貫通電極に上記の組成の合金を使った場合、貫通電極とシリコン基板との間の密着性が劣化したり、電気抵抗が増大したりする問題も発生する。
【０００９】
また特許文献２には、貫通ビアホール内に貫通電極をメッキ法により形成する際に、熱膨張係数の低いフィラー粒子を同時に貫通電極内に充填する技術が提案されている。このような技術は、従来半導体チップと回路基板との間を充填するアンダーフィル樹脂の熱膨張係数をフィラーによる減少させるのと同じ思想に基づくものであるが、このようなフィラー粒子の熱膨張係数もゼロではないため、貫通電極の熱膨張をゼロにすることはできず、応力の発生や基板表面からの貫通電極の突出の発生は、生じてしまう。またかかる技術によれば、貫通電極内に、典型的には無機物よりなるフィラー粒子が含まれるため、電気抵抗が増大し、またシリコン基板に対する密着力が低下してクラックが発生するなどの問題が生じてしまう。
【課題を解決するための手段】
【００１０】
一の側面による接続基板は、上主面と下主面を有する半導体基板と、前記半導体基板中において前記上主面から前記下主面まで貫通する第１の金属元素よりなる貫通電極と、を備え、前記貫通電極中には、前記第１の金属元素と第２の金属元素との金属間化合物よりなる領域が形成されており、前記第１の金属元素および前記第２の金属元素は、前記第１の金属元素と前記第２の金属元素の反応により前記金属間化合物を形成した場合に、前記反応の前に比べて体積減少をもたらすものである。
【００１１】
他の側面による接続基板の製造方法は、上主面と下主面を有する半導体基板中に、前記上主面から前記下主面に向かって延在し内壁面および底面を有する孔を形成する工程と、前記内壁面および底面を覆って第１の金属元素よりなる第１の金属層をメッキする工程と、前記第１の金属層上に、前記第１の金属元素との反応により前記金属間化合物を形成した場合に前記反応の前に比べて体積減少をもたらす第２の金属元素により、第２の金属層をメッキする工程と、前記下主面を研磨して、前記第１の金属層を露出させ、前記孔中に前記上主面から下主面まで延在する貫通電極を形成する工程と、を含み、さらに前記第２の金属層をメッキする工程の後、前記第１の金属元素と前記第２の金属元素を熱処理により反応させ、前記貫通電極中において前記第２の金属層に対応して前記金属間化合物よりなる金属間化合物層を形成する工程を含む。
【００１２】
さらに他の側面による接続基板の製造方法は、上主面と下主面を有する半導体基板中に、前記上主面から前記下主面に向かって延在し内壁面および底面を有する孔を形成する工程と、前記孔中に、第１の金属元素との反応により前記金属間化合物を形成した場合に前記反応の前に比べて体積減少をもたらす第２の金属元素よりなる線状体を導入する工程と、前記線状体を導入する工程の後、前記孔中に前記第１の金属元素よりなる金属層を充填する工程と、前記第２の下主面を研磨して、前記第１の金属層を露出させ、前記半導体基板中に前記上主面から下主面まで延在する貫通電極を形成する工程と、を含み、さらに前記金属層を充填する工程の後、前記第１の金属元素と前記第２の金属元素を熱処理により反応させ、前記貫通電極中において前記第２の金属層に対応して前記金属間化合物よりなる金属間化合物層を形成する工程を含む。
【発明の効果】
【００１３】
本願発明によれば貫通電極中に金属間化合物を形成させることにより、貫通電極中に熱処理の際に引張応力を発生させることが可能となる。このため半導体基板上に半導体チップを実装して半導体装置を製造する際に熱処理が加えられても、半導体基板と貫通電極の熱膨張差に起因して貫通電極が突出したりやクラックが発生したりする問題を回避することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】第１の実施形態による半導体装置の構成を示す断面図である。
【図２】図１の半導体装置で使われるインターポーザにおける貫通電極の構成を示す断面図である。
【図３Ａ】図２の貫通電極の概要を説明する図（その１）である。
【図３Ｂ】図２の貫通電極の概要を説明する図（その２）である。
【図４Ａ】図２のインターポーザの製造方法を説明する工程断面図（その１）である。
【図４Ｂ】図２のインターポーザの製造方法を説明する工程断面図（その２）である。
【図４Ｃ】図２のインターポーザの製造方法を説明する工程断面図（その３）である。
【図４Ｄ】図２のインターポーザの製造方法を説明する工程断面図（その４）である。
【図４Ｅ】図２のインターポーザの製造方法を説明する工程断面図（その５）である。
【図４Ｆ】図２のインターポーザの製造方法を説明する工程断面図（その６）である。
【図４Ｇ】図２のインターポーザの製造方法を説明する工程断面図（その７）である。
【図４Ｈ】図２のインターポーザの製造方法を説明する工程断面図（その８）である。
【図４Ｉ】図２のインターポーザの製造方法を説明する工程断面図（その９）である。
【図５】銅の電解メッキ特性を説明するグラフである。
【図６】第１の実施形態における銅のメッキの進行を示す図である。
【図７】比較例およびその問題点を説明する断面図である。
【図８Ａ】第２の実施形態によるインターポーザの製造方法を説明する工程断面図（その１）である。
【図８Ｂ】第２の実施形態によるインターポーザの製造方法を説明する工程断面図（その２）である。
【図８Ｃ】第２の実施形態によるインターポーザの製造方法を説明する工程断面図（その３）である。
【図８Ｄ】第２の実施形態によるインターポーザの製造方法を説明する工程断面図（その４）である。
【図８Ｅ】第２の実施形態によるインターポーザの製造方法を説明する工程断面図（その５）である。
【図９】第２の実施形態の一変形例によるインターポーザの構成を示す断面図である。
【図１０Ａ】第３の実施形態によるインターポーザの製造方法を説明する工程断面図（その１）である。
【図１０Ｂ】第３の実施形態によるインターポーザの製造方法を説明する工程断面図（その２）である。
【図１０Ｃ】第３の実施形態によるインターポーザの製造方法を説明する工程断面図（その３）である。
【図１０Ｄ】第３の実施形態によるインターポーザの製造方法を説明する工程断面図（その４）である。
【図１０Ｅ】第３の実施形態によるインターポーザの製造方法を説明する工程断面図（その５）である。
【図１１】第３の実施形態の一変形例によるインターポーザの構成を示す断面図である。
【図１２Ａ】第４の実施形態によるインターポーザの製造方法を説明する工程断面図（その１）である。
【図１２Ｂ】第４の実施形態によるインターポーザの製造方法を説明する工程断面図（その２）である。
【図１２Ｃ】第４の実施形態によるインターポーザの製造方法を説明する工程断面図（その３）である。
【図１２Ｄ】第４の実施形態によるインターポーザの製造方法を説明する工程断面図（その４）である。
【図１２Ｅ】第４の実施形態によるインターポーザの製造方法を説明する工程断面図（その５）である。
【図１２Ｆ】第４の実施形態によるインターポーザの製造方法を説明する工程断面図（その６）である。
【発明を実施するための形態】
【００１５】
［第１の実施形態］
図１は、第１の実施形態による３次元実装構造を有する半導体装置１０の構成を示す断面図である。
【００１６】
図１を参照するに半導体装置１０は、内部に配線パタ―ン１１Ｃを有し上主面１１Ａに接続パッド１１ａを、また下主面１１Ｂに接続バッド１１ｂを有するパッケージ基板１１と、シリコン基板１２１よりなり上主面に接続パッド１２ａを有する多層配線構造１２Ａを、また下主面に接続パッド１２ｂを有する配線パタ―ン１２Ｂを担持し、前記配線パタ―ン１２Ｂが前記接続パッド１２ｂおよびはんだバンプ１２ｃを介して前記パッケージ基板１１の接続パッド１１ａに電気的かつ機械的に結合されたインターポーザ１２と、前記インターポーザ１２上にフリップチップ実装された第１の半導体チップ１３と、前記第１の半導体チップ上にさらにフリップチップ実装された第２の半導体チップ１４と、を含み、前記シリコンインターポーザ１２中には、例えば銅よりなる貫通電極１２Ｃが多数、例えば行列状に形成されている。また同様な貫通電極１３Ｃが半導体チップ１３中にも形成されている。
【００１７】
前記半導体チップ１３はその下主面に接続パッド１３ａを有する多層配線構造１３Ａが形成されており、前記接続パッド１３ａが前記シリコンインターポーザ１２の接続パッド１２ａに接続されることにより、前記シリコンインターポーザ１２に対して電気的および機械的に結合されている。さらに前記半導体チップ１４は下主面上に接続パッド１４ａを有する多層配線構造１４Ａを有し、前記接続パッド１４ａが前記半導体チップ１３の貫通電極１３Ｃに接続されることにより、前記半導体チップ１３に電気的および機械的に結合されている。さらに前記パッケージ基板１１の下主面には、前記接続パッド１１ｂに対応してはんだバンプ１１Ｄが形成されている。
【００１８】
さらに前記はんだバンプ１２ｃおよび前記多層配線構造１２Ｂは、前記パッケージ基板１１とシリコンインターポーザ１２の間の空間を充填する封止樹脂１２Ｒにより封止されており、また前記接続パッド１４ａおよび半導体チップ１４の多層配線構造１４Ａ、さらに前記半導体チップ１３の上主面に露出する前記貫通電極１３Ｃは、前記半導体チップ１３と半導体チップ１４の間の空間を充填する封止樹脂１３Ｒにより封止されている。
【００１９】
図２は、図１のシリコンインターポーザ１２における一つの貫通電極１２Ｃを詳細に示す断面図である。
【００２０】
図２を参照するに、前記貫通電極１２Ｃは銅（Ｃｕ）よりなるプラグ１２Ｄ１を主要部とし、前記プラグ１２Ｄ１のうち、多層配線構造１２Ａが形成された前記シリコン基板１２１の上主面に近い部分において前記貫通電極１２Ｃの略中心部に一致して、特にＣｕ３Ｓｎ組成を有する銅とスズ（Ｓｎ）の金属間化合物よりなる領域１２Ｄ２が、前記ビアプラグ１２Ｃの延在方向に延在して形成されている。また前記シリコン基板１２１の上主面上には前記多層配線構造１２Ａが形成され、さらに下主面には配線パタ―ン１２Ｂとそれを覆う絶縁膜１２Ｉが形成され、前記配線パタ―ン１２Ｂには接続パッド１２ｂが形成されている。前記多層配線構造１２Ａは多数の層間絶縁膜１２ｉの積層よりなり、前記層間絶縁膜１２ｉの各々には例えば銅よりなる配線パタ―ン１２ｗが埋設されている。さらに一の層の配線パタ―ン１２ｗは、隣接する層の配線パタ―ン１２ｗに、ビアプラグ１２ｗｃにより電気的に接続されている。
【００２１】
ところで前記Ｃｕ３Ｓｎ組成の金属間化合物は、ＣｕとＳｎが分離して形成されている場合に比べて大きく体積が減少し、このため、このような金属間化合物を銅貫通電極１２Ｃ中に形成することにより、前記銅貫通電極１２Ｃ中に強い引張応力を発生させることができる。
【００２２】
例えば図３Ａに示すような、シリコン基板１２１中に形成された銅ビアプラグ１２Ｄ１中にスズよりなる領域１２Ｄ２’を形成した構造に対し、例えば２００℃以上の温度で熱処理を行って前記領域１２Ｄ２’に組成がＣｕ３Ｃｕの金属間化合物領域１２Ｄ２を形成した場合、銅３部とスズ１部からＣｕ３Ｃｕが形成される際に、銅の密度が８．９ｇ／ｃｍ３，スズの密度が７．３ｇ／ｃｍ３、Ｃｕ３Ｓｎ金属間化合物の密度が１１．３ｇ／ｃｍ３であることから、前記領域１２Ｄ２には図３Ｂにおいて矢印で示すように２５％にも達する体積収縮が生じる。ここで図３Ａおよび図３Ｂは、前記図２において多層配線構造１２Ａの形成前の状態を示しており、図３Ａはさらに図３Ｂの構造の形成前の状態を示していることに注意すべきである。
【００２３】
銅は熱膨張係数が１６．８×１０−６ｍｍ／℃と、シリコンインターポーザ１２を構成するシリコンの熱膨張係数である３×１０−６ｍｍ／℃の値の３倍以上大きく、このためこのように２００℃以上の温度で熱処理を行うと、前記貫通電極１２Ｃをすべて銅で形成した場合には、図７に示すように貫通電極１２Ｃが前記シリコンインターポーザ１２から突出してしまう、あるいはシリコンインターポーザ１２中にクラック１２Ｘを発生させてしまうなどの問題が発生することがある。ただし図７は本実施形態に対する比較対照例を示しており、同じシリコン基板１２１中に銅のみよりなる貫通電極１２０Ｃを形成し、これを２００℃以上の温度に加熱した状態を示す。
【００２４】
一度このように熱膨張を生じると、貫通電極１２０Ｃは塑性変形を生じてしまい、このため温度が室温に戻っても貫通電極１２０Ｃはシリコン基板１２から突出したままとなる。例えばシリコン基板１２１中にこのような貫通電極１２０Ｃを銅により、２０μｍの径および２００μｍの深さで形成した場合、貫通電極の間隔や加熱温度によっては、突出量は、１μｍにも達することがある。このようにシリコン基板１２１の表面から貫通電極１２０Ｃが突出した比較対照例の構造では、例えば前記シリコン基板１２１の表面に多層配線構造１２Ａなどを形成する際に、露光の際に大きな焦点深度を確保する必要から露光の解像度を上げることが出来ず、微細なパターンの形成が困難になる問題が生じる。
【００２５】
これに対し本実施形態では、前記領域１２Ｄ２’に対応して引張り応力源となる組成がＣｕ３Ｓｎの金属間化合物領域１２Ｄ２を形成するため、金属間化合物領域１２Ｄ２の前記銅ビアプラグ１２Ｄ１に対する割合を、前記シリコン基板１２１にかけられる熱処理温度に対して適切に設定しておくことにより、かかる熱処理にともなう貫通電極１２Ｃ全体としての熱膨張を抑制でき、前記シリコン基板１２１中におけるクラック発生の問題や、先に図７で説明した貫通電極１２０Ｃの突出などの問題を回避あるいは抑制することができる。
【００２６】
このような熱処理は、２００℃以上の温度で行うのが好ましく、特に２３２℃以上の温度で熱処理すると前記領域１２Ｄ２’においてスズが溶融し、銅と均一な反応を生じて金属間化合物Ｃｕ３Ｓｎが形成されるので好ましい。例えば前記熱処理を２００℃以上の温度で行う場合、前記銅ビアプラグ１２Ｄ１に対して前記スズの領域１２Ｄ２’の割合を、体積比で０．５％〜５％の範囲、例えば２％に設定しておけば、前記貫通電極１２Ｃの熱膨張を全体として効果的に抑制することができる。
【００２７】
一方前記領域１２Ｄ２’の割合が上記範囲を超えてしまうと、加熱温度によっては、前記領域１２Ｄ２に金属間化合物としてＣｕ３Ｓｎの代わりにＣｕ６Ｓｎ５などが形成されるようになるが、組成がＣｕ６Ｓｎ５の金属間化合物では密度が８．３ｇ／ｃｍ３で銅やスズとほとんど変わらず、密度が１１．３ｇ／ｃｍ３のＣｕ３Ｓｎのような強力な引張応力源としての作用は期待できない。
【００２８】
ただしこのような金属間化合物の形成により収縮して引張応力を発生させることのできる系は、上記のＣｕ−Ｓｎ系に限定されるものではなく、Ｎｉ−Ｓｎ系やＣｕ−Ｓｎ−Ｂｉ系などを使うことも可能である。例えばＮｉ−Ｓｎ系においてＮｉとＳｎが反応して組成がＮｉ3Ｓｎ4の金属間化合物が形成された場合、約８％の体積収縮が発生する。またＣｕとＳｎ−Ｂｉはんだ中のＳｎが反応して組成がＣｕ3Ｓｎの金属間化合物が形成された場合、ＣｕとＳｎの場合と同様、約２５％の体積収縮が発生する。
【００２９】
図４Ａ〜図４Ｉは、本実施形態によるインターポーザ１２の製造工程を説明する断面図である。以下では、単一のビアプラグ１２Ｃの形成のみを説明するが、同様にしてシリコン基板１２１中に多数のビアプラグ１２Ｃを、例えば行列状などのアレイ形状に形成することができる。
【００３０】
図４Ａを参照するに、前記シリコン基板１２１の上主面には開口部Ｒ１Ａを有するレジスト膜Ｒ１が形成され、さらに図４Ｂに示すように前記レジスト膜Ｒ１をマスクに前記シリコン基板１２１をドライエッチングし、前記シリコン基板１２１中に孔１２１Ａを前記レジスト膜Ｒ１が形成されている上主面から対向する下主面に向かって延在するように形成する。
【００３１】
次に図４Ｃに示すように前記レジスト膜Ｒ１を除去し、さらに絶縁のため図４Ｃの構造を熱酸化して前記シリコン基板１２１の表面、さらに前記孔１２１Ａの底面および側壁面にシリコン酸化膜（図示せず）を形成する。
【００３２】
さらに図４Ｄに示すように前記シリコン基板１２１上に前記図示していないシリコン酸化膜を介して銅よりなるメッキシード層１２１ｓを、例えばスパッタ法により形成し、さらに図４Ｅに示すように前記図４Ｄの構造上に銅層１２１Ｃｕを例えば電解メッキ法により前記孔１２１Ａを下面および側壁面から充填するように、また前記孔１２１Ａの略中心部に所望の体積のボイド１２１ｄが形成されるように、前記孔１２１Ａの径にもよるが、例えば前記径１２１Ａが２０μｍである場合、例えば２０μｍの膜厚に、後で説明するように、好ましくは電解メッキ法のいわゆるボトムアップ成長モードで形成する。
【００３３】
前記銅層１２１Ｃｕが形成されると、さらに図４Ｆに示すように前記銅層１２１Ｃｕ上に前記ボイド１２１ｄを充填するようにスズ層１２１Ｓｎを、やはり電解メッキにより形成する。
【００３４】
さらに図４Ｆで得られた構造において図４Ｇに示すように化学機械研磨を行い、前記シリコン基板１２１の上主面を露出させ、さらにこのようにして得られた構造において図４Ｈに示すように前記シリコン基板１２１の下主面に対してバックグラインドを行い、前記下主面において前記銅ビアプラグ１２Ｄ１を露出させる。
【００３５】
さらに図４Ｈで得られた構造に対し、図４Ｉに示すように２００℃以上の温度、好ましくはスズが溶融する２３２℃以上の、例えば３５０℃の温度で、例えば５分〜３０分にわたり熱処理し、前記領域１２Ｄ２に対応して、組成がＣｕ３Ｓｎの金属間化合物層１２１ＣｎＳｎを形成する。これにより、前記シリコン基板１２１中に貫通ビアホール１２Ｃが、前記図１あるいは図２で説明したように形成される。ここで前記銅層１２１Ｃｕが前記銅ビアプラグ１２Ｄ１を構成する。
【００３６】
さらに図示は省略するが、前記シリコン基板１２１の上主面に多層配線構造１２Ａを形成し、また前記下主面に配線パタ―ン１２Ｂおよび絶縁膜１２ｉ、さらに前記電極パッド１２ｂを形成することにより、前記インターポーザ１２が形成される。
【００３７】
以下、実施例について説明する。
【実施例１】
【００３８】
実施例１では前記図４Ｂの工程においてＳＦ６ガスおよびＣ４Ｆ８ガスをエッチングガスとして使い、ドライエッチングを０．１Ｔｏｒｒの圧力および５００Ｗのプラズマパワーの下、２０μｍ／分のエッチング速度で行い、前記シリコン基板１２１中に前記孔１２１Ａを２０μｍの径および２００μｍの深さで形成した。その後、ＣＶＤ法でＳｉＯ２膜を形成した後、めっきシード層をスパッタで形成した。ただし上記ＳｉＯ２膜は図面では省略されている。
【００３９】
さらに図４Ｅの工程において前記銅層１２１Ｃｕを、例えば５０ｇ／Ｌ（リットル）〜７０ｇ／Ｌの濃度のＣｕＳＯ４およびＨ２ＳＯ４を主成分とする銅メッキ液と、濃度が４０ｇ／Ｌ〜７０ｇ／Ｌの硫酸（Ｈ２ＳＯ４）と、濃度が４０ｍｇ／Ｌ〜６０ｍｇ／Ｌの塩素（Ｃｌ）とを含むメッキ液に、さらに４〜８ｍＬ／Ｌの濃度の抑制剤と０．５ｍＬ／Ｌ〜１ｍＬ／Ｌの濃度の促進剤と、５ｍＬ／Ｌ〜１０ｍＬ／Ｌの濃度の平滑化剤を添加したメッキ液を使って、ボトムアップ成長モードの電解メッキにより形成した。なおここで前記抑制剤としては、例えばＰＥＧ（ポリエチレングリコール）を使い、促進剤としては例えばbis(3-sulfopropyl)disulfideやＮａ２（Ｓ（ＣＨ２）３ＳＯ３）２を使った。また図４Ｅの工程では前記銅層１２１Ｃｕの膜厚を、前記図４Ｈの工程において前記領域１２Ｄ２の割合が、体積比で前記銅ビアプラグ１２Ｄ１の約１％となるように制御した。
【００４０】
さらに実施例１では前記図４Ｆの工程において前記スズ層１２１Ｓｎを、例えば濃度が３０ｇ／Ｌ〜５０ｇ／Ｌの硫酸スズメッキ液と濃度が８０ｇ／Ｌ〜１２０ｇ／Ｌの硫酸と、濃度が２５ｇ／Ｌ〜３５ｇ／Ｌのクレゾールクレゾールスルフォン酸と、濃度が４ｍＬ／Ｌ〜８ｍＬ／Ｌのホルムアルデヒドを含むスズメッキ液を使った電解メッキにより形成した。
【００４１】
さらに図４Ｉの工程で前記スズ領域１２Ｄ２’を３５０℃の温度で周囲の銅ビアプラグ１２Ｄ１と５〜３０分間反応させて、これを組成がＣｕ３Ｓｎの金属間化合物に変換した。
【００４２】
なお本実施例１では、図４Ｅの工程において前記銅層１２１Ｃｕの膜厚を、前記図４Ｉの状態において前記金属間化合物領域１２Ｄ２が体積比で銅ビアプラグ１２Ｄ１の約１％となるように調整している。
【００４３】
このようにして得られたシリコンインターポーザ１２ではクラックも発生せず、前記銅ビアプラグ１２Ｄ１のシリコン基板１２１からの突出も発生しなかった。
【比較例１】
【００４４】
比較例１では、前記実施例１と同じ条件で、ただし図４Ｆのスズ膜１２１Ｓｎを形成する工程を省略し、図４Ｅの工程を、前記孔１２１Ａが銅層１２１Ｃｕにより完全に充填されるように実行し、同様なシリコンインターポーザを形成した。この場合、図４Ｉの状態において前記金属間化合物領域１２Ｄ２は形成されず、貫通電極１２Ｃはすべて銅ビアプラグ１２Ｄ１により形成されている。
【００４５】
このような構造に対し、同様に３５０℃の温度で熱処理を行ったところ、前記シリコン基板１２１中にはクラックが発生し、さらに前記貫通電極１２Ｃが前記シリコン基板１２１の上主面および下主面からそれぞれ上方および下方に約０．５μｍ突出することが確認された。
【実施例２】
【００４６】
実施例２では前記図４Ｂの工程においてやはりＳＦ６ガスおよびＣ４Ｆ８ガスをエッチングガスとして使い、ドライエッチングを０．１Ｔｏｒｒの圧力および５００Ｗのプラズマパワーの下、１５μｍ／分のエッチング速度で行い、前記シリコン基板１２１中に前記孔１２１Ａを１０μｍの径および１００μｍの深さで形成した。さらにその後、ＣＶＤ法でＳｉＯ２膜を１００ｎｍの厚さに成した後、めっきシード層をスパッタで形成した。ただし上記ＳｉＯ２膜は、図面では省略されている。
【００４７】
さらに図４Ｅの工程において前記銅層１２１Ｃｕを、例えば５０ｇ／Ｌ（リットル）〜７０ｇ／Ｌの濃度のＣｕＳＯ４およびＨ２ＳＯ４を主成分とする銅メッキ液と、濃度が４０ｇ／Ｌ〜７０ｇ／Ｌの硫酸と、濃度が４０ｍｇ／Ｌ〜６０ｍｇ／Ｌの塩素とを含むメッキ液に、さらに４〜８ｍＬ／Ｌの濃度の抑制剤と０．５ｍＬ／Ｌ〜１ｍＬ／Ｌの濃度の促進剤と、５ｍＬ／Ｌ〜１０ｍＬ／Ｌの濃度の平滑化剤を添加したメッキ液を使って、ボトムアップ成長モードの電解メッキを約２５分間行うことにより形成した。なおここで前記抑制剤としては、例えばＰＥＧ（ポリエチレングリコール）を使い、促進剤としては例えばbis(3-sulfopropyl)disulfideやＮａ２（Ｓ（ＣＨ２）３ＳＯ３）２を使った。また図４Ｅの工程では前記銅層１２１Ｃｕの膜厚を、前記図４Ｈの工程において前記領域１２Ｄ２の割合が、体積比で前記銅ビアプラグ１２Ｄ１の約１％となるように制御した。
【００４８】
さらに実施例１では前記図４Ｆの工程において前記スズ層１２１Ｓｎを、例えば濃度が３０ｇ／Ｌ〜５０ｇ／Ｌの硫酸スズメッキ液と濃度が８０ｇ／Ｌ〜１２０ｇ／Ｌの硫酸と、濃度が２５ｇ／Ｌ〜３５ｇ／Ｌのクレゾールクレゾールスルフォン酸と、濃度が４ｍＬ／Ｌ〜８ｍＬ／Ｌのホルムアルデヒドを含むスズメッキ液を使った電解メッキを約５分間行うことにより形成した。
【００４９】
さらに図４Ｉの工程で前記スズ領域１２Ｄ２’を３５０℃の温度で周囲の銅ビアプラグ１２Ｄ１と５〜３０分間反応させて、これを組成がＣｕ３Ｓｎの金属間化合物に変換した。
【００５０】
なお本実施例１では、図４Ｅの工程において前記銅層１２１Ｃｕの膜厚を、前記図４Ｉの状態において前記金属間化合物領域１２Ｄ２が体積比で銅ビアプラグ１２Ｄ１の約１％となるように調整している。
【００５１】
このようにして得られたシリコンインターポーザ１２ではクラックも発生せず、また前記銅ビアプラグ１２Ｄ１のシリコン基板１２１からの突出も発生しなかった。
【比較例２】
【００５２】
比較例１では、前記実施例１と同じ条件で、ただし図４Ｆのスズ膜１２１Ｓｎを形成する工程を省略し、図４Ｅの工程を、前記孔１２１Ａが銅層１２１Ｃｕにより完全に充填されるように実行し、同様なシリコンインターポーザを形成した。この場合、図４Ｉの状態において前記金属間化合物領域１２Ｄ２は形成されず、貫通電極１２Ｃはすべて銅ビアプラグ１２Ｄ１により形成されている。
【００５３】
このような構造に対し、同様に３５０℃の温度で熱処理を行ったところ、前記シリコン基板１２１中にはクラックが発生し、さらに前記貫通電極１２Ｃが前記シリコン基板１２１の上主面および下主面からそれぞれ上方および下方に約０．２μｍ突出することが確認された。
【００５４】
以下では、図５および図６を参照しながら、前記図４Ｅの工程においてボイド１２１ｄの体積、従って図４Ｉの状態における前記金属間化合物領域１２Ｄ２の銅ビアプラグ１２Ｄ１に対する体積比を最適化する方法を説明する。
【００５５】
図５は、前記図４Ｅの工程において、先の実施例１で説明したボトムアップ成長モードで銅層１２１Ｃｕを形成した場合における前記銅層１２１Ｃｕの底の、前記孔１２１Ａの底から測った高さとメッキ時間の関係を示すグラフ、また図６は、図５の各点に対応した、前記孔１２１Ａ中における前記銅層１２１Ｃｕの断面形状とメッキ時間の関係を示す断面図である。
【００５６】
図５のグラフを参照するに、前記銅層１２１Ｃｕを前記孔１２１Ａ中において電解メッキのボトムアップ成長モードで形成した場合、メッキ時間とともに図６において「ｈ」で示した銅層１２１Ｃｕの底面からの高さは増大するが、ボトムアップ充填モードでは図６に示すように前記孔１２１Ａ中における前記銅層１２１Ｃｕの成長とともに前記ボイド１２１ｄが略平行に後退し、その体積がメッキ時間とともに徐々に減少するのがわかる。
【００５７】
そこで本実施形態では、前記銅層１２１Ｃｕを形成する際の電解メッキ時間を制御することにより、前記図４Ｉの状態における前記ボイド１２１ｄの銅ビアプラグ２１Ｄ１に対する体積比、従って前記金属間化合物領域２１Ｄ２の銅ビアプラグ２１Ｄ１に対する体積比を制御する。このような体積比の最適値は、前記孔１２１Ａの径により様々に変化し、一概に述べることはできないが、図４Ｉの状態において前記金属間化合物領域２１Ｄ２が前記銅ビアプラグ１２Ｄ１の表面から突出しないように設定されるものであり、必ずしも先に実施例１および実施例２で述べた１％の値に限定されるものではない。
【００５８】
なお本実施形態において前記図４Ｉの工程で実施される熱処理の温度を、例えば図１の半導体装置１０の組み立て時あるいは試験時、さらには使用時になされる熱処理の最高温度以上に設定しておけば、シリコンインターポーザ１２が製造された後で、これらの熱処理がその後により低い温度でなされても、前記貫通電極１２Ｃがシリコン基板１２１から突出することはない。
【００５９】
なお以上の実施形態では、シリコンインターポーザ１２中への貫通電極１２Ｃの形成を説明したが、同様にして図１の三次元実装半導体装置１０において、半導体チップ１３中に貫通電極１３Ｃを形成することが可能である。また本実施形態において半導体チップ１３はシリコンチップに限定されるものではなく、ＳＯＩチップや化合物半導体チップなど、シリコン以外の半導体よりなる半導体チップであってもよい。さらに本実施形態のシリコンインターポーザ１２において、シリコン以外の半導体を使うことも可能である。
【００６０】
［第２の実施形態］
次に第２の実施形態によるシリコンインターポーザ１２Ｉの製造方法を、図８Ａ〜図８Ｅを参照しながら説明する。ただし先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。本実施形態のインターポーザ１２Ｉは、例えば図１の半導体装置１０において、前記インターポーザ１２の代わりに使うことができる。
【００６１】
図８Ａを参照するに、シリコン基板１２１中に形成された孔１２１Ａには、前記図４Ｅの工程に対応して銅層１２１Ｃｕが、より薄く、例えば５μｍ〜１０μｍの膜厚で同様に電解メッキ法により形成され、さらに図８Ｂの工程において前記銅層１２１Ｃｕ上にスズ層１２１Ｓｎが、例えば１μｍ〜２μｍの膜厚で同様に電解メッキ法により形成される。本実施形態では、図８Ｂの段階で前記スズ層１２１Ｓｎが前記銅層１２１Ｃｕのボイド１２１ｄを完全には充填しておらず、このため前記スズ層１２１Ｓｎを形成した後も、図８Ｂに示すようにボイド１２１ｄが残っている。
【００６２】
そこで本実施形態では図８Ｃに示すようにさらにもう一度銅層１２２Ｃｕを電解メッキ法により、前記図８Ｂの構造上に形成し、前記ボイド１２１ｄを充填する。ここで図８Ｃは、このようにして形成された銅層１２１Ｃｕおよび１２２Ｃｕ、スズ層１２１Ｓｎを、前記シリコン基板１２１の上主面から化学機械研磨により除去した状態を示している。
【００６３】
さらに図８Ｄに示すようにバックグラインドにより前記シリコン基板１２１の下面を研削して前記銅層１２１Ｃｕの下端部を露出し前記銅ビアプラグ１２Ｄ１を形成する。さらに図８Ｄの構造を例えば３５０℃の温度で熱処理することにより、図８Ｅに示すように前記スズ層１２１ＳｎをＣｕ３Ｓｎ金属間化合物１２１ＣｕＳｎに変換する。これにより、前記シリコン基板１２１中には引張応力を蓄積した領域１２Ｄ２を含む貫通電極１２Ｃが形成される。その際、前記図８Ａおよび図８Ｂの段階で前記スズ層１２１Ｓｎの銅層１２１Ｃｕおよび１２２Ｃｕに対する比率を、例えば前記孔１２１Ａの内径が１０μｍである場合に、図８Ｅの最終構造において体積比で０．５％〜３％になるように設定しておくことにより、前記図８Ｅの状態における貫通電極１２Ｃのシリコン基板１２１の上主面および下主面からの突出を最小ないしゼロとすることができる。
【００６４】
なお図８Ｄのバックグラインドは、前記図８Ｅの熱処理工程の後で行ってもよい。
【００６５】
図９は、本実施形態の一変形例によるインターポーザ１２の構成を示す断面図である。
【００６６】
図９を参照するに、本変形例ではインターポーザ１２は図８Ｅのインターポーザと同様な構成を有しているが、前記図８Ｅにおけるバックグラインディングを、前記銅層１２２Ｃｕが露出するまで行っている点で相違する。図９の構成では、前記Ｃｕ３Ｓｎ金属間化合物層１２１ＣｕＳｎは中心の銅層１２２Ｃｕをスリーブ状に囲み、さらに銅層１２１Ｃｕが前記Ｃｕ３Ｓｎ金属間化合物層１２１ＣｕＳｎをスリーブ状に囲む。
【００６７】
図９の変形例では、前記Ｃｕ３Ｓｎ金属間化合物層１２１ＣｕＳｎを形成した後で孔１２１Ａの底部におけるＣｕ３Ｓｎ金属間化合物層１２１ＣｕＳｎをグラインド除去しているため、Ｃｕ３Ｓｎ金属間化合物層１２１ＣｕＳｎの形成に伴い前記銅層１２２Ｃｕあるいは銅層１２１Ｃｕに印加される引張応力は、図８Ｅのものと実質的に変わらない。
【００６８】
図９においては前記銅層１２１Ｃｕおよび１２２Ｃｕが先の実施形態の銅ビアプラグ１２Ｄ１に対応し、前記金属間化合物層１２１ＣｕＳｎが引張応力を有する前記領域１２Ｄ２に対応する。
【００６９】
［第３の実施形態］
次に第３の実施形態によるシリコンインターポーザ１２Ｋの製造方法を、図１０Ａ〜図１０Ｅを参照しながら説明する。ただし先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。本実施形態は、先の第２の実施形態の一変形例とみなすこともできる。
【００７０】
図１０Ａを参照するに本実施形態でも先の図９Ａと同様にシリコン基板１２１中に形成された孔１２１Ａの底面および側壁面を覆って銅層１２１Ｃｕが電解メッキ法により形成される。
【００７１】
次に図１０Ｂに示すように本実施形態では前記銅層１２１Ｃｕの主として底面を覆って、スズ層１２１Ｓｎが、やはり電解メッキ法により形成される。図１０Ｂにおいて前記スズ層１２１Ｓｎが前記銅層１２１Ｃｕの側壁面を多少でも覆ってもよい。この場合には本実施形態は先の第２の実施形態と実質的に同じになる。
【００７２】
さらに図１０Ｃに示すように前記スズ層１２１Ｓｎ上に次の銅層１２２Ｃｕを電解メッキ法により堆積し、前記孔１２１Ａを充填する。なお図１０Ｃも、前記シリコン基板１２１の上主面を化学機械研磨により研磨し、前記銅層１２１Ｃｕおよび１２２Ｃｕを除去した状態を示す。
【００７３】
さらに図１０Ｄに示すように前記シリコン基板１２１の下主面を、前記銅層１２１Ｃｕが露出するまでバックグラインドし、図１０Ｅに示すように前記シリコン基板１２１に対し例えば３５０℃の温度で熱処理を行い、前記スズ層１２１ＳｎをＣｕ３Ｓｎ金属間化合物層１２１ＣｕＳｎに変換する。これにより、前記シリコン基板１２１中には引張応力を蓄積した貫通電極１２Ｃが形成される。その際、前記スズ層１２１Ｓｎの銅層１２１Ｃｕおよび１２２Ｃｕに対する比率を最適に、例えば前記孔１２１Ａの内径が１０μｍである場合に体積比で０．５％〜３％に設定しておくことにより、前記図１０Ｅの状態における貫通電極１２Ｃのシリコン基板１２１の上主面および下主面からの突出を最小化、ないしゼロとすることができる。
【００７４】
なお図１０Ｄのバックグラインドは、前記図１０Ｅの熱処理工程の後で行ってもよい。なお本実施形態においても、前記銅層１２１Ｃｕおよび１２２Ｃｕが図２あるいは図３Ｂの銅ビアプラグ１２Ｄ１に対応し、前記金属間化合物領域１２１ＣｕＳｎが領域１２Ｄ２に対応している。
【００７５】
図１１は、本実施形態の一変形例によるインターポーザ１２Ｌの構成を示す断面図である。
【００７６】
図１１を参照するに、本変形例ではインターポーザ１２Ｌは図１０Ｅのインターポーザと同様な構成を有しているが、前記図１０Ｅにおけるバックグラインディングを、前記Ｃｕ３Ｓｎ金属間化合物層１２１ＣｕＳｎが露出するまで行っている点で相違する。図１１の構成では、前記銅層１２１Ｃｕが前記Ｃｕ３Ｓｎ金属間化合物層１２１ＣｕＳｎをスリーブ状に囲む。
【００７７】
図１１の変形例では、前記Ｃｕ３Ｓｎ金属間化合物層１２１ＣｕＳｎを形成した後で孔１２１Ａの底部をグラインドしているが、引張応力源として作用しているＣｕ３Ｓｎ金属間化合物層１２１ＣｕＳｎは残しているため、Ｃｕ３Ｓｎ金属間化合物層１２１ＣｕＳｎの形成に伴い前記銅層１２２Ｃｕあるいは銅層１２１Ｃｕに印加される引張応力は、図１０Ｅのものと実質的に変わらない。
【００７８】
［第４の実施形態］
次に第４の実施形態によるシリコンインターポーザ１２Ｍの製造方法を、図１２Ａ〜図１２Ｆを参照しながら説明する。ただし先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００７９】
図１２Ａを参照するに、本実施形態ではシリコン基板１２１中に前記孔１２１Ａを形成した後、図１２Ｂに示すようにスズのホイスカ１２１ＳＷを前記孔１２１Ａ中に投入する。
さらに図１２Ｃに示すようにこの状態で前記孔１２１Ａを充填して銅層１２１Ｃｕが電解メッキ法により形成される。なお図示はしていないが、図１２Ａの段階で前記孔１２１Ａの底面および内壁面には銅シード層が、例えばスパッタ法により形成されている。
【００８０】
さらに図１２Ｄに示すように前記シリコン基板１２１の上主面において余計な銅層１２１Ｃｕを化学機械研磨により除去し、図１２Ｅに示すように例えば３５０℃での熱処理により、前記スズホイスカ１２１ＳＷを周囲の銅と反応させ、組成がＣｕ３Ｓｎの金属間化合物領域１２１ＣｕＳｎを形成する。
【００８１】
さらに図１２Ｆに示すように前記シリコン基板１２１の下主面を、前記銅層１２１Ｃｕが露出するまでバックグラインドすることにより、前記シリコン基板１２１中に形成されたＣｕ貫通電極１２Ｃを含み、前記Ｃｕ貫通電極１２Ｃ中に前記金属間化合物領域１２１ＣｕＳｎよりなる引張り応力源を含んだシリコンインターポーザ１２Ｍが得られる。
【００８２】
本実施形態においても前記銅層１２１Ｃｕが銅ビアプラグ１２Ｄ１に対応し、金属間化合物領域１２１ＣｕＳｎが前記引張応力源となる領域１２Ｄ２に対応する。
【００８３】
以上の各実施形態において、先にも説明したように前記金属間化合物領域１２１ＣｕＳｎは銅とスズの金属間化合物に限定されず、反応により体積が収縮するものであれば、ニッケルとスズ、あるいは銅とスズおよびビスマスの合金ないし金属化合物など、他の材料系を使うことも可能である。
【００８４】
さらに先の各実施形態でも説明したように、同様な引張応力を有する貫通電極の構成は、図１の三次元実装半導体装置１０中の半導体チップ１３中の貫通電極１３Ｃや、その他の半導体基板中に形成される貫通ビアプラグに対して適用可能である。
【００８５】
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
（付記１）
上主面と下主面を有する半導体基板と、
前記半導体基板中において前記上主面から前記下主面まで貫通する第１の金属元素よりなる貫通電極と、
を備え、
前記貫通電極中には、前記第１の金属元素と第２の金属元素との金属間化合物よりなる領域が形成されており、
前記第１の金属元素および前記第２の金属元素は、前記第１の金属元素と前記第２の金属元素の反応により前記金属間化合物を形成した場合に、前記反応の前に比べて体積減少をもたらすものであることを特徴とする接続基板。
（付記２）
前記第１の金属元素は銅またはニッケルであり、前記第２の金属元素はスズであることを特徴とする付記１記載の接続基板。
（付記３）
前記金属間化合物はＣｕ３Ｓｎの組成を有することを特徴とする付記１記載の接続基板
（付記４）
前記第１の金属元素は銅であり、前記第２の金属元素はスズ-ビスマス合金であることを特徴とする付記１記載の接続基板。
（付記５）
前記金属間化合物は前記貫通電極中を、前記貫通電極に沿って延在していることを特徴とする付記１〜４のうち、いずれか一項記載の接続基板。
（付記６）
前記金属間化合物は前記貫通電極中を、前記貫通電極に沿ってスリーブ状に延在していることを特徴とする付記１〜５のうち、いずれか一項記載の接続基板。
（付記７）
前記金属間化合物は前記貫通電極中を横切って形成されることを特徴とする付記１〜４のうち、いずれか一項記載の接続基板。
（付記８）
前記金属間化合物は前記貫通電極中において、前記貫通電極の延在方向に対して斜めに延在することを特徴とする付記１〜４のうち、いずれか一項記載の接続基板。
（付記９）
請求項１〜８のいずれか一項記載の接続基板と、
前記接続基板の前記上主面または下主面に実装した半導体チップと、
を含むことを特徴とする半導体装置。
（付記１０）
上主面と下主面を有する半導体基板中に、前記上主面から前記下主面に向かって延在し内壁面および底面を有する孔を形成する工程と、
前記内壁面および底面を覆って第１の金属元素よりなる第１の金属層をメッキする工程と、
前記第１の金属層上に、前記第１の金属元素との反応により前記金属間化合物を形成した場合に前記反応の前に比べて体積減少をもたらす第２の金属元素により、第２の金属層をメッキする工程と、
前記下主面を研磨して、前記第１の金属層を露出させ、前記孔中に前記上主面から下主面まで延在する貫通電極を形成する工程と、
を含み、
さらに前記第２の金属層をメッキする工程の後、前記第１の金属元素と前記第２の金属元素を熱処理により反応させ、前記貫通電極中において前記第２の金属層に対応して前記金属間化合物よりなる金属間化合物層を形成する工程を含むことを特徴とする接続基板の製造方法。
（付記１１）
前記第１の金属元素は銅であり前記第２の金属元素はスズであり、前記金属間化合物はＣｕ３Ｓｎの組成を有することを付記１０記載の接続基板の製造方法。
（付記１２）
前記第１の金属層は前記孔中において中空部を囲んだスリーブ形状に形成され、前記第２の金属層は前記中空部を充填するように形成されることを特徴とする付記１０または１１記載の接続基板の製造方法。
（付記１３）
前記第２の金属層をメッキする工程の後で前記下主面を研磨する工程の前に、さらに前記第１の金属元素よりなる第３の金属層をメッキする工程を含むことを特徴とする付記１０または１１記載の接続基板の製造方法。
（付記１４）
前記第１の金属層は前記孔中において第１の中空部を囲んだ第１のスリーブ形状に形成され、前記第２の金属層は前記第１の中空部において前記第１の金属層上に、第２の中空部を囲んだ第２のスリーブ形状に形成され、前記第３の金属層は前記第２の中空部を充填することを特徴とすることを特徴とする付記１２記載の接続基板の製造方法。
（付記１５）
前記第１の金属層は前記孔のうち、底部を含む第１の部分を充填し、前記第２の金属層は前記孔中において前記第１の金属層上に形成され、前記第３の金属層は前記孔中において前記第２の金属層上に、前記孔のうちの残りの部分を充填して形成されることを特徴とする付記１２記載の接続基板の製造方法。
（付記１６）
上主面と下主面を有する半導体基板中に、前記上主面から前記下主面に向かって延在し内壁面および底面を有する孔を形成する工程と、
前記孔中に、第１の金属元素との反応により前記金属間化合物を形成した場合に前記反応の前に比べて体積減少をもたらす第２の金属元素よりなる線状体を導入する工程と、
前記線状体を導入する工程の後、前記孔中に前記第１の金属元素よりなる金属層を充填する工程と、
前記第２の下主面を研磨して、前記第１の金属層を露出させ、前記半導体基板中に前記上主面から下主面まで延在する貫通電極を形成する工程と、
を含み、
さらに前記金属層を充填する工程の後、前記第１の金属元素と前記第２の金属元素を熱処理により反応させ、前記貫通電極中において前記第２の金属層に対応して前記金属間化合物よりなる金属間化合物層を形成する工程を含むことを特徴とする接続基板の製造方法。
（付記１７）
前記線状体は前記第２の金属元素のホイスカであることを特徴とする付記１６記載の接続基板の製造方法。
（付記１８）
前記熱処理は、２００℃以上３５０℃以下の温度で実行されることを特徴とする付記１０〜１７のうち、いずれか一項記載の接続基板の製造方法。
【符号の説明】
【００８６】
１０ 半導体装置
１１ パッケージ基板
１１Ａ 上主面
１１Ｂ 下主面
１１Ｃ，１２Ｂ 配線パタ―ン
１１Ｄ，１２ｃ はんだバンプ
１１ａ，１１ｂ，１２ａ，１２ｂ，１３ａ，１４ａ 接続パッド
１２ シリコンインターポーザ
１２Ａ，１３Ａ 多層配線構造
１２Ｃ，１３Ｃ 貫通電極
１２Ｄ１ 銅ビアプラグ
１２Ｄ２ 引張応力源領域
１２Ｄ２’ スズ領域
１２Ｉ 絶縁膜
１２Ｒ，１３Ｒ 封止樹脂
１２ｉ 層間絶縁膜
１２ｗ 配線パタ―ン
１２ｗｃ ビアプラグ
１３，１４ 半導体チップ
１２０Ｃ 銅貫通電極
１２１ シリコン基板
１２１Ａ 孔
１２１Ｃｕ 銅層
１２１Ｓｎ スズ層
１２１ｄ ボイド
１２１ｓ 銅シード層
【特許請求の範囲】
【請求項１】
上主面と下主面を有する半導体基板と、
前記半導体基板中において前記上主面から前記下主面まで貫通する第１の金属元素よりなる貫通電極と、
を備え、
前記貫通電極中には、前記第１の金属元素と第２の金属元素との金属間化合物よりなる領域が形成されており、
前記第１の金属元素および前記第２の金属元素は、前記第１の金属元素と前記第２の金属元素の反応により前記金属間化合物を形成した場合に、前記反応の前に比べて体積減少をもたらすものであることを特徴とする接続基板。
【請求項２】
前記第１の金属元素は銅またはニッケルであり、前記第２の金属元素はスズであることを特徴とする請求項１記載の接続基板。
【請求項３】
前記金属間化合物はＣｕ３Ｓｎの組成を有することを特徴とする請求項１記載の接続基板
【請求項４】
前記第１の金属元素は銅であり、前記第２の金属元素はスズ-ビスマス合金であることを特徴とする請求項１記載の接続基板。
【請求項５】
請求項１〜４のいずれか一項記載の接続基板と、
前記接続基板の前記上主面または下主面に実装した半導体チップと、
を含むことを特徴とする半導体装置。
【請求項６】
上主面と下主面を有する半導体基板中に、前記上主面から前記下主面に向かって延在し内壁面および底面を有する孔を形成する工程と、
前記内壁面および底面を覆って第１の金属元素よりなる第１の金属層をメッキする工程と、
前記第１の金属層上に、前記第１の金属元素との反応により前記金属間化合物を形成した場合に前記反応の前に比べて体積減少をもたらす第２の金属元素により、第２の金属層をメッキする工程と、
前記下主面を研磨して、前記第１の金属層を露出させ、前記孔中に前記上主面から下主面まで延在する貫通電極を形成する工程と、
を含み、
さらに前記第２の金属層をメッキする工程の後、前記第１の金属元素と前記第２の金属元素を熱処理により反応させ、前記貫通電極中において前記第２の金属層に対応して前記金属間化合物よりなる金属間化合物層を形成する工程を含むことを特徴とする接続基板の製造方法。
【請求項７】
上主面と下主面を有する半導体基板中に、前記上主面から前記下主面に向かって延在し内壁面および底面を有する孔を形成する工程と、
前記孔中に、第１の金属元素との反応により前記金属間化合物を形成した場合に前記反応の前に比べて体積減少をもたらす第２の金属元素よりなる線状体を導入する工程と、
前記線状体を導入する工程の後、前記孔中に前記第１の金属元素よりなる金属層を充填する工程と、
前記第２の下主面を研磨して、前記第１の金属層を露出させ、前記半導体基板中に前記上主面から下主面まで延在する貫通電極を形成する工程と、
を含み、
さらに前記金属層を充填する工程の後、前記第１の金属元素と前記第２の金属元素を熱処理により反応させ、前記貫通電極中において前記第２の金属層に対応して前記金属間化合物よりなる金属間化合物層を形成する工程を含むことを特徴とする接続基板の製造方法。
【請求項１】
上主面と下主面を有する半導体基板と、
前記半導体基板中において前記上主面から前記下主面まで貫通する第１の金属元素よりなる貫通電極と、
を備え、
前記貫通電極中には、前記第１の金属元素と第２の金属元素との金属間化合物よりなる領域が形成されており、
前記第１の金属元素および前記第２の金属元素は、前記第１の金属元素と前記第２の金属元素の反応により前記金属間化合物を形成した場合に、前記反応の前に比べて体積減少をもたらすものであることを特徴とする接続基板。
【請求項２】
前記第１の金属元素は銅またはニッケルであり、前記第２の金属元素はスズであることを特徴とする請求項１記載の接続基板。
【請求項３】
前記金属間化合物はＣｕ３Ｓｎの組成を有することを特徴とする請求項１記載の接続基板
【請求項４】
前記第１の金属元素は銅であり、前記第２の金属元素はスズ-ビスマス合金であることを特徴とする請求項１記載の接続基板。
【請求項５】
請求項１〜４のいずれか一項記載の接続基板と、
前記接続基板の前記上主面または下主面に実装した半導体チップと、
を含むことを特徴とする半導体装置。
【請求項６】
上主面と下主面を有する半導体基板中に、前記上主面から前記下主面に向かって延在し内壁面および底面を有する孔を形成する工程と、
前記内壁面および底面を覆って第１の金属元素よりなる第１の金属層をメッキする工程と、
前記第１の金属層上に、前記第１の金属元素との反応により前記金属間化合物を形成した場合に前記反応の前に比べて体積減少をもたらす第２の金属元素により、第２の金属層をメッキする工程と、
前記下主面を研磨して、前記第１の金属層を露出させ、前記孔中に前記上主面から下主面まで延在する貫通電極を形成する工程と、
を含み、
さらに前記第２の金属層をメッキする工程の後、前記第１の金属元素と前記第２の金属元素を熱処理により反応させ、前記貫通電極中において前記第２の金属層に対応して前記金属間化合物よりなる金属間化合物層を形成する工程を含むことを特徴とする接続基板の製造方法。
【請求項７】
上主面と下主面を有する半導体基板中に、前記上主面から前記下主面に向かって延在し内壁面および底面を有する孔を形成する工程と、
前記孔中に、第１の金属元素との反応により前記金属間化合物を形成した場合に前記反応の前に比べて体積減少をもたらす第２の金属元素よりなる線状体を導入する工程と、
前記線状体を導入する工程の後、前記孔中に前記第１の金属元素よりなる金属層を充填する工程と、
前記第２の下主面を研磨して、前記第１の金属層を露出させ、前記半導体基板中に前記上主面から下主面まで延在する貫通電極を形成する工程と、
を含み、
さらに前記金属層を充填する工程の後、前記第１の金属元素と前記第２の金属元素を熱処理により反応させ、前記貫通電極中において前記第２の金属層に対応して前記金属間化合物よりなる金属間化合物層を形成する工程を含むことを特徴とする接続基板の製造方法。
【図１】
【図２】
【図３Ａ】
【図３Ｂ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図４Ｆ】
【図４Ｇ】
【図４Ｈ】
【図４Ｉ】
【図５】
【図６】
【図７】
【図８Ａ】
【図８Ｂ】
【図８Ｃ】
【図８Ｄ】
【図８Ｅ】
【図９】
【図１０Ａ】
【図１０Ｂ】
【図１０Ｃ】
【図１０Ｄ】
【図１０Ｅ】
【図１１】
【図１２Ａ】
【図１２Ｂ】
【図１２Ｃ】
【図１２Ｄ】
【図１２Ｅ】
【図１２Ｆ】
【図２】
【図３Ａ】
【図３Ｂ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図４Ｆ】
【図４Ｇ】
【図４Ｈ】
【図４Ｉ】
【図５】
【図６】
【図７】
【図８Ａ】
【図８Ｂ】
【図８Ｃ】
【図８Ｄ】
【図８Ｅ】
【図９】
【図１０Ａ】
【図１０Ｂ】
【図１０Ｃ】
【図１０Ｄ】
【図１０Ｅ】
【図１１】
【図１２Ａ】
【図１２Ｂ】
【図１２Ｃ】
【図１２Ｄ】
【図１２Ｅ】
【図１２Ｆ】
【公開番号】特開２０１３−９３４９９（Ｐ２０１３−９３４９９Ａ）
【公開日】平成２５年５月１６日（２０１３．５．１６）
【国際特許分類】
【出願番号】特願２０１１−２３５７７７（Ｐ２０１１−２３５７７７）
【出願日】平成２３年１０月２７日（２０１１．１０．２７）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【公開日】平成２５年５月１６日（２０１３．５．１６）
【国際特許分類】
【出願日】平成２３年１０月２７日（２０１１．１０．２７）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
[ Back to top ]