改良されたサーボデータ動作のためのシステム及び方法
本発明の様々な実施形態は、記憶媒体に関連してヘッドの位置誤差を効率的に決定するためのシステム、方法、及び媒体フォーマットを提供する。ある場合では、一連のデータを有する記憶媒体を含むシステムが開示される。一連のデータは第１の定義マーカ、及び第１の定義マーカから離れて配置される第２の定義マーカ、並びに位置決めデータを含む。このシステムは、第１の定義マーカを検出して第１の定義マーカの場所を確立するように動作可能である第１の検出回路、及び第２の定義マーカを検出して第２の定義マーカの場所を確立するように動作可能である第２の検出回路をさらに含む。このシステムは誤差計算回路及び補間回路をさらに含む。誤差計算回路は第１の定義マーカの場所及び第２の定義マーカの場所に少なくとも部分的に基づいて補間オフセットを計算するように動作可能である。補間回路は位置決めデータを補間して補間された位置決めデータを提供するように動作可能である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は記憶媒体に関し、より詳細には記憶媒体に関連して読取り／書込みヘッドアセンブリを整合させるためのシステム及び方法に関する。
【背景技術】
【０００２】
一般的な記憶媒体はデータが格納され得るいくつかの記憶場所を含む。データは、読取り／書込みヘッドアセンブリを記憶媒体の上の選択された場所に位置決めすることによって、及び続いて対応する磁束パターンが記憶媒体内に誘導されるようにヘッドアセンブリを通じて変調された電流を通すことによって、ユーザデータのために指定された領域内の媒体に書き込まれる。格納されたデータを取り出すために、ヘッドアセンブリは所望の情報を含むトラックの上に位置決めされて、所望のデータの上まで進められる。以前格納された磁束パターンはヘッドアセンブリ内の電流を誘導するように動作して、次いで誘導された電流はもともと記録されたデータを表す電気信号に変換され得る。
【０００３】
記憶媒体上の記憶場所は一般的に、トラックとして知られる同心円に沿ってシリアルパターンとして配列される。図１は点線で示される２つの例示的トラック１５０、１５５を備える記憶媒体１００を示している。トラックはウェッジ１６０、１６５内に書き込まれたサーボデータによって区分されている。サーボデータは、記憶媒体１００上の所望の記憶場所の上の読取り／書込みヘッドアセンブリの制御及び同期のために使用されるデータ及びサポーティングビットパターンを含む。特に、サーボデータは従来プリアンブルパターンを含み、その後に単一のセクタアドレスマーク（ＳＡＭ）を含む。ＳＡＭの後にＧｒａｙコードがあり、Ｇｒａｙコードの後にバースト情報がある。２つのトラック及び２つのウェッジが示されているが、一般的に所与の記憶媒体に数百のトラック及びウェッジが含まれる点に留意されたい。さらに、セクタは位置誤差を決定するために選択された手法に応じて２つ以上のバーストフィールドを備えうる点に留意されたい。
【０００４】
従来のサーボデータは、記憶媒体に書き込まれたデータにサンプリングを同期する目的でタイミング及び利得ループを調整するためにプリアンブルフィールドを利用する。タイミングループ及び利得ループが安定した後、記憶媒体上の場所を決定して位置誤差信号を生成するためにＳＡＭ、Ｇｒａｙコード、及びバースト情報が処理される。プリアンブルからのタイミング及び利得の正確な決定はサーボデータの適切な処理にとって重要である。例えばタイミングが正確でない場合、それに応じてどのような位置誤差信号も不正確になってしまう。この不正確さは記憶媒体に関連する読取り／書込みヘッドアセンブリの不適切な位置決めのためにビット誤差率の増加を引き起こすことがある。タイミング及び利得ループの正確度を向上させるために、より長いプリアンブルが選ばれ得る。しかし、プリアンブルの長さを増やすことは、記憶媒体上の記録密度においてそれに対応する減少を引き起こす。
【０００５】
従って、少なくとも上述の理由で、当技術分野に位置誤差決定の正確度を向上させるための高度なシステム及び方法が必要である。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は記憶媒体に関し、より詳細には記憶媒体に関連して読取り／書込みヘッドアセンブリを整合させるためのシステム及び方法に関する。
【課題を解決するための手段】
【０００７】
本発明の様々な実施形態は、記憶媒体に関連してヘッドの位置誤差を効率的に決定するためのシステムを提供する。このようなシステムは一連のデータを有する記憶媒体を含む。一連のデータは第１の定義マーカ、及び第１の定義マーカから離れて配置される第２の定義マーカ、並びに位置決めデータを含む。このシステムは、第１の定義マーカを検出して第１の定義マーカの場所を確立するように動作可能である第１の検出回路、及び第２の定義マーカを検出して第２の定義マーカの場所を確立するように動作可能である第２の検出回路をさらに含む。このシステムは誤差計算回路及び補間回路をさらに含む。誤差計算回路は第１の定義マーカの場所及び第２の定義マーカの場所に少なくとも部分的に基づいて補間オフセットを計算するように動作可能である。補間回路は位置決めデータを補間して補間された位置決めデータを提供するように動作可能である。場合によっては、システムは補間された位置決めデータに少なくとも部分的に基づいて位置誤差信号を生成するバースト復調回路をさらに含むこともある。上述の実施形態の１つ以上の例では第１の検出回路及び第２の検出回路は同一である。上述の実施形態の他の例では第１の検出回路及び第２の検出回路は相当量の共通回路を有する。例えば、ある場合では２つの検出器の間で場所決定回路は共通であるが、それぞれの検出器はそれぞれの予想ＳＡＭパターンを保持する異なるレジスタを有する。
【０００８】
上述の実施形態のいくつかの例では一連のデータはプリアンブルパターンを含むセクタデータである。第１の定義マーカは第１のセクタアドレスマークであり、第２の定義マーカは第２のセクタアドレスマークである。このような例では、システムは、一連のサンプルを作成するために周波数及び位相で動作しているサンプリングクロックを使用してアナログ入力をサンプリングするアナログ−デジタル変換器を有する信号受信回路、並びにプリアンプル検出器及びクロック回復回路をさらに含む。プリアンプル検出器及びクロック回復回路はセクタデータ内のプリアンブルパターンを検出して、調整されたサンプリングクロックを作成するためにプリアンブルパターンに基づいて周波数及び位相のうちの少なくとも１つを調整するように動作可能である。補間オフセットは調整されたサンプリングクロック内の位相誤差を少なくとも部分的に補償するように動作可能でよい。場合によっては、第１の定義マーカの場所は参照場所からの分数距離と整数距離との組合せを含む。
【０００９】
上述の実施形態の様々な例では位置決めデータは少なくとも第１のバーストパターン及び第２のバーストパターンを含む。このような場合、第１のセクタアドレスマークはプリアンブルパターンの後及び第１のバーストパターンの前に配置され、第２のセクタアドレスマークは第１のバーストパターンの後及び第２のバーストパターンの前に配置される。場合によっては、セクタデータは第１のセクタアドレスマークの後及び第２のセクタアドレスマークの前に配置されるＧｒａｙコードをさらに含む。
【００１０】
本発明の他の実施形態は位置誤差を効率的に決定するための方法を提供する。このような方法は一連のデータを有する記憶媒体を提供することを含む。一連のデータは第１の定義マーカ、及び第１の定義マーカから離れて配置される第２の定義マーカ、並びに位置決めデータを含む。一連のデータが受信されると第１の定義マーカ及び第２の定義マーカが検出される。第１の定義マーカ及び第２の定義マーカの両方の場所が識別され、第１の場所及び第２の場所に少なくとも部分的に基づいて補間オフセットが計算される。補間された位置決めデータを作成するために補間オフセットを使用して位置決めデータが補間され、補間された位置決めデータを使用して位置誤差が決定される。
【００１１】
上述の実施形態のいくつかの例では、一連のデータはプリアンブルパターンを含むセクタデータである。第１の定義マーカは第１のセクタアドレスマークであり、第２の定義マーカは第２のセクタアドレスマークである。このような例では、一連のデータを受信するステップは、セクタデータを含むアナログ入力を受信するステップ、及びセクタデータの少なくとも一部を生成するために周波数及び位相で動作しているサンプリングクロックを使用してアナログ入力をサンプリングするステップを含む。プリアンブルパターンはセクタデータ内で検出される。プリアンブルパターンに基づいて、周波数及び位相のうちの１つ又は両方が、調整されたサンプリングクロックをもたらすために調整される。次いで調整されたサンプリングクロックを使用してアナログ入力がサンプリングされる。場合によっては、補間オフセットは調整されたサンプリングクロック内の位相誤差を少なくとも部分的に補償するように動作可能である。
【００１２】
上述の実施形態のいくつかの例では第１のセクタアドレスマークは第２のセクタアドレスマークと同じである。他の例では第１のセクタアドレスマークは第２のセクタアドレスマークとは異なる。上述の実施形態の様々な例では位置決めデータは少なくとも第１のバーストパターン及び第２のバーストパターンを含む。このような例では、第１のセクタアドレスマークはプリアンブルパターンの後及び第１のバーストパターンの前に配置され、第２のセクタアドレスマークは第１のバーストパターンの後及び第２のバーストパターンの前に配置される。場合によっては、セクタデータは第１のセクタアドレスマークの後及び第２のセクタアドレスマークの前に配置されるＧｒａｙコードを含む。上述の実施形態の様々な例では、位置決めデータは少なくとも第１のバーストパターン、第２のバーストパターン、及び第３のバーストパターンを含む。このような例では、第１のセクタアドレスマークはプリアンブルパターンの後及び第１のバーストパターンの前に配置され、第２のセクタアドレスマークは第２のバーストパターンの後及び第３のバーストパターンの前に配置される。
【００１３】
場合によっては、記憶媒体は、同じプリアンブルパターン、第１のセクタアドレスマーク、及び第２のセクタアドレスマークを有する他のセクタデータをさらに含む。上述の実施形態の１つ以上の例では、第１のセクタアドレスマークの第１の場所を識別するステップは第１の分数場所計算を実行するステップを含み、第２のセクタアドレスマークの第２の場所を識別するステップは第２の分数場所計算を実行するステップを含む。上述の実施形態のいくつかの例では、補間オフセットを計算するステップは第２の場所から第１の場所を減算するステップ及びその結果を距離で除算するステップを含む。
【００１４】
本発明の他の実施形態は、プリアンブルパターン、第１のセクタアドレスマーク、第２のセクタアドレスマーク、第１のバーストパターン、及び第２のバーストパターンを有する第１のセクタデータセット、並びにプリアンブルパターン、第１のセクタアドレスマーク、第２のセクタアドレスマーク、第１のバーストパターン、及び第２のバーストパターンを有する第２のセクタデータセットを含む記憶媒体を提供する。第１のバーストパターンは第２のバーストパターンの前に配置され、第１のセクタアドレスマークはプリアンブルパターンの後に配置され、第２のセクタアドレスマークは第１のバーストパターンの後に配置される。
【００１５】
この発明の概要は本発明のいくつかの実施形態の一般的な概略を提供するだけである。本発明の他の多くの目的、特徴、諸利点、及び他の実施形態は、以下の詳細な説明、添付の特許請求の範囲、及び添付の図面からより完全に明らかになるであろう。
【００１６】
本発明の様々な実施形態のさらなる理解は、本明細書の残りの部分で説明される図面を参照することによって実現され得る。図面ではいくつかの図面を通じて同様の構成要素に言及するために同様の参照番号が使用される。いくつかの例では、複数の同様の構成要素のうちの１つを指すために参照番号に小文字で構成されるサブラベルが関連付けられる。既存のサブラベルへの指定なしに参照番号が参照される場合は、このような複数の同様の構成要素の全てに言及することが意図される。
【図面の簡単な説明】
【００１７】
【図１】ユーザデータ領域及び介在するサーボデータウェッジを含む、例示的な既存の記憶媒体を示す図である。
【図２】本発明の様々な実施形態による改良されたサーボデータパターンを示す図である。
【図３】本発明のいくつかの実施形態による改良されたサーボデータパターンを処理するためのシステムのブロック図である。
【図４】本発明の異なる実施形態によって使用され得るＳＡＭの場所を決定するための処理を示すタイミング図である。
【図５】本発明のいくつかの実施形態によって使用され得るバースト情報を補間する処理を示すタイミング図である。
【図６】本発明の１つ以上の実施形態による、改良されたサーボデータパターンを処理するための方法の流れ図である。
【発明を実施するための形態】
【００１８】
本発明は記憶媒体に関し、より詳細には記憶媒体に関連して読取り／書込みヘッドアセンブリを整合させるためのシステム及び方法に関する。
【００１９】
図２を参照すると、本発明の様々な実施形態による改良されたサーボデータパターン２００が示されている。改良されたサーボデータパターン２００は、プリアンブル２０４、第１のサーボアドレスマーク（ＳＡＭ１）２０６、Ｇｒａｙコード２０８、第１のバースト情報（Ｂｕｒｓｔ１）２１０、第２のサーボアドレスマーク（ＳＡＭ２）２１２、及び第２のバースト情報（Ｂｕｒｓｔ２）２１４を含む。改良されたサーボデータパターン２００は２つのユーザデータ領域２０２、２１６の間に挟まれている。Ｇｒａｙコード２０８はトラックの場所についての符号化情報であり、当技術分野で知られているどのようなＧｒａｙコードでもよく、Ｂｕｒｓｔ１ ２１０及びＢｕｒｓｔ２ ２１４は当技術分野で知られているどのようなバースト情報でもよい。実装された特定のバースト復調計画に応じてバースト情報の３つ以上のフィールドが使用され得る点に留意されたい。例えば、本発明のいくつかの実施形態ではバースト情報の４つのフィールドが使用され得る。ＳＡＭ１ ２０６はサーボセクタと記憶媒体のユーザデータ領域を区別するために使用される。プリアンブル２０４の処理後に残っているどのような位相誤差も訂正するために、ＳＡＭ２ ２１２はＳＡＭ１ ２０６と併せて使用される。ＳＡＭ１ ２０６及びＳＡＭ２ ２１２は、それぞれ当技術分野で知られているどのようなＳＡＭパターンも含み得る。場合によっては、ＳＡＭ２ ２１２はＳＡＭ１ ２０６と同じパターンを有し、他の場合には、ＳＡＭ２ ２１２のパターンはＳＡＭ１ ２０６のパターンと異なる。
【００２０】
ＳＡＭ１ ２０６及びＳＡＭ２ ２１２は改良されたサーボデータパターン２００に分散され、Ｂｕｒｓｔ１ ２１０及びＢｕｒｓｔ２ ２１４を補間するための入力を提供するために使用される。場合によっては、ＳＡＭ１ ２０６及びＳＡＭ２ ２１２は、Ｂｕｒｓｔ１ ２１０及びＢｕｒｓｔ２ ２１４を処理することから導出された位置誤差信号にどのような追加のレイテンシも招くことなしにできる限り離れて置かれる。従って、例えば改良されたサーボデータパターン２００が４つのバーストフィールドを含むために拡張される場合、ＳＡＭ１ ２０６は第１のバーストフィールドの前のパターン内のどこかに置かれてよく、ＳＡＭ２は最後のバーストフィールドの前のパターン内に置かれてよい。プリアンブル２０４は、既存のプリアンブルパターンと同様にタイミング及び利得ループを調整するためにデータ処理システムによって使用される周期的パターンである。しかしＳＡＭ１ ２０６及びＳＡＭ２ ２１２を改良されたサーボデータパターン２００に含むことによって作成された位相誤差訂正機能のため、プリアンブル２０４は従来のサーボデータパターンにおける対応するプリアンブルよりも短くなることができる。場合によってはＧｒａｙコード２０８とＢｕｒｓｔ１ ２１０の間、Ｂｕｒｓｔ１ ２１０とＳＡＭ２ ２１２の間、ＳＡＭ２ ２１２とＢｕｒｓｔ２ ２１４の間、及びＢｕｒｓｔ２ ２１４とユーザデータ２１６の間のうちの１つ以上に定義されたビット周期のスペーサが置かれる点に留意されたい。
【００２１】
場合によっては、従来のプリアンブルと比較したプリアンブル２０４の長さの減少はＳＡＭ２ ２１２によって必要とされるビット周期の数より大きい。このような場合、改良されたサーボデータパターン２００は、サーボデータセクタに関連付けられるビット周期の数を増加させずにバースト情報を処理することによって生成された位置誤差の正確度を向上させるか、あるいは、サーボデータセクタに関連付けられるビット周期の数を減少させながらバースト情報を処理することによって生成された位置誤差の同レベルの正確度を提供する。本明細書で提供される開示に基づいて、当業者は本発明の１つ以上の実施形態の実装を通じて実現され得る種々の他の諸利点を理解するであろう。
【００２２】
データ処理システムは使用する際にプリアンブル２０４に対応する一連のサンプルを受信する。サンプルは、改良されたサーボデータパターン２００の後半部分の処理に使用されるサンプリング間隔の位相及び／又は周波数を調整するために使用されるタイミング情報及び利得情報を抽出するために使用される。上述のように、プリアンブル２０４は比較的短くサンプリング間隔におけるいくつかの誤差をもたらす場合がある。後続の一連のサンプルは処理されたＳＡＭ１ ２０６を含み、ＳＡＭ１ ２０６の場所は格納される。次いで、トラック情報を取得するためにＧｒａｙコード２０８が従来の手段を使用して処理される。この後にＢｕｒｓｔ１ ２１０に関連付けられるサンプルの受信及びバッファリングが続く。後続の一連のサンプルは処理されたＳＡＭ２ ２１４を含み、ＳＡＭ２ ２１４の場所は格納される。ＳＡＭ１ ２０６及びＳＡＭ２ ２１４の場所は数学的に結合され、その結果得られる補間オフセットはバッファに格納されているＢｕｒｓｔ１ ２１０に対応するサンプルを補間しＢｕｒｓｔ２ ２１４に対応するサンプルを処理するために使用される。次いで位置誤差信号を生成するために補間されたバーストサンプルが従来のバースト復調計画で使用され得る。この位置誤差信号は記憶媒体に関連して読取り／書込みヘッドアセンブリの場所を調整するために使用され得る。補間処理は、次により高度な正確度を表す位置誤差信号をもたらすＢｕｒｓｔ１ ２１０及びＢｕｒｓｔ２ ２１４のより正確な表示をもたらす。この正確度によって、読取り／書込みヘッドアセンブリのより良い位置決め、並びに対応するＳＮ比の増加及びビット誤差率の減少が可能になる。
【００２３】
図３を参照すると、本発明のいくつかの実施形態による改良されたサーボデータパターンを処理するために適合されたデータ処理システム３００のブロック図が示されている。データ処理システム３００は記憶媒体（図示せず）に格納された磁場３０５を感知する読取り／書込みヘッドアセンブリ３１０を含み、感知した情報を電気信号３１２に変換する。当技術分野で知られているように電気信号３１２はアナログ処理ブロック３１３に提供され、アナログ処理ブロック３１３の出力は信号を増幅して対応する増幅信号３１７を提供するプリアンプ３１５に提供される。アナログ−デジタル変換器３２０は増幅信号３１７を受信して、それぞれがサンプルクロック３２４によって制御される瞬間に対応している一連のデジタルサンプル３２２に変換する。デジタルサンプル３２２は、あらかじめ定義された周期的プリアンプルパターン（例えばプリアンブル２０４）を検出するために動作するプリアンブル検出器３３０に提供される。一旦検出されると、定義された周期的プリアンブルパターンは、当技術分野で知られている回復処理を使用してサンプルクロック３２４の位相／周波数を調整するために、クロック回復回路３３５によって使用される。
【００２４】
一旦プリアンブルが発見されると、サーボデータバッファ３２５はアナログ−デジタル変換器３２０から受信した一連のデジタルサンプル３２２の格納を開始する。さらに、デジタルサンプル３２２は、第１のＳＡＭパターン（例えばＳＡＭ１ ２０６）を検出するように設計されたＳＡＭ検出回路３４０、及び第２のＳＡＭパターン（例えばＳＡＭ２ ２１２）を検出するように設計されたＳＡＭ検出回路３４５に提供される。場合によっては、ＳＡＭ２ ２１２はＳＡＭ１ ２０６と同じパターンを有する。このような場合、ＳＡＭ検出回路３４０はＳＡＭ検出回路３４５と同一であってよい。他の場合では、ＳＡＭ２ ２１２のパターンはＳＡＭ１ ２０６のパターンと異なる。このような場合、ＳＡＭ検出回路３４０はＳＡＭ検出回路３４５と類似している場合があるが、２つの回路はＳＡＭ１ ２０６及びＳＡＭ２ ２１２に対応する異なるパターンの検出に対応できるように十分に異なっている。本発明の特定の実施形態では、ＳＡＭ検出回路３４０とＳＡＭ検出回路３４５は、ＳＡＭ１ ２０６とＳＡＭ２ ２１２の両方を表示及び識別できる単一の回路として実装される。ＳＡＭ１がＳＡＭ２と異なるこのような場合、１つのインターバルの間でのＳＡＭ１ ２０６の検出及び後続のインターバルの間でのＳＡＭ２ ２１２の検出に対応できるように、共通のＳＡＭ検出回路に選択可能比較レジスタが含まれ得る。
【００２５】
一旦第１のＳＡＭパターンが検出されると（例えばＳＡＭ１ ２０６）、第１のＳＡＭパターンの検出に対応する時間を表示する誤差計算回路３５０にＳＡＭ１場所信号３４２が提供される。その後第２のＳＡＭパターンが検出され（例えばＳＡＭ２ ２１２）、誤差計算回路３５０にＳＡＭ２場所信号３４７が提供される。同様に、ＳＡＭ２場所信号３４７は第２のＳＡＭパターンの検出に対応する時間を表示する。場合によっては、ＳＡＭ検出回路３４０及びＳＡＭ検出回路３４５はそれぞれ、参照ポイントからの時間周期の整数であるそれぞれのＳＡＭの場所信号を提供する。他の場合では、ＳＡＭ検出回路３４０及びＳＡＭ検出回路３４５が分数オフセットによって増大された参照ポイントからの時間周期の上述の整数をそれぞれ提供すると、正確度が向上される。整数ＳＡＭの場所及び分数ＳＡＭの場所を決定するためのある例示的な回路の動作を、以下で図４に関連して説明する。本明細書で提供される開示に基づいて、当業者は本発明の異なる実施形態によるＳＡＭ１の場所３４２及びＳＡＭ２の場所３４７を決定するために使用され得る種々の他の手法を理解するであろう。
【００２６】
図４は、本発明の異なる実施形態に関連して使用され得るＳＡＭの場所を決定するための処理を示すタイミング図４００である。特に、ＳＡＭに対応するパターンが受信される前の周期４１０で、ＳＡＭ検出回路３４５に含まれるＳＡＭ検出器によって提供される信号レベルは比較的低い。ＳＡＭパターン周期４２０の間に一旦ＳＡＭが検出されると、ＳＡＭ検出器によって提供される信号レベルが増加する。ＳＡＭパターン周期４２０の間、ＳＡＭ検出器からの信号は１回以上（例えば、ｔ（ｘ−１）、ｔ（ｘ）、及びｔ（ｘ＋１）の時）サンプリングされる。ＳＡＭの整数場所はＳＡＭ検出器からの信号が最高値を表す場所（すなわち参照ポイントからの時間周期）になるように定義される。正確度がより低い整数値だけが使用される場合、ＳＡＭの場所は単にＳＡＭ検出器からの信号の最高サンプル値に対応する時間である（例えば、ｔ（ｘ））。
【００２７】
場合によっては、より精製された分数ＳＡＭの場所値が決定され得る。このような手法は、以下の式による最高サンプル値及び最高サンプル値の両側の２つのサンプル値（例えば、ｔ（ｘ）に対応するサンプル（ｘ）、ｔ（ｘ−１）に対応するサンプル（ｘ−１）、及びｔ（ｘ＋１）に対応するサンプル（ｘ＋１））に基づいて、ＳＡＭ検出器からの信号の最大値の場所を計算することを含み得る。
【数１】
次いで、以下の式によって実際のＳＡＭの場所をもたらすために分数ＳＡＭの場所値を最高サンプル値（例えば、ｔ（ｘ））に対応する場所に追加することによって、ＳＡＭの場所が計算される。
ＳＡＭの場所＝ｔ（ｘ）＋φ
【００２８】
ＳＡＭ１の場所３４２及びＳＡＭ２の場所３４７は、補間オフセット３５２を生成するために誤差計算回路３５０によって結合されている。特に、以下の式で説明されるように、ＳＡＭ１の場所３４７とＳＡＭ２の場所３４２との間の差が計算されて、ＳＡＭ１の場所３４２とＳＡＭ２の場所３４７との間の知られている距離（すなわちＳＡＭ１ ２０６とＳＡＭ２ ２１２との間の知られている距離）で除算される。
【数２】
知られている距離はサーボデータが記憶媒体に書き込まれる時に定義され、ＳＡＭ１ ２０６とＳＡＭ２ ２１２との間のビット周期の予想数である。場合によっては、上述の式の正確度を向上させるために知られている距離ができる限り増加される（その結果ＳＡＭ２の場所３４７とＳＡＭ１の場所３４２との間の差に対応する増加をもたらす）。知られている距離の増加は、ＳＡＭ２ ２１２をＳＡＭ１ ２０６からさらに遠い上流に移動させることによって行われる。場合によっては、ＳＡＭ２はサーボデータ内の最後のバーストフィールド（例えば、Ｂｕｒｓｔ２ ２１４）の直前に置かれる。従って、例えば２つのバーストフィールドが採用されると、ＳＡＭ２ ２１２は第２のバーストフィールドに先行するサーボデータパターン内の位置に移動される。別の例として、４つのバーストフィールドが採用されると、ＳＡＭ２ ２１２は第４のバーストフィールドに先行するサーボデータパターン内の位置に移動される。この配置によって、ユーザデータ２１６の開始前に最後のバーストフィールド（例えば、Ｂｕｒｓｔ２ ２１４）の処理をさらに遅延させることなく、ＳＡＭ１とＳＡＭ２との間の距離を最大化できるようになる。本明細書で提供される開示に基づいて、当業者は処理能力を最大化するために使用され得るＳＡＭ１ ２０６及びＳＡＭ２ ２１２の他の配置を理解するであろう。例えば、場合によっては、ユーザデータ２１６の開始前に最後のバーストフィールドからのバースト情報の補間及び処理のための十分な時間を可能にするために、ＳＡＭ２ ２１２の後に適切なスペーサを有する最後のバーストフィールド（例えば、Ｂｕｒｓｔ２ ２１４）の後にＳＡＭ２ ２１２は移動される。
【００２９】
次いで補間回路３５５を使用して、サーボデータパターン内に含まれる２つ以上のバーストフィールド（例えば、Ｂｕｒｓｔ１ ２１０及びＢｕｒｓｔ２ ２１４）に対応するデータが補間される。特に、バースト情報がＳＡＭ１の場所３４２からのビット周期の知られている数に存在する。Ｂｕｒｓｔ１ ２１０及びＢｕｒｓｔ２ ２１４に対応する誤差訂正サンプルをもたらすために、ＳＡＭ１の場所３４２からのこの距離オフセットは計算された補間オフセットによって増分される。図５は、本発明のいくつかの実施形態によって使用され得るバースト情報を補間するための処理を示すタイミング図６００である。タイミング図６００には、時間増分に対応する一連のサンプルｔ（０）、ｔ（１）、ｔ（２）、ｔ（３）、ｔ（４）、ｔ（５）、及びｔ（６）が例示的な連続出力６１０に沿って示されている。この時間増分は、バースト情報に対応するＳＡＭ１の場所３４２からの定義された距離である。補間処理は、記号△によって識別される補間オフセット６２０によって転送されるそれぞれのサンプルを調整することを含む。このような処理は、以前に処理済みのプリアンブル（例えば、プリアンブル２０４）の処理後に残っているどのような位相誤差のための訂正ももたらす。図示の補間処理は例示的なものであり、本発明の異なる実施形態によって他の補間手法が使用され得る点に留意されたい。
【００３０】
次に図３に戻ると、バースト復調を実行するバースト復調回路３６０に、訂正されたバースト情報が提供されている。このようなバースト復調は当技術分野で知られているどのようなバースト復調でもよい。例えばサーボデータ内で２つのバーストフィールドが使用される場合、２つのバースト復調処理が使用され得る。別の例としてはサーボデータ内で４つのバーストフィールドが使用される場合、４つのバースト復調処理が使用され得る。バースト復調回路３６０は、磁場３０５が導出される記憶媒体（図示せず）に関連して読取り／書込みヘッドアセンブリ３１０を正確に配置するために使用され得る位置誤差信号３６５を提供する。
【００３１】
図６を参照すると、流れ図５００が本発明の１つ以上の実施形態による改良されたサーボデータパターンを処理するための方法を示している。流れ図５００に続いて、一連のデジタルサンプルが受信されて、あらかじめ定められた周期的プリアンブルパターンが一連のサンプル内に組み込まれているかどうかを決定するために引き続き照会される（ブロック５０５）。周期的プリアンブルパターンが検出されない場合（ブロック５０５）、プリアンブルパターンを検出するために比較する処理が続けられる。その他の場合は、あらかじめ定められた周期的プリアンブルが検出されると（ブロック５０５）、ＳＡＭパターンが発見されるかどうかを決定するために照会する処理が実行される（ブロック５１０）。プリアンブル検出は当技術分野で知られているどのようなプリアンブル検出処理も使用して実行され得る。さらに、プリアンブルパターンが処理されている間、一連のサンプルが導出される受信した情報のサンプリングを制御するために使用されるタイミング及び利得フィードバックが生成される点に留意されたい。一旦ＳＡＭが発見されると（ブロック５１０）、分数ＳＡＭ１の場所が計算される（ブロック５１５）。分数ＳＡＭ１の場所は以下の式によって計算され得る。
【数３】
上式で、サンプル（ｘ）は検出されたＳＡＭの実際の場所に最も対応しそうなサンプルに対応し、サンプル（ｘ−１）及びサンプル（ｘ＋１）はサンプル（ｘ）の両側のサンプルに対応し、ｔ（ｘ）はサンプル（ｘ）のサンプル時間に対応する。次いで、計算された分数ＳＡＭ１の場所が格納される（ブロック５２０）。
【００３２】
一旦第１のＳＡＭが処理されると（ブロック５１０〜５２０）、受信された一連のサンプルは後続のＳＡＭのために照会される（ブロック５２５）。場合によっては、後続のＳＡＭは第１のＳＡＭと同じパターンを有する。他の場合では、後続のＳＡＭは第１のＳＡＭと異なるパターンを有する。後続のＳＡＭが発見されると（ブロック５２５）、分数ＳＡＭ２の場所が計算される（ブロック５３０）。分数ＳＡＭ２の場所はブロック５１５に関連して上記で説明したものと同じ手法を使用して計算され得る。次いで、以下の式によって補間オフセットをもたらすために、分数ＳＡＭ２の場所から分数ＳＡＭ１の場所が減算され、ＳＡＭ１とＳＡＭ２との間の予想される又は知られている距離でその差が除算される（ブロック５３５）。
【数４】
知られている距離はサーボデータが記憶媒体に書き込まれる時に定義され、サーボデータパターン内のＳＡＭ１ ２０６とＳＡＭ２ ２１２との間のビット周期の予想数である。上述のように、場合によっては上述の式の正確度を向上させるために知られている距離ができる限り増加される。知られている距離の増加は、ＳＡＭ２ ２１２をＳＡＭ１ ２０６からさらに遠い上流に移動させることによって行われる。場合によっては、ＳＡＭ２はサーボデータ内の最後のバーストフィールド（例えば、Ｂｕｒｓｔ２ ２１４）の直前に置かれる。従って、例えば２つのバーストフィールドが採用されると、ＳＡＭ２ ２１２は第２のバーストフィールドに先行するサーボデータパターン内の位置に移動される。別の例として、４つのバーストフィールドが採用されると、ＳＡＭ２ ２１２は第４のバーストフィールドに先行するサーボデータパターン内の位置に移動される。この配置によって、ユーザデータ２１６の開始前に最後のバーストフィールド（例えば、Ｂｕｒｓｔ２ ２１４）の処理をさらに遅延させることなく、ＳＡＭ１とＳＡＭ２との間の距離を最大化できるようになる。本明細書で提供される開示に基づいて、当業者は処理能力を最大化するために使用され得るＳＡＭ１ ２０６及びＳＡＭ２ ２１２の他の配置を理解するであろう。例えば、場合によっては、ユーザデータ２１６の開始前に最後のバーストフィールドからのバースト情報の補間及び処理のための十分な時間を可能にするために、ＳＡＭ２ ２１２の後に適切なスペーサを有する最後のバーストフィールド（例えば、Ｂｕｒｓｔ２ ２１４）の後にＳＡＭ２ ２１２は移動される。
【００３３】
予想されるバースト情報の受信前のある時から、受信した一連のサンプルが格納される（ブロック５６０）。格納されたサンプルは、以前に受信したプリアンブルに基づいて調整された位相及び周波数を有するサンプリングクロックを使用してアナログ入力信号をサンプリングしているアナログ−デジタル変換器から受信される。第２のＳＡＭ以前に受信された１つ以上のバーストフィールドに対応する格納されたサンプルの一部が取り出されて、以前に計算された補間オフセットを使用して補間される（ブロック５４０）。この処理はプリアンブルを使用して同期後に残っているどのような位相オフセットのためにも訂正されたバースト情報をもたらす。
【００３４】
受信されたサンプルはさらに処理されて、最後の予想バーストが受信されたかどうかが決定される（ブロック５４５）。最後の予想バーストが受信されると（ブロック５４５）、最後のバーストに対応する一連のサンプルは、以前にバッファされたバースト情報を補間するために使用された同じ補間オフセットを使用して受信されたものとして補間される。この補間処理は、プリアンブルを使用して同期後に残っているどのような位相オフセットも説明するために訂正されたバースト情報の完全なセットをもたらす。この時点で、当技術分野で知られているどのような復調手法も使用してバースト復調を実行するバースト復調回路に訂正されたバースト情報が提供される。
【００３５】
結論として、本発明は記憶媒体にアクセスするための新規なシステム、装置、方法、及び配列を提供する。本発明の１つ以上の実施形態の詳細な説明を上述したが、当業者には本発明の趣旨と異ならずに様々な代替形態、改変形態、及び均等物が明らかであろう。例えば本発明の１つ以上の実施形態は、例えばテープ記録システム、光ディスクドライブ、無線システム、及びデジタル加入者回線システムなどの様々なデータ記憶システム及びデジタル通信システムに適用されてよい。従って、上記の説明は本発明の範囲を限定するものと理解されるべきではなく、本発明の範囲は添付の特許請求の範囲によって定義される。
【技術分野】
【０００１】
本発明は記憶媒体に関し、より詳細には記憶媒体に関連して読取り／書込みヘッドアセンブリを整合させるためのシステム及び方法に関する。
【背景技術】
【０００２】
一般的な記憶媒体はデータが格納され得るいくつかの記憶場所を含む。データは、読取り／書込みヘッドアセンブリを記憶媒体の上の選択された場所に位置決めすることによって、及び続いて対応する磁束パターンが記憶媒体内に誘導されるようにヘッドアセンブリを通じて変調された電流を通すことによって、ユーザデータのために指定された領域内の媒体に書き込まれる。格納されたデータを取り出すために、ヘッドアセンブリは所望の情報を含むトラックの上に位置決めされて、所望のデータの上まで進められる。以前格納された磁束パターンはヘッドアセンブリ内の電流を誘導するように動作して、次いで誘導された電流はもともと記録されたデータを表す電気信号に変換され得る。
【０００３】
記憶媒体上の記憶場所は一般的に、トラックとして知られる同心円に沿ってシリアルパターンとして配列される。図１は点線で示される２つの例示的トラック１５０、１５５を備える記憶媒体１００を示している。トラックはウェッジ１６０、１６５内に書き込まれたサーボデータによって区分されている。サーボデータは、記憶媒体１００上の所望の記憶場所の上の読取り／書込みヘッドアセンブリの制御及び同期のために使用されるデータ及びサポーティングビットパターンを含む。特に、サーボデータは従来プリアンブルパターンを含み、その後に単一のセクタアドレスマーク（ＳＡＭ）を含む。ＳＡＭの後にＧｒａｙコードがあり、Ｇｒａｙコードの後にバースト情報がある。２つのトラック及び２つのウェッジが示されているが、一般的に所与の記憶媒体に数百のトラック及びウェッジが含まれる点に留意されたい。さらに、セクタは位置誤差を決定するために選択された手法に応じて２つ以上のバーストフィールドを備えうる点に留意されたい。
【０００４】
従来のサーボデータは、記憶媒体に書き込まれたデータにサンプリングを同期する目的でタイミング及び利得ループを調整するためにプリアンブルフィールドを利用する。タイミングループ及び利得ループが安定した後、記憶媒体上の場所を決定して位置誤差信号を生成するためにＳＡＭ、Ｇｒａｙコード、及びバースト情報が処理される。プリアンブルからのタイミング及び利得の正確な決定はサーボデータの適切な処理にとって重要である。例えばタイミングが正確でない場合、それに応じてどのような位置誤差信号も不正確になってしまう。この不正確さは記憶媒体に関連する読取り／書込みヘッドアセンブリの不適切な位置決めのためにビット誤差率の増加を引き起こすことがある。タイミング及び利得ループの正確度を向上させるために、より長いプリアンブルが選ばれ得る。しかし、プリアンブルの長さを増やすことは、記憶媒体上の記録密度においてそれに対応する減少を引き起こす。
【０００５】
従って、少なくとも上述の理由で、当技術分野に位置誤差決定の正確度を向上させるための高度なシステム及び方法が必要である。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は記憶媒体に関し、より詳細には記憶媒体に関連して読取り／書込みヘッドアセンブリを整合させるためのシステム及び方法に関する。
【課題を解決するための手段】
【０００７】
本発明の様々な実施形態は、記憶媒体に関連してヘッドの位置誤差を効率的に決定するためのシステムを提供する。このようなシステムは一連のデータを有する記憶媒体を含む。一連のデータは第１の定義マーカ、及び第１の定義マーカから離れて配置される第２の定義マーカ、並びに位置決めデータを含む。このシステムは、第１の定義マーカを検出して第１の定義マーカの場所を確立するように動作可能である第１の検出回路、及び第２の定義マーカを検出して第２の定義マーカの場所を確立するように動作可能である第２の検出回路をさらに含む。このシステムは誤差計算回路及び補間回路をさらに含む。誤差計算回路は第１の定義マーカの場所及び第２の定義マーカの場所に少なくとも部分的に基づいて補間オフセットを計算するように動作可能である。補間回路は位置決めデータを補間して補間された位置決めデータを提供するように動作可能である。場合によっては、システムは補間された位置決めデータに少なくとも部分的に基づいて位置誤差信号を生成するバースト復調回路をさらに含むこともある。上述の実施形態の１つ以上の例では第１の検出回路及び第２の検出回路は同一である。上述の実施形態の他の例では第１の検出回路及び第２の検出回路は相当量の共通回路を有する。例えば、ある場合では２つの検出器の間で場所決定回路は共通であるが、それぞれの検出器はそれぞれの予想ＳＡＭパターンを保持する異なるレジスタを有する。
【０００８】
上述の実施形態のいくつかの例では一連のデータはプリアンブルパターンを含むセクタデータである。第１の定義マーカは第１のセクタアドレスマークであり、第２の定義マーカは第２のセクタアドレスマークである。このような例では、システムは、一連のサンプルを作成するために周波数及び位相で動作しているサンプリングクロックを使用してアナログ入力をサンプリングするアナログ−デジタル変換器を有する信号受信回路、並びにプリアンプル検出器及びクロック回復回路をさらに含む。プリアンプル検出器及びクロック回復回路はセクタデータ内のプリアンブルパターンを検出して、調整されたサンプリングクロックを作成するためにプリアンブルパターンに基づいて周波数及び位相のうちの少なくとも１つを調整するように動作可能である。補間オフセットは調整されたサンプリングクロック内の位相誤差を少なくとも部分的に補償するように動作可能でよい。場合によっては、第１の定義マーカの場所は参照場所からの分数距離と整数距離との組合せを含む。
【０００９】
上述の実施形態の様々な例では位置決めデータは少なくとも第１のバーストパターン及び第２のバーストパターンを含む。このような場合、第１のセクタアドレスマークはプリアンブルパターンの後及び第１のバーストパターンの前に配置され、第２のセクタアドレスマークは第１のバーストパターンの後及び第２のバーストパターンの前に配置される。場合によっては、セクタデータは第１のセクタアドレスマークの後及び第２のセクタアドレスマークの前に配置されるＧｒａｙコードをさらに含む。
【００１０】
本発明の他の実施形態は位置誤差を効率的に決定するための方法を提供する。このような方法は一連のデータを有する記憶媒体を提供することを含む。一連のデータは第１の定義マーカ、及び第１の定義マーカから離れて配置される第２の定義マーカ、並びに位置決めデータを含む。一連のデータが受信されると第１の定義マーカ及び第２の定義マーカが検出される。第１の定義マーカ及び第２の定義マーカの両方の場所が識別され、第１の場所及び第２の場所に少なくとも部分的に基づいて補間オフセットが計算される。補間された位置決めデータを作成するために補間オフセットを使用して位置決めデータが補間され、補間された位置決めデータを使用して位置誤差が決定される。
【００１１】
上述の実施形態のいくつかの例では、一連のデータはプリアンブルパターンを含むセクタデータである。第１の定義マーカは第１のセクタアドレスマークであり、第２の定義マーカは第２のセクタアドレスマークである。このような例では、一連のデータを受信するステップは、セクタデータを含むアナログ入力を受信するステップ、及びセクタデータの少なくとも一部を生成するために周波数及び位相で動作しているサンプリングクロックを使用してアナログ入力をサンプリングするステップを含む。プリアンブルパターンはセクタデータ内で検出される。プリアンブルパターンに基づいて、周波数及び位相のうちの１つ又は両方が、調整されたサンプリングクロックをもたらすために調整される。次いで調整されたサンプリングクロックを使用してアナログ入力がサンプリングされる。場合によっては、補間オフセットは調整されたサンプリングクロック内の位相誤差を少なくとも部分的に補償するように動作可能である。
【００１２】
上述の実施形態のいくつかの例では第１のセクタアドレスマークは第２のセクタアドレスマークと同じである。他の例では第１のセクタアドレスマークは第２のセクタアドレスマークとは異なる。上述の実施形態の様々な例では位置決めデータは少なくとも第１のバーストパターン及び第２のバーストパターンを含む。このような例では、第１のセクタアドレスマークはプリアンブルパターンの後及び第１のバーストパターンの前に配置され、第２のセクタアドレスマークは第１のバーストパターンの後及び第２のバーストパターンの前に配置される。場合によっては、セクタデータは第１のセクタアドレスマークの後及び第２のセクタアドレスマークの前に配置されるＧｒａｙコードを含む。上述の実施形態の様々な例では、位置決めデータは少なくとも第１のバーストパターン、第２のバーストパターン、及び第３のバーストパターンを含む。このような例では、第１のセクタアドレスマークはプリアンブルパターンの後及び第１のバーストパターンの前に配置され、第２のセクタアドレスマークは第２のバーストパターンの後及び第３のバーストパターンの前に配置される。
【００１３】
場合によっては、記憶媒体は、同じプリアンブルパターン、第１のセクタアドレスマーク、及び第２のセクタアドレスマークを有する他のセクタデータをさらに含む。上述の実施形態の１つ以上の例では、第１のセクタアドレスマークの第１の場所を識別するステップは第１の分数場所計算を実行するステップを含み、第２のセクタアドレスマークの第２の場所を識別するステップは第２の分数場所計算を実行するステップを含む。上述の実施形態のいくつかの例では、補間オフセットを計算するステップは第２の場所から第１の場所を減算するステップ及びその結果を距離で除算するステップを含む。
【００１４】
本発明の他の実施形態は、プリアンブルパターン、第１のセクタアドレスマーク、第２のセクタアドレスマーク、第１のバーストパターン、及び第２のバーストパターンを有する第１のセクタデータセット、並びにプリアンブルパターン、第１のセクタアドレスマーク、第２のセクタアドレスマーク、第１のバーストパターン、及び第２のバーストパターンを有する第２のセクタデータセットを含む記憶媒体を提供する。第１のバーストパターンは第２のバーストパターンの前に配置され、第１のセクタアドレスマークはプリアンブルパターンの後に配置され、第２のセクタアドレスマークは第１のバーストパターンの後に配置される。
【００１５】
この発明の概要は本発明のいくつかの実施形態の一般的な概略を提供するだけである。本発明の他の多くの目的、特徴、諸利点、及び他の実施形態は、以下の詳細な説明、添付の特許請求の範囲、及び添付の図面からより完全に明らかになるであろう。
【００１６】
本発明の様々な実施形態のさらなる理解は、本明細書の残りの部分で説明される図面を参照することによって実現され得る。図面ではいくつかの図面を通じて同様の構成要素に言及するために同様の参照番号が使用される。いくつかの例では、複数の同様の構成要素のうちの１つを指すために参照番号に小文字で構成されるサブラベルが関連付けられる。既存のサブラベルへの指定なしに参照番号が参照される場合は、このような複数の同様の構成要素の全てに言及することが意図される。
【図面の簡単な説明】
【００１７】
【図１】ユーザデータ領域及び介在するサーボデータウェッジを含む、例示的な既存の記憶媒体を示す図である。
【図２】本発明の様々な実施形態による改良されたサーボデータパターンを示す図である。
【図３】本発明のいくつかの実施形態による改良されたサーボデータパターンを処理するためのシステムのブロック図である。
【図４】本発明の異なる実施形態によって使用され得るＳＡＭの場所を決定するための処理を示すタイミング図である。
【図５】本発明のいくつかの実施形態によって使用され得るバースト情報を補間する処理を示すタイミング図である。
【図６】本発明の１つ以上の実施形態による、改良されたサーボデータパターンを処理するための方法の流れ図である。
【発明を実施するための形態】
【００１８】
本発明は記憶媒体に関し、より詳細には記憶媒体に関連して読取り／書込みヘッドアセンブリを整合させるためのシステム及び方法に関する。
【００１９】
図２を参照すると、本発明の様々な実施形態による改良されたサーボデータパターン２００が示されている。改良されたサーボデータパターン２００は、プリアンブル２０４、第１のサーボアドレスマーク（ＳＡＭ１）２０６、Ｇｒａｙコード２０８、第１のバースト情報（Ｂｕｒｓｔ１）２１０、第２のサーボアドレスマーク（ＳＡＭ２）２１２、及び第２のバースト情報（Ｂｕｒｓｔ２）２１４を含む。改良されたサーボデータパターン２００は２つのユーザデータ領域２０２、２１６の間に挟まれている。Ｇｒａｙコード２０８はトラックの場所についての符号化情報であり、当技術分野で知られているどのようなＧｒａｙコードでもよく、Ｂｕｒｓｔ１ ２１０及びＢｕｒｓｔ２ ２１４は当技術分野で知られているどのようなバースト情報でもよい。実装された特定のバースト復調計画に応じてバースト情報の３つ以上のフィールドが使用され得る点に留意されたい。例えば、本発明のいくつかの実施形態ではバースト情報の４つのフィールドが使用され得る。ＳＡＭ１ ２０６はサーボセクタと記憶媒体のユーザデータ領域を区別するために使用される。プリアンブル２０４の処理後に残っているどのような位相誤差も訂正するために、ＳＡＭ２ ２１２はＳＡＭ１ ２０６と併せて使用される。ＳＡＭ１ ２０６及びＳＡＭ２ ２１２は、それぞれ当技術分野で知られているどのようなＳＡＭパターンも含み得る。場合によっては、ＳＡＭ２ ２１２はＳＡＭ１ ２０６と同じパターンを有し、他の場合には、ＳＡＭ２ ２１２のパターンはＳＡＭ１ ２０６のパターンと異なる。
【００２０】
ＳＡＭ１ ２０６及びＳＡＭ２ ２１２は改良されたサーボデータパターン２００に分散され、Ｂｕｒｓｔ１ ２１０及びＢｕｒｓｔ２ ２１４を補間するための入力を提供するために使用される。場合によっては、ＳＡＭ１ ２０６及びＳＡＭ２ ２１２は、Ｂｕｒｓｔ１ ２１０及びＢｕｒｓｔ２ ２１４を処理することから導出された位置誤差信号にどのような追加のレイテンシも招くことなしにできる限り離れて置かれる。従って、例えば改良されたサーボデータパターン２００が４つのバーストフィールドを含むために拡張される場合、ＳＡＭ１ ２０６は第１のバーストフィールドの前のパターン内のどこかに置かれてよく、ＳＡＭ２は最後のバーストフィールドの前のパターン内に置かれてよい。プリアンブル２０４は、既存のプリアンブルパターンと同様にタイミング及び利得ループを調整するためにデータ処理システムによって使用される周期的パターンである。しかしＳＡＭ１ ２０６及びＳＡＭ２ ２１２を改良されたサーボデータパターン２００に含むことによって作成された位相誤差訂正機能のため、プリアンブル２０４は従来のサーボデータパターンにおける対応するプリアンブルよりも短くなることができる。場合によってはＧｒａｙコード２０８とＢｕｒｓｔ１ ２１０の間、Ｂｕｒｓｔ１ ２１０とＳＡＭ２ ２１２の間、ＳＡＭ２ ２１２とＢｕｒｓｔ２ ２１４の間、及びＢｕｒｓｔ２ ２１４とユーザデータ２１６の間のうちの１つ以上に定義されたビット周期のスペーサが置かれる点に留意されたい。
【００２１】
場合によっては、従来のプリアンブルと比較したプリアンブル２０４の長さの減少はＳＡＭ２ ２１２によって必要とされるビット周期の数より大きい。このような場合、改良されたサーボデータパターン２００は、サーボデータセクタに関連付けられるビット周期の数を増加させずにバースト情報を処理することによって生成された位置誤差の正確度を向上させるか、あるいは、サーボデータセクタに関連付けられるビット周期の数を減少させながらバースト情報を処理することによって生成された位置誤差の同レベルの正確度を提供する。本明細書で提供される開示に基づいて、当業者は本発明の１つ以上の実施形態の実装を通じて実現され得る種々の他の諸利点を理解するであろう。
【００２２】
データ処理システムは使用する際にプリアンブル２０４に対応する一連のサンプルを受信する。サンプルは、改良されたサーボデータパターン２００の後半部分の処理に使用されるサンプリング間隔の位相及び／又は周波数を調整するために使用されるタイミング情報及び利得情報を抽出するために使用される。上述のように、プリアンブル２０４は比較的短くサンプリング間隔におけるいくつかの誤差をもたらす場合がある。後続の一連のサンプルは処理されたＳＡＭ１ ２０６を含み、ＳＡＭ１ ２０６の場所は格納される。次いで、トラック情報を取得するためにＧｒａｙコード２０８が従来の手段を使用して処理される。この後にＢｕｒｓｔ１ ２１０に関連付けられるサンプルの受信及びバッファリングが続く。後続の一連のサンプルは処理されたＳＡＭ２ ２１４を含み、ＳＡＭ２ ２１４の場所は格納される。ＳＡＭ１ ２０６及びＳＡＭ２ ２１４の場所は数学的に結合され、その結果得られる補間オフセットはバッファに格納されているＢｕｒｓｔ１ ２１０に対応するサンプルを補間しＢｕｒｓｔ２ ２１４に対応するサンプルを処理するために使用される。次いで位置誤差信号を生成するために補間されたバーストサンプルが従来のバースト復調計画で使用され得る。この位置誤差信号は記憶媒体に関連して読取り／書込みヘッドアセンブリの場所を調整するために使用され得る。補間処理は、次により高度な正確度を表す位置誤差信号をもたらすＢｕｒｓｔ１ ２１０及びＢｕｒｓｔ２ ２１４のより正確な表示をもたらす。この正確度によって、読取り／書込みヘッドアセンブリのより良い位置決め、並びに対応するＳＮ比の増加及びビット誤差率の減少が可能になる。
【００２３】
図３を参照すると、本発明のいくつかの実施形態による改良されたサーボデータパターンを処理するために適合されたデータ処理システム３００のブロック図が示されている。データ処理システム３００は記憶媒体（図示せず）に格納された磁場３０５を感知する読取り／書込みヘッドアセンブリ３１０を含み、感知した情報を電気信号３１２に変換する。当技術分野で知られているように電気信号３１２はアナログ処理ブロック３１３に提供され、アナログ処理ブロック３１３の出力は信号を増幅して対応する増幅信号３１７を提供するプリアンプ３１５に提供される。アナログ−デジタル変換器３２０は増幅信号３１７を受信して、それぞれがサンプルクロック３２４によって制御される瞬間に対応している一連のデジタルサンプル３２２に変換する。デジタルサンプル３２２は、あらかじめ定義された周期的プリアンプルパターン（例えばプリアンブル２０４）を検出するために動作するプリアンブル検出器３３０に提供される。一旦検出されると、定義された周期的プリアンブルパターンは、当技術分野で知られている回復処理を使用してサンプルクロック３２４の位相／周波数を調整するために、クロック回復回路３３５によって使用される。
【００２４】
一旦プリアンブルが発見されると、サーボデータバッファ３２５はアナログ−デジタル変換器３２０から受信した一連のデジタルサンプル３２２の格納を開始する。さらに、デジタルサンプル３２２は、第１のＳＡＭパターン（例えばＳＡＭ１ ２０６）を検出するように設計されたＳＡＭ検出回路３４０、及び第２のＳＡＭパターン（例えばＳＡＭ２ ２１２）を検出するように設計されたＳＡＭ検出回路３４５に提供される。場合によっては、ＳＡＭ２ ２１２はＳＡＭ１ ２０６と同じパターンを有する。このような場合、ＳＡＭ検出回路３４０はＳＡＭ検出回路３４５と同一であってよい。他の場合では、ＳＡＭ２ ２１２のパターンはＳＡＭ１ ２０６のパターンと異なる。このような場合、ＳＡＭ検出回路３４０はＳＡＭ検出回路３４５と類似している場合があるが、２つの回路はＳＡＭ１ ２０６及びＳＡＭ２ ２１２に対応する異なるパターンの検出に対応できるように十分に異なっている。本発明の特定の実施形態では、ＳＡＭ検出回路３４０とＳＡＭ検出回路３４５は、ＳＡＭ１ ２０６とＳＡＭ２ ２１２の両方を表示及び識別できる単一の回路として実装される。ＳＡＭ１がＳＡＭ２と異なるこのような場合、１つのインターバルの間でのＳＡＭ１ ２０６の検出及び後続のインターバルの間でのＳＡＭ２ ２１２の検出に対応できるように、共通のＳＡＭ検出回路に選択可能比較レジスタが含まれ得る。
【００２５】
一旦第１のＳＡＭパターンが検出されると（例えばＳＡＭ１ ２０６）、第１のＳＡＭパターンの検出に対応する時間を表示する誤差計算回路３５０にＳＡＭ１場所信号３４２が提供される。その後第２のＳＡＭパターンが検出され（例えばＳＡＭ２ ２１２）、誤差計算回路３５０にＳＡＭ２場所信号３４７が提供される。同様に、ＳＡＭ２場所信号３４７は第２のＳＡＭパターンの検出に対応する時間を表示する。場合によっては、ＳＡＭ検出回路３４０及びＳＡＭ検出回路３４５はそれぞれ、参照ポイントからの時間周期の整数であるそれぞれのＳＡＭの場所信号を提供する。他の場合では、ＳＡＭ検出回路３４０及びＳＡＭ検出回路３４５が分数オフセットによって増大された参照ポイントからの時間周期の上述の整数をそれぞれ提供すると、正確度が向上される。整数ＳＡＭの場所及び分数ＳＡＭの場所を決定するためのある例示的な回路の動作を、以下で図４に関連して説明する。本明細書で提供される開示に基づいて、当業者は本発明の異なる実施形態によるＳＡＭ１の場所３４２及びＳＡＭ２の場所３４７を決定するために使用され得る種々の他の手法を理解するであろう。
【００２６】
図４は、本発明の異なる実施形態に関連して使用され得るＳＡＭの場所を決定するための処理を示すタイミング図４００である。特に、ＳＡＭに対応するパターンが受信される前の周期４１０で、ＳＡＭ検出回路３４５に含まれるＳＡＭ検出器によって提供される信号レベルは比較的低い。ＳＡＭパターン周期４２０の間に一旦ＳＡＭが検出されると、ＳＡＭ検出器によって提供される信号レベルが増加する。ＳＡＭパターン周期４２０の間、ＳＡＭ検出器からの信号は１回以上（例えば、ｔ（ｘ−１）、ｔ（ｘ）、及びｔ（ｘ＋１）の時）サンプリングされる。ＳＡＭの整数場所はＳＡＭ検出器からの信号が最高値を表す場所（すなわち参照ポイントからの時間周期）になるように定義される。正確度がより低い整数値だけが使用される場合、ＳＡＭの場所は単にＳＡＭ検出器からの信号の最高サンプル値に対応する時間である（例えば、ｔ（ｘ））。
【００２７】
場合によっては、より精製された分数ＳＡＭの場所値が決定され得る。このような手法は、以下の式による最高サンプル値及び最高サンプル値の両側の２つのサンプル値（例えば、ｔ（ｘ）に対応するサンプル（ｘ）、ｔ（ｘ−１）に対応するサンプル（ｘ−１）、及びｔ（ｘ＋１）に対応するサンプル（ｘ＋１））に基づいて、ＳＡＭ検出器からの信号の最大値の場所を計算することを含み得る。
【数１】
次いで、以下の式によって実際のＳＡＭの場所をもたらすために分数ＳＡＭの場所値を最高サンプル値（例えば、ｔ（ｘ））に対応する場所に追加することによって、ＳＡＭの場所が計算される。
ＳＡＭの場所＝ｔ（ｘ）＋φ
【００２８】
ＳＡＭ１の場所３４２及びＳＡＭ２の場所３４７は、補間オフセット３５２を生成するために誤差計算回路３５０によって結合されている。特に、以下の式で説明されるように、ＳＡＭ１の場所３４７とＳＡＭ２の場所３４２との間の差が計算されて、ＳＡＭ１の場所３４２とＳＡＭ２の場所３４７との間の知られている距離（すなわちＳＡＭ１ ２０６とＳＡＭ２ ２１２との間の知られている距離）で除算される。
【数２】
知られている距離はサーボデータが記憶媒体に書き込まれる時に定義され、ＳＡＭ１ ２０６とＳＡＭ２ ２１２との間のビット周期の予想数である。場合によっては、上述の式の正確度を向上させるために知られている距離ができる限り増加される（その結果ＳＡＭ２の場所３４７とＳＡＭ１の場所３４２との間の差に対応する増加をもたらす）。知られている距離の増加は、ＳＡＭ２ ２１２をＳＡＭ１ ２０６からさらに遠い上流に移動させることによって行われる。場合によっては、ＳＡＭ２はサーボデータ内の最後のバーストフィールド（例えば、Ｂｕｒｓｔ２ ２１４）の直前に置かれる。従って、例えば２つのバーストフィールドが採用されると、ＳＡＭ２ ２１２は第２のバーストフィールドに先行するサーボデータパターン内の位置に移動される。別の例として、４つのバーストフィールドが採用されると、ＳＡＭ２ ２１２は第４のバーストフィールドに先行するサーボデータパターン内の位置に移動される。この配置によって、ユーザデータ２１６の開始前に最後のバーストフィールド（例えば、Ｂｕｒｓｔ２ ２１４）の処理をさらに遅延させることなく、ＳＡＭ１とＳＡＭ２との間の距離を最大化できるようになる。本明細書で提供される開示に基づいて、当業者は処理能力を最大化するために使用され得るＳＡＭ１ ２０６及びＳＡＭ２ ２１２の他の配置を理解するであろう。例えば、場合によっては、ユーザデータ２１６の開始前に最後のバーストフィールドからのバースト情報の補間及び処理のための十分な時間を可能にするために、ＳＡＭ２ ２１２の後に適切なスペーサを有する最後のバーストフィールド（例えば、Ｂｕｒｓｔ２ ２１４）の後にＳＡＭ２ ２１２は移動される。
【００２９】
次いで補間回路３５５を使用して、サーボデータパターン内に含まれる２つ以上のバーストフィールド（例えば、Ｂｕｒｓｔ１ ２１０及びＢｕｒｓｔ２ ２１４）に対応するデータが補間される。特に、バースト情報がＳＡＭ１の場所３４２からのビット周期の知られている数に存在する。Ｂｕｒｓｔ１ ２１０及びＢｕｒｓｔ２ ２１４に対応する誤差訂正サンプルをもたらすために、ＳＡＭ１の場所３４２からのこの距離オフセットは計算された補間オフセットによって増分される。図５は、本発明のいくつかの実施形態によって使用され得るバースト情報を補間するための処理を示すタイミング図６００である。タイミング図６００には、時間増分に対応する一連のサンプルｔ（０）、ｔ（１）、ｔ（２）、ｔ（３）、ｔ（４）、ｔ（５）、及びｔ（６）が例示的な連続出力６１０に沿って示されている。この時間増分は、バースト情報に対応するＳＡＭ１の場所３４２からの定義された距離である。補間処理は、記号△によって識別される補間オフセット６２０によって転送されるそれぞれのサンプルを調整することを含む。このような処理は、以前に処理済みのプリアンブル（例えば、プリアンブル２０４）の処理後に残っているどのような位相誤差のための訂正ももたらす。図示の補間処理は例示的なものであり、本発明の異なる実施形態によって他の補間手法が使用され得る点に留意されたい。
【００３０】
次に図３に戻ると、バースト復調を実行するバースト復調回路３６０に、訂正されたバースト情報が提供されている。このようなバースト復調は当技術分野で知られているどのようなバースト復調でもよい。例えばサーボデータ内で２つのバーストフィールドが使用される場合、２つのバースト復調処理が使用され得る。別の例としてはサーボデータ内で４つのバーストフィールドが使用される場合、４つのバースト復調処理が使用され得る。バースト復調回路３６０は、磁場３０５が導出される記憶媒体（図示せず）に関連して読取り／書込みヘッドアセンブリ３１０を正確に配置するために使用され得る位置誤差信号３６５を提供する。
【００３１】
図６を参照すると、流れ図５００が本発明の１つ以上の実施形態による改良されたサーボデータパターンを処理するための方法を示している。流れ図５００に続いて、一連のデジタルサンプルが受信されて、あらかじめ定められた周期的プリアンブルパターンが一連のサンプル内に組み込まれているかどうかを決定するために引き続き照会される（ブロック５０５）。周期的プリアンブルパターンが検出されない場合（ブロック５０５）、プリアンブルパターンを検出するために比較する処理が続けられる。その他の場合は、あらかじめ定められた周期的プリアンブルが検出されると（ブロック５０５）、ＳＡＭパターンが発見されるかどうかを決定するために照会する処理が実行される（ブロック５１０）。プリアンブル検出は当技術分野で知られているどのようなプリアンブル検出処理も使用して実行され得る。さらに、プリアンブルパターンが処理されている間、一連のサンプルが導出される受信した情報のサンプリングを制御するために使用されるタイミング及び利得フィードバックが生成される点に留意されたい。一旦ＳＡＭが発見されると（ブロック５１０）、分数ＳＡＭ１の場所が計算される（ブロック５１５）。分数ＳＡＭ１の場所は以下の式によって計算され得る。
【数３】
上式で、サンプル（ｘ）は検出されたＳＡＭの実際の場所に最も対応しそうなサンプルに対応し、サンプル（ｘ−１）及びサンプル（ｘ＋１）はサンプル（ｘ）の両側のサンプルに対応し、ｔ（ｘ）はサンプル（ｘ）のサンプル時間に対応する。次いで、計算された分数ＳＡＭ１の場所が格納される（ブロック５２０）。
【００３２】
一旦第１のＳＡＭが処理されると（ブロック５１０〜５２０）、受信された一連のサンプルは後続のＳＡＭのために照会される（ブロック５２５）。場合によっては、後続のＳＡＭは第１のＳＡＭと同じパターンを有する。他の場合では、後続のＳＡＭは第１のＳＡＭと異なるパターンを有する。後続のＳＡＭが発見されると（ブロック５２５）、分数ＳＡＭ２の場所が計算される（ブロック５３０）。分数ＳＡＭ２の場所はブロック５１５に関連して上記で説明したものと同じ手法を使用して計算され得る。次いで、以下の式によって補間オフセットをもたらすために、分数ＳＡＭ２の場所から分数ＳＡＭ１の場所が減算され、ＳＡＭ１とＳＡＭ２との間の予想される又は知られている距離でその差が除算される（ブロック５３５）。
【数４】
知られている距離はサーボデータが記憶媒体に書き込まれる時に定義され、サーボデータパターン内のＳＡＭ１ ２０６とＳＡＭ２ ２１２との間のビット周期の予想数である。上述のように、場合によっては上述の式の正確度を向上させるために知られている距離ができる限り増加される。知られている距離の増加は、ＳＡＭ２ ２１２をＳＡＭ１ ２０６からさらに遠い上流に移動させることによって行われる。場合によっては、ＳＡＭ２はサーボデータ内の最後のバーストフィールド（例えば、Ｂｕｒｓｔ２ ２１４）の直前に置かれる。従って、例えば２つのバーストフィールドが採用されると、ＳＡＭ２ ２１２は第２のバーストフィールドに先行するサーボデータパターン内の位置に移動される。別の例として、４つのバーストフィールドが採用されると、ＳＡＭ２ ２１２は第４のバーストフィールドに先行するサーボデータパターン内の位置に移動される。この配置によって、ユーザデータ２１６の開始前に最後のバーストフィールド（例えば、Ｂｕｒｓｔ２ ２１４）の処理をさらに遅延させることなく、ＳＡＭ１とＳＡＭ２との間の距離を最大化できるようになる。本明細書で提供される開示に基づいて、当業者は処理能力を最大化するために使用され得るＳＡＭ１ ２０６及びＳＡＭ２ ２１２の他の配置を理解するであろう。例えば、場合によっては、ユーザデータ２１６の開始前に最後のバーストフィールドからのバースト情報の補間及び処理のための十分な時間を可能にするために、ＳＡＭ２ ２１２の後に適切なスペーサを有する最後のバーストフィールド（例えば、Ｂｕｒｓｔ２ ２１４）の後にＳＡＭ２ ２１２は移動される。
【００３３】
予想されるバースト情報の受信前のある時から、受信した一連のサンプルが格納される（ブロック５６０）。格納されたサンプルは、以前に受信したプリアンブルに基づいて調整された位相及び周波数を有するサンプリングクロックを使用してアナログ入力信号をサンプリングしているアナログ−デジタル変換器から受信される。第２のＳＡＭ以前に受信された１つ以上のバーストフィールドに対応する格納されたサンプルの一部が取り出されて、以前に計算された補間オフセットを使用して補間される（ブロック５４０）。この処理はプリアンブルを使用して同期後に残っているどのような位相オフセットのためにも訂正されたバースト情報をもたらす。
【００３４】
受信されたサンプルはさらに処理されて、最後の予想バーストが受信されたかどうかが決定される（ブロック５４５）。最後の予想バーストが受信されると（ブロック５４５）、最後のバーストに対応する一連のサンプルは、以前にバッファされたバースト情報を補間するために使用された同じ補間オフセットを使用して受信されたものとして補間される。この補間処理は、プリアンブルを使用して同期後に残っているどのような位相オフセットも説明するために訂正されたバースト情報の完全なセットをもたらす。この時点で、当技術分野で知られているどのような復調手法も使用してバースト復調を実行するバースト復調回路に訂正されたバースト情報が提供される。
【００３５】
結論として、本発明は記憶媒体にアクセスするための新規なシステム、装置、方法、及び配列を提供する。本発明の１つ以上の実施形態の詳細な説明を上述したが、当業者には本発明の趣旨と異ならずに様々な代替形態、改変形態、及び均等物が明らかであろう。例えば本発明の１つ以上の実施形態は、例えばテープ記録システム、光ディスクドライブ、無線システム、及びデジタル加入者回線システムなどの様々なデータ記憶システム及びデジタル通信システムに適用されてよい。従って、上記の説明は本発明の範囲を限定するものと理解されるべきではなく、本発明の範囲は添付の特許請求の範囲によって定義される。
【特許請求の範囲】
【請求項１】
記憶媒体に関連してヘッドの位置誤差を効率的に決定するためのシステムであって、
一連のデータを含む記憶媒体であって、前記一連のデータが第１の定義マーカ、及び前記第１の定義マーカから離れて配置される第２の定義マーカを含み、並びに前記一連のデータが位置決めデータをさらに含む記憶媒体、
前記第１の定義マーカを検出して前記第１の定義マーカの場所を確立するように動作可能である第１の検出回路、
前記第２の定義マーカを検出して前記第２の定義マーカの場所を確立するように動作可能である第２の検出回路、
誤差計算回路であって、前記第１の定義マーカの前記場所及び前記第２の定義マーカの前記場所に少なくとも部分的に基づいて補間オフセットを計算するように動作可能である誤差計算回路、並びに、
補間回路であって、前記位置決めデータを補間して補間された位置決めデータを提供するように動作可能である補間回路
を備えたシステム。
【請求項２】
請求項１に記載のシステムであって、
バースト復調回路であって、前記補間された位置決めデータに少なくとも部分的に基づいて位置誤差信号を生成するバースト復調回路をさらに備えたシステム。
【請求項３】
請求項１に記載のシステムであって、前記一連のデータがプリアンブルパターンを含むセクタデータであり、前記第１の定義マーカが第１のセクタアドレスマークであり、前記第２の定義マーカが第２のセクタアドレスマークであり、前記システムが、
一連のサンプルを作成するために周波数及び位相で動作しているサンプリングクロックを使用してアナログ入力をサンプリングするアナログ−デジタル変換器、並びに、
前記セクタデータ内の前記プリアンブルパターンを検出して、調整されたサンプリングクロックを作成するために前記プリアンブルパターンに基づいて前記周波数及び前記位相のうちの少なくとも１つを調整するように動作可能であるプリアンプル検出器及びクロック回復回路を含む信号受信回路をさらに含むシステム。
【請求項４】
請求項３に記載のシステムであって、前記補間オフセットが前記調整されたサンプリングクロック内の位相誤差を少なくとも部分的に補償するように動作可能であるシステム。
【請求項５】
請求項３に記載のシステムであって、前記位置決めデータが少なくとも第１のバーストパターン及び第２のバーストパターンを含み、前記第１のセクタアドレスマークが前記プリアンブルパターンの後及び前記第１のバーストパターンの前に配置され、並びに前記第２のセクタアドレスマークが前記第１のバーストパターンの後及び前記第２のバーストパターンの前に配置されるシステム。
【請求項６】
請求項５に記載のシステムであって、前記セクタデータがＧｒａｙコードを含み、並びに前記Ｇｒａｙコードが、前記第１のセクタアドレスマークの後及び前記第２のセクタアドレスマークの前に配置されるシステム。
【請求項７】
請求項１に記載のシステムであって、前記第１の検出回路及び前記第２の検出回路が同一であるシステム。
【請求項８】
請求項１に記載のシステムであって、前記第１の検出回路及び前記第２の検出回路が同じ回路を共有するシステム。
【請求項９】
請求項３に記載のシステムであって、前記第１の定義マーカの前記場所が、参照場所からの分数距離と整数距離との組合せを含むシステム。
【請求項１０】
位置誤差を効率的に決定するための方法であって、
一連のデータを含む記憶媒体を提供するステップであって、前記一連のデータが第１の定義マーカ、及び前記第１の定義マーカから離れて配置される第２の定義マーカを含み、並びに前記一連のデータが位置決めデータをさらに含む記憶媒体を提供するステップ、
前記一連のデータを受信するステップ、
前記第１の定義マーカを検出するステップ、
前記第１の定義マーカの第１の場所を識別するステップ、
前記第２の定義マーカを検出するステップ、
前記第２の定義マーカの第２の場所を識別するステップ、
前記第１の場所及び前記第２の場所に少なくとも部分的に基づいて補間オフセットを計算するステップ、
補間された位置決めデータを作成するために前記補間オフセットに基づいて前記位置決めデータを補間するステップ、並びに、
前記補間された位置決めデータを使用して位置誤差を決定するステップ
を備える方法。
【請求項１１】
請求項１０に記載の方法であって、前記一連のデータがプリアンブルパターンを含むセクタデータであり、前記第１の定義マーカが第１のセクタアドレスマークであり、前記第２の定義マーカが第２のセクタアドレスマークであり、並びに前記一連のデータを受信するステップが、
前記セクタデータを含むアナログ入力を受信するステップ、
前記セクタデータの少なくとも第１の場所を生成するために周波数及び位相で動作しているサンプリングクロックを使用して前記アナログ入力をサンプリングするステップ、
前記セクタデータ内の前記プリアンブルパターンを検出するステップ、
調整されたサンプリングクロックを作成するために前記プリアンブルパターンに基づいて前記周波数及び前記位相のうちの少なくとも１つを調整するステップ、並びに、
前記セクタデータの少なくとも第２の場所を生成するために前記調整されたサンプリングクロックを使用して前記アナログ入力をサンプリングするステップを含む方法。
【請求項１２】
請求項１１に記載の方法であって、前記補間オフセットが前記調整されたサンプリングクロック内の位相誤差を少なくとも部分的に補償するように動作可能である方法。
【請求項１３】
請求項１１に記載の方法であって、前記第１のセクタアドレスマークが前記第２のセクタアドレスマークと同じである方法。
【請求項１４】
請求項１１に記載の方法であって、前記位置決めデータが少なくとも第１のバーストパターン及び第２のバーストパターンを含み、前記第１のセクタアドレスマークが前記プリアンブルパターンの後及び前記第１のバーストパターンの前に配置され、並びに前記第２のセクタアドレスマークが前記第１のバーストパターンの後及び前記第２のバーストパターンの前に配置される方法。
【請求項１５】
請求項１４に記載の方法であって、前記セクタデータがＧｒａｙコードをさらに含み、並びに前記Ｇｒａｙコードが前記第１のセクタアドレスマークの後及び前記第２のセクタアドレスマークの前に配置される方法。
【請求項１６】
請求項１１に記載の方法であって、前記位置決めデータが少なくとも第１のバーストパターン、第２のバーストパターン、及び第３のバーストパターンを含み、前記第１のセクタアドレスマークが前記プリアンブルパターンの後及び前記第１のバーストパターンの前に配置され、並びに前記第２のセクタアドレスマークが前記第２のバーストパターンの後及び前記第３のバーストパターンの前に配置される方法。
【請求項１７】
請求項１１に記載の方法であって、前記セクタデータが第１のセクタデータであり、前記記憶媒体が同じプリアンブルパターン、第１のセクタアドレスマーク、及び第２のセクタアドレスマークを含む第２のセクタデータをさらに含む方法。
【請求項１８】
請求項１１に記載の方法であって、前記第１のセクタアドレスマークの前記第１の場所を識別するステップが第１の分数場所計算を実行するステップを含み、並びに前記第２のセクタアドレスマークの前記第２の場所を識別するステップが第２の分数場所計算を実行するステップを含む方法。
【請求項１９】
請求項１１に記載の方法であって、前記補間オフセットを計算するステップが前記第２の場所から前記第１の場所を減算するステップ及びその結果を距離で除算するステップを含む方法。
【請求項２０】
第１のセクタデータセットであって、プリアンブルパターン、第１のセクタアドレスマーク、第２のセクタアドレスマーク、第１のバーストパターン、及び第２のバーストパターンを含む第１のセクタデータセット、並びに、
第２のセクタデータセットであって、前記プリアンブルパターン、前記第１のセクタアドレスマーク、前記第２のセクタアドレスマーク、前記第１のバーストパターン、及び前記第２のバーストパターンを含む第２のセクタデータセットを備え、
前記第１のバーストパターンが前記第２のバーストパターンの前に配置され、前記第１のセクタアドレスマークが前記プリアンブルパターンの後に配置され、及び前記第２のセクタアドレスマークが前記第１のバーストパターンの後に配置される記憶媒体。
【請求項１】
記憶媒体に関連してヘッドの位置誤差を効率的に決定するためのシステムであって、
一連のデータを含む記憶媒体であって、前記一連のデータが第１の定義マーカ、及び前記第１の定義マーカから離れて配置される第２の定義マーカを含み、並びに前記一連のデータが位置決めデータをさらに含む記憶媒体、
前記第１の定義マーカを検出して前記第１の定義マーカの場所を確立するように動作可能である第１の検出回路、
前記第２の定義マーカを検出して前記第２の定義マーカの場所を確立するように動作可能である第２の検出回路、
誤差計算回路であって、前記第１の定義マーカの前記場所及び前記第２の定義マーカの前記場所に少なくとも部分的に基づいて補間オフセットを計算するように動作可能である誤差計算回路、並びに、
補間回路であって、前記位置決めデータを補間して補間された位置決めデータを提供するように動作可能である補間回路
を備えたシステム。
【請求項２】
請求項１に記載のシステムであって、
バースト復調回路であって、前記補間された位置決めデータに少なくとも部分的に基づいて位置誤差信号を生成するバースト復調回路をさらに備えたシステム。
【請求項３】
請求項１に記載のシステムであって、前記一連のデータがプリアンブルパターンを含むセクタデータであり、前記第１の定義マーカが第１のセクタアドレスマークであり、前記第２の定義マーカが第２のセクタアドレスマークであり、前記システムが、
一連のサンプルを作成するために周波数及び位相で動作しているサンプリングクロックを使用してアナログ入力をサンプリングするアナログ−デジタル変換器、並びに、
前記セクタデータ内の前記プリアンブルパターンを検出して、調整されたサンプリングクロックを作成するために前記プリアンブルパターンに基づいて前記周波数及び前記位相のうちの少なくとも１つを調整するように動作可能であるプリアンプル検出器及びクロック回復回路を含む信号受信回路をさらに含むシステム。
【請求項４】
請求項３に記載のシステムであって、前記補間オフセットが前記調整されたサンプリングクロック内の位相誤差を少なくとも部分的に補償するように動作可能であるシステム。
【請求項５】
請求項３に記載のシステムであって、前記位置決めデータが少なくとも第１のバーストパターン及び第２のバーストパターンを含み、前記第１のセクタアドレスマークが前記プリアンブルパターンの後及び前記第１のバーストパターンの前に配置され、並びに前記第２のセクタアドレスマークが前記第１のバーストパターンの後及び前記第２のバーストパターンの前に配置されるシステム。
【請求項６】
請求項５に記載のシステムであって、前記セクタデータがＧｒａｙコードを含み、並びに前記Ｇｒａｙコードが、前記第１のセクタアドレスマークの後及び前記第２のセクタアドレスマークの前に配置されるシステム。
【請求項７】
請求項１に記載のシステムであって、前記第１の検出回路及び前記第２の検出回路が同一であるシステム。
【請求項８】
請求項１に記載のシステムであって、前記第１の検出回路及び前記第２の検出回路が同じ回路を共有するシステム。
【請求項９】
請求項３に記載のシステムであって、前記第１の定義マーカの前記場所が、参照場所からの分数距離と整数距離との組合せを含むシステム。
【請求項１０】
位置誤差を効率的に決定するための方法であって、
一連のデータを含む記憶媒体を提供するステップであって、前記一連のデータが第１の定義マーカ、及び前記第１の定義マーカから離れて配置される第２の定義マーカを含み、並びに前記一連のデータが位置決めデータをさらに含む記憶媒体を提供するステップ、
前記一連のデータを受信するステップ、
前記第１の定義マーカを検出するステップ、
前記第１の定義マーカの第１の場所を識別するステップ、
前記第２の定義マーカを検出するステップ、
前記第２の定義マーカの第２の場所を識別するステップ、
前記第１の場所及び前記第２の場所に少なくとも部分的に基づいて補間オフセットを計算するステップ、
補間された位置決めデータを作成するために前記補間オフセットに基づいて前記位置決めデータを補間するステップ、並びに、
前記補間された位置決めデータを使用して位置誤差を決定するステップ
を備える方法。
【請求項１１】
請求項１０に記載の方法であって、前記一連のデータがプリアンブルパターンを含むセクタデータであり、前記第１の定義マーカが第１のセクタアドレスマークであり、前記第２の定義マーカが第２のセクタアドレスマークであり、並びに前記一連のデータを受信するステップが、
前記セクタデータを含むアナログ入力を受信するステップ、
前記セクタデータの少なくとも第１の場所を生成するために周波数及び位相で動作しているサンプリングクロックを使用して前記アナログ入力をサンプリングするステップ、
前記セクタデータ内の前記プリアンブルパターンを検出するステップ、
調整されたサンプリングクロックを作成するために前記プリアンブルパターンに基づいて前記周波数及び前記位相のうちの少なくとも１つを調整するステップ、並びに、
前記セクタデータの少なくとも第２の場所を生成するために前記調整されたサンプリングクロックを使用して前記アナログ入力をサンプリングするステップを含む方法。
【請求項１２】
請求項１１に記載の方法であって、前記補間オフセットが前記調整されたサンプリングクロック内の位相誤差を少なくとも部分的に補償するように動作可能である方法。
【請求項１３】
請求項１１に記載の方法であって、前記第１のセクタアドレスマークが前記第２のセクタアドレスマークと同じである方法。
【請求項１４】
請求項１１に記載の方法であって、前記位置決めデータが少なくとも第１のバーストパターン及び第２のバーストパターンを含み、前記第１のセクタアドレスマークが前記プリアンブルパターンの後及び前記第１のバーストパターンの前に配置され、並びに前記第２のセクタアドレスマークが前記第１のバーストパターンの後及び前記第２のバーストパターンの前に配置される方法。
【請求項１５】
請求項１４に記載の方法であって、前記セクタデータがＧｒａｙコードをさらに含み、並びに前記Ｇｒａｙコードが前記第１のセクタアドレスマークの後及び前記第２のセクタアドレスマークの前に配置される方法。
【請求項１６】
請求項１１に記載の方法であって、前記位置決めデータが少なくとも第１のバーストパターン、第２のバーストパターン、及び第３のバーストパターンを含み、前記第１のセクタアドレスマークが前記プリアンブルパターンの後及び前記第１のバーストパターンの前に配置され、並びに前記第２のセクタアドレスマークが前記第２のバーストパターンの後及び前記第３のバーストパターンの前に配置される方法。
【請求項１７】
請求項１１に記載の方法であって、前記セクタデータが第１のセクタデータであり、前記記憶媒体が同じプリアンブルパターン、第１のセクタアドレスマーク、及び第２のセクタアドレスマークを含む第２のセクタデータをさらに含む方法。
【請求項１８】
請求項１１に記載の方法であって、前記第１のセクタアドレスマークの前記第１の場所を識別するステップが第１の分数場所計算を実行するステップを含み、並びに前記第２のセクタアドレスマークの前記第２の場所を識別するステップが第２の分数場所計算を実行するステップを含む方法。
【請求項１９】
請求項１１に記載の方法であって、前記補間オフセットを計算するステップが前記第２の場所から前記第１の場所を減算するステップ及びその結果を距離で除算するステップを含む方法。
【請求項２０】
第１のセクタデータセットであって、プリアンブルパターン、第１のセクタアドレスマーク、第２のセクタアドレスマーク、第１のバーストパターン、及び第２のバーストパターンを含む第１のセクタデータセット、並びに、
第２のセクタデータセットであって、前記プリアンブルパターン、前記第１のセクタアドレスマーク、前記第２のセクタアドレスマーク、前記第１のバーストパターン、及び前記第２のバーストパターンを含む第２のセクタデータセットを備え、
前記第１のバーストパターンが前記第２のバーストパターンの前に配置され、前記第１のセクタアドレスマークが前記プリアンブルパターンの後に配置され、及び前記第２のセクタアドレスマークが前記第１のバーストパターンの後に配置される記憶媒体。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公表番号】特表２０１２−５０４２９８（Ｐ２０１２−５０４２９８Ａ）
【公表日】平成２４年２月１６日（２０１２．２．１６）
【国際特許分類】
【出願番号】特願２０１１−５２８９９７（Ｐ２０１１−５２８９９７）
【出願日】平成２０年９月２９日（２００８．９．２９）
【国際出願番号】ＰＣＴ／ＵＳ２００８／０７８０４７
【国際公開番号】ＷＯ２０１０／０３６２６９
【国際公開日】平成２２年４月１日（２０１０．４．１）
【出願人】（５００５８７０６７）アギア システムズ インコーポレーテッド (302)
【Ｆターム（参考）】
【公表日】平成２４年２月１６日（２０１２．２．１６）
【国際特許分類】
【出願日】平成２０年９月２９日（２００８．９．２９）
【国際出願番号】ＰＣＴ／ＵＳ２００８／０７８０４７
【国際公開番号】ＷＯ２０１０／０３６２６９
【国際公開日】平成２２年４月１日（２０１０．４．１）
【出願人】（５００５８７０６７）アギア システムズ インコーポレーテッド (302)
【Ｆターム（参考）】
[ Back to top ]