放射線検出器カード
【課題】半導体素子と電子部品との間の配線本数を低減できる放射線検出器カードを提供する。
【解決手段】放射線検出器カード１は、第１の電極と、第２の電極と、第２の電極に対向する第１の電極と第２の電極との間のピクセル領域１０ｂとを有する半導体素子１０と、第１の電極用配線とカードエッジ部２９とを有する基板２０とを備え、第２の電極の第２の電極用識別子と第１の電極の第１の電極用識別子とに基づいて、放射線２００が入射したピクセル領域１０ｂが特定され、第１の電極用配線が、一の半導体素子１０の一のピクセル領域１０ｂに対応する一の第１の電極用識別子に対応する一の第１の電極と、他の半導体素子１０の他のピクセル領域１０ｂに対応し、一の第１の電極用識別子と同一の第１の電極用識別子に対応する他の第１の電極とを接続する。
【解決手段】放射線検出器カード１は、第１の電極と、第２の電極と、第２の電極に対向する第１の電極と第２の電極との間のピクセル領域１０ｂとを有する半導体素子１０と、第１の電極用配線とカードエッジ部２９とを有する基板２０とを備え、第２の電極の第２の電極用識別子と第１の電極の第１の電極用識別子とに基づいて、放射線２００が入射したピクセル領域１０ｂが特定され、第１の電極用配線が、一の半導体素子１０の一のピクセル領域１０ｂに対応する一の第１の電極用識別子に対応する一の第１の電極と、他の半導体素子１０の他のピクセル領域１０ｂに対応し、一の第１の電極用識別子と同一の第１の電極用識別子に対応する他の第１の電極とを接続する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放射線検出器カードに関する。特に、本発明は、γ線、Ｘ線等の放射線を検出する放射線検出器カードに関する。
【背景技術】
【０００２】
従来、半導体素子と、半導体素子の一方の面に取り付けられたアノード電極と、半導体素子の他方の面に取り付けられたカソード電極と、一端側がアノード電極及びカソード電極のうち少なくとも一方の電極に接続され、他端側が電極からストレートに延びて当該電極からの信号を出力する信号線とを備える半導体放射線検出器が知られている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１０９２６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１に係る半導体放射線検出器は、半導体素子が搭載される実装基板の半導体素子の反対側に半導体素子からの信号を読み出す電子部品が設けられる。したがって、電子部品をより半導体素子の近傍に設け、かつ、半導体素子と電子部品との間の配線本数、及び電子部品点数を低減することについて、工夫の余地がある。
【０００５】
したがって、本発明の目的は、半導体素子と電子部品との間の配線本数を低減できる放射線検出器カードを提供することにある。
【課題を解決するための手段】
【０００６】
本発明は、上記目的を達成するため、一の面に設けられる複数の第１の電極と、一の面の反対側の面に設けられる第２の電極とを有し、第２の電極に対向する複数の第１の電極それぞれと第２の電極との間で放射線を検出可能な複数のピクセル領域を有する複数の半導体素子と、複数の第１の電極に電気的に接続する第１の電極用配線と、複数の半導体素子からの信号を外部の電気回路に供給するカードエッジ部とを有する基板とを備え、第２の電極が、複数の半導体素子ごとに第２の電極を識別する第２の電極用識別子に対応づけられ、複数の第１の電極が、複数の第１の電極のそれぞれを識別する第１の電極用識別子に対応づけられ、第１の電極用配線が、一の半導体素子の一のピクセル領域に対応する一の第１の電極用識別子に対応する一の第１の電極と、他の半導体素子の他のピクセル領域に対応し、一の第１の電極用識別子と同一の第１の電極用識別子に対応する他の第１の電極とを電気的に接続する放射線検出器カードが提供される。
【０００７】
また、上記放射線検出器カードにおいて、基板が、複数の第１の電極のそれぞれに電気的に接続する複数の素子接続部を含み、複数の半導体素子を搭載する素子搭載領域と、第２の電極に電気的に接続される第２の電極側電子部品が搭載される第２の電極側電子部品搭載部と、第２の電極側電子部品搭載部から離れた位置に設けられ、第１の電極に電気的に接続される第１の電極側電子部品が搭載される第１の電極側電子部品搭載部とを有し、第１の電極用配線が、複数の素子接続部と第１の電極側電子部品とを電気的に接続し、カードエッジ部が、第２の電極側電子部品、及び第１の電極側電子部品からの信号を外部の電気回路に供給するエッジパターンを含むこともできる。
【０００８】
また、上記放射線検出器カードにおいて、複数の半導体素子が、基板の一方の面及び他方の面に、基板を対称面として設けられ、第１の電極用配線が、基板の一方の面に設けられる一の第１の電極用配線と、正面視にて一の第１の電極用配線に重ならない部分を含んで他方の面に設けられる他の第１の電極用配線とを含むこともできる。
【０００９】
また、上記放射線検出器カードにおいて、エッジパターンが、高電圧がかかる高電圧用端子と、高電圧用端子より低い電圧がかかる複数の低電圧用端子とを含み、高電圧用端子と低電圧用端子との間の距離が、複数の低電圧用端子間の距離より大きくてもよい。
【００１０】
また、上記放射線検出器カードにおいて、基板の一方の面に設けられる一方の半導体素子の複数の第１の電極と、基板の他方の面の一方の半導体素子の対称の位置に設けられる他方の半導体素子の複数の第１の電極とが、基板に設けられるビアホールを介して電気的に接続されてもよい。
【００１１】
また、上記放射線検出器カードにおいて、外部の電気回路が、第２の電極からの信号と、複数の第１の電極の内の一の第１の電極からの信号とに基づいて、放射線が入射したピクセル領域を特定することもできる。
【発明の効果】
【００１２】
本発明に係る放射線検出器カードによれば、半導体素子と電子部品との間の配線本数を低減できる放射線検出器カードを提供することができる。
【図面の簡単な説明】
【００１３】
【図１Ａ】本発明の実施の形態に係る放射線検出器カードの斜視図である。
【図１Ｂ】本発明の実施の形態に係る放射線検出器カードが備える半導体素子の側面図である。
【図２】本発明の実施の形態に係る基板の正面図である。
【図３】（ａ）は本発明の実施の形態に係る放射線検出器カードのアノード用配線の基板正面からの配置の概要図であり、（ｂ）はアノード用配線の基板断面における配置の概要図であり、（ｃ）は基板に設けられるビアホール周辺部分の断面拡大図である。
【図４】本発明の実施の形態に係る放射線検出器カードからの信号の読み出しの概要図である。
【発明を実施するための形態】
【００１４】
［実施の形態］
図１Ａは、本発明の実施の形態に係る放射線検出器カードの斜視図の一例を示す。
【００１５】
（放射線検出器カード１の構成の概要）
本実施の形態に係る放射線検出器カード１は、カード型の形状を呈し、γ線、Ｘ線等の放射線２００を検出する放射線検出器カードである。図１Ａにおいて放射線２００は、紙面の上方から下方に沿って伝搬してくる。すなわち、放射線２００は、放射線検出器カード１の半導体素子１０からカードホルダ３０及びカードホルダ３１に向かう方向に沿って伝搬して放射線検出器カード１に入射する。そして、放射線検出器カード１は、半導体素子１０の側面（つまり、図１Ａの上方に面している面）において放射線２００が入射する。したがって、半導体素子１０の側面が放射線２００の入射面となっている。このように、半導体素子１０の側面を放射線２００の入射面とする放射線検出器カードを、本実施の形態ではエッジオン型の放射線検出器カードと称する。なお、放射線検出器カード１は、特定の方向（例えば、放射線検出器カード１に向かう方向）に沿って伝搬してくる放射線２００が通過する複数の開口を有するコリメータを介して放射線２００を検出する複数の放射線検出器カード１が並べられて構成される放射線検出装置用の放射線検出器カード１として用いることができる。
【００１６】
具体的に、放射線検出器カード１は、放射線２００を検出可能な一対の半導体素子１０と、複数の半導体素子１０を搭載する薄い基板２０と、一対の半導体素子１０の端から距離をおいた位置にて基板２０を挟み込むことにより基板２０を支持するカードホルダ３０及びカードホルダ３１とを備える。そして、一例として、一対の半導体素子１０が４組、基板２０を挟み込む位置において基板２０に固定される。すなわち、各組の一対の半導体素子１０は、基板２０の一方の面と他方の面とのそれぞれに基板２０を対称面として対称の位置に固定される。
【００１７】
また、基板２０はカードホルダ３０とカードホルダ３１とに挟み込まれて支持される。カードホルダ３０とカードホルダ３１とはそれぞれ同一形状を有して形成され、カードホルダ３０が有する溝付穴３４にカードホルダ３１が有する突起部３６が嵌め合うと共に、カードホルダ３１が有する溝付穴３４（図示しない）にカードホルダ３０が有する突起部３６（図示しない）が嵌め合うことにより基板２０を支持する。
【００１８】
また、弾性部材実装部３２ａは、複数の放射線検出器カード１を支持する放射線検出器立てに放射線検出器カード１が挿入された場合に、放射線検出器カード１を放射線検出器立てに押し付けて固定する板ばね等の弾性部材３２が設けられる部分である。なお、放射線検出器立てはカードエッジ部２９が挿入されるコネクタを有しており、放射線検出器カード１は、カードエッジ部２９がコネクタに挿入され、コネクタとカードエッジ部２９に設けられるエッジパターン２９ａとが電気的に接続することにより外部の電子部品（例えば、アンプＩＣやＦｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ（ＦＰＧＡ））等に接続される。
【００１９】
また、放射線検出器カード１は、一対の半導体素子１０の基板２０の反対側に、各半導体素子１０が有する電極と基板２０が有する複数の基板端子２２とのそれぞれを電気的に接続する配線パターンを有するフレキシブル基板（図示しない）を更に備える。フレキシブル基板は、一対の半導体素子１０の一方の半導体素子１０側、及び他方の半導体素子１０側の双方に設けられる（例えば、４組の一対の半導体素子１０の一方の半導体素子１０側のそれぞれと、他方の半導体素子１０側のそれぞれとの双方に、フレキシブル基板がそれぞれ設けられる）。そして、フレキシブル基板の複数の配線パターンの一端のそれぞれが、基板端子２２に電気的に接続する。
【００２０】
（半導体素子１０の詳細）
図１Ｂは、本発明の実施の形態に係る放射線検出器カードが備える半導体素子の側面図の概要を示す。
【００２１】
半導体素子１０は、化合物半導体から主として構成される。そして、半導体素子１０は、略直方体状若しくは平板状に形成される。また、半導体素子１０は、一の面に設けられる複数の第１の電極と、一の面の反対側の面に設けられる第２の電極とを有する。以下、本実施の形態では、第１の電極をアノード電極１００とし、第２の電極をカソード電極１１０として説明する。なお、第１の電極をカソード電極にし、第２の電極をアノード電極にすることもできる。
【００２２】
具体的に、半導体素子１０の放射線が入射する面に垂直な一の表面である素子表面に、複数の溝１０ａが設けられる。溝１０ａは、例えば、断面視にてＶ字形状を有して形成される。そして、半導体素子１０は、溝１０ａが設けられている面を基板２０側に向け、基板２０に固定される。この場合において、複数の溝１０ａの間の半導体素子１０の表面に設けられている表面電極であるアノード電極１００と、後述する基板２０の表面に設けられる素子接続部２６とが銀ペースト等の導電性接着材５０を介して接続される。これにより、半導体素子１０が基板２０に電気的に接続されると共に、機械的に固定される。
【００２３】
また、半導体素子１０は、カソード電極１１０に対向する複数のアノード電極１００のそれぞれとカソード電極１１０との間で放射線を検出可能な複数のピクセル領域１０ｂを有する。具体的に、放射線が入射する半導体素子１０の面であって、各溝１０ａから、溝１０ａが設けられている面の反対側の面への仮想的な垂線により区切られる領域、及び当該仮想的な垂線と半導体素子１０の短辺の端部とで区切られる領域がピクセル領域１０ｂである。半導体素子１０が、（ｎ−１）個の溝１０ａを有することによりｎ個のピクセル領域１０ｂが構成される（ただし、ｎは正の整数である。）。また、複数の溝１０ａ間の平坦な領域である複数の素子表面のそれぞれにアノード電極１００が設けられ、アノード電極１００が設けられている面の反対側の素子表面に裏面電極であるカソード電極１１０が設けられる。なお、複数のピクセル領域１０ｂのそれぞれが、放射線を検出する１つの画素（ピクセル）に対応する。これにより、一の半導体素子１０は、複数の画素を有することになる。
【００２４】
一例として、１つの放射線検出器カード１が８つの半導体素子１０（つまり、４組の一対の半導体素子１０）を備え、１つの半導体素子１０がそれぞれ８つのピクセル領域１０ｂを有する場合、１つの放射線検出器カード１は、６４ピクセルの解像度を有することになる。溝１０ａの数を増減させることにより、一の半導体素子１０のピクセル数を増減させることができる。
【００２５】
半導体素子１０を構成する化合物半導体としては、例えば、ＣｄＴｅを用いることができる。なお、γ線等の放射線を検出できる限り、半導体素子１０はＣｄＴｅ素子に限られない。例えば、半導体素子１０として、ＣｄＺｎＴｅ（ＣＺＴ）素子、ＨｇＩ２素子等の化合物半導体素子を用いることもできる。
【００２６】
（基板２０の詳細）
図２は、本発明の実施の形態に係る基板の正面の概要を示す。
【００２７】
基板２０は、半導体素子１０を搭載する素子搭載領域２８と、素子搭載領域２８が設けられる基板２０の一の辺側の対辺側に設けられ、外部の電気回路に接続可能なカードエッジ部２９とを有する。また、基板２０は、素子搭載領域２８とカードエッジ部２９との間に、半導体素子１０のカソード電極１１０に電気的に接続される第２の電極側電子部品としてのカソード側電子部品が搭載される第２の電極側電子部品搭載部としてのカソード側電子部品搭載部２５と、カソード側電子部品搭載部２５から離れた位置に設けられ、半導体素子１０のアノード電極１００に電気的に接続される第１の電極側電子部品としてのアノード側電子部品が搭載される第１の電極側電子部品搭載部としてのアノード側電子部品搭載部２７とを有する。カソード側電子部品、及びアノード側電子部品は、例えば、半導体素子１０からの信号が入力される抵抗、コンデンサ等の電子部品（図示しない）である。
【００２８】
素子搭載領域２８は、半導体素子１０が搭載される領域ごとに設定するか、あるいは複数の半導体素子１０が搭載される領域に設定することができる。図２の例では、複数の半導体素子１０ごとに正面視にて長方形状の素子搭載領域２８を設定した例を示す。複数の素子搭載領域２８を設定した場合、複数の素子搭載領域２８はそれぞれ、それぞれの短辺同士が隣接されて設けられる。
【００２９】
また、カードエッジ部２９は、カソード側電子部品、及びアノード側電子部品からの信号を外部の電気回路に供給する。具体的に、カードエッジ部２９は、素子搭載領域２８が設けられている側の辺の対辺側に、カードエッジ部２９の長手方向に沿って配列される複数のエッジパターン２９ａ、及びカードエッジ部２９の端部側に設けられるエッジパターン２９ｂを含んで設けられる。複数のエッジパターン２９ａ、及びエッジパターン２９ｂにより、カソード側電子部品、及びアノード側電子部品からの信号が外部の電気回路に供給される。なお、複数のエッジパターン２９ａ及びエッジパターン２９ｂはそれぞれ、正面視にて長方形状を有する。そして、複数のエッジパターン２９ａ及びエッジパターン２９ｂのそれぞれは、長手方向をカードエッジ部２９の長手方向に垂直な方向に向けて配列される。
【００３０】
そして、素子搭載領域２８には、半導体素子１０の複数のアノード電極１００のそれぞれに電気的に接続する複数の素子接続部２６が設けられる。素子接続部２６は、一例として、正面視にて長方形状を有する。そして、複数の素子接続部２６は、予め定められた間隔をおいて素子搭載領域２８の長手方向に沿って配列される。この場合において、複数の素子接続部２６はそれぞれ、素子接続部２６の長辺を素子搭載領域２８の長手方向に垂直な方向に向けて配列される。なお、当該予め定められた間隔は、半導体素子１０の基板２０側に設けられる複数のアノード電極１００の間隔に対応する。
【００３１】
複数の素子接続部２６のカードエッジ部２９側の端部はそれぞれ、複数の第１の電極用配線としてのアノード用配線２３のそれぞれに電気的に接続される。そして、複数のアノード用配線２３はそれぞれ、アノード側電子部品搭載部２７に搭載されているアノード側電子部品に電気的に接続される。これにより、半導体素子１０のアノード電極１００とアノード側電子部品搭載部２７のアノード側電子部品とは、アノード用配線２３により電気的に接続される。ここで、複数のアノード用配線２３は、素子搭載領域２８とアノード側電子部品搭載部２７との間に主として設けられ、素子搭載領域２８のカードエッジ部２９側の基板２０の表面を含む領域に配置される。一例として、複数のアノード用配線２３の主要部分は、素子搭載領域２８の長手方向に略平行な方向に伸びて形成される。
【００３２】
複数のエッジパターン２９ａは、カソード用配線２４を介し、アノード側電子部品搭載部２７に搭載されているアノード側電子部品、又はカソード側電子部品搭載部２５に搭載されているカソード側電子部品に電気的に接続される。アノード側電子部品に電気的に接続されるエッジパターン２９ａは、アノード電極からの電気信号を出力し、カソード側電子部品に電気的に接続されるエッジパターン２９ａは、カソード電極からの電気信号を出力する。なお、具体的に、カソード電極からの電気信号を出力するエッジパターン２９ａは、カソード側電子部品としてのコンデンサを介して基板端子２２に電気的に接続される。
【００３３】
また、エッジパターン２９ｂは、半導体素子１０に高電圧のバイアス電圧を加えるための高電圧用端子である。エッジパターン２９ｂは、カソード用配線２４を介し、カソード側電子部品搭載部２５に搭載されているカソード側電子部品に電気的に接続される。具体的に、エッジパターン２９ｂは、カソード側電子部品としての抵抗を介して基板端子２２のそれぞれに電気的に接続される。
【００３４】
ここで、基板２０は、カソード側電子部品搭載部２５の素子搭載領域２８側に、基板２０から突き出た形状（例えば、円柱状）を有する複数の基板端子２２を有する。基板端子２２と半導体素子１０のカソード電極１１０とがフレキシブル基板が有する配線パターン（図示しない）により電気的に接続される。これにより、半導体素子１０のカソード電極１１０とエッジパターン２９ａとが電気的に接続される。
【００３５】
また、高電圧用端子としてのエッジパターン２９ｂは、バイアス電圧より低い電圧の電気信号が流れる低電圧用端子としてのエッジパターン２９ａの端から離れた位置に設けられる。すなわち、エッジパターン２９ｂとエッジパターン２９ｂに最も近い位置のエッジパターン２９ａとの間の距離は、複数のエッジパターン２９ａ間の距離より大きく設定される。
【００３６】
更に、アノード側電子部品搭載部２７は、基板２０の長手方向に沿って、カソード側電子部品搭載部２５を挟む領域に設けられる。一例として、基板２０の正面視にて、カソード側電子部品搭載部２５の左端とカソード側電子部品搭載部２５の左方向に設けられるアノード側電子部品搭載部２７の右端との距離は「Ｌ１」であり、カソード側電子部品搭載部２５の右端とカソード側電子部品搭載部２５の右方向に設けられるアノード側電子部品搭載部２７の左端との距離は「Ｌ３」である。更に、カソード側電子部品搭載部２５の素子搭載領域２８側の端から、アノード用配線２３のカードエッジ部２９側の端までの距離は「Ｌ２」である。すなわち、高電圧がかかる電子部品が搭載されるカソード側電子部品搭載部２５と、アノード用配線２３及びアノード側電子部品搭載部２７との間には予め定められた距離が設けられる。
【００３７】
基板２０は、金属導体等の導電性材料からなる導電性薄膜（例えば、銅箔）が表面に形成された薄肉基板（例えば、ＦＲ４等のガラスエポキシ基板）を、ソルダーレジスト等の絶縁材料からなる絶縁層で挟んで可撓性を有して形成される。また、複数の素子接続部２６の表面には導電性を有する銀ペースト等の導電性接着材が設けられ、半導体素子１０のアノード電極１００が当該銀ペーストを介して素子接続部２６に電気的に接続される。なお、貫通孔３７は、カードホルダ３０及びカードホルダ３１がそれぞれ有する突起部３６が通る孔である。
【００３８】
（アノード用配線２３の配置の詳細）
図３の（ａ）は、本発明の実施の形態に係る放射線検出器カードのアノード用配線の基板正面からの配置の概要を示し、図３の（ｂ）は、アノード用配線の基板断面における配置の概要を示す。また、図３の（ｃ）は、基板に設けられるビアホール周辺部分の断面拡大図の一例を示す。
【００３９】
図３の（ａ）に示すように、アノード用配線２３は、基板２０の一方の面に設けられる第１のアノード用配線としてのアノード用配線２３ａと、基板２０の正面視にてアノード用配線２３ａに重ならない部分を含んで他方の面に設けられる第２のアノード用配線としてのアノード用配線２３ｂを含む。すなわち、図３の（ｂ）に示すように、アノード用配線２３ａの基板２０を挟んだ反対側には、アノード用配線２３ｂは配置されていない。これにより、アノード用配線２３ａとアノード用配線２３ｂとが基板２０を挟んで平行の位置に配置されないので、アノード用配線２３ａと基板２０とアノード用配線２３ｂとにより発生する静電容量を低減できる。
【００４０】
ここで、基板２０の一方の面に設けられる一方の半導体素子１０の複数のアノード電極１００と、基板２０の他方の面であって、一方の半導体素子の対称の位置に設けられる他方の半導体素子１０の複数のアノード電極１００とは、基板２０に設けられるビアホール２１０を介して電気的に接続される。例えば、図３の（ｃ）に示すように、基板２０は、基板２０に設けられたビアホール２１０を介し、基板２０の一方の面と他方の面とを導通させる導通部２１５と、導通部２１５と素子接続部２６とを電気的に接続する接続部２１２とを有する。そして、導通部２１５とアノード用配線２３とが電気的に接続される。
【００４１】
（信号の読み出し方法）
図４は、本発明の実施の形態に係る放射線検出器カードからの信号の読み出しの概要を示す。
【００４２】
まず、カソード電極１１０は、複数の半導体素子１０ごとにカソード電極１１０を一意に識別する第２の電極用識別子としてのカソード用識別子に対応づけられる。例えば、基板２０の一方の面に搭載されている複数の半導体素子１０のうち、基板２０の一端側に搭載されている半導体素子１０のカソード電極１１０にカソード用識別子として「０」を対応づける。そして、当該半導体素子１０の基板２０の反対側に設けられる半導体素子１０のカソード電極１１０にカソード用識別子として「１」を対応づける。同様に、全ての半導体素子１０のカソード電極１１０にカソード用識別子を対応づける。一例として、放射線検出器カード１が８つの半導体素子１０を備える場合、「０」から「７」のカソード用識別子が、各カソード電極１１０に対応づけられる。すなわち、半導体素子１０に複数のピクセル領域１０ｂが含まれている場合であっても、一の半導体素子１０のカソード電極１１０には、一のカソード用識別子が対応づけられる。
【００４３】
次に、半導体素子１０の複数のアノード電極１００は、複数のアノード電極１００のそれぞれを識別する第１の電極用識別子としてのアノード用識別子に対応づけられる。例えば、一の半導体素子１０が８つのピクセル領域１０ｂを有する場合、半導体素子１０の一端側のピクセル領域１０ｂにアノード用識別子として「８」が対応づけられる。そして、当該ピクセル領域１０ｂから離れる方向に沿って、各ピクセル領域１０ｂのそれぞれに各ピクセル領域１０ｂを一意に識別する「８」から「１５」のアノード用識別子が対応づけられる。
【００４４】
そして、カソード用識別子とアノード用識別子とに基づいて、放射線２００が入射したピクセル領域１０ｂが特定される。具体的には、外部の電気回路が、カソード電極１１０からの信号と、複数のアノード電極１００の内の一のアノード電極１００からの信号とに基づいて、放射線２００が入射したピクセル領域１０ｂを特定する。すなわち、あるピクセル領域１０ｂに放射線２００が入射した場合、放射線検出器カード１の外部の電気回路が当該ピクセル領域１０ｂに対応するカソード用識別子とアノード用識別子とを読み取ることにより、いずれの半導体素子１０のいずれのピクセル領域１０ｂに放射線２００が入射したかが特定される。例えば、外部の電気回路によりカソード用識別子として「０」が検出され、アノード用識別子として「１４」が検出された場合、カソード用識別子「０」に対応するカソード電極１１０を有する半導体素子１０のピクセル領域１０ｂであって、アノード用識別子「１４」に対応するアノード電極１００が設けられているピクセル領域１０ｂに放射線２００が入射したと外部の電気回路により判断される。
【００４５】
本実施の形態では、アノード用配線２３により、一の半導体素子１０の一のピクセル領域１０ｂに対応する一のアノード用識別子に対応する一のアノード電極１００と、他の半導体素子１０の他のピクセル領域１０ｂに対応し、一のアノード用識別子と同一のアノード用識別子に対応する他のアノード電極１００とが電気的に接続される。これにより、各半導体素子１０のピクセル領域１０ｂごとに個別のアノード用配線２３と個別のエッジパターン２９ａとを設けることを要しない。共通のアノード用識別子に対応づけられるアノード電極１００については、共通のアノード用配線２３で互いに電気的に接続され、共通のエッジパターン２９ａに電気的に接続されることになる。
【００４６】
（実施の形態の効果）
本発明の実施の形態に係る放射線検出器カード１は、複数のピクセル領域１０ｂのアノード電極１００に対応づけられるアノード用識別子が各半導体素子１０のピクセル領域１０ｂごとに共通化され、共通のアノード用識別子に対応づけられたアノード電極１００は、アノード用配線２３で互いに電気的に接続される。これにより、アノード用配線２３の本数を低減することができる。
【００４７】
例えば、放射線検出器カード１が８つの半導体素子１０を有し、各半導体素子１０が８つのピクセル領域１０ｂを含む場合、放射線検出器カード１は、６４個のピクセル領域１０ｂを有する。この場合、仮にピクセル領域１０ｂごとに配線を設ける場合、６４本のアノード用配線を設けることを要する。しかしながら、本実施の形態に係る放射線検出器カード１は、一つの半導体素子１０には一つのカソード電極１１０が設けられ、基板２０を介して対称に設けられる一対の半導体素子１０のピクセル領域１０ｂは、共通のアノード電極１００を有する。そして、一の半導体素子１０の一のピクセル領域１０ｂに対応する一のアノード用識別子に対応する一のアノード電極１００と、他の半導体素子１０の他のピクセル領域１０ｂに対応し、一のアノード用識別子と同一のアノード用識別子に対応する他のアノード電極１００とは電気的に接続される。これにより、放射線検出器カード１が６４個のピクセル領域１０ｂを有している場合であっても、基板２０には８本のカソード用配線２４と８本のアノード用配線２３を形成するだけでよく、形成する配線数を減らすことができる。
【００４８】
また、本実施の形態に係る放射線検出器カード１は、アノード用配線２３の本数を低減できるので、複数のピクセル領域１０ｂごとにアノード用配線２３を設け、それぞれにチップコンデンサ及びチップ抵抗等の電子部品を基板２０上に搭載することを要さない。したがって、本実施の形態に係る放射線検出器カード１においては、基板２０上に搭載する電子部品点数を低減することができることから基板２０の面積を増大させることを要さないので、放射線検出器カード１を小型化することが容易になる。
【００４９】
また、共通のアノード用識別子に対応づけられたアノード電極１００は、アノード用配線２３で互いに電気的に接続され、共通のエッジパターン２９ａに接続されるので、カードエッジ部２９に形成するエッジパターン２９ａの数を減らすことができる。したがって、放射線検出器カード１は、カードエッジ部２９を介して電気的に接続される外部の電子部品に出力する電気信号の数を減らすことができる。
【００５０】
以上、本発明の実施の形態を説明したが、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
【符号の説明】
【００５１】
１ 放射線検出器カード
１０ 半導体素子
１０ａ 溝
１０ｂ ピクセル領域
２０ 基板
２２ 基板端子
２３、２３ａ、２３ｂ アノード用配線
２４ カソード用配線
２５ カソード側電子部品搭載部
２６ 素子接続部
２７ アノード側電子部品搭載部
２８ 素子搭載領域
２９ カードエッジ部
２９ａ、２９ｂ エッジパターン
３０、３１ カードホルダ
３２ 弾性部材
３２ａ 弾性部材実装部
３４ 溝付穴
３６ 突起部
３７ 貫通孔
１００ アノード電極
１１０ カソード電極
２００ 放射線
２１０ ビアホール
２１２ 接続部
２１５ 導通部
【技術分野】
【０００１】
本発明は、放射線検出器カードに関する。特に、本発明は、γ線、Ｘ線等の放射線を検出する放射線検出器カードに関する。
【背景技術】
【０００２】
従来、半導体素子と、半導体素子の一方の面に取り付けられたアノード電極と、半導体素子の他方の面に取り付けられたカソード電極と、一端側がアノード電極及びカソード電極のうち少なくとも一方の電極に接続され、他端側が電極からストレートに延びて当該電極からの信号を出力する信号線とを備える半導体放射線検出器が知られている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１０９２６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１に係る半導体放射線検出器は、半導体素子が搭載される実装基板の半導体素子の反対側に半導体素子からの信号を読み出す電子部品が設けられる。したがって、電子部品をより半導体素子の近傍に設け、かつ、半導体素子と電子部品との間の配線本数、及び電子部品点数を低減することについて、工夫の余地がある。
【０００５】
したがって、本発明の目的は、半導体素子と電子部品との間の配線本数を低減できる放射線検出器カードを提供することにある。
【課題を解決するための手段】
【０００６】
本発明は、上記目的を達成するため、一の面に設けられる複数の第１の電極と、一の面の反対側の面に設けられる第２の電極とを有し、第２の電極に対向する複数の第１の電極それぞれと第２の電極との間で放射線を検出可能な複数のピクセル領域を有する複数の半導体素子と、複数の第１の電極に電気的に接続する第１の電極用配線と、複数の半導体素子からの信号を外部の電気回路に供給するカードエッジ部とを有する基板とを備え、第２の電極が、複数の半導体素子ごとに第２の電極を識別する第２の電極用識別子に対応づけられ、複数の第１の電極が、複数の第１の電極のそれぞれを識別する第１の電極用識別子に対応づけられ、第１の電極用配線が、一の半導体素子の一のピクセル領域に対応する一の第１の電極用識別子に対応する一の第１の電極と、他の半導体素子の他のピクセル領域に対応し、一の第１の電極用識別子と同一の第１の電極用識別子に対応する他の第１の電極とを電気的に接続する放射線検出器カードが提供される。
【０００７】
また、上記放射線検出器カードにおいて、基板が、複数の第１の電極のそれぞれに電気的に接続する複数の素子接続部を含み、複数の半導体素子を搭載する素子搭載領域と、第２の電極に電気的に接続される第２の電極側電子部品が搭載される第２の電極側電子部品搭載部と、第２の電極側電子部品搭載部から離れた位置に設けられ、第１の電極に電気的に接続される第１の電極側電子部品が搭載される第１の電極側電子部品搭載部とを有し、第１の電極用配線が、複数の素子接続部と第１の電極側電子部品とを電気的に接続し、カードエッジ部が、第２の電極側電子部品、及び第１の電極側電子部品からの信号を外部の電気回路に供給するエッジパターンを含むこともできる。
【０００８】
また、上記放射線検出器カードにおいて、複数の半導体素子が、基板の一方の面及び他方の面に、基板を対称面として設けられ、第１の電極用配線が、基板の一方の面に設けられる一の第１の電極用配線と、正面視にて一の第１の電極用配線に重ならない部分を含んで他方の面に設けられる他の第１の電極用配線とを含むこともできる。
【０００９】
また、上記放射線検出器カードにおいて、エッジパターンが、高電圧がかかる高電圧用端子と、高電圧用端子より低い電圧がかかる複数の低電圧用端子とを含み、高電圧用端子と低電圧用端子との間の距離が、複数の低電圧用端子間の距離より大きくてもよい。
【００１０】
また、上記放射線検出器カードにおいて、基板の一方の面に設けられる一方の半導体素子の複数の第１の電極と、基板の他方の面の一方の半導体素子の対称の位置に設けられる他方の半導体素子の複数の第１の電極とが、基板に設けられるビアホールを介して電気的に接続されてもよい。
【００１１】
また、上記放射線検出器カードにおいて、外部の電気回路が、第２の電極からの信号と、複数の第１の電極の内の一の第１の電極からの信号とに基づいて、放射線が入射したピクセル領域を特定することもできる。
【発明の効果】
【００１２】
本発明に係る放射線検出器カードによれば、半導体素子と電子部品との間の配線本数を低減できる放射線検出器カードを提供することができる。
【図面の簡単な説明】
【００１３】
【図１Ａ】本発明の実施の形態に係る放射線検出器カードの斜視図である。
【図１Ｂ】本発明の実施の形態に係る放射線検出器カードが備える半導体素子の側面図である。
【図２】本発明の実施の形態に係る基板の正面図である。
【図３】（ａ）は本発明の実施の形態に係る放射線検出器カードのアノード用配線の基板正面からの配置の概要図であり、（ｂ）はアノード用配線の基板断面における配置の概要図であり、（ｃ）は基板に設けられるビアホール周辺部分の断面拡大図である。
【図４】本発明の実施の形態に係る放射線検出器カードからの信号の読み出しの概要図である。
【発明を実施するための形態】
【００１４】
［実施の形態］
図１Ａは、本発明の実施の形態に係る放射線検出器カードの斜視図の一例を示す。
【００１５】
（放射線検出器カード１の構成の概要）
本実施の形態に係る放射線検出器カード１は、カード型の形状を呈し、γ線、Ｘ線等の放射線２００を検出する放射線検出器カードである。図１Ａにおいて放射線２００は、紙面の上方から下方に沿って伝搬してくる。すなわち、放射線２００は、放射線検出器カード１の半導体素子１０からカードホルダ３０及びカードホルダ３１に向かう方向に沿って伝搬して放射線検出器カード１に入射する。そして、放射線検出器カード１は、半導体素子１０の側面（つまり、図１Ａの上方に面している面）において放射線２００が入射する。したがって、半導体素子１０の側面が放射線２００の入射面となっている。このように、半導体素子１０の側面を放射線２００の入射面とする放射線検出器カードを、本実施の形態ではエッジオン型の放射線検出器カードと称する。なお、放射線検出器カード１は、特定の方向（例えば、放射線検出器カード１に向かう方向）に沿って伝搬してくる放射線２００が通過する複数の開口を有するコリメータを介して放射線２００を検出する複数の放射線検出器カード１が並べられて構成される放射線検出装置用の放射線検出器カード１として用いることができる。
【００１６】
具体的に、放射線検出器カード１は、放射線２００を検出可能な一対の半導体素子１０と、複数の半導体素子１０を搭載する薄い基板２０と、一対の半導体素子１０の端から距離をおいた位置にて基板２０を挟み込むことにより基板２０を支持するカードホルダ３０及びカードホルダ３１とを備える。そして、一例として、一対の半導体素子１０が４組、基板２０を挟み込む位置において基板２０に固定される。すなわち、各組の一対の半導体素子１０は、基板２０の一方の面と他方の面とのそれぞれに基板２０を対称面として対称の位置に固定される。
【００１７】
また、基板２０はカードホルダ３０とカードホルダ３１とに挟み込まれて支持される。カードホルダ３０とカードホルダ３１とはそれぞれ同一形状を有して形成され、カードホルダ３０が有する溝付穴３４にカードホルダ３１が有する突起部３６が嵌め合うと共に、カードホルダ３１が有する溝付穴３４（図示しない）にカードホルダ３０が有する突起部３６（図示しない）が嵌め合うことにより基板２０を支持する。
【００１８】
また、弾性部材実装部３２ａは、複数の放射線検出器カード１を支持する放射線検出器立てに放射線検出器カード１が挿入された場合に、放射線検出器カード１を放射線検出器立てに押し付けて固定する板ばね等の弾性部材３２が設けられる部分である。なお、放射線検出器立てはカードエッジ部２９が挿入されるコネクタを有しており、放射線検出器カード１は、カードエッジ部２９がコネクタに挿入され、コネクタとカードエッジ部２９に設けられるエッジパターン２９ａとが電気的に接続することにより外部の電子部品（例えば、アンプＩＣやＦｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ（ＦＰＧＡ））等に接続される。
【００１９】
また、放射線検出器カード１は、一対の半導体素子１０の基板２０の反対側に、各半導体素子１０が有する電極と基板２０が有する複数の基板端子２２とのそれぞれを電気的に接続する配線パターンを有するフレキシブル基板（図示しない）を更に備える。フレキシブル基板は、一対の半導体素子１０の一方の半導体素子１０側、及び他方の半導体素子１０側の双方に設けられる（例えば、４組の一対の半導体素子１０の一方の半導体素子１０側のそれぞれと、他方の半導体素子１０側のそれぞれとの双方に、フレキシブル基板がそれぞれ設けられる）。そして、フレキシブル基板の複数の配線パターンの一端のそれぞれが、基板端子２２に電気的に接続する。
【００２０】
（半導体素子１０の詳細）
図１Ｂは、本発明の実施の形態に係る放射線検出器カードが備える半導体素子の側面図の概要を示す。
【００２１】
半導体素子１０は、化合物半導体から主として構成される。そして、半導体素子１０は、略直方体状若しくは平板状に形成される。また、半導体素子１０は、一の面に設けられる複数の第１の電極と、一の面の反対側の面に設けられる第２の電極とを有する。以下、本実施の形態では、第１の電極をアノード電極１００とし、第２の電極をカソード電極１１０として説明する。なお、第１の電極をカソード電極にし、第２の電極をアノード電極にすることもできる。
【００２２】
具体的に、半導体素子１０の放射線が入射する面に垂直な一の表面である素子表面に、複数の溝１０ａが設けられる。溝１０ａは、例えば、断面視にてＶ字形状を有して形成される。そして、半導体素子１０は、溝１０ａが設けられている面を基板２０側に向け、基板２０に固定される。この場合において、複数の溝１０ａの間の半導体素子１０の表面に設けられている表面電極であるアノード電極１００と、後述する基板２０の表面に設けられる素子接続部２６とが銀ペースト等の導電性接着材５０を介して接続される。これにより、半導体素子１０が基板２０に電気的に接続されると共に、機械的に固定される。
【００２３】
また、半導体素子１０は、カソード電極１１０に対向する複数のアノード電極１００のそれぞれとカソード電極１１０との間で放射線を検出可能な複数のピクセル領域１０ｂを有する。具体的に、放射線が入射する半導体素子１０の面であって、各溝１０ａから、溝１０ａが設けられている面の反対側の面への仮想的な垂線により区切られる領域、及び当該仮想的な垂線と半導体素子１０の短辺の端部とで区切られる領域がピクセル領域１０ｂである。半導体素子１０が、（ｎ−１）個の溝１０ａを有することによりｎ個のピクセル領域１０ｂが構成される（ただし、ｎは正の整数である。）。また、複数の溝１０ａ間の平坦な領域である複数の素子表面のそれぞれにアノード電極１００が設けられ、アノード電極１００が設けられている面の反対側の素子表面に裏面電極であるカソード電極１１０が設けられる。なお、複数のピクセル領域１０ｂのそれぞれが、放射線を検出する１つの画素（ピクセル）に対応する。これにより、一の半導体素子１０は、複数の画素を有することになる。
【００２４】
一例として、１つの放射線検出器カード１が８つの半導体素子１０（つまり、４組の一対の半導体素子１０）を備え、１つの半導体素子１０がそれぞれ８つのピクセル領域１０ｂを有する場合、１つの放射線検出器カード１は、６４ピクセルの解像度を有することになる。溝１０ａの数を増減させることにより、一の半導体素子１０のピクセル数を増減させることができる。
【００２５】
半導体素子１０を構成する化合物半導体としては、例えば、ＣｄＴｅを用いることができる。なお、γ線等の放射線を検出できる限り、半導体素子１０はＣｄＴｅ素子に限られない。例えば、半導体素子１０として、ＣｄＺｎＴｅ（ＣＺＴ）素子、ＨｇＩ２素子等の化合物半導体素子を用いることもできる。
【００２６】
（基板２０の詳細）
図２は、本発明の実施の形態に係る基板の正面の概要を示す。
【００２７】
基板２０は、半導体素子１０を搭載する素子搭載領域２８と、素子搭載領域２８が設けられる基板２０の一の辺側の対辺側に設けられ、外部の電気回路に接続可能なカードエッジ部２９とを有する。また、基板２０は、素子搭載領域２８とカードエッジ部２９との間に、半導体素子１０のカソード電極１１０に電気的に接続される第２の電極側電子部品としてのカソード側電子部品が搭載される第２の電極側電子部品搭載部としてのカソード側電子部品搭載部２５と、カソード側電子部品搭載部２５から離れた位置に設けられ、半導体素子１０のアノード電極１００に電気的に接続される第１の電極側電子部品としてのアノード側電子部品が搭載される第１の電極側電子部品搭載部としてのアノード側電子部品搭載部２７とを有する。カソード側電子部品、及びアノード側電子部品は、例えば、半導体素子１０からの信号が入力される抵抗、コンデンサ等の電子部品（図示しない）である。
【００２８】
素子搭載領域２８は、半導体素子１０が搭載される領域ごとに設定するか、あるいは複数の半導体素子１０が搭載される領域に設定することができる。図２の例では、複数の半導体素子１０ごとに正面視にて長方形状の素子搭載領域２８を設定した例を示す。複数の素子搭載領域２８を設定した場合、複数の素子搭載領域２８はそれぞれ、それぞれの短辺同士が隣接されて設けられる。
【００２９】
また、カードエッジ部２９は、カソード側電子部品、及びアノード側電子部品からの信号を外部の電気回路に供給する。具体的に、カードエッジ部２９は、素子搭載領域２８が設けられている側の辺の対辺側に、カードエッジ部２９の長手方向に沿って配列される複数のエッジパターン２９ａ、及びカードエッジ部２９の端部側に設けられるエッジパターン２９ｂを含んで設けられる。複数のエッジパターン２９ａ、及びエッジパターン２９ｂにより、カソード側電子部品、及びアノード側電子部品からの信号が外部の電気回路に供給される。なお、複数のエッジパターン２９ａ及びエッジパターン２９ｂはそれぞれ、正面視にて長方形状を有する。そして、複数のエッジパターン２９ａ及びエッジパターン２９ｂのそれぞれは、長手方向をカードエッジ部２９の長手方向に垂直な方向に向けて配列される。
【００３０】
そして、素子搭載領域２８には、半導体素子１０の複数のアノード電極１００のそれぞれに電気的に接続する複数の素子接続部２６が設けられる。素子接続部２６は、一例として、正面視にて長方形状を有する。そして、複数の素子接続部２６は、予め定められた間隔をおいて素子搭載領域２８の長手方向に沿って配列される。この場合において、複数の素子接続部２６はそれぞれ、素子接続部２６の長辺を素子搭載領域２８の長手方向に垂直な方向に向けて配列される。なお、当該予め定められた間隔は、半導体素子１０の基板２０側に設けられる複数のアノード電極１００の間隔に対応する。
【００３１】
複数の素子接続部２６のカードエッジ部２９側の端部はそれぞれ、複数の第１の電極用配線としてのアノード用配線２３のそれぞれに電気的に接続される。そして、複数のアノード用配線２３はそれぞれ、アノード側電子部品搭載部２７に搭載されているアノード側電子部品に電気的に接続される。これにより、半導体素子１０のアノード電極１００とアノード側電子部品搭載部２７のアノード側電子部品とは、アノード用配線２３により電気的に接続される。ここで、複数のアノード用配線２３は、素子搭載領域２８とアノード側電子部品搭載部２７との間に主として設けられ、素子搭載領域２８のカードエッジ部２９側の基板２０の表面を含む領域に配置される。一例として、複数のアノード用配線２３の主要部分は、素子搭載領域２８の長手方向に略平行な方向に伸びて形成される。
【００３２】
複数のエッジパターン２９ａは、カソード用配線２４を介し、アノード側電子部品搭載部２７に搭載されているアノード側電子部品、又はカソード側電子部品搭載部２５に搭載されているカソード側電子部品に電気的に接続される。アノード側電子部品に電気的に接続されるエッジパターン２９ａは、アノード電極からの電気信号を出力し、カソード側電子部品に電気的に接続されるエッジパターン２９ａは、カソード電極からの電気信号を出力する。なお、具体的に、カソード電極からの電気信号を出力するエッジパターン２９ａは、カソード側電子部品としてのコンデンサを介して基板端子２２に電気的に接続される。
【００３３】
また、エッジパターン２９ｂは、半導体素子１０に高電圧のバイアス電圧を加えるための高電圧用端子である。エッジパターン２９ｂは、カソード用配線２４を介し、カソード側電子部品搭載部２５に搭載されているカソード側電子部品に電気的に接続される。具体的に、エッジパターン２９ｂは、カソード側電子部品としての抵抗を介して基板端子２２のそれぞれに電気的に接続される。
【００３４】
ここで、基板２０は、カソード側電子部品搭載部２５の素子搭載領域２８側に、基板２０から突き出た形状（例えば、円柱状）を有する複数の基板端子２２を有する。基板端子２２と半導体素子１０のカソード電極１１０とがフレキシブル基板が有する配線パターン（図示しない）により電気的に接続される。これにより、半導体素子１０のカソード電極１１０とエッジパターン２９ａとが電気的に接続される。
【００３５】
また、高電圧用端子としてのエッジパターン２９ｂは、バイアス電圧より低い電圧の電気信号が流れる低電圧用端子としてのエッジパターン２９ａの端から離れた位置に設けられる。すなわち、エッジパターン２９ｂとエッジパターン２９ｂに最も近い位置のエッジパターン２９ａとの間の距離は、複数のエッジパターン２９ａ間の距離より大きく設定される。
【００３６】
更に、アノード側電子部品搭載部２７は、基板２０の長手方向に沿って、カソード側電子部品搭載部２５を挟む領域に設けられる。一例として、基板２０の正面視にて、カソード側電子部品搭載部２５の左端とカソード側電子部品搭載部２５の左方向に設けられるアノード側電子部品搭載部２７の右端との距離は「Ｌ１」であり、カソード側電子部品搭載部２５の右端とカソード側電子部品搭載部２５の右方向に設けられるアノード側電子部品搭載部２７の左端との距離は「Ｌ３」である。更に、カソード側電子部品搭載部２５の素子搭載領域２８側の端から、アノード用配線２３のカードエッジ部２９側の端までの距離は「Ｌ２」である。すなわち、高電圧がかかる電子部品が搭載されるカソード側電子部品搭載部２５と、アノード用配線２３及びアノード側電子部品搭載部２７との間には予め定められた距離が設けられる。
【００３７】
基板２０は、金属導体等の導電性材料からなる導電性薄膜（例えば、銅箔）が表面に形成された薄肉基板（例えば、ＦＲ４等のガラスエポキシ基板）を、ソルダーレジスト等の絶縁材料からなる絶縁層で挟んで可撓性を有して形成される。また、複数の素子接続部２６の表面には導電性を有する銀ペースト等の導電性接着材が設けられ、半導体素子１０のアノード電極１００が当該銀ペーストを介して素子接続部２６に電気的に接続される。なお、貫通孔３７は、カードホルダ３０及びカードホルダ３１がそれぞれ有する突起部３６が通る孔である。
【００３８】
（アノード用配線２３の配置の詳細）
図３の（ａ）は、本発明の実施の形態に係る放射線検出器カードのアノード用配線の基板正面からの配置の概要を示し、図３の（ｂ）は、アノード用配線の基板断面における配置の概要を示す。また、図３の（ｃ）は、基板に設けられるビアホール周辺部分の断面拡大図の一例を示す。
【００３９】
図３の（ａ）に示すように、アノード用配線２３は、基板２０の一方の面に設けられる第１のアノード用配線としてのアノード用配線２３ａと、基板２０の正面視にてアノード用配線２３ａに重ならない部分を含んで他方の面に設けられる第２のアノード用配線としてのアノード用配線２３ｂを含む。すなわち、図３の（ｂ）に示すように、アノード用配線２３ａの基板２０を挟んだ反対側には、アノード用配線２３ｂは配置されていない。これにより、アノード用配線２３ａとアノード用配線２３ｂとが基板２０を挟んで平行の位置に配置されないので、アノード用配線２３ａと基板２０とアノード用配線２３ｂとにより発生する静電容量を低減できる。
【００４０】
ここで、基板２０の一方の面に設けられる一方の半導体素子１０の複数のアノード電極１００と、基板２０の他方の面であって、一方の半導体素子の対称の位置に設けられる他方の半導体素子１０の複数のアノード電極１００とは、基板２０に設けられるビアホール２１０を介して電気的に接続される。例えば、図３の（ｃ）に示すように、基板２０は、基板２０に設けられたビアホール２１０を介し、基板２０の一方の面と他方の面とを導通させる導通部２１５と、導通部２１５と素子接続部２６とを電気的に接続する接続部２１２とを有する。そして、導通部２１５とアノード用配線２３とが電気的に接続される。
【００４１】
（信号の読み出し方法）
図４は、本発明の実施の形態に係る放射線検出器カードからの信号の読み出しの概要を示す。
【００４２】
まず、カソード電極１１０は、複数の半導体素子１０ごとにカソード電極１１０を一意に識別する第２の電極用識別子としてのカソード用識別子に対応づけられる。例えば、基板２０の一方の面に搭載されている複数の半導体素子１０のうち、基板２０の一端側に搭載されている半導体素子１０のカソード電極１１０にカソード用識別子として「０」を対応づける。そして、当該半導体素子１０の基板２０の反対側に設けられる半導体素子１０のカソード電極１１０にカソード用識別子として「１」を対応づける。同様に、全ての半導体素子１０のカソード電極１１０にカソード用識別子を対応づける。一例として、放射線検出器カード１が８つの半導体素子１０を備える場合、「０」から「７」のカソード用識別子が、各カソード電極１１０に対応づけられる。すなわち、半導体素子１０に複数のピクセル領域１０ｂが含まれている場合であっても、一の半導体素子１０のカソード電極１１０には、一のカソード用識別子が対応づけられる。
【００４３】
次に、半導体素子１０の複数のアノード電極１００は、複数のアノード電極１００のそれぞれを識別する第１の電極用識別子としてのアノード用識別子に対応づけられる。例えば、一の半導体素子１０が８つのピクセル領域１０ｂを有する場合、半導体素子１０の一端側のピクセル領域１０ｂにアノード用識別子として「８」が対応づけられる。そして、当該ピクセル領域１０ｂから離れる方向に沿って、各ピクセル領域１０ｂのそれぞれに各ピクセル領域１０ｂを一意に識別する「８」から「１５」のアノード用識別子が対応づけられる。
【００４４】
そして、カソード用識別子とアノード用識別子とに基づいて、放射線２００が入射したピクセル領域１０ｂが特定される。具体的には、外部の電気回路が、カソード電極１１０からの信号と、複数のアノード電極１００の内の一のアノード電極１００からの信号とに基づいて、放射線２００が入射したピクセル領域１０ｂを特定する。すなわち、あるピクセル領域１０ｂに放射線２００が入射した場合、放射線検出器カード１の外部の電気回路が当該ピクセル領域１０ｂに対応するカソード用識別子とアノード用識別子とを読み取ることにより、いずれの半導体素子１０のいずれのピクセル領域１０ｂに放射線２００が入射したかが特定される。例えば、外部の電気回路によりカソード用識別子として「０」が検出され、アノード用識別子として「１４」が検出された場合、カソード用識別子「０」に対応するカソード電極１１０を有する半導体素子１０のピクセル領域１０ｂであって、アノード用識別子「１４」に対応するアノード電極１００が設けられているピクセル領域１０ｂに放射線２００が入射したと外部の電気回路により判断される。
【００４５】
本実施の形態では、アノード用配線２３により、一の半導体素子１０の一のピクセル領域１０ｂに対応する一のアノード用識別子に対応する一のアノード電極１００と、他の半導体素子１０の他のピクセル領域１０ｂに対応し、一のアノード用識別子と同一のアノード用識別子に対応する他のアノード電極１００とが電気的に接続される。これにより、各半導体素子１０のピクセル領域１０ｂごとに個別のアノード用配線２３と個別のエッジパターン２９ａとを設けることを要しない。共通のアノード用識別子に対応づけられるアノード電極１００については、共通のアノード用配線２３で互いに電気的に接続され、共通のエッジパターン２９ａに電気的に接続されることになる。
【００４６】
（実施の形態の効果）
本発明の実施の形態に係る放射線検出器カード１は、複数のピクセル領域１０ｂのアノード電極１００に対応づけられるアノード用識別子が各半導体素子１０のピクセル領域１０ｂごとに共通化され、共通のアノード用識別子に対応づけられたアノード電極１００は、アノード用配線２３で互いに電気的に接続される。これにより、アノード用配線２３の本数を低減することができる。
【００４７】
例えば、放射線検出器カード１が８つの半導体素子１０を有し、各半導体素子１０が８つのピクセル領域１０ｂを含む場合、放射線検出器カード１は、６４個のピクセル領域１０ｂを有する。この場合、仮にピクセル領域１０ｂごとに配線を設ける場合、６４本のアノード用配線を設けることを要する。しかしながら、本実施の形態に係る放射線検出器カード１は、一つの半導体素子１０には一つのカソード電極１１０が設けられ、基板２０を介して対称に設けられる一対の半導体素子１０のピクセル領域１０ｂは、共通のアノード電極１００を有する。そして、一の半導体素子１０の一のピクセル領域１０ｂに対応する一のアノード用識別子に対応する一のアノード電極１００と、他の半導体素子１０の他のピクセル領域１０ｂに対応し、一のアノード用識別子と同一のアノード用識別子に対応する他のアノード電極１００とは電気的に接続される。これにより、放射線検出器カード１が６４個のピクセル領域１０ｂを有している場合であっても、基板２０には８本のカソード用配線２４と８本のアノード用配線２３を形成するだけでよく、形成する配線数を減らすことができる。
【００４８】
また、本実施の形態に係る放射線検出器カード１は、アノード用配線２３の本数を低減できるので、複数のピクセル領域１０ｂごとにアノード用配線２３を設け、それぞれにチップコンデンサ及びチップ抵抗等の電子部品を基板２０上に搭載することを要さない。したがって、本実施の形態に係る放射線検出器カード１においては、基板２０上に搭載する電子部品点数を低減することができることから基板２０の面積を増大させることを要さないので、放射線検出器カード１を小型化することが容易になる。
【００４９】
また、共通のアノード用識別子に対応づけられたアノード電極１００は、アノード用配線２３で互いに電気的に接続され、共通のエッジパターン２９ａに接続されるので、カードエッジ部２９に形成するエッジパターン２９ａの数を減らすことができる。したがって、放射線検出器カード１は、カードエッジ部２９を介して電気的に接続される外部の電子部品に出力する電気信号の数を減らすことができる。
【００５０】
以上、本発明の実施の形態を説明したが、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
【符号の説明】
【００５１】
１ 放射線検出器カード
１０ 半導体素子
１０ａ 溝
１０ｂ ピクセル領域
２０ 基板
２２ 基板端子
２３、２３ａ、２３ｂ アノード用配線
２４ カソード用配線
２５ カソード側電子部品搭載部
２６ 素子接続部
２７ アノード側電子部品搭載部
２８ 素子搭載領域
２９ カードエッジ部
２９ａ、２９ｂ エッジパターン
３０、３１ カードホルダ
３２ 弾性部材
３２ａ 弾性部材実装部
３４ 溝付穴
３６ 突起部
３７ 貫通孔
１００ アノード電極
１１０ カソード電極
２００ 放射線
２１０ ビアホール
２１２ 接続部
２１５ 導通部
【特許請求の範囲】
【請求項１】
一の面に設けられる複数の第１の電極と、前記一の面の反対側の面に設けられる第２の電極とを有し、前記第２の電極に対向する前記複数の第１の電極それぞれと前記第２の電極との間で放射線を検出可能な複数のピクセル領域を有する複数の半導体素子と、
前記複数の第１の電極に電気的に接続する第１の電極用配線と、前記複数の半導体素子からの信号を外部の電気回路に供給するカードエッジ部とを有する基板と
を備え、
前記第２の電極が、前記複数の半導体素子ごとに前記第２の電極を識別する第２の電極用識別子に対応づけられ、
前記複数の第１の電極が、前記複数の第１の電極のそれぞれを識別する第１の電極用識別子に対応づけられ、
前記第１の電極用配線が、一の半導体素子の一のピクセル領域に対応する一の第１の電極用識別子に対応する一の第１の電極と、他の半導体素子の他のピクセル領域に対応し、前記一の第１の電極用識別子と同一の第１の電極用識別子に対応する他の第１の電極とを電気的に接続する放射線検出器カード。
【請求項２】
前記基板が、前記複数の第１の電極のそれぞれに電気的に接続する複数の素子接続部を含み、前記複数の半導体素子を搭載する素子搭載領域と、前記第２の電極に電気的に接続される第２の電極側電子部品が搭載される第２の電極側電子部品搭載部と、前記第２の電極側電子部品搭載部から離れた位置に設けられ、前記第１の電極に電気的に接続される第１の電極側電子部品が搭載される第１の電極側電子部品搭載部とを有し、
前記第１の電極用配線が、前記複数の素子接続部と前記第１の電極側電子部品とを電気的に接続し、
前記カードエッジ部が、前記第２の電極側電子部品、及び前記第１の電極側電子部品からの信号を前記外部の電気回路に供給するエッジパターンを含む請求項１に記載の放射線検出器カード。
【請求項３】
前記複数の半導体素子が、前記基板の一方の面及び他方の面に、前記基板を対称面として設けられ、
前記第１の電極用配線が、前記基板の一方の面に設けられる一の第１の電極用配線と、正面視にて前記一の第１の電極用配線に重ならない部分を含んで他方の面に設けられる他の第１の電極用配線とを含む請求項２に記載の放射線検出器カード。
【請求項４】
前記エッジパターンが、高電圧がかかる高電圧用端子と、前記高電圧用端子より低い電圧がかかる複数の低電圧用端子とを含み、
前記高電圧用端子と前記低電圧用端子との間の距離が、前記複数の低電圧用端子間の距離より大きい請求項３に記載の放射線検出器カード。
【請求項５】
前記基板の一方の面に設けられる一方の半導体素子の複数の第１の電極と、前記基板の他方の面の前記一方の半導体素子の対称の位置に設けられる他方の半導体素子の複数の第１の電極とが、前記基板に設けられるビアホールを介して電気的に接続される請求項４に記載の放射線検出器カード。
【請求項６】
前記外部の電気回路が、前記第２の電極からの信号と、前記複数の第１の電極の内の一の第１の電極からの信号とに基づいて、放射線が入射したピクセル領域を特定する請求項５に記載の放射線検出器カード。
【請求項１】
一の面に設けられる複数の第１の電極と、前記一の面の反対側の面に設けられる第２の電極とを有し、前記第２の電極に対向する前記複数の第１の電極それぞれと前記第２の電極との間で放射線を検出可能な複数のピクセル領域を有する複数の半導体素子と、
前記複数の第１の電極に電気的に接続する第１の電極用配線と、前記複数の半導体素子からの信号を外部の電気回路に供給するカードエッジ部とを有する基板と
を備え、
前記第２の電極が、前記複数の半導体素子ごとに前記第２の電極を識別する第２の電極用識別子に対応づけられ、
前記複数の第１の電極が、前記複数の第１の電極のそれぞれを識別する第１の電極用識別子に対応づけられ、
前記第１の電極用配線が、一の半導体素子の一のピクセル領域に対応する一の第１の電極用識別子に対応する一の第１の電極と、他の半導体素子の他のピクセル領域に対応し、前記一の第１の電極用識別子と同一の第１の電極用識別子に対応する他の第１の電極とを電気的に接続する放射線検出器カード。
【請求項２】
前記基板が、前記複数の第１の電極のそれぞれに電気的に接続する複数の素子接続部を含み、前記複数の半導体素子を搭載する素子搭載領域と、前記第２の電極に電気的に接続される第２の電極側電子部品が搭載される第２の電極側電子部品搭載部と、前記第２の電極側電子部品搭載部から離れた位置に設けられ、前記第１の電極に電気的に接続される第１の電極側電子部品が搭載される第１の電極側電子部品搭載部とを有し、
前記第１の電極用配線が、前記複数の素子接続部と前記第１の電極側電子部品とを電気的に接続し、
前記カードエッジ部が、前記第２の電極側電子部品、及び前記第１の電極側電子部品からの信号を前記外部の電気回路に供給するエッジパターンを含む請求項１に記載の放射線検出器カード。
【請求項３】
前記複数の半導体素子が、前記基板の一方の面及び他方の面に、前記基板を対称面として設けられ、
前記第１の電極用配線が、前記基板の一方の面に設けられる一の第１の電極用配線と、正面視にて前記一の第１の電極用配線に重ならない部分を含んで他方の面に設けられる他の第１の電極用配線とを含む請求項２に記載の放射線検出器カード。
【請求項４】
前記エッジパターンが、高電圧がかかる高電圧用端子と、前記高電圧用端子より低い電圧がかかる複数の低電圧用端子とを含み、
前記高電圧用端子と前記低電圧用端子との間の距離が、前記複数の低電圧用端子間の距離より大きい請求項３に記載の放射線検出器カード。
【請求項５】
前記基板の一方の面に設けられる一方の半導体素子の複数の第１の電極と、前記基板の他方の面の前記一方の半導体素子の対称の位置に設けられる他方の半導体素子の複数の第１の電極とが、前記基板に設けられるビアホールを介して電気的に接続される請求項４に記載の放射線検出器カード。
【請求項６】
前記外部の電気回路が、前記第２の電極からの信号と、前記複数の第１の電極の内の一の第１の電極からの信号とに基づいて、放射線が入射したピクセル領域を特定する請求項５に記載の放射線検出器カード。
【図１Ａ】
【図１Ｂ】
【図２】
【図３】
【図４】
【図１Ｂ】
【図２】
【図３】
【図４】
【公開番号】特開２０１２−３２２１３（Ｐ２０１２−３２２１３Ａ）
【公開日】平成２４年２月１６日（２０１２．２．１６）
【国際特許分類】
【出願番号】特願２０１０−１７０３７０（Ｐ２０１０−１７０３７０）
【出願日】平成２２年７月２９日（２０１０．７．２９）
【出願人】（５０９１８９４４４）日立コンシューマエレクトロニクス株式会社 (998)
【Ｆターム（参考）】
【公開日】平成２４年２月１６日（２０１２．２．１６）
【国際特許分類】
【出願日】平成２２年７月２９日（２０１０．７．２９）
【出願人】（５０９１８９４４４）日立コンシューマエレクトロニクス株式会社 (998)
【Ｆターム（参考）】
[ Back to top ]