映像信号処理装置
【課題】映像表示装置の製造コストを削減するとともに使い勝手を改善し、画角ズレをより確実に防止する。
【解決手段】映像信号処理装置１０１は、Ａ／Ｄ変換部１０４から出力されたデジタル映像信号により示される映像の入力水平全画素数及び入力水平有効画素数を取得する画素情報取得部１０８と、画素情報取得部１０８から前記入力水平全画素数及び入力水平有効画素数を受け、前記入力水平全画素数のうち前記入力水平有効画素数が占める割合に基づいて、所定の出力水平有効画素数を確保するために必要な出力水平全画素数を算出するＰＬＬ制御部１０９と、ＰＬＬ制御部１０９により算出された出力水平全画素数に基づいて、Ａ／Ｄ変換部１０４によるＡ／Ｄ変換及びスキャン変換部１０５によるスキャン変換に用いるサンプリングクロックを生成するＰＬＬ部１１０を備える。
【解決手段】映像信号処理装置１０１は、Ａ／Ｄ変換部１０４から出力されたデジタル映像信号により示される映像の入力水平全画素数及び入力水平有効画素数を取得する画素情報取得部１０８と、画素情報取得部１０８から前記入力水平全画素数及び入力水平有効画素数を受け、前記入力水平全画素数のうち前記入力水平有効画素数が占める割合に基づいて、所定の出力水平有効画素数を確保するために必要な出力水平全画素数を算出するＰＬＬ制御部１０９と、ＰＬＬ制御部１０９により算出された出力水平全画素数に基づいて、Ａ／Ｄ変換部１０４によるＡ／Ｄ変換及びスキャン変換部１０５によるスキャン変換に用いるサンプリングクロックを生成するＰＬＬ部１１０を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力映像信号に対してＡ／Ｄ変換及びスキャン変換を行う映像信号処理装置に関するものである。
【背景技術】
【０００２】
特許文献１に開示された映像表示装置は、入力映像信号に対してＡ／Ｄ変換を行うＡ／Ｄ変換回路と、このＡ／Ｄ変換回路の出力に対して解像度の変換を行うスキャン変換回路と、入力映像信号の水平同期信号及び垂直同期信号から水平周波数及び垂直周波数を検出する制御回路と、水平周波数及び垂直周波数の組合せと画角調整データとの対応を記憶するメモリ装置とを備えている。画角調整データは、サンプリングクロックの周波数調整や、スキャン変換の拡大率設定等のためのデータである。この映像表示装置は、制御回路により検出した水平周波数及び垂直周波数の１通りの組合せと対応付けて複数種類の画角調整データがメモリ装置に記憶されている場合、その複数種類の画角調整データを表示媒体に表示する。この表示を認識したユーザーは、いずれか１つの画角調整データを選択し、リモコンを介して映像表示装置に送信する。映像表示装置は、送信された画角調整データを入力映像信号の画角調整データとみなして、上記Ａ／Ｄ変換回路及びスキャン変換回路で用いられるサンプリングクロックを決定する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１８４４１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、上記特許文献１では、メモリ装置により記憶される画角調整データのデータ量が大きいので、大容量のメモリ装置を設ける必要がある。また、複数種類の画角調整データを表示媒体に表示させる表示手段や、画角調整データをリモコンから受信する受信手段を設ける必要がある。したがって、メモリ装置、表示手段、及び受信手段を設けることにより、製造コストの増大を招いていた。
【０００５】
また、画角ズレを防止するためには、ユーザーが適切な画角調整データを選択してリモコンにより送信する必要があり、使い勝手が悪かった。また、ユーザーが不適切な画角調整データを選択すると、画角ズレが生じるおそれがあった。
【０００６】
本発明は、上記の点に鑑み、映像表示装置の製造コストを削減するとともに使い勝手を改善し、かつ画角ズレをより確実に防止することを目的とする。
【課題を解決するための手段】
【０００７】
上記の課題を解決するため、本発明の一態様は、入力映像信号に対してＡ／Ｄ変換を行ってデジタル映像信号を出力するＡ／Ｄ変換部と、前記Ａ／Ｄ変換部から出力されたデジタル映像信号を、所定の出力水平有効画素数を有する映像のデジタル映像信号に変換するスキャン変換を行うスキャン変換部と、水平同期信号の水平周波数を特定するＨＶ特定部と、前記Ａ／Ｄ変換部から出力されたデジタル映像信号に基づいて、当該デジタル映像信号により示される映像の入力水平全画素数及び入力水平有効画素数を取得する画素情報取得部と、前記画素情報取得部から前記入力水平全画素数及び入力水平有効画素数を受け、前記入力水平全画素数のうち前記入力水平有効画素数が占める割合に基づいて、前記所定の出力水平有効画素数を確保するために必要な出力水平全画素数を算出するＰＬＬ制御部と、前記ＰＬＬ制御部により算出された出力水平全画素数と前記ＨＶ特定部により特定された水平周波数とに基づく周波数のクロックを、前記Ａ／Ｄ変換部によるＡ／Ｄ変換及び前記スキャン変換部によるスキャン変換に用いるサンプリングクロックとして生成するＰＬＬ部とを備えていることを特徴とする。
【０００８】
この態様によると、画素情報取得部により実際に取得された入力水平全画素数及び入力水平有効画素数に基づいて、Ａ／Ｄ変換及びスキャン変換に用いるサンプリングクロックが生成されるので、水平周波数及び垂直周波数の組合せと対応付けてサンプリングクロックの周波数調整のためのデータをメモリ装置に記憶させる必要がない。したがって、メモリ装置の容量を削減することにより製造コストを削減できる。
【０００９】
また、サンプリングクロックが自動的に一意に生成され、ユーザーが画角調整データを選択してリモコンによって送信しなくてもよいので、使い勝手を改善できる。また、前記表示手段や受信手段を設ける必要もないので、製造コストをさらに削減できる。さらに、画角調整データの誤った選択による画角ズレが発生しないので、画角ズレをより確実に防止できる。
【発明の効果】
【００１０】
本発明により、映像表示装置の製造コストを削減できるとともに使い勝手を改善し、画角ズレをより確実に防止できる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態１に係る映像信号処理装置を備えた映像表示装置の構成を示すブロック図である。
【図２】本発明の実施形態１に係る画素情報取得部内の信号を示すタイミングチャートである。
【図３】本発明の実施形態１に係る映像信号処理装置の動作を示すフローチャートである。
【図４】本発明の実施形態１に係る補正前及び補正後の映像を示す説明図である。
【図５】本発明の実施形態１に係るサイドパネル表示時の映像を例示する説明図である。
【図６】本発明の実施形態２に係る図１相当図である。
【図７】本発明の実施形態２に係る図３相当図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態について、図面を参照して説明する。
【００１３】
（実施形態１）
図１は、映像表示装置１００を示す。この映像表示装置１００は、本発明の実施形態１に係る映像信号処理装置１０１、及び表示装置１０２を備えている。
【００１４】
映像信号処理装置１０１は、映像入力部１０３、Ａ／Ｄ変換部１０４、スキャン変換部１０５、ＨＶ入力部１０６、ＨＶ特定部１０７、画素情報取得部１０８、ＰＬＬ制御部１０９、ＰＬＬ部１１０、スキャン制御部１１１、及び信号制御部１１２を備えている。
【００１５】
映像入力部１０３には、入力映像信号が映像信号処理装置１０１の外部から入力される。
【００１６】
Ａ／Ｄ変換部１０４は、映像入力部１０３に入力された入力映像信号に対してＡ／Ｄ変換を行ってデジタル映像信号を出力する。
【００１７】
スキャン変換部１０５は、Ａ／Ｄ変換部１０４により出力されたデジタル映像信号を、所望の解像度（出力水平有効画素数、出力垂直有効画素数）を有する映像のデジタル映像信号に変換するスキャン変換を行い、スキャン変換後のデジタル映像信号を表示用映像信号として出力する。表示用映像信号の解像度は、例えば、６４０ドットｘ４８０ライン、８００ドットｘ６００ライン、１０２４ドットｘ７６８ライン、１２８０ドットｘ１０２４ライン等に設定される。スキャン変換部１０５によるスキャン変換は、後述するスキャン制御部１１１により設定される入力水平有効画素数、入力水平全画素数、及び水平ブランキング画素数と、後述する信号制御部１１２により設定される入力垂直有効画素数、入力垂直全画素数、及び垂直ブランキング画素数とに基づいて行われる。
【００１８】
ＨＶ入力部１０６には、水平同期信号及び垂直同期信号がパーソナルコンピュータ等から入力される。
【００１９】
ＨＶ特定部１０７は、ＨＶ入力部１０６に入力された水平同期信号の水平周波数を特定するとともに、ＨＶ入力部１０６に入力された垂直同期信号の垂直周波数を特定する。
【００２０】
画素情報取得部１０８は、Ａ／Ｄ変換部１０４により出力されたデジタル映像信号に基づいて、当該デジタル映像信号により示される映像の入力水平全画素数、入力水平有効画素数、及び水平ブランキング画素数を取得する。
【００２１】
詳しくは、図２に示すように、入力水平全画素数は、水平同期信号の１周期の期間立ち上がる信号αを用いて、水平同期信号の１周期の期間の画素数をカウントすることにより取得される。また、入力水平有効画素数は、水平同期信号の１周期の期間中、デジタル映像信号Ｇ，Ｂ，Ｒのうちの少なくとも１つが０でない期間の画素数をカウントすることにより取得される。具体的には、図２の信号βを用いて取得される。さらに、水平ブランキング画素数は、信号αの立ち上がり（水平同期信号の１周期の開始）から水平有効画素に対応する信号βの立ち上がりまでの期間立ち上がる信号γを用いて、この期間の画素数をカウントすることにより取得される。
【００２２】
ＰＬＬ制御部１０９は、画素情報取得部１０８から入力水平全画素数と入力水平有効画素数とを受け、入力水平全画素数のうち入力水平有効画素数が占める割合に基づいて、出力水平有効画素数を確保するために必要な出力水平全画素数を算出し、後述するＰＬＬ部１１０に設定する。この出力水平全画素数は、以下の式１により算出される。
【００２３】
＜出力水平全画素数＞＝＜入力水平全画素数＞×＜出力水平有効画素数＞／＜入力水平有効画素数＞・・・（式１）
また、ＰＬＬ制御部１０９は、以下の式２に示すように、出力水平全画素数と画素情報取得部１０８により新たに取得された入力水平全画素数との差をＰＬＬ補正量として算出する。
【００２４】
＜ＰＬＬ補正量＞＝＜出力水平全画素数＞−＜入力水平全画素数＞・・・（式２）
そして、ＰＬＬ制御部１０９は、このＰＬＬ補正量が所定数値範囲内にあるか否かの判定を行う。例えば、ＰＬＬ補正量が第１の閾値以上でかつ第２の閾値以下（第１の閾値＜第２の閾値）であるか否かを判定する。そして、ＰＬＬ補正量が所定数値範囲内にあると判定した場合には、新たに算出した出力水平全画素数をＰＬＬ部１１０に設定する一方、ＰＬＬ補正量が所定数値範囲内にないと判定した場合には、新たに算出した出力水平全画素数をＰＬＬ部１１０に設定しない。
【００２５】
ＰＬＬ部１１０は、後述する信号制御部１１２により設定される水平全画素数初期値、又はＰＬＬ制御部１０９により設定された出力水平全画素数と、ＨＶ特定部１０７により特定された水平周波数とに基づく周波数のクロックを、Ａ／Ｄ変換部１０４によるＡ／Ｄ変換及びスキャン変換部１０５によるスキャン変換に用いるサンプリングクロックとして生成する。このクロックの周波数は、補正前の映像を出力するときには式３を用いて算出される一方、補正後の映像を出力するときには式４を用いて算出される。
【００２６】
＜クロック周波数＞＝＜水平周波数＞×＜水平全画素数初期値＞・・・（式３）
＜クロック周波数＞＝＜水平周波数＞×＜出力水平全画素数＞・・・（式４）
スキャン制御部１１１は、画素情報取得部１０８により取得された入力水平全画素数、入力水平有効画素数、及び水平ブランキング画素数をスキャン変換部１０５に設定する。
【００２７】
信号制御部１１２は、水平周波数及び垂直周波数の組合せと入力垂直有効画素数、入力垂直全画素数、垂直ブランキング画素数、及び水平全画素数初期値との対応を示すリストを記憶している。そして、信号制御部１１２は、ＨＶ特定部１０７により特定された水平周波数、及び垂直周波数が変化したか否かを判定する変化判定を行う。また、当該変化判定により水平周波数、及び垂直周波数が変化したと判定した場合には、前記水平周波数、及び垂直周波数の両方がそれぞれに設定された許容範囲内（例えば、第３の閾値以上でかつ第４の閾値以下（第３の閾値＜第４の閾値））であるか否かを判定する範囲判定とを行う。そして、当該範囲判定により水平周波数、及び垂直周波数の両方がそれぞれに設定された許容範囲内にあると判定した場合に、上記リストにおいてＨＶ特定部１０７により特定された水平周波数、及び垂直周波数に対応付けられた入力垂直有効画素数、入力垂直全画素数、及び垂直ブランキング画素数をスキャン変換部１０５に設定するとともに、上記リストにおいてＨＶ特定部１０７により特定された水平周波数、及び垂直周波数に対応付けられた水平全画素数初期値をＰＬＬ部１１０に設定する。なお、信号制御部１１２は、表示装置１０２への電源投入時に上記変化判定を行う場合、水平周波数及び垂直周波数が変化したと判定するように構成される。また、範囲判定の許容範囲は、表示装置１０２に固有のものであり、部特性やスペック等に応じて決定される。
【００２８】
また、信号制御部１１２は、ＰＬＬ制御部１０９に動作を指示するＰＬＬ制御指示を出力するとともに、スキャン制御部１１１に動作を指示するスキャン制御指示を出力する。
【００２９】
表示装置１０２は、スキャン変換部１０５により出力された表示用映像信号により示される映像を表示する。
【００３０】
次に、上記のように構成された映像信号処理装置１０１の動作について、図３のフローチャートを参照して説明する。なお、ここでは、表示装置１０２に表示される映像の解像度が６４０ドットｘ４８０ラインであり、入力映像信号の解像度が５１２ドットｘ４８０ラインであり、水平同期信号の水平周波数が３１５００Ｈｚ、垂直同期信号の垂直周波数が６０Ｈｚ、垂直ライン数が５２５本である場合の例について説明する。
【００３１】
（Ｓ２０１）では、パーソナルコンピュータ等からＨＶ入力部１０６に水平同期信号及び垂直同期信号が入力され、水平同期信号の水平周波数、及び垂直同期信号の垂直周波数がＨＶ特定部１０７により特定される。そして、信号制御部１１２が、ＨＶ特定部１０７により特定された水平周波数及び垂直周波数が変化したか否かを判定する。水平周波数及び垂直周波数の少なくとも一方が変化した場合には処理が（Ｓ２０２）に進む一方、水平周波数及び垂直周波数のいずれも変化していない場合には（Ｓ２０１）の処理が繰り返される。
【００３２】
（Ｓ２０２）では、信号制御部１１２が、ＨＶ特定部１０７により特定された水平周波数及び垂直周波数の両方がそれぞれに設定された許容範囲内であるか否かを判定する。水平周波数及び垂直周波数の両方がそれぞれに設定された許容範囲内である場合には処理が（Ｓ２０３）に進む一方、許容範囲内でない場合には処理が（Ｓ２０１）に戻る。
【００３３】
（Ｓ２０３）では、信号制御部１１２が、リストにおいてＨＶ特定部１０７により特定された水平周波数、及び垂直周波数に対応付けられた入力垂直有効画素数、入力垂直全画素数、及び垂直ブランキング画素数をスキャン変換部１０５に設定する。また、信号制御部１１２は、リストにおいてＨＶ特定部１０７により特定された水平周波数、及び垂直周波数に対応付けられた水平全画素数初期値をＰＬＬ部１１０に設定する。
【００３４】
（Ｓ２０４）では、信号制御部１１２が、ＰＬＬ制御部１０９に動作を指示するＰＬＬ制御指示を出力し、このＰＬＬ制御指示に応じてＰＬＬ制御部１０９が、上記式１により出力水平全画素数を算出する。
【００３５】
この説明の例では、画素情報取得部１０８により入力水平全画素数として８００ドット、入力水平有効画素数として５１２ドットが取得されている。したがって、図４に示すように、水平１２８ドットの画角ズレ（出力水平有効画素数と入力水平有効画素数との差）が生じる。ＰＬＬ制御部１０９により算出される出力水平全画素数は、１０００ドット（８００ｘ６４０／５１２＝１０００）となる。
【００３６】
（Ｓ２０５）では、ＰＬＬ制御部１０９が、上記式２によりＰＬＬ補正量を算出する。この例では、算出されるＰＬＬ補正量は、２００ドット（１０００−８００＝２００）となる。そして、算出したＰＬＬ補正量が所定数値範囲内にあるか否かの判定を行う。そして、ＰＬＬ補正量が所定数値範囲内にあると判定した場合には処理が（Ｓ２０６）に進む一方、ＰＬＬ補正量が所定数値範囲内にないと判定した場合には処理が（Ｓ２０１）に戻る。
【００３７】
（Ｓ２０６）では、ＰＬＬ制御部１０９が（Ｓ２０４）で算出した出力水平全画素数をＰＬＬ部１１０に設定する。これにより、ＰＬＬ部１１０が新たな出力水平全画素数に基づいてサンプリングクロックを生成するので、出力水平全画素数が変化した場合には、サンプリングクロックの周波数が変化し、Ａ／Ｄ変換部１０４により出力されるデジタル映像信号が変化する。図４の例では、画素情報取得部１０８により取得される入力水平有効画素数が６４０ドットとなり、画角ズレが補正される。
【００３８】
（Ｓ２０７）では、信号制御部１１２が、スキャン制御部１１１に動作を指示するスキャン制御指示を出力し、このスキャン制御指示に応じて、スキャン制御部１１１が、画素情報取得部１０８により取得された入力水平全画素数、入力水平有効画素数、及び水平ブランキング画素数をスキャン変換部１０５に設定する。これにより、画素情報取得部１０８により新たに取得された入力水平全画素数、入力水平有効画素数、及び水平ブランキング画素数に基づくスキャン変換が行われ、デジタル映像信号を適当な画角に補正して表示装置１０２に出力できる。
【００３９】
映像信号処理装置１０１に入力映像信号が入力されている間、上記（Ｓ２０１）〜（Ｓ２０７）のフローが繰り返される。
【００４０】
なお、本実施形態１では、出力水平全画素数と入力水平全画素数との差をＰＬＬ補正量として用いたが、入力水平有効画素数の補正量は入力水平全画素数の補正量に比例するので、出力水平有効画素数と入力水平有効画素数との差をＰＬＬ補正量として用いてもよい。
【００４１】
図５は、サイドパネル表示時の映像を例示する。この例では、出力水平有効画素数と入力水平有効画素数との差がＰＬＬ補正量として用いられ、（Ｓ２０５）における判定に用いられる所定数値範囲は、表示画素数（６４０）からサイドパネル表示時の出力水平有効画素数（４８０）を減算して得られる１６０ドット未満であるものとする。図５では、入力水平全画素数が８００ドットでかつ、入力水平有効画素数が４８０ドットに設定されているので、ＰＬＬ補正量が１６０ドットになり、ＰＬＬ部１１０に新たな出力水平全画素数の設定が行われない。このように、（Ｓ２０５）での判定に用いる所定数値範囲を適切に設定すれば、サイドパネル信号等、意図的にブランキングを挿入した入力映像信号が映像表示装置１００に入力された場合にＰＬＬ部１１０及びスキャン変換部１０５のサンプリングクロックの周波数が不必要に変更されることを防止できる。
【００４２】
また、本実施形態１では、水平表示画素数が水平有効画素数よりも大きい場合について説明したが、水平表示画素数が水平有効画素数よりも小さい場合にも本発明を適用できる。
【００４３】
したがって、本実施形態１によると、画素情報取得部１０８により実際に取得された入力水平全画素数及び入力水平有効画素数に基づいて、Ａ／Ｄ変換及びスキャン変換に用いるサンプリングクロックが生成されるので、水平周波数及び垂直周波数の組合せと対応付けてサンプリングクロックの周波数調整のためのデータを信号制御部１１２に記憶させる必要がない。したがって、信号制御部１１２に設けるメモリの容量を削減することにより製造コストを削減できる。
【００４４】
また、サンプリングクロックが一意に生成され、ユーザーがリモコンにより画角調整データを選択する必要がないので、使い勝手を改善できる。また、表示手段や受信手段を設ける必要もないので、製造コストをさらに削減できる。さらに、画角調整データの誤った選択による画角ズレが発生しないので、画角ズレをより確実に防止できる。
【００４５】
（実施形態２）
図６は、実施形態２に係る映像信号処理装置３０１を備えた映像表示装置３００を示す。映像信号処理装置３０１は、実施形態１に係る映像信号処理装置１０１の構成に加え、入力映像信号を映像信号処理装置３０１に入力する映像信号線の接続を検出する挿抜検出部３０２をさらに備えている。
【００４６】
図７は、本実施形態２に係る映像信号処理装置３０１の動作を示すフローチャートである。この図７のフローは、図３のフローに加え、（Ｓ４０１）の処理を有し、また、（Ｓ２０１）の処理に代えて、（Ｓ４０２）の処理を有している。
【００４７】
（Ｓ４０１）では、信号制御部１１２が、挿抜検出部３０２により映像信号線の接続が検出されているか否かを判定する。検出されていると判定された場合には処理が（Ｓ４０２）に進み、検出されていないと判定された場合には（Ｓ４０１）の処理が繰り返される。
【００４８】
（Ｓ４０２）では、実施形態１の（Ｓ２０１）と同じ判定が行われるが、水平周波数及び垂直周波数のいずれも変化していない場合に、処理が（Ｓ２０４）に進む。（Ｓ４０２）のその他の動作は実施形態１の（Ｓ２０１）と同じである。
【００４９】
その他の構成及び動作は、実施形態１と同じであるのでその説明を省略する。
【００５０】
本実施形態２によると、映像機器等、映像信号の送信元に映像信号処理装置３０１が接続されていない場合等、映像信号線の接続が検出されない場合には、ＰＬＬ部１１０への新たな出力水平全画素数の設定が行われないので、無駄な処理を容易に省くことができる。
【００５１】
なお、垂直周波数と垂直ライン数とは、以下の式５の関係を有する。
【００５２】
＜垂直周波数＞＝＜水平周波数＞÷＜垂直ライン数＞・・・（式５）
したがって、上記実施形態１，２において、信号制御部１１２に記憶されるリストを、水平周波数及び垂直ライン数の組合せと入力垂直有効画素数、入力垂直全画素数等との対応を示すものとし、ＨＶ特定部１０７が垂直周波数に代えて、垂直ライン数を特定し、信号制御部１１２が、ＨＶ特定部１０７により特定された垂直ライン数に基づいて、スキャン変換部１０５やＰＬＬ部１１０の設定値を特定するようにしてもよい。また、信号制御部１１２による変化判定は、ＨＶ特定部１０７により特定された水平周波数及び垂直ライン数の少なくとも一方に変化があるか否かの判定であってもよい。
【００５３】
また、上記実施形態１，２において、画素情報取得部１０８が、入力垂直有効画素数、入力垂直全画素数、及び垂直ブランキング画素数を検出し、画素情報取得部１０８により検出された入力垂直有効画素数、入力垂直全画素数、及び垂直ブランキング画素数が、信号制御部１１２に記憶されたリストの入力垂直有効画素数、入力垂直全画素数、及び垂直ブランキング画素数の代わりに使用されるようにしてもよい。
【産業上の利用可能性】
【００５４】
本発明に係る映像信号処理装置は、映像表示装置の製造コストを削減するとともに使い勝手を改善し、画角ズレをより確実に防止する効果を有し、入力映像信号に対してＡ／Ｄ変換及びスキャン変換を行う映像信号処理装置として有用である。
【符号の説明】
【００５５】
１０１ 映像信号処理装置
１０４ Ａ／Ｄ変換部
１０５ スキャン変換部
１０７ ＨＶ特定部
１０８ 画素情報取得部
１０９ ＰＬＬ制御部
１１０ ＰＬＬ部
１１２ 信号制御部
３０１ 映像信号処理装置
３０２ 挿抜検出部
【技術分野】
【０００１】
本発明は、入力映像信号に対してＡ／Ｄ変換及びスキャン変換を行う映像信号処理装置に関するものである。
【背景技術】
【０００２】
特許文献１に開示された映像表示装置は、入力映像信号に対してＡ／Ｄ変換を行うＡ／Ｄ変換回路と、このＡ／Ｄ変換回路の出力に対して解像度の変換を行うスキャン変換回路と、入力映像信号の水平同期信号及び垂直同期信号から水平周波数及び垂直周波数を検出する制御回路と、水平周波数及び垂直周波数の組合せと画角調整データとの対応を記憶するメモリ装置とを備えている。画角調整データは、サンプリングクロックの周波数調整や、スキャン変換の拡大率設定等のためのデータである。この映像表示装置は、制御回路により検出した水平周波数及び垂直周波数の１通りの組合せと対応付けて複数種類の画角調整データがメモリ装置に記憶されている場合、その複数種類の画角調整データを表示媒体に表示する。この表示を認識したユーザーは、いずれか１つの画角調整データを選択し、リモコンを介して映像表示装置に送信する。映像表示装置は、送信された画角調整データを入力映像信号の画角調整データとみなして、上記Ａ／Ｄ変換回路及びスキャン変換回路で用いられるサンプリングクロックを決定する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１８４４１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、上記特許文献１では、メモリ装置により記憶される画角調整データのデータ量が大きいので、大容量のメモリ装置を設ける必要がある。また、複数種類の画角調整データを表示媒体に表示させる表示手段や、画角調整データをリモコンから受信する受信手段を設ける必要がある。したがって、メモリ装置、表示手段、及び受信手段を設けることにより、製造コストの増大を招いていた。
【０００５】
また、画角ズレを防止するためには、ユーザーが適切な画角調整データを選択してリモコンにより送信する必要があり、使い勝手が悪かった。また、ユーザーが不適切な画角調整データを選択すると、画角ズレが生じるおそれがあった。
【０００６】
本発明は、上記の点に鑑み、映像表示装置の製造コストを削減するとともに使い勝手を改善し、かつ画角ズレをより確実に防止することを目的とする。
【課題を解決するための手段】
【０００７】
上記の課題を解決するため、本発明の一態様は、入力映像信号に対してＡ／Ｄ変換を行ってデジタル映像信号を出力するＡ／Ｄ変換部と、前記Ａ／Ｄ変換部から出力されたデジタル映像信号を、所定の出力水平有効画素数を有する映像のデジタル映像信号に変換するスキャン変換を行うスキャン変換部と、水平同期信号の水平周波数を特定するＨＶ特定部と、前記Ａ／Ｄ変換部から出力されたデジタル映像信号に基づいて、当該デジタル映像信号により示される映像の入力水平全画素数及び入力水平有効画素数を取得する画素情報取得部と、前記画素情報取得部から前記入力水平全画素数及び入力水平有効画素数を受け、前記入力水平全画素数のうち前記入力水平有効画素数が占める割合に基づいて、前記所定の出力水平有効画素数を確保するために必要な出力水平全画素数を算出するＰＬＬ制御部と、前記ＰＬＬ制御部により算出された出力水平全画素数と前記ＨＶ特定部により特定された水平周波数とに基づく周波数のクロックを、前記Ａ／Ｄ変換部によるＡ／Ｄ変換及び前記スキャン変換部によるスキャン変換に用いるサンプリングクロックとして生成するＰＬＬ部とを備えていることを特徴とする。
【０００８】
この態様によると、画素情報取得部により実際に取得された入力水平全画素数及び入力水平有効画素数に基づいて、Ａ／Ｄ変換及びスキャン変換に用いるサンプリングクロックが生成されるので、水平周波数及び垂直周波数の組合せと対応付けてサンプリングクロックの周波数調整のためのデータをメモリ装置に記憶させる必要がない。したがって、メモリ装置の容量を削減することにより製造コストを削減できる。
【０００９】
また、サンプリングクロックが自動的に一意に生成され、ユーザーが画角調整データを選択してリモコンによって送信しなくてもよいので、使い勝手を改善できる。また、前記表示手段や受信手段を設ける必要もないので、製造コストをさらに削減できる。さらに、画角調整データの誤った選択による画角ズレが発生しないので、画角ズレをより確実に防止できる。
【発明の効果】
【００１０】
本発明により、映像表示装置の製造コストを削減できるとともに使い勝手を改善し、画角ズレをより確実に防止できる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態１に係る映像信号処理装置を備えた映像表示装置の構成を示すブロック図である。
【図２】本発明の実施形態１に係る画素情報取得部内の信号を示すタイミングチャートである。
【図３】本発明の実施形態１に係る映像信号処理装置の動作を示すフローチャートである。
【図４】本発明の実施形態１に係る補正前及び補正後の映像を示す説明図である。
【図５】本発明の実施形態１に係るサイドパネル表示時の映像を例示する説明図である。
【図６】本発明の実施形態２に係る図１相当図である。
【図７】本発明の実施形態２に係る図３相当図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態について、図面を参照して説明する。
【００１３】
（実施形態１）
図１は、映像表示装置１００を示す。この映像表示装置１００は、本発明の実施形態１に係る映像信号処理装置１０１、及び表示装置１０２を備えている。
【００１４】
映像信号処理装置１０１は、映像入力部１０３、Ａ／Ｄ変換部１０４、スキャン変換部１０５、ＨＶ入力部１０６、ＨＶ特定部１０７、画素情報取得部１０８、ＰＬＬ制御部１０９、ＰＬＬ部１１０、スキャン制御部１１１、及び信号制御部１１２を備えている。
【００１５】
映像入力部１０３には、入力映像信号が映像信号処理装置１０１の外部から入力される。
【００１６】
Ａ／Ｄ変換部１０４は、映像入力部１０３に入力された入力映像信号に対してＡ／Ｄ変換を行ってデジタル映像信号を出力する。
【００１７】
スキャン変換部１０５は、Ａ／Ｄ変換部１０４により出力されたデジタル映像信号を、所望の解像度（出力水平有効画素数、出力垂直有効画素数）を有する映像のデジタル映像信号に変換するスキャン変換を行い、スキャン変換後のデジタル映像信号を表示用映像信号として出力する。表示用映像信号の解像度は、例えば、６４０ドットｘ４８０ライン、８００ドットｘ６００ライン、１０２４ドットｘ７６８ライン、１２８０ドットｘ１０２４ライン等に設定される。スキャン変換部１０５によるスキャン変換は、後述するスキャン制御部１１１により設定される入力水平有効画素数、入力水平全画素数、及び水平ブランキング画素数と、後述する信号制御部１１２により設定される入力垂直有効画素数、入力垂直全画素数、及び垂直ブランキング画素数とに基づいて行われる。
【００１８】
ＨＶ入力部１０６には、水平同期信号及び垂直同期信号がパーソナルコンピュータ等から入力される。
【００１９】
ＨＶ特定部１０７は、ＨＶ入力部１０６に入力された水平同期信号の水平周波数を特定するとともに、ＨＶ入力部１０６に入力された垂直同期信号の垂直周波数を特定する。
【００２０】
画素情報取得部１０８は、Ａ／Ｄ変換部１０４により出力されたデジタル映像信号に基づいて、当該デジタル映像信号により示される映像の入力水平全画素数、入力水平有効画素数、及び水平ブランキング画素数を取得する。
【００２１】
詳しくは、図２に示すように、入力水平全画素数は、水平同期信号の１周期の期間立ち上がる信号αを用いて、水平同期信号の１周期の期間の画素数をカウントすることにより取得される。また、入力水平有効画素数は、水平同期信号の１周期の期間中、デジタル映像信号Ｇ，Ｂ，Ｒのうちの少なくとも１つが０でない期間の画素数をカウントすることにより取得される。具体的には、図２の信号βを用いて取得される。さらに、水平ブランキング画素数は、信号αの立ち上がり（水平同期信号の１周期の開始）から水平有効画素に対応する信号βの立ち上がりまでの期間立ち上がる信号γを用いて、この期間の画素数をカウントすることにより取得される。
【００２２】
ＰＬＬ制御部１０９は、画素情報取得部１０８から入力水平全画素数と入力水平有効画素数とを受け、入力水平全画素数のうち入力水平有効画素数が占める割合に基づいて、出力水平有効画素数を確保するために必要な出力水平全画素数を算出し、後述するＰＬＬ部１１０に設定する。この出力水平全画素数は、以下の式１により算出される。
【００２３】
＜出力水平全画素数＞＝＜入力水平全画素数＞×＜出力水平有効画素数＞／＜入力水平有効画素数＞・・・（式１）
また、ＰＬＬ制御部１０９は、以下の式２に示すように、出力水平全画素数と画素情報取得部１０８により新たに取得された入力水平全画素数との差をＰＬＬ補正量として算出する。
【００２４】
＜ＰＬＬ補正量＞＝＜出力水平全画素数＞−＜入力水平全画素数＞・・・（式２）
そして、ＰＬＬ制御部１０９は、このＰＬＬ補正量が所定数値範囲内にあるか否かの判定を行う。例えば、ＰＬＬ補正量が第１の閾値以上でかつ第２の閾値以下（第１の閾値＜第２の閾値）であるか否かを判定する。そして、ＰＬＬ補正量が所定数値範囲内にあると判定した場合には、新たに算出した出力水平全画素数をＰＬＬ部１１０に設定する一方、ＰＬＬ補正量が所定数値範囲内にないと判定した場合には、新たに算出した出力水平全画素数をＰＬＬ部１１０に設定しない。
【００２５】
ＰＬＬ部１１０は、後述する信号制御部１１２により設定される水平全画素数初期値、又はＰＬＬ制御部１０９により設定された出力水平全画素数と、ＨＶ特定部１０７により特定された水平周波数とに基づく周波数のクロックを、Ａ／Ｄ変換部１０４によるＡ／Ｄ変換及びスキャン変換部１０５によるスキャン変換に用いるサンプリングクロックとして生成する。このクロックの周波数は、補正前の映像を出力するときには式３を用いて算出される一方、補正後の映像を出力するときには式４を用いて算出される。
【００２６】
＜クロック周波数＞＝＜水平周波数＞×＜水平全画素数初期値＞・・・（式３）
＜クロック周波数＞＝＜水平周波数＞×＜出力水平全画素数＞・・・（式４）
スキャン制御部１１１は、画素情報取得部１０８により取得された入力水平全画素数、入力水平有効画素数、及び水平ブランキング画素数をスキャン変換部１０５に設定する。
【００２７】
信号制御部１１２は、水平周波数及び垂直周波数の組合せと入力垂直有効画素数、入力垂直全画素数、垂直ブランキング画素数、及び水平全画素数初期値との対応を示すリストを記憶している。そして、信号制御部１１２は、ＨＶ特定部１０７により特定された水平周波数、及び垂直周波数が変化したか否かを判定する変化判定を行う。また、当該変化判定により水平周波数、及び垂直周波数が変化したと判定した場合には、前記水平周波数、及び垂直周波数の両方がそれぞれに設定された許容範囲内（例えば、第３の閾値以上でかつ第４の閾値以下（第３の閾値＜第４の閾値））であるか否かを判定する範囲判定とを行う。そして、当該範囲判定により水平周波数、及び垂直周波数の両方がそれぞれに設定された許容範囲内にあると判定した場合に、上記リストにおいてＨＶ特定部１０７により特定された水平周波数、及び垂直周波数に対応付けられた入力垂直有効画素数、入力垂直全画素数、及び垂直ブランキング画素数をスキャン変換部１０５に設定するとともに、上記リストにおいてＨＶ特定部１０７により特定された水平周波数、及び垂直周波数に対応付けられた水平全画素数初期値をＰＬＬ部１１０に設定する。なお、信号制御部１１２は、表示装置１０２への電源投入時に上記変化判定を行う場合、水平周波数及び垂直周波数が変化したと判定するように構成される。また、範囲判定の許容範囲は、表示装置１０２に固有のものであり、部特性やスペック等に応じて決定される。
【００２８】
また、信号制御部１１２は、ＰＬＬ制御部１０９に動作を指示するＰＬＬ制御指示を出力するとともに、スキャン制御部１１１に動作を指示するスキャン制御指示を出力する。
【００２９】
表示装置１０２は、スキャン変換部１０５により出力された表示用映像信号により示される映像を表示する。
【００３０】
次に、上記のように構成された映像信号処理装置１０１の動作について、図３のフローチャートを参照して説明する。なお、ここでは、表示装置１０２に表示される映像の解像度が６４０ドットｘ４８０ラインであり、入力映像信号の解像度が５１２ドットｘ４８０ラインであり、水平同期信号の水平周波数が３１５００Ｈｚ、垂直同期信号の垂直周波数が６０Ｈｚ、垂直ライン数が５２５本である場合の例について説明する。
【００３１】
（Ｓ２０１）では、パーソナルコンピュータ等からＨＶ入力部１０６に水平同期信号及び垂直同期信号が入力され、水平同期信号の水平周波数、及び垂直同期信号の垂直周波数がＨＶ特定部１０７により特定される。そして、信号制御部１１２が、ＨＶ特定部１０７により特定された水平周波数及び垂直周波数が変化したか否かを判定する。水平周波数及び垂直周波数の少なくとも一方が変化した場合には処理が（Ｓ２０２）に進む一方、水平周波数及び垂直周波数のいずれも変化していない場合には（Ｓ２０１）の処理が繰り返される。
【００３２】
（Ｓ２０２）では、信号制御部１１２が、ＨＶ特定部１０７により特定された水平周波数及び垂直周波数の両方がそれぞれに設定された許容範囲内であるか否かを判定する。水平周波数及び垂直周波数の両方がそれぞれに設定された許容範囲内である場合には処理が（Ｓ２０３）に進む一方、許容範囲内でない場合には処理が（Ｓ２０１）に戻る。
【００３３】
（Ｓ２０３）では、信号制御部１１２が、リストにおいてＨＶ特定部１０７により特定された水平周波数、及び垂直周波数に対応付けられた入力垂直有効画素数、入力垂直全画素数、及び垂直ブランキング画素数をスキャン変換部１０５に設定する。また、信号制御部１１２は、リストにおいてＨＶ特定部１０７により特定された水平周波数、及び垂直周波数に対応付けられた水平全画素数初期値をＰＬＬ部１１０に設定する。
【００３４】
（Ｓ２０４）では、信号制御部１１２が、ＰＬＬ制御部１０９に動作を指示するＰＬＬ制御指示を出力し、このＰＬＬ制御指示に応じてＰＬＬ制御部１０９が、上記式１により出力水平全画素数を算出する。
【００３５】
この説明の例では、画素情報取得部１０８により入力水平全画素数として８００ドット、入力水平有効画素数として５１２ドットが取得されている。したがって、図４に示すように、水平１２８ドットの画角ズレ（出力水平有効画素数と入力水平有効画素数との差）が生じる。ＰＬＬ制御部１０９により算出される出力水平全画素数は、１０００ドット（８００ｘ６４０／５１２＝１０００）となる。
【００３６】
（Ｓ２０５）では、ＰＬＬ制御部１０９が、上記式２によりＰＬＬ補正量を算出する。この例では、算出されるＰＬＬ補正量は、２００ドット（１０００−８００＝２００）となる。そして、算出したＰＬＬ補正量が所定数値範囲内にあるか否かの判定を行う。そして、ＰＬＬ補正量が所定数値範囲内にあると判定した場合には処理が（Ｓ２０６）に進む一方、ＰＬＬ補正量が所定数値範囲内にないと判定した場合には処理が（Ｓ２０１）に戻る。
【００３７】
（Ｓ２０６）では、ＰＬＬ制御部１０９が（Ｓ２０４）で算出した出力水平全画素数をＰＬＬ部１１０に設定する。これにより、ＰＬＬ部１１０が新たな出力水平全画素数に基づいてサンプリングクロックを生成するので、出力水平全画素数が変化した場合には、サンプリングクロックの周波数が変化し、Ａ／Ｄ変換部１０４により出力されるデジタル映像信号が変化する。図４の例では、画素情報取得部１０８により取得される入力水平有効画素数が６４０ドットとなり、画角ズレが補正される。
【００３８】
（Ｓ２０７）では、信号制御部１１２が、スキャン制御部１１１に動作を指示するスキャン制御指示を出力し、このスキャン制御指示に応じて、スキャン制御部１１１が、画素情報取得部１０８により取得された入力水平全画素数、入力水平有効画素数、及び水平ブランキング画素数をスキャン変換部１０５に設定する。これにより、画素情報取得部１０８により新たに取得された入力水平全画素数、入力水平有効画素数、及び水平ブランキング画素数に基づくスキャン変換が行われ、デジタル映像信号を適当な画角に補正して表示装置１０２に出力できる。
【００３９】
映像信号処理装置１０１に入力映像信号が入力されている間、上記（Ｓ２０１）〜（Ｓ２０７）のフローが繰り返される。
【００４０】
なお、本実施形態１では、出力水平全画素数と入力水平全画素数との差をＰＬＬ補正量として用いたが、入力水平有効画素数の補正量は入力水平全画素数の補正量に比例するので、出力水平有効画素数と入力水平有効画素数との差をＰＬＬ補正量として用いてもよい。
【００４１】
図５は、サイドパネル表示時の映像を例示する。この例では、出力水平有効画素数と入力水平有効画素数との差がＰＬＬ補正量として用いられ、（Ｓ２０５）における判定に用いられる所定数値範囲は、表示画素数（６４０）からサイドパネル表示時の出力水平有効画素数（４８０）を減算して得られる１６０ドット未満であるものとする。図５では、入力水平全画素数が８００ドットでかつ、入力水平有効画素数が４８０ドットに設定されているので、ＰＬＬ補正量が１６０ドットになり、ＰＬＬ部１１０に新たな出力水平全画素数の設定が行われない。このように、（Ｓ２０５）での判定に用いる所定数値範囲を適切に設定すれば、サイドパネル信号等、意図的にブランキングを挿入した入力映像信号が映像表示装置１００に入力された場合にＰＬＬ部１１０及びスキャン変換部１０５のサンプリングクロックの周波数が不必要に変更されることを防止できる。
【００４２】
また、本実施形態１では、水平表示画素数が水平有効画素数よりも大きい場合について説明したが、水平表示画素数が水平有効画素数よりも小さい場合にも本発明を適用できる。
【００４３】
したがって、本実施形態１によると、画素情報取得部１０８により実際に取得された入力水平全画素数及び入力水平有効画素数に基づいて、Ａ／Ｄ変換及びスキャン変換に用いるサンプリングクロックが生成されるので、水平周波数及び垂直周波数の組合せと対応付けてサンプリングクロックの周波数調整のためのデータを信号制御部１１２に記憶させる必要がない。したがって、信号制御部１１２に設けるメモリの容量を削減することにより製造コストを削減できる。
【００４４】
また、サンプリングクロックが一意に生成され、ユーザーがリモコンにより画角調整データを選択する必要がないので、使い勝手を改善できる。また、表示手段や受信手段を設ける必要もないので、製造コストをさらに削減できる。さらに、画角調整データの誤った選択による画角ズレが発生しないので、画角ズレをより確実に防止できる。
【００４５】
（実施形態２）
図６は、実施形態２に係る映像信号処理装置３０１を備えた映像表示装置３００を示す。映像信号処理装置３０１は、実施形態１に係る映像信号処理装置１０１の構成に加え、入力映像信号を映像信号処理装置３０１に入力する映像信号線の接続を検出する挿抜検出部３０２をさらに備えている。
【００４６】
図７は、本実施形態２に係る映像信号処理装置３０１の動作を示すフローチャートである。この図７のフローは、図３のフローに加え、（Ｓ４０１）の処理を有し、また、（Ｓ２０１）の処理に代えて、（Ｓ４０２）の処理を有している。
【００４７】
（Ｓ４０１）では、信号制御部１１２が、挿抜検出部３０２により映像信号線の接続が検出されているか否かを判定する。検出されていると判定された場合には処理が（Ｓ４０２）に進み、検出されていないと判定された場合には（Ｓ４０１）の処理が繰り返される。
【００４８】
（Ｓ４０２）では、実施形態１の（Ｓ２０１）と同じ判定が行われるが、水平周波数及び垂直周波数のいずれも変化していない場合に、処理が（Ｓ２０４）に進む。（Ｓ４０２）のその他の動作は実施形態１の（Ｓ２０１）と同じである。
【００４９】
その他の構成及び動作は、実施形態１と同じであるのでその説明を省略する。
【００５０】
本実施形態２によると、映像機器等、映像信号の送信元に映像信号処理装置３０１が接続されていない場合等、映像信号線の接続が検出されない場合には、ＰＬＬ部１１０への新たな出力水平全画素数の設定が行われないので、無駄な処理を容易に省くことができる。
【００５１】
なお、垂直周波数と垂直ライン数とは、以下の式５の関係を有する。
【００５２】
＜垂直周波数＞＝＜水平周波数＞÷＜垂直ライン数＞・・・（式５）
したがって、上記実施形態１，２において、信号制御部１１２に記憶されるリストを、水平周波数及び垂直ライン数の組合せと入力垂直有効画素数、入力垂直全画素数等との対応を示すものとし、ＨＶ特定部１０７が垂直周波数に代えて、垂直ライン数を特定し、信号制御部１１２が、ＨＶ特定部１０７により特定された垂直ライン数に基づいて、スキャン変換部１０５やＰＬＬ部１１０の設定値を特定するようにしてもよい。また、信号制御部１１２による変化判定は、ＨＶ特定部１０７により特定された水平周波数及び垂直ライン数の少なくとも一方に変化があるか否かの判定であってもよい。
【００５３】
また、上記実施形態１，２において、画素情報取得部１０８が、入力垂直有効画素数、入力垂直全画素数、及び垂直ブランキング画素数を検出し、画素情報取得部１０８により検出された入力垂直有効画素数、入力垂直全画素数、及び垂直ブランキング画素数が、信号制御部１１２に記憶されたリストの入力垂直有効画素数、入力垂直全画素数、及び垂直ブランキング画素数の代わりに使用されるようにしてもよい。
【産業上の利用可能性】
【００５４】
本発明に係る映像信号処理装置は、映像表示装置の製造コストを削減するとともに使い勝手を改善し、画角ズレをより確実に防止する効果を有し、入力映像信号に対してＡ／Ｄ変換及びスキャン変換を行う映像信号処理装置として有用である。
【符号の説明】
【００５５】
１０１ 映像信号処理装置
１０４ Ａ／Ｄ変換部
１０５ スキャン変換部
１０７ ＨＶ特定部
１０８ 画素情報取得部
１０９ ＰＬＬ制御部
１１０ ＰＬＬ部
１１２ 信号制御部
３０１ 映像信号処理装置
３０２ 挿抜検出部
【特許請求の範囲】
【請求項１】
入力映像信号に対してＡ／Ｄ変換を行ってデジタル映像信号を出力するＡ／Ｄ変換部と、
前記Ａ／Ｄ変換部から出力されたデジタル映像信号を、所定の出力水平有効画素数を有する映像のデジタル映像信号に変換するスキャン変換を行うスキャン変換部と、
水平同期信号の水平周波数を特定するＨＶ特定部と、
前記Ａ／Ｄ変換部から出力されたデジタル映像信号に基づいて、当該デジタル映像信号により示される映像の入力水平全画素数及び入力水平有効画素数を取得する画素情報取得部と、
前記画素情報取得部から前記入力水平全画素数及び入力水平有効画素数を受け、前記入力水平全画素数のうち前記入力水平有効画素数が占める割合に基づいて、前記所定の出力水平有効画素数を確保するために必要な出力水平全画素数を算出するＰＬＬ制御部と、
前記ＰＬＬ制御部により算出された出力水平全画素数と前記ＨＶ特定部により特定された水平周波数とに基づく周波数のクロックを、前記Ａ／Ｄ変換部によるＡ／Ｄ変換及び前記スキャン変換部によるスキャン変換に用いるサンプリングクロックとして生成するＰＬＬ部とを備えていることを特徴とする映像信号処理装置。
【請求項２】
請求項１に記載の映像信号処理装置において、
前記画素情報取得部は、前記デジタル映像信号により示される映像の水平ブランキング画素数をさらに取得し、
前記スキャン変換部によるスキャン変換は、前記画素情報取得部により取得された入力水平全画素数、入力水平有効画素数、及び水平ブランキング画素数に基づいて行われることを特徴とする映像信号処理装置。
【請求項３】
請求項２に記載の映像信号処理装置において、
前記ＨＶ特定部は、垂直同期信号の垂直周波数をさらに特定するものであり、
当該映像信号処理装置は、
前記ＨＶ特定部により特定された水平周波数と垂直周波数又は垂直ライン数との変化の有無を周期的に判定する信号制御部をさらに備え、
前記信号制御部が、前記水平周波数と垂直周波数又は垂直ライン数との少なくとも一方に変化が有ると判定したとき、前記ＰＬＬ制御部による新たな出力水平全画素数の算出、当該新たな出力水平全画素数に基づく前記ＰＬＬ部による新たなサンプリングクロックの生成、及び前記画素情報取得部により新たに取得された入力水平全画素数、入力水平有効画素数、及び水平ブランキング画素数に基づく前記スキャン変換部によるスキャン変換が行われることを特徴とする映像信号処理装置。
【請求項４】
請求項２又は３に記載の映像信号処理装置において、
前記ＰＬＬ制御部は、前記所定の出力水平有効画素数と前記画素情報取得部により新たに取得された入力水平有効画素数との差に応じたＰＬＬ補正量が所定数値範囲内にあるか否かの判定を行い、
前記ＰＬＬ制御部により前記ＰＬＬ補正量が所定数値範囲内にないと判定された場合は、前記ＰＬＬ部は、前記ＰＬＬ制御部により新たに算出された出力水平全画素数に基づく新たなサンプリングクロックの生成を行わないことを特徴とする映像信号処理装置。
【請求項５】
請求項２〜４のいずれか１項に記載の映像信号処理装置において、
前記入力映像信号を当該映像信号処理装置に入力する映像信号線の接続を検出する挿抜検出部をさらに備え、
前記挿抜検出部により接続が検出されていない場合は、前記ＰＬＬ制御部による新たな出力水平全画素数の算出、当該新たな出力水平全画素数に基づく前記ＰＬＬ部による新たなサンプリングクロックの生成、及び前記画素情報取得部により新たに取得された入力水平全画素数、入力水平有効画素数、及び水平ブランキング画素数に基づく前記スキャン変換部によるスキャン変換が行われないことを特徴とする映像信号処理装置。
【請求項１】
入力映像信号に対してＡ／Ｄ変換を行ってデジタル映像信号を出力するＡ／Ｄ変換部と、
前記Ａ／Ｄ変換部から出力されたデジタル映像信号を、所定の出力水平有効画素数を有する映像のデジタル映像信号に変換するスキャン変換を行うスキャン変換部と、
水平同期信号の水平周波数を特定するＨＶ特定部と、
前記Ａ／Ｄ変換部から出力されたデジタル映像信号に基づいて、当該デジタル映像信号により示される映像の入力水平全画素数及び入力水平有効画素数を取得する画素情報取得部と、
前記画素情報取得部から前記入力水平全画素数及び入力水平有効画素数を受け、前記入力水平全画素数のうち前記入力水平有効画素数が占める割合に基づいて、前記所定の出力水平有効画素数を確保するために必要な出力水平全画素数を算出するＰＬＬ制御部と、
前記ＰＬＬ制御部により算出された出力水平全画素数と前記ＨＶ特定部により特定された水平周波数とに基づく周波数のクロックを、前記Ａ／Ｄ変換部によるＡ／Ｄ変換及び前記スキャン変換部によるスキャン変換に用いるサンプリングクロックとして生成するＰＬＬ部とを備えていることを特徴とする映像信号処理装置。
【請求項２】
請求項１に記載の映像信号処理装置において、
前記画素情報取得部は、前記デジタル映像信号により示される映像の水平ブランキング画素数をさらに取得し、
前記スキャン変換部によるスキャン変換は、前記画素情報取得部により取得された入力水平全画素数、入力水平有効画素数、及び水平ブランキング画素数に基づいて行われることを特徴とする映像信号処理装置。
【請求項３】
請求項２に記載の映像信号処理装置において、
前記ＨＶ特定部は、垂直同期信号の垂直周波数をさらに特定するものであり、
当該映像信号処理装置は、
前記ＨＶ特定部により特定された水平周波数と垂直周波数又は垂直ライン数との変化の有無を周期的に判定する信号制御部をさらに備え、
前記信号制御部が、前記水平周波数と垂直周波数又は垂直ライン数との少なくとも一方に変化が有ると判定したとき、前記ＰＬＬ制御部による新たな出力水平全画素数の算出、当該新たな出力水平全画素数に基づく前記ＰＬＬ部による新たなサンプリングクロックの生成、及び前記画素情報取得部により新たに取得された入力水平全画素数、入力水平有効画素数、及び水平ブランキング画素数に基づく前記スキャン変換部によるスキャン変換が行われることを特徴とする映像信号処理装置。
【請求項４】
請求項２又は３に記載の映像信号処理装置において、
前記ＰＬＬ制御部は、前記所定の出力水平有効画素数と前記画素情報取得部により新たに取得された入力水平有効画素数との差に応じたＰＬＬ補正量が所定数値範囲内にあるか否かの判定を行い、
前記ＰＬＬ制御部により前記ＰＬＬ補正量が所定数値範囲内にないと判定された場合は、前記ＰＬＬ部は、前記ＰＬＬ制御部により新たに算出された出力水平全画素数に基づく新たなサンプリングクロックの生成を行わないことを特徴とする映像信号処理装置。
【請求項５】
請求項２〜４のいずれか１項に記載の映像信号処理装置において、
前記入力映像信号を当該映像信号処理装置に入力する映像信号線の接続を検出する挿抜検出部をさらに備え、
前記挿抜検出部により接続が検出されていない場合は、前記ＰＬＬ制御部による新たな出力水平全画素数の算出、当該新たな出力水平全画素数に基づく前記ＰＬＬ部による新たなサンプリングクロックの生成、及び前記画素情報取得部により新たに取得された入力水平全画素数、入力水平有効画素数、及び水平ブランキング画素数に基づく前記スキャン変換部によるスキャン変換が行われないことを特徴とする映像信号処理装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１２−１２８１６９（Ｐ２０１２−１２８１６９Ａ）
【公開日】平成２４年７月５日（２０１２．７．５）
【国際特許分類】
【出願番号】特願２０１０−２７９２９３（Ｐ２０１０−２７９２９３）
【出願日】平成２２年１２月１５日（２０１０．１２．１５）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２４年７月５日（２０１２．７．５）
【国際特許分類】
【出願日】平成２２年１２月１５日（２０１０．１２．１５）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]