混合データ処理のために動的に構成可能な構造
【課題】混合データ処理のために動的に構成可能な構造を提供する。
【解決手段】通信インフラ１０は、バス２０に結合したプロセッサ１４、１６、１８の複数のもの１２を含んでいる。システム・メモリ２２、バス・アービトレータ２４、入力／出力装置２６も、バス２０に結合している。入力／出力装置２６は、外部メモリ・インターフェース装置（ＭＩＵ）３０、平行インターフェース装置（ＰＩＵ）３２，直列インターフェース装置（ＳＩＵ）３４のように、他の周辺部を含んでいるが、それらに限定されるわけでない。通信インフラ１０は、セルラー電話システムの基本受信局の一部になる。通信インフラ１０は、集積回路２８として組み込まれている。通信インフラ１０は、複数のプロセッサ１４、１６、１８のもの１２を含んでいる。
【解決手段】通信インフラ１０は、バス２０に結合したプロセッサ１４、１６、１８の複数のもの１２を含んでいる。システム・メモリ２２、バス・アービトレータ２４、入力／出力装置２６も、バス２０に結合している。入力／出力装置２６は、外部メモリ・インターフェース装置（ＭＩＵ）３０、平行インターフェース装置（ＰＩＵ）３２，直列インターフェース装置（ＳＩＵ）３４のように、他の周辺部を含んでいるが、それらに限定されるわけでない。通信インフラ１０は、セルラー電話システムの基本受信局の一部になる。通信インフラ１０は、集積回路２８として組み込まれている。通信インフラ１０は、複数のプロセッサ１４、１６、１８のもの１２を含んでいる。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、電気通信システム、特に、混合データ処理のために動的に構成できる構造と、要求に基づいて電気通信資源を動的に割り当てる関連技術とに関している。
【背景技術】
【０００２】
基本局やスイッチ・ゲートウェイのような通信インフラが従来設置されていたハードウェア・プラットフォームは、マイクロプロセッサとデジタル信号プロセッサとの混合体を含んでいる。マイクロプロセッサは、システム・ホストとルータとして一般的に機能し、制御指向型のタスクとマルチプルＤＳＰに対するインタフェースとを実行する。ＤＳＰは、音声圧縮、エコー消去、ファックス処理、モデム・データ・ポンプ機能、エラー訂正のように、信号処理タスクの実行が要求される。通信インフラの装備は、システム使用を支援するために、種々のデータ・タイプを含めた、多くのチャネルを処理しなければならない。各々チャネル又はデータ・ストリームは、そのデータ・タイプによって独自の処理規定を備えている。例えば、Ｖ．４２ｂｉｓ・モデム処理は、制御処理集中型であり、完全に信号処理指向型である音声圧縮よりもマイクロプロセッサに、より大きな負担をかける。従って、信号処理資源のマイクロプロセッサ資源に対する比率は、チャネル・タイプによって異なる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
そのような種々のデータ・ストリームを処理するために、ある技術では、ハードウェアとソフトウェアの資源を通信システム内のチャネル又はデータ・ストリームごとに専用にしている。この技術は、必要な処理のタイプが推定から分かり、実質的には変化しない場合に、最良に機能する。この技術を使用する一般的なシステムでは、資源を音声データの専用にしたり、資源を他のデータ・タイプの専用にしている。
【０００４】
専用のハードウェアとソフトウェア技術の短所は、トラフィック・パターンが静的でないので、資源と費用とが最適化されていないことにある。ボイス・コールの数とデータ・コールの数との関係は、一日のような時間に関して、一定にならない。柔軟であると共に、信号処理と制御処理の両方の機能をソフトウェア制御のもとで動的に扱うことができて、要求に相応する構成に動的に再構成できる、通信インフラの必要性が存在する。
【課題を解決するための手段】
【０００５】
本発明によれば、あるアプリケーションの専用になることから、第１のアプリケーションと第２の（又は、それ以上の）アプリケーションの任意の組合せにいたる、広範囲のアプリケーションにわたって、動的に再構成できる通信インフラが可能になる。通信インフラは、バスと共有システム・メモリに結合した複数のプロセッサを含んでいる。各々プロセッサは、制御又は信号処理機能を効率的に実行できるので、真に動的な再構成が可能になる。第１と第２の機能を実施させる指示は、システム・メモリに記憶されバス上で各々プロセッサに利用可能になる。
【図面の簡単な説明】
【０００６】
【図１】本発明による通信インフラのブロック図である。
【図２】図１の通信インフラと種々のネットワーク要素とのインターフェースのブロック図である。
【実施例】
【０００７】
スペクトルの第１の末端で或るアプリケーションの専用になることから、スペースの第２の末端で第２アプリケーションの専用になることや、第１のアプリケーションと第２のアプリケーションとの任意の組合せにいたる、広い範囲のアプリケーションの組合せにわたって、動的に再構成できる通信インフラ１０を、図１のブロック図に示す。通信インフラ１０は、バス２０に結合したプロセッサ１４、１６、１８の複数のもの１２を含んでいる。システム・メモリ２２、バス・アービトレータ２４、入力／出力装置２６も、バス２０に結合している。入力／出力装置２６は、外部メモリ・インターフェース装置（ＭＩＵ）３０、平行インターフェース装置（ＰＩＵ）３２，直列インターフェース装置（ＳＩＵ）３４のように、他の周辺部を含んでいるが、それらに限定されるわけでない。通信インフラ１０は、セルラー電話システムの基本受信局の一部になる。通信インフラ１０は、集積回路２８として組み込まれている。通信インフラ１０は、図１に図示するように、複数のプロセッサ１４、１６、１８のもの１２を含んでいる。三つのプロセッサを図示しているが、本発明はそれらに限定されるわけでない。複数のプロセッサ１４、１６、１８のもの１２の各々は、二つ以上の通信タスク又はアプリケーションを実行するために、コード形式で指示できる。どのアプリケーションを実行するかについては、各々のプロセッサに与えられ各々が実行する指示に基づいている。本例は、二つの通信タスク又はアプリケーションを用いるプロセッサの動的な構成を図示するものである。本発明は、しかし、そのような二つのタスク又はアプリケーションに限定されるわけでない。
【０００８】
通信インフラ１０は、幾つかのコールを同時に処理できる。例えば、通信インフラ１０は、６４のボイス・コールを処理できる。図２のブロック図に示すように、これらのコールは、セルラー送受器４０、回路交換網４２、又はパケット交換網４４のように、種々の送信源や送信先から発生し終了することができる。
【０００９】
通信インフラ１０が呈する二つの計算集中型アプリケーションは、音声コーディングとモデム機能を含んでいる。音声コーディング機能は、セルラー送受器から受信したボイス・コールが、例えば、回路交換網４２に結合する時に必要になる。音声コーディングは任意の周知の音声コーディング技術を用いて行われる。種々の音声コーディング技術を行うための指示は、システム・メモリ２２に記憶されている。モデム機能は、任意のフォールバック基準を持つＶ．９０のような任意のモデム基準によって行うことができる。
【００１０】
音声コーディング機能専用のプロセッサの複数のもの１２を１つ又は複数を備えると共に、モデム機能専用の付随するマイクロプロセッサ・ホストと組合せたプロセッサの複数のもの１２を別に一つ具備するよりも、通信インフラ１０は、通信インフラ１０で処理するチャネル全体でこれらの機能に対する要求の今のレベルに適合するように、音声コーディングとモデム機能に十分なプロセッサ資源を割り当てて、コールを適切なネットワークに動的に送るように動的に構成されている。プロセッサ１４、１６、１８が実行する指示は、各々プロセッサ１４，１６，１８で、音声処理、モデム制御、データ・ポンプ機能、又はこれらの二つのアプリケーションの組合せのために構成されている。好ましい実施例では、プロセッサ１４、１６、１８は、各々がデュアル乗算累算機能を持つ１６ビットＳＣ１４０ＤＳＰコアのように、デジタル信号プロセッサ（ＤＳＰ）になるが、本発明はそれに限定されるわけでない。更に好ましくは、プロセッサ１４、１６、１８は、データと指示とが単一のメモリ・スペースに記憶される構造であるが、本発明はそれに限定されるわけでない。プロセッサ１４、１６、１８は、同質、すなわち、同じ構造であっても、又は、異質、すなわち、異なる構造であってもよい。
【００１１】
通信インフラ１０は、使用変更の特徴に対して、制御又は信号処理アプリケーションに対する要求に基づいて、要求とされる処理タイプに、必要におうじて、構成できる、多用途の単一ハードウェア・プラットフォームを提供する。通信インフラ１０は、システム・メモリ２２に制御と信号処理の機能の各々を実行するための指示を記憶すると共に、その機能に対する要求が増えたので必要になる機能を実行するための指示を、プロセッサ１４、１６、１８の内の一つの指示キャッシュ・メモリにバス２０を介して転送することによって、動的な構成を実現する。
【００１２】
図示した実施例のバス２０は、１２８ビット・ワイド分離トランザクション・バスであるが、本発明はそれに限定されるわけでない。分離トランザクション・バスは、バスに結合した装置が、バスに情報の要請を送ると共に、他の装置による使用のためにバスを解放する、特性を呈する。後に、要求された情報が利用可能になる時に、その要求していた装置に、バスを介して既に要求していた情報を受信するように通知される。
【００１３】
ＳＣ１４０コアは、プロセッサ１４，１６，１８とも言うが、そのなかの一つは、それ自体のモデム機能の制御状態を呈するだけのために制御コードをオプションに実行し、他のＤＳＰコアは、モデム機能を提供すべきである。各々プロセッサ・コアは、制御と信号処理機能を扱うための容量を知るために、及び未使用の容量の部分を知るようにプログラム設定されている。通信インフラ１０の機能の一つ、又は増加した機能のレベルが必要な時に、割当の階層順から、どのＤＳＰコアが更なる処理を引き受けるかについて決まる。指示されたＤＳＰコアが、更なる処理を行うための容量が利用可能かどうかについて確認する。もしなければ、あるＤＳＰコアが更なる処理を引き受け可能な処理容量があると見なされるまで、又は、通信インフラ１０の容量が満杯と決定されるまで、階層順位で次位のＤＳＰコアが、更なる処理を引き受けるように指示される。ＤＳＰコアが更なる処理を引き受け可能と見なされると、そのＤＳＰコアは、システム・メモリ２２内の特定のメモリ・ロケーションから、その機能を行うための指示を要望する。指示が、バス２０上をシステム・メモリ２２から、指示されたＤＳＰコアの指示キャッシュに転送される。データは、通信インフラ１０の構造が再構成され、更なる処理を行う指示が指示されたＤＳＰコアに転送されるまでバッファされる。更なる処理タスクを行うＤＳＰコアは、更なる処理を自己の仕事量にインターリーブする。プロセスは、通信インフラ１０の容量限界まで更なる処理を取り入れるために繰り返される。もちろん、タスクは、一つ又は複数のＤＳＰコア上の負荷を減少し、後の更なる処理タスクのために未使用の容量を利用可能にすることによって完了する。
【符号の説明】
【００１４】
１０ 通信インフラ
１２ 複数のプロセッサ１４、１６、１８のもの
１４、１６、１８ プロセッサ
２０ バス
２２ システム・メモリ
２４ バス・アービトレータ
２６ 入力／出力装置
２８ 集積回路
【技術分野】
【０００１】
本出願は、電気通信システム、特に、混合データ処理のために動的に構成できる構造と、要求に基づいて電気通信資源を動的に割り当てる関連技術とに関している。
【背景技術】
【０００２】
基本局やスイッチ・ゲートウェイのような通信インフラが従来設置されていたハードウェア・プラットフォームは、マイクロプロセッサとデジタル信号プロセッサとの混合体を含んでいる。マイクロプロセッサは、システム・ホストとルータとして一般的に機能し、制御指向型のタスクとマルチプルＤＳＰに対するインタフェースとを実行する。ＤＳＰは、音声圧縮、エコー消去、ファックス処理、モデム・データ・ポンプ機能、エラー訂正のように、信号処理タスクの実行が要求される。通信インフラの装備は、システム使用を支援するために、種々のデータ・タイプを含めた、多くのチャネルを処理しなければならない。各々チャネル又はデータ・ストリームは、そのデータ・タイプによって独自の処理規定を備えている。例えば、Ｖ．４２ｂｉｓ・モデム処理は、制御処理集中型であり、完全に信号処理指向型である音声圧縮よりもマイクロプロセッサに、より大きな負担をかける。従って、信号処理資源のマイクロプロセッサ資源に対する比率は、チャネル・タイプによって異なる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
そのような種々のデータ・ストリームを処理するために、ある技術では、ハードウェアとソフトウェアの資源を通信システム内のチャネル又はデータ・ストリームごとに専用にしている。この技術は、必要な処理のタイプが推定から分かり、実質的には変化しない場合に、最良に機能する。この技術を使用する一般的なシステムでは、資源を音声データの専用にしたり、資源を他のデータ・タイプの専用にしている。
【０００４】
専用のハードウェアとソフトウェア技術の短所は、トラフィック・パターンが静的でないので、資源と費用とが最適化されていないことにある。ボイス・コールの数とデータ・コールの数との関係は、一日のような時間に関して、一定にならない。柔軟であると共に、信号処理と制御処理の両方の機能をソフトウェア制御のもとで動的に扱うことができて、要求に相応する構成に動的に再構成できる、通信インフラの必要性が存在する。
【課題を解決するための手段】
【０００５】
本発明によれば、あるアプリケーションの専用になることから、第１のアプリケーションと第２の（又は、それ以上の）アプリケーションの任意の組合せにいたる、広範囲のアプリケーションにわたって、動的に再構成できる通信インフラが可能になる。通信インフラは、バスと共有システム・メモリに結合した複数のプロセッサを含んでいる。各々プロセッサは、制御又は信号処理機能を効率的に実行できるので、真に動的な再構成が可能になる。第１と第２の機能を実施させる指示は、システム・メモリに記憶されバス上で各々プロセッサに利用可能になる。
【図面の簡単な説明】
【０００６】
【図１】本発明による通信インフラのブロック図である。
【図２】図１の通信インフラと種々のネットワーク要素とのインターフェースのブロック図である。
【実施例】
【０００７】
スペクトルの第１の末端で或るアプリケーションの専用になることから、スペースの第２の末端で第２アプリケーションの専用になることや、第１のアプリケーションと第２のアプリケーションとの任意の組合せにいたる、広い範囲のアプリケーションの組合せにわたって、動的に再構成できる通信インフラ１０を、図１のブロック図に示す。通信インフラ１０は、バス２０に結合したプロセッサ１４、１６、１８の複数のもの１２を含んでいる。システム・メモリ２２、バス・アービトレータ２４、入力／出力装置２６も、バス２０に結合している。入力／出力装置２６は、外部メモリ・インターフェース装置（ＭＩＵ）３０、平行インターフェース装置（ＰＩＵ）３２，直列インターフェース装置（ＳＩＵ）３４のように、他の周辺部を含んでいるが、それらに限定されるわけでない。通信インフラ１０は、セルラー電話システムの基本受信局の一部になる。通信インフラ１０は、集積回路２８として組み込まれている。通信インフラ１０は、図１に図示するように、複数のプロセッサ１４、１６、１８のもの１２を含んでいる。三つのプロセッサを図示しているが、本発明はそれらに限定されるわけでない。複数のプロセッサ１４、１６、１８のもの１２の各々は、二つ以上の通信タスク又はアプリケーションを実行するために、コード形式で指示できる。どのアプリケーションを実行するかについては、各々のプロセッサに与えられ各々が実行する指示に基づいている。本例は、二つの通信タスク又はアプリケーションを用いるプロセッサの動的な構成を図示するものである。本発明は、しかし、そのような二つのタスク又はアプリケーションに限定されるわけでない。
【０００８】
通信インフラ１０は、幾つかのコールを同時に処理できる。例えば、通信インフラ１０は、６４のボイス・コールを処理できる。図２のブロック図に示すように、これらのコールは、セルラー送受器４０、回路交換網４２、又はパケット交換網４４のように、種々の送信源や送信先から発生し終了することができる。
【０００９】
通信インフラ１０が呈する二つの計算集中型アプリケーションは、音声コーディングとモデム機能を含んでいる。音声コーディング機能は、セルラー送受器から受信したボイス・コールが、例えば、回路交換網４２に結合する時に必要になる。音声コーディングは任意の周知の音声コーディング技術を用いて行われる。種々の音声コーディング技術を行うための指示は、システム・メモリ２２に記憶されている。モデム機能は、任意のフォールバック基準を持つＶ．９０のような任意のモデム基準によって行うことができる。
【００１０】
音声コーディング機能専用のプロセッサの複数のもの１２を１つ又は複数を備えると共に、モデム機能専用の付随するマイクロプロセッサ・ホストと組合せたプロセッサの複数のもの１２を別に一つ具備するよりも、通信インフラ１０は、通信インフラ１０で処理するチャネル全体でこれらの機能に対する要求の今のレベルに適合するように、音声コーディングとモデム機能に十分なプロセッサ資源を割り当てて、コールを適切なネットワークに動的に送るように動的に構成されている。プロセッサ１４、１６、１８が実行する指示は、各々プロセッサ１４，１６，１８で、音声処理、モデム制御、データ・ポンプ機能、又はこれらの二つのアプリケーションの組合せのために構成されている。好ましい実施例では、プロセッサ１４、１６、１８は、各々がデュアル乗算累算機能を持つ１６ビットＳＣ１４０ＤＳＰコアのように、デジタル信号プロセッサ（ＤＳＰ）になるが、本発明はそれに限定されるわけでない。更に好ましくは、プロセッサ１４、１６、１８は、データと指示とが単一のメモリ・スペースに記憶される構造であるが、本発明はそれに限定されるわけでない。プロセッサ１４、１６、１８は、同質、すなわち、同じ構造であっても、又は、異質、すなわち、異なる構造であってもよい。
【００１１】
通信インフラ１０は、使用変更の特徴に対して、制御又は信号処理アプリケーションに対する要求に基づいて、要求とされる処理タイプに、必要におうじて、構成できる、多用途の単一ハードウェア・プラットフォームを提供する。通信インフラ１０は、システム・メモリ２２に制御と信号処理の機能の各々を実行するための指示を記憶すると共に、その機能に対する要求が増えたので必要になる機能を実行するための指示を、プロセッサ１４、１６、１８の内の一つの指示キャッシュ・メモリにバス２０を介して転送することによって、動的な構成を実現する。
【００１２】
図示した実施例のバス２０は、１２８ビット・ワイド分離トランザクション・バスであるが、本発明はそれに限定されるわけでない。分離トランザクション・バスは、バスに結合した装置が、バスに情報の要請を送ると共に、他の装置による使用のためにバスを解放する、特性を呈する。後に、要求された情報が利用可能になる時に、その要求していた装置に、バスを介して既に要求していた情報を受信するように通知される。
【００１３】
ＳＣ１４０コアは、プロセッサ１４，１６，１８とも言うが、そのなかの一つは、それ自体のモデム機能の制御状態を呈するだけのために制御コードをオプションに実行し、他のＤＳＰコアは、モデム機能を提供すべきである。各々プロセッサ・コアは、制御と信号処理機能を扱うための容量を知るために、及び未使用の容量の部分を知るようにプログラム設定されている。通信インフラ１０の機能の一つ、又は増加した機能のレベルが必要な時に、割当の階層順から、どのＤＳＰコアが更なる処理を引き受けるかについて決まる。指示されたＤＳＰコアが、更なる処理を行うための容量が利用可能かどうかについて確認する。もしなければ、あるＤＳＰコアが更なる処理を引き受け可能な処理容量があると見なされるまで、又は、通信インフラ１０の容量が満杯と決定されるまで、階層順位で次位のＤＳＰコアが、更なる処理を引き受けるように指示される。ＤＳＰコアが更なる処理を引き受け可能と見なされると、そのＤＳＰコアは、システム・メモリ２２内の特定のメモリ・ロケーションから、その機能を行うための指示を要望する。指示が、バス２０上をシステム・メモリ２２から、指示されたＤＳＰコアの指示キャッシュに転送される。データは、通信インフラ１０の構造が再構成され、更なる処理を行う指示が指示されたＤＳＰコアに転送されるまでバッファされる。更なる処理タスクを行うＤＳＰコアは、更なる処理を自己の仕事量にインターリーブする。プロセスは、通信インフラ１０の容量限界まで更なる処理を取り入れるために繰り返される。もちろん、タスクは、一つ又は複数のＤＳＰコア上の負荷を減少し、後の更なる処理タスクのために未使用の容量を利用可能にすることによって完了する。
【符号の説明】
【００１４】
１０ 通信インフラ
１２ 複数のプロセッサ１４、１６、１８のもの
１４、１６、１８ プロセッサ
２０ バス
２２ システム・メモリ
２４ バス・アービトレータ
２６ 入力／出力装置
２８ 集積回路
【特許請求の範囲】
【請求項１】
電気通信資源を動的に構成する方法であって、
第１の電気通信サービスの要求を決定するステップと、
該第１の電気通信サービスを実行するために第１のプロセッサ資源を割り当てるステップと、
該第１の電気通信サービスを実行する共通メモリから該第１の割り当てられたプロセッサ資源へ指示を引き出すステップと、
第２の電気通信サービスの要求を決定するステップと、
該第２の電気通信サービスを実行するために第２のプロセッサ資源を割り当てるステップと、
該第２の電気通信サービスを実行するために該共通メモリから該第２の割り当てられたプロセッサ資源へ指示を引き出すステップとを含むことを特徴とする方法。
【請求項２】
指示を共通メモリから引き出す該ステップが、該指示を共有バス上で転送するステップを含んでいる、請求項１に記載の方法。
【請求項３】
該第１のプロセッサ資源を割り当てるステップと、該第２のプロセッサ資源を割り当てるステップとが、単一プロセッサの資源を割り当てるステップからなる請求項１に記載の方法。
【請求項４】
該第１のプロセッサ資源を割り当てるステップと、該第２のプロセッサ資源を割り当てるステップとが、複数のプロセッサの資源を割り当てるステップからなる請求項１に記載の方法。
【請求項５】
第１のプロセッサ資源と第２のプロセッサ・サービスとを割り当てるステップは、各々、該第１の電気通信サービスと該第２の電気通信サービスとの要求に準じて行われる、請求項１に記載の方法。
【請求項６】
通信装置であって、
複数のプロセッサにおいて、各々が少なくとも第１及び第２のタスクを行うようにプログラム設定できる、該複数のプロセッサと、
第１の電気通信サービスと第２の電気通信サービスとの指示を記憶するための共有メモリと、
該のメモリと該のプロセッサとの各々に結合された共有バスとを含むことを特徴とする通信装置。
【請求項７】
該通信装置が集積回路で構成されている、請求項６に記載の通信装置。
【請求項８】
該プロセッサの各々が同一である、請求項６に記載の通信装置。
【請求項９】
該プロセッサの各々が同一ではない、請求項６に記載の通信装置。
【請求項１０】
該メモリが、データと指示との両方を記憶できる単一のメモリ・スペースである、請求項６に記載の通信装置。
【請求項１１】
該バスが、分離トランザクション・バスである、請求項６に記載の通信装置。
【請求項１２】
通信装置であって、
複数のプロセッサにおいて、各々が少なくとも第１及び第２のタスクを行うようにプログラム設定できる、該複数のプロセッサと、
第１の電気通信サービスと第２の電気通信サービスとの指示とデータとを記憶するための、単一メモリ・スペースと、
該メモリと該プロセッサとの各々に結合された分離トランザクション・バスにおいて、該単一メモリ・スペースにデータを出入させるだけでなく、該プロセッサに該単一メモリ・スペースから指示を転送する、該バスとを含むことを特徴とする通信装置。
【請求項１３】
該プロセッサの各々が同一である、請求項１２に記載の通信装置。
【請求項１４】
該通信装置が集積回路で構成されている、請求項１３に記載の通信装置。
【請求項１】
電気通信資源を動的に構成する方法であって、
第１の電気通信サービスの要求を決定するステップと、
該第１の電気通信サービスを実行するために第１のプロセッサ資源を割り当てるステップと、
該第１の電気通信サービスを実行する共通メモリから該第１の割り当てられたプロセッサ資源へ指示を引き出すステップと、
第２の電気通信サービスの要求を決定するステップと、
該第２の電気通信サービスを実行するために第２のプロセッサ資源を割り当てるステップと、
該第２の電気通信サービスを実行するために該共通メモリから該第２の割り当てられたプロセッサ資源へ指示を引き出すステップとを含むことを特徴とする方法。
【請求項２】
指示を共通メモリから引き出す該ステップが、該指示を共有バス上で転送するステップを含んでいる、請求項１に記載の方法。
【請求項３】
該第１のプロセッサ資源を割り当てるステップと、該第２のプロセッサ資源を割り当てるステップとが、単一プロセッサの資源を割り当てるステップからなる請求項１に記載の方法。
【請求項４】
該第１のプロセッサ資源を割り当てるステップと、該第２のプロセッサ資源を割り当てるステップとが、複数のプロセッサの資源を割り当てるステップからなる請求項１に記載の方法。
【請求項５】
第１のプロセッサ資源と第２のプロセッサ・サービスとを割り当てるステップは、各々、該第１の電気通信サービスと該第２の電気通信サービスとの要求に準じて行われる、請求項１に記載の方法。
【請求項６】
通信装置であって、
複数のプロセッサにおいて、各々が少なくとも第１及び第２のタスクを行うようにプログラム設定できる、該複数のプロセッサと、
第１の電気通信サービスと第２の電気通信サービスとの指示を記憶するための共有メモリと、
該のメモリと該のプロセッサとの各々に結合された共有バスとを含むことを特徴とする通信装置。
【請求項７】
該通信装置が集積回路で構成されている、請求項６に記載の通信装置。
【請求項８】
該プロセッサの各々が同一である、請求項６に記載の通信装置。
【請求項９】
該プロセッサの各々が同一ではない、請求項６に記載の通信装置。
【請求項１０】
該メモリが、データと指示との両方を記憶できる単一のメモリ・スペースである、請求項６に記載の通信装置。
【請求項１１】
該バスが、分離トランザクション・バスである、請求項６に記載の通信装置。
【請求項１２】
通信装置であって、
複数のプロセッサにおいて、各々が少なくとも第１及び第２のタスクを行うようにプログラム設定できる、該複数のプロセッサと、
第１の電気通信サービスと第２の電気通信サービスとの指示とデータとを記憶するための、単一メモリ・スペースと、
該メモリと該プロセッサとの各々に結合された分離トランザクション・バスにおいて、該単一メモリ・スペースにデータを出入させるだけでなく、該プロセッサに該単一メモリ・スペースから指示を転送する、該バスとを含むことを特徴とする通信装置。
【請求項１３】
該プロセッサの各々が同一である、請求項１２に記載の通信装置。
【請求項１４】
該通信装置が集積回路で構成されている、請求項１３に記載の通信装置。
【図１】
【図２】
【図２】
【公開番号】特開２０１１−１８２４６０（Ｐ２０１１−１８２４６０Ａ）
【公開日】平成２３年９月１５日（２０１１．９．１５）
【国際特許分類】
【出願番号】特願２０１１−１１５５５５（Ｐ２０１１−１１５５５５）
【出願日】平成２３年５月２４日（２０１１．５．２４）
【分割の表示】特願２００１−２４３０６５（Ｐ２００１−２４３０６５）の分割
【原出願日】平成１３年８月１０日（２００１．８．１０）
【出願人】（３０１０３０６０５）アギア システムズ ガーディアン コーポレーション (15)
【氏名又は名称原語表記】Ａｇｅｒｅ Ｓｙｓｔｅｍｓ Ｇｕａｒｄｉａｎ Ｃｏｒｐｏｒａｔｉｏｎ
【Ｆターム（参考）】
【公開日】平成２３年９月１５日（２０１１．９．１５）
【国際特許分類】
【出願日】平成２３年５月２４日（２０１１．５．２４）
【分割の表示】特願２００１−２４３０６５（Ｐ２００１−２４３０６５）の分割
【原出願日】平成１３年８月１０日（２００１．８．１０）
【出願人】（３０１０３０６０５）アギア システムズ ガーディアン コーポレーション (15)
【氏名又は名称原語表記】Ａｇｅｒｅ Ｓｙｓｔｅｍｓ Ｇｕａｒｄｉａｎ Ｃｏｒｐｏｒａｔｉｏｎ
【Ｆターム（参考）】
[ Back to top ]