混成半導体集積回路
【構成】高周波集積回路において、半導体集積回路チップ１１を出来るかぎり小さくするために、能動素子１２，抵抗素子１３，容量素子１４のみを半導体基板１５上に形成し、整合回路に不可欠なスパイラルインダクタンス素子１６を形成した高抵抗誘電体基板上に搭載する。
【効果】小型で高性能な、混成型高周波集積回路を実現できる。
【効果】小型で高性能な、混成型高周波集積回路を実現できる。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、無線システムにおける高周波回路に適用可能な、小型，高性能，低消費電力、且つ低価格の混成集積回路に関する。
【０００２】
【従来の技術】従来の高周波回路では、例えば、特開平2−34014号公報のように、Ｓｉ単結晶半導体基板上にＳｉトランジスタ，抵抗素子，容量素子，インダクタンス素子を形成することによって高周波回路を構成したＭＭＩＣ（Microwave MonolithicIntegrated Circuit）が提案されてきた。
【０００３】
【発明が解決しようとする課題】例えば、自動車電話に代表される移動体通信の高周波回路では、低消費電力，高性能は言うまでもなく、小型で低価格が強く要求される。しかし、個別部品で回路を構成するために電気的特性は達成することが可能であるが、回路全体の大きさを小さくすることができない。また、先に述べた、従来技術では、集積回路プロセス技術を利用できるので、微細化が可能であるが、Ｑ値の高いインダクタンス素子を作ることが困難である。従来、集積回路プロセスで形成するインダクタンス素子は、分布定数構造や、集中定数構造を用いてきた。微細構造で、且つ、高Ｑのインダクタを得るためには、厚膜メッキのような低抵抗配線技術とエアブリッジ技術により低誘電率を確保するための技術を必要としてきたが、これらはいずれも、量産性，コスト面，信頼性の面で不利であり、新しい技術開発が望まれていた。
【０００４】本発明の目的は、特に、高Ｑのスパイラルコイルを有し、高性能，低消費電力は言うまでもなく、量産性，コスト面，信頼性の面で優れた高周波混成集積回路を提供する。
【０００５】
【課題を解決するための手段】上記目的は、印刷技術を用いて低抵抗金属の平面型スパイラルコイルと配線パターンとを形成した高抵抗誘電体基板上に、電界効果型トランジスタ（以下FET)，バイポーラトランジスタ（以下ＢＪＴ），ダイオード等の能動素子と容量素子，抵抗素子とを半導体集積回路プロセスを用いて形成した半導体チップを搭載し、これらを電気的に接続することで実現できる。
【０００６】また、半絶縁性ＧａＡｓ基板上に、能動素子としてＧａＡｓ ＭＥＳＦＥＴ，金属層／誘電体層／金属層（ＭＩＭ）構造の容量素子，イオン注入により形成した抵抗素子を形成し、これらを互いに配線した半導体チップを用いることにより、高性能化を実現できる。
【０００７】また、半絶縁性ＧａＡｓ基板上にエピタキシャル成長したIII−Ｖ 族ヘテロ接合半導体を用いて、能動素子としてヘテロ接合ＦＥＴ，ヘテロ接合ＢＪＴを形成し、配線金属層／誘電体層／配線金属層（ＭＩＭ）構造の容量素子，高抵抗金属層を用いた抵抗素子を形成し、これらを互いに配線した半導体チップを用いることにより、更に、高性能化を図ることができる。
【０００８】搭載した半導体チップの回路と高抵抗誘電体基板上の回路との接続は、金属ワイヤによるワイヤボンディング法、またはフェースダウンボンディング法を用いて小型で、且つ、量産に適した構造を達成できる。
【０００９】また、複数の半導体チップとフィルタ素子とを、スパイラルコイルと配線パターンとを形成した１枚の高抵抗誘電体基板上に搭載し、電気的に接続することにより、複数の機能を有する混成集積回路を実現することが可能である。
【００１０】移動体通信における高周波回路は、低雑音増幅器，ミキサ等、複数の回路で構成され、システムとして高性能を実現するためには高Ｑのインダクタを用いた各回路間のインピーダンス整合が極めて重要である。この高Ｑのインダクタは、印刷技術を用いて作製する低抵抗金属の平面型スパイラルコイルにより実現できるので、上記技術を用いることにより、移動体通信システムにおける高性能な高周波集積回路を達成できる。
【００１１】
【作用】従来技術では、導体幅，導体間距離を約１０μｍ以下に微細化するに伴い高Ｑのスパイラルコイル作製が困難になることが問題と成っていたが、これはスパイラルコイルのサイズを大きくすることによって解決することができる。しかし、半導体基板、特に高コストである化合物半導体基板上を用いる場合には、本来サイズの大きいスパイラルコイルの大型化は、チップ面積の増大を伴い、製品のコストを高くするという問題を生じる。これを解決するためには、スパイラルコイルを半導体基板上ではなく、例えば、ガラスエポキシ基板，テフロン，アルミナコンポジット基板，アルミナセラミック基板，単結晶サファイア基板等の、高抵抗誘電体基板上に、例えば、Ｃｕ，Ａｇ，Ａｌ等の導体層により形成することで達成できる。この方法に依れば、コイルの導体間距離を、例えば、約４０μｍと大きくすることができるので、導体間の誘電体層誘電率を大きくしてもコイルのＱに対する影響は小さく、エアブリッジ等の技術を使う必要がなくなり、レジンモールド等、信頼性の高いパッケージを適用できるという利点もある。
【００１２】一方、半導体基板上には、ＦＥＴ，ＢＪＴ等の能動素子，抵抗素子，容量素子を形成し、これらを機能に応じて配線する。抵抗素子，容量素子は通常の半導体集積回路プロセスで容易に作製でき、また、素子のサイズも小さくできるので、チップサイズへの影響は無視できる。特に、ＭＩＭ容量素子の場合、単位面積当りの容量を大きくするために、誘電体層の厚みを約０.１μｍ 程度にできるだけ薄くすることが要求される。半導体基板の場合、表面の凹凸は原子層レベルであり、ＭＩＭ容量素子の作製になんら影響無いことは、これまでの多くの例から明らかである。しかし、高抵抗誘電体基板の表面には、通常数μｍ以上の凹凸を有することが知られており、ＭＩＭ容量素子を作製することは極めて困難であり、ＭＩＭ容量素子は半導体基板上に作製するほうが望ましい。
【００１３】半導体チップを高誘電体基板上に搭載し、これらを電気的の接続する方法としては、例えばＡｌ，Ａｕ，Ｃｕ等の細線によるワイヤボンディング法や、フェースダウンボンディング法等、従来から知られている方法を用いることにより、実現できる。
【００１４】以上の技術を用いることにより、量産性，コスト，信頼性の面で優れた高周波用ＩＣを実現することができる。
【００１５】
【実施例】＜実施例１＞図１に本発明の一実施例を示す。先ず、半絶縁性ＧａＡｓ基板上にイオン注入、等の半導体集積回路のプロセス技術を用いてＭＥＳＦＥＴ素子１２，抵抗素子１３及び金属膜／絶縁膜／金属膜で形成された容量素子１４からなる集積回路チップ１１を作成する。また一方で、印刷技術を用いて金属配線、及びスパイラルコイル素子１６を形成したアルミナを主成分とするセラミック基板１５を形成する。次に、集積回路チップ１１をセラミック基板１５上に銀ペースト等を用いて固定する。引き続き、金ワイヤ１７を用いて半導体チップ１１の電極端子と、セラミック基板上１５の電極端子を接続する。集積回路チップ１１とセラミック基板１５とを結合したことによって、一つの機能を有する回路を構成している。次に、これをパッケージ１７に搭載し、それぞれのボンディングパッド１８を金ワイヤ１９により接続する。最後に、これらを樹脂によって保護する。このようにして、作製した高周波集積回路は、高性能で、且つ、小型，低コスト化することが出来る。
【００１６】＜実施例２＞図２に本発明の他の実施例を示す。先ず、半絶縁性ＧａＡｓ基板上にエピタキシャル成長したヘテロ接合結晶を用いて形成したＨＥＭＴ素子，抵抗素子、及び金属膜／絶縁膜／金属膜で形成された容量素子からなる集積回路チップ２１を作成する。また一方で、メッキ技術を用いて金属配線、及びスパイラルコイル素子２２を形成したアルミナを主成分とするセラミック基板２３を形成する。次に、集積回路チップ２１をセラミック基板２３上にフリップチップボンディング２４を用いて半導体チップ２１の電極端子と、セラミック基板上２３の電極端子を接続して固定する。集積回路チップ２１とセラミック基板２３とを結合したことによって、一つの機能を有する回路を構成している。次に、これをパッケージ２５に搭載し、それぞれのボンディングパッド２６を金ワイヤ２７により接続する。最後に、これらを樹脂によって保護する。このようにして、作製した高周波集積回路は、高性能で、且つ、小型，低コスト化することが出来る。
【００１７】＜実施例３＞図３に本発明の他の実施例を示す。先ず、半絶縁性ＧａＡｓ基板上にエピタキシャル成長したヘテロ接合結晶を用いて形成したＨＥＭＴ素子３２，抵抗素子３３、及び金属膜／絶縁膜／金属膜で形成された容量素子３４からなる集積回路チップ３１を作成する。また一方で、印刷技術を用いて金属配線、及びスパイラルコイル素子３５を形成したアルミナを主成分とするセラミック基板３６を形成し、更に、セラミック基板３６上に、集積回路チップ３１を埋め込むことが出来る大きさの孔３７を形成する。次に、集積回路チップ３１をセラミック基板３６上に形成された孔３７に埋め込み、銀ペースト等を用いて固定する。引き続き、金ワイヤ３８を用いて半導体チップ３１の電極端子と、セラミック基板上３６の電極端子を接続する。集積回路チップ３１とセラミック基板１５とを結合したことによって、一つの機能を有する回路を構成している。次に、これをパッケージ３９に搭載し、それぞれのボンディングパッド４０を金ワイヤ３８により接続する。最後に、これらを樹脂によって保護する。このようにして、作製した高周波集積回路は、高性能で、且つ、小型，低コスト化することが出来る。
【００１８】＜実施例４＞図４に本発明の他の実施例を示す。先ず、半絶縁性ＧａＡｓ基板上にエピタキシャル成長したヘテロ接合結晶を用いて形成したＨＥＭＴ素子，抵抗素子、及び金属膜／絶縁膜／金属膜で形成された容量素子からなる集積回路チップ，低雑音増幅器（ＬＮＡ）４１，ミキサ回路（ＭＩＸ）４２、また基準発振器，分周器，電圧制御発振器からなる周波数シンセサイザ（ＬＯ）４３を作製する。また一方で、印刷技術を用いて金属配線、及びスパイラルコイル素子４４を形成したアルミナを主成分とするセラミック基板４５を形成する。次に、集積回路チップ４１，４２，４３をセラミック基板４５上に銀ペースト等を用いて固定する。また、セラミック基板４５上には、ＳＡＷフィルタや強誘電体フィルタ等の受動フィルタ素子４６を搭載し、引き続き、金ワイヤを用いて半導体チップ４１，４２，４３の電極端子と、セラミック基板４５上の電極端子を接続する。集積回路チップ４１，４２，４３、受動フィルタ素子４６、および、セラミック基板４５とを結合したことによって、移動体通信端末における高周波受信部を構成する。次に、これをパッケージ４７に搭載する。最後に、これらを樹脂によって保護する。このようにして、作製した高周波混成集積回路は、高性能で、且つ、小型，低コスト化することが出来る。
【００１９】
【発明の効果】本発明によれば、樹脂等の誘電材料で被覆されても、高Ｑのスパイラルコイルをセラミック基板上に形成でき、且つ、高性能な半導体能動素子，抵抗素子，容量素子からなる微細な集積回路チップとを一体化できるので、高周波特性に優れた構成集積回路を提供することが出来る。
【図面の簡単な説明】
【図１】本発明による混成集積回路の実施例１の斜視図。
【図２】本発明による混成集積回路の実施例２の斜視図。
【図３】本発明による混成集積回路の実施例３の斜視図。
【図４】本発明による混成集積回路の実施例４の斜視図。
【符号の説明】
１１…ＧａＡｓ集積回路チップ、１２…ＭＥＳＦＥＴ素子、１３…抵抗素子、１４…容量素子、１５…セラミック基板、１６…スパイラルコイル素子、１７…パッケージ、１８…ボンディングパッド、１９…金ワイヤ。
【０００１】
【産業上の利用分野】本発明は、無線システムにおける高周波回路に適用可能な、小型，高性能，低消費電力、且つ低価格の混成集積回路に関する。
【０００２】
【従来の技術】従来の高周波回路では、例えば、特開平2−34014号公報のように、Ｓｉ単結晶半導体基板上にＳｉトランジスタ，抵抗素子，容量素子，インダクタンス素子を形成することによって高周波回路を構成したＭＭＩＣ（Microwave MonolithicIntegrated Circuit）が提案されてきた。
【０００３】
【発明が解決しようとする課題】例えば、自動車電話に代表される移動体通信の高周波回路では、低消費電力，高性能は言うまでもなく、小型で低価格が強く要求される。しかし、個別部品で回路を構成するために電気的特性は達成することが可能であるが、回路全体の大きさを小さくすることができない。また、先に述べた、従来技術では、集積回路プロセス技術を利用できるので、微細化が可能であるが、Ｑ値の高いインダクタンス素子を作ることが困難である。従来、集積回路プロセスで形成するインダクタンス素子は、分布定数構造や、集中定数構造を用いてきた。微細構造で、且つ、高Ｑのインダクタを得るためには、厚膜メッキのような低抵抗配線技術とエアブリッジ技術により低誘電率を確保するための技術を必要としてきたが、これらはいずれも、量産性，コスト面，信頼性の面で不利であり、新しい技術開発が望まれていた。
【０００４】本発明の目的は、特に、高Ｑのスパイラルコイルを有し、高性能，低消費電力は言うまでもなく、量産性，コスト面，信頼性の面で優れた高周波混成集積回路を提供する。
【０００５】
【課題を解決するための手段】上記目的は、印刷技術を用いて低抵抗金属の平面型スパイラルコイルと配線パターンとを形成した高抵抗誘電体基板上に、電界効果型トランジスタ（以下FET)，バイポーラトランジスタ（以下ＢＪＴ），ダイオード等の能動素子と容量素子，抵抗素子とを半導体集積回路プロセスを用いて形成した半導体チップを搭載し、これらを電気的に接続することで実現できる。
【０００６】また、半絶縁性ＧａＡｓ基板上に、能動素子としてＧａＡｓ ＭＥＳＦＥＴ，金属層／誘電体層／金属層（ＭＩＭ）構造の容量素子，イオン注入により形成した抵抗素子を形成し、これらを互いに配線した半導体チップを用いることにより、高性能化を実現できる。
【０００７】また、半絶縁性ＧａＡｓ基板上にエピタキシャル成長したIII−Ｖ 族ヘテロ接合半導体を用いて、能動素子としてヘテロ接合ＦＥＴ，ヘテロ接合ＢＪＴを形成し、配線金属層／誘電体層／配線金属層（ＭＩＭ）構造の容量素子，高抵抗金属層を用いた抵抗素子を形成し、これらを互いに配線した半導体チップを用いることにより、更に、高性能化を図ることができる。
【０００８】搭載した半導体チップの回路と高抵抗誘電体基板上の回路との接続は、金属ワイヤによるワイヤボンディング法、またはフェースダウンボンディング法を用いて小型で、且つ、量産に適した構造を達成できる。
【０００９】また、複数の半導体チップとフィルタ素子とを、スパイラルコイルと配線パターンとを形成した１枚の高抵抗誘電体基板上に搭載し、電気的に接続することにより、複数の機能を有する混成集積回路を実現することが可能である。
【００１０】移動体通信における高周波回路は、低雑音増幅器，ミキサ等、複数の回路で構成され、システムとして高性能を実現するためには高Ｑのインダクタを用いた各回路間のインピーダンス整合が極めて重要である。この高Ｑのインダクタは、印刷技術を用いて作製する低抵抗金属の平面型スパイラルコイルにより実現できるので、上記技術を用いることにより、移動体通信システムにおける高性能な高周波集積回路を達成できる。
【００１１】
【作用】従来技術では、導体幅，導体間距離を約１０μｍ以下に微細化するに伴い高Ｑのスパイラルコイル作製が困難になることが問題と成っていたが、これはスパイラルコイルのサイズを大きくすることによって解決することができる。しかし、半導体基板、特に高コストである化合物半導体基板上を用いる場合には、本来サイズの大きいスパイラルコイルの大型化は、チップ面積の増大を伴い、製品のコストを高くするという問題を生じる。これを解決するためには、スパイラルコイルを半導体基板上ではなく、例えば、ガラスエポキシ基板，テフロン，アルミナコンポジット基板，アルミナセラミック基板，単結晶サファイア基板等の、高抵抗誘電体基板上に、例えば、Ｃｕ，Ａｇ，Ａｌ等の導体層により形成することで達成できる。この方法に依れば、コイルの導体間距離を、例えば、約４０μｍと大きくすることができるので、導体間の誘電体層誘電率を大きくしてもコイルのＱに対する影響は小さく、エアブリッジ等の技術を使う必要がなくなり、レジンモールド等、信頼性の高いパッケージを適用できるという利点もある。
【００１２】一方、半導体基板上には、ＦＥＴ，ＢＪＴ等の能動素子，抵抗素子，容量素子を形成し、これらを機能に応じて配線する。抵抗素子，容量素子は通常の半導体集積回路プロセスで容易に作製でき、また、素子のサイズも小さくできるので、チップサイズへの影響は無視できる。特に、ＭＩＭ容量素子の場合、単位面積当りの容量を大きくするために、誘電体層の厚みを約０.１μｍ 程度にできるだけ薄くすることが要求される。半導体基板の場合、表面の凹凸は原子層レベルであり、ＭＩＭ容量素子の作製になんら影響無いことは、これまでの多くの例から明らかである。しかし、高抵抗誘電体基板の表面には、通常数μｍ以上の凹凸を有することが知られており、ＭＩＭ容量素子を作製することは極めて困難であり、ＭＩＭ容量素子は半導体基板上に作製するほうが望ましい。
【００１３】半導体チップを高誘電体基板上に搭載し、これらを電気的の接続する方法としては、例えばＡｌ，Ａｕ，Ｃｕ等の細線によるワイヤボンディング法や、フェースダウンボンディング法等、従来から知られている方法を用いることにより、実現できる。
【００１４】以上の技術を用いることにより、量産性，コスト，信頼性の面で優れた高周波用ＩＣを実現することができる。
【００１５】
【実施例】＜実施例１＞図１に本発明の一実施例を示す。先ず、半絶縁性ＧａＡｓ基板上にイオン注入、等の半導体集積回路のプロセス技術を用いてＭＥＳＦＥＴ素子１２，抵抗素子１３及び金属膜／絶縁膜／金属膜で形成された容量素子１４からなる集積回路チップ１１を作成する。また一方で、印刷技術を用いて金属配線、及びスパイラルコイル素子１６を形成したアルミナを主成分とするセラミック基板１５を形成する。次に、集積回路チップ１１をセラミック基板１５上に銀ペースト等を用いて固定する。引き続き、金ワイヤ１７を用いて半導体チップ１１の電極端子と、セラミック基板上１５の電極端子を接続する。集積回路チップ１１とセラミック基板１５とを結合したことによって、一つの機能を有する回路を構成している。次に、これをパッケージ１７に搭載し、それぞれのボンディングパッド１８を金ワイヤ１９により接続する。最後に、これらを樹脂によって保護する。このようにして、作製した高周波集積回路は、高性能で、且つ、小型，低コスト化することが出来る。
【００１６】＜実施例２＞図２に本発明の他の実施例を示す。先ず、半絶縁性ＧａＡｓ基板上にエピタキシャル成長したヘテロ接合結晶を用いて形成したＨＥＭＴ素子，抵抗素子、及び金属膜／絶縁膜／金属膜で形成された容量素子からなる集積回路チップ２１を作成する。また一方で、メッキ技術を用いて金属配線、及びスパイラルコイル素子２２を形成したアルミナを主成分とするセラミック基板２３を形成する。次に、集積回路チップ２１をセラミック基板２３上にフリップチップボンディング２４を用いて半導体チップ２１の電極端子と、セラミック基板上２３の電極端子を接続して固定する。集積回路チップ２１とセラミック基板２３とを結合したことによって、一つの機能を有する回路を構成している。次に、これをパッケージ２５に搭載し、それぞれのボンディングパッド２６を金ワイヤ２７により接続する。最後に、これらを樹脂によって保護する。このようにして、作製した高周波集積回路は、高性能で、且つ、小型，低コスト化することが出来る。
【００１７】＜実施例３＞図３に本発明の他の実施例を示す。先ず、半絶縁性ＧａＡｓ基板上にエピタキシャル成長したヘテロ接合結晶を用いて形成したＨＥＭＴ素子３２，抵抗素子３３、及び金属膜／絶縁膜／金属膜で形成された容量素子３４からなる集積回路チップ３１を作成する。また一方で、印刷技術を用いて金属配線、及びスパイラルコイル素子３５を形成したアルミナを主成分とするセラミック基板３６を形成し、更に、セラミック基板３６上に、集積回路チップ３１を埋め込むことが出来る大きさの孔３７を形成する。次に、集積回路チップ３１をセラミック基板３６上に形成された孔３７に埋め込み、銀ペースト等を用いて固定する。引き続き、金ワイヤ３８を用いて半導体チップ３１の電極端子と、セラミック基板上３６の電極端子を接続する。集積回路チップ３１とセラミック基板１５とを結合したことによって、一つの機能を有する回路を構成している。次に、これをパッケージ３９に搭載し、それぞれのボンディングパッド４０を金ワイヤ３８により接続する。最後に、これらを樹脂によって保護する。このようにして、作製した高周波集積回路は、高性能で、且つ、小型，低コスト化することが出来る。
【００１８】＜実施例４＞図４に本発明の他の実施例を示す。先ず、半絶縁性ＧａＡｓ基板上にエピタキシャル成長したヘテロ接合結晶を用いて形成したＨＥＭＴ素子，抵抗素子、及び金属膜／絶縁膜／金属膜で形成された容量素子からなる集積回路チップ，低雑音増幅器（ＬＮＡ）４１，ミキサ回路（ＭＩＸ）４２、また基準発振器，分周器，電圧制御発振器からなる周波数シンセサイザ（ＬＯ）４３を作製する。また一方で、印刷技術を用いて金属配線、及びスパイラルコイル素子４４を形成したアルミナを主成分とするセラミック基板４５を形成する。次に、集積回路チップ４１，４２，４３をセラミック基板４５上に銀ペースト等を用いて固定する。また、セラミック基板４５上には、ＳＡＷフィルタや強誘電体フィルタ等の受動フィルタ素子４６を搭載し、引き続き、金ワイヤを用いて半導体チップ４１，４２，４３の電極端子と、セラミック基板４５上の電極端子を接続する。集積回路チップ４１，４２，４３、受動フィルタ素子４６、および、セラミック基板４５とを結合したことによって、移動体通信端末における高周波受信部を構成する。次に、これをパッケージ４７に搭載する。最後に、これらを樹脂によって保護する。このようにして、作製した高周波混成集積回路は、高性能で、且つ、小型，低コスト化することが出来る。
【００１９】
【発明の効果】本発明によれば、樹脂等の誘電材料で被覆されても、高Ｑのスパイラルコイルをセラミック基板上に形成でき、且つ、高性能な半導体能動素子，抵抗素子，容量素子からなる微細な集積回路チップとを一体化できるので、高周波特性に優れた構成集積回路を提供することが出来る。
【図面の簡単な説明】
【図１】本発明による混成集積回路の実施例１の斜視図。
【図２】本発明による混成集積回路の実施例２の斜視図。
【図３】本発明による混成集積回路の実施例３の斜視図。
【図４】本発明による混成集積回路の実施例４の斜視図。
【符号の説明】
１１…ＧａＡｓ集積回路チップ、１２…ＭＥＳＦＥＴ素子、１３…抵抗素子、１４…容量素子、１５…セラミック基板、１６…スパイラルコイル素子、１７…パッケージ、１８…ボンディングパッド、１９…金ワイヤ。
【特許請求の範囲】
【請求項１】半導体基板上に、少なくとも電界効果型トランジスタ，バイポーラトランジスタ，ダイオードの何れかの能動素子と、少なくとも容量，抵抗等の受動素子とからなる集積回路を形成した半導体チップを、少なくともインダクタンス素子を含む受動素子からなる集積回路を形成し、比抵抗が１０9Ω・cm 以上の高抵抗誘電体基板上に搭載し、電気的に接続することにより形成したことを特徴とする混成半導体集積回路。
【請求項２】請求項１において、III−Ｖ 族化合物半導体基板上に、少なくとも、前記電界効果型トランジスタ，前記バイポーラトランジスタ，前記ダイオードの、何れかの前記能動素子と、容量，抵抗等の前記受動素子とからなる集積回路を形成した化合物半導体チップを用いた混成半導体集積回路。
【請求項３】請求項１において、前記半導体チップとして、III−Ｖ 族化合物半導体基板上にエピタキシャル成長した半導体結晶を用いた、ヘテロ接合ＦＥＴ，ヘテロ接合ＢＪＴ，前記ダイオードの、何れかの前記能動素子と、容量，抵抗等の前記受動素子とからなる集積回路を形成した化合物半導体チップを用いた混成半導体集積回路。
【請求項４】請求項１において、前記半導体チップとそれを搭載した前記高抵抗誘電体基板とをワイヤボンディングによって電気的に接続した混成半導体集積回路。
【請求項５】請求項１において、前記半導体チップとそれを搭載した前記高抵抗誘電体基板とをフェースダウンボンディングによって電気的に接続した混成半導体集積回路。
【請求項６】請求項１において、前記半導体チップを搭載する前記高誘電体基板上に孔を形成し、前記半導体チップを埋め込むようにした混成半導体集積回路。
【請求項７】請求項１において、前記インダクタンス素子と配線導体とからなる複数の層の間に絶縁層が介在した多層構造の高抵抗誘電体基板を用いた混成半導体集積回路。
【請求項８】請求項１，２，３，４，５，６または７において、前記インダクタンス素子として、平面型のスパイラルコイルを用いた混成集積回路。
【請求項９】請求項１，２，３，４，５，６，７または８において、複数個の前記半導体チップと受動フィルタ素子ともインダクタンス素子とを含む受動素子からなる集積回路を形成し、比抵抗が１０9Ω・cm 以上の１枚の高抵抗誘電体基板上に搭載し、且つ、電気的に接続することにより形成した混成半導体集積回路。
【請求項１０】請求項１ないし９いずれかに記載の前記混成集積回路を通信，無線システムの送信部，受信部の高周波部に使用した通信，無線システム。
【請求項１】半導体基板上に、少なくとも電界効果型トランジスタ，バイポーラトランジスタ，ダイオードの何れかの能動素子と、少なくとも容量，抵抗等の受動素子とからなる集積回路を形成した半導体チップを、少なくともインダクタンス素子を含む受動素子からなる集積回路を形成し、比抵抗が１０9Ω・cm 以上の高抵抗誘電体基板上に搭載し、電気的に接続することにより形成したことを特徴とする混成半導体集積回路。
【請求項２】請求項１において、III−Ｖ 族化合物半導体基板上に、少なくとも、前記電界効果型トランジスタ，前記バイポーラトランジスタ，前記ダイオードの、何れかの前記能動素子と、容量，抵抗等の前記受動素子とからなる集積回路を形成した化合物半導体チップを用いた混成半導体集積回路。
【請求項３】請求項１において、前記半導体チップとして、III−Ｖ 族化合物半導体基板上にエピタキシャル成長した半導体結晶を用いた、ヘテロ接合ＦＥＴ，ヘテロ接合ＢＪＴ，前記ダイオードの、何れかの前記能動素子と、容量，抵抗等の前記受動素子とからなる集積回路を形成した化合物半導体チップを用いた混成半導体集積回路。
【請求項４】請求項１において、前記半導体チップとそれを搭載した前記高抵抗誘電体基板とをワイヤボンディングによって電気的に接続した混成半導体集積回路。
【請求項５】請求項１において、前記半導体チップとそれを搭載した前記高抵抗誘電体基板とをフェースダウンボンディングによって電気的に接続した混成半導体集積回路。
【請求項６】請求項１において、前記半導体チップを搭載する前記高誘電体基板上に孔を形成し、前記半導体チップを埋め込むようにした混成半導体集積回路。
【請求項７】請求項１において、前記インダクタンス素子と配線導体とからなる複数の層の間に絶縁層が介在した多層構造の高抵抗誘電体基板を用いた混成半導体集積回路。
【請求項８】請求項１，２，３，４，５，６または７において、前記インダクタンス素子として、平面型のスパイラルコイルを用いた混成集積回路。
【請求項９】請求項１，２，３，４，５，６，７または８において、複数個の前記半導体チップと受動フィルタ素子ともインダクタンス素子とを含む受動素子からなる集積回路を形成し、比抵抗が１０9Ω・cm 以上の１枚の高抵抗誘電体基板上に搭載し、且つ、電気的に接続することにより形成した混成半導体集積回路。
【請求項１０】請求項１ないし９いずれかに記載の前記混成集積回路を通信，無線システムの送信部，受信部の高周波部に使用した通信，無線システム。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開平５−２５１６２９
【公開日】平成５年（１９９３）９月２８日
【国際特許分類】
【出願番号】特願平４−４８２３４
【出願日】平成４年（１９９２）３月５日
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【公開日】平成５年（１９９３）９月２８日
【国際特許分類】
【出願日】平成４年（１９９２）３月５日
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
[ Back to top ]