物理量センサー
【課題】高い精度で物理量を検出し、製造誤差等があっても正確な物理量検出を可能にする調整機能を備えた物理量センサーを提供する。
【解決手段】第１系統の周波数信号１２を発生する第１系統の周波数信号発生部１０と、加速度の変化に応じた第２系統の周波数信号２２を発生する第２系統の周波数信号発生部２０と、第２系統のＰＬＬ出力信号２７を出力する分数分周方式の第２系統のＰＬＬ回路９０と、第１系統の周波数信号に基づく基準値生成信号のクロック数をカウントする第１系統のカウント部３０と、第２系統のＰＬＬ出力信号のクロック数をカウントする第２系統のカウント部４０と、デジタル演算部５０と、検出信号生成部６０と、加速度が加わっていない状態における基準値生成信号と第２系統のＰＬＬ出力信号の周波数が一致するように第２系統のＰＬＬ回路を制御する制御部８０とを含む物理量センサー。
【解決手段】第１系統の周波数信号１２を発生する第１系統の周波数信号発生部１０と、加速度の変化に応じた第２系統の周波数信号２２を発生する第２系統の周波数信号発生部２０と、第２系統のＰＬＬ出力信号２７を出力する分数分周方式の第２系統のＰＬＬ回路９０と、第１系統の周波数信号に基づく基準値生成信号のクロック数をカウントする第１系統のカウント部３０と、第２系統のＰＬＬ出力信号のクロック数をカウントする第２系統のカウント部４０と、デジタル演算部５０と、検出信号生成部６０と、加速度が加わっていない状態における基準値生成信号と第２系統のＰＬＬ出力信号の周波数が一致するように第２系統のＰＬＬ回路を制御する制御部８０とを含む物理量センサー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、物理量センサー等に関する。
【背景技術】
【０００２】
物体の速度や移動距離等の物理量を検出するために、用途に応じて様々なセンサーが用いられている。例えば、送波器から信号反射面に向けてパルス変調された送波信号を出射し、信号反射面で散乱された送波信号を各受波器で受信して、ドップラー効果によって生じた周波数差等から移動体の走行速度を検出する速度センサーが知られている。
【０００３】
この速度センサーに対し、特許文献１の速度センサーは送波信号を必要とせず、少なくとも一方が加速度検出片である２つの周波数信号発生源からの信号に基づいて、より簡単な構成で速度を検出することができるという利点を有する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−７６１６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１の速度センサーでは、検波信号に対してローパスフィルターでアナログ処理するため、最終的な速度値出力にはアナログ回路で発生するノイズが重畳される。従って、特許文献１の速度センサーは、高い検出精度が要求される用途にそのまま利用することが難しい場合もある。
【０００６】
また、特許文献１の速度センサーでは、一定速度の状態にて位相比較器に入力する２つの周波数信号の周波数が一致することを要する。しかし、量産時を考慮すると、製造誤差による周波数の不一致が、速度センサーとしての機能するための許容範囲を超える恐れがある。よって、前記の位相比較器に入力される周波数信号に相当する２つの信号の周波数を、速度センサーが調整して一致させる機能を有することが好ましい。ただし、例えばＶＣＸＯ（Voltage Controlled Xtal Oscillator）といった手法では、バリキャップによる可変周波数の幅が想定される製造誤差に比べて狭く、十分でない可能性がある。
【０００７】
本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、高い精度で所与の物理量（例えば、速度、移動距離、加速度、力等）を検出し、製造誤差等があっても正確な物理量検出を可能にする調整機能を備えた物理量センサーを提供することができる。
【課題を解決するための手段】
【０００８】
（１）本発明は、所与の物理量を検出する物理量センサーであって、第１系統の共振器を有し、前記第１系統の共振器の共振周波数と対応づけられた周波数の第１系統の周波数信号を発生する第１系統の周波数信号発生部と、加速度の変化に応じて共振周波数が変化する第２系統の共振器を有し、前記第２系統の共振器の共振周波数と対応づけられた周波数の第２系統の周波数信号を発生する第２系統の周波数信号発生部と、前記第２系統の周波数信号を基準信号として第２系統のＰＬＬ出力信号を出力する、分数分周方式の第２系統のＰＬＬ回路と、前記第１系統の周波数信号に基づいて生成される基準値生成信号のクロック数をカウントする第１系統のカウント部と、前記第２系統のＰＬＬ出力信号のクロック数をカウントする第２系統のカウント部と、前記第１系統のカウント部のカウント値と前記第２系統のカウント部のカウント値に基づいて、前記基準値生成信号のクロック数と前記第２系統のＰＬＬ出力信号のクロック数の差を表すクロック差分値を計算するデジタル演算部と、前記デジタル演算部が計算した前記クロック差分値に基づいて、前記物理量に応じたデジタル値の検出信号を生成する検出信号生成部と、前記第１系統の周波数信号を受け取り、加速度が加わっていない状態における前記基準値生成信号の周波数と前記第２系統のＰＬＬ出力信号の周波数が一致するように前記第２系統のＰＬＬ回路を制御する制御部と、を含む。
【０００９】
本発明によれば、この物理量センサーに加速度が加わっている状態では、加速度に応じて第２系統の周波数信号の周波数が変化する。そして、第２系統の周波数信号に基づく第２系統のＰＬＬ出力信号のクロック数をカウントする第２系統のカウント部のカウント値も加速度に応じて変化する。そのため、加速度が加わっている間は、第１系統のカウント部のカウント値と第２系統のカウント部のカウント値との差が変化する。
【００１０】
本発明の物理量センサーは、加速度が加わっていない状態（静止時又は定速時）においては、基準値生成信号のクロック数（第１系統のカウント部のカウント対象）と第２系統のＰＬＬ出力信号のクロック数（第２系統のカウント部のカウント対象）とを一致させる。そのため、加速度が加わらなければ、第１系統のカウント部のカウント値と第２系統のカウント部のカウント値との差は変化しない。従って、本発明の物理量センサーによれば、第１系統のカウント部のカウント値と第２系統のカウント部のカウント値との差に基づいて、例えば速度、移動距離、加速度といった物理量を検出することができる。
【００１１】
そして、本発明の物理量センサーは、第１系統の周波数信号に基づく信号のクロック数と第２系統の周波数信号に基づく信号のクロック数の差をデジタル演算で求めるという比較的簡単な構成でありながら、２つの周波数信号の位相差に基づくアナログ処理により物理量を検出する場合と比較して、より高い精度で物理量を検出することができる。
【００１２】
また、本発明の物理量センサーは、製造誤差等により静止時（又は定速時）において第１系統の周波数信号の周波数と第２系統の周波数信号の周波数が一致しない場合であっても、正しい測定が可能である。この物理量センサーは、第１系統の周波数信号と第２系統の周波数信号ではなく、基準値生成信号と第２系統のＰＬＬ出力信号のクロック数をカウントして物理量を検出する。このうち、第２系統のＰＬＬ出力信号は、分周数を時分割で切り替える分数分周方式の第２系統のＰＬＬ回路で生成される。よって、通常の１／Ｎ分周器に比べて細かく周波数を変更することができる。つまり、１／Ｎ分周器では分周数Ｎは自然数であり、そのステップが粗く第２系統のＰＬＬ出力信号として得られる周波数が限定されてしまう。しかし、分数分周方式では分周数を時分割で切り替えるため、その中間の周波数を得ることが可能である。
【００１３】
したがって、この物理量センサーは、第１系統の周波数信号の周波数と第２系統の周波数信号の周波数とが誤差により一致しない場合でも、適切な分周数を設定することで誤差の影響を無くして正確な物理量測定をすることができる。
【００１４】
本発明は、以上のように、アナログ処理により物理量を検出する場合と比較して高い精度で物理量を検出し、製造誤差等があっても正確な物理量検出を可能にする物理量センサーを提供するものである。なお、第１系統のカウント部がクロック数をカウントする基準値生成信号は、第１系統の周波数信号を逓倍した信号でも、分周した信号でも、変形した信号でもよいし、第１系統の周波数信号そのものであってもよい。
【００１５】
（２）この物理量センサーにおいて、前記第２系統のＰＬＬ回路は、分周数としてＰまたはＰ＋１のいずれかを選択できる分周器であるデュアルモジュールプリスケーラーと、カウント動作中は前記デュアルモジュールプリスケーラーに前記分周数としてＰ＋１を選択させ、カウント停止中は前記分周数としてＰを選択させるスワローカウンターと、を含み、前記制御部は、前記スワローカウンターがカウントを停止するタイミングを指定してもよい。
【００１６】
本発明によれば、第２系統のＰＬＬ回路はＰまたはＰ＋１（Ｐは自然数）のいずれかを選択できるデュアルモジュールプリスケーラー（Dual-Modulus Prescaler）と、前記選択を行うスワローカウンター（Swallow Counter）を含むことで、分数分周方式のＰＬＬを実現してもよい。後述のように、分周数としてＰまたはＰ＋１を選択しているため、その分解能（周波数分解能）を最も高くでき、第２系統のＰＬＬ出力信号の周波数をより細かく調整することが可能となる。また、スワローカウンターを用いることで、制御部が行う制御が簡単になる。
【００１７】
（３）この物理量センサーにおいて、前記第１系統の周波数信号を基準信号とし、第１系統のＰＬＬ出力信号を出力する第１系統のＰＬＬ回路を含み、前記第１系統の共振器は、加速度の変化に応じて共振周波数が変化し、前記基準値生成信号は前記前記第１系統のＰＬＬ出力信号であり、前記制御部は、前記第１系統の周波数信号に代えて前記第１系統のＰＬＬ出力信号を受け取り、加速度が加わっていない状態における前記基準値生成信号の周波数と前記第２系統のＰＬＬ出力信号の周波数が一致するように前記第１系統のＰＬＬ回路および前記第２系統のＰＬＬ回路を制御してもよい。
【００１８】
本発明によれば、第１系統の共振器と第２系統の共振器はともに加速度センサーである。また、第１系統および第２系統でＰＬＬ回路を含む。
【００１９】
この構成により、第１系統および第２系統の加速度センサーが出力する周波数信号について、ＰＬＬ回路によりそれぞれ逓倍した信号を得ることができる。そして、一般に知られるように、逓倍した信号同士で差分をとることで、もとの周波数信号について差分をとる場合に比べて感度を良くすることができる。
【００２０】
ただし、このとき第１系統の周波数信号と第２系統の周波数信号とに誤差があった場合、その誤差は逓倍信号で増幅される可能性がある。このときも、本発明によれば、分周数を時分割で切り替え、このような誤差の影響が生じないようにできる。
【００２１】
なお、第１系統の共振器と第２系統の共振器に、特性が同じ加速度センサーを用いることが可能である。この場合、第１系統の周波数信号の周波数と第２系統の周波数信号の周波数との誤差を比較的小さくすることが可能になる。そして、第２系統のＰＬＬ出力信号を調整する場合の設定値（例えばスワローカウンターのタイミング）が予測しやすくなる。
【００２２】
また、第１系統の共振器と第２系統の共振器に、特性が同じ加速度センサーを用いた場合には、例えば温度特性なども同じになる。よって、第２系統の共振器のみが加速度センサーである場合と比較して、使用環境温度が上昇した場合等に第２系統のＰＬＬ出力信号を再調整する頻度が少なくなる。
【００２３】
（４）この物理量センサーにおいて、前記第１系統の共振器及び前記第２系統の共振器は、加速度の検出方向が互いに逆方向になるように配置されていてもよい。
【００２４】
本発明によれば、加速度が加わると第１系統の共振器と前記第２系統の共振器とで、互いに共振周波数の変化の方向が逆になる。そのため、第２系統の共振器のみが加速度センサーである場合と比較して、第１系統のカウント部のカウント値と第２系統のカウント部のカウント値との差が大きくなるので、物理量の検出感度をより高くすることができる。
【００２５】
（５）この物理量センサーにおいて、前記第１系統の周波数信号を受け取り、前記第１系統の周波数信号を分周した分周信号を出力する第１系統の分周回路を含み、前記基準値生成信号は前記分周信号であってもよい。
【００２６】
本発明によれば、第１系統の周波数信号側においても第１系統の分周回路によって周波数の調整が可能になることにより、静止時（又は定速時）において、基準値生成信号のクロック数と第２系統のＰＬＬ出力信号のクロック数とを一致させやすくする。また、第１系統の周波数信号として使用可能な周波数の幅が広がるため、第１系統の共振器の選択の幅が広がる。
【００２７】
（６）この物理量センサーにおいて、前記検出信号生成部は、前記デジタル演算部が計算した前記クロック差分値に所与の係数を乗算し、速度に応じたデジタル値の前記検出信号である速度信号を生成してもよい。
【００２８】
（７）この物理量センサーにおいて、前記検出信号生成部は、前記速度信号を積分し、移動距離に応じたデジタル値の前記検出信号を生成してもよい。
【００２９】
（８）この物理量センサーにおいて、前記検出信号生成部は、前記速度信号を微分し、加速度に応じたデジタル値の前記検出信号を生成してもよい。
【００３０】
本発明の物理量センサーによれば、比較的簡単な構成でありながら、２つの周波数信号の位相差に基づくアナログ処理により速度を検出する場合と比較して、より高い精度で速度や移動距離や加速度を検出することができる。
【００３１】
また、本発明の物理量センサーは、製造誤差等により静止時（又は定速時）において第１系統の周波数信号の周波数と第２系統の周波数信号の周波数が一致しない場合であっても、適切な分周数を設定することで誤差の影響を抑えて、正確な物理量測定をすることができる。
【００３２】
（９）この物理量センサーにおいて、前記第２系統の周波数信号発生部は、前記第２系統の共振器を発振させるとともに、入力されたアナログ信号に基づいて前記第２系統の周波数信号を調整でき、前記制御部は、Ｄ／Ａコンバーターを含み、前記Ｄ／Ａコンバーターから出力される前記アナログ信号を制御してもよい。
【００３３】
本発明によれば、第２系統の周波数信号発生部は、例えばＶＣＸＯ（Voltage Controlled Xtal Oscillator）であって、制御部は固定または変動するデジタル値から生成したアナログ信号（発振制御電圧）によって、第２系統の共振器の発振周波数を調整（微調整）してもよい。このような、第２系統の共振器の発振周波数に対する微調整を補助的に用いることによって、静止時（又は定速時）における基準値生成信号のクロック数と第２系統のＰＬＬ出力信号のクロック数とをより精度よく一致させることができる。また、使用環境の微小な温度変動などが生じたときに、この微調整によって、静止時（又は定速時）における基準値生成信号のクロック数と第２系統のＰＬＬ出力信号のクロック数とが一致し続けるようにしてもよい。
【図面の簡単な説明】
【００３４】
【図１】本実施形態に係る物理量センサーのブロック図の一例。
【図２】図２（Ａ）は通常のＰＬＬ回路の一例、図２（Ｂ）は本実施形態の第２系統のＰＬＬ回路の一例。
【図３】本実施形態の第２系統のＰＬＬ回路の波形図の一例。
【図４】第１実施形態の速度センサーの構成を示す図。
【図５】第１実施例における水晶発振器（ＸＯ）の構成例を示す図。
【図６】第１実施例における水晶発振器（ＶＣＸＯ）の構成を示す図。
【図７】第２系統のＰＬＬ回路の構成例を示す図。
【図８】図８（Ａ）〜図８（Ｃ）は、第１実施形態の速度センサーにおける水晶振動子の一例について説明するための図。
【図９】第１実施形態の速度センサーの動作の一例について説明するためのタイミングチャート図。
【図１０】別の実施形態に係る物理量センサーのブロック図の一例。
【図１１】第２実施形態の速度センサーの構成を示す図。
【図１２】図１２（Ａ）〜図１２（Ｂ）は、第２実施形態の速度センサーにおける水晶振動子の一例について説明するための図。
【図１３】第２実施形態の速度センサーの動作の一例について説明するためのタイミングチャート図。
【図１４】距離センサーの構成を示す図。
【図１５】加速度センサーの構成を示す図。
【発明を実施するための形態】
【００３５】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００３６】
１．物理量センサー
図１は、本実施形態に係る物理量センサーのブロック図の一例である。
【００３７】
物理量センサー１は、基準値生成信号２５のクロック数をカウントする第１系統１００１の機能ブロックと、加速度の変化に応じて変化する第２系統のＰＬＬ出力信号２７のクロック数をカウントする第２系統１００２の機能ブロックと、制御部８０などのその他の機能ブロックを含む。なお、第１系統１００１と第２系統１００２は、それぞれが同じ機能ブロックや同じ性質の信号を含む場合がある。そこで、機能ブロック等に「第１系統の」又は「第２系統の」という修飾語を付して区別する。
【００３８】
１．１．周波数信号発生部
物理量センサー１は、第１系統の周波数信号発生部１０を含む。第１系統の周波数信号発生部１０は、第１系統の共振器１１を有し、第１系統の共振器１１の共振周波数と対応づけられた周波数の第１系統の周波数信号１２を発生する。第１系統の共振器１１は、加速度が加わっているか否かによらず共振周波数が一定の共振器であってもよいし、加速度の変化に応じて共振周波数が変化する加速度センサーであってもよい。
【００３９】
物理量センサー１は、第２系統の周波数信号発生部２０を含む。第２系統の周波数信号発生部２０は、第２系統の共振器２１を有し、第２系統の共振器２１の共振周波数と対応づけられた周波数の第２系統の周波数信号２２を発生する。第２系統の共振器２１は、加速度の変化に応じて共振周波数が変化する加速度センサーである。
【００４０】
第１系統の周波数信号１２及び第２系統の周波数信号２２の各周波数は、第１系統の共振器１１及び第２系統の共振器２１の各共振周波数とそれぞれ対応づけられていればよく、必ずしも第１系統の共振器１１及び第２系統の共振器２１の各共振周波数とそれぞれ一致している必要はない。
【００４１】
第１系統の共振器及び第２系統の共振器は、振動子を用いて構成してもよく、例えば、水晶振動子やセラミック振動子、ニオブ酸リチウム振動子、タンタル酸リチウム振動子などの単結晶材料を用いた振動子や、酸化亜鉛圧電薄膜振動子、酸化アルミニウム圧電薄膜振動子などの圧電性薄膜を用いた振動子等のいずれであってもよい。
【００４２】
１．２．分周回路
物理量センサー１は、第１系統の分周回路７０を含んでいてもよい。第１系統の分周回路７０は、第１系統の周波数信号１２を分周した信号である基準値生成信号２５を出力してもよい。また、第１系統の分周回路７０の分周数は整数であってもよい。第１系統の分周回路７０によって第１系統の共振器１１の選択肢が広がるが、第１系統の周波数信号１２が第１系統の分周回路７０を経由することなく基準値生成信号２５として出力されてもよい。
【００４３】
１．３．ＰＬＬ回路
物理量センサー１は、第２系統のＰＬＬ（Phase Locked Loop）回路９０を含む。第２系統のＰＬＬ回路９０は、基準信号として第２系統の周波数信号２２を入力し、第２系統の周波数信号２２を逓倍した信号である第２系統のＰＬＬ出力信号２７を出力する。第２系統のＰＬＬ回路９０は分数分周方式であり、細かく分周数を設定することが可能である。例えば、物理量センサー１の量産時などにおいて、第２系統の共振器の製造ばらつきにより第２系統の周波数信号２２の周波数が誤差を有する可能性がある。このとき、第２系統のＰＬＬ回路９０における分周数を適切に設定することにより誤差の調整を行い、正確に物理量を測定する物理量センサー１を提供することができる。
【００４４】
１．４．制御部
物理量センサー１は制御部８０を含む。制御部８０は、第１系統の周波数信号１２をクロックとして受け取り、制御信号２６によって第２系統のＰＬＬ回路９０における分周数を設定する。具体的には、物理量センサー１に加速度が加わっていない状態における基準値生成信号２５の周波数と第２系統のＰＬＬ出力信号２７の周波数とが一致するように分周数を設定する。ここで、加速度が加わっていない状態とは、物理量センサー１が静止している状態か一定の速度で移動している状態のいずれであってもよい。
【００４５】
なお、第２系統の周波数信号発生部２０が第２系統の周波数信号２２の周波数を入力信号に応じて調整する機能を有する場合には、制御部８０はアナログ信号３３によってこの調整を行ってもよい。例えば、アナログ信号３３による第２系統の周波数信号２２の周波数の調整可能範囲は狭く（例えば８０ｐｐｍ）、製造ばらつき等による第２系統の周波数信号２２の周波数の誤差を調整しきれない場合がある。このとき、第２系統のＰＬＬ回路９０における分周数を適切に設定することで誤差が８０ｐｐｍ以下になるまで調整を行い、その後にアナログ信号３３による調整を行ってもよい。例えば、制御部８０はＤ／Ａコンバーターを含み、アナログ信号３３はＤ／Ａコンバーターの出力として与えられてもよい。制御部８０は、調整可能なデジタル値をＤ／Ａコンバーターに入力して、その値に応じたアナログ信号３３を出力してもよい。この構成によれば、比較的容易にアナログ信号３３を制御することが可能になる。
【００４６】
１．５．カウント部
物理量センサー１は、第１系統のカウント部３０を含む。第１系統のカウント部３０は、基準値生成信号２５のクロック数をカウントする。
【００４７】
物理量センサー１は、第２系統のカウント部４０を含む。第２系統のカウント部４０は、第２系統のＰＬＬ出力信号２７のクロック数をカウントする。
【００４８】
１．６．その他の機能ブロック
物理量センサー１は、デジタル演算部５０を含む。デジタル演算部５０は、第１系統のカウント部３０のカウント値３２と第２系統のカウント部４０のカウント値４２に基づいて、基準値生成信号２５のクロック数と第２系統のＰＬＬ出力信号２７のクロック数の差に応じたクロック差分値５２を計算する。
【００４９】
物理量センサー１は、検出信号生成部６０を含む。検出信号生成部６０は、デジタル演算部５０が計算したクロック差分値５２に基づいて、所与の物理量に応じたデジタル値の検出信号６２を生成する。ここで、所与の物理量は、例えば、物理量センサー１の速度、加速度、移動距離、力等である。
【００５０】
１．７．分数分周方式
ここで、第２系統のＰＬＬ回路９０が用いる分数分周方式について説明する。物理量センサー１は、正確な物理量測定を行うために、加速度が加わっていない状態における基準値生成信号２５の周波数と第２系統のＰＬＬ出力信号２７の周波数とを一致させる必要がある。例えば、第２系統の周波数信号２２の周波数についての期待値が４０ｋＨｚであるとする。しかし、製造ばらつきによって５％程度の誤差が生じる恐れがあるとすると、例えば第２系統の周波数信号２２の周波数が３８ｋＨｚ（−５％）であっても調整できる必要がある。しかも、製造された物理量センサー１はそれぞれ個別の誤差を有する。
【００５１】
第２系統の共振器として高いＱ値を有する水晶振動子を用いた場合、第２系統の周波数信号発生部２０が電圧制御水晶発振器（ＶＣＸＯ）であったとしても５％の誤差は調整しきれない。そこで、この誤差を第２系統のＰＬＬ回路９０における分周数を設定することで調整できることが好ましい。
【００５２】
図２（Ａ）は、一般によく用いられるＰＬＬ回路（以下、通常のＰＬＬ回路）の構成を示す。通常のＰＬＬ回路は、基準信号９４２と比較信号９５２との位相差を比較して差信号９４４を発生する位相比較器９００と、ローパスフィルターであって差信号９４４に基づく制御電圧９４６を出力するループフィルター９０２と、制御電圧９４６によって出力周波数９４８を制御するＶＣＯ（voltage controlled oscillator）９０４と、出力周波数９４８を分周した比較信号９５２を生成する１／Ｎ分周器９０６とを含む。１／Ｎ分周器９０６は、外部からの制御信号９５０によって分周数Ｎを変更できるプログラマブル分周器である。しかし、Ｎは自然数であって、分周数を変更する場合のステップが粗いという欠点がある。そのため、通常のＰＬＬ回路では、例えば製造ばらつきといった物理量センサー１が有する個別の誤差を調整しきれない恐れがある。
【００５３】
そこで、第２系統のＰＬＬ回路９０として図２（Ｂ）のような分数分周回路９２を含むＰＬＬ回路を用いる。なお、図２（Ｂ）の位相比較器９００、ループフィルター９０２、ＶＣＯ９０４とこれらを接続する信号は図２（Ａ）と同じであり説明を省略する。また、第２系統の周波数信号２２と第２系統のＰＬＬ出力信号２７は図１と同じであり説明を省略する。
【００５４】
分数分周回路９２は、デュアルモジュールプリスケーラー（以下、ＤＭＰ）９２０と、ＤＭＰ９２０からの分周信号９７２を受け取り、クロック数をカウントするスワローカウンター９２４と主カウンター９２２を含む。
【００５５】
ＤＭＰ９２０は、分周数としてＰまたはＰ＋１のいずれかを選択できる（Ｐは自然数）。スワローカウンター９２４はカウント値がＡ（Ａは整数）になるまでカウントを行い以降はカウント動作を停止する。ＤＭＰ９２０は、スワローカウンター９２４がカウント中であることを示す（又は、停止中であることを示す）内部信号９７６を受け取る。そして、ＤＭＰ９２０は、スワローカウンター９２４がカウント中であれば分周数としてＰ＋１を選択し、停止中であれば分周数としてＰを選択する。
【００５６】
主カウンター９２２は、ＤＭＰ９２０からの分周信号９７２に基づいて、位相比較器９００が第２系統の周波数信号２２と位相を比較する比較信号９７４を生成する。主カウンター９２２は、比較信号９７４を生成するための分周器を含んでいてもよい（図７の分周器９２３参照）。主カウンター９２２はカウント値がＢ（Ｂは自然数）になるまでカウントを行う。そして、Ｂまでカウントするとカウント値をリセットして再びカウント動作を行う。また、主カウンター９２２のリセットに連動して、スワローカウンター９２４もリセットされてカウント動作が再開される。主カウンター９２２のリセットのタイミングは内部信号９７８によってスワローカウンター９２４に伝えられる。
【００５７】
スワローカウンター９２４と主カウンター９２２が用いる値Ａ、Ｂは、それぞれ制御部８０からの制御信号２６Ａ、２６Ｂによってセットされる。制御信号２６Ａ、２６Ｂは図１の制御信号２６に対応する。ここで、値Ａ、ＢについてはＢ＞Ａの関係を満たす必要はあるが、制御部８０が自由に設定することができる。
【００５８】
ここで、主カウンター９２２がＢまでカウントする時間は、ＰＬＬ出力信号２７のクロック数を単位として（Ｐ＋１）＊Ａ＋Ｐ＊（Ｂ−Ａ）で表すことができる。Ｐ＋１およびＰは分周数であり、Ａおよび（Ｂ−Ａ）はそれぞれをカウントする回数である。この式を展開すると、主カウンター９２２がＢまでカウントする時間はＰ＊Ｂ＋Ａであり、ＡおよびＢは制御部８０により自由に設定が可能である。
【００５９】
図３は、分数分周回路９２を含む第２系統のＰＬＬ回路９０の波形図の一例を示す。
【００６０】
ここでは、ＤＭＰ９２０は１／５分周信号（１／Ｐ＋１、Ｐ＝４）と１／４分周信号（１／Ｐ、Ｐ＝４）を選択して分周信号９７２を出力する。この例では、主カウンター９２２は、分周信号９７２をそのまま比較信号９７４として出力するものとして、比較信号９７４について説明する。
【００６１】
この例では、分周数として１００／２３（＝４＋８／２３）が必要であるとする。主カウンターの値Ｂを２３とすると、Ｐ＊Ｂ＋Ａ＝１００を満たすＡの値は８である。このとき、Ｂ＞Ａの関係を満たす。よって、制御部８０は第２系統のＰＬＬ回路９０に対して、これらの値（Ａ＝８、Ｂ＝２３）を設定する。
【００６２】
図３では、スワローカウンター９２４が８までの値をカウントアップしている間は、比較信号９７４として１／５分周信号が出力される。その後、スワローカウンター９２４が停止してからは比較信号９７４として１／４分周信号が出力される。
【００６３】
このとき、主カウンターがＢ（＝２３）までカウントするまでの区間Ｔ１において、ＰＬＬ出力信号２７のクロック数は１００であるのに対し、比較信号９７４のクロック数は２３である。よって、区間Ｔ１で平均すると分周数は１００／２３となる。
【００６４】
このように、分数分周方式の第２系統のＰＬＬ回路９０では、１／Ｎ分周器を用いる通常のＰＬＬ回路（図２（Ａ））に比べて、細かい分周数の設定が可能となる。そして、分数分周回路９２に対する値Ａ、Ｂの設定により、第２系統の周波数信号２２に生じた誤差の調整を行い、正確に物理量を測定する物理量センサー１を提供することが可能となる。
【００６５】
なお、図３は前記の値Ａ、Ｂの設定について説明するための波形図であり、そのパルス幅やカウント値の変化などについては図３の例に限るものではない。
【００６６】
２．速度センサー（第１実施形態）
以下では、物理量センサーの具体例の一つである速度センサーについて説明する。図４は、第１実施形態の速度センサーの構成を示す図である。速度センサー１Ａは、第１系統の共振器１１（図１参照）において、加速度が加わっているか否かによらず共振周波数が一定の水晶振動子１００を用いる。また、第１系統の分周回路７０（図１参照）を含まない構成をとる。よって、基準値生成信号２５はクロック信号１２０そのものである。
【００６７】
２．１．周波数信号発生部
第１実施形態の速度センサー１Ａは、水晶発振器１４を含んで構成されている。水晶発振器１４は、水晶振動子１００及び発振回路１１０を含んで構成されている。前記の通り、本実施形態では水晶振動子１００は共振周波数が一定の水晶発振子として構成されている。図５に、水晶発振器１４のより具体的な構成例を示す。図５に示すように、発振回路１１０に含まれるキャパシター１１１、１１２、抵抗１１３、１１４、インバーター１１５により水晶振動子１００を発振させる発振ループが形成され、水晶振動子１００は共振周波数に等しい周波数で発振する。そして、水晶振動子１００の駆動信号すなわちインバーター１１５の出力信号がクロック信号１２０として出力される。
【００６８】
なお、水晶発振器１４は図１における第１系統の共振器１１に対応し、クロック信号１２０は図１における第１系統の周波数信号１２に対応する。
【００６９】
第１実施形態の速度センサー１Ａは、水晶発振器２４を含んで構成されている。水晶発振器２４は、水晶振動子２００及び発振回路２１０を含んで構成されている。本実施形態では、水晶振動子２００は、加速度の変化に応じて共振周波数が変化する水晶発振子として構成されている。図６に、水晶発振器２４のより具体的な構成例を示す。図６に示すように、発振回路２１０に含まれるキャパシター２１１、２１２、抵抗２１３、２１４、インバーター２１５により水晶振動子２００を発振させる発振ループが形成され、水晶振動子２００は共振周波数（加わった加速度に応じて変化する）に等しい周波数で発振する。そして、水晶振動子２００の駆動信号すなわちインバーター２１５の出力信号がクロック信号２２０として出力される。すなわち、水晶発振器２４は加速度に応じて出力信号（クロック信号２２０）の周波数が変化する加速度センサーとして機能する。
【００７０】
ここで、本実施形態の水晶発振器２４は、電圧制御水晶発振器（ＶＣＸＯ）であるとする。バリキャップ２１６は、アノード端子が接地され、カソード端子が抵抗２１８を介してアナログ信号（発振制御電圧）３３と接続されている。なお、発振制御電圧３３は、制御部８０に含まれるＤ／Ａコンバーター（図外）で生成され、制御部８０から出力されている。
【００７１】
図６の水晶発振器２４では、発振制御電圧３３のレベルに応じてバリキャップ２１６の容量が変動し、その容量の変動に応じてクロック信号２２０の周波数が変化する。発振制御電圧３３が高いほどバリキャップ２１６の容量は小さくなり、クロック信号２２０の周波数は高くなる。逆に、発振制御電圧３３が低いほどバリキャップ２１６の容量は大きくなり、クロック信号２２０の周波数は低くなる。ここで、ＶＣＸＯの周波数の可変率は、一般に、０．１％未満である。
【００７２】
なお、水晶発振器２４は図１における第２系統の共振器２１に対応し、クロック信号２２０は図１における第２系統の周波数信号２２に対応する。
【００７３】
２．２．ＰＬＬ回路および制御部
第１実施形態の速度センサー１Ａは、第２系統のＰＬＬ回路９０Ａおよび制御部８０を含んで構成される。制御部８０は、水晶発振器２４に対する発振制御電圧３３だけでなく、第２系統のＰＬＬ回路９０Ａに対する制御信号２６（具体例として、図７の２６Ａ、２６Ｂ）を供給する。図７に第２系統のＰＬＬ回路９０Ａのより具体的な構成例を示す。
【００７４】
図７に示すように、本実施形態の第２系統のＰＬＬ回路９０Ａは主カウンター９２２Ａに分周器９２３を含み、ＤＭＰ９２０からの分周信号９７２をさらに分周して比較信号９７４を生成する。第２系統のＰＬＬ回路９０Ａのその他の構成要素については、図２（Ｂ）と同じであり説明を省略する。
【００７５】
本実施形態の速度センサー１Ａは、加速度が加わっていない状態におけるクロック信号１２０と、第２系統のＰＬＬ出力信号２７の周波数とを一致させる必要がある。本実施形態における一つの例では、加速度が加わっていない状態において、水晶発振器１４からのクロック信号１２０の周波数は４０ＭＨｚであり、水晶発振器２４からのクロック信号２２０の周波数の期待値は４０ｋＨｚであるとする。そして、第２系統のＰＬＬ回路９０Ａはクロック信号２２０を基準信号として受け取り、期待値（４０ｋＨｚ）通りの場合には１０００倍した４０ＭＨｚの第２系統のＰＬＬ出力信号２７を出力する。このとき、クロック信号１２０と第２系統のＰＬＬ出力信号２７の周波数が一致する。
【００７６】
ここで、例えば製造ばらつきにより、水晶発振器２４からのクロック信号２２０の周波数が５％の誤差を伴っていたとする。つまり、クロック信号２２０は３８ｋＨｚであるとする。このとき、発振制御電圧３３によってはクロック信号２２０の周波数を調整しきれない。そこで、第２系統のＰＬＬ回路９０Ａにおける値ＡおよびＢを適切に設定して調整を行う必要がある。
【００７７】
図７の第２系統のＰＬＬ回路９０Ａでは、ＤＭＰ９２０は分周数として１１又は１０を選択可能である（Ｐ＝１０）。そして、主カウンター９２２Ａの分周器９２３によって、さらに１００分周された信号が比較信号９７４として出力される。
【００７８】
ここで、分周信号９７２については、第２系統のＰＬＬ出力信号２７（４０ＭＨｚ）を４００／３８分周する必要がある。Ｂ＝３８とすると、Ａ＝２０のときに、Ｐ＊Ｂ＋Ａ＝４００を満たす。よって、制御信号２６Ａ、２６Ｂによって、スワローカウンター９２４の値Ａを２０とし、主カウンター９２２Ａの値Ｂを３８と設定する。
【００７９】
ここで、ＤＭＰ９２０のＰの値について分解能（周波数分解能）の観点から検討する。水晶発振器２４からのクロック信号２２０の周波数の期待値は４０ｋＨｚである。Ｐ＝１０の場合、第２系統のＰＬＬ出力信号２７の周波数は４０ＭＨｚ〜４４ＭＨｚとなる。この周波数の幅をΔｆとすると、Δｆ＝４ＭＨｚ（＝４４ＭＨｚ−４０ＭＨｚ）である。本実施形態の速度センサー１Ａについて、１０Ｈｚ（＝０．１秒）の応答が求められているとすると、０．１秒の間に、位相比較器９００、ループフィルター９０２、ＶＣＯ９０４と分数分周回路９２で作る経路をＲ＝４０００回ループすることになる。（４０ｋＨｚ／１０）。
【００８０】
すると、周波数分解能は、Δｆ／Ｒ＝１０００Ｈｚとなる。これは、水晶発振器２４からのクロック信号２２０に対応する値に換算すると１Ｈｚであり、前記の期待値の２５ｐｐｍに相当する。そして、２５ｐｐｍであれば、制御部８０が発振制御電圧３３によって調整することが可能である。本実施形態においては、第２系統のＰＬＬ回路９０Ａの分周数を設定した後で、発振制御電圧３３によってクロック信号２２０の周波数を微調整してもよい。
【００８１】
このような手法により、本実施形態の速度センサー１Ａは、例えば５％程度の誤差がある場合でも加速度が加わっていない状態におけるクロック信号１２０と、第２系統のＰＬＬ出力信号２７の周波数とを一致させることができる。
【００８２】
なお、ＤＭＰ９２０の分周数をＰとＰ＋１以外にした場合には、前記の周波数分解能の計算においてΔｆの値が大きくなってしまう。つまり、選択できる分周数を１だけ異なるようにすることにより、周波数分解能を最も高くでき、第２系統のＰＬＬ出力信号の周波数をより細かく調整することが可能となる。
【００８３】
２．３．カウント部
再び、図４を用いて説明する。第１実施形態の速度センサー１Ａは、同期式カウンター３００及び４００を含んで構成されている。同期式カウンター３００は、クロック信号１２０のクロック数をカウントするｎビットカウンターとして構成され、ｎビットのカウント値３０２を出力する。同様に、同期式カウンター４００は、第２系統のＰＬＬ出力信号２７のクロック数をカウントするｎビットカウンターとして構成され、ｎビットのカウント値４０２を出力する。
【００８４】
なお、同期式カウンター３００及び４００は、それぞれ、図１における第１系統のカウント部３０及び第２系統のカウント部４０に対応し、カウント値３０２及びカウント値４０２は、それぞれ、図１におけるカウント値３２及びカウント値４２に対応する。
【００８５】
２．４．その他の機能ブロック
第１実施形態の速度センサー１Ａは、減算処理部５００及びレジスター５１０を含んで構成されている。減算処理部５００は、デジタル処理により、ｎビットのカウント値３０２とｎビットのカウント値４０２の一方から他方を減算する処理を行い、ｎビットの減算値５０２を出力する。減算処理部５００は、専用のデジタル回路として実現してもよいし、ＣＰＵ（Central Processing Unit）が減算プログラムを実行することによりその機能を実現するようにしてもよい。ｎビットの減算値５０２は、所与のタイミング、例えば、クロック信号１２０の立ち下がりエッジでレジスター５１０に格納される。
【００８６】
なお、減算処理部５００とレジスター５１０により構成される回路は図１におけるデジタル演算部５０に対応し、レジスター５１０に格納された減算値５１２は図１におけるクロック差分値５２に対応する。
【００８７】
第１実施形態の速度センサー１Ａは、乗算処理部６００を含んで構成されている。乗算処理部６００は、デジタル処理により、ｎビットの減算値５１２とＭビットの所与の係数ｋを乗算して乗算結果を速度検出信号６０２として出力する。乗算結果（速度検出信号６０２）の最下位ビットの計算において必要に応じて丸め処理を行ってもよい。乗算処理部６００は、専用のデジタル回路として実現してもよいし、ＣＰＵが乗算プログラムを実行することによりその機能を実現するようにしてもよい。例えば、α＝２ｎ（ｎは正の整数）であれば、乗算処理部６００はｎビットシフト回路として簡易な構成で実現することができる。
【００８８】
なお、乗算処理部６００は図１における検出信号生成部６０に対応し、速度検出信号６０２は図１における検出信号６２に対応する。
【００８９】
２．５．双音叉振動子（水晶振動子の具体例）
図８（Ａ）〜図８（Ｃ）は、本実施形態における水晶振動子２００の一例について説明するための図である。水晶振動子２００は、図８（Ａ）〜図８（Ｃ）に示す双音叉振動片２０１とカンチレバー２０６がパッケージ（図示せず）の内部に気密封止された双音叉振動子として構成される。水晶振動子２００として、優れた安定性と速い応答性を有する双音叉型振動子を使用することで正確な加速度検出を行うことができる。
【００９０】
図８（Ａ）は、双音叉振動片２０１の正面図であり、双音叉振動片２０１の概略的な構造を示している。図８（Ａ）において、２０２、２０３は基部であり、２つの振動腕２０４、２０５がそれらをつないでいる。
【００９１】
図８（Ｂ）は、カンチレバー２０６に固定された双音叉振動片２０１を示す側面図である。図８（Ｂ）において、カンチレバー２０６は、固定端部２０７と自由端部２０８を有し、連結部２０９がそれらをつないでいる。固定端部２０７は直接に、又はパッケージ（図示せず）などにより間接的に、速度センサー１Ａに固定されている。そして、双音叉振動片２０１の基部２０３はカンチレバー２０６の固定端部２０７に固着され、双音叉振動片２０１の基部２０２はカンチレバー２０６の自由端部２０８に固着されている。
【００９２】
図８（Ｃ）は、速度センサー１Ａが加速したときの双音叉振動片２０１の形状の変化を示している。速度センサー１Ａが、カンチレバー２０６の固定端部２０７、連結部２０９、自由端部２０８で作られる軸に対して垂直方向に、かつ、カンチレバー２０６から双音叉振動片２０１へ向かう方向に加速した場合、カンチレバー２０６の自由端部２０８に加速と反対方向に慣性力Ｆｉが作用するので、カンチレバー２０６の連結部２０９は加速と反対方向に曲がる。
【００９３】
双音叉振動片２０１はカンチレバー２０６に固着されているため、圧縮力Ｆｓが作用する。この圧縮力Ｆｓの作用により双音叉振動片２０１の共振周波数が低くなる。例えば、速度センサー１Ａが加速していないときの双音叉振動片２０１の共振周波数が４０．００ｋＨｚであったとすると、図８（Ｃ）の場合の双音叉振動片２０１の共振周波数は例えば３９．９９ｋＨｚに変化する。双音叉振動片２０１は接続電極（図示せず）を介して発振回路２１０と接続されており、水晶発振器２４の発振周波数が低くなる。
【００９４】
逆に、速度センサー１Ａが図８（Ｃ）の場合と逆方向に加速したときには、慣性力Ｆｉも図８（Ｃ）の場合と反対方向に作用するので、双音叉振動片２０１を伸ばそうとする引張力が作用する。例えば、速度センサー１Ａが加速していないときの双音叉振動片２０１の共振周波数が４０．００ｋＨｚであったとすると、速度センサー１Ａが図８（Ｃ）の場合と逆方向に加速したときの双音叉振動片２０１の共振周波数は例えば４０．０１ｋＨｚに変化する。そのため、水晶発振器２４の発振周波数が高くなる。
【００９５】
２．６．速度の検出
図９は、本実施形態の速度センサー１Ａの動作の一例について説明するためのタイミングチャート図である。
【００９６】
図９は、速度センサー１Ａが、時刻ｔ１以前は静止しており、時刻ｔ１〜ｔ５にかけて加速度α１で加速し、時刻ｔ５以降は一定の速度で移動するケースのタイミングチャート図である。
【００９７】
図９において、時刻ｔ１以前は、速度センサー１Ａが静止しているので、クロック信号１２０の周波数と第２系統のＰＬＬ出力信号２７の周波数は等しい。
【００９８】
そして、同期式カウンター３００がクロック信号１２０の立ち上がりエッジでカウントアップ動作を行うことによりカウント値３０２がカウントアップされる。同様に、同期式カウンター４００が第２系統のＰＬＬ出力信号２７の立ち上がりエッジでカウントアップ動作を行うことによりカウント値４０２がカウントアップされる。
【００９９】
時刻ｔ１以前は、クロック信号１２０の周波数と第２系統のＰＬＬ出力信号２７の周波数が等しいため、カウント値３０２のカウントアップとカウント値４０２のカウントアップのスピードは同じである。
【０１００】
ここで、減算処理部５００がカウント値３０２からカウント値４０２を減算して減算値５０２を出力し、レジスター５１０がクロック信号１２０の立ち下がりエッジで減算値５０２を取り込むとすると、減算値５１２（レジスター５１０の出力）は０のまま変化しない。
【０１０１】
時刻ｔ１〜ｔ５にかけて速度センサー１Ａに加速度α１が加わると、水晶振動子２００が図８（Ｃ）に示した状態になるため、水晶発振器２４の発振周波数が低くなる。そのため、第２系統のＰＬＬ出力信号２７の周波数がクロック信号１２０の周波数よりも低くなる。従って、時刻ｔ１〜ｔ５では、カウント値４０２のカウントアップがカウント値３０２のカウントアップよりも遅くなる。その結果、減算値５１２は、時刻ｔ２、ｔ３、ｔ４の各タイミングで１、２、３と増えていく。
【０１０２】
時刻ｔ５において、加速度が０になり、速度センサー１Ａが一定の速度で移動するようになると、クロック信号１２０の周波数と第２系統のＰＬＬ出力信号２７の周波数は等しくなる。従って、時刻ｔ５以降は、カウント値３０２のカウントアップとカウント値４０２のカウントアップが同じスピードになる。その結果、減算値５１２は３のまま変化しない。
【０１０３】
このように、図９のケースでは、減算値５１２が０、１、２、３と増加するので、速度検出信号６０２のデジタル値は０、ｋ、２ｋ、３ｋと段階的に増加する。ここで、係数ｋを減算値５１２が１である時の速度ｖ０に設定しておけば、速度検出信号６０２のデジタル値は、時刻ｔ１〜ｔ５にかけて加わった加速度α１に応じて０から３ｖ０まで３段階に上昇する速度の軌跡を示すことになる。
【０１０４】
以上のように、第１実施形態の速度センサー１Ａは、同期式カウンター３００のカウント値３０２と同期式カウンター４００のカウント値４０２の差をデジタル演算で求めるという比較的簡単な構成でありながら、２つのクロック信号の位相差に基づくアナログ処理により速度を検出する場合と比較して、より高い精度で速度を検出することができる。そして、第１実施形態の速度センサー１Ａは、製造誤差等があっても正確な物理量検出を可能にする調整機能（第２系統のＰＬＬ回路９０Ａ）を備えている。
【０１０５】
３．物理量センサー（別の実施形態）
図１０は、別の実施形態に係る物理量センサー１Ｆのブロック図である。本実施形態の物理量センサー１Ｆは、先の物理量センサー１と比べて第１系統１００１の機能ブロックと制御部８０Ａが異なっている。特に、第１系統の分周回路７０に代えて第１系統のＰＬＬ回路７２が用いられることが異なる。このとき、基準値生成信号２５は第１系統のＰＬＬ出力信号２９である。以下においては相違点のみを説明する。なお、図１と同じ構成要素には同一の符号を付している。
【０１０６】
物理量センサー１Ｆは、第１系統の周波数信号発生部１０Ａを含む。第１系統の周波数信号発生部１０Ａは、第１系統の共振器１１Ａを有し、第１系統の共振器１１Ａの共振周波数と対応づけられた周波数の第１系統の周波数信号１２Ａを発生する。本実施形態の第１系統の共振器１１Ａは、加速度の変化に応じて共振周波数が変化する加速度センサーである。
【０１０７】
物理量センサー１Ｆは、第１系統のＰＬＬ回路７２を含む。第１系統のＰＬＬ回路７２は、基準信号として第１系統の周波数信号１２Ａを入力し、第１系統の周波数信号１２Ａを逓倍した信号である第１系統のＰＬＬ出力信号２９を出力する。前記のように本実施形態では基準値生成信号２５、すなわち第１系統のカウント部３０がクロック数をカウントする信号は、第１系統のＰＬＬ出力信号２９である。なお、本実施形態において、基準値側である第１系統１００１に含まれる第１系統のＰＬＬ回路７２は、通常のＰＬＬ回路である（図２（Ａ）参照）。
【０１０８】
物理量センサー１Ｆは制御部８０Ａを含む。制御部８０Ａは、第１系統のＰＬＬ出力信号２９をクロックとして受け取り、制御部８０（図１）の制御信号に加えて、制御信号２８を有し、第１系統のＰＬＬ回路７２の分周数を設定してもよい。具体的には、物理量センサー１Ｆに加速度が加わっていない状態における第１系統のＰＬＬ出力信号２９の周波数と第２系統のＰＬＬ出力信号２７の周波数とを一致させることができるように、１／Ｎ分周器９０６（図２（Ａ）参照）の分周数を設定してもよい。
【０１０９】
本実施形態の物理量センサー１Ｆでは、第１系統１００１および第２系統１００２の加速度センサー（１１Ａ、２１）が出力する周波数信号（１２Ａ、２２）について、ＰＬＬ回路によりそれぞれ逓倍した信号（２９、２７）を得ることができる。そして、一般に知られるように、逓倍した信号同士で差分をとることで、もとの周波数信号について差分をとる場合に比べて感度を良くすることができる。
【０１１０】
ただし、このとき第１系統の周波数信号１２Ａと第２系統の周波数信号２２とに誤差があった場合、その誤差は逓倍信号で増幅される可能性がある。このときも、本発明によれば、第２系統のＰＬＬ回路９０において分周数を時分割で切り替えることにより、このような誤差を調整することができる。
【０１１１】
なお、第１系統の共振器１１Ａと第２系統の共振器２１に、特性が同じ加速度センサーを用いることが可能である。この場合、第１系統の周波数信号１２Ａの周波数と第２系統の周波数信号２２の周波数との誤差を比較的小さくすることが可能になる。
【０１１２】
４．速度センサー（第２実施形態）
４．１．構成
図１１は、第２実施形態の速度センサーの構成を示す図である。
【０１１３】
第２実施形態の速度センサー１Ｂの構成は、第１実施形態の速度センサー１Ａの構成と類似する。ただし、第２実施形態においては、水晶発振器２４だけでなく水晶発振器１４も加速度センサーとして構成される。そして、物理量センサー１Ｆにおいて説明した第１系統のＰＬＬ回路７２や制御部８０Ａを含む。また、乗算処理部６００は、第１実施形態の速度センサー１Ａにおける乗算時の係数ｋの１／２の係数（ｋ／２）で乗算処理を行う。なお、図４や図１０と同じ構成については同じ番号を付しており、説明は省略する。
【０１１４】
４．２．双音叉振動子（水晶振動子の具体例）
図１２（Ａ）及び図１２（Ｂ）は、本実施形態における水晶振動子１００及び水晶振動子２００の一例について説明するための図である。
【０１１５】
本実施形態では、図１２（Ａ）に示すように、水晶振動子１００及び水晶振動子２００は、検出方向が互いに逆方向になるように配置されている。ここで、本実施形態における水晶振動子２００は、図８（Ａ）及び図８（Ｂ）に示した構造と同じであるため、図１２（Ａ）において、水晶振動子２００の各要素に対して図８（Ａ）及び図８（Ｂ）と同じ番号を付しており、その説明を省略する。また、水晶振動子１００の構造は水晶振動子２００の構造と同じであり、水晶振動子１００の各要素１０１〜１０９は、それぞれ水晶振動子２００の各要素２０１〜２０９に対応する。
【０１１６】
図１２（Ｂ）は、速度センサー１Ｂが加速したときの双音叉振動片１０１、２０１の形状の変化を示している。速度センサー１Ｂが、カンチレバー２０６の固定端部２０７、連結部２０９、自由端部２０８で作られる軸に対して垂直方向に、かつ、カンチレバー２０６から双音叉振動片２０１へ向かう方向に加速した場合、双音叉振動片２０１の変化は図８（Ｃ）と同じであり、双音叉振動片２０１の共振周波数が低くなる。そのため、水晶発振器２４の発振周波数が低くなる。
【０１１７】
一方、カンチレバー１０６の自由端部１０８にも加速と反対方向に慣性力Ｆｉが作用するので、カンチレバー１０６の自由端部１０８も加速と反対方向に曲がる。双音叉振動片１０１はカンチレバー１０６に固着されているため、引張力Ｆｓが作用する。この引張力Ｆｓの作用により双音叉振動片１０１の共振周波数が高くなる。例えば、速度センサー１Ｂが加速していないときの双音叉振動片１０１の共振周波数が４０．００ｋＨｚであったとすると、図１２（Ｂ）の場合の双音叉振動片１０１の共振周波数は例えば４０．０１ｋＨｚに変化する。双音叉振動片１０１は接続電極（図示せず）を介して発振回路１１０と接続されており、水晶発振器１４の発振周波数が高くなる。
【０１１８】
逆に、速度センサー１Ａが図１２（Ｂ）の場合と逆方向に加速したときには、慣性力Ｆｉも図１２（Ｂ）の場合と反対方向に作用するので、双音叉振動片２０１を伸ばそうとする引張力が作用するとともに双音叉振動片１０１を縮めようとする圧縮力が作用する。この引張力と圧縮力の作用により、双音叉振動片２０１の共振周波数が高くなるとともに双音叉振動片１０１の共振周波数が低くなる。例えば、速度センサー１Ａが加速していないときの双音叉振動片１０１及び２０１の共振周波数が４０．００ｋＨｚであったとすると、速度センサー１Ａが図１２（Ｂ）の場合と逆方向に加速したときの双音叉振動片２０１の共振周波数は例えば４０．０１ｋＨｚに変化し、双音叉振動片１０１の共振周波数は例えば３９．９９ｋＨｚに変化する。そのため、水晶発振器２４の発振周波数が高くなり、水晶発振器１４の発振周波数が低くなる。
【０１１９】
このように、水晶振動子１００と水晶振動子２００を検出方向が互いに逆方向になるように配置すると、水晶発振器１４と水晶発振器２４は互いに発振周波数の変化の方向が逆になる。そのため、第２実施形態の速度センサー１Ｂでは、減算値５０２の変化量が第１実施形態の速度センサー１Ａの２倍になることで速度の検出感度を高めることができる。
【０１２０】
なお、水晶振動子１００と水晶振動子２００が同じ特性であることが好ましい。このようにすれば、例えば、温度ドリフトに伴うクロック信号１２０とクロック信号２２０の周波数差の誤差を抑えることができるので、温度変化に対しても安定した速度検出を行うことが可能となる。
【０１２１】
４．３．速度の検出
図１３は、本実施形態の速度センサー１Ｂの動作の一例について説明するためのタイミングチャート図である。
【０１２２】
図１３は、速度センサー１Ｂが、時刻ｔ９以前定速状態であり（例えば、図９の時刻ｔ５以降）、時刻ｔ９〜ｔ１６にかけて加速度−α１（図９のケースと逆向きかつ同じ大きさの加速度）で減速し、時刻ｔ１６以降は静止するケースのタイミングチャート図である。
【０１２３】
図１３において、時刻ｔ９以前は、速度センサー１Ｂに加速度が加わっていないので、第１系統のＰＬＬ出力信号２９の周波数と第２系統のＰＬＬ出力信号２７の周波数は等しく、カウント値３０２のカウントアップとカウント値４０２のカウントアップのスピードも同じである。従って、減算値５１２は、一定値である６のまま変化しない。
【０１２４】
時刻ｔ９〜ｔ１６にかけて速度センサー１Ｂに加速度−α１が加わると、水晶振動子１００と水晶振動子２００がそれぞれ図１２（Ｂ）の例とは逆方向に曲がった状態になるため、水晶発振器１４の発振周波数が低くなるとともに水晶発振器２４の発振周波数が高くなる。そのため、第１系統のＰＬＬ出力信号２９の周波数が低くなるとともに第２系統のＰＬＬ出力信号２７の周波数が高くなるので、カウント値３０２のカウントアップスピードが低下するとともにカウント値４０２のカウントアップスピードが上昇する。その結果、減算値５１２は、時刻ｔ１０、ｔ１１、ｔ１２、ｔ１３、ｔ１４、ｔ１５の各タイミングで５、４、３、２、１、０と減っていく。
【０１２５】
時刻ｔ１６において、加速度が０になり、速度センサー１Ｂが静止すると、第１系統のＰＬＬ出力信号２９の周波数と第２系統のＰＬＬ出力信号２７の周波数は等しくなる。従って、時刻ｔ１６以降は、カウント値３０２のカウントアップとカウント値４０２のカウントアップが同じスピードになる。その結果、減算値５１２は０のまま変化しない。
【０１２６】
このように、図１３のケースでは、減算値５１２が６、５、４、３、２、１、０と減少するので、速度検出信号６０２のデジタル値は３ｋ、２．５ｋ、２ｋ、１．５ｋ、ｋ、０．５ｋ、０と段階的に減少する。ここで、係数ｋを前述の速度ｖ０に設定しておけば、速度検出信号６０２のデジタル値は、時刻ｔ９〜ｔ１６にかけて加わった加速度−α１に応じて３ｖ０から０まで６段階に下降する速度の軌跡を示すことになる。
【０１２７】
以上のように、第２実施形態の速度センサー１Ｂでは、第１実施形態の速度センサー１Ａと比べて速度の検出感度が２倍になる。
【０１２８】
５．距離センサー
図１４は、距離センサーの構成例を示す図である。
【０１２９】
速度を積分すると積分開始時点からの距離を得ることができる。そこで、図１４に示すように、本実施形態の距離センサー１Ｄでは、図１１に示した第２実施形態の速度センサー１Ｂの出力に積分処理部６１０が追加されている。図１４において、図１１と同じ構成には同じ符号を付しており、その説明を省略又は簡略する。
【０１３０】
積分処理部６１０は、デジタル処理により、速度検出信号６０２の離散時間での積分計算を行い積分結果を距離検出信号６１２として出力する。積分結果（距離検出信号６１２）の最下位ビットの計算において必要に応じて丸め処理を行ってもよい。積分処理部６１０は、専用のデジタル回路として実現してもよいし、ＣＰＵが積分計算プログラムを実行することによりその機能を実現するようにしてもよい。
【０１３１】
なお、乗算処理部６００と積分処理部６１０により構成される回路は図１における検出信号生成部６０に対応し、距離検出信号６１２は図１における検出信号６２に対応する。
【０１３２】
この距離センサー１Ｄによれば、同期式カウンター３００のカウント値３０２と同期式カウンター４００のカウント値４０２の差に基づいて移動距離を検出することができる。
【０１３３】
６．加速度センサー
図１５は、加速度センサーの構成例を示す図である。
【０１３４】
速度を微分すると加速度を得ることができる。そこで、図１５に示すように、本実施形態の加速度センサー１Ｅでは、図１１に示した第２実施形態の速度センサー１Ｂの出力に微分処理部６２０が追加されている。図１５において、図１１と同じ構成には同じ符号を付しており、その説明を省略又は簡略する。
【０１３５】
微分処理部６２０は、デジタル処理により、速度検出信号６０２の離散時間での微分計算を行い微分結果を加速度検出信号６２２として出力する。微分結果（加速度検出信号６２２）の最下位ビットの計算において必要に応じて丸め処理を行ってもよい。微分処理部６２０は、専用のデジタル回路として実現してもよいし、ＣＰＵが微分計算プログラムを実行することによりその機能を実現するようにしてもよい。
【０１３６】
なお、乗算処理部６００と微分処理部６２０により構成される回路は図１における検出信号生成部６０に対応し、加速度検出信号６２２は図１における検出信号６２に対応する。
【０１３７】
加速度センサー１Ｅによれば、同期式カウンター３００のカウント値３０２と同期式カウンター４００のカウント値４０２の差に基づいて加速度を検出することができる。
【０１３８】
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法および結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【０１３９】
１…物理量センサー、１Ａ…速度センサー、１Ｂ…速度センサー、１Ｄ…距離センサー、１Ｅ…加速度センサー、１Ｆ…物理量センサー、１０…第１系統の周波数信号発生部、１０Ａ…第１系統の周波数信号発生部、１１…第１系統の共振器、１１Ａ…第１系統の共振器、１２…第１系統の周波数信号、１２Ａ…第１系統の周波数信号、１４…水晶発振器、２０…第２系統の周波数信号発生部、２１…第２系統の共振器、２２…第２系統の周波数信号、２４…水晶発振器、２５…基準値生成信号、２６…制御信号、２６Ａ…制御信号、２６Ｂ…制御信号、２７…第２系統のＰＬＬ出力信号、２８…制御信号、２９…第１系統のＰＬＬ出力信号、３０…第１系統のカウント部、３２…カウント値、３３…アナログ信号（発振制御電圧）、４０…第２系統のカウント部、４２…カウント値、５０…デジタル演算部、５２…クロック差分値、６０…検出信号生成部、６２…検出信号、７０…第１系統の分周回路、７２…第１系統のＰＬＬ回路、８０…制御部、８０Ａ…制御部、９０…第２系統のＰＬＬ回路、９０Ａ…第２系統のＰＬＬ回路、９２…分数分周回路、１００…水晶振動子、１０１…双音叉振動片、１０２…基部、１０３…基部、１０４…振動腕、１０５…振動腕、１０６…カンチレバー、１０７…固定端部、１０８…自由端部、１０９…連結部、１１０…発振回路、１１１…キャパシター、１１２…キャパシター、１１３…抵抗、１１４…抵抗、１１５…インバーター、１２０…クロック信号、２００…水晶振動子、２０１…双音叉振動片、２０２…基部、２０３…基部、２０４…振動腕、２０５…振動腕、２０６…カンチレバー、２０７…固定端部、２０８…自由端部、２０９…連結部、２１０…発振回路、２１１…キャパシター、２１２…キャパシター、２１３…抵抗、２１４…抵抗、２１５…インバーター、２１６…バリキャップ、２１８…抵抗、２２０…クロック信号、３００…同期式カウンター、３０２…カウント値、４００…同期式カウンター、４０２…カウント値、５００…減算処理部、５０２…減算値、５１０…レジスター、５１２…減算値、６００…乗算処理部、６０２…速度検出信号、６１０…積分処理部、６１２…距離検出信号、６２０…微分処理部、６２２…加速度検出信号、９００…位相比較器、９０２…ループフィルター、９０４…ＶＣＯ（voltage controlled oscillator）、９０６…１／Ｎ分周器、９２０…デュアルモジュールプリスケーラー（ＤＭＰ）、９２２…主カウンター、９２２Ａ…主カウンター、９２３…分周器、９２４…スワローカウンター、９４２…基準信号、９４４…差信号、９４６…制御電圧、９４８…出力周波数、９５０…制御信号、９５２…比較信号、９７２…分周信号、９７４…比較信号、９７６…内部信号、９７８…内部信号、１００１…第１系統、１００２…第２系統
【技術分野】
【０００１】
本発明は、物理量センサー等に関する。
【背景技術】
【０００２】
物体の速度や移動距離等の物理量を検出するために、用途に応じて様々なセンサーが用いられている。例えば、送波器から信号反射面に向けてパルス変調された送波信号を出射し、信号反射面で散乱された送波信号を各受波器で受信して、ドップラー効果によって生じた周波数差等から移動体の走行速度を検出する速度センサーが知られている。
【０００３】
この速度センサーに対し、特許文献１の速度センサーは送波信号を必要とせず、少なくとも一方が加速度検出片である２つの周波数信号発生源からの信号に基づいて、より簡単な構成で速度を検出することができるという利点を有する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−７６１６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１の速度センサーでは、検波信号に対してローパスフィルターでアナログ処理するため、最終的な速度値出力にはアナログ回路で発生するノイズが重畳される。従って、特許文献１の速度センサーは、高い検出精度が要求される用途にそのまま利用することが難しい場合もある。
【０００６】
また、特許文献１の速度センサーでは、一定速度の状態にて位相比較器に入力する２つの周波数信号の周波数が一致することを要する。しかし、量産時を考慮すると、製造誤差による周波数の不一致が、速度センサーとしての機能するための許容範囲を超える恐れがある。よって、前記の位相比較器に入力される周波数信号に相当する２つの信号の周波数を、速度センサーが調整して一致させる機能を有することが好ましい。ただし、例えばＶＣＸＯ（Voltage Controlled Xtal Oscillator）といった手法では、バリキャップによる可変周波数の幅が想定される製造誤差に比べて狭く、十分でない可能性がある。
【０００７】
本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、高い精度で所与の物理量（例えば、速度、移動距離、加速度、力等）を検出し、製造誤差等があっても正確な物理量検出を可能にする調整機能を備えた物理量センサーを提供することができる。
【課題を解決するための手段】
【０００８】
（１）本発明は、所与の物理量を検出する物理量センサーであって、第１系統の共振器を有し、前記第１系統の共振器の共振周波数と対応づけられた周波数の第１系統の周波数信号を発生する第１系統の周波数信号発生部と、加速度の変化に応じて共振周波数が変化する第２系統の共振器を有し、前記第２系統の共振器の共振周波数と対応づけられた周波数の第２系統の周波数信号を発生する第２系統の周波数信号発生部と、前記第２系統の周波数信号を基準信号として第２系統のＰＬＬ出力信号を出力する、分数分周方式の第２系統のＰＬＬ回路と、前記第１系統の周波数信号に基づいて生成される基準値生成信号のクロック数をカウントする第１系統のカウント部と、前記第２系統のＰＬＬ出力信号のクロック数をカウントする第２系統のカウント部と、前記第１系統のカウント部のカウント値と前記第２系統のカウント部のカウント値に基づいて、前記基準値生成信号のクロック数と前記第２系統のＰＬＬ出力信号のクロック数の差を表すクロック差分値を計算するデジタル演算部と、前記デジタル演算部が計算した前記クロック差分値に基づいて、前記物理量に応じたデジタル値の検出信号を生成する検出信号生成部と、前記第１系統の周波数信号を受け取り、加速度が加わっていない状態における前記基準値生成信号の周波数と前記第２系統のＰＬＬ出力信号の周波数が一致するように前記第２系統のＰＬＬ回路を制御する制御部と、を含む。
【０００９】
本発明によれば、この物理量センサーに加速度が加わっている状態では、加速度に応じて第２系統の周波数信号の周波数が変化する。そして、第２系統の周波数信号に基づく第２系統のＰＬＬ出力信号のクロック数をカウントする第２系統のカウント部のカウント値も加速度に応じて変化する。そのため、加速度が加わっている間は、第１系統のカウント部のカウント値と第２系統のカウント部のカウント値との差が変化する。
【００１０】
本発明の物理量センサーは、加速度が加わっていない状態（静止時又は定速時）においては、基準値生成信号のクロック数（第１系統のカウント部のカウント対象）と第２系統のＰＬＬ出力信号のクロック数（第２系統のカウント部のカウント対象）とを一致させる。そのため、加速度が加わらなければ、第１系統のカウント部のカウント値と第２系統のカウント部のカウント値との差は変化しない。従って、本発明の物理量センサーによれば、第１系統のカウント部のカウント値と第２系統のカウント部のカウント値との差に基づいて、例えば速度、移動距離、加速度といった物理量を検出することができる。
【００１１】
そして、本発明の物理量センサーは、第１系統の周波数信号に基づく信号のクロック数と第２系統の周波数信号に基づく信号のクロック数の差をデジタル演算で求めるという比較的簡単な構成でありながら、２つの周波数信号の位相差に基づくアナログ処理により物理量を検出する場合と比較して、より高い精度で物理量を検出することができる。
【００１２】
また、本発明の物理量センサーは、製造誤差等により静止時（又は定速時）において第１系統の周波数信号の周波数と第２系統の周波数信号の周波数が一致しない場合であっても、正しい測定が可能である。この物理量センサーは、第１系統の周波数信号と第２系統の周波数信号ではなく、基準値生成信号と第２系統のＰＬＬ出力信号のクロック数をカウントして物理量を検出する。このうち、第２系統のＰＬＬ出力信号は、分周数を時分割で切り替える分数分周方式の第２系統のＰＬＬ回路で生成される。よって、通常の１／Ｎ分周器に比べて細かく周波数を変更することができる。つまり、１／Ｎ分周器では分周数Ｎは自然数であり、そのステップが粗く第２系統のＰＬＬ出力信号として得られる周波数が限定されてしまう。しかし、分数分周方式では分周数を時分割で切り替えるため、その中間の周波数を得ることが可能である。
【００１３】
したがって、この物理量センサーは、第１系統の周波数信号の周波数と第２系統の周波数信号の周波数とが誤差により一致しない場合でも、適切な分周数を設定することで誤差の影響を無くして正確な物理量測定をすることができる。
【００１４】
本発明は、以上のように、アナログ処理により物理量を検出する場合と比較して高い精度で物理量を検出し、製造誤差等があっても正確な物理量検出を可能にする物理量センサーを提供するものである。なお、第１系統のカウント部がクロック数をカウントする基準値生成信号は、第１系統の周波数信号を逓倍した信号でも、分周した信号でも、変形した信号でもよいし、第１系統の周波数信号そのものであってもよい。
【００１５】
（２）この物理量センサーにおいて、前記第２系統のＰＬＬ回路は、分周数としてＰまたはＰ＋１のいずれかを選択できる分周器であるデュアルモジュールプリスケーラーと、カウント動作中は前記デュアルモジュールプリスケーラーに前記分周数としてＰ＋１を選択させ、カウント停止中は前記分周数としてＰを選択させるスワローカウンターと、を含み、前記制御部は、前記スワローカウンターがカウントを停止するタイミングを指定してもよい。
【００１６】
本発明によれば、第２系統のＰＬＬ回路はＰまたはＰ＋１（Ｐは自然数）のいずれかを選択できるデュアルモジュールプリスケーラー（Dual-Modulus Prescaler）と、前記選択を行うスワローカウンター（Swallow Counter）を含むことで、分数分周方式のＰＬＬを実現してもよい。後述のように、分周数としてＰまたはＰ＋１を選択しているため、その分解能（周波数分解能）を最も高くでき、第２系統のＰＬＬ出力信号の周波数をより細かく調整することが可能となる。また、スワローカウンターを用いることで、制御部が行う制御が簡単になる。
【００１７】
（３）この物理量センサーにおいて、前記第１系統の周波数信号を基準信号とし、第１系統のＰＬＬ出力信号を出力する第１系統のＰＬＬ回路を含み、前記第１系統の共振器は、加速度の変化に応じて共振周波数が変化し、前記基準値生成信号は前記前記第１系統のＰＬＬ出力信号であり、前記制御部は、前記第１系統の周波数信号に代えて前記第１系統のＰＬＬ出力信号を受け取り、加速度が加わっていない状態における前記基準値生成信号の周波数と前記第２系統のＰＬＬ出力信号の周波数が一致するように前記第１系統のＰＬＬ回路および前記第２系統のＰＬＬ回路を制御してもよい。
【００１８】
本発明によれば、第１系統の共振器と第２系統の共振器はともに加速度センサーである。また、第１系統および第２系統でＰＬＬ回路を含む。
【００１９】
この構成により、第１系統および第２系統の加速度センサーが出力する周波数信号について、ＰＬＬ回路によりそれぞれ逓倍した信号を得ることができる。そして、一般に知られるように、逓倍した信号同士で差分をとることで、もとの周波数信号について差分をとる場合に比べて感度を良くすることができる。
【００２０】
ただし、このとき第１系統の周波数信号と第２系統の周波数信号とに誤差があった場合、その誤差は逓倍信号で増幅される可能性がある。このときも、本発明によれば、分周数を時分割で切り替え、このような誤差の影響が生じないようにできる。
【００２１】
なお、第１系統の共振器と第２系統の共振器に、特性が同じ加速度センサーを用いることが可能である。この場合、第１系統の周波数信号の周波数と第２系統の周波数信号の周波数との誤差を比較的小さくすることが可能になる。そして、第２系統のＰＬＬ出力信号を調整する場合の設定値（例えばスワローカウンターのタイミング）が予測しやすくなる。
【００２２】
また、第１系統の共振器と第２系統の共振器に、特性が同じ加速度センサーを用いた場合には、例えば温度特性なども同じになる。よって、第２系統の共振器のみが加速度センサーである場合と比較して、使用環境温度が上昇した場合等に第２系統のＰＬＬ出力信号を再調整する頻度が少なくなる。
【００２３】
（４）この物理量センサーにおいて、前記第１系統の共振器及び前記第２系統の共振器は、加速度の検出方向が互いに逆方向になるように配置されていてもよい。
【００２４】
本発明によれば、加速度が加わると第１系統の共振器と前記第２系統の共振器とで、互いに共振周波数の変化の方向が逆になる。そのため、第２系統の共振器のみが加速度センサーである場合と比較して、第１系統のカウント部のカウント値と第２系統のカウント部のカウント値との差が大きくなるので、物理量の検出感度をより高くすることができる。
【００２５】
（５）この物理量センサーにおいて、前記第１系統の周波数信号を受け取り、前記第１系統の周波数信号を分周した分周信号を出力する第１系統の分周回路を含み、前記基準値生成信号は前記分周信号であってもよい。
【００２６】
本発明によれば、第１系統の周波数信号側においても第１系統の分周回路によって周波数の調整が可能になることにより、静止時（又は定速時）において、基準値生成信号のクロック数と第２系統のＰＬＬ出力信号のクロック数とを一致させやすくする。また、第１系統の周波数信号として使用可能な周波数の幅が広がるため、第１系統の共振器の選択の幅が広がる。
【００２７】
（６）この物理量センサーにおいて、前記検出信号生成部は、前記デジタル演算部が計算した前記クロック差分値に所与の係数を乗算し、速度に応じたデジタル値の前記検出信号である速度信号を生成してもよい。
【００２８】
（７）この物理量センサーにおいて、前記検出信号生成部は、前記速度信号を積分し、移動距離に応じたデジタル値の前記検出信号を生成してもよい。
【００２９】
（８）この物理量センサーにおいて、前記検出信号生成部は、前記速度信号を微分し、加速度に応じたデジタル値の前記検出信号を生成してもよい。
【００３０】
本発明の物理量センサーによれば、比較的簡単な構成でありながら、２つの周波数信号の位相差に基づくアナログ処理により速度を検出する場合と比較して、より高い精度で速度や移動距離や加速度を検出することができる。
【００３１】
また、本発明の物理量センサーは、製造誤差等により静止時（又は定速時）において第１系統の周波数信号の周波数と第２系統の周波数信号の周波数が一致しない場合であっても、適切な分周数を設定することで誤差の影響を抑えて、正確な物理量測定をすることができる。
【００３２】
（９）この物理量センサーにおいて、前記第２系統の周波数信号発生部は、前記第２系統の共振器を発振させるとともに、入力されたアナログ信号に基づいて前記第２系統の周波数信号を調整でき、前記制御部は、Ｄ／Ａコンバーターを含み、前記Ｄ／Ａコンバーターから出力される前記アナログ信号を制御してもよい。
【００３３】
本発明によれば、第２系統の周波数信号発生部は、例えばＶＣＸＯ（Voltage Controlled Xtal Oscillator）であって、制御部は固定または変動するデジタル値から生成したアナログ信号（発振制御電圧）によって、第２系統の共振器の発振周波数を調整（微調整）してもよい。このような、第２系統の共振器の発振周波数に対する微調整を補助的に用いることによって、静止時（又は定速時）における基準値生成信号のクロック数と第２系統のＰＬＬ出力信号のクロック数とをより精度よく一致させることができる。また、使用環境の微小な温度変動などが生じたときに、この微調整によって、静止時（又は定速時）における基準値生成信号のクロック数と第２系統のＰＬＬ出力信号のクロック数とが一致し続けるようにしてもよい。
【図面の簡単な説明】
【００３４】
【図１】本実施形態に係る物理量センサーのブロック図の一例。
【図２】図２（Ａ）は通常のＰＬＬ回路の一例、図２（Ｂ）は本実施形態の第２系統のＰＬＬ回路の一例。
【図３】本実施形態の第２系統のＰＬＬ回路の波形図の一例。
【図４】第１実施形態の速度センサーの構成を示す図。
【図５】第１実施例における水晶発振器（ＸＯ）の構成例を示す図。
【図６】第１実施例における水晶発振器（ＶＣＸＯ）の構成を示す図。
【図７】第２系統のＰＬＬ回路の構成例を示す図。
【図８】図８（Ａ）〜図８（Ｃ）は、第１実施形態の速度センサーにおける水晶振動子の一例について説明するための図。
【図９】第１実施形態の速度センサーの動作の一例について説明するためのタイミングチャート図。
【図１０】別の実施形態に係る物理量センサーのブロック図の一例。
【図１１】第２実施形態の速度センサーの構成を示す図。
【図１２】図１２（Ａ）〜図１２（Ｂ）は、第２実施形態の速度センサーにおける水晶振動子の一例について説明するための図。
【図１３】第２実施形態の速度センサーの動作の一例について説明するためのタイミングチャート図。
【図１４】距離センサーの構成を示す図。
【図１５】加速度センサーの構成を示す図。
【発明を実施するための形態】
【００３５】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００３６】
１．物理量センサー
図１は、本実施形態に係る物理量センサーのブロック図の一例である。
【００３７】
物理量センサー１は、基準値生成信号２５のクロック数をカウントする第１系統１００１の機能ブロックと、加速度の変化に応じて変化する第２系統のＰＬＬ出力信号２７のクロック数をカウントする第２系統１００２の機能ブロックと、制御部８０などのその他の機能ブロックを含む。なお、第１系統１００１と第２系統１００２は、それぞれが同じ機能ブロックや同じ性質の信号を含む場合がある。そこで、機能ブロック等に「第１系統の」又は「第２系統の」という修飾語を付して区別する。
【００３８】
１．１．周波数信号発生部
物理量センサー１は、第１系統の周波数信号発生部１０を含む。第１系統の周波数信号発生部１０は、第１系統の共振器１１を有し、第１系統の共振器１１の共振周波数と対応づけられた周波数の第１系統の周波数信号１２を発生する。第１系統の共振器１１は、加速度が加わっているか否かによらず共振周波数が一定の共振器であってもよいし、加速度の変化に応じて共振周波数が変化する加速度センサーであってもよい。
【００３９】
物理量センサー１は、第２系統の周波数信号発生部２０を含む。第２系統の周波数信号発生部２０は、第２系統の共振器２１を有し、第２系統の共振器２１の共振周波数と対応づけられた周波数の第２系統の周波数信号２２を発生する。第２系統の共振器２１は、加速度の変化に応じて共振周波数が変化する加速度センサーである。
【００４０】
第１系統の周波数信号１２及び第２系統の周波数信号２２の各周波数は、第１系統の共振器１１及び第２系統の共振器２１の各共振周波数とそれぞれ対応づけられていればよく、必ずしも第１系統の共振器１１及び第２系統の共振器２１の各共振周波数とそれぞれ一致している必要はない。
【００４１】
第１系統の共振器及び第２系統の共振器は、振動子を用いて構成してもよく、例えば、水晶振動子やセラミック振動子、ニオブ酸リチウム振動子、タンタル酸リチウム振動子などの単結晶材料を用いた振動子や、酸化亜鉛圧電薄膜振動子、酸化アルミニウム圧電薄膜振動子などの圧電性薄膜を用いた振動子等のいずれであってもよい。
【００４２】
１．２．分周回路
物理量センサー１は、第１系統の分周回路７０を含んでいてもよい。第１系統の分周回路７０は、第１系統の周波数信号１２を分周した信号である基準値生成信号２５を出力してもよい。また、第１系統の分周回路７０の分周数は整数であってもよい。第１系統の分周回路７０によって第１系統の共振器１１の選択肢が広がるが、第１系統の周波数信号１２が第１系統の分周回路７０を経由することなく基準値生成信号２５として出力されてもよい。
【００４３】
１．３．ＰＬＬ回路
物理量センサー１は、第２系統のＰＬＬ（Phase Locked Loop）回路９０を含む。第２系統のＰＬＬ回路９０は、基準信号として第２系統の周波数信号２２を入力し、第２系統の周波数信号２２を逓倍した信号である第２系統のＰＬＬ出力信号２７を出力する。第２系統のＰＬＬ回路９０は分数分周方式であり、細かく分周数を設定することが可能である。例えば、物理量センサー１の量産時などにおいて、第２系統の共振器の製造ばらつきにより第２系統の周波数信号２２の周波数が誤差を有する可能性がある。このとき、第２系統のＰＬＬ回路９０における分周数を適切に設定することにより誤差の調整を行い、正確に物理量を測定する物理量センサー１を提供することができる。
【００４４】
１．４．制御部
物理量センサー１は制御部８０を含む。制御部８０は、第１系統の周波数信号１２をクロックとして受け取り、制御信号２６によって第２系統のＰＬＬ回路９０における分周数を設定する。具体的には、物理量センサー１に加速度が加わっていない状態における基準値生成信号２５の周波数と第２系統のＰＬＬ出力信号２７の周波数とが一致するように分周数を設定する。ここで、加速度が加わっていない状態とは、物理量センサー１が静止している状態か一定の速度で移動している状態のいずれであってもよい。
【００４５】
なお、第２系統の周波数信号発生部２０が第２系統の周波数信号２２の周波数を入力信号に応じて調整する機能を有する場合には、制御部８０はアナログ信号３３によってこの調整を行ってもよい。例えば、アナログ信号３３による第２系統の周波数信号２２の周波数の調整可能範囲は狭く（例えば８０ｐｐｍ）、製造ばらつき等による第２系統の周波数信号２２の周波数の誤差を調整しきれない場合がある。このとき、第２系統のＰＬＬ回路９０における分周数を適切に設定することで誤差が８０ｐｐｍ以下になるまで調整を行い、その後にアナログ信号３３による調整を行ってもよい。例えば、制御部８０はＤ／Ａコンバーターを含み、アナログ信号３３はＤ／Ａコンバーターの出力として与えられてもよい。制御部８０は、調整可能なデジタル値をＤ／Ａコンバーターに入力して、その値に応じたアナログ信号３３を出力してもよい。この構成によれば、比較的容易にアナログ信号３３を制御することが可能になる。
【００４６】
１．５．カウント部
物理量センサー１は、第１系統のカウント部３０を含む。第１系統のカウント部３０は、基準値生成信号２５のクロック数をカウントする。
【００４７】
物理量センサー１は、第２系統のカウント部４０を含む。第２系統のカウント部４０は、第２系統のＰＬＬ出力信号２７のクロック数をカウントする。
【００４８】
１．６．その他の機能ブロック
物理量センサー１は、デジタル演算部５０を含む。デジタル演算部５０は、第１系統のカウント部３０のカウント値３２と第２系統のカウント部４０のカウント値４２に基づいて、基準値生成信号２５のクロック数と第２系統のＰＬＬ出力信号２７のクロック数の差に応じたクロック差分値５２を計算する。
【００４９】
物理量センサー１は、検出信号生成部６０を含む。検出信号生成部６０は、デジタル演算部５０が計算したクロック差分値５２に基づいて、所与の物理量に応じたデジタル値の検出信号６２を生成する。ここで、所与の物理量は、例えば、物理量センサー１の速度、加速度、移動距離、力等である。
【００５０】
１．７．分数分周方式
ここで、第２系統のＰＬＬ回路９０が用いる分数分周方式について説明する。物理量センサー１は、正確な物理量測定を行うために、加速度が加わっていない状態における基準値生成信号２５の周波数と第２系統のＰＬＬ出力信号２７の周波数とを一致させる必要がある。例えば、第２系統の周波数信号２２の周波数についての期待値が４０ｋＨｚであるとする。しかし、製造ばらつきによって５％程度の誤差が生じる恐れがあるとすると、例えば第２系統の周波数信号２２の周波数が３８ｋＨｚ（−５％）であっても調整できる必要がある。しかも、製造された物理量センサー１はそれぞれ個別の誤差を有する。
【００５１】
第２系統の共振器として高いＱ値を有する水晶振動子を用いた場合、第２系統の周波数信号発生部２０が電圧制御水晶発振器（ＶＣＸＯ）であったとしても５％の誤差は調整しきれない。そこで、この誤差を第２系統のＰＬＬ回路９０における分周数を設定することで調整できることが好ましい。
【００５２】
図２（Ａ）は、一般によく用いられるＰＬＬ回路（以下、通常のＰＬＬ回路）の構成を示す。通常のＰＬＬ回路は、基準信号９４２と比較信号９５２との位相差を比較して差信号９４４を発生する位相比較器９００と、ローパスフィルターであって差信号９４４に基づく制御電圧９４６を出力するループフィルター９０２と、制御電圧９４６によって出力周波数９４８を制御するＶＣＯ（voltage controlled oscillator）９０４と、出力周波数９４８を分周した比較信号９５２を生成する１／Ｎ分周器９０６とを含む。１／Ｎ分周器９０６は、外部からの制御信号９５０によって分周数Ｎを変更できるプログラマブル分周器である。しかし、Ｎは自然数であって、分周数を変更する場合のステップが粗いという欠点がある。そのため、通常のＰＬＬ回路では、例えば製造ばらつきといった物理量センサー１が有する個別の誤差を調整しきれない恐れがある。
【００５３】
そこで、第２系統のＰＬＬ回路９０として図２（Ｂ）のような分数分周回路９２を含むＰＬＬ回路を用いる。なお、図２（Ｂ）の位相比較器９００、ループフィルター９０２、ＶＣＯ９０４とこれらを接続する信号は図２（Ａ）と同じであり説明を省略する。また、第２系統の周波数信号２２と第２系統のＰＬＬ出力信号２７は図１と同じであり説明を省略する。
【００５４】
分数分周回路９２は、デュアルモジュールプリスケーラー（以下、ＤＭＰ）９２０と、ＤＭＰ９２０からの分周信号９７２を受け取り、クロック数をカウントするスワローカウンター９２４と主カウンター９２２を含む。
【００５５】
ＤＭＰ９２０は、分周数としてＰまたはＰ＋１のいずれかを選択できる（Ｐは自然数）。スワローカウンター９２４はカウント値がＡ（Ａは整数）になるまでカウントを行い以降はカウント動作を停止する。ＤＭＰ９２０は、スワローカウンター９２４がカウント中であることを示す（又は、停止中であることを示す）内部信号９７６を受け取る。そして、ＤＭＰ９２０は、スワローカウンター９２４がカウント中であれば分周数としてＰ＋１を選択し、停止中であれば分周数としてＰを選択する。
【００５６】
主カウンター９２２は、ＤＭＰ９２０からの分周信号９７２に基づいて、位相比較器９００が第２系統の周波数信号２２と位相を比較する比較信号９７４を生成する。主カウンター９２２は、比較信号９７４を生成するための分周器を含んでいてもよい（図７の分周器９２３参照）。主カウンター９２２はカウント値がＢ（Ｂは自然数）になるまでカウントを行う。そして、Ｂまでカウントするとカウント値をリセットして再びカウント動作を行う。また、主カウンター９２２のリセットに連動して、スワローカウンター９２４もリセットされてカウント動作が再開される。主カウンター９２２のリセットのタイミングは内部信号９７８によってスワローカウンター９２４に伝えられる。
【００５７】
スワローカウンター９２４と主カウンター９２２が用いる値Ａ、Ｂは、それぞれ制御部８０からの制御信号２６Ａ、２６Ｂによってセットされる。制御信号２６Ａ、２６Ｂは図１の制御信号２６に対応する。ここで、値Ａ、ＢについてはＢ＞Ａの関係を満たす必要はあるが、制御部８０が自由に設定することができる。
【００５８】
ここで、主カウンター９２２がＢまでカウントする時間は、ＰＬＬ出力信号２７のクロック数を単位として（Ｐ＋１）＊Ａ＋Ｐ＊（Ｂ−Ａ）で表すことができる。Ｐ＋１およびＰは分周数であり、Ａおよび（Ｂ−Ａ）はそれぞれをカウントする回数である。この式を展開すると、主カウンター９２２がＢまでカウントする時間はＰ＊Ｂ＋Ａであり、ＡおよびＢは制御部８０により自由に設定が可能である。
【００５９】
図３は、分数分周回路９２を含む第２系統のＰＬＬ回路９０の波形図の一例を示す。
【００６０】
ここでは、ＤＭＰ９２０は１／５分周信号（１／Ｐ＋１、Ｐ＝４）と１／４分周信号（１／Ｐ、Ｐ＝４）を選択して分周信号９７２を出力する。この例では、主カウンター９２２は、分周信号９７２をそのまま比較信号９７４として出力するものとして、比較信号９７４について説明する。
【００６１】
この例では、分周数として１００／２３（＝４＋８／２３）が必要であるとする。主カウンターの値Ｂを２３とすると、Ｐ＊Ｂ＋Ａ＝１００を満たすＡの値は８である。このとき、Ｂ＞Ａの関係を満たす。よって、制御部８０は第２系統のＰＬＬ回路９０に対して、これらの値（Ａ＝８、Ｂ＝２３）を設定する。
【００６２】
図３では、スワローカウンター９２４が８までの値をカウントアップしている間は、比較信号９７４として１／５分周信号が出力される。その後、スワローカウンター９２４が停止してからは比較信号９７４として１／４分周信号が出力される。
【００６３】
このとき、主カウンターがＢ（＝２３）までカウントするまでの区間Ｔ１において、ＰＬＬ出力信号２７のクロック数は１００であるのに対し、比較信号９７４のクロック数は２３である。よって、区間Ｔ１で平均すると分周数は１００／２３となる。
【００６４】
このように、分数分周方式の第２系統のＰＬＬ回路９０では、１／Ｎ分周器を用いる通常のＰＬＬ回路（図２（Ａ））に比べて、細かい分周数の設定が可能となる。そして、分数分周回路９２に対する値Ａ、Ｂの設定により、第２系統の周波数信号２２に生じた誤差の調整を行い、正確に物理量を測定する物理量センサー１を提供することが可能となる。
【００６５】
なお、図３は前記の値Ａ、Ｂの設定について説明するための波形図であり、そのパルス幅やカウント値の変化などについては図３の例に限るものではない。
【００６６】
２．速度センサー（第１実施形態）
以下では、物理量センサーの具体例の一つである速度センサーについて説明する。図４は、第１実施形態の速度センサーの構成を示す図である。速度センサー１Ａは、第１系統の共振器１１（図１参照）において、加速度が加わっているか否かによらず共振周波数が一定の水晶振動子１００を用いる。また、第１系統の分周回路７０（図１参照）を含まない構成をとる。よって、基準値生成信号２５はクロック信号１２０そのものである。
【００６７】
２．１．周波数信号発生部
第１実施形態の速度センサー１Ａは、水晶発振器１４を含んで構成されている。水晶発振器１４は、水晶振動子１００及び発振回路１１０を含んで構成されている。前記の通り、本実施形態では水晶振動子１００は共振周波数が一定の水晶発振子として構成されている。図５に、水晶発振器１４のより具体的な構成例を示す。図５に示すように、発振回路１１０に含まれるキャパシター１１１、１１２、抵抗１１３、１１４、インバーター１１５により水晶振動子１００を発振させる発振ループが形成され、水晶振動子１００は共振周波数に等しい周波数で発振する。そして、水晶振動子１００の駆動信号すなわちインバーター１１５の出力信号がクロック信号１２０として出力される。
【００６８】
なお、水晶発振器１４は図１における第１系統の共振器１１に対応し、クロック信号１２０は図１における第１系統の周波数信号１２に対応する。
【００６９】
第１実施形態の速度センサー１Ａは、水晶発振器２４を含んで構成されている。水晶発振器２４は、水晶振動子２００及び発振回路２１０を含んで構成されている。本実施形態では、水晶振動子２００は、加速度の変化に応じて共振周波数が変化する水晶発振子として構成されている。図６に、水晶発振器２４のより具体的な構成例を示す。図６に示すように、発振回路２１０に含まれるキャパシター２１１、２１２、抵抗２１３、２１４、インバーター２１５により水晶振動子２００を発振させる発振ループが形成され、水晶振動子２００は共振周波数（加わった加速度に応じて変化する）に等しい周波数で発振する。そして、水晶振動子２００の駆動信号すなわちインバーター２１５の出力信号がクロック信号２２０として出力される。すなわち、水晶発振器２４は加速度に応じて出力信号（クロック信号２２０）の周波数が変化する加速度センサーとして機能する。
【００７０】
ここで、本実施形態の水晶発振器２４は、電圧制御水晶発振器（ＶＣＸＯ）であるとする。バリキャップ２１６は、アノード端子が接地され、カソード端子が抵抗２１８を介してアナログ信号（発振制御電圧）３３と接続されている。なお、発振制御電圧３３は、制御部８０に含まれるＤ／Ａコンバーター（図外）で生成され、制御部８０から出力されている。
【００７１】
図６の水晶発振器２４では、発振制御電圧３３のレベルに応じてバリキャップ２１６の容量が変動し、その容量の変動に応じてクロック信号２２０の周波数が変化する。発振制御電圧３３が高いほどバリキャップ２１６の容量は小さくなり、クロック信号２２０の周波数は高くなる。逆に、発振制御電圧３３が低いほどバリキャップ２１６の容量は大きくなり、クロック信号２２０の周波数は低くなる。ここで、ＶＣＸＯの周波数の可変率は、一般に、０．１％未満である。
【００７２】
なお、水晶発振器２４は図１における第２系統の共振器２１に対応し、クロック信号２２０は図１における第２系統の周波数信号２２に対応する。
【００７３】
２．２．ＰＬＬ回路および制御部
第１実施形態の速度センサー１Ａは、第２系統のＰＬＬ回路９０Ａおよび制御部８０を含んで構成される。制御部８０は、水晶発振器２４に対する発振制御電圧３３だけでなく、第２系統のＰＬＬ回路９０Ａに対する制御信号２６（具体例として、図７の２６Ａ、２６Ｂ）を供給する。図７に第２系統のＰＬＬ回路９０Ａのより具体的な構成例を示す。
【００７４】
図７に示すように、本実施形態の第２系統のＰＬＬ回路９０Ａは主カウンター９２２Ａに分周器９２３を含み、ＤＭＰ９２０からの分周信号９７２をさらに分周して比較信号９７４を生成する。第２系統のＰＬＬ回路９０Ａのその他の構成要素については、図２（Ｂ）と同じであり説明を省略する。
【００７５】
本実施形態の速度センサー１Ａは、加速度が加わっていない状態におけるクロック信号１２０と、第２系統のＰＬＬ出力信号２７の周波数とを一致させる必要がある。本実施形態における一つの例では、加速度が加わっていない状態において、水晶発振器１４からのクロック信号１２０の周波数は４０ＭＨｚであり、水晶発振器２４からのクロック信号２２０の周波数の期待値は４０ｋＨｚであるとする。そして、第２系統のＰＬＬ回路９０Ａはクロック信号２２０を基準信号として受け取り、期待値（４０ｋＨｚ）通りの場合には１０００倍した４０ＭＨｚの第２系統のＰＬＬ出力信号２７を出力する。このとき、クロック信号１２０と第２系統のＰＬＬ出力信号２７の周波数が一致する。
【００７６】
ここで、例えば製造ばらつきにより、水晶発振器２４からのクロック信号２２０の周波数が５％の誤差を伴っていたとする。つまり、クロック信号２２０は３８ｋＨｚであるとする。このとき、発振制御電圧３３によってはクロック信号２２０の周波数を調整しきれない。そこで、第２系統のＰＬＬ回路９０Ａにおける値ＡおよびＢを適切に設定して調整を行う必要がある。
【００７７】
図７の第２系統のＰＬＬ回路９０Ａでは、ＤＭＰ９２０は分周数として１１又は１０を選択可能である（Ｐ＝１０）。そして、主カウンター９２２Ａの分周器９２３によって、さらに１００分周された信号が比較信号９７４として出力される。
【００７８】
ここで、分周信号９７２については、第２系統のＰＬＬ出力信号２７（４０ＭＨｚ）を４００／３８分周する必要がある。Ｂ＝３８とすると、Ａ＝２０のときに、Ｐ＊Ｂ＋Ａ＝４００を満たす。よって、制御信号２６Ａ、２６Ｂによって、スワローカウンター９２４の値Ａを２０とし、主カウンター９２２Ａの値Ｂを３８と設定する。
【００７９】
ここで、ＤＭＰ９２０のＰの値について分解能（周波数分解能）の観点から検討する。水晶発振器２４からのクロック信号２２０の周波数の期待値は４０ｋＨｚである。Ｐ＝１０の場合、第２系統のＰＬＬ出力信号２７の周波数は４０ＭＨｚ〜４４ＭＨｚとなる。この周波数の幅をΔｆとすると、Δｆ＝４ＭＨｚ（＝４４ＭＨｚ−４０ＭＨｚ）である。本実施形態の速度センサー１Ａについて、１０Ｈｚ（＝０．１秒）の応答が求められているとすると、０．１秒の間に、位相比較器９００、ループフィルター９０２、ＶＣＯ９０４と分数分周回路９２で作る経路をＲ＝４０００回ループすることになる。（４０ｋＨｚ／１０）。
【００８０】
すると、周波数分解能は、Δｆ／Ｒ＝１０００Ｈｚとなる。これは、水晶発振器２４からのクロック信号２２０に対応する値に換算すると１Ｈｚであり、前記の期待値の２５ｐｐｍに相当する。そして、２５ｐｐｍであれば、制御部８０が発振制御電圧３３によって調整することが可能である。本実施形態においては、第２系統のＰＬＬ回路９０Ａの分周数を設定した後で、発振制御電圧３３によってクロック信号２２０の周波数を微調整してもよい。
【００８１】
このような手法により、本実施形態の速度センサー１Ａは、例えば５％程度の誤差がある場合でも加速度が加わっていない状態におけるクロック信号１２０と、第２系統のＰＬＬ出力信号２７の周波数とを一致させることができる。
【００８２】
なお、ＤＭＰ９２０の分周数をＰとＰ＋１以外にした場合には、前記の周波数分解能の計算においてΔｆの値が大きくなってしまう。つまり、選択できる分周数を１だけ異なるようにすることにより、周波数分解能を最も高くでき、第２系統のＰＬＬ出力信号の周波数をより細かく調整することが可能となる。
【００８３】
２．３．カウント部
再び、図４を用いて説明する。第１実施形態の速度センサー１Ａは、同期式カウンター３００及び４００を含んで構成されている。同期式カウンター３００は、クロック信号１２０のクロック数をカウントするｎビットカウンターとして構成され、ｎビットのカウント値３０２を出力する。同様に、同期式カウンター４００は、第２系統のＰＬＬ出力信号２７のクロック数をカウントするｎビットカウンターとして構成され、ｎビットのカウント値４０２を出力する。
【００８４】
なお、同期式カウンター３００及び４００は、それぞれ、図１における第１系統のカウント部３０及び第２系統のカウント部４０に対応し、カウント値３０２及びカウント値４０２は、それぞれ、図１におけるカウント値３２及びカウント値４２に対応する。
【００８５】
２．４．その他の機能ブロック
第１実施形態の速度センサー１Ａは、減算処理部５００及びレジスター５１０を含んで構成されている。減算処理部５００は、デジタル処理により、ｎビットのカウント値３０２とｎビットのカウント値４０２の一方から他方を減算する処理を行い、ｎビットの減算値５０２を出力する。減算処理部５００は、専用のデジタル回路として実現してもよいし、ＣＰＵ（Central Processing Unit）が減算プログラムを実行することによりその機能を実現するようにしてもよい。ｎビットの減算値５０２は、所与のタイミング、例えば、クロック信号１２０の立ち下がりエッジでレジスター５１０に格納される。
【００８６】
なお、減算処理部５００とレジスター５１０により構成される回路は図１におけるデジタル演算部５０に対応し、レジスター５１０に格納された減算値５１２は図１におけるクロック差分値５２に対応する。
【００８７】
第１実施形態の速度センサー１Ａは、乗算処理部６００を含んで構成されている。乗算処理部６００は、デジタル処理により、ｎビットの減算値５１２とＭビットの所与の係数ｋを乗算して乗算結果を速度検出信号６０２として出力する。乗算結果（速度検出信号６０２）の最下位ビットの計算において必要に応じて丸め処理を行ってもよい。乗算処理部６００は、専用のデジタル回路として実現してもよいし、ＣＰＵが乗算プログラムを実行することによりその機能を実現するようにしてもよい。例えば、α＝２ｎ（ｎは正の整数）であれば、乗算処理部６００はｎビットシフト回路として簡易な構成で実現することができる。
【００８８】
なお、乗算処理部６００は図１における検出信号生成部６０に対応し、速度検出信号６０２は図１における検出信号６２に対応する。
【００８９】
２．５．双音叉振動子（水晶振動子の具体例）
図８（Ａ）〜図８（Ｃ）は、本実施形態における水晶振動子２００の一例について説明するための図である。水晶振動子２００は、図８（Ａ）〜図８（Ｃ）に示す双音叉振動片２０１とカンチレバー２０６がパッケージ（図示せず）の内部に気密封止された双音叉振動子として構成される。水晶振動子２００として、優れた安定性と速い応答性を有する双音叉型振動子を使用することで正確な加速度検出を行うことができる。
【００９０】
図８（Ａ）は、双音叉振動片２０１の正面図であり、双音叉振動片２０１の概略的な構造を示している。図８（Ａ）において、２０２、２０３は基部であり、２つの振動腕２０４、２０５がそれらをつないでいる。
【００９１】
図８（Ｂ）は、カンチレバー２０６に固定された双音叉振動片２０１を示す側面図である。図８（Ｂ）において、カンチレバー２０６は、固定端部２０７と自由端部２０８を有し、連結部２０９がそれらをつないでいる。固定端部２０７は直接に、又はパッケージ（図示せず）などにより間接的に、速度センサー１Ａに固定されている。そして、双音叉振動片２０１の基部２０３はカンチレバー２０６の固定端部２０７に固着され、双音叉振動片２０１の基部２０２はカンチレバー２０６の自由端部２０８に固着されている。
【００９２】
図８（Ｃ）は、速度センサー１Ａが加速したときの双音叉振動片２０１の形状の変化を示している。速度センサー１Ａが、カンチレバー２０６の固定端部２０７、連結部２０９、自由端部２０８で作られる軸に対して垂直方向に、かつ、カンチレバー２０６から双音叉振動片２０１へ向かう方向に加速した場合、カンチレバー２０６の自由端部２０８に加速と反対方向に慣性力Ｆｉが作用するので、カンチレバー２０６の連結部２０９は加速と反対方向に曲がる。
【００９３】
双音叉振動片２０１はカンチレバー２０６に固着されているため、圧縮力Ｆｓが作用する。この圧縮力Ｆｓの作用により双音叉振動片２０１の共振周波数が低くなる。例えば、速度センサー１Ａが加速していないときの双音叉振動片２０１の共振周波数が４０．００ｋＨｚであったとすると、図８（Ｃ）の場合の双音叉振動片２０１の共振周波数は例えば３９．９９ｋＨｚに変化する。双音叉振動片２０１は接続電極（図示せず）を介して発振回路２１０と接続されており、水晶発振器２４の発振周波数が低くなる。
【００９４】
逆に、速度センサー１Ａが図８（Ｃ）の場合と逆方向に加速したときには、慣性力Ｆｉも図８（Ｃ）の場合と反対方向に作用するので、双音叉振動片２０１を伸ばそうとする引張力が作用する。例えば、速度センサー１Ａが加速していないときの双音叉振動片２０１の共振周波数が４０．００ｋＨｚであったとすると、速度センサー１Ａが図８（Ｃ）の場合と逆方向に加速したときの双音叉振動片２０１の共振周波数は例えば４０．０１ｋＨｚに変化する。そのため、水晶発振器２４の発振周波数が高くなる。
【００９５】
２．６．速度の検出
図９は、本実施形態の速度センサー１Ａの動作の一例について説明するためのタイミングチャート図である。
【００９６】
図９は、速度センサー１Ａが、時刻ｔ１以前は静止しており、時刻ｔ１〜ｔ５にかけて加速度α１で加速し、時刻ｔ５以降は一定の速度で移動するケースのタイミングチャート図である。
【００９７】
図９において、時刻ｔ１以前は、速度センサー１Ａが静止しているので、クロック信号１２０の周波数と第２系統のＰＬＬ出力信号２７の周波数は等しい。
【００９８】
そして、同期式カウンター３００がクロック信号１２０の立ち上がりエッジでカウントアップ動作を行うことによりカウント値３０２がカウントアップされる。同様に、同期式カウンター４００が第２系統のＰＬＬ出力信号２７の立ち上がりエッジでカウントアップ動作を行うことによりカウント値４０２がカウントアップされる。
【００９９】
時刻ｔ１以前は、クロック信号１２０の周波数と第２系統のＰＬＬ出力信号２７の周波数が等しいため、カウント値３０２のカウントアップとカウント値４０２のカウントアップのスピードは同じである。
【０１００】
ここで、減算処理部５００がカウント値３０２からカウント値４０２を減算して減算値５０２を出力し、レジスター５１０がクロック信号１２０の立ち下がりエッジで減算値５０２を取り込むとすると、減算値５１２（レジスター５１０の出力）は０のまま変化しない。
【０１０１】
時刻ｔ１〜ｔ５にかけて速度センサー１Ａに加速度α１が加わると、水晶振動子２００が図８（Ｃ）に示した状態になるため、水晶発振器２４の発振周波数が低くなる。そのため、第２系統のＰＬＬ出力信号２７の周波数がクロック信号１２０の周波数よりも低くなる。従って、時刻ｔ１〜ｔ５では、カウント値４０２のカウントアップがカウント値３０２のカウントアップよりも遅くなる。その結果、減算値５１２は、時刻ｔ２、ｔ３、ｔ４の各タイミングで１、２、３と増えていく。
【０１０２】
時刻ｔ５において、加速度が０になり、速度センサー１Ａが一定の速度で移動するようになると、クロック信号１２０の周波数と第２系統のＰＬＬ出力信号２７の周波数は等しくなる。従って、時刻ｔ５以降は、カウント値３０２のカウントアップとカウント値４０２のカウントアップが同じスピードになる。その結果、減算値５１２は３のまま変化しない。
【０１０３】
このように、図９のケースでは、減算値５１２が０、１、２、３と増加するので、速度検出信号６０２のデジタル値は０、ｋ、２ｋ、３ｋと段階的に増加する。ここで、係数ｋを減算値５１２が１である時の速度ｖ０に設定しておけば、速度検出信号６０２のデジタル値は、時刻ｔ１〜ｔ５にかけて加わった加速度α１に応じて０から３ｖ０まで３段階に上昇する速度の軌跡を示すことになる。
【０１０４】
以上のように、第１実施形態の速度センサー１Ａは、同期式カウンター３００のカウント値３０２と同期式カウンター４００のカウント値４０２の差をデジタル演算で求めるという比較的簡単な構成でありながら、２つのクロック信号の位相差に基づくアナログ処理により速度を検出する場合と比較して、より高い精度で速度を検出することができる。そして、第１実施形態の速度センサー１Ａは、製造誤差等があっても正確な物理量検出を可能にする調整機能（第２系統のＰＬＬ回路９０Ａ）を備えている。
【０１０５】
３．物理量センサー（別の実施形態）
図１０は、別の実施形態に係る物理量センサー１Ｆのブロック図である。本実施形態の物理量センサー１Ｆは、先の物理量センサー１と比べて第１系統１００１の機能ブロックと制御部８０Ａが異なっている。特に、第１系統の分周回路７０に代えて第１系統のＰＬＬ回路７２が用いられることが異なる。このとき、基準値生成信号２５は第１系統のＰＬＬ出力信号２９である。以下においては相違点のみを説明する。なお、図１と同じ構成要素には同一の符号を付している。
【０１０６】
物理量センサー１Ｆは、第１系統の周波数信号発生部１０Ａを含む。第１系統の周波数信号発生部１０Ａは、第１系統の共振器１１Ａを有し、第１系統の共振器１１Ａの共振周波数と対応づけられた周波数の第１系統の周波数信号１２Ａを発生する。本実施形態の第１系統の共振器１１Ａは、加速度の変化に応じて共振周波数が変化する加速度センサーである。
【０１０７】
物理量センサー１Ｆは、第１系統のＰＬＬ回路７２を含む。第１系統のＰＬＬ回路７２は、基準信号として第１系統の周波数信号１２Ａを入力し、第１系統の周波数信号１２Ａを逓倍した信号である第１系統のＰＬＬ出力信号２９を出力する。前記のように本実施形態では基準値生成信号２５、すなわち第１系統のカウント部３０がクロック数をカウントする信号は、第１系統のＰＬＬ出力信号２９である。なお、本実施形態において、基準値側である第１系統１００１に含まれる第１系統のＰＬＬ回路７２は、通常のＰＬＬ回路である（図２（Ａ）参照）。
【０１０８】
物理量センサー１Ｆは制御部８０Ａを含む。制御部８０Ａは、第１系統のＰＬＬ出力信号２９をクロックとして受け取り、制御部８０（図１）の制御信号に加えて、制御信号２８を有し、第１系統のＰＬＬ回路７２の分周数を設定してもよい。具体的には、物理量センサー１Ｆに加速度が加わっていない状態における第１系統のＰＬＬ出力信号２９の周波数と第２系統のＰＬＬ出力信号２７の周波数とを一致させることができるように、１／Ｎ分周器９０６（図２（Ａ）参照）の分周数を設定してもよい。
【０１０９】
本実施形態の物理量センサー１Ｆでは、第１系統１００１および第２系統１００２の加速度センサー（１１Ａ、２１）が出力する周波数信号（１２Ａ、２２）について、ＰＬＬ回路によりそれぞれ逓倍した信号（２９、２７）を得ることができる。そして、一般に知られるように、逓倍した信号同士で差分をとることで、もとの周波数信号について差分をとる場合に比べて感度を良くすることができる。
【０１１０】
ただし、このとき第１系統の周波数信号１２Ａと第２系統の周波数信号２２とに誤差があった場合、その誤差は逓倍信号で増幅される可能性がある。このときも、本発明によれば、第２系統のＰＬＬ回路９０において分周数を時分割で切り替えることにより、このような誤差を調整することができる。
【０１１１】
なお、第１系統の共振器１１Ａと第２系統の共振器２１に、特性が同じ加速度センサーを用いることが可能である。この場合、第１系統の周波数信号１２Ａの周波数と第２系統の周波数信号２２の周波数との誤差を比較的小さくすることが可能になる。
【０１１２】
４．速度センサー（第２実施形態）
４．１．構成
図１１は、第２実施形態の速度センサーの構成を示す図である。
【０１１３】
第２実施形態の速度センサー１Ｂの構成は、第１実施形態の速度センサー１Ａの構成と類似する。ただし、第２実施形態においては、水晶発振器２４だけでなく水晶発振器１４も加速度センサーとして構成される。そして、物理量センサー１Ｆにおいて説明した第１系統のＰＬＬ回路７２や制御部８０Ａを含む。また、乗算処理部６００は、第１実施形態の速度センサー１Ａにおける乗算時の係数ｋの１／２の係数（ｋ／２）で乗算処理を行う。なお、図４や図１０と同じ構成については同じ番号を付しており、説明は省略する。
【０１１４】
４．２．双音叉振動子（水晶振動子の具体例）
図１２（Ａ）及び図１２（Ｂ）は、本実施形態における水晶振動子１００及び水晶振動子２００の一例について説明するための図である。
【０１１５】
本実施形態では、図１２（Ａ）に示すように、水晶振動子１００及び水晶振動子２００は、検出方向が互いに逆方向になるように配置されている。ここで、本実施形態における水晶振動子２００は、図８（Ａ）及び図８（Ｂ）に示した構造と同じであるため、図１２（Ａ）において、水晶振動子２００の各要素に対して図８（Ａ）及び図８（Ｂ）と同じ番号を付しており、その説明を省略する。また、水晶振動子１００の構造は水晶振動子２００の構造と同じであり、水晶振動子１００の各要素１０１〜１０９は、それぞれ水晶振動子２００の各要素２０１〜２０９に対応する。
【０１１６】
図１２（Ｂ）は、速度センサー１Ｂが加速したときの双音叉振動片１０１、２０１の形状の変化を示している。速度センサー１Ｂが、カンチレバー２０６の固定端部２０７、連結部２０９、自由端部２０８で作られる軸に対して垂直方向に、かつ、カンチレバー２０６から双音叉振動片２０１へ向かう方向に加速した場合、双音叉振動片２０１の変化は図８（Ｃ）と同じであり、双音叉振動片２０１の共振周波数が低くなる。そのため、水晶発振器２４の発振周波数が低くなる。
【０１１７】
一方、カンチレバー１０６の自由端部１０８にも加速と反対方向に慣性力Ｆｉが作用するので、カンチレバー１０６の自由端部１０８も加速と反対方向に曲がる。双音叉振動片１０１はカンチレバー１０６に固着されているため、引張力Ｆｓが作用する。この引張力Ｆｓの作用により双音叉振動片１０１の共振周波数が高くなる。例えば、速度センサー１Ｂが加速していないときの双音叉振動片１０１の共振周波数が４０．００ｋＨｚであったとすると、図１２（Ｂ）の場合の双音叉振動片１０１の共振周波数は例えば４０．０１ｋＨｚに変化する。双音叉振動片１０１は接続電極（図示せず）を介して発振回路１１０と接続されており、水晶発振器１４の発振周波数が高くなる。
【０１１８】
逆に、速度センサー１Ａが図１２（Ｂ）の場合と逆方向に加速したときには、慣性力Ｆｉも図１２（Ｂ）の場合と反対方向に作用するので、双音叉振動片２０１を伸ばそうとする引張力が作用するとともに双音叉振動片１０１を縮めようとする圧縮力が作用する。この引張力と圧縮力の作用により、双音叉振動片２０１の共振周波数が高くなるとともに双音叉振動片１０１の共振周波数が低くなる。例えば、速度センサー１Ａが加速していないときの双音叉振動片１０１及び２０１の共振周波数が４０．００ｋＨｚであったとすると、速度センサー１Ａが図１２（Ｂ）の場合と逆方向に加速したときの双音叉振動片２０１の共振周波数は例えば４０．０１ｋＨｚに変化し、双音叉振動片１０１の共振周波数は例えば３９．９９ｋＨｚに変化する。そのため、水晶発振器２４の発振周波数が高くなり、水晶発振器１４の発振周波数が低くなる。
【０１１９】
このように、水晶振動子１００と水晶振動子２００を検出方向が互いに逆方向になるように配置すると、水晶発振器１４と水晶発振器２４は互いに発振周波数の変化の方向が逆になる。そのため、第２実施形態の速度センサー１Ｂでは、減算値５０２の変化量が第１実施形態の速度センサー１Ａの２倍になることで速度の検出感度を高めることができる。
【０１２０】
なお、水晶振動子１００と水晶振動子２００が同じ特性であることが好ましい。このようにすれば、例えば、温度ドリフトに伴うクロック信号１２０とクロック信号２２０の周波数差の誤差を抑えることができるので、温度変化に対しても安定した速度検出を行うことが可能となる。
【０１２１】
４．３．速度の検出
図１３は、本実施形態の速度センサー１Ｂの動作の一例について説明するためのタイミングチャート図である。
【０１２２】
図１３は、速度センサー１Ｂが、時刻ｔ９以前定速状態であり（例えば、図９の時刻ｔ５以降）、時刻ｔ９〜ｔ１６にかけて加速度−α１（図９のケースと逆向きかつ同じ大きさの加速度）で減速し、時刻ｔ１６以降は静止するケースのタイミングチャート図である。
【０１２３】
図１３において、時刻ｔ９以前は、速度センサー１Ｂに加速度が加わっていないので、第１系統のＰＬＬ出力信号２９の周波数と第２系統のＰＬＬ出力信号２７の周波数は等しく、カウント値３０２のカウントアップとカウント値４０２のカウントアップのスピードも同じである。従って、減算値５１２は、一定値である６のまま変化しない。
【０１２４】
時刻ｔ９〜ｔ１６にかけて速度センサー１Ｂに加速度−α１が加わると、水晶振動子１００と水晶振動子２００がそれぞれ図１２（Ｂ）の例とは逆方向に曲がった状態になるため、水晶発振器１４の発振周波数が低くなるとともに水晶発振器２４の発振周波数が高くなる。そのため、第１系統のＰＬＬ出力信号２９の周波数が低くなるとともに第２系統のＰＬＬ出力信号２７の周波数が高くなるので、カウント値３０２のカウントアップスピードが低下するとともにカウント値４０２のカウントアップスピードが上昇する。その結果、減算値５１２は、時刻ｔ１０、ｔ１１、ｔ１２、ｔ１３、ｔ１４、ｔ１５の各タイミングで５、４、３、２、１、０と減っていく。
【０１２５】
時刻ｔ１６において、加速度が０になり、速度センサー１Ｂが静止すると、第１系統のＰＬＬ出力信号２９の周波数と第２系統のＰＬＬ出力信号２７の周波数は等しくなる。従って、時刻ｔ１６以降は、カウント値３０２のカウントアップとカウント値４０２のカウントアップが同じスピードになる。その結果、減算値５１２は０のまま変化しない。
【０１２６】
このように、図１３のケースでは、減算値５１２が６、５、４、３、２、１、０と減少するので、速度検出信号６０２のデジタル値は３ｋ、２．５ｋ、２ｋ、１．５ｋ、ｋ、０．５ｋ、０と段階的に減少する。ここで、係数ｋを前述の速度ｖ０に設定しておけば、速度検出信号６０２のデジタル値は、時刻ｔ９〜ｔ１６にかけて加わった加速度−α１に応じて３ｖ０から０まで６段階に下降する速度の軌跡を示すことになる。
【０１２７】
以上のように、第２実施形態の速度センサー１Ｂでは、第１実施形態の速度センサー１Ａと比べて速度の検出感度が２倍になる。
【０１２８】
５．距離センサー
図１４は、距離センサーの構成例を示す図である。
【０１２９】
速度を積分すると積分開始時点からの距離を得ることができる。そこで、図１４に示すように、本実施形態の距離センサー１Ｄでは、図１１に示した第２実施形態の速度センサー１Ｂの出力に積分処理部６１０が追加されている。図１４において、図１１と同じ構成には同じ符号を付しており、その説明を省略又は簡略する。
【０１３０】
積分処理部６１０は、デジタル処理により、速度検出信号６０２の離散時間での積分計算を行い積分結果を距離検出信号６１２として出力する。積分結果（距離検出信号６１２）の最下位ビットの計算において必要に応じて丸め処理を行ってもよい。積分処理部６１０は、専用のデジタル回路として実現してもよいし、ＣＰＵが積分計算プログラムを実行することによりその機能を実現するようにしてもよい。
【０１３１】
なお、乗算処理部６００と積分処理部６１０により構成される回路は図１における検出信号生成部６０に対応し、距離検出信号６１２は図１における検出信号６２に対応する。
【０１３２】
この距離センサー１Ｄによれば、同期式カウンター３００のカウント値３０２と同期式カウンター４００のカウント値４０２の差に基づいて移動距離を検出することができる。
【０１３３】
６．加速度センサー
図１５は、加速度センサーの構成例を示す図である。
【０１３４】
速度を微分すると加速度を得ることができる。そこで、図１５に示すように、本実施形態の加速度センサー１Ｅでは、図１１に示した第２実施形態の速度センサー１Ｂの出力に微分処理部６２０が追加されている。図１５において、図１１と同じ構成には同じ符号を付しており、その説明を省略又は簡略する。
【０１３５】
微分処理部６２０は、デジタル処理により、速度検出信号６０２の離散時間での微分計算を行い微分結果を加速度検出信号６２２として出力する。微分結果（加速度検出信号６２２）の最下位ビットの計算において必要に応じて丸め処理を行ってもよい。微分処理部６２０は、専用のデジタル回路として実現してもよいし、ＣＰＵが微分計算プログラムを実行することによりその機能を実現するようにしてもよい。
【０１３６】
なお、乗算処理部６００と微分処理部６２０により構成される回路は図１における検出信号生成部６０に対応し、加速度検出信号６２２は図１における検出信号６２に対応する。
【０１３７】
加速度センサー１Ｅによれば、同期式カウンター３００のカウント値３０２と同期式カウンター４００のカウント値４０２の差に基づいて加速度を検出することができる。
【０１３８】
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法および結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【０１３９】
１…物理量センサー、１Ａ…速度センサー、１Ｂ…速度センサー、１Ｄ…距離センサー、１Ｅ…加速度センサー、１Ｆ…物理量センサー、１０…第１系統の周波数信号発生部、１０Ａ…第１系統の周波数信号発生部、１１…第１系統の共振器、１１Ａ…第１系統の共振器、１２…第１系統の周波数信号、１２Ａ…第１系統の周波数信号、１４…水晶発振器、２０…第２系統の周波数信号発生部、２１…第２系統の共振器、２２…第２系統の周波数信号、２４…水晶発振器、２５…基準値生成信号、２６…制御信号、２６Ａ…制御信号、２６Ｂ…制御信号、２７…第２系統のＰＬＬ出力信号、２８…制御信号、２９…第１系統のＰＬＬ出力信号、３０…第１系統のカウント部、３２…カウント値、３３…アナログ信号（発振制御電圧）、４０…第２系統のカウント部、４２…カウント値、５０…デジタル演算部、５２…クロック差分値、６０…検出信号生成部、６２…検出信号、７０…第１系統の分周回路、７２…第１系統のＰＬＬ回路、８０…制御部、８０Ａ…制御部、９０…第２系統のＰＬＬ回路、９０Ａ…第２系統のＰＬＬ回路、９２…分数分周回路、１００…水晶振動子、１０１…双音叉振動片、１０２…基部、１０３…基部、１０４…振動腕、１０５…振動腕、１０６…カンチレバー、１０７…固定端部、１０８…自由端部、１０９…連結部、１１０…発振回路、１１１…キャパシター、１１２…キャパシター、１１３…抵抗、１１４…抵抗、１１５…インバーター、１２０…クロック信号、２００…水晶振動子、２０１…双音叉振動片、２０２…基部、２０３…基部、２０４…振動腕、２０５…振動腕、２０６…カンチレバー、２０７…固定端部、２０８…自由端部、２０９…連結部、２１０…発振回路、２１１…キャパシター、２１２…キャパシター、２１３…抵抗、２１４…抵抗、２１５…インバーター、２１６…バリキャップ、２１８…抵抗、２２０…クロック信号、３００…同期式カウンター、３０２…カウント値、４００…同期式カウンター、４０２…カウント値、５００…減算処理部、５０２…減算値、５１０…レジスター、５１２…減算値、６００…乗算処理部、６０２…速度検出信号、６１０…積分処理部、６１２…距離検出信号、６２０…微分処理部、６２２…加速度検出信号、９００…位相比較器、９０２…ループフィルター、９０４…ＶＣＯ（voltage controlled oscillator）、９０６…１／Ｎ分周器、９２０…デュアルモジュールプリスケーラー（ＤＭＰ）、９２２…主カウンター、９２２Ａ…主カウンター、９２３…分周器、９２４…スワローカウンター、９４２…基準信号、９４４…差信号、９４６…制御電圧、９４８…出力周波数、９５０…制御信号、９５２…比較信号、９７２…分周信号、９７４…比較信号、９７６…内部信号、９７８…内部信号、１００１…第１系統、１００２…第２系統
【特許請求の範囲】
【請求項１】
所与の物理量を検出する物理量センサーであって、
第１系統の共振器を有し、前記第１系統の共振器の共振周波数と対応づけられた周波数の第１系統の周波数信号を発生する第１系統の周波数信号発生部と、
加速度の変化に応じて共振周波数が変化する第２系統の共振器を有し、前記第２系統の共振器の共振周波数と対応づけられた周波数の第２系統の周波数信号を発生する第２系統の周波数信号発生部と、
前記第２系統の周波数信号を基準信号として第２系統のＰＬＬ出力信号を出力する、分数分周方式の第２系統のＰＬＬ回路と、
前記第１系統の周波数信号に基づいて生成される基準値生成信号のクロック数をカウントする第１系統のカウント部と、
前記第２系統のＰＬＬ出力信号のクロック数をカウントする第２系統のカウント部と、
前記第１系統のカウント部のカウント値と前記第２系統のカウント部のカウント値に基づいて、前記基準値生成信号のクロック数と前記第２系統のＰＬＬ出力信号のクロック数の差を表すクロック差分値を計算するデジタル演算部と、
前記デジタル演算部が計算した前記クロック差分値に基づいて、前記物理量に応じたデジタル値の検出信号を生成する検出信号生成部と、
前記第１系統の周波数信号を受け取り、加速度が加わっていない状態における前記基準値生成信号の周波数と前記第２系統のＰＬＬ出力信号の周波数が一致するように前記第２系統のＰＬＬ回路を制御する制御部と、を含む、物理量センサー。
【請求項２】
請求項１に記載の物理量センサーにおいて、
前記第２系統のＰＬＬ回路は、
分周数としてＰまたはＰ＋１のいずれかを選択できる分周器であるデュアルモジュールプリスケーラーと、
カウント動作中は前記デュアルモジュールプリスケーラーに前記分周数としてＰ＋１を選択させ、カウント停止中は前記分周数としてＰを選択させるスワローカウンターと、を含み、
前記制御部は、
前記スワローカウンターがカウントを停止するタイミングを指定する、物理量センサー。
【請求項３】
請求項１乃至２のいずれかに記載の物理量センサーにおいて、
前記第１系統の周波数信号を基準信号とし、第１系統のＰＬＬ出力信号を出力する第１系統のＰＬＬ回路を含み、
前記第１系統の共振器は、加速度の変化に応じて共振周波数が変化し、
前記基準値生成信号は前記前記第１系統のＰＬＬ出力信号であり、
前記制御部は、
前記第１系統の周波数信号に代えて前記第１系統のＰＬＬ出力信号を受け取り、加速度が加わっていない状態における前記基準値生成信号の周波数と前記第２系統のＰＬＬ出力信号の周波数が一致するように前記第１系統のＰＬＬ回路および前記第２系統のＰＬＬ回路を制御する、物理量センサー。
【請求項４】
請求項３に記載の物理量センサーにおいて、
前記第１系統の共振器及び前記第２系統の共振器は、加速度の検出方向が互いに逆方向になるように配置されている、物理量センサー。
【請求項５】
請求項１乃至２のいずれかに記載の物理量センサーにおいて、
前記第１系統の周波数信号を受け取り、前記第１系統の周波数信号を分周した分周信号を出力する第１系統の分周回路を含み、
前記基準値生成信号は前記分周信号である、物理量センサー。
【請求項６】
請求項１乃至５のいずれかに記載の物理量センサーにおいて、
前記検出信号生成部は、
前記デジタル演算部が計算した前記クロック差分値に所与の係数を乗算し、速度に応じたデジタル値の前記検出信号である速度信号を生成する、物理量センサー。
【請求項７】
請求項６に記載の物理量センサーにおいて、
前記検出信号生成部は、
前記速度信号を積分し、移動距離に応じたデジタル値の前記検出信号を生成する、物理量センサー。
【請求項８】
請求項６に記載の物理量センサーにおいて、
前記検出信号生成部は、
前記速度信号を微分し、加速度に応じたデジタル値の前記検出信号を生成する、物理量センサー。
【請求項９】
請求項１乃至８のいずれかに記載の物理量センサーにおいて、
前記第２系統の周波数信号発生部は、
前記第２系統の共振器を発振させるとともに、入力されたアナログ信号に基づいて前記第２系統の周波数信号を調整でき、
前記制御部は、
Ｄ／Ａコンバーターを含み、
前記Ｄ／Ａコンバーターから出力される前記アナログ信号を制御する、物理量センサー。
【請求項１】
所与の物理量を検出する物理量センサーであって、
第１系統の共振器を有し、前記第１系統の共振器の共振周波数と対応づけられた周波数の第１系統の周波数信号を発生する第１系統の周波数信号発生部と、
加速度の変化に応じて共振周波数が変化する第２系統の共振器を有し、前記第２系統の共振器の共振周波数と対応づけられた周波数の第２系統の周波数信号を発生する第２系統の周波数信号発生部と、
前記第２系統の周波数信号を基準信号として第２系統のＰＬＬ出力信号を出力する、分数分周方式の第２系統のＰＬＬ回路と、
前記第１系統の周波数信号に基づいて生成される基準値生成信号のクロック数をカウントする第１系統のカウント部と、
前記第２系統のＰＬＬ出力信号のクロック数をカウントする第２系統のカウント部と、
前記第１系統のカウント部のカウント値と前記第２系統のカウント部のカウント値に基づいて、前記基準値生成信号のクロック数と前記第２系統のＰＬＬ出力信号のクロック数の差を表すクロック差分値を計算するデジタル演算部と、
前記デジタル演算部が計算した前記クロック差分値に基づいて、前記物理量に応じたデジタル値の検出信号を生成する検出信号生成部と、
前記第１系統の周波数信号を受け取り、加速度が加わっていない状態における前記基準値生成信号の周波数と前記第２系統のＰＬＬ出力信号の周波数が一致するように前記第２系統のＰＬＬ回路を制御する制御部と、を含む、物理量センサー。
【請求項２】
請求項１に記載の物理量センサーにおいて、
前記第２系統のＰＬＬ回路は、
分周数としてＰまたはＰ＋１のいずれかを選択できる分周器であるデュアルモジュールプリスケーラーと、
カウント動作中は前記デュアルモジュールプリスケーラーに前記分周数としてＰ＋１を選択させ、カウント停止中は前記分周数としてＰを選択させるスワローカウンターと、を含み、
前記制御部は、
前記スワローカウンターがカウントを停止するタイミングを指定する、物理量センサー。
【請求項３】
請求項１乃至２のいずれかに記載の物理量センサーにおいて、
前記第１系統の周波数信号を基準信号とし、第１系統のＰＬＬ出力信号を出力する第１系統のＰＬＬ回路を含み、
前記第１系統の共振器は、加速度の変化に応じて共振周波数が変化し、
前記基準値生成信号は前記前記第１系統のＰＬＬ出力信号であり、
前記制御部は、
前記第１系統の周波数信号に代えて前記第１系統のＰＬＬ出力信号を受け取り、加速度が加わっていない状態における前記基準値生成信号の周波数と前記第２系統のＰＬＬ出力信号の周波数が一致するように前記第１系統のＰＬＬ回路および前記第２系統のＰＬＬ回路を制御する、物理量センサー。
【請求項４】
請求項３に記載の物理量センサーにおいて、
前記第１系統の共振器及び前記第２系統の共振器は、加速度の検出方向が互いに逆方向になるように配置されている、物理量センサー。
【請求項５】
請求項１乃至２のいずれかに記載の物理量センサーにおいて、
前記第１系統の周波数信号を受け取り、前記第１系統の周波数信号を分周した分周信号を出力する第１系統の分周回路を含み、
前記基準値生成信号は前記分周信号である、物理量センサー。
【請求項６】
請求項１乃至５のいずれかに記載の物理量センサーにおいて、
前記検出信号生成部は、
前記デジタル演算部が計算した前記クロック差分値に所与の係数を乗算し、速度に応じたデジタル値の前記検出信号である速度信号を生成する、物理量センサー。
【請求項７】
請求項６に記載の物理量センサーにおいて、
前記検出信号生成部は、
前記速度信号を積分し、移動距離に応じたデジタル値の前記検出信号を生成する、物理量センサー。
【請求項８】
請求項６に記載の物理量センサーにおいて、
前記検出信号生成部は、
前記速度信号を微分し、加速度に応じたデジタル値の前記検出信号を生成する、物理量センサー。
【請求項９】
請求項１乃至８のいずれかに記載の物理量センサーにおいて、
前記第２系統の周波数信号発生部は、
前記第２系統の共振器を発振させるとともに、入力されたアナログ信号に基づいて前記第２系統の周波数信号を調整でき、
前記制御部は、
Ｄ／Ａコンバーターを含み、
前記Ｄ／Ａコンバーターから出力される前記アナログ信号を制御する、物理量センサー。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１１−２３２１４４（Ｐ２０１１−２３２１４４Ａ）
【公開日】平成２３年１１月１７日（２０１１．１１．１７）
【国際特許分類】
【出願番号】特願２０１０−１０１９６３（Ｐ２０１０−１０１９６３）
【出願日】平成２２年４月２７日（２０１０．４．２７）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【公開日】平成２３年１１月１７日（２０１１．１１．１７）
【国際特許分類】
【出願日】平成２２年４月２７日（２０１０．４．２７）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
[ Back to top ]