画像表示装置及びその周波数調整方法
【課題】映像信号の種類に応じた最適な周波数の再生ドットクロックが得られ、画像を正しく表示できる画像表示装置及びその周波数調整方法を提供する。
【解決手段】同期信号情報を基に入力された映像信号の種類を推定し、ＰＬＬ部の分周比を推定した種類に対応する第１の値に仮設定する。次に、映像検出部で測定された水平表示幅の実測値とフレームメモリで取り込み可能な水平表示幅である取り込み幅とが一致するように分周比を算出し、算出した該分周比を４の倍数に変換する。そして、該変換後の分周比に設定したＰＬＬ部で生成された再生ドットクロックを用いて映像信号に対する再生ドットクロックの位相調整を実施する。さらに、位相調整終了後の再生ドットクロックを用いて映像検出部で測定された水平表示幅の実測値と取り込み幅とが一致するように分周比を再度計算し、算出した分周比をＰＬＬ部に再設定する。
【解決手段】同期信号情報を基に入力された映像信号の種類を推定し、ＰＬＬ部の分周比を推定した種類に対応する第１の値に仮設定する。次に、映像検出部で測定された水平表示幅の実測値とフレームメモリで取り込み可能な水平表示幅である取り込み幅とが一致するように分周比を算出し、算出した該分周比を４の倍数に変換する。そして、該変換後の分周比に設定したＰＬＬ部で生成された再生ドットクロックを用いて映像信号に対する再生ドットクロックの位相調整を実施する。さらに、位相調整終了後の再生ドットクロックを用いて映像検出部で測定された水平表示幅の実測値と取り込み幅とが一致するように分周比を再度計算し、算出した分周比をＰＬＬ部に再設定する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＲＧＢ映像信号を出力する映像信号源と接続される画像表示装置及びその周波数調整方法に関する。
【背景技術】
【０００２】
ＲＧＢ映像信号により画像を表示する画像表示装置として、格子状に画素が配置された液晶パネル等が知られている。この種の画像表示装置は、パーソナルコンピュータ（以下、ＰＣと略す）やワークステーション等の映像信号源と接続され、該映像信号源から供給される映像信号に基づいて画像を表示することが可能である。
【０００３】
画像表示装置には、表示画像の水平方向の表示周期を示す水平同期信号よりも高い一定の周波数（以下、ドットクロックと記す）で信号レベルが変化する映像信号が供給される。画像表示装置は、映像信号源で用いているドットクロックと同じ周波数のドットクロックを再生し、その再生したドットクロックを用いて映像信号源からの映像信号に基づいて画像を表示する。本明細書では画像表示装置で再生するドットクロックを再生ドットクロックと呼ぶ。画像表示装置は、ＰＬＬ（Phase Locked Loop）回路を備え、このＰＬＬ回路が備える分周器の分周比を変更することで、映像信号源から供給される映像信号の水平同期信号の整数倍となるように、再生ドットクロックの周波数を調整する。
【０００４】
また、映像信号源側のドットクロック周波数（あるいは分周比）が判明している場合は、それに従ってＰＬＬ回路の分周比を設定することで、再生ドットクロックの周波数を正確に映像信号源側のドットクロックに合わせることが可能である。
【０００５】
しかしながら、入力される映像信号がアナログ信号である場合、映像信号源から画像表示装置に供給されるドットクロックに関する情報は何もなく、タイミング情報としては水平同期信号と垂直同期信号のみである。この場合は、画像表示装置で映像信号源側のドットクロック周波数（あるいは分周比）の情報を予め取得できないため、ＰＬＬ回路の分周比が正しく設定される保障がない。分周比が正しく設定されないと、再生ドットクロックの周波数が映像信号源側のドットクロックの周波数と一致しないため、映像信号を取り込むための再生ドットクロックと映像信号の間にズレが生じ、画像を正しく表示することができなくなる。
【０００６】
なお、使用者自身が、画像表示装置に設けられた調整機能を用いて、表示画像を見ながら再生ドットクロックの周波数を調整することも可能である。しかしながら、このような手動による再生ドットクロックの周波数調整は、使用者にとって非常に煩わしい。
【０００７】
そこで、再生ドットクロックの周波数を自動的に調整するための各種の技術が提案されている。
【０００８】
例えば、特許文献１には、映像信号源から入力される映像信号（アナログ）をデジタル信号に変換するＡ／Ｄ変換器と、映像信号の水平同期信号に同期したサンプリングクロック（再生ドットクロック）を生成するＰＬＬ回路と、映像信号のドットクロックと異なるサンプリングクロックでＡ／Ｄ変換した際に発生する折り返し周波数成分を検出する周波数解析手段と、周波数解析手段で検出した折り返し周波数成分に応じてＰＬＬ回路の分周比を調整する分周比設定回路とを備えたドットクロック再生装置が記載されている。このドットクロック再生装置では、折り返し周波数成分が最小となるように再生ドットクロックの周波数を自動調整することで映像信号のドットクロックと再生ドットクロックを一致させるため、手動による周波数調整が必要ない。
【０００９】
また、再生ドットクロックの周波数を自動調整する他の方法として、特許文献２に開示された技術が知られている。
【００１０】
特許文献２に記載されている技術では、アナログ映像信号（ＲＧＢ）と共に供給される水平同期信号の周波数を測定し、１フレーム毎のライン数を計数する。そして、水平同期信号の周波数及びライン数を基に、予め作成されたテーブルを参照してアナログ映像信号の水平解像度やドットクロックの周波数を推定し、アナログ映像信号の水平表示幅Ｅと分周比ｎを暫定的に設定する。次に、実際に取り込んだ映像信号の水平表示幅Ｗを求める。ここで、Ｗ＜ＥまたはＷ＞Ｅのときは、新たな分周比ｎ'を［ｎ'＝ｎ×Ｅ／Ｗ］で求め、次のフレームで同様の調整を実施する。また、Ｗ＝Ｅのときは、再生ドットクロックの周波数が正確に調整されたと判定して自動調整を終了する。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特許第３４８７１１９号公報
【特許文献２】米国特許第５７６７９１６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
近年、映像信号は多種多様になり、画像表示装置には様々なフォーマットの映像信号が入力される。代表的なものとしては、上記ＶＥＳＡ（Video Electronics Standards Association ）規格であるＸＧＡ（eXtended Graphics Array）やＳＸＧＡ（Super XGA）等がある。また、デジタルハイビジョン映像の普及により、ワイドサイズ画面の需要が高まり、ＸＧＡの横幅を拡大したＷＸＧＡ（Wide XGA：１２８０×７６８）フォーマットの信号も出現している。
【００１３】
一方、画像表示装置には、上述したように映像信号の他に水平同期信号や垂直同期信号しか供給されないため、これらの同期信号情報のみ用いて入力された映像信号の種類（フォーマット）を正確に判定するのは困難である。
【００１４】
また、画像表示装置には、映像信号を１画面毎に記憶するためのフレームメモリを備えているが、フレームメモリは、コスト等の関係から記憶容量が限られているため、フレームメモリで取り込み可能な水平方向の映像データ数（以下、取り込み幅と称す）と、表示対象となる水平方向の映像データ数である水平表示幅とが異なることがある。
【００１５】
水平表示幅がフレームメモリの取り込み幅よりも大きい場合、アナログ映像信号のＡ／Ｄ変換時のサンプリング数を減らすことで、水平表示幅をフレームメモリの取り込み幅に一致させている。また、水平表示幅がフレームメモリの取り込み幅よりも小さい場合、通常、アナログ映像信号のＡ／Ｄ変換時のサンプリング数を増やすことで、水平表示幅をフレームメモリの取り込み幅に一致させている。Ａ／Ｄ変換は、水平同期信号から生成する再生ドットクロックを用いて行われるため、水平表示幅がフレームメモリの取り込み幅と一致するように再生ドットクロックの周波数を調整する必要がある。
【００１６】
さらに、近年の映像信号の高解像度化に伴い、再生ドットクロックが、上記Ａ／Ｄ変換器や映像信号をディスプレイ等に表示させるための処理を実行する映像処理部で動作可能な最大動作周波数をオーバーしてしまうことがある。この場合、フレームメモリによる映像データの取り込み幅を減らして再生ドットクロックが上記最大動作周波数をオーバーしないように調整を行う必要も生じる。
【００１７】
しかしながら、上述したように映像信号の種類（フォーマット）を正しく判定するのは困難であり、再生ドットクロックを生成するＰＬＬ回路では、映像信号の種類やフレームメモリの取り込み幅に応じて分周比が正しく設定される保障がない。そのため、映像信号を取り込むための再生ドットクロックの周波数と映像信号の周波数とにズレが生じ、画像を正しく表示することができなくなる。
【００１８】
本発明は上記したような従来の技術が有する問題点を解決するためになされたものであり、映像信号の種類に応じた最適な周波数の再生ドットクロックが得られ、画像を正しく表示できる画像表示装置及びその周波数調整方法を提供することを目的とする。
【課題を解決するための手段】
【００１９】
上記目的を達成するため本発明の画像表示装置は、アナログ映像信号と同期信号を含む映像信号が入力される画像表示装置であって、
前記同期信号に含まれる水平同期信号及び垂直同期信号から同期信号情報を検出する同期検出部と、
分周比を基に前記水平同期信号を逓倍して再生ドットクロックを生成するＰＬＬ部と、
前記再生ドットクロックを用いて前記アナログ映像信号をデジタル映像信号に変換するＡ／Ｄ変換部と、
前記再生ドットクロックを用いて、前記デジタル映像信号に含まれる、表示対象となる水平方向の映像信号のデータ数である水平表示幅を測定する映像検出部と、
前記デジタル映像信号の水平方向に対し所定の取り込み幅で取り込み、前記デジタル映像信号をフレーム単位で保持するフレームメモリと、
前記ＰＬＬ部、前記同期検出部及び前記映像検出部を制御するＣＰＵ部と、
を有し、
前記ＣＰＵ部は、
前記映像信号が入力されると、前記同期信号情報を基に該映像信号の種類を判別し、前記ＰＬＬ部の分周比を該判別した映像信号の種類に対応する予め決められた値に基づく第１の値に設定し、該第１の値に設定した分周比を基に前記ＰＬＬ部で生成した再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を算出すると共に、算出した該分周比を４の倍数に変換し、該変換後の分周比を第２の値として前記ＰＬＬ部の分周比を設定し、該第２の値で設定した分周比を基に前記ＰＬＬ部で生成した再生ドットクロックを用いて前記映像信号に対する前記再生ドットクロックの位相調整を実施し、前記位相調整終了後の再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を再度計算し、該算出した分周比を基に前記ＰＬＬ部の分周比を再設定することを特徴とする。
【００２０】
一方、本発明の周波数調整方法は、アナログ映像信号と同期信号を含む映像信号が入力されると、前記同期信号に含まれる水平同期信号及び垂直同期信号から同期信号情報を検出する同期検出部と、
分周比を基に前記水平同期信号を逓倍して再生ドットクロックを生成するＰＬＬ部と、
前記再生ドットクロックを用いて前記アナログ映像信号をデジタル映像信号に変換するＡ／Ｄ変換部と、
前記再生ドットクロックを用いて、前記デジタル映像信号に含まれる、表示対象となる水平方向の映像信号のデータ数である水平表示幅を測定する映像検出部と、
前記デジタル映像信号の水平方向に対し所定の取り込み幅で取り込み、前記デジタル映像信号をフレーム単位で保持するフレームメモリと、
前記ＰＬＬ部、前記同期検出部及び前記映像検出部を制御するＣＰＵ部と、
を備えた画像表示装置により、外部から入力された前記映像信号に対応して前記再生ドットクロックの周波数を調整するための周波数調整方法であって、
前記ＣＰＵ部が、
前記映像信号が入力されると、前記同期信号情報を基に該映像信号の種類を判別し、
前記ＰＬＬ部の分周比を該判別した映像信号の種類に対応する予め決められた値に基づく第１の値に設定し、
該第１の値に設定した分周比を基に前記ＰＬＬ部で生成した再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を算出すると共に、算出した該分周比を４の倍数に変換し、該変換後の分周比を第２の値として前記ＰＬＬ部の分周比を設定し、
該第２の値で設定した分周比を基に前記ＰＬＬ部で生成した再生ドットクロックを用いて前記映像信号に対する前記再生ドットクロックの位相調整を実施し、前記位相調整終了後の再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を再度計算し、
該算出した分周比を基に前記ＰＬＬ部の分周比を再設定することを特徴とする。
【００２１】
上記のような構成及び方法では、ほとんどの規格の映像信号では、水平総ドット数が４の倍数であることから、水平同期信号から再生ドットクロックを生成するＰＬＬ部の分周比も４の倍数が正しい値と考えられる。したがって、水平表示幅の実測値を用いて算出したＰＬＬ部の分周比を４の倍数に変換することで、映像信号の種類に応じた、より最適なＰＬＬ部の分周比が得られる。
【００２２】
また、再生ドットクロックの位相調整終了後、水平表示幅の実測値を用いて分周比を再設定することで、フレームメモリの記憶容量の制限等によりフレームメモリの取り込み幅と実際の映像信号の水平表示幅とが異なる場合に、上記ＰＬＬ部の分周比を４の倍数に変換したことで誤差が生じても、分周比が正しい値に修正される。
【発明の効果】
【００２３】
本発明によれば、映像信号の種類に応じた最適な周波数の再生ドットクロックが得られ、表示エリア内の全ての映像信号を正確にフレームメモリに取り込むことが可能になるため、画像を正しく表示することができる。
【図面の簡単な説明】
【００２４】
【図１】図１は本発明の画像表示装置の一構成例を示すブロック図である。
【図２】図１に示したＣＰＵ部の一構成例を示すブロック図である。
【図３】図１に示したＰＬＬ部の一構成例を示すブロック図である。
【図４】図１に示した画像処理装置の処理手順を示すフローチャートである。
【発明を実施するための形態】
【００２５】
次に本発明について図面を用いて説明する。
【００２６】
図１は本発明の画像表示装置の一構成例を示すブロック図であり、図２は図１に示したＣＰＵ部の一構成例を示すブロック図である。また、図３は図１に示したＰＬＬ部の一構成例を示すブロック図である。なお、図１に示す画像表示装置には、ＰＣ等から入力される映像信号がコンポジット信号やシンクオングリーン信号である場合、不図示の同期分離部によってアナログ映像信号と同期信号（水平同期信号及び垂直同期信号）とに分離されて入力されるものとする。
【００２７】
図１に示すように、画像表示装置は、再生ドットクロックを用いてアナログ映像信号をデジタル映像信号に変換するＡ／Ｄ変換部１と、水平同期信号を逓倍して再生ドットクロックを生成すると共に、アナログ映像信号に対する再生ドットクロックの位相調整が可能なＰＬＬ部２と、水平同期信号及び垂直同期信号から水平同期周波数、垂直同期周波数及び垂直総ライン数等の同期信号情報を検出する同期検出部３と、デジタル映像信号から実際に表示する表示信号を検出し、水平方向及び垂直方向の映像開始位置、並びに水平表示幅等の値を映像信号情報として出力する映像検出部４と、デジタル映像信号をフレーム単位で保持するフレームメモリ７と、フレームメモリ７から読み出されたデジタル映像信号にしたがって画像を表示する表示部８と、フレームメモリ７からデジタル映像信号を読み出し、読み出したデジタル映像信号に基づく映像を表示部８に表示させるための処理を実行する映像処理部６と、同期検出部３及び映像検出部４で検出された情報を取得し、所要の演算処理を行うＣＰＵ部５とを有する。なお、垂直総ライン数とは、パルス信号である垂直同期信号間に存在する総ライン数を指す。
【００２８】
図２に示すように、ＣＰＵ部５は、プログラムにしたがって処理を実行するＣＰＵ１１を含む処理装置（コンピュータ）であり、ＣＰＵ１１と、ＣＰＵ１１の処理で必要な情報を一時的に記憶する主記憶装置１２と、ＣＰＵ１１に所要の処理を実行させるためのプログラムが記録された記録媒体１３と、入力信号の種類（フォーマット）に対応する、予め設定されたＰＬＬ部２の分周比の仮設定値ｎや位相調整値等が蓄積されるデータ蓄積装置１４と、主記憶装置１２、記録媒体１３及びデータ蓄積装置１４とのデータ転送を制御するメモリ制御インタフェース部１５と、ＰＬＬ部２、同期検出部３、映像検出部４及び映像処理部６と情報を送受信するためのインタフェース部１６とを備えている。ＣＰＵ１１と、メモリ制御インタフェース部１５及びインタフェース部１６とはバス１７を介して接続されている。
【００２９】
ＣＰＵ部５は、記録媒体１３に格納されたプログラムにしたがってＣＰＵ１１により処理を実行することで以下に記載するＣＰＵ部５の機能を実現する。記録媒体１３は、磁気ディスク、半導体メモリ、光ディスクあるいはその他の記録媒体であってもよい。
【００３０】
図３に示すように、ＰＬＬ部２は、位相比較器２１、チャージポンプ２２、ＶＣＯ（Voltage Controlled Oscillator：電圧制御発振器）２３、分周器２４、遅延量調整回路２５及びバッファ２６を備えている。
【００３１】
位相比較器２１は、水平同期信号と分周器２４の出力信号との位相を比較し、その位相差信号を出力する。チャージポンプ２２は位相比較器２１から出力された位相差信号に比例する直流電圧をＶＣＯ２３に供給する。ＶＣＯ２３は、チャージポンプ２２から出力された直流電圧にしたがって所定の周波数の信号を発振する。分周器２４は、ＶＣＯ２３の出力信号を分周して位相比較器２１へ帰還する。このような構成では、位相比較器２１に入力される水平同期信号を、分周器２４に設定された分周比で逓倍された周波数の信号がＶＣＯ２３から出力される。ＶＣＯ２３の出力信号は、遅延量調整回路２５によりＣＰＵ部５から設定される位相調整値に基づいて遅延され、バッファ２６を介して再生ドットクロックとして出力される。
【００３２】
同期検出部３、映像検出部４及び映像処理部６は、メモリや論理回路を含む集積回路装置、あるいはプログラム等にしたがって処理を実行するＤＳＰやＣＰＵ等を備えた集積回路装置によって実現できる。
【００３３】
本発明の画像表示装置では、ＣＰＵ部５の処理によって、入力されたアナログ映像信号の垂直総ライン数を基に該入力信号の種類（フォーマット）を推定し、推定した種類に対応するＰＬＬ部２の分周比及び位相調整値を予め決定していた値に暫定的に設定（仮設定）する。そして、仮設定後の分周比を基にＰＬＬ部２で生成した再生ドットクロックを用いて水平表示幅を映像検出部４により測定する。このとき、ＰＬＬ部２の分周比及び位相調整値は正確ではないため、実測値が正しい水平表示幅になるとは限らない。したがって、ＣＰＵ部５により水平表示幅の実測値と取り込み幅とが一致するようにＰＬＬ部２の分周比を算出して修正する。また、このとき算出したＰＬＬ部２の分周比を４の倍数に変換する。これは、ほとんどの規格の映像信号では、水平総ドット数が４の倍数であることから、水平同期信号から再生ドットクロックを生成するＰＬＬ部２の分周比も４の倍数が正しい値と考えられることによる。なお、水平総ドット数とは、パルス信号である水平同期信号間に存在する総画素データ数を指す。
【００３４】
ＰＬＬ部２の分周比の設定が終了すると、４の倍数に変換した分周比を基にＰＬＬ部２で生成した再生ドットクロックを用いて、アナログ映像信号に対する再生ドットクロックの位相調整を実施する。
【００３５】
上述したように画像表示装置が備えるフレームメモリ７はコスト等の関係から記憶容量が限られている。そのため、フレームメモリ７で取り込み可能な水平表示幅（取り込み幅）と実際の映像信号の水平表示幅とは異なることがある。映像信号の水平表示幅がフレームメモリ７の取り込み幅よりも大きい場合、上述したようにアナログ映像信号のＡ／Ｄ変換時のサンプリング数を減らすことで、映像信号の水平表示幅をフレームメモリの取り込み幅に一致させる。また、映像信号の水平表示幅がフレームメモリ７の取り込み幅よりも小さい場合、上述したようにアナログ映像信号のＡ／Ｄ変換時のサンプリング数を増やすことで、映像信号の水平表示幅をフレームメモリの取り込み幅に一致させる。このような場合、ＰＬＬ部２の分周比を４の倍数に変換すると、水平表示幅の実測値がフレームメモリ７で取り込み可能な水平表示幅（取り込み幅）と一致しなくなることがある。
【００３６】
また、上述したように、再生ドットクロックがＡ／Ｄ変換部１及び映像処理部６の最大動作周波数をオーバーしてしまうことがある。この場合、フレームメモリ７による取り込み幅を減らし、再生ドットクロックが最大動作周波数をオーバーしないように調整をする必要が生じる。結果的に実際の映像信号の水平表示幅とフレームメモリ7の取り込み幅が異なってしまう。以上のハード的な制約により、単純にＰＬＬ部２の分周比を４の倍数に設定するというわけにはいかなくなる。
【００３７】
そこで、本発明の画像表示装置では、再生ドットクロックの位相調整が終了した後、該再生ドットクロックを用いて水平表示幅を再び測定し、その実測値と取り込み幅とが一致するようにＰＬＬ部２の分周比を再度計算する。この段階では、再設定した分周比を４の倍数に変換することなく、算出した分周比をＰＬＬ部２に再設定して処理を終了する。
【００３８】
本発明によれば、水平表示幅の実測値を用いて算出したＰＬＬ部２の分周比を４の倍数に変換することで、映像信号の種類に応じた、より最適なＰＬＬ部２の分周比が得られる。
【００３９】
また、再生ドットクロックの位相調整終了後、水平表示幅の実測値を用いて分周比を再設定することで、フレームメモリ７の記憶容量の制限等によりフレームメモリの取り込み幅と実際の映像信号の水平表示幅とが異なる場合に、上記ＰＬＬ部２の分周比を４の倍数に変換することで誤差が生じても、分周比が正しい値に修正される。
【００４０】
したがって、映像信号の種類に応じた最適な周波数の再生ドットクロックが得られ、表示エリア内の全ての映像信号を正確にフレームメモリ７に取り込むことが可能になるため、画像を正しく表示することができる。
【００４１】
次に、本発明の画像表示装置の処理手順について図面を用いて説明する。
【００４２】
図４は図１に示した画像処理装置の処理手順を示すフローチャートである。
【００４３】
図４に示すように、ＣＰＵ部５は、まずフレームメモリ７の記憶容量に応じてフレームメモリ７で取り込み可能なデジタル映像信号の水平方向の取り込み幅Ｅを決定する（ステップＳ１）。取り込み幅Ｅは、表示部８の解像度にも合わせて、例えばＸＧＡに対応する１０２４に設定する。なお、取り込み幅Ｅは１０２４に限定されるものではなく、フレームメモリ７がより大きな記憶容量を備えている場合は、例えばＳＸＧＡに対応する１２８０、あるいはそれ以上の値に設定することも可能である。但し、その場合は表示部８の解像度もＳＸＧＡやそれ以上の値に対応できる必要がある。
【００４４】
次に、ＣＰＵ部５は、同期検出部３で検出された水平同期周波数、垂直同期周波数、垂直総ライン数等の同期信号情報を取得し、垂直総ライン数の値を基に入力信号（アナログ映像信号）の種類（フォーマット）を判別する（ステップＳ２）。例えば、垂直同期周波数が６０、００４Ｈｚ（周期１６．６６６ｍｓ）、水平同期周波数が４８、３６３ＫＨｚ（周期２０．６７７μｓ）である場合、垂直総ライン数は８０６（＝１６．６６６／２０．６７７×１０００）であるため、入力信号の種類は上記ＸＧＡであると判別する。なお、ＸＧＡやＳＸＧＡ等は、ＶＥＳＡ規格によって上記水平総ドット数及び垂直総ライン数が決められている。ＸＧＡの場合、水平総ドット数は１３４４、垂直総ライン数は８０６である。ＸＧＡでは、上記１０２４×７６８の映像信号が、この１３４４×８０６で構成されるフレーム内に収容される。
【００４５】
続いて、ＣＰＵ部５は、ステップＳ２の処理で判別した入力信号の種類に応じて、予め決められた分周比ｎ及び位相調整値をＰＬＬ部２に仮設定する（ステップＳ３）。分周比の仮設定値ｎ及び位相調整値は、図２に示したデータ蓄積装置１４に格納された、予め作成したテーブルを参照して入力信号のフォーマットに対応する値を読み出せばよい。例えば、入力信号の種類が上記ＸＧＡである場合、水平総ドット数は１３４４であるため、ＰＬＬ部２の分周比の仮設定値ｎも１３４４に設定すればよい。
【００４６】
次に、ＣＰＵ部５は、映像検出部４で検出された映像信号情報から水平表示幅の実測値Ｗを取得する（ステップＳ４）。映像検出部４は、予め決められたしきい値を備え、該しきい値よりもレベルが大きいデジタル映像信号を表示対象の信号と判定し、水平同期信号、水平方向の映像開始位置及び映像終了位置、並びに再生ドットクロックを用いて水平表示幅の実測値Ｗを測定する。ここでは、ＰＬＬ部２に仮設定した位相調整値が正確な値ではない可能性が高いため、水平表示幅の実測値Ｗは所望の水平表示幅（取り込み幅Ｅ）と一致しないことが多い。
【００４７】
ＣＰＵ部５は、水平表示幅の実測値Ｗと取り込み幅Ｅとが等しくなるように再生ドットクロックの周波数を調整するため、ＰＬＬ部２の分周比を計算する（ステップＳ５）。
【００４８】
このとき、分周比の設定値ｎ'は、
ｎ'＝ｎ×Ｅ／Ｗ
で求める。さらに、本発明では算出したｎ'を４の倍数に変換する（ステップＳ６）。
【００４９】
例えば、ステップＳ４の処理で求めた水平表示幅の実測値Ｗが１０２５であった場合、
ｎ'＝１３４４×１０２４／１０２５＝１３４２（少数点以下切り捨て）
となる。
【００５０】
さらに、
ｎ'＝ＩＮＴ（（１３４２＋２）／４）×４＝１３４４
を求め、ｎ'を４の倍数に変換する。ここで、ＩＮＴは、計算結果の少数点以下を切り捨てて整数のみを抽出する演算を示している。この演算は、変換前の数値を、その近傍の４の倍数の数値に「１捨２入」する処理に等しい。
【００５１】
ＰＬＬ部２の分周比が決定すると、ＣＰＵ部５は、該分周比を基に生成される再生ドットクロックの位相を調整する（ステップＳ７）。ＣＰＵ部５は、ＰＬＬ部２の位相調整値を順次変化させ、映像検出部４から位相調整値毎の映像信号情報を読み出す。そして、それらの映像信号情報を解析して最適な位相調整値を導き出し、ＰＬＬ部２に設定する。再生ドットクロックの位相調整方法については、例えば本出願人が先に出願した特願２００６−１８１４３７号等に詳細に記載されている。
【００５２】
次に、ＣＰＵ部５は、ステップＳ４の処理と同様に、映像検出部４で検出された映像信号情報から、位相調整後の再生ドットクロックを用いて測定された水平表示幅の実測値Ｗ'を取得する（ステップＳ８）。ここでは、再生ドットクロックの位相調整が終了しているため、再生ドットクロックの位相ずれに起因する水平表示幅の実測値のズレは生じない。しかしながら、上述したように映像信号の水平表示幅とフレームメモリ７の取り込み幅とが異なる場合、上記ステップＳ６の処理で分周比を４の倍数に変換しているため、水平表示幅の実測値Ｗ'が所望の水平表示幅（取り込み幅Ｅ）と一致しないことがある。
【００５３】
本発明では、ＣＰＵ部５は、水平表示幅の実測値Ｗと取り込み幅Ｅとが等しくなるように、ＰＬＬ部２の分周比を再度計算する（ステップＳ９）。
【００５４】
このとき、分周比の再設定値ｎ''は、
ｎ''＝ｎ'×Ｅ／Ｗ'
で求める。ここでは、算出したｎ''を４の倍数に変換することなくＰＬＬ部２の分周器２４に設定して処理を終了する。
【００５５】
なお、ステップＳ９の処理でＰＬＬ部２の分周比を再設定すると、一般的にはステップＳ７の処理と同様に再生ドットクロックの位相をもう一度調整する必要があると考えられる。しかしながら、位相調整処理は、数フレーム〜数十フレームの映像信号情報を用いて最適な位相調整値を導き出すため、他の処理と比べて非常に長い処理時間を要する。そのため、位相調整処理の回数は必要最小限であることが望ましい。
【００５６】
本発明では、ステップＳ６とステップＳ９の処理で設定される分周比の差が４以内であるため、再生ドットクロックの周波数はわずかしか変化しない。そのため、位相調整後にＰＬＬ部２の分周比を変えても再生ドットクロックの位相はほとんど変化しない。したがって、ステップＳ９の処理後に再生ドットクロックの位相調整を再度実施しなくても、表示映像にはほとんど影響しない。すなわち、本発明では、位相調整後にＰＬＬ部２の分周比を変えても再生ドットクロックの位相調整を再度実施しない。その場合、位相調整処理が１度で済むため、再生ドットクロックの周波数調整や位相調整に要する全体の処理時間が長くなることがない。
【００５７】
なお、処理時間が長くなることが特に問題とならない場合は、ステップＳ９の処理でＰＬＬ部２の分周比を再設定した後に、もう一度再生ドットクロックの位相調整を実施してもよい。その場合、映像信号に対する再生ドットクロックの位相がより正確に一致するため、位相ズレによる表示画像の劣化が低減する。
【００５８】
次に本発明の画像処理装置の実施例について説明する。
（第１実施例）
第１実施例は画像処理装置にＸＧＡに対応する１０２４×７６８（６０Ｈｚ）のアナログ映像信号が入力される例である。この場合、入力信号の垂直同期周波数は６０、００４Ｈｚ（周期１６．６６６ｍｓ）、水平同期周波数は４８、３６３ＫＨｚ（周期２０．６７７μｓ）、垂直総ライン数は８０６（＝１６．６６６／２０．６７７×１０００）、水平総ドット数は１３４４である。なお、取り込み幅Ｅは、フレームメモリ７の記憶容量の制限から１０２４とする。
【００５９】
ＣＰＵ部５は、ステップＳ２の処理にて、垂直総ライン数（＝８０６）から入力信号をＸＧＡと判別し、ステップＳ３の処理にてＰＬＬ部２の分周比を１３４４に仮設定する。
【００６０】
次に、ＣＰＵ部５は、ステップＳ３の処理後に生成された再生ドットクロックを用いて測定された水平表示幅の実測値Ｗを映像検出部４からステップＳ４にて取得する。ここでは、Ｗ＝１０２５が得られたとする。この場合、水平表示幅の実測値Ｗがフレームメモリ７の取り込み幅Ｅ（＝１０２４）よりも大きいため、表示対象の映像信号がフレームメモリ７に全て取り込めずに、表示映像の一部が欠けるおそれがある。ＣＰＵ部５は、ステップＳ５にて、水平表示幅の実測値Ｗと取り込み幅Ｅとが等しくなるように、ＰＬＬ部２の分周比を設定する。
【００６１】
このとき、分周比の設定値ｎ'は、
ｎ'＝１３４４×１０２４／１０２５＝１３４２（少数点以下切り捨て）
となる。
【００６２】
さらに、ステップＳ６にて、
ｎ'＝ＩＮＴ（（１３４２＋２）／４）×４＝１３４４
を求め、ｎ'を４の倍数に変換する。
【００６３】
次に、ＣＰＵ部５は、ステップＳ７にて再生ドットクロックの位相を調整する。
【００６４】
再生ドットクロックの位相調整後、ＣＰＵ部５は、ステップＳ７の処理後に生成された再生ドットクロックを用いて測定された水平表示幅の実測値Ｗ'を映像検出部４からステップＳ８にて再び取得する。ここでは、再生ドットクロックの位相調整が終了し、さらに分周比の再設定値ｎ'を４の倍数に変換することで実測値Ｗ'＝１０２４が得られたとする。
【００６５】
最後に、ＣＰＵ部５は、ステップＳ９にて水平表示幅の実測値Ｗと取り込み幅Ｅとが等しくなるようにＰＬＬ部２の分周比を再度設定する。
【００６６】
ここで、分周比の再設定値ｎ''は、
ｎ''＝１３４４×１０２４／１０２４＝１３４４となる。
（第２実施例）
第２実施例は画像処理装置に１２８０×７６８（６０Ｈｚ）の映像信号が入力される例である。
【００６７】
この場合、入力信号の垂直同期周波数は５９．８３３Ｈｚ（周期１６．７１３ｍｓ）、水平同期周波数は４７、９８６ＫＨｚ（周期２０．８３９μｓ）、垂直総ライン数は８０２（＝１６．７１３／２０．８３９×１０００）、水平総ドット数は１６８８である。なお、水平表示幅Ｅはフレームメモリ７の記憶容量の制限から１０２４とする。
【００６８】
ＣＰＵ部５は、ステップＳ２の処理にて、垂直総ライン数（＝８０２）から映像信号の種類を判別する。ここでは、第１実施例で例示した入力信号と垂直総ライン数の値が近いため、第１実施例で例示した入力信号と区別することが困難である。そのため、ＣＰＵ部５は、入力信号の種類が第１実施例と同じ１０２４×７６８（ＸＧＡ）と判定し、ステップＳ３の処理にてＰＬＬ部２の分周比を１３４４に仮設定する。
【００６９】
本実施例では、映像信号のフォーマットが１２８０×７６８であるため、フレームメモリ７で取り込み可能な取り込み幅Ｅを１０２４とすると、全ての映像信号をフレームメモリ７に取り込むことができない。そのため、アナログ映像信号のＡ／Ｄ変換時のサンプリング数を１２８０から１０２４に減らすことで、映像信号の水平表示幅を１０２４に変換する。
【００７０】
ＣＰＵ部５は、ステップＳ３の処理後に生成された再生ドットクロックを用いて測定された水平表示幅の実測値Ｗを映像検出部４からステップＳ４にて取得する。ここでは、Ｗ＝１０１９が得られたとする。
【００７１】
ＣＰＵ部５は、ステップＳ５にて、水平表示幅の実測値Ｗと取り込み幅Ｅとが等しくなるようにＰＬＬ部２の分周比を設定する。
【００７２】
このとき、分周比の設定値ｎ'は、
ｎ'＝１３４４×１０２４／１０１９＝１３５０（少数点以下切り捨て）
となる。
【００７３】
さらに、ステップＳ６にて、
ｎ'＝ＩＮＴ（（１３５０＋２）／４）×４＝１３５２
を求め、ｎ'を４の倍数に変換する。
【００７４】
次に、ＣＰＵ部５は、ステップＳ７にて再生ドットクロックの位相を調整する。
【００７５】
再生ドットクロックの位相調整後、ＣＰＵ部５は、ステップＳ７の処理後に生成された再生ドットクロックを用いて測定された水平表示幅の実測値Ｗ'を映像検出部４からステップＳ８にて再び取得する。ここでは、再生ドットクロックの位相調整が終了し、さらに分周比の再設定値ｎ'を４の倍数に変換したことで、実測値Ｗ＝１０２５が得られたとする。
【００７６】
最後に、ＣＰＵ部５は、ステップＳ９にて水平表示幅の実測値Ｗ'と水平表示幅Ｅとが等しくなるようにＰＬＬ部２の分周比を再度設定する。
【００７７】
このとき、分周比の再設定値ｎ''は、
ｎ''＝１３５２×１０２４／１０２５＝１３５０となる。
（第３実施例）
第３実施例は画像処理装置にＳＸＧＡに対応する１２８０×１０２４（６０Ｈｚ）の映像信号が入力される例である。
【００７８】
この場合、垂直同期周波数は６０．０２０Ｈｚ（周期１６．６６１ｍｓ）、水平同期周波数は６３．９８１ＫＨｚ（周期１５．６３０μｓ）、垂直総ライン数は１０６６（＝１６．６６１／１５．６３０×１０００）、水平総ドット数は１６８８である。なお、水平表示幅Ｅはフレームメモリ７の記憶容量の制限から１０２４とする。
【００７９】
ＣＰＵ部５は、ステップＳ２の処理にて入力信号の垂直総ライン数（＝１０６６）から映像信号の種類を判別する。ここでは、入力信号がＳＸＧＡと判別し、ステップＳ３の処理にてＰＬＬ部２の分周比に１３５０を仮設定する。
【００８０】
本実施例では、映像信号のフォーマットが１２８０×１０２４であるため、フレームメモリ７で取り込み可能な取り込み幅Ｅを１０２４とすると、全ての映像信号をフレームメモリ７に取り込むことができない。そのため、第２実施例と同様にアナログ映像信号のＡ／Ｄ変換時のサンプリング数を１２８０から１０２４に減らすことで、映像信号の水平表示幅を１０２４に変換する。そのため、ＰＬＬ部２の分周比は、水平表示幅が取り込み幅Ｅ（１０２４）に一致すると予め想定した値である上記１３５０とする。
【００８１】
ＣＰＵ部５は、ステップＳ３の処理後に生成された再生ドットクロックを用いて測定された水平表示幅の実測値Ｗを映像検出部４からステップＳ４にて取得する。ここでは、Ｗ＝１０２３が得られたとする。
【００８２】
ＣＰＵ部５は、ステップＳ５にて、水平表示幅の実測値Ｗと取り込み幅Ｅとが等しくなるようにＰＬＬ部２の分周比を再度設定する。
【００８３】
このとき、分周比の再設定値ｎ'は、
ｎ'＝１３５０×１０２４／１０２３＝１３５１（少数点以下切り捨て）
となる。
【００８４】
さらに、ステップＳ６にて、
ｎ'＝ＩＮＴ（（１３５１＋２）／４）×４＝１３５２
を求め、ｎ'を４の倍数に変換する。
【００８５】
次に、ＣＰＵ部５は、ステップＳ７にて再生ドットクロックの位相を調整する。
【００８６】
再生ドットクロックの位相調整後、ＣＰＵ部５は、ステップＳ７の処理後に生成された再生ドットクロックを用いて測定された水平表示幅の実測値Ｗ'を映像検出部４からステップＳ８にて再び取得する。ここでは、再生ドットクロックの位相調整が終了し、さらに分周比の再設定値ｎ'を４の倍数に変換したことで、実測値Ｗ＝１０２５が得られたとする。
【００８７】
最後に、ＣＰＵ部５は、ステップＳ９にて水平表示幅の実測値Ｗと取り込み幅Ｅとが等しくなるようにＰＬＬ部２の分周比を再度設定する。
【００８８】
このとき、分周比の再設定値ｎ''は、
ｎ''＝１３５２×１０２４／１０２５＝１３５０となる。
【符号の説明】
【００８９】
１ Ａ／Ｄ変換部
２ ＰＬＬ部
３ 同期検出部
４ 映像検出部
５ ＣＰＵ部
６ 映像処理部
７ フレームメモリ
８ 表示部
１１ ＣＰＵ
１２ 主記憶装置
１３ 記録媒体
１４ データ蓄積装置
１５ メモリ制御インタフェース
１６ インタフェース部
１７ バス
２１ 位相比較器
２２ チャージポンプ
２３ ＶＣＯ
２４ 分周器
２５ 遅延量調整回路
２６ バッファ
【技術分野】
【０００１】
本発明はＲＧＢ映像信号を出力する映像信号源と接続される画像表示装置及びその周波数調整方法に関する。
【背景技術】
【０００２】
ＲＧＢ映像信号により画像を表示する画像表示装置として、格子状に画素が配置された液晶パネル等が知られている。この種の画像表示装置は、パーソナルコンピュータ（以下、ＰＣと略す）やワークステーション等の映像信号源と接続され、該映像信号源から供給される映像信号に基づいて画像を表示することが可能である。
【０００３】
画像表示装置には、表示画像の水平方向の表示周期を示す水平同期信号よりも高い一定の周波数（以下、ドットクロックと記す）で信号レベルが変化する映像信号が供給される。画像表示装置は、映像信号源で用いているドットクロックと同じ周波数のドットクロックを再生し、その再生したドットクロックを用いて映像信号源からの映像信号に基づいて画像を表示する。本明細書では画像表示装置で再生するドットクロックを再生ドットクロックと呼ぶ。画像表示装置は、ＰＬＬ（Phase Locked Loop）回路を備え、このＰＬＬ回路が備える分周器の分周比を変更することで、映像信号源から供給される映像信号の水平同期信号の整数倍となるように、再生ドットクロックの周波数を調整する。
【０００４】
また、映像信号源側のドットクロック周波数（あるいは分周比）が判明している場合は、それに従ってＰＬＬ回路の分周比を設定することで、再生ドットクロックの周波数を正確に映像信号源側のドットクロックに合わせることが可能である。
【０００５】
しかしながら、入力される映像信号がアナログ信号である場合、映像信号源から画像表示装置に供給されるドットクロックに関する情報は何もなく、タイミング情報としては水平同期信号と垂直同期信号のみである。この場合は、画像表示装置で映像信号源側のドットクロック周波数（あるいは分周比）の情報を予め取得できないため、ＰＬＬ回路の分周比が正しく設定される保障がない。分周比が正しく設定されないと、再生ドットクロックの周波数が映像信号源側のドットクロックの周波数と一致しないため、映像信号を取り込むための再生ドットクロックと映像信号の間にズレが生じ、画像を正しく表示することができなくなる。
【０００６】
なお、使用者自身が、画像表示装置に設けられた調整機能を用いて、表示画像を見ながら再生ドットクロックの周波数を調整することも可能である。しかしながら、このような手動による再生ドットクロックの周波数調整は、使用者にとって非常に煩わしい。
【０００７】
そこで、再生ドットクロックの周波数を自動的に調整するための各種の技術が提案されている。
【０００８】
例えば、特許文献１には、映像信号源から入力される映像信号（アナログ）をデジタル信号に変換するＡ／Ｄ変換器と、映像信号の水平同期信号に同期したサンプリングクロック（再生ドットクロック）を生成するＰＬＬ回路と、映像信号のドットクロックと異なるサンプリングクロックでＡ／Ｄ変換した際に発生する折り返し周波数成分を検出する周波数解析手段と、周波数解析手段で検出した折り返し周波数成分に応じてＰＬＬ回路の分周比を調整する分周比設定回路とを備えたドットクロック再生装置が記載されている。このドットクロック再生装置では、折り返し周波数成分が最小となるように再生ドットクロックの周波数を自動調整することで映像信号のドットクロックと再生ドットクロックを一致させるため、手動による周波数調整が必要ない。
【０００９】
また、再生ドットクロックの周波数を自動調整する他の方法として、特許文献２に開示された技術が知られている。
【００１０】
特許文献２に記載されている技術では、アナログ映像信号（ＲＧＢ）と共に供給される水平同期信号の周波数を測定し、１フレーム毎のライン数を計数する。そして、水平同期信号の周波数及びライン数を基に、予め作成されたテーブルを参照してアナログ映像信号の水平解像度やドットクロックの周波数を推定し、アナログ映像信号の水平表示幅Ｅと分周比ｎを暫定的に設定する。次に、実際に取り込んだ映像信号の水平表示幅Ｗを求める。ここで、Ｗ＜ＥまたはＷ＞Ｅのときは、新たな分周比ｎ'を［ｎ'＝ｎ×Ｅ／Ｗ］で求め、次のフレームで同様の調整を実施する。また、Ｗ＝Ｅのときは、再生ドットクロックの周波数が正確に調整されたと判定して自動調整を終了する。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特許第３４８７１１９号公報
【特許文献２】米国特許第５７６７９１６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
近年、映像信号は多種多様になり、画像表示装置には様々なフォーマットの映像信号が入力される。代表的なものとしては、上記ＶＥＳＡ（Video Electronics Standards Association ）規格であるＸＧＡ（eXtended Graphics Array）やＳＸＧＡ（Super XGA）等がある。また、デジタルハイビジョン映像の普及により、ワイドサイズ画面の需要が高まり、ＸＧＡの横幅を拡大したＷＸＧＡ（Wide XGA：１２８０×７６８）フォーマットの信号も出現している。
【００１３】
一方、画像表示装置には、上述したように映像信号の他に水平同期信号や垂直同期信号しか供給されないため、これらの同期信号情報のみ用いて入力された映像信号の種類（フォーマット）を正確に判定するのは困難である。
【００１４】
また、画像表示装置には、映像信号を１画面毎に記憶するためのフレームメモリを備えているが、フレームメモリは、コスト等の関係から記憶容量が限られているため、フレームメモリで取り込み可能な水平方向の映像データ数（以下、取り込み幅と称す）と、表示対象となる水平方向の映像データ数である水平表示幅とが異なることがある。
【００１５】
水平表示幅がフレームメモリの取り込み幅よりも大きい場合、アナログ映像信号のＡ／Ｄ変換時のサンプリング数を減らすことで、水平表示幅をフレームメモリの取り込み幅に一致させている。また、水平表示幅がフレームメモリの取り込み幅よりも小さい場合、通常、アナログ映像信号のＡ／Ｄ変換時のサンプリング数を増やすことで、水平表示幅をフレームメモリの取り込み幅に一致させている。Ａ／Ｄ変換は、水平同期信号から生成する再生ドットクロックを用いて行われるため、水平表示幅がフレームメモリの取り込み幅と一致するように再生ドットクロックの周波数を調整する必要がある。
【００１６】
さらに、近年の映像信号の高解像度化に伴い、再生ドットクロックが、上記Ａ／Ｄ変換器や映像信号をディスプレイ等に表示させるための処理を実行する映像処理部で動作可能な最大動作周波数をオーバーしてしまうことがある。この場合、フレームメモリによる映像データの取り込み幅を減らして再生ドットクロックが上記最大動作周波数をオーバーしないように調整を行う必要も生じる。
【００１７】
しかしながら、上述したように映像信号の種類（フォーマット）を正しく判定するのは困難であり、再生ドットクロックを生成するＰＬＬ回路では、映像信号の種類やフレームメモリの取り込み幅に応じて分周比が正しく設定される保障がない。そのため、映像信号を取り込むための再生ドットクロックの周波数と映像信号の周波数とにズレが生じ、画像を正しく表示することができなくなる。
【００１８】
本発明は上記したような従来の技術が有する問題点を解決するためになされたものであり、映像信号の種類に応じた最適な周波数の再生ドットクロックが得られ、画像を正しく表示できる画像表示装置及びその周波数調整方法を提供することを目的とする。
【課題を解決するための手段】
【００１９】
上記目的を達成するため本発明の画像表示装置は、アナログ映像信号と同期信号を含む映像信号が入力される画像表示装置であって、
前記同期信号に含まれる水平同期信号及び垂直同期信号から同期信号情報を検出する同期検出部と、
分周比を基に前記水平同期信号を逓倍して再生ドットクロックを生成するＰＬＬ部と、
前記再生ドットクロックを用いて前記アナログ映像信号をデジタル映像信号に変換するＡ／Ｄ変換部と、
前記再生ドットクロックを用いて、前記デジタル映像信号に含まれる、表示対象となる水平方向の映像信号のデータ数である水平表示幅を測定する映像検出部と、
前記デジタル映像信号の水平方向に対し所定の取り込み幅で取り込み、前記デジタル映像信号をフレーム単位で保持するフレームメモリと、
前記ＰＬＬ部、前記同期検出部及び前記映像検出部を制御するＣＰＵ部と、
を有し、
前記ＣＰＵ部は、
前記映像信号が入力されると、前記同期信号情報を基に該映像信号の種類を判別し、前記ＰＬＬ部の分周比を該判別した映像信号の種類に対応する予め決められた値に基づく第１の値に設定し、該第１の値に設定した分周比を基に前記ＰＬＬ部で生成した再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を算出すると共に、算出した該分周比を４の倍数に変換し、該変換後の分周比を第２の値として前記ＰＬＬ部の分周比を設定し、該第２の値で設定した分周比を基に前記ＰＬＬ部で生成した再生ドットクロックを用いて前記映像信号に対する前記再生ドットクロックの位相調整を実施し、前記位相調整終了後の再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を再度計算し、該算出した分周比を基に前記ＰＬＬ部の分周比を再設定することを特徴とする。
【００２０】
一方、本発明の周波数調整方法は、アナログ映像信号と同期信号を含む映像信号が入力されると、前記同期信号に含まれる水平同期信号及び垂直同期信号から同期信号情報を検出する同期検出部と、
分周比を基に前記水平同期信号を逓倍して再生ドットクロックを生成するＰＬＬ部と、
前記再生ドットクロックを用いて前記アナログ映像信号をデジタル映像信号に変換するＡ／Ｄ変換部と、
前記再生ドットクロックを用いて、前記デジタル映像信号に含まれる、表示対象となる水平方向の映像信号のデータ数である水平表示幅を測定する映像検出部と、
前記デジタル映像信号の水平方向に対し所定の取り込み幅で取り込み、前記デジタル映像信号をフレーム単位で保持するフレームメモリと、
前記ＰＬＬ部、前記同期検出部及び前記映像検出部を制御するＣＰＵ部と、
を備えた画像表示装置により、外部から入力された前記映像信号に対応して前記再生ドットクロックの周波数を調整するための周波数調整方法であって、
前記ＣＰＵ部が、
前記映像信号が入力されると、前記同期信号情報を基に該映像信号の種類を判別し、
前記ＰＬＬ部の分周比を該判別した映像信号の種類に対応する予め決められた値に基づく第１の値に設定し、
該第１の値に設定した分周比を基に前記ＰＬＬ部で生成した再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を算出すると共に、算出した該分周比を４の倍数に変換し、該変換後の分周比を第２の値として前記ＰＬＬ部の分周比を設定し、
該第２の値で設定した分周比を基に前記ＰＬＬ部で生成した再生ドットクロックを用いて前記映像信号に対する前記再生ドットクロックの位相調整を実施し、前記位相調整終了後の再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を再度計算し、
該算出した分周比を基に前記ＰＬＬ部の分周比を再設定することを特徴とする。
【００２１】
上記のような構成及び方法では、ほとんどの規格の映像信号では、水平総ドット数が４の倍数であることから、水平同期信号から再生ドットクロックを生成するＰＬＬ部の分周比も４の倍数が正しい値と考えられる。したがって、水平表示幅の実測値を用いて算出したＰＬＬ部の分周比を４の倍数に変換することで、映像信号の種類に応じた、より最適なＰＬＬ部の分周比が得られる。
【００２２】
また、再生ドットクロックの位相調整終了後、水平表示幅の実測値を用いて分周比を再設定することで、フレームメモリの記憶容量の制限等によりフレームメモリの取り込み幅と実際の映像信号の水平表示幅とが異なる場合に、上記ＰＬＬ部の分周比を４の倍数に変換したことで誤差が生じても、分周比が正しい値に修正される。
【発明の効果】
【００２３】
本発明によれば、映像信号の種類に応じた最適な周波数の再生ドットクロックが得られ、表示エリア内の全ての映像信号を正確にフレームメモリに取り込むことが可能になるため、画像を正しく表示することができる。
【図面の簡単な説明】
【００２４】
【図１】図１は本発明の画像表示装置の一構成例を示すブロック図である。
【図２】図１に示したＣＰＵ部の一構成例を示すブロック図である。
【図３】図１に示したＰＬＬ部の一構成例を示すブロック図である。
【図４】図１に示した画像処理装置の処理手順を示すフローチャートである。
【発明を実施するための形態】
【００２５】
次に本発明について図面を用いて説明する。
【００２６】
図１は本発明の画像表示装置の一構成例を示すブロック図であり、図２は図１に示したＣＰＵ部の一構成例を示すブロック図である。また、図３は図１に示したＰＬＬ部の一構成例を示すブロック図である。なお、図１に示す画像表示装置には、ＰＣ等から入力される映像信号がコンポジット信号やシンクオングリーン信号である場合、不図示の同期分離部によってアナログ映像信号と同期信号（水平同期信号及び垂直同期信号）とに分離されて入力されるものとする。
【００２７】
図１に示すように、画像表示装置は、再生ドットクロックを用いてアナログ映像信号をデジタル映像信号に変換するＡ／Ｄ変換部１と、水平同期信号を逓倍して再生ドットクロックを生成すると共に、アナログ映像信号に対する再生ドットクロックの位相調整が可能なＰＬＬ部２と、水平同期信号及び垂直同期信号から水平同期周波数、垂直同期周波数及び垂直総ライン数等の同期信号情報を検出する同期検出部３と、デジタル映像信号から実際に表示する表示信号を検出し、水平方向及び垂直方向の映像開始位置、並びに水平表示幅等の値を映像信号情報として出力する映像検出部４と、デジタル映像信号をフレーム単位で保持するフレームメモリ７と、フレームメモリ７から読み出されたデジタル映像信号にしたがって画像を表示する表示部８と、フレームメモリ７からデジタル映像信号を読み出し、読み出したデジタル映像信号に基づく映像を表示部８に表示させるための処理を実行する映像処理部６と、同期検出部３及び映像検出部４で検出された情報を取得し、所要の演算処理を行うＣＰＵ部５とを有する。なお、垂直総ライン数とは、パルス信号である垂直同期信号間に存在する総ライン数を指す。
【００２８】
図２に示すように、ＣＰＵ部５は、プログラムにしたがって処理を実行するＣＰＵ１１を含む処理装置（コンピュータ）であり、ＣＰＵ１１と、ＣＰＵ１１の処理で必要な情報を一時的に記憶する主記憶装置１２と、ＣＰＵ１１に所要の処理を実行させるためのプログラムが記録された記録媒体１３と、入力信号の種類（フォーマット）に対応する、予め設定されたＰＬＬ部２の分周比の仮設定値ｎや位相調整値等が蓄積されるデータ蓄積装置１４と、主記憶装置１２、記録媒体１３及びデータ蓄積装置１４とのデータ転送を制御するメモリ制御インタフェース部１５と、ＰＬＬ部２、同期検出部３、映像検出部４及び映像処理部６と情報を送受信するためのインタフェース部１６とを備えている。ＣＰＵ１１と、メモリ制御インタフェース部１５及びインタフェース部１６とはバス１７を介して接続されている。
【００２９】
ＣＰＵ部５は、記録媒体１３に格納されたプログラムにしたがってＣＰＵ１１により処理を実行することで以下に記載するＣＰＵ部５の機能を実現する。記録媒体１３は、磁気ディスク、半導体メモリ、光ディスクあるいはその他の記録媒体であってもよい。
【００３０】
図３に示すように、ＰＬＬ部２は、位相比較器２１、チャージポンプ２２、ＶＣＯ（Voltage Controlled Oscillator：電圧制御発振器）２３、分周器２４、遅延量調整回路２５及びバッファ２６を備えている。
【００３１】
位相比較器２１は、水平同期信号と分周器２４の出力信号との位相を比較し、その位相差信号を出力する。チャージポンプ２２は位相比較器２１から出力された位相差信号に比例する直流電圧をＶＣＯ２３に供給する。ＶＣＯ２３は、チャージポンプ２２から出力された直流電圧にしたがって所定の周波数の信号を発振する。分周器２４は、ＶＣＯ２３の出力信号を分周して位相比較器２１へ帰還する。このような構成では、位相比較器２１に入力される水平同期信号を、分周器２４に設定された分周比で逓倍された周波数の信号がＶＣＯ２３から出力される。ＶＣＯ２３の出力信号は、遅延量調整回路２５によりＣＰＵ部５から設定される位相調整値に基づいて遅延され、バッファ２６を介して再生ドットクロックとして出力される。
【００３２】
同期検出部３、映像検出部４及び映像処理部６は、メモリや論理回路を含む集積回路装置、あるいはプログラム等にしたがって処理を実行するＤＳＰやＣＰＵ等を備えた集積回路装置によって実現できる。
【００３３】
本発明の画像表示装置では、ＣＰＵ部５の処理によって、入力されたアナログ映像信号の垂直総ライン数を基に該入力信号の種類（フォーマット）を推定し、推定した種類に対応するＰＬＬ部２の分周比及び位相調整値を予め決定していた値に暫定的に設定（仮設定）する。そして、仮設定後の分周比を基にＰＬＬ部２で生成した再生ドットクロックを用いて水平表示幅を映像検出部４により測定する。このとき、ＰＬＬ部２の分周比及び位相調整値は正確ではないため、実測値が正しい水平表示幅になるとは限らない。したがって、ＣＰＵ部５により水平表示幅の実測値と取り込み幅とが一致するようにＰＬＬ部２の分周比を算出して修正する。また、このとき算出したＰＬＬ部２の分周比を４の倍数に変換する。これは、ほとんどの規格の映像信号では、水平総ドット数が４の倍数であることから、水平同期信号から再生ドットクロックを生成するＰＬＬ部２の分周比も４の倍数が正しい値と考えられることによる。なお、水平総ドット数とは、パルス信号である水平同期信号間に存在する総画素データ数を指す。
【００３４】
ＰＬＬ部２の分周比の設定が終了すると、４の倍数に変換した分周比を基にＰＬＬ部２で生成した再生ドットクロックを用いて、アナログ映像信号に対する再生ドットクロックの位相調整を実施する。
【００３５】
上述したように画像表示装置が備えるフレームメモリ７はコスト等の関係から記憶容量が限られている。そのため、フレームメモリ７で取り込み可能な水平表示幅（取り込み幅）と実際の映像信号の水平表示幅とは異なることがある。映像信号の水平表示幅がフレームメモリ７の取り込み幅よりも大きい場合、上述したようにアナログ映像信号のＡ／Ｄ変換時のサンプリング数を減らすことで、映像信号の水平表示幅をフレームメモリの取り込み幅に一致させる。また、映像信号の水平表示幅がフレームメモリ７の取り込み幅よりも小さい場合、上述したようにアナログ映像信号のＡ／Ｄ変換時のサンプリング数を増やすことで、映像信号の水平表示幅をフレームメモリの取り込み幅に一致させる。このような場合、ＰＬＬ部２の分周比を４の倍数に変換すると、水平表示幅の実測値がフレームメモリ７で取り込み可能な水平表示幅（取り込み幅）と一致しなくなることがある。
【００３６】
また、上述したように、再生ドットクロックがＡ／Ｄ変換部１及び映像処理部６の最大動作周波数をオーバーしてしまうことがある。この場合、フレームメモリ７による取り込み幅を減らし、再生ドットクロックが最大動作周波数をオーバーしないように調整をする必要が生じる。結果的に実際の映像信号の水平表示幅とフレームメモリ7の取り込み幅が異なってしまう。以上のハード的な制約により、単純にＰＬＬ部２の分周比を４の倍数に設定するというわけにはいかなくなる。
【００３７】
そこで、本発明の画像表示装置では、再生ドットクロックの位相調整が終了した後、該再生ドットクロックを用いて水平表示幅を再び測定し、その実測値と取り込み幅とが一致するようにＰＬＬ部２の分周比を再度計算する。この段階では、再設定した分周比を４の倍数に変換することなく、算出した分周比をＰＬＬ部２に再設定して処理を終了する。
【００３８】
本発明によれば、水平表示幅の実測値を用いて算出したＰＬＬ部２の分周比を４の倍数に変換することで、映像信号の種類に応じた、より最適なＰＬＬ部２の分周比が得られる。
【００３９】
また、再生ドットクロックの位相調整終了後、水平表示幅の実測値を用いて分周比を再設定することで、フレームメモリ７の記憶容量の制限等によりフレームメモリの取り込み幅と実際の映像信号の水平表示幅とが異なる場合に、上記ＰＬＬ部２の分周比を４の倍数に変換することで誤差が生じても、分周比が正しい値に修正される。
【００４０】
したがって、映像信号の種類に応じた最適な周波数の再生ドットクロックが得られ、表示エリア内の全ての映像信号を正確にフレームメモリ７に取り込むことが可能になるため、画像を正しく表示することができる。
【００４１】
次に、本発明の画像表示装置の処理手順について図面を用いて説明する。
【００４２】
図４は図１に示した画像処理装置の処理手順を示すフローチャートである。
【００４３】
図４に示すように、ＣＰＵ部５は、まずフレームメモリ７の記憶容量に応じてフレームメモリ７で取り込み可能なデジタル映像信号の水平方向の取り込み幅Ｅを決定する（ステップＳ１）。取り込み幅Ｅは、表示部８の解像度にも合わせて、例えばＸＧＡに対応する１０２４に設定する。なお、取り込み幅Ｅは１０２４に限定されるものではなく、フレームメモリ７がより大きな記憶容量を備えている場合は、例えばＳＸＧＡに対応する１２８０、あるいはそれ以上の値に設定することも可能である。但し、その場合は表示部８の解像度もＳＸＧＡやそれ以上の値に対応できる必要がある。
【００４４】
次に、ＣＰＵ部５は、同期検出部３で検出された水平同期周波数、垂直同期周波数、垂直総ライン数等の同期信号情報を取得し、垂直総ライン数の値を基に入力信号（アナログ映像信号）の種類（フォーマット）を判別する（ステップＳ２）。例えば、垂直同期周波数が６０、００４Ｈｚ（周期１６．６６６ｍｓ）、水平同期周波数が４８、３６３ＫＨｚ（周期２０．６７７μｓ）である場合、垂直総ライン数は８０６（＝１６．６６６／２０．６７７×１０００）であるため、入力信号の種類は上記ＸＧＡであると判別する。なお、ＸＧＡやＳＸＧＡ等は、ＶＥＳＡ規格によって上記水平総ドット数及び垂直総ライン数が決められている。ＸＧＡの場合、水平総ドット数は１３４４、垂直総ライン数は８０６である。ＸＧＡでは、上記１０２４×７６８の映像信号が、この１３４４×８０６で構成されるフレーム内に収容される。
【００４５】
続いて、ＣＰＵ部５は、ステップＳ２の処理で判別した入力信号の種類に応じて、予め決められた分周比ｎ及び位相調整値をＰＬＬ部２に仮設定する（ステップＳ３）。分周比の仮設定値ｎ及び位相調整値は、図２に示したデータ蓄積装置１４に格納された、予め作成したテーブルを参照して入力信号のフォーマットに対応する値を読み出せばよい。例えば、入力信号の種類が上記ＸＧＡである場合、水平総ドット数は１３４４であるため、ＰＬＬ部２の分周比の仮設定値ｎも１３４４に設定すればよい。
【００４６】
次に、ＣＰＵ部５は、映像検出部４で検出された映像信号情報から水平表示幅の実測値Ｗを取得する（ステップＳ４）。映像検出部４は、予め決められたしきい値を備え、該しきい値よりもレベルが大きいデジタル映像信号を表示対象の信号と判定し、水平同期信号、水平方向の映像開始位置及び映像終了位置、並びに再生ドットクロックを用いて水平表示幅の実測値Ｗを測定する。ここでは、ＰＬＬ部２に仮設定した位相調整値が正確な値ではない可能性が高いため、水平表示幅の実測値Ｗは所望の水平表示幅（取り込み幅Ｅ）と一致しないことが多い。
【００４７】
ＣＰＵ部５は、水平表示幅の実測値Ｗと取り込み幅Ｅとが等しくなるように再生ドットクロックの周波数を調整するため、ＰＬＬ部２の分周比を計算する（ステップＳ５）。
【００４８】
このとき、分周比の設定値ｎ'は、
ｎ'＝ｎ×Ｅ／Ｗ
で求める。さらに、本発明では算出したｎ'を４の倍数に変換する（ステップＳ６）。
【００４９】
例えば、ステップＳ４の処理で求めた水平表示幅の実測値Ｗが１０２５であった場合、
ｎ'＝１３４４×１０２４／１０２５＝１３４２（少数点以下切り捨て）
となる。
【００５０】
さらに、
ｎ'＝ＩＮＴ（（１３４２＋２）／４）×４＝１３４４
を求め、ｎ'を４の倍数に変換する。ここで、ＩＮＴは、計算結果の少数点以下を切り捨てて整数のみを抽出する演算を示している。この演算は、変換前の数値を、その近傍の４の倍数の数値に「１捨２入」する処理に等しい。
【００５１】
ＰＬＬ部２の分周比が決定すると、ＣＰＵ部５は、該分周比を基に生成される再生ドットクロックの位相を調整する（ステップＳ７）。ＣＰＵ部５は、ＰＬＬ部２の位相調整値を順次変化させ、映像検出部４から位相調整値毎の映像信号情報を読み出す。そして、それらの映像信号情報を解析して最適な位相調整値を導き出し、ＰＬＬ部２に設定する。再生ドットクロックの位相調整方法については、例えば本出願人が先に出願した特願２００６−１８１４３７号等に詳細に記載されている。
【００５２】
次に、ＣＰＵ部５は、ステップＳ４の処理と同様に、映像検出部４で検出された映像信号情報から、位相調整後の再生ドットクロックを用いて測定された水平表示幅の実測値Ｗ'を取得する（ステップＳ８）。ここでは、再生ドットクロックの位相調整が終了しているため、再生ドットクロックの位相ずれに起因する水平表示幅の実測値のズレは生じない。しかしながら、上述したように映像信号の水平表示幅とフレームメモリ７の取り込み幅とが異なる場合、上記ステップＳ６の処理で分周比を４の倍数に変換しているため、水平表示幅の実測値Ｗ'が所望の水平表示幅（取り込み幅Ｅ）と一致しないことがある。
【００５３】
本発明では、ＣＰＵ部５は、水平表示幅の実測値Ｗと取り込み幅Ｅとが等しくなるように、ＰＬＬ部２の分周比を再度計算する（ステップＳ９）。
【００５４】
このとき、分周比の再設定値ｎ''は、
ｎ''＝ｎ'×Ｅ／Ｗ'
で求める。ここでは、算出したｎ''を４の倍数に変換することなくＰＬＬ部２の分周器２４に設定して処理を終了する。
【００５５】
なお、ステップＳ９の処理でＰＬＬ部２の分周比を再設定すると、一般的にはステップＳ７の処理と同様に再生ドットクロックの位相をもう一度調整する必要があると考えられる。しかしながら、位相調整処理は、数フレーム〜数十フレームの映像信号情報を用いて最適な位相調整値を導き出すため、他の処理と比べて非常に長い処理時間を要する。そのため、位相調整処理の回数は必要最小限であることが望ましい。
【００５６】
本発明では、ステップＳ６とステップＳ９の処理で設定される分周比の差が４以内であるため、再生ドットクロックの周波数はわずかしか変化しない。そのため、位相調整後にＰＬＬ部２の分周比を変えても再生ドットクロックの位相はほとんど変化しない。したがって、ステップＳ９の処理後に再生ドットクロックの位相調整を再度実施しなくても、表示映像にはほとんど影響しない。すなわち、本発明では、位相調整後にＰＬＬ部２の分周比を変えても再生ドットクロックの位相調整を再度実施しない。その場合、位相調整処理が１度で済むため、再生ドットクロックの周波数調整や位相調整に要する全体の処理時間が長くなることがない。
【００５７】
なお、処理時間が長くなることが特に問題とならない場合は、ステップＳ９の処理でＰＬＬ部２の分周比を再設定した後に、もう一度再生ドットクロックの位相調整を実施してもよい。その場合、映像信号に対する再生ドットクロックの位相がより正確に一致するため、位相ズレによる表示画像の劣化が低減する。
【００５８】
次に本発明の画像処理装置の実施例について説明する。
（第１実施例）
第１実施例は画像処理装置にＸＧＡに対応する１０２４×７６８（６０Ｈｚ）のアナログ映像信号が入力される例である。この場合、入力信号の垂直同期周波数は６０、００４Ｈｚ（周期１６．６６６ｍｓ）、水平同期周波数は４８、３６３ＫＨｚ（周期２０．６７７μｓ）、垂直総ライン数は８０６（＝１６．６６６／２０．６７７×１０００）、水平総ドット数は１３４４である。なお、取り込み幅Ｅは、フレームメモリ７の記憶容量の制限から１０２４とする。
【００５９】
ＣＰＵ部５は、ステップＳ２の処理にて、垂直総ライン数（＝８０６）から入力信号をＸＧＡと判別し、ステップＳ３の処理にてＰＬＬ部２の分周比を１３４４に仮設定する。
【００６０】
次に、ＣＰＵ部５は、ステップＳ３の処理後に生成された再生ドットクロックを用いて測定された水平表示幅の実測値Ｗを映像検出部４からステップＳ４にて取得する。ここでは、Ｗ＝１０２５が得られたとする。この場合、水平表示幅の実測値Ｗがフレームメモリ７の取り込み幅Ｅ（＝１０２４）よりも大きいため、表示対象の映像信号がフレームメモリ７に全て取り込めずに、表示映像の一部が欠けるおそれがある。ＣＰＵ部５は、ステップＳ５にて、水平表示幅の実測値Ｗと取り込み幅Ｅとが等しくなるように、ＰＬＬ部２の分周比を設定する。
【００６１】
このとき、分周比の設定値ｎ'は、
ｎ'＝１３４４×１０２４／１０２５＝１３４２（少数点以下切り捨て）
となる。
【００６２】
さらに、ステップＳ６にて、
ｎ'＝ＩＮＴ（（１３４２＋２）／４）×４＝１３４４
を求め、ｎ'を４の倍数に変換する。
【００６３】
次に、ＣＰＵ部５は、ステップＳ７にて再生ドットクロックの位相を調整する。
【００６４】
再生ドットクロックの位相調整後、ＣＰＵ部５は、ステップＳ７の処理後に生成された再生ドットクロックを用いて測定された水平表示幅の実測値Ｗ'を映像検出部４からステップＳ８にて再び取得する。ここでは、再生ドットクロックの位相調整が終了し、さらに分周比の再設定値ｎ'を４の倍数に変換することで実測値Ｗ'＝１０２４が得られたとする。
【００６５】
最後に、ＣＰＵ部５は、ステップＳ９にて水平表示幅の実測値Ｗと取り込み幅Ｅとが等しくなるようにＰＬＬ部２の分周比を再度設定する。
【００６６】
ここで、分周比の再設定値ｎ''は、
ｎ''＝１３４４×１０２４／１０２４＝１３４４となる。
（第２実施例）
第２実施例は画像処理装置に１２８０×７６８（６０Ｈｚ）の映像信号が入力される例である。
【００６７】
この場合、入力信号の垂直同期周波数は５９．８３３Ｈｚ（周期１６．７１３ｍｓ）、水平同期周波数は４７、９８６ＫＨｚ（周期２０．８３９μｓ）、垂直総ライン数は８０２（＝１６．７１３／２０．８３９×１０００）、水平総ドット数は１６８８である。なお、水平表示幅Ｅはフレームメモリ７の記憶容量の制限から１０２４とする。
【００６８】
ＣＰＵ部５は、ステップＳ２の処理にて、垂直総ライン数（＝８０２）から映像信号の種類を判別する。ここでは、第１実施例で例示した入力信号と垂直総ライン数の値が近いため、第１実施例で例示した入力信号と区別することが困難である。そのため、ＣＰＵ部５は、入力信号の種類が第１実施例と同じ１０２４×７６８（ＸＧＡ）と判定し、ステップＳ３の処理にてＰＬＬ部２の分周比を１３４４に仮設定する。
【００６９】
本実施例では、映像信号のフォーマットが１２８０×７６８であるため、フレームメモリ７で取り込み可能な取り込み幅Ｅを１０２４とすると、全ての映像信号をフレームメモリ７に取り込むことができない。そのため、アナログ映像信号のＡ／Ｄ変換時のサンプリング数を１２８０から１０２４に減らすことで、映像信号の水平表示幅を１０２４に変換する。
【００７０】
ＣＰＵ部５は、ステップＳ３の処理後に生成された再生ドットクロックを用いて測定された水平表示幅の実測値Ｗを映像検出部４からステップＳ４にて取得する。ここでは、Ｗ＝１０１９が得られたとする。
【００７１】
ＣＰＵ部５は、ステップＳ５にて、水平表示幅の実測値Ｗと取り込み幅Ｅとが等しくなるようにＰＬＬ部２の分周比を設定する。
【００７２】
このとき、分周比の設定値ｎ'は、
ｎ'＝１３４４×１０２４／１０１９＝１３５０（少数点以下切り捨て）
となる。
【００７３】
さらに、ステップＳ６にて、
ｎ'＝ＩＮＴ（（１３５０＋２）／４）×４＝１３５２
を求め、ｎ'を４の倍数に変換する。
【００７４】
次に、ＣＰＵ部５は、ステップＳ７にて再生ドットクロックの位相を調整する。
【００７５】
再生ドットクロックの位相調整後、ＣＰＵ部５は、ステップＳ７の処理後に生成された再生ドットクロックを用いて測定された水平表示幅の実測値Ｗ'を映像検出部４からステップＳ８にて再び取得する。ここでは、再生ドットクロックの位相調整が終了し、さらに分周比の再設定値ｎ'を４の倍数に変換したことで、実測値Ｗ＝１０２５が得られたとする。
【００７６】
最後に、ＣＰＵ部５は、ステップＳ９にて水平表示幅の実測値Ｗ'と水平表示幅Ｅとが等しくなるようにＰＬＬ部２の分周比を再度設定する。
【００７７】
このとき、分周比の再設定値ｎ''は、
ｎ''＝１３５２×１０２４／１０２５＝１３５０となる。
（第３実施例）
第３実施例は画像処理装置にＳＸＧＡに対応する１２８０×１０２４（６０Ｈｚ）の映像信号が入力される例である。
【００７８】
この場合、垂直同期周波数は６０．０２０Ｈｚ（周期１６．６６１ｍｓ）、水平同期周波数は６３．９８１ＫＨｚ（周期１５．６３０μｓ）、垂直総ライン数は１０６６（＝１６．６６１／１５．６３０×１０００）、水平総ドット数は１６８８である。なお、水平表示幅Ｅはフレームメモリ７の記憶容量の制限から１０２４とする。
【００７９】
ＣＰＵ部５は、ステップＳ２の処理にて入力信号の垂直総ライン数（＝１０６６）から映像信号の種類を判別する。ここでは、入力信号がＳＸＧＡと判別し、ステップＳ３の処理にてＰＬＬ部２の分周比に１３５０を仮設定する。
【００８０】
本実施例では、映像信号のフォーマットが１２８０×１０２４であるため、フレームメモリ７で取り込み可能な取り込み幅Ｅを１０２４とすると、全ての映像信号をフレームメモリ７に取り込むことができない。そのため、第２実施例と同様にアナログ映像信号のＡ／Ｄ変換時のサンプリング数を１２８０から１０２４に減らすことで、映像信号の水平表示幅を１０２４に変換する。そのため、ＰＬＬ部２の分周比は、水平表示幅が取り込み幅Ｅ（１０２４）に一致すると予め想定した値である上記１３５０とする。
【００８１】
ＣＰＵ部５は、ステップＳ３の処理後に生成された再生ドットクロックを用いて測定された水平表示幅の実測値Ｗを映像検出部４からステップＳ４にて取得する。ここでは、Ｗ＝１０２３が得られたとする。
【００８２】
ＣＰＵ部５は、ステップＳ５にて、水平表示幅の実測値Ｗと取り込み幅Ｅとが等しくなるようにＰＬＬ部２の分周比を再度設定する。
【００８３】
このとき、分周比の再設定値ｎ'は、
ｎ'＝１３５０×１０２４／１０２３＝１３５１（少数点以下切り捨て）
となる。
【００８４】
さらに、ステップＳ６にて、
ｎ'＝ＩＮＴ（（１３５１＋２）／４）×４＝１３５２
を求め、ｎ'を４の倍数に変換する。
【００８５】
次に、ＣＰＵ部５は、ステップＳ７にて再生ドットクロックの位相を調整する。
【００８６】
再生ドットクロックの位相調整後、ＣＰＵ部５は、ステップＳ７の処理後に生成された再生ドットクロックを用いて測定された水平表示幅の実測値Ｗ'を映像検出部４からステップＳ８にて再び取得する。ここでは、再生ドットクロックの位相調整が終了し、さらに分周比の再設定値ｎ'を４の倍数に変換したことで、実測値Ｗ＝１０２５が得られたとする。
【００８７】
最後に、ＣＰＵ部５は、ステップＳ９にて水平表示幅の実測値Ｗと取り込み幅Ｅとが等しくなるようにＰＬＬ部２の分周比を再度設定する。
【００８８】
このとき、分周比の再設定値ｎ''は、
ｎ''＝１３５２×１０２４／１０２５＝１３５０となる。
【符号の説明】
【００８９】
１ Ａ／Ｄ変換部
２ ＰＬＬ部
３ 同期検出部
４ 映像検出部
５ ＣＰＵ部
６ 映像処理部
７ フレームメモリ
８ 表示部
１１ ＣＰＵ
１２ 主記憶装置
１３ 記録媒体
１４ データ蓄積装置
１５ メモリ制御インタフェース
１６ インタフェース部
１７ バス
２１ 位相比較器
２２ チャージポンプ
２３ ＶＣＯ
２４ 分周器
２５ 遅延量調整回路
２６ バッファ
【特許請求の範囲】
【請求項１】
アナログ映像信号と同期信号を含む映像信号が入力される画像表示装置であって、
前記同期信号に含まれる水平同期信号及び垂直同期信号から同期信号情報を検出する同期検出部と、
分周比を基に前記水平同期信号を逓倍して再生ドットクロックを生成するＰＬＬ部と、
前記再生ドットクロックを用いて前記アナログ映像信号をデジタル映像信号に変換するＡ／Ｄ変換部と、
前記再生ドットクロックを用いて、前記デジタル映像信号に含まれる、表示対象となる水平方向の映像信号のデータ数である水平表示幅を測定する映像検出部と、
前記デジタル映像信号の水平方向に対し所定の取り込み幅で取り込み、前記デジタル映像信号をフレーム単位で保持するフレームメモリと、
前記ＰＬＬ部、前記同期検出部及び前記映像検出部を制御するＣＰＵ部と、
を有し、
前記ＣＰＵ部は、
前記映像信号が入力されると、前記同期信号情報を基に該映像信号の種類を判別し、前記ＰＬＬ部の分周比を該判別した映像信号の種類に対応する予め決められた値に基づく第１の値に設定し、該第１の値に設定した分周比を基に前記ＰＬＬ部で生成した再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を算出すると共に、算出した該分周比を４の倍数に変換し、該変換後の分周比を第２の値として前記ＰＬＬ部の分周比を設定し、該第２の値で設定した分周比を基に前記ＰＬＬ部で生成した再生ドットクロックを用いて前記映像信号に対する前記再生ドットクロックの位相調整を実施し、前記位相調整終了後の再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を再度計算し、該算出した分周比を基に前記ＰＬＬ部の分周比を再設定することを特徴とする画像表示装置。
【請求項２】
前記分周比として設定される第１の値は、前記入力される映像信号の種類に応じて予め決められた水平総ドット数に基づいて算出されることを特徴とする請求項１記載の画像表示装置。
【請求項３】
前記同期信号情報は、水平同期周波数及び垂直同期周波数、または垂直総ライン数であることを特徴とする請求項１または２記載の画像表示装置。
【請求項４】
前記ＣＰＵ部は、
前記分周比を再設定した後、前記映像信号に対する前記再生ドットクロックの位相調整を再び実施する請求項１乃至３のいずれか１項に記載の画像表示装置。
【請求項５】
アナログ映像信号と同期信号を含む映像信号が入力されると、前記同期信号に含まれる水平同期信号及び垂直同期信号から同期信号情報を検出する同期検出部と、
分周比を基に前記水平同期信号を逓倍して再生ドットクロックを生成するＰＬＬ部と、
前記再生ドットクロックを用いて前記アナログ映像信号をデジタル映像信号に変換するＡ／Ｄ変換部と、
前記再生ドットクロックを用いて、前記デジタル映像信号に含まれる、表示対象となる水平方向の映像信号のデータ数である水平表示幅を測定する映像検出部と、
前記デジタル映像信号の水平方向に対し所定の取り込み幅で取り込み、前記デジタル映像信号をフレーム単位で保持するフレームメモリと、
前記ＰＬＬ部、前記同期検出部及び前記映像検出部を制御するＣＰＵ部と、
を備えた画像表示装置により、外部から入力された前記映像信号に対応して前記再生ドットクロックの周波数を調整するための周波数調整方法であって、
前記ＣＰＵ部が、
前記映像信号が入力されると、前記同期信号情報を基に該映像信号の種類を判別し、
前記ＰＬＬ部の分周比を該判別した映像信号の種類に対応する予め決められた値に基づく第１の値に設定し、
該第１の値に設定した分周比を基に前記ＰＬＬ部で生成した再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を算出すると共に、算出した該分周比を４の倍数に変換し、該変換後の分周比を第２の値として前記ＰＬＬ部の分周比を設定し、
該第２の値で設定した分周比を基に前記ＰＬＬ部で生成した再生ドットクロックを用いて前記映像信号に対する前記再生ドットクロックの位相調整を実施し、前記位相調整終了後の再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を再度計算し、
該算出した分周比を基に前記ＰＬＬ部の分周比を再設定することを特徴とする周波数調整方法。
【請求項６】
前記分周比として設定される第１の値は、前記入力される映像信号の種類に応じて予め決められた水平総ドット数に基づいて算出されることを特徴とする請求項５記載の周波数調整方法。
【請求項７】
前記同期信号情報は、水平同期周波数及び垂直同期周波数、または垂直総ライン数であることを特徴とする請求項５または６記載の周波数調整方法。
【請求項８】
アナログ映像信号と同期信号を含む映像信号が入力されると、前記同期信号に含まれる水平同期信号及び垂直同期信号から同期信号情報を検出する同期検出部と、
分周比を基に前記水平同期信号を逓倍して再生ドットクロックを生成するＰＬＬ部と、
前記再生ドットクロックを用いて前記アナログ映像信号をデジタル映像信号に変換するＡ／Ｄ変換部と、
前記再生ドットクロックを用いて、前記デジタル映像信号に含まれる、表示対象となる水平方向の映像信号のデータ数である水平表示幅を測定する映像検出部と、
前記デジタル映像信号の水平方向に対し所定の取り込み幅で取り込み、前記デジタル映像信号をフレーム単位で保持するフレームメモリと、
前記ＰＬＬ部、前記同期検出部及び前記映像検出部を制御するＣＰＵ部と、
を備えた画像表示装置における、外部から入力された前記映像信号に対応して前記再生ドットクロックの周波数を調整するためのプログラムであって、
前記映像信号が入力されると、前記同期信号情報を基に該映像信号の種類を判別し、
前記ＰＬＬ部の分周比を該判別した映像信号の種類に対応する予め決められた値に基づく第１の値に設定し、
該第１の値に設定した分周比を基に前記ＰＬＬ部で生成した再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を算出すると共に、算出した該分周比を４の倍数に変換し、該変換後の分周比を第２の値として前記ＰＬＬ部の分周比を設定し、
該第２の値で設定した分周比を基に前記ＰＬＬ部で生成した再生ドットクロックを用いて前記映像信号に対する前記再生ドットクロックの位相調整を実施し、前記位相調整終了後の再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を再度計算し、
該算出した分周比を基に前記ＰＬＬ部の分周比を再設定する処理を前記ＣＰＵ部に実行させるためのプログラム。
【請求項９】
前記分周比として設定される第１の値を、前記入力される映像信号の種類に応じて予め決められた水平総ドット数に基づいて算出するための請求項８記載のプログラム。
【請求項１０】
前記同期信号情報が、水平同期周波数及び垂直同期周波数、または垂直総ライン数である請求項８または９記載のプログラム。
【請求項１】
アナログ映像信号と同期信号を含む映像信号が入力される画像表示装置であって、
前記同期信号に含まれる水平同期信号及び垂直同期信号から同期信号情報を検出する同期検出部と、
分周比を基に前記水平同期信号を逓倍して再生ドットクロックを生成するＰＬＬ部と、
前記再生ドットクロックを用いて前記アナログ映像信号をデジタル映像信号に変換するＡ／Ｄ変換部と、
前記再生ドットクロックを用いて、前記デジタル映像信号に含まれる、表示対象となる水平方向の映像信号のデータ数である水平表示幅を測定する映像検出部と、
前記デジタル映像信号の水平方向に対し所定の取り込み幅で取り込み、前記デジタル映像信号をフレーム単位で保持するフレームメモリと、
前記ＰＬＬ部、前記同期検出部及び前記映像検出部を制御するＣＰＵ部と、
を有し、
前記ＣＰＵ部は、
前記映像信号が入力されると、前記同期信号情報を基に該映像信号の種類を判別し、前記ＰＬＬ部の分周比を該判別した映像信号の種類に対応する予め決められた値に基づく第１の値に設定し、該第１の値に設定した分周比を基に前記ＰＬＬ部で生成した再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を算出すると共に、算出した該分周比を４の倍数に変換し、該変換後の分周比を第２の値として前記ＰＬＬ部の分周比を設定し、該第２の値で設定した分周比を基に前記ＰＬＬ部で生成した再生ドットクロックを用いて前記映像信号に対する前記再生ドットクロックの位相調整を実施し、前記位相調整終了後の再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を再度計算し、該算出した分周比を基に前記ＰＬＬ部の分周比を再設定することを特徴とする画像表示装置。
【請求項２】
前記分周比として設定される第１の値は、前記入力される映像信号の種類に応じて予め決められた水平総ドット数に基づいて算出されることを特徴とする請求項１記載の画像表示装置。
【請求項３】
前記同期信号情報は、水平同期周波数及び垂直同期周波数、または垂直総ライン数であることを特徴とする請求項１または２記載の画像表示装置。
【請求項４】
前記ＣＰＵ部は、
前記分周比を再設定した後、前記映像信号に対する前記再生ドットクロックの位相調整を再び実施する請求項１乃至３のいずれか１項に記載の画像表示装置。
【請求項５】
アナログ映像信号と同期信号を含む映像信号が入力されると、前記同期信号に含まれる水平同期信号及び垂直同期信号から同期信号情報を検出する同期検出部と、
分周比を基に前記水平同期信号を逓倍して再生ドットクロックを生成するＰＬＬ部と、
前記再生ドットクロックを用いて前記アナログ映像信号をデジタル映像信号に変換するＡ／Ｄ変換部と、
前記再生ドットクロックを用いて、前記デジタル映像信号に含まれる、表示対象となる水平方向の映像信号のデータ数である水平表示幅を測定する映像検出部と、
前記デジタル映像信号の水平方向に対し所定の取り込み幅で取り込み、前記デジタル映像信号をフレーム単位で保持するフレームメモリと、
前記ＰＬＬ部、前記同期検出部及び前記映像検出部を制御するＣＰＵ部と、
を備えた画像表示装置により、外部から入力された前記映像信号に対応して前記再生ドットクロックの周波数を調整するための周波数調整方法であって、
前記ＣＰＵ部が、
前記映像信号が入力されると、前記同期信号情報を基に該映像信号の種類を判別し、
前記ＰＬＬ部の分周比を該判別した映像信号の種類に対応する予め決められた値に基づく第１の値に設定し、
該第１の値に設定した分周比を基に前記ＰＬＬ部で生成した再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を算出すると共に、算出した該分周比を４の倍数に変換し、該変換後の分周比を第２の値として前記ＰＬＬ部の分周比を設定し、
該第２の値で設定した分周比を基に前記ＰＬＬ部で生成した再生ドットクロックを用いて前記映像信号に対する前記再生ドットクロックの位相調整を実施し、前記位相調整終了後の再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を再度計算し、
該算出した分周比を基に前記ＰＬＬ部の分周比を再設定することを特徴とする周波数調整方法。
【請求項６】
前記分周比として設定される第１の値は、前記入力される映像信号の種類に応じて予め決められた水平総ドット数に基づいて算出されることを特徴とする請求項５記載の周波数調整方法。
【請求項７】
前記同期信号情報は、水平同期周波数及び垂直同期周波数、または垂直総ライン数であることを特徴とする請求項５または６記載の周波数調整方法。
【請求項８】
アナログ映像信号と同期信号を含む映像信号が入力されると、前記同期信号に含まれる水平同期信号及び垂直同期信号から同期信号情報を検出する同期検出部と、
分周比を基に前記水平同期信号を逓倍して再生ドットクロックを生成するＰＬＬ部と、
前記再生ドットクロックを用いて前記アナログ映像信号をデジタル映像信号に変換するＡ／Ｄ変換部と、
前記再生ドットクロックを用いて、前記デジタル映像信号に含まれる、表示対象となる水平方向の映像信号のデータ数である水平表示幅を測定する映像検出部と、
前記デジタル映像信号の水平方向に対し所定の取り込み幅で取り込み、前記デジタル映像信号をフレーム単位で保持するフレームメモリと、
前記ＰＬＬ部、前記同期検出部及び前記映像検出部を制御するＣＰＵ部と、
を備えた画像表示装置における、外部から入力された前記映像信号に対応して前記再生ドットクロックの周波数を調整するためのプログラムであって、
前記映像信号が入力されると、前記同期信号情報を基に該映像信号の種類を判別し、
前記ＰＬＬ部の分周比を該判別した映像信号の種類に対応する予め決められた値に基づく第１の値に設定し、
該第１の値に設定した分周比を基に前記ＰＬＬ部で生成した再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を算出すると共に、算出した該分周比を４の倍数に変換し、該変換後の分周比を第２の値として前記ＰＬＬ部の分周比を設定し、
該第２の値で設定した分周比を基に前記ＰＬＬ部で生成した再生ドットクロックを用いて前記映像信号に対する前記再生ドットクロックの位相調整を実施し、前記位相調整終了後の再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を再度計算し、
該算出した分周比を基に前記ＰＬＬ部の分周比を再設定する処理を前記ＣＰＵ部に実行させるためのプログラム。
【請求項９】
前記分周比として設定される第１の値を、前記入力される映像信号の種類に応じて予め決められた水平総ドット数に基づいて算出するための請求項８記載のプログラム。
【請求項１０】
前記同期信号情報が、水平同期周波数及び垂直同期周波数、または垂直総ライン数である請求項８または９記載のプログラム。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１２−６８６５８（Ｐ２０１２−６８６５８Ａ）
【公開日】平成２４年４月５日（２０１２．４．５）
【国際特許分類】
【出願番号】特願２０１１−２３９２０９（Ｐ２０１１−２３９２０９）
【出願日】平成２３年１０月３１日（２０１１．１０．３１）
【分割の表示】特願２００７−２９２１２（Ｐ２００７−２９２１２）の分割
【原出願日】平成１９年２月８日（２００７．２．８）
【出願人】（３０００１６７６５）ＮＥＣディスプレイソリューションズ株式会社 (289)
【Ｆターム（参考）】
【公開日】平成２４年４月５日（２０１２．４．５）
【国際特許分類】
【出願日】平成２３年１０月３１日（２０１１．１０．３１）
【分割の表示】特願２００７−２９２１２（Ｐ２００７−２９２１２）の分割
【原出願日】平成１９年２月８日（２００７．２．８）
【出願人】（３０００１６７６５）ＮＥＣディスプレイソリューションズ株式会社 (289)
【Ｆターム（参考）】
[ Back to top ]