発光表示装置
【課題】行及び列に配置された発光表示素子の配列から成り、行の複数の画素が夫々の行導電体に沿って同時に電流を供給される画素に入力されるべき画素駆動信号を決定する方法を提供する。
【解決手段】目標画素駆動電流は、画素電流輝度特性のモデルから決定される。これは、前記複数の画素により前記行導電体から引き出された電流をもたらす夫々の画素での夫々の画素導電体の電圧と、前記画素での行導電体の電圧への前記画素輝度特性の依存とを考慮に入れるよう変更される。これは、電流供給ＴＦＴの有限な出力インピーダンス及び電源供給ラインを形成するために使用される金属の有限な抵抗に応じて、アクティブマトリクスＬＥＤ表示装置で生じる水平方向のクロストークの問題に対応する。
【解決手段】目標画素駆動電流は、画素電流輝度特性のモデルから決定される。これは、前記複数の画素により前記行導電体から引き出された電流をもたらす夫々の画素での夫々の画素導電体の電圧と、前記画素での行導電体の電圧への前記画素輝度特性の依存とを考慮に入れるよう変更される。これは、電流供給ＴＦＴの有限な出力インピーダンス及び電源供給ラインを形成するために使用される金属の有限な抵抗に応じて、アクティブマトリクスＬＥＤ表示装置で生じる水平方向のクロストークの問題に対応する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば電界発光表示装置のような発光表示装置、特に、夫々の画素に結合される薄膜スイッチングトランジスタを有するアクティブマトリクス表示装置に関する。
【背景技術】
【０００２】
電界発光や光放射型の表示素子を用いるマトリクス表示装置が良く知られる。該表示素子には、有機薄膜電界発光素子、例えば高分子化合物質、又は従来のＩＩＩ‐Ｖ族半導体化合物を使用する発光ダイオード（ＬＥＤ）が含まれても良い。有機電界発光物質、特に高分子化合物における最近の発展は、特に映像表示装置に使用されるべきそれらの能力を実証している。一般的に、これらの物質は、一対の電極間に挟まれた半導体複合高分子化合物の一つ又はそれ以上の層を有する。該電極の一方は透明であり、他方は空孔又は電子を高分子化合物の層に入れるのに適した物質である。
【０００３】
高分子化合物質は、ＣＶＤ処理を用いて、あるいは水溶性複合高分子化合物の溶液を用いるスピンコーティング技術によって作られる。また、インクジェット印刷が使用されても良い。有機電界発光物質は、ダイオードのようなＩ‐Ｖ特性を示すように配列されうる。故に、それらは表示機能及びスイッチング機能の両方を提供することができ、そのため受動型ディスプレイにおいて使われうる。代替的に、これらの物質はアクティブマトリクス表示装置に対して用いられても良い。夫々の画素は、表示素子、及び該表示素子を流れる電流を制御する切り替え装置を有する。
【０００４】
この形式の表示装置は、電流駆動型表示素子を有する。故に、従来のアナログ駆動の仕組みは、前記表示素子への制御電流の供給を有する。画素構造の部分として電流形トランジスタを設けることが知られ、電流形トランジスタに供給されるゲート電圧は、前記表示素子を流れる電流を決める。蓄積キャパシタは、アドレス指定相の後にゲート電圧を保持する。
【０００５】
図１は、アクティブマトリクスアドレス指定型電界発光表示素子の周知の画素回路を示す。表示装置は、規則正しく間隔を空けられた画素の行及び列のマトリクス配列を有するパネルを有する。該画素は、ブロック１によって表わされ、関連する切り替え手段と共に電界発光表示素子２を有し、行（選択）及び列（データ）のアドレス導電体４及び６の交差する集合間の共通部分に置かれる。数個の画素のみが簡単化のため図に示されている。実際には、画素の数百の行及び列が存在する。画素１は、行の走査駆動回路８と列のデータ駆動回路９とを有する周辺の駆動回路により行及び列のアドレス導電体の集合を介してアドレス指定される。該駆動回路は、導電体の夫々の集合の終端に接続されている。
【０００６】
電界発光表示素子２は、ここではダイオード素子（ＬＥＤ）として表わされ、有機電界発光物質の一つ又はそれ以上の層が挟まれている一対の電極を有する有機発光ダイオードを有する。前記配列の表示素子は、関連するアクティブマトリクス回路と共に絶縁支持材の片側に載せられている。表示素子の陰極又は陽極のいずれかは、透明な導電体物質で形成されている。前記支持材はガラスのような透明の物質から作られ、基材に近い表示素子２の電極はＩＴＯのような透明の導電物質から構成されても良い。故に、電界発光層により発せられた光は、支持材の他方の側で見る人に対して可視的であるように、これらの電極及び支持材を介して伝送される。
【０００７】
図２は、電圧プログラム動作を提供する周知の画素及び駆動回路配置を概略図で示す。夫々の画素１は、ＥＬ表示素子２及び関連する駆動回路を有する。該駆動回路は、行導電体４で行アドレスパルスによってオンとされるアドレストランジスタ１６を有する。該アドレストランジスタ１６がオンとされるときに、列導電体６の電圧は残りの画素に移動する。特に、該アドレストランジスタ１６は、駆動トランジスタ２２及び蓄積キャパシタ２４を有する電流源２０に列導電体電圧を供給する。列電圧は駆動トランジスタ２２のゲートに供給され、該ゲートは、前記行アドレスパルスが終了した後ですら、蓄積キャパシタ２４によってこの電圧で保持される。駆動トランジスタ２２は、電力供給ライン２６からの電流を引き込む。
【０００８】
この回路での駆動トランジスタ２２はｐ形ＴＦＴとして表わされ、故に、蓄積キャパシタ２４は一定のゲート‐ソース間電圧を保持する。これは、トランジスタを流れる一定のソース‐ドレイン間電流を生じ、そのため画素の所望の電流源動作をもたらす。
【０００９】
上記の基本的な画素回路は電圧プログラム型画素であり、駆動電流をサンプリングする電流プログラム型画素も存在する。しかし、全ての画素の構造は、夫々の画素に供給されるべき電流を必要とする。
【００１０】
ＬＥＤ表示装置の一つの問題は、画素により引き出される大きな電流から生ずる。一般に、表示装置は、アクティブマトリクス回路を載せた基材を介する背面発光である。これは、放射がＥＬダイオードの陽極側から成されるように、ＥＬ表示素子の所望の陰極物質が不透明であるので、望ましい配置である。更に、アクティブマトリクス回路と反対にこの望ましい陰極物質を配置することは好ましくない。金属の行導電体は、電力供給ラインを定めるように形成され、これらの背面放射表示装置に対して、それらは、それらが不透明であるので、表示領域間の空間を占有する必要がある。例えば、持ち運び可能な製品に適した１２．５ｃｍ（対角線）の表示装置において、行導電体は、長さ約１１ｃｍ及び幅２０μｍでありうる。１平方メートル当たり２Ωの標準的な金属シートの抵抗に対して、これは、金属行導電体に対して１．１ｋΩの線抵抗を与える。発光中の画素は約８μＡを引き出し、引き出された電流は行に沿って分配される。有効な行導電体抵抗は、行導電体に沿って電圧降下を引き起こす。電源供給ライン沿いのこれらの電圧変動は、駆動トランジスタのゲート‐ソース間電圧を変え、それによって表示装置の輝度に影響を及ぼす。更に、行の画素により引き出された電流は画像に依存するので、データ補正技術により画素駆動レベルを補正することは困難であると考えられ、歪みは、必然的に、異なる列の画素間のクロストークとなる。
【００１１】
電圧降下は、行の両端からの電流の引き込みにより４の要素で減少し、ＥＬ物質の効果的改善は、また、電流降下を減少させることができる。それでもなお、重大な電圧降下が依然として存在する。これら電圧降下は、また、電流ミラー型画素回路での動作制限を引き起こす（この回路では、画素は電圧アドレス指定型ではなく、電流アドレス指定型である）。更に、薄膜トランジスタ（ＴＦＴ）は、出力電流が実際にはゲート‐ソース間電圧のみならずソース及びドレインの両方の電圧にも依存するので、本質的に理想的でない電流源装置である。従って、電流源が水平方向のクロストークも作り出すので、ＴＦＴの出力インピーダンスが使用される。
【００１２】
行導電体沿いの電圧降下は、所定の印加されるゲート電圧に対するゲート‐ソース間電圧に影響を及ぼすのみならず（ソースが行導電体に接続されているから）、電流を供給するＴＦＴのドレイン‐ソース間電圧が減少することをも意味する。その場合、電流供給ＴＦＴの有限な出力インピーダンスは、その電流の減少を引き起こす。電流のこの変化は、先と同じく、行の他の画素の全てから引き出された電流、特定の動作状態に対するＴＦＴの出力インピーダンス、及び有機ＬＥＤ（ＯＬＥＤ）のＩ‐Ｖ特性に依存する。特に、ＯＬＥＤ表示素子の陽極電圧の結果として生ずる変化は、所定の電流に対する表示素子の輝度出力を変更する。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
信号処理の案は、電源ラインの電圧降下により引き起こされたデータ電圧誤差によって生ずる水平方向のクロストークを解決するために提案されてきた。このような案は、画素内部の電流源ＴＦＴの出力インピーダンスによって引き起こされた水平方向のクロストークの補正には適さない。代わりに、それらは、画素内の電流及び電圧の動作点の他の変化を補償することなく、簡単にゲート‐ソース間電圧を元の意図された値に戻す。
【課題を解決するための手段】
【００１４】
本発明により、行及び列で配置された発光表示素子の配列の画素に入力されるべき画素駆動信号を決定する方法が提供される。行の複数の画素は、同時に夫々の行導電体に沿って電流を供給される。当該方法は、
画素電流輝度特性のモデルに基づいて所望の画素輝度レベルに対応する目標画素駆動電流を決定するステップと、
前記複数の画素により前記行導電体から引き出された電流をもたらす夫々の画素における夫々の画素導電体の電圧と、前記画素における行導電体の電圧への前記画素輝度特性の依存とを考慮に入れるよう前記目標画素駆動電流を変更するステップと、
該変更された目標画素駆動電流から画素駆動信号を決定するステップとを有する。
【００１５】
画素における行導電体の電圧への画素輝度特性の依存を考慮に入れることにより、本発明は、電源供給ラインを形成するために使用される物質の有限抵抗と共に電流供給ＴＦＴの有限出力インピーダンスに応じて、アクティブマトリクスＬＥＤ表示装置で生じる水平方向のクロストークの問題に対応する。本発明は、クロストークの補正のための信号処理案を提供する。目標駆動電流を形成するために使用されるモデルは、行導電体の行電圧を一定とみなすことができ、従って、全ての画素に対して一定モデルであり、他の画素に入力された画素駆動信号から独立している。
【００１６】
画素での行導電体の電圧への画素輝度特性の依存は、画素駆動信号の有効な変化（例えば、図２の画素構造内の駆動トランジスタのゲート‐ソース間電圧の変化。）のみならず、画素の構成要素の動作点の変化（例えば、図２の画素構造内の駆動トランジスタのドレイン電圧。）をも考慮に入れる。
【００１７】
本発明の技術は、電流引き込み画素の行に電流を供給する電源ラインを使用する如何なる配列にも対するアモルファスシリコン及びポリシリコン技術に適用される。留意すべきは、ここで使用されている語「行」及び「列」は任意のものであって、これらの語は、直交行列に配置されたデバイス素子の配列を表わすに過ぎない。
【００１８】
夫々の画素は、行導電体と共通ライン（例えば、接地。）との間で直列である駆動トランジスタ及び発光表示素子を有しても良い。その場合、画素における行導電体の電圧への画素輝度特性の依存を考慮に入れると、行導電体電圧から生ずる駆動トランジスタのドレイン‐ソース間電圧及びゲートソース間電圧の如何なる変化も考慮に入れることになる。
【００１９】
望ましくは、夫々の画素は、第一の相でプログラムされ、第二の相で駆動され、前記目標画素駆動電流を変更するステップは、更に、前記第一の相と前記第二の相との間に前記画素により引き出された電流の如何なる差も考慮に入れる。特に、幾つかの画素駆動案は、画素の駆動中よりもプログラミング相で多少の電流を供給するステップを有する。これを考慮に入れることにより、正確な補償が如何なる画素駆動案に対しても提供されうる。
【００２０】
前記目標画素駆動電流を変更するステップは、
行の画素により引き出された電流と前記画素の位置での前記行導電体の電圧との間の関係を表わす前記目標画素駆動電流にアルゴリズムを適用するステップと；
前記行導電体の電圧への前記画素輝度特性の依存を表わす値を用いて結果として得られる値を調整するステップとを有する。
【００２１】
従って、別々の処理が、行電圧の変化と、出力輝度の画素の動作点での変化の影響とを補償するように必要される。
【００２２】
例えば、前記アルゴリズムを適用するステップは、以下の式、
【００２３】
【数８】
で表わされる行列Mの反転により画素の行に対して前記目標画素駆動電流のベクトルを乗じるステップを有し、
前記行列Mの行及び列の数が、前記行の画素の数に等しい。
【００２４】
夫々の画素が駆動トランジスタを用いて入力電圧を電流に変換する電流源回路を有するときに、前記調整するステップは、前記駆動トランジスタの電圧‐電流特性及び前記発光表示素子の電圧‐電流特性から導き出される項を有する値を用いるステップを有しても良い。
【００２５】
前記調整するステップは、また、前記行導電体の抵抗から導き出される項を有する。
【００２６】
一つの例において、前記調整するステップは、値（１−α）Ｒλ／（１＋λ／μ）を用いるステップを有する。ここで、
Ｒは、隣接する画素間の行導電体の抵抗であり、
λは、前記駆動トランジスタのドレイン‐ソース間電流対ドレイン‐ソース間電圧の傾きであり、
μは、前記表示素子の電流対電圧曲線の傾きであり、
αは、表示中に画素により引き出された電流に対する画素プログラミング相の間に前記画素により引き出された電流の割合である。
【００２７】
計算の手間を減らすために、行列Mの反転により画素の行に対して前記目標画素駆動電流のベクトルを乗じた結果は、以下の式、
【００２８】
【数９】
で表わされる再帰動作により得られうる。ここで、
Ｆ（ｎ）は、前記行列Ｍの反転により画素の行に対して前記目標画素駆動電流のベクトルを乗じることにより得られたベクトルのｎ番目の項であり、Ｆ（０）は、一番目の項であり、
Ｉ（ｊ）は、行のｊ番目の画素に対する目標電流であり、一番の画素は、ｊ＝０である。
【００２９】
この再帰モデルにおいて、以下の式、
【００３０】
【数１０】
が成り立つ。ここで、
Ｎは、前記行の画素の全数である。
【００３１】
調整のために使用される前記行導電体の電圧への前記画素輝度特性の依存を表わす値は、入力パラメータとして電流値を有する参照テーブルに保存される。これらの参照テーブルのパラメータは、モデル化されるべき時間に亘る画素輝度特性の変化を可能するよう時間とともに更新されうる。
【００３２】
本発明の方法は、行及び列に配置された電流アドレス指定型発光表示素子のアクティブマトリクス配列を駆動するために使用されることができ、当該方法において、画素の夫々の行は順にアドレス指定される。
【００３３】
本発明は、また、行及び列で配置された電流アドレス指定型発光表示素子のアクティブマトリクス配列を有する表示装置を提供する。当該装置は、
複数の画素により行導電体から引き去れた電流から得られる夫々の画素における夫々の行導電体の電圧と、前記画素における行導電体の電圧への画素輝度特性の依存とを考慮するように前記目標画素駆動電流を変更するための補償回路を有し、
前記補償回路は、
行の画素により引き出された電流と前記画素の位置での行導電体の電圧との間の関係を表わす前記目標画素駆動電流にアルゴリズムを適用するための手段と、
前記行導電体の電圧への前記画素輝度特性の依存を表わす値を用いて結果として得られる値を調整するための手段とを有する。
【発明を実施するための最良の形態】
【００３４】
本発明の実施例を添付の図を参照して詳細に説明する。
【００３５】
本発明は、発光表示素子の配列の画素に入力されるべき画素駆動信号を決定する考え方を提供する。所望の画素輝度レベルに対応する標準的な画素駆動電流の組は、行導電体の電圧変動と、行導電体の電圧への画素輝度特性の依存とを考慮に入れるように変更される。
【００３６】
水平方向のクロストークの補正のためのアルゴリズムを導き出すために、以下のステップが取られる。即ち、
‐電源ラインでの電圧降下に関する一般式は、ライン上の画素により引き出された電流の如何なる組合せに対しても得られ、
‐次に、電源ラインでの電圧降下及び画素内の電流源ＴＦＴの出力インピーダンスから生ずる電流変化が決定され、
‐データの補正方法が水平方向のクロストークを補償するよう導き出される。
【００３７】
以下で、解析は、電源ラインが両端から駆動されると仮定する。しかし、解析がどのような方法でも一端で駆動される行導電体に対して実行されうることが好まれる。
【００３８】
この解析において、電源ラインは、行の全ての画素に電流を供給するよう行の両端に電圧源を有する行を有する、と仮定されることができる。最初に、全ての画素は、電源ラインから電流を引き出し、それをＯＬＥＤに供給する完璧な電流源を有することが仮定されることできる。そのモデルに対する等価回路は、図３で示される。
【００３９】
以下の式、
【００４０】
【数１１】
は、節点ｎ−１、ｎ及びｎ＋１における電源ラインの電圧に関して、節点ｎにおける画素に対する電流に関して導き出される。節点間の電源ラインの抵抗はＲである。
【００４１】
電流Ｉ（ｎ）は、これが画素の電流源にプログラム化されているので既知であり、故に、電源ラインの電圧降下を計算するために電圧Ｖ（ｎ）について解く必要がある。全ての項を書き出すと、
Ｉ（０）Ｒ＝ＶＬ−２Ｖ（０）＋Ｖ（１）
Ｉ（１）Ｒ＝Ｖ（０）−２Ｖ（１）＋Ｖ（２）
・
・
・
Ｉ（Ｎ−１）Ｒ＝Ｖ（Ｎ−２）−２Ｖ（Ｎ−１）＋ＶＲ
となる。
【００４２】
ここで、ＶＬ及びＶＲは、電源ラインのいずれかの端での電圧源である。その場合、行列式は、以下の式、
【００４３】
【数１２】
のように表わされる。ここで、
【００４４】
【数１３】
及び
【００４５】
【数１４】
である。
【００４６】
電源供給ラインの電圧は、式（２）を反転することにより求められ、即ち、以下の式、
【００４７】
【数１５】
となる。
【００４８】
任意のサイズの行列Ｍに対して、反転は、標準的な数学的技術により簡単に得られる。具体的には、行列Ｍは、三行対角行列の対称行列であって、反転は容易に得られる。全ての可能な行列範囲に対して標準的な反転を得るように、僅かに異なって電源供給ラインにおいて電圧及び電流を調べることが可能である。図４は、図３と基本的に同じであるが、電源レールＩｉｎ及びＩｏｕｔのいずれかの端において電圧源により供給される電流を示す。
【００４９】
節点０，１，２…ｎの電圧は、以下、
【００５０】
【数１６】
のように書くことができる。
【００５１】
上の連立方程式からＩｉｎを削除するために、以下の関係式、
【００５２】
【数１７】
が使用される。
【００５３】
節点Ｎ−１における（３ａ）式に（３ｂ）式を用いると、Ｉｉｎに関する式は、以下、
【００５４】
【数１８】
のように得られる。
【００５５】
次に、節点ｎにおける（３ａ）式に（３ｃ）式を用いると、以下の式、
【００５６】
【数１９】
が得られる。
【００５７】
（３ｄ）式から、以下のベクトル行列式、
【００５８】
【数２０】
が得られる。ここで、
【００５９】
【数２１】
及び
【００６０】
【数２２】
である。
【００６１】
合成ベクトルＦを与えるようベクトルＩに作用する逆行列Ｍ−１の結果を導き出すことも有効である。ベクトルＦの成分は、以下の式、
【００６２】
【数２３】
によって与えられる。
【００６３】
ベクトルＶｂにおいてＭ−１の結果を計算すると、以下、
【００６４】
【数２４】
のような結果が得られる。これは、ＶＬ＝ＶＲ＝ＶＰであるときにＶＰに簡単化される。
【００６５】
（３）式は、電源ラインの電圧降下に関する必要とされる一般式である。
【００６６】
画素の行がアドレス指定されるときに、いくらかの電流が電源ラインを流れる。アドレス指定後、異なる電流が画素回路の動作に従って流れる。
【００６７】
異なる画素回路は、当業者にとって明らかであるように、異なるように動作する。
【００６８】
一例として、幾つかの画素回路は、補償が駆動トランジスタのエージングに対して実施されるように、閾値電圧の測定動作を実行する。このような回路では、データ電圧が加えられる間に、電流は電源ラインを流れない。即ち、電源ラインでの電圧降下はない。この期間の後で、プログラムされた電流が流れるので、クロストークを引き起こす電源ラインでの電圧降下が存在する。
【００６９】
他の例は、整合された電流ミラー回路である。この場合には、二倍のＯＬＥＤ電流がアドレス指定期間に流れ、アドレス指定後にはＯＬＥＤ電流しか流れないので、電流の変化がクロストークを引き起こす。これは、電源ラインでの電圧降下が画素内での電流変化を引き起こすからである。
【００７０】
電源ラインの電圧降下と、画素内の電流供給ＴＦＴの出力インピーダンスとにより画素の電流変化に関する式を求めるように、我々は単純な図表アプローチを使用する。
【００７１】
図５は、ＴＦＴ及びＬＥＤの特性を示す。ＴＦＴの特性曲線は、一定のゲート‐ソース間電圧に関してドレイン電圧（Ｖｄ）に対するドレイン電流（Ｉｄｓ）をプロットする。ドレイン電圧が行電圧に達するときに、ドレイン‐ソース間電圧は零に達する。従って、図５のグラフ中の電圧の増大は、ドレイン‐ソース間電圧の減少に対応し、ドレイン‐ソース間電圧は、曲線がｘ軸と交差する点で零となる。ｘ軸上のこの点は、電源ラインの行電圧に対応する。
【００７２】
ＴＦＴの特性の変動は、ゲート‐ソース間電圧が一定のままであると仮定すると、電源ライン電圧の変化の結果である。
【００７３】
ＬＥＤの特性曲線は、ＬＥＤの負荷ラインのプロットであり、任意の電流に対するＬＥＤ表示素子の陽極電圧を示す。
【００７４】
ＴＦＴの特性曲線がＬＥＤの特性曲線と交差する場合に、ドレイン／陽極電圧が決められ、電流が流れる。ＴＦＴは飽和状態にあるときに有限の出力インピーダンスを有するので、電源ライン電圧の変動は、一定のゲート‐ソース間電圧に対してすら、異なる出力電流を与えるようにＴＦＴの特性を変更する。従って、電源ラインの電圧変化は、ゲート‐ソース間電圧を同じ値に戻すためにゲート電圧の対応する変化により簡単に補正されることができない。
【００７５】
図５で示された電流変化の範囲は、陽極／ドレイン電圧の変化及び電流の変化を決定するために更に詳細に調べられる。これは、図６に示される。
【００７６】
図６で図表の調査は、電流変化が以下の式、
【００７７】
【数２５】
によって与えられることを示す。
【００７８】
ΔＶａが図３で示されたＬＥＤの陽極電圧の変化である場合に、微分は、単純に、ＴＦＴの特性λ（Ｉ）の傾きである。ＬＥＤの特性は、ＩＬＥＤ＝ｆ（Ｖａ）により与えられるので、ＬＥＤの特性を微分することにより、ΔＶａが求まる。即ち、
【００７９】
【数２６】
である。（６）式及び（７）式を用いると、
【００８０】
【数２７】
となる。
【００８１】
電源ラインの初期電圧がアドレス指定電流αＩにより引き起こされる場合には、アドレス期間で、以下、
【００８２】
【数２８】
のような電圧降下が存在する。その場合、アドレス指定の後で電流Ｉが存在し、電源ラインの電圧降下は、以下、
【００８３】
【数２９】
のようになる。従って、電源ラインの電圧の差分は、以下、
【００８４】
【数３０】
のようになる。
【００８５】
αの模範値は、変更された電流源及び電圧閾値測定回路に対して零であり、切り替え電流ミラーに対しては１であり（即ち、クロストークは存在しないが、これらの画素回路は大画面には適さない。）、整合された電流ミラー回路に対しては２より大きいか、又は２に等しい。整合されたＴＦＴが駆動ＴＦＴよりも幅が広くなる場合に、２よりも大きい場合が生ずる。
【００８６】
行の初期電流Ｉ０（アドレス指定後。）は、ΔＶの電圧降下を引き起こす。次に、ΔＶの電圧降下は、Ｉ０をＩ１に変化させる。Ｉ１は、電流を変化させる電圧降下を変化させる。以下、同様である。λは非常に小さいと考えられるので、一次近似で十分である。即ち、以下の式、
【００８７】
【数３１】
となる。
【００８８】
以下の項、
【００８９】
【数３２】
は、対角行列である。
【００９０】
電流誤差の補正を実行するには、電源ラインの電圧降下が起こった後でデータ電流Ｉ０のどの組が所望の電流Ｉ１をもたらすかを決定するために、逆問題を実行する必要がある。この問題を解決するよう、（９）式がＩ０に対して解かれる。問題が存在すると、μ及びλがＩ０に依存するので、これは極めて困難である。従って、更なる近似として、μ及びλが既知の電流Ｉ１に依存するとみなすことができる。これは、Ｉ１とＩ０の間の電流変化が小さい場合に、良好な近似である。（９）式の解は、以下の式、
【００９１】
【数３３】
となる。
【００９２】
（１０）式は、ＴＦＴのインピーダンス及び電源ラインの電圧降下による水平方向のクロストークに対する解法を表わす。水平方向のクロストークを補正するために必要とされる電流の調整を計算するためのアルゴリズムは、二つのステップを有する。
【００９３】
ステップ１： 行Ｉ１の所定の電流データは、Ｍ−１Ｉ１を計算する。
【００９４】
ステップ２： 参照テーブル（ＬＵＴ）にデータ従属値（１−α）Ｒλ／（１＋λ／μ）を保存し、出力にステップ１の結果を乗じ、次にその結果を初期データから引く。
【００９５】
アルゴリズムは、ステップ２の結果をステップ１に戻し、所望の補正が達成されるまで一連のステップに亘って計算することにより、補正された電流の概算を改善するよう繰り返される。しかし、一回で十分であることが分かっている。
【００９６】
図７は、補正アルゴリズムの効果を示す。プロット４０は、補正が適用されなかったときの、不均一にアドレス指定された明るい画像に対する計算された画素電流（Ｉ（ｎ））対画素位置（ｎ）を示す。電源ライン及び画素電流源のインピーダンスの組み合わされた影響により、表示装置の中央で画素電流が極めて減少している。
【００９７】
発光は、電流にほぼ比例するので、輝度も同様に減少する。プロット４２は、アドレス指定電流のレベルが上述したアルゴリズムを一回適用することにより予め調整されているときの計算された画素電流を示す。明らかなように、結果は、必要とされる水平方向の直線に近い。
【００９８】
図７で示されているプロット４４は、表示部の中央ブロックのみが上記と同じ輝度でアドレス指定されて、残りは黒（零電流）であるときの計算された画素電流である。この場合には、表示部の中央での画素電流の降下は小さく、クロストークの影響の変化は、矢印４６により表わされている。幾つかの表示画像に対して、これらの異なるレベルは、存在するべきではない輝度の急峻な変化を引き起こす。この急峻さは、均一な画層の輝度での滑らかな降下よりもはるかに可視的であり、クロストークが存在するときに留意されるものである。
【００９９】
プロット４８は、逆にアルゴリズムを一回適用することによりアドレス指定電流レベルを予め調整した結果を示す。補正された両画像に対する表示部の中央での実際の画素電流は、クロストークが可視的でない程に非常に小さくなっている。これらの結果は、提案されたアルゴリズムの有効性を実証する。
【０１００】
図８は、絵を用いてこれらクロストークの影響を示す。左側の絵は、望ましい形であり、右側の絵は、これがクロストークの結果として如何に現れうるかを示す。輝度５０の可視ステップは、図７の矢印４６を参照して説明された効果の結果である。絵の上半分は、均一な明るさの画像であり、絵の下半分は、図７を参照して記述されたステップ画像である。
【０１０１】
完全のために、上の例で使用されたパラメータは、以下のように決められる。
【０１０２】
白黒描写
最大輝度 ２５０Ｃｄ／ｍ２
効率 ５．３Ｃｄ／Ａ
開口度 ５０％
デューティーサイクル ５０％
画素ピッチ １４４μｍ
ＴＦＴ幅 ２５μｍ
行の画素数（Ｎ） ７６８
画素毎のライン抵抗 ７．２Ω
最大画素電流（Ｉ（ｎ）ｍａｘ） ３．９μＡ
電源電圧（Ｖｐ） １５Ｖ
本発明の方法は、デジタルデータストリームで動作するＩＣにおいて実施されることが可能である。このハードウェア実施に必要とされる最上位ブロックは、以下で設定される。
【０１０３】
〔ステップ１： 行Ｉ１の所定の電流データは、Ｍ−１Ｉ１を計算する。〕
Ｍ−１Ｉ１の実施は、一般的に、特に大きな画像に対して、極めて計算上費用のかかる計算でありうる。従って、計算を実行する高速な方法が不可欠である。（４）式を見ると、Ｍ−１Ｉ１の計算は、以下、
【０１０４】
【数３４】
で示されるような和の式を必要とする。
【０１０５】
Ｆ（ｎ）及びＦ（ｎ−１）の差を計算することにより、要素Ｆ（ｎ）に対する再帰関係は、以下、
【０１０６】
【数３５】
のように求められる。
【０１０７】
従って、
【０１０８】
【数３６】
となって、故に、再帰関係は、
【０１０９】
【数３７】
と表わされる。ここで、
【０１１０】
【数３８】
である。
【０１１１】
図９で示されるハードウェアは、この計算を実施するために使用される。図９において、データは、加算器６０に入力される。加算器への第二の入力は、ライン上の前のデータ値の連続する和を有するレジスタ６２から入力される。このレジスタは、データに夫々のラインの後ろで零となる。和の出力は、レジスタ６２に戻され、且つ、そのラインに対する部分的なデータの和の全てを有するラインストア６４に送られる。ライン時間の終了時に、部分和のデータが他のラインストア６６に並列に送られ、このデータは（１２）式の計算で使用される。
【０１１２】
入力データは、また、乗算器７０にも入力される。乗算器７０の第二の入力は、ラインの開始時にＮから逆に数えるカウンタ７２から入力される。乗算器の出力は、加算器７４に送られる。加算器７４の第二の入力は、乗算器への以前の入力の連続する和を有するレジスタ７６から入力される。このレジスタは、ライン時間の開始時に零に設定される。加算器７４の出力は、レジスタ７６に戻され、且つ、ライン時間の終了時にのみ更新される他のレジスタ７８に送られる。このレジスタの出力は、他のレジスタ８０に含まれる定数−１／（Ｎ＋１）を乗じられる。その結果は、他のレジスタ８２に保存され、（１２）式のＦ（０）である。
【０１１３】
ラインストアの部分和データ及びレジスタに保存されたＦ（０）の値は、ここで、（１２）式のＦ（ｎ）を計算するために使用されることができる。Ｆ（０）は、加算器９０に送られる。加算器９０は、また、ラインストア６６の出力を連続的に測定された部分和データを供給される。これらは、Ｆ（ｎ−１）を有する他のレジスタ９２からのデータと共に足し合わされる。ライン時間の開始時に、このレジスタは零である。和の出力は、このレジスタに戻され、且つ、この計算ブロックの出力でもある。
【０１１４】
〔ステップ２： 参照テーブル（ＬＵＴ）にデータ従属値（１−α）Ｒλ／（１＋λ／μ）を保存し、出力にステップ１の結果を乗じ、次に初期データから結果を引く。〕
アルゴリズムの残りの部分は、図２で示されるように実施されることが可能である。
【０１１５】
入力データは、その入力データ値に対応する（１−α）Ｒλ／（１＋λ／μ）の値を求めるように参照テーブル（ＬＵＴ）１００に送られる。次に、ＬＵＴの出力及び入力データは、ＦＩＦＯ１０２を用いてライン時間だけ遅延される。ＦＩＦＯ１０２の出力は、乗算器１０４に入力される。乗算器１０４は、また、ＦＩＦＯ１０６により更に一ライン時間だけ遅延された入力データから計算されたＦ（ｎ）の値を入力される。次に、出力は減算器に送られ、減算器は、出力データを与えるように、この計算された値を入力データから引き算する。次に、このデータは、例えばガンマ補正のような映像処理連鎖全体の範囲内にある他の処理ユニットに送られる。
【０１１６】
ＯＬＥＤの特性は温度及び経年により変化するので、このような変化を表わすように新しい値で図１０のＬＵＴを更新することも可能である。ＬＵＴは、例えば、変更された電流源、整合された電流ミラー等のようなパラメータαにより、あるいは、行の抵抗Ｒが異なる製品又は異なるＴＦＴの出力インピーダンス特性のために変わる場合に、異なる形式のＡＭＯＬＥＤ表示部の変更を必要とする。従って、ＬＵＴは、アクセス可能であって、更新可能である必要がある。
【０１１７】
ＡＭＯＬＥＤ表示部は、一般に、配列の外側にある付加的な画素回路で構成される。この付加的な画素回路は、試験目的のために使用される。これらは、図１１で示される形状を取り、駆動トランジスタの特性及び行導電体の抵抗の動作を本質的にモデル化しても良い。このような擬似画素回路は、閾値補償の考えの中で使用するために提案されている。このような擬似画素回路の使用は、表示部の寿命に亘ってＬＵＴを自動的に発生させて、更新することを可能にする。
【０１１８】
図１１は、ｎ形トランジスタを有する擬似画素１１０と、ｐ形トランジスタを有する擬似画素１１２と、行導電体の特性をモデル化するために使用されうる抵抗１１４とを示す。夫々の回路は、試験信号が入力され、出力が監視されることを可能にする端子を有する。図１１で示されているＰＣＭは、ガラス上にある。アモルファスシリコン回路用のｎ形回路と、低温ポリシリコン回路用のｐ形回路とがある。
【０１１９】
電流の関数としてのＴＦＴの出力インピーダンスは、ＴＦＴのゲート‐ソース間電圧を変化させ、回路上の適切なプローブ点から電流及びＴＦＴのドレイン‐ソース間電圧を測定することにより測定されることが可能である。その場合、データの傾きは、λを与えるように必要とされる。同じことが、μを与えるようＯＬＥＤに対して達成される。Ｒは、Ｎ個の画素の長さを有する一片の金属を介して電流を送り、一片の電源ライン金属の抵抗を画素の幅で計算するように電圧を測定することにより決められることができる。
【０１２０】
表示部の形式は、値αに影響を与えうる。この情報の全ては、ＬＵＴが表示部の寿命に亘って計算されて、更新されることを可能とする。測定を実行するためのハードウェアは、複雑ではなく、可能ならば、場合により表示駆動チップ内に含まれうる。これらは、ＬＵＴを計算し、それを満たすように、測定されたデータを制御チップ内のハードウェアにフィードバックする。
【０１２１】
上記の画素回路において、電圧アドレス指定型電流源が使用されている。本発明は、電流アドレス指定型画素にも適用可能である。電流アドレス指定型画素は、一般的に、サンプリングされたアドレス指定電流に対応するトランジスタのゲート電圧を蓄える。
【０１２２】
一つの詳細なアルゴリズムのみが与えられ、幾つかの過程が方法実施を簡単化するために成された。他の過程が異なるアルゴリズムの実施を実現するために成されても良く、本発明は、上述した特定の実施例に限定されない。
【０１２３】
ハードウェアの実施例は、多数の抵抗及び論理素子を有するように記述された。素子の多く又は全ては、専用の演算処理装置に組み込まれることが可能であり、ハードウェアの実施例は、本発明の補正案を実施する一つの方法に過ぎない。
【０１２４】
上記の解析は、所望のゲート‐ソース間電圧が画素に印加されると仮定する。従って、変更された電流が計算されたとき、画素を駆動するための所要のゲート‐ソース間電圧は、画素駆動信号を決定するように計算される必要がある（図２の画素構造に対して。）。この計算は、基本的な（一定の）画素モデルを用いて実行されることが可能である。画素に印加されるべきゲート電圧は、所望のゲート‐ソース間電圧を得るために、先と同じく画素での行導電体の電圧を考慮に入れる。従って、変更された目標画素駆動電流自体から画素駆動信号を決定するステップは、画素での行電圧を考慮に入れる。
【０１２５】
他の変形は、当業者にとって明白である。
【図面の簡単な説明】
【０１２６】
【図１】従来のアクティブマトリクスＬＥＤ表示装置を示す。
【図２】図１の表示装置用の従来の画素配置を示す。
【図３】画素電流と行導電体の電圧との間の関係を導き出すために使用される等価回路である。
【図４】図３で調べられた関係に対して逆の関係を導き出すために使用される等価回路である。
【図５】行電圧の変化に応じて画素出力特性を調べるために使用される図である。
【図６】図５の一部を更に詳細に示す図である。
【図７】本発明の方法により得られた改善をグラフを用いて示す。
【図８】本発明の方法により得られた改善を絵を用いて示す。
【図９】本発明の方法の一部を実施するための回路を示す。
【図１０】本発明の回路他の部分を実施するための回路を示す。
【図１１】本発明の表示装置で使用するための擬似画素回路を示す。
【技術分野】
【０００１】
本発明は、例えば電界発光表示装置のような発光表示装置、特に、夫々の画素に結合される薄膜スイッチングトランジスタを有するアクティブマトリクス表示装置に関する。
【背景技術】
【０００２】
電界発光や光放射型の表示素子を用いるマトリクス表示装置が良く知られる。該表示素子には、有機薄膜電界発光素子、例えば高分子化合物質、又は従来のＩＩＩ‐Ｖ族半導体化合物を使用する発光ダイオード（ＬＥＤ）が含まれても良い。有機電界発光物質、特に高分子化合物における最近の発展は、特に映像表示装置に使用されるべきそれらの能力を実証している。一般的に、これらの物質は、一対の電極間に挟まれた半導体複合高分子化合物の一つ又はそれ以上の層を有する。該電極の一方は透明であり、他方は空孔又は電子を高分子化合物の層に入れるのに適した物質である。
【０００３】
高分子化合物質は、ＣＶＤ処理を用いて、あるいは水溶性複合高分子化合物の溶液を用いるスピンコーティング技術によって作られる。また、インクジェット印刷が使用されても良い。有機電界発光物質は、ダイオードのようなＩ‐Ｖ特性を示すように配列されうる。故に、それらは表示機能及びスイッチング機能の両方を提供することができ、そのため受動型ディスプレイにおいて使われうる。代替的に、これらの物質はアクティブマトリクス表示装置に対して用いられても良い。夫々の画素は、表示素子、及び該表示素子を流れる電流を制御する切り替え装置を有する。
【０００４】
この形式の表示装置は、電流駆動型表示素子を有する。故に、従来のアナログ駆動の仕組みは、前記表示素子への制御電流の供給を有する。画素構造の部分として電流形トランジスタを設けることが知られ、電流形トランジスタに供給されるゲート電圧は、前記表示素子を流れる電流を決める。蓄積キャパシタは、アドレス指定相の後にゲート電圧を保持する。
【０００５】
図１は、アクティブマトリクスアドレス指定型電界発光表示素子の周知の画素回路を示す。表示装置は、規則正しく間隔を空けられた画素の行及び列のマトリクス配列を有するパネルを有する。該画素は、ブロック１によって表わされ、関連する切り替え手段と共に電界発光表示素子２を有し、行（選択）及び列（データ）のアドレス導電体４及び６の交差する集合間の共通部分に置かれる。数個の画素のみが簡単化のため図に示されている。実際には、画素の数百の行及び列が存在する。画素１は、行の走査駆動回路８と列のデータ駆動回路９とを有する周辺の駆動回路により行及び列のアドレス導電体の集合を介してアドレス指定される。該駆動回路は、導電体の夫々の集合の終端に接続されている。
【０００６】
電界発光表示素子２は、ここではダイオード素子（ＬＥＤ）として表わされ、有機電界発光物質の一つ又はそれ以上の層が挟まれている一対の電極を有する有機発光ダイオードを有する。前記配列の表示素子は、関連するアクティブマトリクス回路と共に絶縁支持材の片側に載せられている。表示素子の陰極又は陽極のいずれかは、透明な導電体物質で形成されている。前記支持材はガラスのような透明の物質から作られ、基材に近い表示素子２の電極はＩＴＯのような透明の導電物質から構成されても良い。故に、電界発光層により発せられた光は、支持材の他方の側で見る人に対して可視的であるように、これらの電極及び支持材を介して伝送される。
【０００７】
図２は、電圧プログラム動作を提供する周知の画素及び駆動回路配置を概略図で示す。夫々の画素１は、ＥＬ表示素子２及び関連する駆動回路を有する。該駆動回路は、行導電体４で行アドレスパルスによってオンとされるアドレストランジスタ１６を有する。該アドレストランジスタ１６がオンとされるときに、列導電体６の電圧は残りの画素に移動する。特に、該アドレストランジスタ１６は、駆動トランジスタ２２及び蓄積キャパシタ２４を有する電流源２０に列導電体電圧を供給する。列電圧は駆動トランジスタ２２のゲートに供給され、該ゲートは、前記行アドレスパルスが終了した後ですら、蓄積キャパシタ２４によってこの電圧で保持される。駆動トランジスタ２２は、電力供給ライン２６からの電流を引き込む。
【０００８】
この回路での駆動トランジスタ２２はｐ形ＴＦＴとして表わされ、故に、蓄積キャパシタ２４は一定のゲート‐ソース間電圧を保持する。これは、トランジスタを流れる一定のソース‐ドレイン間電流を生じ、そのため画素の所望の電流源動作をもたらす。
【０００９】
上記の基本的な画素回路は電圧プログラム型画素であり、駆動電流をサンプリングする電流プログラム型画素も存在する。しかし、全ての画素の構造は、夫々の画素に供給されるべき電流を必要とする。
【００１０】
ＬＥＤ表示装置の一つの問題は、画素により引き出される大きな電流から生ずる。一般に、表示装置は、アクティブマトリクス回路を載せた基材を介する背面発光である。これは、放射がＥＬダイオードの陽極側から成されるように、ＥＬ表示素子の所望の陰極物質が不透明であるので、望ましい配置である。更に、アクティブマトリクス回路と反対にこの望ましい陰極物質を配置することは好ましくない。金属の行導電体は、電力供給ラインを定めるように形成され、これらの背面放射表示装置に対して、それらは、それらが不透明であるので、表示領域間の空間を占有する必要がある。例えば、持ち運び可能な製品に適した１２．５ｃｍ（対角線）の表示装置において、行導電体は、長さ約１１ｃｍ及び幅２０μｍでありうる。１平方メートル当たり２Ωの標準的な金属シートの抵抗に対して、これは、金属行導電体に対して１．１ｋΩの線抵抗を与える。発光中の画素は約８μＡを引き出し、引き出された電流は行に沿って分配される。有効な行導電体抵抗は、行導電体に沿って電圧降下を引き起こす。電源供給ライン沿いのこれらの電圧変動は、駆動トランジスタのゲート‐ソース間電圧を変え、それによって表示装置の輝度に影響を及ぼす。更に、行の画素により引き出された電流は画像に依存するので、データ補正技術により画素駆動レベルを補正することは困難であると考えられ、歪みは、必然的に、異なる列の画素間のクロストークとなる。
【００１１】
電圧降下は、行の両端からの電流の引き込みにより４の要素で減少し、ＥＬ物質の効果的改善は、また、電流降下を減少させることができる。それでもなお、重大な電圧降下が依然として存在する。これら電圧降下は、また、電流ミラー型画素回路での動作制限を引き起こす（この回路では、画素は電圧アドレス指定型ではなく、電流アドレス指定型である）。更に、薄膜トランジスタ（ＴＦＴ）は、出力電流が実際にはゲート‐ソース間電圧のみならずソース及びドレインの両方の電圧にも依存するので、本質的に理想的でない電流源装置である。従って、電流源が水平方向のクロストークも作り出すので、ＴＦＴの出力インピーダンスが使用される。
【００１２】
行導電体沿いの電圧降下は、所定の印加されるゲート電圧に対するゲート‐ソース間電圧に影響を及ぼすのみならず（ソースが行導電体に接続されているから）、電流を供給するＴＦＴのドレイン‐ソース間電圧が減少することをも意味する。その場合、電流供給ＴＦＴの有限な出力インピーダンスは、その電流の減少を引き起こす。電流のこの変化は、先と同じく、行の他の画素の全てから引き出された電流、特定の動作状態に対するＴＦＴの出力インピーダンス、及び有機ＬＥＤ（ＯＬＥＤ）のＩ‐Ｖ特性に依存する。特に、ＯＬＥＤ表示素子の陽極電圧の結果として生ずる変化は、所定の電流に対する表示素子の輝度出力を変更する。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
信号処理の案は、電源ラインの電圧降下により引き起こされたデータ電圧誤差によって生ずる水平方向のクロストークを解決するために提案されてきた。このような案は、画素内部の電流源ＴＦＴの出力インピーダンスによって引き起こされた水平方向のクロストークの補正には適さない。代わりに、それらは、画素内の電流及び電圧の動作点の他の変化を補償することなく、簡単にゲート‐ソース間電圧を元の意図された値に戻す。
【課題を解決するための手段】
【００１４】
本発明により、行及び列で配置された発光表示素子の配列の画素に入力されるべき画素駆動信号を決定する方法が提供される。行の複数の画素は、同時に夫々の行導電体に沿って電流を供給される。当該方法は、
画素電流輝度特性のモデルに基づいて所望の画素輝度レベルに対応する目標画素駆動電流を決定するステップと、
前記複数の画素により前記行導電体から引き出された電流をもたらす夫々の画素における夫々の画素導電体の電圧と、前記画素における行導電体の電圧への前記画素輝度特性の依存とを考慮に入れるよう前記目標画素駆動電流を変更するステップと、
該変更された目標画素駆動電流から画素駆動信号を決定するステップとを有する。
【００１５】
画素における行導電体の電圧への画素輝度特性の依存を考慮に入れることにより、本発明は、電源供給ラインを形成するために使用される物質の有限抵抗と共に電流供給ＴＦＴの有限出力インピーダンスに応じて、アクティブマトリクスＬＥＤ表示装置で生じる水平方向のクロストークの問題に対応する。本発明は、クロストークの補正のための信号処理案を提供する。目標駆動電流を形成するために使用されるモデルは、行導電体の行電圧を一定とみなすことができ、従って、全ての画素に対して一定モデルであり、他の画素に入力された画素駆動信号から独立している。
【００１６】
画素での行導電体の電圧への画素輝度特性の依存は、画素駆動信号の有効な変化（例えば、図２の画素構造内の駆動トランジスタのゲート‐ソース間電圧の変化。）のみならず、画素の構成要素の動作点の変化（例えば、図２の画素構造内の駆動トランジスタのドレイン電圧。）をも考慮に入れる。
【００１７】
本発明の技術は、電流引き込み画素の行に電流を供給する電源ラインを使用する如何なる配列にも対するアモルファスシリコン及びポリシリコン技術に適用される。留意すべきは、ここで使用されている語「行」及び「列」は任意のものであって、これらの語は、直交行列に配置されたデバイス素子の配列を表わすに過ぎない。
【００１８】
夫々の画素は、行導電体と共通ライン（例えば、接地。）との間で直列である駆動トランジスタ及び発光表示素子を有しても良い。その場合、画素における行導電体の電圧への画素輝度特性の依存を考慮に入れると、行導電体電圧から生ずる駆動トランジスタのドレイン‐ソース間電圧及びゲートソース間電圧の如何なる変化も考慮に入れることになる。
【００１９】
望ましくは、夫々の画素は、第一の相でプログラムされ、第二の相で駆動され、前記目標画素駆動電流を変更するステップは、更に、前記第一の相と前記第二の相との間に前記画素により引き出された電流の如何なる差も考慮に入れる。特に、幾つかの画素駆動案は、画素の駆動中よりもプログラミング相で多少の電流を供給するステップを有する。これを考慮に入れることにより、正確な補償が如何なる画素駆動案に対しても提供されうる。
【００２０】
前記目標画素駆動電流を変更するステップは、
行の画素により引き出された電流と前記画素の位置での前記行導電体の電圧との間の関係を表わす前記目標画素駆動電流にアルゴリズムを適用するステップと；
前記行導電体の電圧への前記画素輝度特性の依存を表わす値を用いて結果として得られる値を調整するステップとを有する。
【００２１】
従って、別々の処理が、行電圧の変化と、出力輝度の画素の動作点での変化の影響とを補償するように必要される。
【００２２】
例えば、前記アルゴリズムを適用するステップは、以下の式、
【００２３】
【数８】
で表わされる行列Mの反転により画素の行に対して前記目標画素駆動電流のベクトルを乗じるステップを有し、
前記行列Mの行及び列の数が、前記行の画素の数に等しい。
【００２４】
夫々の画素が駆動トランジスタを用いて入力電圧を電流に変換する電流源回路を有するときに、前記調整するステップは、前記駆動トランジスタの電圧‐電流特性及び前記発光表示素子の電圧‐電流特性から導き出される項を有する値を用いるステップを有しても良い。
【００２５】
前記調整するステップは、また、前記行導電体の抵抗から導き出される項を有する。
【００２６】
一つの例において、前記調整するステップは、値（１−α）Ｒλ／（１＋λ／μ）を用いるステップを有する。ここで、
Ｒは、隣接する画素間の行導電体の抵抗であり、
λは、前記駆動トランジスタのドレイン‐ソース間電流対ドレイン‐ソース間電圧の傾きであり、
μは、前記表示素子の電流対電圧曲線の傾きであり、
αは、表示中に画素により引き出された電流に対する画素プログラミング相の間に前記画素により引き出された電流の割合である。
【００２７】
計算の手間を減らすために、行列Mの反転により画素の行に対して前記目標画素駆動電流のベクトルを乗じた結果は、以下の式、
【００２８】
【数９】
で表わされる再帰動作により得られうる。ここで、
Ｆ（ｎ）は、前記行列Ｍの反転により画素の行に対して前記目標画素駆動電流のベクトルを乗じることにより得られたベクトルのｎ番目の項であり、Ｆ（０）は、一番目の項であり、
Ｉ（ｊ）は、行のｊ番目の画素に対する目標電流であり、一番の画素は、ｊ＝０である。
【００２９】
この再帰モデルにおいて、以下の式、
【００３０】
【数１０】
が成り立つ。ここで、
Ｎは、前記行の画素の全数である。
【００３１】
調整のために使用される前記行導電体の電圧への前記画素輝度特性の依存を表わす値は、入力パラメータとして電流値を有する参照テーブルに保存される。これらの参照テーブルのパラメータは、モデル化されるべき時間に亘る画素輝度特性の変化を可能するよう時間とともに更新されうる。
【００３２】
本発明の方法は、行及び列に配置された電流アドレス指定型発光表示素子のアクティブマトリクス配列を駆動するために使用されることができ、当該方法において、画素の夫々の行は順にアドレス指定される。
【００３３】
本発明は、また、行及び列で配置された電流アドレス指定型発光表示素子のアクティブマトリクス配列を有する表示装置を提供する。当該装置は、
複数の画素により行導電体から引き去れた電流から得られる夫々の画素における夫々の行導電体の電圧と、前記画素における行導電体の電圧への画素輝度特性の依存とを考慮するように前記目標画素駆動電流を変更するための補償回路を有し、
前記補償回路は、
行の画素により引き出された電流と前記画素の位置での行導電体の電圧との間の関係を表わす前記目標画素駆動電流にアルゴリズムを適用するための手段と、
前記行導電体の電圧への前記画素輝度特性の依存を表わす値を用いて結果として得られる値を調整するための手段とを有する。
【発明を実施するための最良の形態】
【００３４】
本発明の実施例を添付の図を参照して詳細に説明する。
【００３５】
本発明は、発光表示素子の配列の画素に入力されるべき画素駆動信号を決定する考え方を提供する。所望の画素輝度レベルに対応する標準的な画素駆動電流の組は、行導電体の電圧変動と、行導電体の電圧への画素輝度特性の依存とを考慮に入れるように変更される。
【００３６】
水平方向のクロストークの補正のためのアルゴリズムを導き出すために、以下のステップが取られる。即ち、
‐電源ラインでの電圧降下に関する一般式は、ライン上の画素により引き出された電流の如何なる組合せに対しても得られ、
‐次に、電源ラインでの電圧降下及び画素内の電流源ＴＦＴの出力インピーダンスから生ずる電流変化が決定され、
‐データの補正方法が水平方向のクロストークを補償するよう導き出される。
【００３７】
以下で、解析は、電源ラインが両端から駆動されると仮定する。しかし、解析がどのような方法でも一端で駆動される行導電体に対して実行されうることが好まれる。
【００３８】
この解析において、電源ラインは、行の全ての画素に電流を供給するよう行の両端に電圧源を有する行を有する、と仮定されることができる。最初に、全ての画素は、電源ラインから電流を引き出し、それをＯＬＥＤに供給する完璧な電流源を有することが仮定されることできる。そのモデルに対する等価回路は、図３で示される。
【００３９】
以下の式、
【００４０】
【数１１】
は、節点ｎ−１、ｎ及びｎ＋１における電源ラインの電圧に関して、節点ｎにおける画素に対する電流に関して導き出される。節点間の電源ラインの抵抗はＲである。
【００４１】
電流Ｉ（ｎ）は、これが画素の電流源にプログラム化されているので既知であり、故に、電源ラインの電圧降下を計算するために電圧Ｖ（ｎ）について解く必要がある。全ての項を書き出すと、
Ｉ（０）Ｒ＝ＶＬ−２Ｖ（０）＋Ｖ（１）
Ｉ（１）Ｒ＝Ｖ（０）−２Ｖ（１）＋Ｖ（２）
・
・
・
Ｉ（Ｎ−１）Ｒ＝Ｖ（Ｎ−２）−２Ｖ（Ｎ−１）＋ＶＲ
となる。
【００４２】
ここで、ＶＬ及びＶＲは、電源ラインのいずれかの端での電圧源である。その場合、行列式は、以下の式、
【００４３】
【数１２】
のように表わされる。ここで、
【００４４】
【数１３】
及び
【００４５】
【数１４】
である。
【００４６】
電源供給ラインの電圧は、式（２）を反転することにより求められ、即ち、以下の式、
【００４７】
【数１５】
となる。
【００４８】
任意のサイズの行列Ｍに対して、反転は、標準的な数学的技術により簡単に得られる。具体的には、行列Ｍは、三行対角行列の対称行列であって、反転は容易に得られる。全ての可能な行列範囲に対して標準的な反転を得るように、僅かに異なって電源供給ラインにおいて電圧及び電流を調べることが可能である。図４は、図３と基本的に同じであるが、電源レールＩｉｎ及びＩｏｕｔのいずれかの端において電圧源により供給される電流を示す。
【００４９】
節点０，１，２…ｎの電圧は、以下、
【００５０】
【数１６】
のように書くことができる。
【００５１】
上の連立方程式からＩｉｎを削除するために、以下の関係式、
【００５２】
【数１７】
が使用される。
【００５３】
節点Ｎ−１における（３ａ）式に（３ｂ）式を用いると、Ｉｉｎに関する式は、以下、
【００５４】
【数１８】
のように得られる。
【００５５】
次に、節点ｎにおける（３ａ）式に（３ｃ）式を用いると、以下の式、
【００５６】
【数１９】
が得られる。
【００５７】
（３ｄ）式から、以下のベクトル行列式、
【００５８】
【数２０】
が得られる。ここで、
【００５９】
【数２１】
及び
【００６０】
【数２２】
である。
【００６１】
合成ベクトルＦを与えるようベクトルＩに作用する逆行列Ｍ−１の結果を導き出すことも有効である。ベクトルＦの成分は、以下の式、
【００６２】
【数２３】
によって与えられる。
【００６３】
ベクトルＶｂにおいてＭ−１の結果を計算すると、以下、
【００６４】
【数２４】
のような結果が得られる。これは、ＶＬ＝ＶＲ＝ＶＰであるときにＶＰに簡単化される。
【００６５】
（３）式は、電源ラインの電圧降下に関する必要とされる一般式である。
【００６６】
画素の行がアドレス指定されるときに、いくらかの電流が電源ラインを流れる。アドレス指定後、異なる電流が画素回路の動作に従って流れる。
【００６７】
異なる画素回路は、当業者にとって明らかであるように、異なるように動作する。
【００６８】
一例として、幾つかの画素回路は、補償が駆動トランジスタのエージングに対して実施されるように、閾値電圧の測定動作を実行する。このような回路では、データ電圧が加えられる間に、電流は電源ラインを流れない。即ち、電源ラインでの電圧降下はない。この期間の後で、プログラムされた電流が流れるので、クロストークを引き起こす電源ラインでの電圧降下が存在する。
【００６９】
他の例は、整合された電流ミラー回路である。この場合には、二倍のＯＬＥＤ電流がアドレス指定期間に流れ、アドレス指定後にはＯＬＥＤ電流しか流れないので、電流の変化がクロストークを引き起こす。これは、電源ラインでの電圧降下が画素内での電流変化を引き起こすからである。
【００７０】
電源ラインの電圧降下と、画素内の電流供給ＴＦＴの出力インピーダンスとにより画素の電流変化に関する式を求めるように、我々は単純な図表アプローチを使用する。
【００７１】
図５は、ＴＦＴ及びＬＥＤの特性を示す。ＴＦＴの特性曲線は、一定のゲート‐ソース間電圧に関してドレイン電圧（Ｖｄ）に対するドレイン電流（Ｉｄｓ）をプロットする。ドレイン電圧が行電圧に達するときに、ドレイン‐ソース間電圧は零に達する。従って、図５のグラフ中の電圧の増大は、ドレイン‐ソース間電圧の減少に対応し、ドレイン‐ソース間電圧は、曲線がｘ軸と交差する点で零となる。ｘ軸上のこの点は、電源ラインの行電圧に対応する。
【００７２】
ＴＦＴの特性の変動は、ゲート‐ソース間電圧が一定のままであると仮定すると、電源ライン電圧の変化の結果である。
【００７３】
ＬＥＤの特性曲線は、ＬＥＤの負荷ラインのプロットであり、任意の電流に対するＬＥＤ表示素子の陽極電圧を示す。
【００７４】
ＴＦＴの特性曲線がＬＥＤの特性曲線と交差する場合に、ドレイン／陽極電圧が決められ、電流が流れる。ＴＦＴは飽和状態にあるときに有限の出力インピーダンスを有するので、電源ライン電圧の変動は、一定のゲート‐ソース間電圧に対してすら、異なる出力電流を与えるようにＴＦＴの特性を変更する。従って、電源ラインの電圧変化は、ゲート‐ソース間電圧を同じ値に戻すためにゲート電圧の対応する変化により簡単に補正されることができない。
【００７５】
図５で示された電流変化の範囲は、陽極／ドレイン電圧の変化及び電流の変化を決定するために更に詳細に調べられる。これは、図６に示される。
【００７６】
図６で図表の調査は、電流変化が以下の式、
【００７７】
【数２５】
によって与えられることを示す。
【００７８】
ΔＶａが図３で示されたＬＥＤの陽極電圧の変化である場合に、微分は、単純に、ＴＦＴの特性λ（Ｉ）の傾きである。ＬＥＤの特性は、ＩＬＥＤ＝ｆ（Ｖａ）により与えられるので、ＬＥＤの特性を微分することにより、ΔＶａが求まる。即ち、
【００７９】
【数２６】
である。（６）式及び（７）式を用いると、
【００８０】
【数２７】
となる。
【００８１】
電源ラインの初期電圧がアドレス指定電流αＩにより引き起こされる場合には、アドレス期間で、以下、
【００８２】
【数２８】
のような電圧降下が存在する。その場合、アドレス指定の後で電流Ｉが存在し、電源ラインの電圧降下は、以下、
【００８３】
【数２９】
のようになる。従って、電源ラインの電圧の差分は、以下、
【００８４】
【数３０】
のようになる。
【００８５】
αの模範値は、変更された電流源及び電圧閾値測定回路に対して零であり、切り替え電流ミラーに対しては１であり（即ち、クロストークは存在しないが、これらの画素回路は大画面には適さない。）、整合された電流ミラー回路に対しては２より大きいか、又は２に等しい。整合されたＴＦＴが駆動ＴＦＴよりも幅が広くなる場合に、２よりも大きい場合が生ずる。
【００８６】
行の初期電流Ｉ０（アドレス指定後。）は、ΔＶの電圧降下を引き起こす。次に、ΔＶの電圧降下は、Ｉ０をＩ１に変化させる。Ｉ１は、電流を変化させる電圧降下を変化させる。以下、同様である。λは非常に小さいと考えられるので、一次近似で十分である。即ち、以下の式、
【００８７】
【数３１】
となる。
【００８８】
以下の項、
【００８９】
【数３２】
は、対角行列である。
【００９０】
電流誤差の補正を実行するには、電源ラインの電圧降下が起こった後でデータ電流Ｉ０のどの組が所望の電流Ｉ１をもたらすかを決定するために、逆問題を実行する必要がある。この問題を解決するよう、（９）式がＩ０に対して解かれる。問題が存在すると、μ及びλがＩ０に依存するので、これは極めて困難である。従って、更なる近似として、μ及びλが既知の電流Ｉ１に依存するとみなすことができる。これは、Ｉ１とＩ０の間の電流変化が小さい場合に、良好な近似である。（９）式の解は、以下の式、
【００９１】
【数３３】
となる。
【００９２】
（１０）式は、ＴＦＴのインピーダンス及び電源ラインの電圧降下による水平方向のクロストークに対する解法を表わす。水平方向のクロストークを補正するために必要とされる電流の調整を計算するためのアルゴリズムは、二つのステップを有する。
【００９３】
ステップ１： 行Ｉ１の所定の電流データは、Ｍ−１Ｉ１を計算する。
【００９４】
ステップ２： 参照テーブル（ＬＵＴ）にデータ従属値（１−α）Ｒλ／（１＋λ／μ）を保存し、出力にステップ１の結果を乗じ、次にその結果を初期データから引く。
【００９５】
アルゴリズムは、ステップ２の結果をステップ１に戻し、所望の補正が達成されるまで一連のステップに亘って計算することにより、補正された電流の概算を改善するよう繰り返される。しかし、一回で十分であることが分かっている。
【００９６】
図７は、補正アルゴリズムの効果を示す。プロット４０は、補正が適用されなかったときの、不均一にアドレス指定された明るい画像に対する計算された画素電流（Ｉ（ｎ））対画素位置（ｎ）を示す。電源ライン及び画素電流源のインピーダンスの組み合わされた影響により、表示装置の中央で画素電流が極めて減少している。
【００９７】
発光は、電流にほぼ比例するので、輝度も同様に減少する。プロット４２は、アドレス指定電流のレベルが上述したアルゴリズムを一回適用することにより予め調整されているときの計算された画素電流を示す。明らかなように、結果は、必要とされる水平方向の直線に近い。
【００９８】
図７で示されているプロット４４は、表示部の中央ブロックのみが上記と同じ輝度でアドレス指定されて、残りは黒（零電流）であるときの計算された画素電流である。この場合には、表示部の中央での画素電流の降下は小さく、クロストークの影響の変化は、矢印４６により表わされている。幾つかの表示画像に対して、これらの異なるレベルは、存在するべきではない輝度の急峻な変化を引き起こす。この急峻さは、均一な画層の輝度での滑らかな降下よりもはるかに可視的であり、クロストークが存在するときに留意されるものである。
【００９９】
プロット４８は、逆にアルゴリズムを一回適用することによりアドレス指定電流レベルを予め調整した結果を示す。補正された両画像に対する表示部の中央での実際の画素電流は、クロストークが可視的でない程に非常に小さくなっている。これらの結果は、提案されたアルゴリズムの有効性を実証する。
【０１００】
図８は、絵を用いてこれらクロストークの影響を示す。左側の絵は、望ましい形であり、右側の絵は、これがクロストークの結果として如何に現れうるかを示す。輝度５０の可視ステップは、図７の矢印４６を参照して説明された効果の結果である。絵の上半分は、均一な明るさの画像であり、絵の下半分は、図７を参照して記述されたステップ画像である。
【０１０１】
完全のために、上の例で使用されたパラメータは、以下のように決められる。
【０１０２】
白黒描写
最大輝度 ２５０Ｃｄ／ｍ２
効率 ５．３Ｃｄ／Ａ
開口度 ５０％
デューティーサイクル ５０％
画素ピッチ １４４μｍ
ＴＦＴ幅 ２５μｍ
行の画素数（Ｎ） ７６８
画素毎のライン抵抗 ７．２Ω
最大画素電流（Ｉ（ｎ）ｍａｘ） ３．９μＡ
電源電圧（Ｖｐ） １５Ｖ
本発明の方法は、デジタルデータストリームで動作するＩＣにおいて実施されることが可能である。このハードウェア実施に必要とされる最上位ブロックは、以下で設定される。
【０１０３】
〔ステップ１： 行Ｉ１の所定の電流データは、Ｍ−１Ｉ１を計算する。〕
Ｍ−１Ｉ１の実施は、一般的に、特に大きな画像に対して、極めて計算上費用のかかる計算でありうる。従って、計算を実行する高速な方法が不可欠である。（４）式を見ると、Ｍ−１Ｉ１の計算は、以下、
【０１０４】
【数３４】
で示されるような和の式を必要とする。
【０１０５】
Ｆ（ｎ）及びＦ（ｎ−１）の差を計算することにより、要素Ｆ（ｎ）に対する再帰関係は、以下、
【０１０６】
【数３５】
のように求められる。
【０１０７】
従って、
【０１０８】
【数３６】
となって、故に、再帰関係は、
【０１０９】
【数３７】
と表わされる。ここで、
【０１１０】
【数３８】
である。
【０１１１】
図９で示されるハードウェアは、この計算を実施するために使用される。図９において、データは、加算器６０に入力される。加算器への第二の入力は、ライン上の前のデータ値の連続する和を有するレジスタ６２から入力される。このレジスタは、データに夫々のラインの後ろで零となる。和の出力は、レジスタ６２に戻され、且つ、そのラインに対する部分的なデータの和の全てを有するラインストア６４に送られる。ライン時間の終了時に、部分和のデータが他のラインストア６６に並列に送られ、このデータは（１２）式の計算で使用される。
【０１１２】
入力データは、また、乗算器７０にも入力される。乗算器７０の第二の入力は、ラインの開始時にＮから逆に数えるカウンタ７２から入力される。乗算器の出力は、加算器７４に送られる。加算器７４の第二の入力は、乗算器への以前の入力の連続する和を有するレジスタ７６から入力される。このレジスタは、ライン時間の開始時に零に設定される。加算器７４の出力は、レジスタ７６に戻され、且つ、ライン時間の終了時にのみ更新される他のレジスタ７８に送られる。このレジスタの出力は、他のレジスタ８０に含まれる定数−１／（Ｎ＋１）を乗じられる。その結果は、他のレジスタ８２に保存され、（１２）式のＦ（０）である。
【０１１３】
ラインストアの部分和データ及びレジスタに保存されたＦ（０）の値は、ここで、（１２）式のＦ（ｎ）を計算するために使用されることができる。Ｆ（０）は、加算器９０に送られる。加算器９０は、また、ラインストア６６の出力を連続的に測定された部分和データを供給される。これらは、Ｆ（ｎ−１）を有する他のレジスタ９２からのデータと共に足し合わされる。ライン時間の開始時に、このレジスタは零である。和の出力は、このレジスタに戻され、且つ、この計算ブロックの出力でもある。
【０１１４】
〔ステップ２： 参照テーブル（ＬＵＴ）にデータ従属値（１−α）Ｒλ／（１＋λ／μ）を保存し、出力にステップ１の結果を乗じ、次に初期データから結果を引く。〕
アルゴリズムの残りの部分は、図２で示されるように実施されることが可能である。
【０１１５】
入力データは、その入力データ値に対応する（１−α）Ｒλ／（１＋λ／μ）の値を求めるように参照テーブル（ＬＵＴ）１００に送られる。次に、ＬＵＴの出力及び入力データは、ＦＩＦＯ１０２を用いてライン時間だけ遅延される。ＦＩＦＯ１０２の出力は、乗算器１０４に入力される。乗算器１０４は、また、ＦＩＦＯ１０６により更に一ライン時間だけ遅延された入力データから計算されたＦ（ｎ）の値を入力される。次に、出力は減算器に送られ、減算器は、出力データを与えるように、この計算された値を入力データから引き算する。次に、このデータは、例えばガンマ補正のような映像処理連鎖全体の範囲内にある他の処理ユニットに送られる。
【０１１６】
ＯＬＥＤの特性は温度及び経年により変化するので、このような変化を表わすように新しい値で図１０のＬＵＴを更新することも可能である。ＬＵＴは、例えば、変更された電流源、整合された電流ミラー等のようなパラメータαにより、あるいは、行の抵抗Ｒが異なる製品又は異なるＴＦＴの出力インピーダンス特性のために変わる場合に、異なる形式のＡＭＯＬＥＤ表示部の変更を必要とする。従って、ＬＵＴは、アクセス可能であって、更新可能である必要がある。
【０１１７】
ＡＭＯＬＥＤ表示部は、一般に、配列の外側にある付加的な画素回路で構成される。この付加的な画素回路は、試験目的のために使用される。これらは、図１１で示される形状を取り、駆動トランジスタの特性及び行導電体の抵抗の動作を本質的にモデル化しても良い。このような擬似画素回路は、閾値補償の考えの中で使用するために提案されている。このような擬似画素回路の使用は、表示部の寿命に亘ってＬＵＴを自動的に発生させて、更新することを可能にする。
【０１１８】
図１１は、ｎ形トランジスタを有する擬似画素１１０と、ｐ形トランジスタを有する擬似画素１１２と、行導電体の特性をモデル化するために使用されうる抵抗１１４とを示す。夫々の回路は、試験信号が入力され、出力が監視されることを可能にする端子を有する。図１１で示されているＰＣＭは、ガラス上にある。アモルファスシリコン回路用のｎ形回路と、低温ポリシリコン回路用のｐ形回路とがある。
【０１１９】
電流の関数としてのＴＦＴの出力インピーダンスは、ＴＦＴのゲート‐ソース間電圧を変化させ、回路上の適切なプローブ点から電流及びＴＦＴのドレイン‐ソース間電圧を測定することにより測定されることが可能である。その場合、データの傾きは、λを与えるように必要とされる。同じことが、μを与えるようＯＬＥＤに対して達成される。Ｒは、Ｎ個の画素の長さを有する一片の金属を介して電流を送り、一片の電源ライン金属の抵抗を画素の幅で計算するように電圧を測定することにより決められることができる。
【０１２０】
表示部の形式は、値αに影響を与えうる。この情報の全ては、ＬＵＴが表示部の寿命に亘って計算されて、更新されることを可能とする。測定を実行するためのハードウェアは、複雑ではなく、可能ならば、場合により表示駆動チップ内に含まれうる。これらは、ＬＵＴを計算し、それを満たすように、測定されたデータを制御チップ内のハードウェアにフィードバックする。
【０１２１】
上記の画素回路において、電圧アドレス指定型電流源が使用されている。本発明は、電流アドレス指定型画素にも適用可能である。電流アドレス指定型画素は、一般的に、サンプリングされたアドレス指定電流に対応するトランジスタのゲート電圧を蓄える。
【０１２２】
一つの詳細なアルゴリズムのみが与えられ、幾つかの過程が方法実施を簡単化するために成された。他の過程が異なるアルゴリズムの実施を実現するために成されても良く、本発明は、上述した特定の実施例に限定されない。
【０１２３】
ハードウェアの実施例は、多数の抵抗及び論理素子を有するように記述された。素子の多く又は全ては、専用の演算処理装置に組み込まれることが可能であり、ハードウェアの実施例は、本発明の補正案を実施する一つの方法に過ぎない。
【０１２４】
上記の解析は、所望のゲート‐ソース間電圧が画素に印加されると仮定する。従って、変更された電流が計算されたとき、画素を駆動するための所要のゲート‐ソース間電圧は、画素駆動信号を決定するように計算される必要がある（図２の画素構造に対して。）。この計算は、基本的な（一定の）画素モデルを用いて実行されることが可能である。画素に印加されるべきゲート電圧は、所望のゲート‐ソース間電圧を得るために、先と同じく画素での行導電体の電圧を考慮に入れる。従って、変更された目標画素駆動電流自体から画素駆動信号を決定するステップは、画素での行電圧を考慮に入れる。
【０１２５】
他の変形は、当業者にとって明白である。
【図面の簡単な説明】
【０１２６】
【図１】従来のアクティブマトリクスＬＥＤ表示装置を示す。
【図２】図１の表示装置用の従来の画素配置を示す。
【図３】画素電流と行導電体の電圧との間の関係を導き出すために使用される等価回路である。
【図４】図３で調べられた関係に対して逆の関係を導き出すために使用される等価回路である。
【図５】行電圧の変化に応じて画素出力特性を調べるために使用される図である。
【図６】図５の一部を更に詳細に示す図である。
【図７】本発明の方法により得られた改善をグラフを用いて示す。
【図８】本発明の方法により得られた改善を絵を用いて示す。
【図９】本発明の方法の一部を実施するための回路を示す。
【図１０】本発明の回路他の部分を実施するための回路を示す。
【図１１】本発明の表示装置で使用するための擬似画素回路を示す。
【特許請求の範囲】
【請求項１】
行及び列に配置された発光表示素子の配列の画素に入力されるべき画素駆動信号を決定する方法において、
行の複数の画素は、夫々の行導電体に沿って同時に電流を供給され、
当該方法は、
画素電流‐輝度特性のモデルに基づいて所望の画素輝度レベルに対応する目標画素駆動電流を決定するステップと、
前記複数の画素により前記行導電体から引き出された電流を生ずる夫々の画素における夫々の画素導電体の電圧と、前記画素における行導電体の電圧への前記画素輝度特性の依存とを考慮に入れるよう前記目標画素駆動電流を変更するステップと、
該変更された目標画素駆動電流から画素駆動信号を決定するステップとを有することを特徴とする方法。
【請求項２】
夫々の画素は、第一の相でプログラムされ、第二の相で駆動され、
前記目標画素駆動電流を変更するステップは、更に、前記第一の相と前記第二の相との間に前記画素により引き出された電流の如何なる差も考慮に入れることを特徴とする、請求項１記載の方法。
【請求項３】
前記目標画素駆動電流を変更するステップは、
行の画素により引き出された電流と前記画素の位置での前記行導電体の電圧との間の関係を表わす前記目標画素駆動電流にアルゴリズムを適用するステップと、
前記行導電体の電圧への前記画素輝度特性の依存を表わす値を用いて結果として得られる値を調整するステップとを有することを特徴とする、請求項１又は２記載の方法。
【請求項４】
アルゴリズムを適用するステップは、以下の式、
【数１】
で表わされる行列Mの反転により画素の行に対して前記目標画素駆動電流のベクトルを乗じるステップを有し、
前記行列Mの行及び列の数が、前記行の画素の数に等しいことを特徴とする、請求項３記載の方法。
【請求項５】
夫々の画素は、駆動トランジスタを用いて入力電圧を電流に変換する電流源回路を有し、
前記調整するステップは、前記駆動トランジスタの電圧‐電流特性及び前記発光表示素子の電圧‐電流特性から導き出される項を有する値を用いるステップを有することを特徴とする、請求項３又は４記載の方法。
【請求項６】
前記調整するステップは、前記行導電体の抵抗から導き出される項を更に有する値を用いるステップを有することを特徴とする、請求項５記載の方法。
【請求項７】
前記調整するステップは、値（１−α）Ｒλ／（１＋λ／μ）を用いるステップを有し、
Ｒは、隣接する画素間の行導電体の抵抗であり、
λは、前記駆動トランジスタのドレイン‐ソース間電流対ドレイン‐ソース間電圧の傾きであり、
μは、前記表示素子の電流対電圧曲線の傾きであり、
αは、表示中に画素により引き出された電流に対する画素プログラミング相の間に前記画素により引き出された電流の割合であることを特徴とする、請求項６記載の方法。
【請求項８】
調整のために使用される前記値（１−α）Ｒλ／（１＋λ／μ）は、第一の画素駆動電流の値において前記表示素子の電流対電圧曲線の傾きと、前記駆動トランジスタのドレイン‐ソース間電流対ドレイン‐ソース間電圧の傾きとを使用することを特徴とする、請求項７記載の方法。
【請求項９】
行列Mの反転により画素の行に対して前記目標画素駆動電流のベクトルを乗じた結果は、以下の式、
【数２】
で表わされる再帰動作により得られ、
Ｆ（ｎ）は、前記行列Ｍの反転により画素の行に対して前記目標画素駆動電流のベクトルを乗じることにより得られたベクトルのｎ番目の項であり、Ｆ（０）は、一番目の項であり、
Ｉ（ｊ）は、行のｊ番目の画素に対する目標電流であり、一番の画素は、ｊ＝０であることを特徴とする、請求項４記載の方法。
【請求項１０】
以下の式、
【数３】
が成り立ち、
Ｎは、前記行の画素の全数であることを特徴とする、請求項９記載の方法。
【請求項１１】
調整のために使用される前記行導電体の電圧への前記画素輝度特性の依存を表わす値は、参照テーブルに保存されることを特徴とする、請求項３乃至１０記載の方法。
【請求項１２】
前記参照テーブルは、電流値の範囲の値を保存することを特徴とする、請求項１１記載の方法。
【請求項１３】
前記参照テーブルの値は、モデル化されるべき時間に亘る画素輝度特性の変化を可能とするよう時間とともに更新されることを特徴とする、請求項１１又は１２記載の方法。
【請求項１４】
前記参照テーブルの更新は、表示部の画素補償モジュールの特性の解析に基づいて実行されることを特徴とする、請求項１３記載の方法。
【請求項１５】
順に画素の夫々の行をアドレス指定するステップを有する、行及び列に配置された電流アドレス指定型発光表示素子のアクティブマトリクス配列を駆動する方法において、
画素の夫々の行に対して、
請求項１乃至１４のうちいずれか一項記載の方法を用いて前記行の夫々の画素に対して画素駆動信号を決定するステップと、
前記画素の行に対する画素プログラミング相の間に表示部の列に前記画素駆動信号を入力するステップとを有することを特徴とする方法。
【請求項１６】
行及び列で配置された電流アドレス指定型発光表示素子のアクティブマトリクス配列を有する表示装置において、
複数の画素により行導電体から引き出された電流から得られる夫々の画素における夫々の行導電体の電圧と、前記画素における行導電体の電圧への画素輝度特性の依存とを考慮するように前記目標画素駆動電流を変更するための補償回路を有し、
該補償回路は、
行の画素により引き出された電流と前記画素の位置での行導電体の電圧との間の関係を表わす前記目標画素駆動電流にアルゴリズムを適用するための手段と、
前記行導電体の電圧への前記画素輝度特性の依存を表わす値を用いて結果として得られる値を調整するための手段とを有することを特徴とする装置。
【請求項１７】
前記アルゴリズムを適用するための手段は、以下の式、
【数４】
で表わされる行列Mの反転により画素の行に対して前記目標画素駆動電流のベクトルの乗算に対応する値を導き出し、
前記行列Mの行及び列の数が、前記行の画素の数に等しいことを特徴とする、請求項１６記載の装置。
【請求項１８】
夫々の画素は、駆動トランジスタを用いて入力電圧を電流に変換する電流源回路を有し、
前記調整するための手段は、前記駆動トランジスタの電圧‐電流特性及び前記発光表示素子の電圧‐電流特性から導き出される項を有する値を用いることを特徴とする、請求項１６又は１７記載の装置。
【請求項１９】
夫々の画素の前記駆動トランジスタ及び前記発光表示素子は、前記行導電体と共通ラインとの間で直列に置かれていることを特徴とする、請求項１８記載の装置。
【請求項２０】
電圧の調整は、前記駆動トランジスタのドレイン‐ソース間電圧対ドレイン‐ソース間電流特性から導き出される項を有する値を使用することを特徴とする、請求項１９記載の装置。
【請求項２１】
前記調整するための手段は、前記行導電体の抵抗から導き出される項を更に有する値を使用することを特徴とする、請求項１８乃至２０のうちいずれか一項記載の装置。
【請求項２２】
前記調整するための手段は、値（１−α）Ｒλ／（１＋λ／μ）を使用し、
Ｒは、隣接する画素間の行導電体の抵抗であり、
λは、前記駆動トランジスタの電流対電圧の傾きであり、
μは、前記表示素子の電流対電圧曲線の傾きであり、
αは、表示中に画素により引き出された電流に対する画素プログラミング相の間に前記画素により引き出された電流の割合であることを特徴とする、請求項２１記載の装置。
【請求項２３】
前記アルゴリズムを適用するための手段は、以下の式、
【数５】
で表わされる再帰動作により値を導き出し、
Ｆ（ｎ）は、前記行列Ｍの反転により画素の行に対して前記目標画素駆動電流のベクトルを乗じることにより得られたベクトルのｎ番目の項であり、Ｆ（０）は、一番目の項であり、
Ｉ（ｊ）は、行のｊ番目の画素に対する目標電流であり、一番の画素は、ｊ＝０であることを特徴とする、請求項１７記載の装置。
【請求項２４】
以下の式、
【数６】
が成り立ち、
Ｎは、前記行の画素の全数であることを特徴とする、請求項２３記載の装置。
【請求項２５】
前記調整するための手段は、参照テーブルを有することを特徴とする、請求項１６乃至２４のうちいずれか一項記載の装置。
【請求項２６】
少なくとも一つの画素補償モジュールを更に有し、
該画素補償モジュールの特性の解析に基づいてモデル化されるべき時間に亘る画素輝度特性の変化を可能とるよう前記参照テーブルの値を更新するための手段を更に有することを特徴とする、請求項２５記載の装置。
【請求項２７】
夫々の行及び列導電体を有する行及び列に配置された電流アドレス指定型発光表示素子のアクティブマトリクス配列を有する表示装置に対して目標画素駆動電流を変更するための補償回路において、
行の画素により引き出された電流と前記画素の位置での前記行導電体の電圧との間の関係を表わす前記目標画素駆動電流にアルゴリズムを適用するための手段と、
前記行導電体の電圧への画素輝度特性の依存を表わす値を用いて結果として得られる値を調整するための手段とを有し、
該調整は、複数の画素により前記行導電体から引き出された電流から得られる夫々の画素における夫々の行導電体の電圧と、前記画素における行導電体の電圧への前記画素輝度特性の依存とを考慮に入れることを特徴とする補償回路。
【請求項２８】
アルゴリズムを適用するための手段は、以下の式、
【数７】
で表わされる行列Mの反転により画素の行に対して前記目標画素駆動電流のベクトルの乗算に対応する値を導き出し、
前記行列Mの行及び列の数が、前記行の画素の数に等しいことを特徴とする、請求項２７記載の装置。
【請求項２９】
前記調整するための手段は、参照テーブルを有することを特徴とする、請求項２７又は２８記載の装置。
【請求項１】
行及び列に配置された発光表示素子の配列の画素に入力されるべき画素駆動信号を決定する方法において、
行の複数の画素は、夫々の行導電体に沿って同時に電流を供給され、
当該方法は、
画素電流‐輝度特性のモデルに基づいて所望の画素輝度レベルに対応する目標画素駆動電流を決定するステップと、
前記複数の画素により前記行導電体から引き出された電流を生ずる夫々の画素における夫々の画素導電体の電圧と、前記画素における行導電体の電圧への前記画素輝度特性の依存とを考慮に入れるよう前記目標画素駆動電流を変更するステップと、
該変更された目標画素駆動電流から画素駆動信号を決定するステップとを有することを特徴とする方法。
【請求項２】
夫々の画素は、第一の相でプログラムされ、第二の相で駆動され、
前記目標画素駆動電流を変更するステップは、更に、前記第一の相と前記第二の相との間に前記画素により引き出された電流の如何なる差も考慮に入れることを特徴とする、請求項１記載の方法。
【請求項３】
前記目標画素駆動電流を変更するステップは、
行の画素により引き出された電流と前記画素の位置での前記行導電体の電圧との間の関係を表わす前記目標画素駆動電流にアルゴリズムを適用するステップと、
前記行導電体の電圧への前記画素輝度特性の依存を表わす値を用いて結果として得られる値を調整するステップとを有することを特徴とする、請求項１又は２記載の方法。
【請求項４】
アルゴリズムを適用するステップは、以下の式、
【数１】
で表わされる行列Mの反転により画素の行に対して前記目標画素駆動電流のベクトルを乗じるステップを有し、
前記行列Mの行及び列の数が、前記行の画素の数に等しいことを特徴とする、請求項３記載の方法。
【請求項５】
夫々の画素は、駆動トランジスタを用いて入力電圧を電流に変換する電流源回路を有し、
前記調整するステップは、前記駆動トランジスタの電圧‐電流特性及び前記発光表示素子の電圧‐電流特性から導き出される項を有する値を用いるステップを有することを特徴とする、請求項３又は４記載の方法。
【請求項６】
前記調整するステップは、前記行導電体の抵抗から導き出される項を更に有する値を用いるステップを有することを特徴とする、請求項５記載の方法。
【請求項７】
前記調整するステップは、値（１−α）Ｒλ／（１＋λ／μ）を用いるステップを有し、
Ｒは、隣接する画素間の行導電体の抵抗であり、
λは、前記駆動トランジスタのドレイン‐ソース間電流対ドレイン‐ソース間電圧の傾きであり、
μは、前記表示素子の電流対電圧曲線の傾きであり、
αは、表示中に画素により引き出された電流に対する画素プログラミング相の間に前記画素により引き出された電流の割合であることを特徴とする、請求項６記載の方法。
【請求項８】
調整のために使用される前記値（１−α）Ｒλ／（１＋λ／μ）は、第一の画素駆動電流の値において前記表示素子の電流対電圧曲線の傾きと、前記駆動トランジスタのドレイン‐ソース間電流対ドレイン‐ソース間電圧の傾きとを使用することを特徴とする、請求項７記載の方法。
【請求項９】
行列Mの反転により画素の行に対して前記目標画素駆動電流のベクトルを乗じた結果は、以下の式、
【数２】
で表わされる再帰動作により得られ、
Ｆ（ｎ）は、前記行列Ｍの反転により画素の行に対して前記目標画素駆動電流のベクトルを乗じることにより得られたベクトルのｎ番目の項であり、Ｆ（０）は、一番目の項であり、
Ｉ（ｊ）は、行のｊ番目の画素に対する目標電流であり、一番の画素は、ｊ＝０であることを特徴とする、請求項４記載の方法。
【請求項１０】
以下の式、
【数３】
が成り立ち、
Ｎは、前記行の画素の全数であることを特徴とする、請求項９記載の方法。
【請求項１１】
調整のために使用される前記行導電体の電圧への前記画素輝度特性の依存を表わす値は、参照テーブルに保存されることを特徴とする、請求項３乃至１０記載の方法。
【請求項１２】
前記参照テーブルは、電流値の範囲の値を保存することを特徴とする、請求項１１記載の方法。
【請求項１３】
前記参照テーブルの値は、モデル化されるべき時間に亘る画素輝度特性の変化を可能とするよう時間とともに更新されることを特徴とする、請求項１１又は１２記載の方法。
【請求項１４】
前記参照テーブルの更新は、表示部の画素補償モジュールの特性の解析に基づいて実行されることを特徴とする、請求項１３記載の方法。
【請求項１５】
順に画素の夫々の行をアドレス指定するステップを有する、行及び列に配置された電流アドレス指定型発光表示素子のアクティブマトリクス配列を駆動する方法において、
画素の夫々の行に対して、
請求項１乃至１４のうちいずれか一項記載の方法を用いて前記行の夫々の画素に対して画素駆動信号を決定するステップと、
前記画素の行に対する画素プログラミング相の間に表示部の列に前記画素駆動信号を入力するステップとを有することを特徴とする方法。
【請求項１６】
行及び列で配置された電流アドレス指定型発光表示素子のアクティブマトリクス配列を有する表示装置において、
複数の画素により行導電体から引き出された電流から得られる夫々の画素における夫々の行導電体の電圧と、前記画素における行導電体の電圧への画素輝度特性の依存とを考慮するように前記目標画素駆動電流を変更するための補償回路を有し、
該補償回路は、
行の画素により引き出された電流と前記画素の位置での行導電体の電圧との間の関係を表わす前記目標画素駆動電流にアルゴリズムを適用するための手段と、
前記行導電体の電圧への前記画素輝度特性の依存を表わす値を用いて結果として得られる値を調整するための手段とを有することを特徴とする装置。
【請求項１７】
前記アルゴリズムを適用するための手段は、以下の式、
【数４】
で表わされる行列Mの反転により画素の行に対して前記目標画素駆動電流のベクトルの乗算に対応する値を導き出し、
前記行列Mの行及び列の数が、前記行の画素の数に等しいことを特徴とする、請求項１６記載の装置。
【請求項１８】
夫々の画素は、駆動トランジスタを用いて入力電圧を電流に変換する電流源回路を有し、
前記調整するための手段は、前記駆動トランジスタの電圧‐電流特性及び前記発光表示素子の電圧‐電流特性から導き出される項を有する値を用いることを特徴とする、請求項１６又は１７記載の装置。
【請求項１９】
夫々の画素の前記駆動トランジスタ及び前記発光表示素子は、前記行導電体と共通ラインとの間で直列に置かれていることを特徴とする、請求項１８記載の装置。
【請求項２０】
電圧の調整は、前記駆動トランジスタのドレイン‐ソース間電圧対ドレイン‐ソース間電流特性から導き出される項を有する値を使用することを特徴とする、請求項１９記載の装置。
【請求項２１】
前記調整するための手段は、前記行導電体の抵抗から導き出される項を更に有する値を使用することを特徴とする、請求項１８乃至２０のうちいずれか一項記載の装置。
【請求項２２】
前記調整するための手段は、値（１−α）Ｒλ／（１＋λ／μ）を使用し、
Ｒは、隣接する画素間の行導電体の抵抗であり、
λは、前記駆動トランジスタの電流対電圧の傾きであり、
μは、前記表示素子の電流対電圧曲線の傾きであり、
αは、表示中に画素により引き出された電流に対する画素プログラミング相の間に前記画素により引き出された電流の割合であることを特徴とする、請求項２１記載の装置。
【請求項２３】
前記アルゴリズムを適用するための手段は、以下の式、
【数５】
で表わされる再帰動作により値を導き出し、
Ｆ（ｎ）は、前記行列Ｍの反転により画素の行に対して前記目標画素駆動電流のベクトルを乗じることにより得られたベクトルのｎ番目の項であり、Ｆ（０）は、一番目の項であり、
Ｉ（ｊ）は、行のｊ番目の画素に対する目標電流であり、一番の画素は、ｊ＝０であることを特徴とする、請求項１７記載の装置。
【請求項２４】
以下の式、
【数６】
が成り立ち、
Ｎは、前記行の画素の全数であることを特徴とする、請求項２３記載の装置。
【請求項２５】
前記調整するための手段は、参照テーブルを有することを特徴とする、請求項１６乃至２４のうちいずれか一項記載の装置。
【請求項２６】
少なくとも一つの画素補償モジュールを更に有し、
該画素補償モジュールの特性の解析に基づいてモデル化されるべき時間に亘る画素輝度特性の変化を可能とるよう前記参照テーブルの値を更新するための手段を更に有することを特徴とする、請求項２５記載の装置。
【請求項２７】
夫々の行及び列導電体を有する行及び列に配置された電流アドレス指定型発光表示素子のアクティブマトリクス配列を有する表示装置に対して目標画素駆動電流を変更するための補償回路において、
行の画素により引き出された電流と前記画素の位置での前記行導電体の電圧との間の関係を表わす前記目標画素駆動電流にアルゴリズムを適用するための手段と、
前記行導電体の電圧への画素輝度特性の依存を表わす値を用いて結果として得られる値を調整するための手段とを有し、
該調整は、複数の画素により前記行導電体から引き出された電流から得られる夫々の画素における夫々の行導電体の電圧と、前記画素における行導電体の電圧への前記画素輝度特性の依存とを考慮に入れることを特徴とする補償回路。
【請求項２８】
アルゴリズムを適用するための手段は、以下の式、
【数７】
で表わされる行列Mの反転により画素の行に対して前記目標画素駆動電流のベクトルの乗算に対応する値を導き出し、
前記行列Mの行及び列の数が、前記行の画素の数に等しいことを特徴とする、請求項２７記載の装置。
【請求項２９】
前記調整するための手段は、参照テーブルを有することを特徴とする、請求項２７又は２８記載の装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公表番号】特表２００７−５２０７３０（Ｐ２００７−５２０７３０Ａ）
【公表日】平成１９年７月２６日（２００７．７．２６）
【国際特許分類】
【出願番号】特願２００６−５１６５７１（Ｐ２００６−５１６５７１）
【出願日】平成１６年６月１８日（２００４．６．１８）
【国際出願番号】ＰＣＴ／ＩＢ２００４／００２０５７
【国際公開番号】ＷＯ２００４／１１４２７３
【国際公開日】平成１６年１２月２９日（２００４．１２．２９）
【出願人】（５９００００２４８）コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【Ｆターム（参考）】
【公表日】平成１９年７月２６日（２００７．７．２６）
【国際特許分類】
【出願日】平成１６年６月１８日（２００４．６．１８）
【国際出願番号】ＰＣＴ／ＩＢ２００４／００２０５７
【国際公開番号】ＷＯ２００４／１１４２７３
【国際公開日】平成１６年１２月２９日（２００４．１２．２９）
【出願人】（５９００００２４８）コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【Ｆターム（参考）】
[ Back to top ]