積層型電子部品の製造方法
【課題】低コストで信頼性の高い積層型電子部品の製造方法を提供する。
【解決手段】
本発明の積層型電子部品の製造方法は、Ｆｅ、Ｚｎ、Ｃｕ、及びＮｉを含むフェライトからなる複数の磁性体層２と、複数の磁性体層２の間に配置される内部電極３と、を備える積層体を用意する工程と、積層体を１００℃／分以上の昇温速度で焼成する工程と、を備えることを特徴とする。
【解決手段】
本発明の積層型電子部品の製造方法は、Ｆｅ、Ｚｎ、Ｃｕ、及びＮｉを含むフェライトからなる複数の磁性体層２と、複数の磁性体層２の間に配置される内部電極３と、を備える積層体を用意する工程と、積層体を１００℃／分以上の昇温速度で焼成する工程と、を備えることを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型電子部品の製造方法に関するものである。より詳しくは、複数の磁性体層と内部電極とを備える、積層インダクタ等の積層型電子部品の製造方法に関するものである。
【背景技術】
【０００２】
従来から、複数の磁性体層と内部電極とを備える、積層インダクタ等の積層型電子部品が知られている。この積層型電子部品の一般的な製造方法としては、以下の通りである。最初に、磁性体層となるべきセラミックグリーンシートの表面に、内部電極となるべき導体パターンを形成する。次に、導体パターンが形成されたセラミックグリーンシートを複数積層した後、所定の圧力を加えて圧着し、積層体を形成する。次に、積層体を焼成してセラミック素子（焼結体）を形成する。そして、セラミック素子の表面に外部電極を形成する。
【０００３】
この積層型電子部品の製造方法では、焼成時の磁性体層と内部電極との線膨張係数の違いから、積層体の内部に応力が発生し、インピーダンス（Ｚ）等の磁気特性が低下するという課題がある。そのため、焼成時に発生する応力を低減する必要がある。
【０００４】
この課題を解決する技術として、例えば特許文献１では、焼結体に対して温度差が１２０℃以上となる熱衝撃処理を１回以上施すと共に、熱衝撃処理における昇温速度及び降温速度を２０℃／分以下に設定した製造方法が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−１５４６１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載の製造方法では、焼成後に熱衝撃処理工程を新たに設ける必要があるため、コストがかかる。また、コスト削減のため、短時間で熱衝撃処理を行おうとすると、熱衝撃処理時にクラックが入り、積層型電子部品の信頼性が低下するおそれがある。
【０００７】
本発明はかかる課題に鑑みてなされたものであって、低コストで信頼性の高い積層型電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る積層型電子部品の製造方法は、Ｆｅ、Ｚｎ、Ｃｕ、及びＮｉを含むフェライトからなる複数の磁性体層と、複数の磁性体層の間に配置される内部電極と、を備える積層体を用意する工程と、積層体を１００℃／分以上の昇温速度で焼成する工程と、を備えることを特徴とする。
【０００９】
また、本発明に係る積層型電子部品の製造方法では、昇温速度が２０００℃／分以下であることが好ましい。
【発明の効果】
【００１０】
本発明では、積層体を１００℃／分以上の昇温速度で焼成するため、磁性体層中の空孔が小さくなり、積層体の内部に発生する応力が小さくなる。そのため、応力による磁気特性の低下を抑えることができる。
【００１１】
また、本発明では、一般的な昇温速度の焼成条件に比べて焼成時間が短縮される。また、応力を緩和する熱衝撃を付加する工程が不要であるので、製造コストの一層の削減が可能である。さらに、熱衝撃処理に比べてクラックが入るおそれが少ないため、信頼性の高い積層型電子部品を提供することが可能である。
【図面の簡単な説明】
【００１２】
【図１】積層型電子部品の断面図である。
【図２】セラミック素子の分解斜視図である。
【図３】本発明に係る積層型電子部品の製造方法を示す断面図である。
【図４】本発明に係る積層型電子部品の製造方法を示し、図３の続きを示す断面図である。
【発明を実施するための形態】
【００１３】
以下において、本発明を実施するための形態について説明する。
【００１４】
（第１の実施形態）
最初に、積層型電子部品について説明する。図１は、積層型電子部品の断面図である。この積層型電子部品１は、セラミック素子１３と、外部電極４、５と、を備えている。
【００１５】
セラミック素子１３は、複数の磁性体層２と、複数の磁性体層２の間に配置される内部電極３と、を備えている。なお、図１の内部電極３は理解のため模式的に図示しており、後で図示する図２と一致していない部分がある。
【００１６】
磁性体層２は、Ｆｅ、Ｚｎ、Ｃｕ、及びＮｉを含むフェライトからなる。磁性体層２中のＦｅ、Ｚｎ、Ｃｕ、及びＮｉの含有量は、特に限定されるものではないが、Ｆｅ2Ｏ3換算で４０~４９．５ｍｏｌ％、ＺｎＯ換算で５〜３５ｍｏｌ％、ＣｕＯ換算で４〜１２ｍｏｌ％、ＮｉＯ換算で残部となるように配合されることが好ましい。
【００１７】
Ｆｅ2Ｏ3は４０ｍｏｌ％以上で透磁率が十分に高い範囲となる。また、４９．５ｍｏｌ％以下でより緻密な焼結体が得られる。ＺｎＯは５ｍｏｌ％以上で透磁率が十分に高い範囲となる。また、３５ｍｏｌ％以下でキュリー点がより向上する。ＣｕＯは４ｍｏｌ％以上でより緻密な焼結体が得られる。また、１２ｍｏｌ％以下で焼成後に異相として残るＣｕＯの量が少なくなる。
【００１８】
また、内部電極３は螺旋状コイル１１を形成している。内部電極３の材質の例としては、Ａｇが挙げられる。内部電極３が主成分としてＡｇを含む場合には、焼成条件の調整により、磁性体層２と内部電極３を同時に焼成することが可能である。
【００１９】
外部電極４、５は、セラミック素子３の両端面に形成されている。また、外部電極４，５は、螺旋状コイル１１の両端部と電気的に接続されている。外部電極４、５の材質の例としては、Ａｇが挙げられる。
【００２０】
図２はセラミック素子１３の分解斜視図である。図２から分かるように、内部電極３ｄ〜３ｉは螺旋状コイルを構成している。また、内部電極３ｄの一部である引出部９ｄと、内部電極３ｉの一部である引出部９ｉは、それぞれセラミック素子１３の端面に引き出されるように形成されている。
【００２１】
また、ビアホール電極８ｄ〜８ｈは内部電極３ｄ〜３ｉの間に配置されており、内部電極３ｄ〜３ｉを互いに電気的に接続している。
【００２２】
次に、上記の積層型電子部品の製造方法について、図３〜図４を参照しながら説明する。
【００２３】
最初に、セラミック素原料として、Ｆｅ2Ｏ3、ＺｎＯ、ＣｕＯ、及びＮｉＯを用意する。そして、所定の組成比となるように、これらのセラミック素原料を秤量する。
【００２４】
次に、秤量物を、純水とＰＳＺ（部分安定化ジルコニア）ボール等の玉石と共にポットミルに入れて、十分に混合及び粉砕を行う。その後に混合物を乾燥させる。そして、６００〜８００℃の温度で一定時間仮焼する。
【００２５】
次に、仮焼物を、ポリビニルブチラール系等の有機バインダ、エタノールやトルエン等の有機溶剤、及びＰＳＺボールと共に再びポットミルに入れて、十分に混合して、セラミックスラリーを作製する。
【００２６】
次に、図３（Ａ）のように、ドクターブレード法等を使用して、セラミックスラリーをシート状に成形して、所定の膜厚のセラミックグリーンシート６を形成する。そして、図示していないが、セラミックグリーンシートの所定箇所にビアホールを形成する。
【００２７】
次に、図３（Ｂ）のように、セラミックグリーンシート６上に導体パターン７を形成する。最初に、Ａｇを主成分とした導電性ペーストを用意する。そして、導電性ペーストをセラミックグリーンシート６の表面にスクリーン印刷して、導体パターン７を形成する。また、ビアホールに導電性ペーストを充填して、ビアホール電極（図示せず）を形成する。
【００２８】
次に、図３（Ｃ）のように、複数のセラミックグリーンシートを積層して、積層体１２を形成する。このとき、積層により、セラミックグリーンシートが磁性体層２になり、導体パターンが内部電極３になる。
【００２９】
次に、図４（Ｄ）のように、積層体を焼成して、セラミック素子１３を形成する。本発明では、１００℃／分以上の昇温速度で焼成する。そのため、従来の焼成条件に比べて、磁性体層２の結晶粒子の粒径が小さくなる。その結果、磁性体層２中の空孔も小さくなり、セラミック素子１３の内部に発生する応力が小さくなる。そのため、応力による磁気特性の低下を抑えることができる。
【００３０】
また、セラミック素子１３の内部の応力が小さいため、例えば、積層型電子部品の作製後に、基板へ実装する時に熱衝撃が付加されても、磁気特性が変動しにくい利点を有する。
【００３１】
また、本発明では、一般的な昇温速度の焼成条件に比べて、焼成時間が短縮される。また、先行技術のように、応力を緩和する熱衝撃を付加する工程が不要であるので、製造コストの一層の削減が可能である。さらに、熱衝撃を付加する工程を新たに設ける場合には、焼成時にクラックが入るおそれがあるが、本発明に係る製造方法では、クラックが入るおそれが少ない。そのため、信頼性の高い積層型電子部品を提供することが可能である。
【００３２】
次に、図４（Ｅ）のように、セラミック素子１３の端面に、外部電極４、５を形成する。外部電極４、５は、例えば導電性ペーストを塗布し、乾燥させた後、７５０℃〜８００℃で焼き付けて形成される。外部電極４、５の表面に、さらにＮｉとＳｎのめっき膜を設けてもよい。この場合には、実装時のはんだへの濡れ性が向上する。
【００３３】
次に、本発明の実験例を具体的に説明する。
【００３４】
［実験例１］
最初に、セラミック素原料として、Ｆｅ2Ｏ3、ＺｎＯ、ＣｕＯ、及びＮｉＯを用意した。そして、Ｆｅ2Ｏ3：４９．０ｍｏｌ％、ＺｎＯ：２９．０ｍｏｌ％、ＣｕＯ：８ｍｏｌ％，及びＮｉＯ：１４．０ｍｏｌ％となるように、セラミック素原料を秤量した。
【００３５】
次に、秤量物を純水及びＰＳＺボールと共にボールミルに入れて、８時間、混合及び粉砕を行った。その後、粉砕物をスプレー乾燥した後、６５０℃の温度で仮焼した。
【００３６】
次に、仮焼物を乾式粉砕した。その後、有機バインダ、分散剤、純水、及びＰＳＺボールと共に、再びボールミルに入れて、混合及び粉砕を行った。その後、リップコーター法を用いて、厚み１５μｍとなるようにシート状に成形した。その後、これを５０ｍｍ×５０ｍｍの大きさに打ち抜き、セラミックグリーンシートを作製した。
【００３７】
次に、レーザ加工機を用いて、セラミックグリーンシートの所定位置にビアホールを形成した。その後、Ａｇ粉末と樹脂と有機溶剤とを含んだ導電性ペーストを、セラミックグリーンシートの表面にスクリーン印刷した。同時に、導電性ペーストをビアホールに充填した。これにより所定の導体パターン及びビアホール電極を形成した。
【００３８】
次に、導体パターンの形成されたセラミックグリーンシートを積層した後、これらを導体パターンの形成されていないセラミックグリーンシートで挟み、６０℃、１００ＭＰａの条件下で圧着し、圧着ブロックを作製した。そして、この圧着ブロックを所定の大きさに切断し、積層体を作製した。
【００３９】
次に、この積層体を大気雰囲気で十分に脱脂した後、表１に示した昇温速度で焼成して、セラミック素子を作製した。焼成の最高温度は８５０〜９００℃とし、最高速度の保持時間は２０分間とした。なお、本実験例では、昇温速度と降温速度は同じ速度とした。
【００４０】
次に、Ａｇ粉末とガラスフリットと樹脂と有機溶剤とを含んだ導電性ペーストを用意した。そして、この導電性ペーストをセラミック素子の端面に塗布して乾燥した。その後、７５０℃で焼き付けて外部電極を形成して、条件１〜８の試料を作製した。試料の寸法は、長さ：１．６ｍｍ、幅：０．８ｍｍ、厚み：０．８ｍｍであり、コイルのターン数は９．５ターンとした。
【００４１】
このようにして作製した各試料について、インピーダンスアナライザ（アジレント・テクノロジー社製、ＨＰ４２９１Ａ）を使用し、インピーダンスを測定した。インピーダンスは、１Ｖで１ｋＨｚ〜１ＭＨｚまで周波数を変化させて、インピーダンス特性を測定し、インピーダンスが最大となる値を初期値とした。
【００４２】
次に、熱衝撃試験として、液体窒素を用いて試料を−１５０℃で５分間冷却した後、すぐに１３５℃のオーブンに入れ、６０分間保持した。その後、オーブンから試料を取り出し、室温で３０分間放置した後、同じようにインピーダンス特性を測定し、インピーダンスが最大となる値を求めた。そして、初期値からの変化量の比を増加率として求めた。表１に、昇温速度と、熱衝撃試験前後のインピーダンスの増加率を示す。なお、＊は本発明の範囲外である。
【００４３】
【表１】
【００４４】
@0001
表１をみると、昇温速度が５℃／分である条件１では、熱衝撃後のインピーダンスの増加率が１３３％であり、変動が大きい。一方、昇温速度が大きくなるほどインピーダンスの増加率が小さくなる。そして、昇温速度を１００℃／分以上とすると、インピーダンスの増加率が３０％以下となり、応力による磁気特性の低下が抑えられていることが分かる。
【符号の説明】
【００４５】
１ 積層型電子部品
２ 磁性体層
３ 内部電極
４、５ 外部電極
６ セラミックグリーンシート
７ 導体パターン
８ ビアホール電極
９ 引出部
１１ 螺旋状コイル
１２ 積層体
１３ セラミック素子
【技術分野】
【０００１】
本発明は、積層型電子部品の製造方法に関するものである。より詳しくは、複数の磁性体層と内部電極とを備える、積層インダクタ等の積層型電子部品の製造方法に関するものである。
【背景技術】
【０００２】
従来から、複数の磁性体層と内部電極とを備える、積層インダクタ等の積層型電子部品が知られている。この積層型電子部品の一般的な製造方法としては、以下の通りである。最初に、磁性体層となるべきセラミックグリーンシートの表面に、内部電極となるべき導体パターンを形成する。次に、導体パターンが形成されたセラミックグリーンシートを複数積層した後、所定の圧力を加えて圧着し、積層体を形成する。次に、積層体を焼成してセラミック素子（焼結体）を形成する。そして、セラミック素子の表面に外部電極を形成する。
【０００３】
この積層型電子部品の製造方法では、焼成時の磁性体層と内部電極との線膨張係数の違いから、積層体の内部に応力が発生し、インピーダンス（Ｚ）等の磁気特性が低下するという課題がある。そのため、焼成時に発生する応力を低減する必要がある。
【０００４】
この課題を解決する技術として、例えば特許文献１では、焼結体に対して温度差が１２０℃以上となる熱衝撃処理を１回以上施すと共に、熱衝撃処理における昇温速度及び降温速度を２０℃／分以下に設定した製造方法が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−１５４６１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載の製造方法では、焼成後に熱衝撃処理工程を新たに設ける必要があるため、コストがかかる。また、コスト削減のため、短時間で熱衝撃処理を行おうとすると、熱衝撃処理時にクラックが入り、積層型電子部品の信頼性が低下するおそれがある。
【０００７】
本発明はかかる課題に鑑みてなされたものであって、低コストで信頼性の高い積層型電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る積層型電子部品の製造方法は、Ｆｅ、Ｚｎ、Ｃｕ、及びＮｉを含むフェライトからなる複数の磁性体層と、複数の磁性体層の間に配置される内部電極と、を備える積層体を用意する工程と、積層体を１００℃／分以上の昇温速度で焼成する工程と、を備えることを特徴とする。
【０００９】
また、本発明に係る積層型電子部品の製造方法では、昇温速度が２０００℃／分以下であることが好ましい。
【発明の効果】
【００１０】
本発明では、積層体を１００℃／分以上の昇温速度で焼成するため、磁性体層中の空孔が小さくなり、積層体の内部に発生する応力が小さくなる。そのため、応力による磁気特性の低下を抑えることができる。
【００１１】
また、本発明では、一般的な昇温速度の焼成条件に比べて焼成時間が短縮される。また、応力を緩和する熱衝撃を付加する工程が不要であるので、製造コストの一層の削減が可能である。さらに、熱衝撃処理に比べてクラックが入るおそれが少ないため、信頼性の高い積層型電子部品を提供することが可能である。
【図面の簡単な説明】
【００１２】
【図１】積層型電子部品の断面図である。
【図２】セラミック素子の分解斜視図である。
【図３】本発明に係る積層型電子部品の製造方法を示す断面図である。
【図４】本発明に係る積層型電子部品の製造方法を示し、図３の続きを示す断面図である。
【発明を実施するための形態】
【００１３】
以下において、本発明を実施するための形態について説明する。
【００１４】
（第１の実施形態）
最初に、積層型電子部品について説明する。図１は、積層型電子部品の断面図である。この積層型電子部品１は、セラミック素子１３と、外部電極４、５と、を備えている。
【００１５】
セラミック素子１３は、複数の磁性体層２と、複数の磁性体層２の間に配置される内部電極３と、を備えている。なお、図１の内部電極３は理解のため模式的に図示しており、後で図示する図２と一致していない部分がある。
【００１６】
磁性体層２は、Ｆｅ、Ｚｎ、Ｃｕ、及びＮｉを含むフェライトからなる。磁性体層２中のＦｅ、Ｚｎ、Ｃｕ、及びＮｉの含有量は、特に限定されるものではないが、Ｆｅ2Ｏ3換算で４０~４９．５ｍｏｌ％、ＺｎＯ換算で５〜３５ｍｏｌ％、ＣｕＯ換算で４〜１２ｍｏｌ％、ＮｉＯ換算で残部となるように配合されることが好ましい。
【００１７】
Ｆｅ2Ｏ3は４０ｍｏｌ％以上で透磁率が十分に高い範囲となる。また、４９．５ｍｏｌ％以下でより緻密な焼結体が得られる。ＺｎＯは５ｍｏｌ％以上で透磁率が十分に高い範囲となる。また、３５ｍｏｌ％以下でキュリー点がより向上する。ＣｕＯは４ｍｏｌ％以上でより緻密な焼結体が得られる。また、１２ｍｏｌ％以下で焼成後に異相として残るＣｕＯの量が少なくなる。
【００１８】
また、内部電極３は螺旋状コイル１１を形成している。内部電極３の材質の例としては、Ａｇが挙げられる。内部電極３が主成分としてＡｇを含む場合には、焼成条件の調整により、磁性体層２と内部電極３を同時に焼成することが可能である。
【００１９】
外部電極４、５は、セラミック素子３の両端面に形成されている。また、外部電極４，５は、螺旋状コイル１１の両端部と電気的に接続されている。外部電極４、５の材質の例としては、Ａｇが挙げられる。
【００２０】
図２はセラミック素子１３の分解斜視図である。図２から分かるように、内部電極３ｄ〜３ｉは螺旋状コイルを構成している。また、内部電極３ｄの一部である引出部９ｄと、内部電極３ｉの一部である引出部９ｉは、それぞれセラミック素子１３の端面に引き出されるように形成されている。
【００２１】
また、ビアホール電極８ｄ〜８ｈは内部電極３ｄ〜３ｉの間に配置されており、内部電極３ｄ〜３ｉを互いに電気的に接続している。
【００２２】
次に、上記の積層型電子部品の製造方法について、図３〜図４を参照しながら説明する。
【００２３】
最初に、セラミック素原料として、Ｆｅ2Ｏ3、ＺｎＯ、ＣｕＯ、及びＮｉＯを用意する。そして、所定の組成比となるように、これらのセラミック素原料を秤量する。
【００２４】
次に、秤量物を、純水とＰＳＺ（部分安定化ジルコニア）ボール等の玉石と共にポットミルに入れて、十分に混合及び粉砕を行う。その後に混合物を乾燥させる。そして、６００〜８００℃の温度で一定時間仮焼する。
【００２５】
次に、仮焼物を、ポリビニルブチラール系等の有機バインダ、エタノールやトルエン等の有機溶剤、及びＰＳＺボールと共に再びポットミルに入れて、十分に混合して、セラミックスラリーを作製する。
【００２６】
次に、図３（Ａ）のように、ドクターブレード法等を使用して、セラミックスラリーをシート状に成形して、所定の膜厚のセラミックグリーンシート６を形成する。そして、図示していないが、セラミックグリーンシートの所定箇所にビアホールを形成する。
【００２７】
次に、図３（Ｂ）のように、セラミックグリーンシート６上に導体パターン７を形成する。最初に、Ａｇを主成分とした導電性ペーストを用意する。そして、導電性ペーストをセラミックグリーンシート６の表面にスクリーン印刷して、導体パターン７を形成する。また、ビアホールに導電性ペーストを充填して、ビアホール電極（図示せず）を形成する。
【００２８】
次に、図３（Ｃ）のように、複数のセラミックグリーンシートを積層して、積層体１２を形成する。このとき、積層により、セラミックグリーンシートが磁性体層２になり、導体パターンが内部電極３になる。
【００２９】
次に、図４（Ｄ）のように、積層体を焼成して、セラミック素子１３を形成する。本発明では、１００℃／分以上の昇温速度で焼成する。そのため、従来の焼成条件に比べて、磁性体層２の結晶粒子の粒径が小さくなる。その結果、磁性体層２中の空孔も小さくなり、セラミック素子１３の内部に発生する応力が小さくなる。そのため、応力による磁気特性の低下を抑えることができる。
【００３０】
また、セラミック素子１３の内部の応力が小さいため、例えば、積層型電子部品の作製後に、基板へ実装する時に熱衝撃が付加されても、磁気特性が変動しにくい利点を有する。
【００３１】
また、本発明では、一般的な昇温速度の焼成条件に比べて、焼成時間が短縮される。また、先行技術のように、応力を緩和する熱衝撃を付加する工程が不要であるので、製造コストの一層の削減が可能である。さらに、熱衝撃を付加する工程を新たに設ける場合には、焼成時にクラックが入るおそれがあるが、本発明に係る製造方法では、クラックが入るおそれが少ない。そのため、信頼性の高い積層型電子部品を提供することが可能である。
【００３２】
次に、図４（Ｅ）のように、セラミック素子１３の端面に、外部電極４、５を形成する。外部電極４、５は、例えば導電性ペーストを塗布し、乾燥させた後、７５０℃〜８００℃で焼き付けて形成される。外部電極４、５の表面に、さらにＮｉとＳｎのめっき膜を設けてもよい。この場合には、実装時のはんだへの濡れ性が向上する。
【００３３】
次に、本発明の実験例を具体的に説明する。
【００３４】
［実験例１］
最初に、セラミック素原料として、Ｆｅ2Ｏ3、ＺｎＯ、ＣｕＯ、及びＮｉＯを用意した。そして、Ｆｅ2Ｏ3：４９．０ｍｏｌ％、ＺｎＯ：２９．０ｍｏｌ％、ＣｕＯ：８ｍｏｌ％，及びＮｉＯ：１４．０ｍｏｌ％となるように、セラミック素原料を秤量した。
【００３５】
次に、秤量物を純水及びＰＳＺボールと共にボールミルに入れて、８時間、混合及び粉砕を行った。その後、粉砕物をスプレー乾燥した後、６５０℃の温度で仮焼した。
【００３６】
次に、仮焼物を乾式粉砕した。その後、有機バインダ、分散剤、純水、及びＰＳＺボールと共に、再びボールミルに入れて、混合及び粉砕を行った。その後、リップコーター法を用いて、厚み１５μｍとなるようにシート状に成形した。その後、これを５０ｍｍ×５０ｍｍの大きさに打ち抜き、セラミックグリーンシートを作製した。
【００３７】
次に、レーザ加工機を用いて、セラミックグリーンシートの所定位置にビアホールを形成した。その後、Ａｇ粉末と樹脂と有機溶剤とを含んだ導電性ペーストを、セラミックグリーンシートの表面にスクリーン印刷した。同時に、導電性ペーストをビアホールに充填した。これにより所定の導体パターン及びビアホール電極を形成した。
【００３８】
次に、導体パターンの形成されたセラミックグリーンシートを積層した後、これらを導体パターンの形成されていないセラミックグリーンシートで挟み、６０℃、１００ＭＰａの条件下で圧着し、圧着ブロックを作製した。そして、この圧着ブロックを所定の大きさに切断し、積層体を作製した。
【００３９】
次に、この積層体を大気雰囲気で十分に脱脂した後、表１に示した昇温速度で焼成して、セラミック素子を作製した。焼成の最高温度は８５０〜９００℃とし、最高速度の保持時間は２０分間とした。なお、本実験例では、昇温速度と降温速度は同じ速度とした。
【００４０】
次に、Ａｇ粉末とガラスフリットと樹脂と有機溶剤とを含んだ導電性ペーストを用意した。そして、この導電性ペーストをセラミック素子の端面に塗布して乾燥した。その後、７５０℃で焼き付けて外部電極を形成して、条件１〜８の試料を作製した。試料の寸法は、長さ：１．６ｍｍ、幅：０．８ｍｍ、厚み：０．８ｍｍであり、コイルのターン数は９．５ターンとした。
【００４１】
このようにして作製した各試料について、インピーダンスアナライザ（アジレント・テクノロジー社製、ＨＰ４２９１Ａ）を使用し、インピーダンスを測定した。インピーダンスは、１Ｖで１ｋＨｚ〜１ＭＨｚまで周波数を変化させて、インピーダンス特性を測定し、インピーダンスが最大となる値を初期値とした。
【００４２】
次に、熱衝撃試験として、液体窒素を用いて試料を−１５０℃で５分間冷却した後、すぐに１３５℃のオーブンに入れ、６０分間保持した。その後、オーブンから試料を取り出し、室温で３０分間放置した後、同じようにインピーダンス特性を測定し、インピーダンスが最大となる値を求めた。そして、初期値からの変化量の比を増加率として求めた。表１に、昇温速度と、熱衝撃試験前後のインピーダンスの増加率を示す。なお、＊は本発明の範囲外である。
【００４３】
【表１】
【００４４】
@0001
表１をみると、昇温速度が５℃／分である条件１では、熱衝撃後のインピーダンスの増加率が１３３％であり、変動が大きい。一方、昇温速度が大きくなるほどインピーダンスの増加率が小さくなる。そして、昇温速度を１００℃／分以上とすると、インピーダンスの増加率が３０％以下となり、応力による磁気特性の低下が抑えられていることが分かる。
【符号の説明】
【００４５】
１ 積層型電子部品
２ 磁性体層
３ 内部電極
４、５ 外部電極
６ セラミックグリーンシート
７ 導体パターン
８ ビアホール電極
９ 引出部
１１ 螺旋状コイル
１２ 積層体
１３ セラミック素子
【特許請求の範囲】
【請求項１】
Ｆｅ、Ｚｎ、Ｃｕ、及びＮｉを含むフェライトからなる複数の磁性体層と、前記複数の磁性体層の間に配置される内部電極と、を備える積層体を用意する工程と、
前記積層体を１００℃／分以上の昇温速度で焼成する工程と、
を備えることを特徴とする積層型電子部品の製造方法。
【請求項２】
前記昇温速度が２０００℃／分以下であることを特徴とする請求項１記載の積層型電子部品の製造方法。
【請求項１】
Ｆｅ、Ｚｎ、Ｃｕ、及びＮｉを含むフェライトからなる複数の磁性体層と、前記複数の磁性体層の間に配置される内部電極と、を備える積層体を用意する工程と、
前記積層体を１００℃／分以上の昇温速度で焼成する工程と、
を備えることを特徴とする積層型電子部品の製造方法。
【請求項２】
前記昇温速度が２０００℃／分以下であることを特徴とする請求項１記載の積層型電子部品の製造方法。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１２−２３１０２０（Ｐ２０１２−２３１０２０Ａ）
【公開日】平成２４年１１月２２日（２０１２．１１．２２）
【国際特許分類】
【出願番号】特願２０１１−９８４１４（Ｐ２０１１−９８４１４）
【出願日】平成２３年４月２６日（２０１１．４．２６）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
【公開日】平成２４年１１月２２日（２０１２．１１．２２）
【国際特許分類】
【出願日】平成２３年４月２６日（２０１１．４．２６）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
[ Back to top ]