薄膜チップインダクタの製造方法
【目的】 短い時間で薄膜チップインダクタを製造すること。
【構成】 まず、絶縁基板（１）の主面上に複数個のインダクタ導体層（４，８）を所定間隔で薄膜技術により形成する。絶縁基板（１）の裏面にダミー基板（１３）を張り付けた状態で、複数個のインダクタ導体層の端面の電極となる前記絶縁基板部分にスリット（１４）加工を施す。スリット加工を施した部分にメッキ層（１５）を形成する。複数個のインダクタ導体層が個々のインダクタ導体層に分離されるように、絶縁基板を切断して、複数個のチップインダクタを得る。リフトオフ法によって各チップインダクタのメッキ層から不要部分を取り除いて下地電極（１６）を形成する。各チップインダクタの下地電極上に上地電極（１７）を形成する。各チップインダクタの上地電極上に薄膜チップインダクタの電極（１８）を形成する。
【構成】 まず、絶縁基板（１）の主面上に複数個のインダクタ導体層（４，８）を所定間隔で薄膜技術により形成する。絶縁基板（１）の裏面にダミー基板（１３）を張り付けた状態で、複数個のインダクタ導体層の端面の電極となる前記絶縁基板部分にスリット（１４）加工を施す。スリット加工を施した部分にメッキ層（１５）を形成する。複数個のインダクタ導体層が個々のインダクタ導体層に分離されるように、絶縁基板を切断して、複数個のチップインダクタを得る。リフトオフ法によって各チップインダクタのメッキ層から不要部分を取り除いて下地電極（１６）を形成する。各チップインダクタの下地電極上に上地電極（１７）を形成する。各チップインダクタの上地電極上に薄膜チップインダクタの電極（１８）を形成する。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、薄膜チップインダクタの製造方法に関するものである。
【０００２】
【従来の技術】従来、薄膜チップインダクタを次のようにして製造していた。先ず、シリコン基板、セラミック基板、Ａｌ2 Ｏ3 基板等の絶縁基板上にスパイラル状のインダクタ導体層及び電極取り出し用パットを薄膜技術により形成する。次に、インダクタ導体層が形成された絶縁基板をチップ状に切断して、複数個のインダクタ導体層チップを得る。これら複数個のインダクタ導体層をリードフレームに整列させて搭載する。リードフレームの搭載部と電極取り出し用パットに半田付けあるいはスポット溶接等を施してインダクタチップを得る。最後に、このインダクタチップを樹脂封止して端子成形することにより、薄膜チップインダクタを製造していた。
【０００３】
【発明が解決しようとする課題】近年、電子部品の開発動向は、小型化に向かっている。上述した従来の薄膜チップインダクタの製造方法では、絶縁基板上に作成されたインダクタ導体層チップを個々に分離し、リードフレーム搭載時に分離した複数個のインダクタ導体層チップを整列させるという工程（以下、この工程を整列工程と呼ぶ）を経ている。しかしながら、この整列工程では、複数個のインダクタ導体層チップをリードフレーム上に整列させるのに非常に時間がかかってしまう。さらに、個々のインダクタ導体層チップは小さい（例えば、１．５ｍｍ×１．０ｍｍ〜１．０ｍｍ×０．５ｍｍ）ので、取扱いが困難で、作業効率が悪くなってしまう。すなわち、この整列工程は全体の製造工程における製造時間の中で、非常に長い時間を占めるという欠点がある。
【０００４】したがって、本発明の課題は、製造時間を短縮できる、薄膜チップインダクタの製造方法を提供することにある。
【０００５】
【課題を解決するための手段】上記課題を解決するために、本発明による薄膜チップインダクタの製造方法は、絶縁基板の主面上に複数個のインダクタ導体層を所定間隔で薄膜技術により形成し、絶縁基板の裏面にダミー基板を張り付けた状態で、複数個のインダクタ導体層の端面の電極となる絶縁基板部分にスリット加工を施し、このスリット加工を施した部分にメッキ層を形成し、複数個のインダクタ導体層が個々のインダクタ導体層に分離されるように、絶縁基板を切断して、複数個のチップインダクタを得、リフトオフ法によって各チップインダクタのメッキ層から不要部分を取り除いて下地電極を形成し、各チップインダクタの下地電極上に上地電極を形成する工程を含むことを特徴とする。
【０００６】
【実施例】次に、本発明について図面を参照して詳細に説明する。
【０００７】図１および図２を参照して、本発明の一実施例による薄膜チップインダクタの製造方法について説明する。本実施例では、１つの基板上で一度に１０個の薄膜チップインダクタを製造する場合について説明する。
【０００８】図１（ａ）に示すように、まず、矩形の絶縁基板１を用意する。絶縁基板１としては、シリコン基板、セラミック基板、Ａｌ2 Ｏ3 基板を使用できる。絶縁基板１は主面１ａとこの主面１ａに対向する裏面１ｂとをもつ。
【０００９】図１（ｂ）に示すように、絶縁基板１の主面１ａ上に蒸着により第１の金属蒸着膜２を形成する。本実施例では、第１の金属蒸着膜２の金属材料としてアルミニウム（Ａｌ）を使用している。
【００１０】図１（ｃ）に示すように、第１の金属蒸着膜２をホトエッチングすることにより、奥行き方向に延在する３枚の第１の電極形成用パット３と、１０個のスパイラルパターン４（図面で２個のみを図示する）を形成する。１０個のスパイラルパターン４はそれぞれ１０個の薄膜チップインダクタを構成する。詳細に述べると、３枚の第１の電極形成用パット３は、図面の左側、中央部、および右側にそれぞれ配置されている。一方、１０個のスパイラルパターン４は、左側および右側にそれぞれ５個づつ配置されている。左側の５個のスパイラルパターン４は左側の第１の電極形成用パット３と中央部の第１の電極形成用パット３との間に配置されている。左側の５個のスパイラルパターン４は中央部の第１の電極形成用パット３に接続されているが、左側の第１の電極形成用パット３には接続されていない。右側の５個のスパイラルパターン４は右側の第１の電極形成用パット３と中央部の第１の電極形成用パット３との間に配置されている。右側の５個のスパイラルパターン４は右側の第１の電極形成用パット３に接続されているが、中央部の第１の電極形成用パット３には接続されていない。
【００１１】図１（ｄ）に示すように、１０個のスパイラルパターン４上および３枚の第１の電極形成用パット３上に第１の絶縁膜５を形成する。本実施例では、第１の絶縁膜５としてスパッタＳｉＯ2 膜を使用しているが、他の絶縁膜を使用しても良い。
【００１２】図１（ｅ）に示すように、第１の絶縁膜５をホトエッチングして、１０個のスパイラルパターン４をそれぞれ覆うように、１０枚の島状の絶縁層６を形成する。このとき、１０枚の絶縁層６の各々の中心部には、スパイラルパターン４に達するコンタクト孔６ａが形成される。
【００１３】図１（ｆ）に示すように、蒸着により、１０枚の絶縁層６上及び３枚の第１の電極形成用パット３上に第２の金属蒸着膜７を形成する。このとき、コンタクト孔６ａは第２の金属蒸着膜７で埋められる。本実施例では、この第２の金属蒸着膜７の金属材料として第１の金属蒸着膜２と同様にアルミニウム（Ａｌ）を使用している。
【００１４】図１（ｇ）に示すように、第２の金属蒸着膜７をホトエッチングすることにより、１０本の内部電極取り出し用パターン８（図面では２本のみ図示する）と３枚の第２の電極形成用パット９とを形成する。詳細に説明すると、３枚の第２の電極形成用パット９は、図面の左側、中央部、および右側に配置され、それぞれ、３枚の第１の電極形成用パット３上に形成されている。１０本の内部電極取り出し用パターン８は、それぞれ、コンタクト孔６ａを介して１０個のスパイラルパターン４に接続された状態で、１０枚の絶縁層６上に形成されている。左側の５枚の絶縁層６上に形成された５本の内部電極取り出し用パターン８は左側の第２の電極形成用パット９に接続されている。右側の５枚の絶縁層６上に形成された５本の内部電極取り出し用パターン８は中央部の第２の電極形成用パット９に接続されている。
【００１５】図１（ｈ）に示すように、スパッタリングにより、３枚の第２の電極形成用パット９上と、１０本の内部電極取り出し用パターン８が形成された１０枚の絶縁層６上とに第２の絶縁膜１０を形成する。本実施例では、第２の絶縁膜１０として第１の絶縁膜５と同様にＳｉＯ2 膜を使用しているが、他の絶縁膜を使用しても良い。
【００１６】図１（ｉ）に示すように、第２の絶縁膜１０をホトエッチングして、１０本の内部電極取り出し用パターンが形成された１０枚の絶縁層６をそれぞれ覆うように、１０枚の表面保護膜１１を形成する。
【００１７】図１（ｊ）に示すように、スパッタリングおよびホトエッチングにより、１０枚の表面保護膜１１上、第２の電極形成用パット９、及び絶縁基板１の裏面１ｂ上に奥行き方向に延在する８枚のレジスト膜パターン１２を形成する。詳細に説明すると、絶縁基板１の主面１ａ側において、４枚のレジスト膜パターン１２が、それぞれ、主面左側端部、左側の５枚の表面保護膜１１の部分、右側の５枚の表面保護膜１１の部分、および主面右側端部を覆っている。一方、絶縁基板１の裏面１ｂにおいて、４枚のレジスト膜パターン１２が、それぞれ、主面左側端部と対向する裏面左側端部、左側の５枚の表面保護膜１１の部分と対向する箇所、右側の５枚の表面保護膜１１の部分と対向する箇所、および主面右側端部と対向する裏面左側端部を覆っている。このように、絶縁基板１上には、８枚のレジスト膜パターン１２によって、４つの領域、すなわち、左側端部領域、左側の５個のインダクタ素子を含む領域、右側の５個のインダクタ素子を含む領域、および右側端部領域が分割して形成される。
【００１８】図２（ｋ）に移って、絶縁基板１の裏面１ｂ側に形成された４枚のレジスト膜パターン１２にダミー基板１３を張り付ける。このとき、４枚のレジスト膜パターン１２が形成されていない部分に、絶縁基板１とダミー基板１３とが互いに離間した３本の中空部分１２ａが形成される。３本の中空部分１２ａは、図２（ｋ）に示されるように、それぞれ、左側、中央部、および右側に形成される。左側の中空部分１２ａは、左側端部領域と左側の５個のインダクタ素子を含む領域との間に形成されている。中央部の中空部分１２ａは、左側の５個のインダクタ素子を含む領域と右側の５個のインダクタ素子を含む領域との間に形成されている。右側の中空部分１２ａは、右側の５個のインダクタ素子を含む領域と右側端部領域との間に形成されている。尚、ダミー基板１３のサイズは絶縁基板１より若干大きい。
【００１９】図２（ｌ）に加えて図３をも参照して、上述のようにして作成された１０個のインダクタ素子を含む絶縁基板１を、図２（ｌ）において奥行き方向（図３のＢ−Ｂ´線）に沿って左側、中央部、および右側の３箇所で、幅ｄでフルカットすることにより、３本のスリット（ダイシング溝）１４を形成する。詳細に説明すると、左側のスリット１４は左側の中空部分１２ａを通ってその下部のダミー基板１３の表面部分を削り、左側端部領域と左側の５個のインダクタ素子を含む領域とを機械的（物理的）に分離する。中央部のスリット１４は中央部の中空部分１２ａを通ってその下部のダミー基板１３の表面部分を削り、左側の５個のインダクタ素子を含む領域と右側の５個のインダクタ素子を含む領域とを機械的（物理的）に分離する。右側のスリット１４は右側の中空部分１２ａを通ってその下部のダミー基板１３の表面部分を削り、右側の５個のインダクタ素子を含む領域と右側端部領域とを機械的（物理的）に分離する。
【００２０】図２（ｍ）に示すように、４つの領域に分離された絶縁基板１に、無電解メッキにより銅メッキ層１５を形成する。
【００２１】図２（ｎ）に加えて図４をも参照して、左側の５個のインダクタ素子を含む領域および右側の５個のインダクタ素子を含む領域を、個々のインダクタ素子領域に機械的（物理的）に分離するように、図４のＣ−Ｃ´線に沿って絶縁基板１を幅ｅでフルカットする。これにより、６本のダイシング溝２０が形成される。その後、図２（ｎ）に示されるように、ダミー基板１３を剥がして、１０個のインダクタチップ１９（但し、図２（ｎ）では２個のインダクタチップ１９のみ図示する）を得る。
【００２２】図２（ｏ）に示すように、各インダクタチップ１９からレジスト膜パターン１２をリフトオフすることにより、銅メッキ層１５の不要部分を取り除く。これにより残った銅メッキ層１５が外部電極形成用下地電極層１６として各インダクタチップ１９に形成される。すなわち、外部電極形成用下地電極層１６はインダクタチップ１９の両端部に断面コ字型に２つ形成される。換言すれば、各外部電極形成用下地電極層１６は、第２の電極形成用パット９を覆う上端部と、絶縁基板１の側壁および電極形成用パット３と第２の電極形成用パット９の端とを覆う中間部と、絶縁基板１の裏面１ｂの端部を覆う下端部とから成る。
【００２３】図２（ｐ）に示すように、各インダクタチップ１９の外部電極形成用下地電極層１６上にバレルメッキ（電界）により銅メッキ層１７を形成する。銅メッキ層１７も外部電極形成用下地電極層１６と同様に断面コ字型をしており、外部電極形成用下地電極層１６の上端部、中間部、および下端部をそれぞれ覆う上端部、中間部、および下端部から成る。銅メッキ層１７は外部電極形成用上地電極層として働く。
【００２４】図２（ｑ）に示すように、銅メッキ層１７上にバレルメッキ（電界）により半田メッキ１８を施す。この半田メッキ層１８は薄膜チップインダクダの電極として使用される。
【００２５】図５に上述のようにして製造された薄膜チップインダクタ２２の外形を示す。図５において、（ａ）は平面図、（ｂ）は正面図、（ｃ）は右側面図である。また、図６に絶縁層６および表面保護層１１を除いた状態の薄膜チップインダクタ２２のスパイラルパターン２１を示す。図６において、（ａ）は平面図、（ｂ）は正面断面図、（ｃ）は右側面図である。スパイラルパターン２１はスパイラルパターン４と内部電極取り出し用パターン８とから成る。
【００２６】本発明は上述した実施例に限定せず、本発明の要旨を逸脱しない範囲で種々の変更が可能である。たとえば、スパイラルパターンに使用する導体材料としては、Ａｌの他に銅などの他の金属を使用しても良い。また、スパイラルパターンを形成する方法としては、蒸着の他にスパッタリングを使用しても良い。さらに、外部電極形成は、厚みが充分であれば１回のメッキでも良い。また、外部電極を構成する材料としては、必要に応じて銅の他に、クロム、金、ニッケル等を使用しても良い。
【００２７】
【発明の効果】以上説明したように本発明は、絶縁基板上にインダクタ導体層を薄膜技術により形成し、このインダクタ導体の端面の電極となる部分にスリット加工を施し、スリット部にメッキ層を形成し、このあとチップ状に切断し、リフトオフ法によって下地電極を形成し、上地電極を形成しているので、従来のような整列工程を省くことができ、製造時間を短縮できるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施例による薄膜チップインダクタの製造工程の前半部を示す断面図である。
【図２】図１に引き続く、薄膜チップインダクタの製造工程の後半部を示す断面図である。
【図３】絶縁基板を左右それぞれ５個のインダクタ素子を含む領域に分離するように切断する方法を示す断面図および平面図である。
【図４】絶縁基板を個々のインダクタ素子領域に分離するように切断する方法を示す平面図である。
【図５】本発明の製造方法によって製造された薄膜チップインダクタの外形を示す図で、（ａ）は平面図、（ｂ）は正面図、（ｃ）は右側面図である。
【図６】絶縁層および表面保護層を除いた場合の、薄膜チップインダクタのスパイラルパターンを示す図で、（ａ）は平面図、（ｂ）は正面断面図、（ｃ）は右側面図である。
【符号の説明】
１ 絶縁基板
２ 金属蒸着膜
３ 電極形成用パット
４ スパイラルパターン
５ 絶縁膜（ＳｉＯ2 膜）
６ 絶縁層
７ 金属蒸着膜
８ 内部電極取り出し用パターン
９ 電極形成用パット
１０ 絶縁膜（ＳｉＯ2 膜）
１１ 表面保護膜
１２ レジスト膜パターン
１３ ダミー基板
１４ ダイシング溝（スリット）
１５ 銅メッキ層
１６ 外部電極形成用下地電極層
１７ 銅メッキ層（上地電極層）
１８ 半田メッキ層
１９ インダクタチップ
２０ ダイシング溝
２１ スパイラルパターン
２２ 薄膜チップインダクタ
【０００１】
【産業上の利用分野】本発明は、薄膜チップインダクタの製造方法に関するものである。
【０００２】
【従来の技術】従来、薄膜チップインダクタを次のようにして製造していた。先ず、シリコン基板、セラミック基板、Ａｌ2 Ｏ3 基板等の絶縁基板上にスパイラル状のインダクタ導体層及び電極取り出し用パットを薄膜技術により形成する。次に、インダクタ導体層が形成された絶縁基板をチップ状に切断して、複数個のインダクタ導体層チップを得る。これら複数個のインダクタ導体層をリードフレームに整列させて搭載する。リードフレームの搭載部と電極取り出し用パットに半田付けあるいはスポット溶接等を施してインダクタチップを得る。最後に、このインダクタチップを樹脂封止して端子成形することにより、薄膜チップインダクタを製造していた。
【０００３】
【発明が解決しようとする課題】近年、電子部品の開発動向は、小型化に向かっている。上述した従来の薄膜チップインダクタの製造方法では、絶縁基板上に作成されたインダクタ導体層チップを個々に分離し、リードフレーム搭載時に分離した複数個のインダクタ導体層チップを整列させるという工程（以下、この工程を整列工程と呼ぶ）を経ている。しかしながら、この整列工程では、複数個のインダクタ導体層チップをリードフレーム上に整列させるのに非常に時間がかかってしまう。さらに、個々のインダクタ導体層チップは小さい（例えば、１．５ｍｍ×１．０ｍｍ〜１．０ｍｍ×０．５ｍｍ）ので、取扱いが困難で、作業効率が悪くなってしまう。すなわち、この整列工程は全体の製造工程における製造時間の中で、非常に長い時間を占めるという欠点がある。
【０００４】したがって、本発明の課題は、製造時間を短縮できる、薄膜チップインダクタの製造方法を提供することにある。
【０００５】
【課題を解決するための手段】上記課題を解決するために、本発明による薄膜チップインダクタの製造方法は、絶縁基板の主面上に複数個のインダクタ導体層を所定間隔で薄膜技術により形成し、絶縁基板の裏面にダミー基板を張り付けた状態で、複数個のインダクタ導体層の端面の電極となる絶縁基板部分にスリット加工を施し、このスリット加工を施した部分にメッキ層を形成し、複数個のインダクタ導体層が個々のインダクタ導体層に分離されるように、絶縁基板を切断して、複数個のチップインダクタを得、リフトオフ法によって各チップインダクタのメッキ層から不要部分を取り除いて下地電極を形成し、各チップインダクタの下地電極上に上地電極を形成する工程を含むことを特徴とする。
【０００６】
【実施例】次に、本発明について図面を参照して詳細に説明する。
【０００７】図１および図２を参照して、本発明の一実施例による薄膜チップインダクタの製造方法について説明する。本実施例では、１つの基板上で一度に１０個の薄膜チップインダクタを製造する場合について説明する。
【０００８】図１（ａ）に示すように、まず、矩形の絶縁基板１を用意する。絶縁基板１としては、シリコン基板、セラミック基板、Ａｌ2 Ｏ3 基板を使用できる。絶縁基板１は主面１ａとこの主面１ａに対向する裏面１ｂとをもつ。
【０００９】図１（ｂ）に示すように、絶縁基板１の主面１ａ上に蒸着により第１の金属蒸着膜２を形成する。本実施例では、第１の金属蒸着膜２の金属材料としてアルミニウム（Ａｌ）を使用している。
【００１０】図１（ｃ）に示すように、第１の金属蒸着膜２をホトエッチングすることにより、奥行き方向に延在する３枚の第１の電極形成用パット３と、１０個のスパイラルパターン４（図面で２個のみを図示する）を形成する。１０個のスパイラルパターン４はそれぞれ１０個の薄膜チップインダクタを構成する。詳細に述べると、３枚の第１の電極形成用パット３は、図面の左側、中央部、および右側にそれぞれ配置されている。一方、１０個のスパイラルパターン４は、左側および右側にそれぞれ５個づつ配置されている。左側の５個のスパイラルパターン４は左側の第１の電極形成用パット３と中央部の第１の電極形成用パット３との間に配置されている。左側の５個のスパイラルパターン４は中央部の第１の電極形成用パット３に接続されているが、左側の第１の電極形成用パット３には接続されていない。右側の５個のスパイラルパターン４は右側の第１の電極形成用パット３と中央部の第１の電極形成用パット３との間に配置されている。右側の５個のスパイラルパターン４は右側の第１の電極形成用パット３に接続されているが、中央部の第１の電極形成用パット３には接続されていない。
【００１１】図１（ｄ）に示すように、１０個のスパイラルパターン４上および３枚の第１の電極形成用パット３上に第１の絶縁膜５を形成する。本実施例では、第１の絶縁膜５としてスパッタＳｉＯ2 膜を使用しているが、他の絶縁膜を使用しても良い。
【００１２】図１（ｅ）に示すように、第１の絶縁膜５をホトエッチングして、１０個のスパイラルパターン４をそれぞれ覆うように、１０枚の島状の絶縁層６を形成する。このとき、１０枚の絶縁層６の各々の中心部には、スパイラルパターン４に達するコンタクト孔６ａが形成される。
【００１３】図１（ｆ）に示すように、蒸着により、１０枚の絶縁層６上及び３枚の第１の電極形成用パット３上に第２の金属蒸着膜７を形成する。このとき、コンタクト孔６ａは第２の金属蒸着膜７で埋められる。本実施例では、この第２の金属蒸着膜７の金属材料として第１の金属蒸着膜２と同様にアルミニウム（Ａｌ）を使用している。
【００１４】図１（ｇ）に示すように、第２の金属蒸着膜７をホトエッチングすることにより、１０本の内部電極取り出し用パターン８（図面では２本のみ図示する）と３枚の第２の電極形成用パット９とを形成する。詳細に説明すると、３枚の第２の電極形成用パット９は、図面の左側、中央部、および右側に配置され、それぞれ、３枚の第１の電極形成用パット３上に形成されている。１０本の内部電極取り出し用パターン８は、それぞれ、コンタクト孔６ａを介して１０個のスパイラルパターン４に接続された状態で、１０枚の絶縁層６上に形成されている。左側の５枚の絶縁層６上に形成された５本の内部電極取り出し用パターン８は左側の第２の電極形成用パット９に接続されている。右側の５枚の絶縁層６上に形成された５本の内部電極取り出し用パターン８は中央部の第２の電極形成用パット９に接続されている。
【００１５】図１（ｈ）に示すように、スパッタリングにより、３枚の第２の電極形成用パット９上と、１０本の内部電極取り出し用パターン８が形成された１０枚の絶縁層６上とに第２の絶縁膜１０を形成する。本実施例では、第２の絶縁膜１０として第１の絶縁膜５と同様にＳｉＯ2 膜を使用しているが、他の絶縁膜を使用しても良い。
【００１６】図１（ｉ）に示すように、第２の絶縁膜１０をホトエッチングして、１０本の内部電極取り出し用パターンが形成された１０枚の絶縁層６をそれぞれ覆うように、１０枚の表面保護膜１１を形成する。
【００１７】図１（ｊ）に示すように、スパッタリングおよびホトエッチングにより、１０枚の表面保護膜１１上、第２の電極形成用パット９、及び絶縁基板１の裏面１ｂ上に奥行き方向に延在する８枚のレジスト膜パターン１２を形成する。詳細に説明すると、絶縁基板１の主面１ａ側において、４枚のレジスト膜パターン１２が、それぞれ、主面左側端部、左側の５枚の表面保護膜１１の部分、右側の５枚の表面保護膜１１の部分、および主面右側端部を覆っている。一方、絶縁基板１の裏面１ｂにおいて、４枚のレジスト膜パターン１２が、それぞれ、主面左側端部と対向する裏面左側端部、左側の５枚の表面保護膜１１の部分と対向する箇所、右側の５枚の表面保護膜１１の部分と対向する箇所、および主面右側端部と対向する裏面左側端部を覆っている。このように、絶縁基板１上には、８枚のレジスト膜パターン１２によって、４つの領域、すなわち、左側端部領域、左側の５個のインダクタ素子を含む領域、右側の５個のインダクタ素子を含む領域、および右側端部領域が分割して形成される。
【００１８】図２（ｋ）に移って、絶縁基板１の裏面１ｂ側に形成された４枚のレジスト膜パターン１２にダミー基板１３を張り付ける。このとき、４枚のレジスト膜パターン１２が形成されていない部分に、絶縁基板１とダミー基板１３とが互いに離間した３本の中空部分１２ａが形成される。３本の中空部分１２ａは、図２（ｋ）に示されるように、それぞれ、左側、中央部、および右側に形成される。左側の中空部分１２ａは、左側端部領域と左側の５個のインダクタ素子を含む領域との間に形成されている。中央部の中空部分１２ａは、左側の５個のインダクタ素子を含む領域と右側の５個のインダクタ素子を含む領域との間に形成されている。右側の中空部分１２ａは、右側の５個のインダクタ素子を含む領域と右側端部領域との間に形成されている。尚、ダミー基板１３のサイズは絶縁基板１より若干大きい。
【００１９】図２（ｌ）に加えて図３をも参照して、上述のようにして作成された１０個のインダクタ素子を含む絶縁基板１を、図２（ｌ）において奥行き方向（図３のＢ−Ｂ´線）に沿って左側、中央部、および右側の３箇所で、幅ｄでフルカットすることにより、３本のスリット（ダイシング溝）１４を形成する。詳細に説明すると、左側のスリット１４は左側の中空部分１２ａを通ってその下部のダミー基板１３の表面部分を削り、左側端部領域と左側の５個のインダクタ素子を含む領域とを機械的（物理的）に分離する。中央部のスリット１４は中央部の中空部分１２ａを通ってその下部のダミー基板１３の表面部分を削り、左側の５個のインダクタ素子を含む領域と右側の５個のインダクタ素子を含む領域とを機械的（物理的）に分離する。右側のスリット１４は右側の中空部分１２ａを通ってその下部のダミー基板１３の表面部分を削り、右側の５個のインダクタ素子を含む領域と右側端部領域とを機械的（物理的）に分離する。
【００２０】図２（ｍ）に示すように、４つの領域に分離された絶縁基板１に、無電解メッキにより銅メッキ層１５を形成する。
【００２１】図２（ｎ）に加えて図４をも参照して、左側の５個のインダクタ素子を含む領域および右側の５個のインダクタ素子を含む領域を、個々のインダクタ素子領域に機械的（物理的）に分離するように、図４のＣ−Ｃ´線に沿って絶縁基板１を幅ｅでフルカットする。これにより、６本のダイシング溝２０が形成される。その後、図２（ｎ）に示されるように、ダミー基板１３を剥がして、１０個のインダクタチップ１９（但し、図２（ｎ）では２個のインダクタチップ１９のみ図示する）を得る。
【００２２】図２（ｏ）に示すように、各インダクタチップ１９からレジスト膜パターン１２をリフトオフすることにより、銅メッキ層１５の不要部分を取り除く。これにより残った銅メッキ層１５が外部電極形成用下地電極層１６として各インダクタチップ１９に形成される。すなわち、外部電極形成用下地電極層１６はインダクタチップ１９の両端部に断面コ字型に２つ形成される。換言すれば、各外部電極形成用下地電極層１６は、第２の電極形成用パット９を覆う上端部と、絶縁基板１の側壁および電極形成用パット３と第２の電極形成用パット９の端とを覆う中間部と、絶縁基板１の裏面１ｂの端部を覆う下端部とから成る。
【００２３】図２（ｐ）に示すように、各インダクタチップ１９の外部電極形成用下地電極層１６上にバレルメッキ（電界）により銅メッキ層１７を形成する。銅メッキ層１７も外部電極形成用下地電極層１６と同様に断面コ字型をしており、外部電極形成用下地電極層１６の上端部、中間部、および下端部をそれぞれ覆う上端部、中間部、および下端部から成る。銅メッキ層１７は外部電極形成用上地電極層として働く。
【００２４】図２（ｑ）に示すように、銅メッキ層１７上にバレルメッキ（電界）により半田メッキ１８を施す。この半田メッキ層１８は薄膜チップインダクダの電極として使用される。
【００２５】図５に上述のようにして製造された薄膜チップインダクタ２２の外形を示す。図５において、（ａ）は平面図、（ｂ）は正面図、（ｃ）は右側面図である。また、図６に絶縁層６および表面保護層１１を除いた状態の薄膜チップインダクタ２２のスパイラルパターン２１を示す。図６において、（ａ）は平面図、（ｂ）は正面断面図、（ｃ）は右側面図である。スパイラルパターン２１はスパイラルパターン４と内部電極取り出し用パターン８とから成る。
【００２６】本発明は上述した実施例に限定せず、本発明の要旨を逸脱しない範囲で種々の変更が可能である。たとえば、スパイラルパターンに使用する導体材料としては、Ａｌの他に銅などの他の金属を使用しても良い。また、スパイラルパターンを形成する方法としては、蒸着の他にスパッタリングを使用しても良い。さらに、外部電極形成は、厚みが充分であれば１回のメッキでも良い。また、外部電極を構成する材料としては、必要に応じて銅の他に、クロム、金、ニッケル等を使用しても良い。
【００２７】
【発明の効果】以上説明したように本発明は、絶縁基板上にインダクタ導体層を薄膜技術により形成し、このインダクタ導体の端面の電極となる部分にスリット加工を施し、スリット部にメッキ層を形成し、このあとチップ状に切断し、リフトオフ法によって下地電極を形成し、上地電極を形成しているので、従来のような整列工程を省くことができ、製造時間を短縮できるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施例による薄膜チップインダクタの製造工程の前半部を示す断面図である。
【図２】図１に引き続く、薄膜チップインダクタの製造工程の後半部を示す断面図である。
【図３】絶縁基板を左右それぞれ５個のインダクタ素子を含む領域に分離するように切断する方法を示す断面図および平面図である。
【図４】絶縁基板を個々のインダクタ素子領域に分離するように切断する方法を示す平面図である。
【図５】本発明の製造方法によって製造された薄膜チップインダクタの外形を示す図で、（ａ）は平面図、（ｂ）は正面図、（ｃ）は右側面図である。
【図６】絶縁層および表面保護層を除いた場合の、薄膜チップインダクタのスパイラルパターンを示す図で、（ａ）は平面図、（ｂ）は正面断面図、（ｃ）は右側面図である。
【符号の説明】
１ 絶縁基板
２ 金属蒸着膜
３ 電極形成用パット
４ スパイラルパターン
５ 絶縁膜（ＳｉＯ2 膜）
６ 絶縁層
７ 金属蒸着膜
８ 内部電極取り出し用パターン
９ 電極形成用パット
１０ 絶縁膜（ＳｉＯ2 膜）
１１ 表面保護膜
１２ レジスト膜パターン
１３ ダミー基板
１４ ダイシング溝（スリット）
１５ 銅メッキ層
１６ 外部電極形成用下地電極層
１７ 銅メッキ層（上地電極層）
１８ 半田メッキ層
１９ インダクタチップ
２０ ダイシング溝
２１ スパイラルパターン
２２ 薄膜チップインダクタ
【特許請求の範囲】
【請求項１】 絶縁基板の主面上に複数個のインダクタ導体層を所定間隔で薄膜技術により形成し、前記絶縁基板の裏面にダミー基板を張り付けた状態で、前記複数個のインダクタ導体層の端面の電極となる前記絶縁基板部分にスリット加工を施し、該スリット加工を施した部分にメッキ層を形成し、前記複数個のインダクタ導体層が個々のインダクタ導体層に分離されるように、前記絶縁基板を切断して、複数個のチップインダクタを得、リフトオフ法によって各チップインダクタの前記メッキ層から不要部分を取り除いて下地電極を形成し、各チップインダクタの前記下地電極上に上地電極を形成する工程を含むことを特徴とする薄膜チップインダクタの製造方法。
【請求項２】 さらに、各チップインダクタの前記上地電極上に薄膜チップインダクタの電極を形成する工程を含むことを特徴とする、請求項１記載の薄膜チップインダクタの製造方法。
【請求項３】 前記絶縁基板がシリコン基板である、請求項１記載の薄膜チップインダクタの製造方法。
【請求項４】 前記絶縁基板がセラミック基板である、請求項１記載の薄膜チップインダクタの製造方法。
【請求項５】 前記絶縁基板がＡｌ2 Ｏ3 基板である、請求項１記載の薄膜チップインダクタの製造方法。
【請求項６】 前記インダクタ導体層がスパイラルの形状をしている、請求項１記載の薄膜チップインダクタの製造方法。
【請求項７】 前記メッキ層が無電界メッキにより形成されている、請求項１記載の薄膜チップインダクタの製造方法。
【請求項８】 前記上地電極が電界メッキにより形成されている、請求項１記載の薄膜チップインダクタの製造方法。
【請求項１】 絶縁基板の主面上に複数個のインダクタ導体層を所定間隔で薄膜技術により形成し、前記絶縁基板の裏面にダミー基板を張り付けた状態で、前記複数個のインダクタ導体層の端面の電極となる前記絶縁基板部分にスリット加工を施し、該スリット加工を施した部分にメッキ層を形成し、前記複数個のインダクタ導体層が個々のインダクタ導体層に分離されるように、前記絶縁基板を切断して、複数個のチップインダクタを得、リフトオフ法によって各チップインダクタの前記メッキ層から不要部分を取り除いて下地電極を形成し、各チップインダクタの前記下地電極上に上地電極を形成する工程を含むことを特徴とする薄膜チップインダクタの製造方法。
【請求項２】 さらに、各チップインダクタの前記上地電極上に薄膜チップインダクタの電極を形成する工程を含むことを特徴とする、請求項１記載の薄膜チップインダクタの製造方法。
【請求項３】 前記絶縁基板がシリコン基板である、請求項１記載の薄膜チップインダクタの製造方法。
【請求項４】 前記絶縁基板がセラミック基板である、請求項１記載の薄膜チップインダクタの製造方法。
【請求項５】 前記絶縁基板がＡｌ2 Ｏ3 基板である、請求項１記載の薄膜チップインダクタの製造方法。
【請求項６】 前記インダクタ導体層がスパイラルの形状をしている、請求項１記載の薄膜チップインダクタの製造方法。
【請求項７】 前記メッキ層が無電界メッキにより形成されている、請求項１記載の薄膜チップインダクタの製造方法。
【請求項８】 前記上地電極が電界メッキにより形成されている、請求項１記載の薄膜チップインダクタの製造方法。
【図１】
【図２】
【図５】
【図３】
【図４】
【図６】
【図２】
【図５】
【図３】
【図４】
【図６】
【公開番号】特開平７−２８３０６０
【公開日】平成７年（１９９５）１０月２７日
【国際特許分類】
【出願番号】特願平６−７２１１３
【出願日】平成６年（１９９４）４月１１日
【出願人】（０００１３４２５７）株式会社トーキン (1,832)
【公開日】平成７年（１９９５）１０月２７日
【国際特許分類】
【出願日】平成６年（１９９４）４月１１日
【出願人】（０００１３４２５７）株式会社トーキン (1,832)
[ Back to top ]