表示装置
【課題】 電圧駆動の有機ＥＬ表示装置で有機ＥＬ素子のアノードとカソードがショートすると多大な貫通電流が流れて素子の劣化を速める。
【解決手段】 １対の電極と前記１対の電極に挟まれた発光層とを有する発光素子と、前記発光素子の一方の電極を電圧源に接続するスイッチとを含む画素回路が複数配置され、前記スイッチは前記画素回路に与えられるビデオ信号に応じてオンまたはオフに設定され、前記スイッチがオンのときに前記電圧源の電圧が前記１対の電極間に印加されることにより前記発光素子が発光する表示装置であって、
前記複数配置された画素回路のうちの、前記１対の電極間がショートした前記発光素子を含む画素回路の位置を保存するメモリと、
前記メモリの出力を読み取り、前記ショートした前記発光素子を含む画素回路に、前記ビデオ信号によらず前記スイッチをオフにする信号を与える信号処理部と
を有することを特徴とする表示装置。
【解決手段】 １対の電極と前記１対の電極に挟まれた発光層とを有する発光素子と、前記発光素子の一方の電極を電圧源に接続するスイッチとを含む画素回路が複数配置され、前記スイッチは前記画素回路に与えられるビデオ信号に応じてオンまたはオフに設定され、前記スイッチがオンのときに前記電圧源の電圧が前記１対の電極間に印加されることにより前記発光素子が発光する表示装置であって、
前記複数配置された画素回路のうちの、前記１対の電極間がショートした前記発光素子を含む画素回路の位置を保存するメモリと、
前記メモリの出力を読み取り、前記ショートした前記発光素子を含む画素回路に、前記ビデオ信号によらず前記スイッチをオフにする信号を与える信号処理部と
を有することを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に係り、特に有機ＥＬ素子などの発光素子を用いた表示装置に関する。
【背景技術】
【０００２】
次世代の表示装置として有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子という）を用いた有機ＥＬ表示装置が知られている。有機ＥＬ素子は、陽極と陰極およびその間に挟まれた有機化合物を含む発光層で形成される。陽極と陰極の間に電圧が印加されると、陰極からは電子が、陽極からは正孔（ホール）が発光層に注入され、発光層において電子と正孔が再結合することで発生したエネルギにより発光する。
【０００３】
有機ＥＬ表示装置の駆動方式としては、電流駆動方式と電圧駆動方式とがある。電流駆動方式は、有機ＥＬ素子に流す電流を制御して発光させる方式である。有機ＥＬ素子の輝度は電流にほぼ比例するので、電流のアナログ制御により容易に中間輝度を得ることができる。
【０００４】
一方、電圧駆動方式は、特許文献１に記載されているように、有機ＥＬ素子に印加される電圧を制御して発光または非発光にする方式である。電圧と輝度の関係が非線形であるために中間的な輝度で発光させることが難しいので、発光素子はオンとオフの２状態にして、発光時間または発光面積で階調を表現する。
【０００５】
発光時間による階調表示は、１つの画像を表示するための期間、すなわち１フレーム期間、における発光期間の長さと発光回数によって階調を表現する。１フレーム期間を複数のサブフレームに分割し、サブフレームごとに有機ＥＬ素子の点灯と消灯を制御し、発光時間の総和で階調を表現する。各サブフレームにはそれぞれ異なる一定の発光時間が割り当てられる。各サブフレームに発光時間の重みづけをすることによって、少ないサブフレーム分割数で高い階調度を得ることができる。
【０００６】
有機ＥＬ素子の輝度を調節して中間調を得る方式では、トランジスタの出力電圧または出力電流をアナログ制御する必要がある。閾値ばらつきがあると、有機ＥＬ素子に流れる電流が変動して輝度が不均一になり、なめらかな階調が得られない。
【０００７】
これに対して、発光時間による中間調表示方式では、有機ＥＬ素子はオンまたはオフの２つの状態をとる。有機ＥＬ素子に電圧を与えるトランジスタもオンとオフの２値をとるスイッチとして動作する。このため、トランジスタの閾値電圧にばらつきがあってもその影響を受けない。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平１０−２１４０６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
有機ＥＬ表示装置においては、発光層の一部が欠損するなどして陽極と陰極間がショートすると、発光層に電圧が印加されず、したがって発光しない。電流駆動方式では、ショートした電極間に高々白表示における駆動電流が流れるだけであるが、電圧駆動方式では、電圧源の電圧が電極に直接印加されるので、ショートした箇所に多大な貫通電流が流れる。貫通電流が流れ続けると、ショート部周辺の発光層を構成する有機化合物の劣化が進み表示装置の寿命を縮めることになる。
【００１０】
製造工程におけるショートの発生原因としては、下側の電極のエッジ部で発光層が段切れを起こし、下側の電極が露出することがあげられる。また、下側の電極に異物が付着していると、その部分で発光層が充分な厚さで形成されない。このいずれの場合も、上側の電極を形成したときにショートが発生する。
【００１１】
製造工程途中で発生したショートは、何らかの方法で修復（リペア）することができる。レーザ照射によるリペア法は、表示不良を発生した有機ＥＬ素子にレーザを照射して、薄膜トランジスタの電極と画素電極とを接続するコンタクト部の近傍の電極を切断し、この画素を暗点化するものである。しかし、レーザ照射によるリペアは、高精細化になるにつれ精度が厳しくなること、レーザ照射の際に照射部が加熱されて発光層中の有機化合物に変性が生じること、などの課題がある。
【００１２】
ショート箇所に大きな電流を流してその部分を溶断し、電流が流れないようにする方法もあるが、その場合でも溶断部の周辺で変性が生じやすい。
【００１３】
表示装置として使用している間にショートが発生すると、貫通電流のためにその部分が劣化または破壊されるばかりでなく、電源が故障する原因にもなる。
【００１４】
このように、電圧駆動方式の表示装置において、電極間のショートにより過大な電流が流れることを防ぎ、周辺材料が劣化したり電気回路に障害が発生することのない表示装置が望まれている。
【課題を解決するための手段】
【００１５】
本発明は、１対の電極と前記１対の電極に挟まれた発光層とを有する発光素子と、前記発光素子の一方の電極を電圧源に接続するスイッチとを含む画素回路が複数配置され、前記スイッチは前記画素回路に与えられるビデオ信号に応じてオンまたはオフに設定され、前記スイッチがオンのときに前記電圧源の電圧が前記１対の電極間に印加されることにより前記発光素子が発光する表示装置であって、
前記複数配置された画素回路のうちの、前記１対の電極間がショートした前記発光素子を含む前記画素回路の位置を保存するメモリと、
前記メモリの出力を読み取り、前記ショートした前記発光素子を含む画素回路に、前記ビデオ信号によらず前記スイッチをオフにする信号を与える信号処理部と
を有することを特徴とする。
【発明の効果】
【００１６】
ショートした発光素子を含む画素にビデオ信号によらずオフ信号を与えることにより、スイッチが常にオフになり、発光素子に電源電圧が直接印加されることがなくなるので、貫通電流が流れることが防止できる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施例に係る表示装置の構成を示すブロック図である。
【図２】ショート検出部の詳細構想を示す図である。
【図３】ショート検出の手順を示すフローチャートである。
【図４】検出電圧とショート判定基準を示す図である。
【図５】本発明の第３の実施例に係る表示装置の構成を示すブロック図である。
【図６】リーク電流除去部の詳細構造を示す図である。
【図７】リーク電流除去の手順を示すフローチャートである。
【図８】画素回路を示す図である。
【図９】画素回路の断面図である。
【発明を実施するための形態】
【００１８】
本発明は有機ＥＬ素子を用いた表示装置に限らず、無機ＥＬ素子やＬＥＤなど、１対の電極の間に電流が流れることによって発光する素子を用いたすべての表示装置に適用できる。以下、有機ＥＬ素子も含めてこれらの素子を発光素子と呼ぶ。
【００１９】
電圧駆動方式では、発光素子と電圧源との間にスイッチが配置され、スイッチがオンのとき発光素子の電極間に電圧源の電圧が印加される。スイッチがオフになると発光素子の両電極は開放状態になり、それまで電極間に印加されていた電圧は発光素子の内部を流れる電流によって速やかに減衰する。スイッチのオン・オフは２値の画像データによって制御される。スイッチとしてはトランジスタを用いることが多い。トランジスタのソース端子とドレイン端子が発光素子の一方の電極と電圧源とに接続され、ゲート端子に入る信号によってトランジスタが導通したり非導通になったりする。
【００２０】
両電極がショートしている発光素子は、正常な画素に比べて電極間抵抗が極めて低い。そのため、Ｌレベルのビデオ信号が入り電圧源電圧が印加されると、大きな貫通電流が流れる。本発明は、発光素子がショートした画素に対して常にＨレベルのビデオ信号を与えることにより、その画素のトランジスタを表示画像によらずオフにし、貫通電流が流れないようにするものである。
【００２１】
以下、本発明を実施例によって詳しく説明するが、その前に本発明の表示装置を構成する個々の画素について説明する。
【００２２】
図８は代表的な有機ＥＬ表示装置の画素回路である。画素回路８０１は、トランジスタ８０２、８０３、保持容量８０４、発光素子８０５、信号線８０６、走査線８０７、電圧源８０８、接地線８０９から構成される。
【００２３】
走査線８０７の信号によりトランジスタ８０２がオンになると、信号線８０６に入力されたビデオ信号がトランジスタ８０２を経てトランジスタ８０３のゲートに入力される。
【００２４】
トランジスタ８０３が、発光素子８０５のアノードと電圧源８０８との間にあり、そのオンとオフで発光と非発光がコントロールされるスイッチである。
【００２５】
ビデオ信号はＨ（ｈｉｇｈ）レベルとＬ（ｌｏｗ）レベルからなる２値信号で、Ｈレベルが入力されるとトランジスタ８０３はコンダクタンスの小さいオフの状態になり、発光素子は電源電圧が伝達されず発光しない。Ｌレベルのビデオ信号が入力されると、トランジスタ８０３はコンダクタンスの大きいオンの状態になり、電圧源８０８の電圧の大部分が発光素子に印加されるようになり、発光素子に電流が流れて発光が生じる。図８の画素回路ではＨレベルが黒信号、Ｌレベルが白信号になる。
【００２６】
図９は、画素回路の断面を示す図である。発光素子８０５とトランジスタ８０３のみを示し、他の回路要素は省略してある。
【００２７】
基板９０１に、トランジスタ８０３の活性層９０５、ゲート電極９０６、ドレイン電極９０７、ソース電極９０８が、絶縁層９０２を挟んで形成されている。ドレイン電極９０７とソース電極９０８は、絶縁層９０２に開けたコンタクトホールを介して活性層９０５に接続されている。図９には示されていないが、ドレイン電極９０７は延長されて電圧源８０８になっている。
【００２８】
トランジスタ８０３の全体は平坦化層９０３で覆われ、平坦化層９０３の上に発光素子８０５である有機ＥＬ素子のアノード９０９、発光層９１０、カソード９１１がこの順に積層されている。アノード９０９とトランジスタ８０３のソース電極は、平坦化層９０３に開けたコンタクトホールを介して接続されている。発光素子８０５は、隣の画素の発光素子と隔壁９１２によって分離されている。
【００２９】
図８および図９は１つの画素回路の回路と断面であるが、基板９０１の上には、図８や図９と同じ画素回路がマトリクス状に行と列を成して多数配置されている。カソード９１１は全ての画素にわたって連続して形成されている。
【００３０】
（実施例１）
図１は第１の実施例の表示装置の構成を示すブロック図である。
【００３１】
外部から入力されたビデオ信号Ｖｉｄｅｏは、信号処理部１０６を経て表示部１０１に送られる。以下に説明するように、信号処理部１０６は、外部から送られてきたビデオ信号Ｖｉｄｅｏのうち、ショートしている画素に対応するビデオ信号を常にＨレベルにする。
【００３２】
表示部１０１には、図８の画素回路８０１が複数個マトリクス状に並んでおり、信号処理部１０６から送られてくるビデオ信号が順次各画素に表示される。パネル制御部１０５は、外部から来る水平同期信号ＨＳＹＮＣと垂直同期信号ＶＳＹＮＣに従って、表示部１０１と信号処理部１０６に、マトリクス配置した画素回路のアドレスを指示する信号を出力する。画素回路のアドレスは、その画素回路がマトリクス配置のどの位置にあるかを示すパラメータであって、行と列の番号などで指定される。
【００３３】
ショート検出部１０２は、表示部１０１の各発光素子がショートしているか否かの判定を行う。発光素子がショートしていると判定された画素のアドレスは、メモリコントローラ１０３を経てメモリ１０４に送られ保存される。
【００３４】
図２は、ショート検出部１０２の詳細な構造を示す図である。
【００３５】
画素回路８０１の発光素子は、カソードが共通接続されて、ショート検出部１０２の抵抗２０２に接続される。全発光素子の電流の和が抵抗２０２に流れ、それによって生じる電圧はコンパレータ２０１の一方の入力となる。コンパレータ２０１のもう一方の入力は、固定電源２０３の出力電圧Ｖｒが接続される。コンパレータ２０１の出力はインバータ２０４を経てメモリコントローラ１０３、さらにはメモリ１０４に送られる。
【００３６】
図３はショートの有無の判定手順を示すフローチャートである。
【００３７】
ショートの検出は表示部１０１の画像表示が行われていない期間に行われる。
【００３８】
検出が開始されると、ステップＳ１で、１つの画素に白データ、その他の全画素に黒データが書き込まれる。このデータは、パネル制御部１０５で白データを書く画素のアドレスが作られて、それを受けた信号処理部１０６で生成されて表示部１０１に送られる。ついでステップ２で全画素のカソード電流が抵抗２０２に発生する電圧を検出し、ショートしているか否かが判定される。コンパレータ２０１の出力によって、抵抗２０２に発生する電圧のレベルがショートを示していると判定されたときは、ステップＳ３に移り白データが書き込まれた画素のアドレスがメモリ１０４に保存される。コンパレータ２０１の出力がＬでショートしていないと判定されたときは、ステップＳ３はスキップされる。ついで、ステップＳ４で全画素が検出されたか否かが判定される。まだ全画素の判定が終わっていないときは、パネル制御部１０５が出力する白データの画素のアドレスを１つ進めて、ステップＳ１に戻る。全画素の判定が完了するとショート検出を終了する。
【００３９】
図４はショートがあるときとないときの抵抗２０２の電圧レベルを示す。両電極間がショートしている発光素子に白データを書き込むと、ショートしていない発光素子に流れる電流よりも大きな電流が流れる。黒データを書き込んだ画素の発光素子には微小なリーク電流しか流れないので、それを全画素について総和をとっても白データを書いた画素の電流より小さい。したがって、ショート検出部の抵抗２０２に流れる総和電流は、白データを書いた画素の発光素子に流れる電流と見做してよく、その電流の大きさによってショートしているか否かが判定できる。
【００４０】
総和電流は抵抗２０２によって電圧に変換される。Ｖｓは白データを書き込んだ画素がショートしているときの電圧、Ｖａは白データを書き込んだ画素がショートしていないときの電圧、Ｖｃｏｍは抵抗の他端のコモン電圧である。ＶｓはＶａよりも高いので、その間に判定基準電圧Ｖｒを設定する。
【００４１】
画素がショートしており電圧が基準電圧Ｖｒを超えたときは、コンパレータ２０１がＨ（ｈｉｇｈ）レベルを出力する。
【００４２】
正常画素は抵抗２０２の電圧が基準電圧Ｖｒ以下なので、コンパレータ２０１出力はＬ（ｌｏｗ）レベルとなる。コンパレータ２０１の出力がショートの有無の判定結果となる。コンパレータ２０１出力がＨレベル、したがってインバーと出力がＬレベルのとき、メモリコントローラ１０３は、そのときにパネル制御部が出力している白データが書かれた画素のアドレスをメモリ１０４に送る。
【００４３】
ショート検出が完了すると画像表示モードに戻る。信号処理部１０６は、ビデオ信号Ｖｉｄｅｏをパネル制御部１０５の発するアドレス信号によって順々に表示部に書き込む。その際に、メモリ１０４に保存されているショート画素の位置情報を読み取り、ショート画素以外の画素にはそのままビデオ信号を書き込み、ショート画素には、メモリ１０４に保存されているショート画素の位置情報をもとに黒データを書き込む。これによりショート画素に貫通電流が流れることが防止される。
【００４４】
（実施例２）
製造工程で生じたショートを実施例１と同じショート検出部で出荷前に検査し、ショートしている画素のアドレスをメモリ１０４に保持する。その後ショート検出部１０２は取り外して製品として出荷する。取り外したショート検出部１０２は、別の製品のショート検出に用いることができる。出荷される表示装置は図１からショート検出部１０２を取り除いた構成になり、実施例１に比べて簡略化される。製造工程中に生じたショート画素にはすべて黒データが書き込まれるので、劣化が広がることが防止される。メモリ１０４は出荷検査で書き込まれたのちは読み出しのみが行われるので、読み出し専用メモリを用いることができ、コストを下げることができる。
【００４５】
（実施例３）
図４のＶｌは全画素に黒データを書き込んだときの電圧である。発光素子は黒状態にあるときでもわずかにリーク電流が流れるのでそれによって電圧Ｖｌが発生する。通常この電圧は非常に小さく、白データを書いた画素の電流の検出に影響を与えない。しかし、発光素子のリーク電流が大きいと、図４のＶｌのレベルが高くなるために相対的にＶｓとＶａの差が小さくなって、コンパレータ２０１の判定誤差が大きくなりショートの検出精度が下がる。本実施例では、全画素リーク電流を除去することでショート画素の検出精度を上げる。
【００４６】
図５は本実施例のショート検出部とリーク電流除去部の構成を示すブロック図である。表示部１０１は、ショート検出部１０２に接続されるのに先立ってリーク電流除去部３００に接続され、全画素リーク電流が検出される。
【００４７】
図６は、リーク電流除去部３００の詳細構成を示す図である。図７に本実施例のリーク電流除去とショート検出のフローチャートを示す。
【００４８】
ステップＳ５とステップＳ６では、スイッチＳＷ１がオフ、ＳＷ２がオンになり、表示部１０１はショート検出部１０２から切り離され、リーク電流除去部３００に接続される。
【００４９】
ステップＳ５で全画素に黒データをセットする。全画素のリーク電流が抵抗２０１に流れ、電圧Ｖｌに変換されてコンパレータ３０２に入力される。コンパレータ３０２では、リーク電流による電圧Ｖｌが抵抗２０１のもう一方の端子電圧Ｖｃｏｍと比較される。ＶｌよりＶｃｏｍが大きい場合はコンパレータ出力がＨになり、Ｖ１よりＶｃｏｍが小さい場合はコンパレータ出力がＬになる。Ｄ／Ａ（ディジタル／アナログ）変換器３０３コントローラ及びＤ／Ａ変換器３０４によって、コンパレータ３０２のディジタル出力がアナログ電圧Ｖｄａに変換される。演算増幅器３０５は、正入力端子にＤ／Ａ変換器３０４の出力が接続され、トランジスタ３０６のソース電圧が負入力端子に接続されている。演算増幅器３０５の出力はトランジスタ３０６のゲート電圧となり、抵抗３０７に電流Ｉ‘＝Ｖｄａ／Ｒ２が流れるようにトランジスタ３０６のゲート電圧が調整される。ＶｄａがＶ０より高いときはＩ’によって抵抗２０１に流れる電流が減少する。ＶｄａがＶ０より低くなると元の全画素リーク電流を増やす方向に制御される。Ｖ０はＶｃｏｍより低い電圧に設定されている。上記の動作を繰り返すことにより、リーク電流を除去する。
【００５０】
リーク電流除去終了後、スイッチＳＷ１がオン、ＳＷ２がオフになる。表示部１０１はリーク電流除去部３００から切り離され、ショート検出部１０２に接続される。
【００５１】
以下、ステップＳ１−Ｓ４によって画素ごとのショートの有無が判定される。その手順は実施例１と同じである。
【００５２】
ショート画素の検出が完了すると、画像表示モードに戻る。
【００５３】
本発明のリーク電流除去、ショート画素の検出及びその後のビデオ信号の書き込みは、上記実施例１ないし実施例３の方法に限定されない。
【符号の説明】
【００５４】
１０１ 表示部
１０２ ショート検出部
１０３ メモリコントローラ
１０４ メモリ
１０５ パネル制御部
１０６ 信号処理部
８０１ 画素回路
８０３ スイッチ
８０５ 発光素子
８０８ 電圧源
【技術分野】
【０００１】
本発明は、表示装置に係り、特に有機ＥＬ素子などの発光素子を用いた表示装置に関する。
【背景技術】
【０００２】
次世代の表示装置として有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子という）を用いた有機ＥＬ表示装置が知られている。有機ＥＬ素子は、陽極と陰極およびその間に挟まれた有機化合物を含む発光層で形成される。陽極と陰極の間に電圧が印加されると、陰極からは電子が、陽極からは正孔（ホール）が発光層に注入され、発光層において電子と正孔が再結合することで発生したエネルギにより発光する。
【０００３】
有機ＥＬ表示装置の駆動方式としては、電流駆動方式と電圧駆動方式とがある。電流駆動方式は、有機ＥＬ素子に流す電流を制御して発光させる方式である。有機ＥＬ素子の輝度は電流にほぼ比例するので、電流のアナログ制御により容易に中間輝度を得ることができる。
【０００４】
一方、電圧駆動方式は、特許文献１に記載されているように、有機ＥＬ素子に印加される電圧を制御して発光または非発光にする方式である。電圧と輝度の関係が非線形であるために中間的な輝度で発光させることが難しいので、発光素子はオンとオフの２状態にして、発光時間または発光面積で階調を表現する。
【０００５】
発光時間による階調表示は、１つの画像を表示するための期間、すなわち１フレーム期間、における発光期間の長さと発光回数によって階調を表現する。１フレーム期間を複数のサブフレームに分割し、サブフレームごとに有機ＥＬ素子の点灯と消灯を制御し、発光時間の総和で階調を表現する。各サブフレームにはそれぞれ異なる一定の発光時間が割り当てられる。各サブフレームに発光時間の重みづけをすることによって、少ないサブフレーム分割数で高い階調度を得ることができる。
【０００６】
有機ＥＬ素子の輝度を調節して中間調を得る方式では、トランジスタの出力電圧または出力電流をアナログ制御する必要がある。閾値ばらつきがあると、有機ＥＬ素子に流れる電流が変動して輝度が不均一になり、なめらかな階調が得られない。
【０００７】
これに対して、発光時間による中間調表示方式では、有機ＥＬ素子はオンまたはオフの２つの状態をとる。有機ＥＬ素子に電圧を与えるトランジスタもオンとオフの２値をとるスイッチとして動作する。このため、トランジスタの閾値電圧にばらつきがあってもその影響を受けない。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平１０−２１４０６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
有機ＥＬ表示装置においては、発光層の一部が欠損するなどして陽極と陰極間がショートすると、発光層に電圧が印加されず、したがって発光しない。電流駆動方式では、ショートした電極間に高々白表示における駆動電流が流れるだけであるが、電圧駆動方式では、電圧源の電圧が電極に直接印加されるので、ショートした箇所に多大な貫通電流が流れる。貫通電流が流れ続けると、ショート部周辺の発光層を構成する有機化合物の劣化が進み表示装置の寿命を縮めることになる。
【００１０】
製造工程におけるショートの発生原因としては、下側の電極のエッジ部で発光層が段切れを起こし、下側の電極が露出することがあげられる。また、下側の電極に異物が付着していると、その部分で発光層が充分な厚さで形成されない。このいずれの場合も、上側の電極を形成したときにショートが発生する。
【００１１】
製造工程途中で発生したショートは、何らかの方法で修復（リペア）することができる。レーザ照射によるリペア法は、表示不良を発生した有機ＥＬ素子にレーザを照射して、薄膜トランジスタの電極と画素電極とを接続するコンタクト部の近傍の電極を切断し、この画素を暗点化するものである。しかし、レーザ照射によるリペアは、高精細化になるにつれ精度が厳しくなること、レーザ照射の際に照射部が加熱されて発光層中の有機化合物に変性が生じること、などの課題がある。
【００１２】
ショート箇所に大きな電流を流してその部分を溶断し、電流が流れないようにする方法もあるが、その場合でも溶断部の周辺で変性が生じやすい。
【００１３】
表示装置として使用している間にショートが発生すると、貫通電流のためにその部分が劣化または破壊されるばかりでなく、電源が故障する原因にもなる。
【００１４】
このように、電圧駆動方式の表示装置において、電極間のショートにより過大な電流が流れることを防ぎ、周辺材料が劣化したり電気回路に障害が発生することのない表示装置が望まれている。
【課題を解決するための手段】
【００１５】
本発明は、１対の電極と前記１対の電極に挟まれた発光層とを有する発光素子と、前記発光素子の一方の電極を電圧源に接続するスイッチとを含む画素回路が複数配置され、前記スイッチは前記画素回路に与えられるビデオ信号に応じてオンまたはオフに設定され、前記スイッチがオンのときに前記電圧源の電圧が前記１対の電極間に印加されることにより前記発光素子が発光する表示装置であって、
前記複数配置された画素回路のうちの、前記１対の電極間がショートした前記発光素子を含む前記画素回路の位置を保存するメモリと、
前記メモリの出力を読み取り、前記ショートした前記発光素子を含む画素回路に、前記ビデオ信号によらず前記スイッチをオフにする信号を与える信号処理部と
を有することを特徴とする。
【発明の効果】
【００１６】
ショートした発光素子を含む画素にビデオ信号によらずオフ信号を与えることにより、スイッチが常にオフになり、発光素子に電源電圧が直接印加されることがなくなるので、貫通電流が流れることが防止できる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施例に係る表示装置の構成を示すブロック図である。
【図２】ショート検出部の詳細構想を示す図である。
【図３】ショート検出の手順を示すフローチャートである。
【図４】検出電圧とショート判定基準を示す図である。
【図５】本発明の第３の実施例に係る表示装置の構成を示すブロック図である。
【図６】リーク電流除去部の詳細構造を示す図である。
【図７】リーク電流除去の手順を示すフローチャートである。
【図８】画素回路を示す図である。
【図９】画素回路の断面図である。
【発明を実施するための形態】
【００１８】
本発明は有機ＥＬ素子を用いた表示装置に限らず、無機ＥＬ素子やＬＥＤなど、１対の電極の間に電流が流れることによって発光する素子を用いたすべての表示装置に適用できる。以下、有機ＥＬ素子も含めてこれらの素子を発光素子と呼ぶ。
【００１９】
電圧駆動方式では、発光素子と電圧源との間にスイッチが配置され、スイッチがオンのとき発光素子の電極間に電圧源の電圧が印加される。スイッチがオフになると発光素子の両電極は開放状態になり、それまで電極間に印加されていた電圧は発光素子の内部を流れる電流によって速やかに減衰する。スイッチのオン・オフは２値の画像データによって制御される。スイッチとしてはトランジスタを用いることが多い。トランジスタのソース端子とドレイン端子が発光素子の一方の電極と電圧源とに接続され、ゲート端子に入る信号によってトランジスタが導通したり非導通になったりする。
【００２０】
両電極がショートしている発光素子は、正常な画素に比べて電極間抵抗が極めて低い。そのため、Ｌレベルのビデオ信号が入り電圧源電圧が印加されると、大きな貫通電流が流れる。本発明は、発光素子がショートした画素に対して常にＨレベルのビデオ信号を与えることにより、その画素のトランジスタを表示画像によらずオフにし、貫通電流が流れないようにするものである。
【００２１】
以下、本発明を実施例によって詳しく説明するが、その前に本発明の表示装置を構成する個々の画素について説明する。
【００２２】
図８は代表的な有機ＥＬ表示装置の画素回路である。画素回路８０１は、トランジスタ８０２、８０３、保持容量８０４、発光素子８０５、信号線８０６、走査線８０７、電圧源８０８、接地線８０９から構成される。
【００２３】
走査線８０７の信号によりトランジスタ８０２がオンになると、信号線８０６に入力されたビデオ信号がトランジスタ８０２を経てトランジスタ８０３のゲートに入力される。
【００２４】
トランジスタ８０３が、発光素子８０５のアノードと電圧源８０８との間にあり、そのオンとオフで発光と非発光がコントロールされるスイッチである。
【００２５】
ビデオ信号はＨ（ｈｉｇｈ）レベルとＬ（ｌｏｗ）レベルからなる２値信号で、Ｈレベルが入力されるとトランジスタ８０３はコンダクタンスの小さいオフの状態になり、発光素子は電源電圧が伝達されず発光しない。Ｌレベルのビデオ信号が入力されると、トランジスタ８０３はコンダクタンスの大きいオンの状態になり、電圧源８０８の電圧の大部分が発光素子に印加されるようになり、発光素子に電流が流れて発光が生じる。図８の画素回路ではＨレベルが黒信号、Ｌレベルが白信号になる。
【００２６】
図９は、画素回路の断面を示す図である。発光素子８０５とトランジスタ８０３のみを示し、他の回路要素は省略してある。
【００２７】
基板９０１に、トランジスタ８０３の活性層９０５、ゲート電極９０６、ドレイン電極９０７、ソース電極９０８が、絶縁層９０２を挟んで形成されている。ドレイン電極９０７とソース電極９０８は、絶縁層９０２に開けたコンタクトホールを介して活性層９０５に接続されている。図９には示されていないが、ドレイン電極９０７は延長されて電圧源８０８になっている。
【００２８】
トランジスタ８０３の全体は平坦化層９０３で覆われ、平坦化層９０３の上に発光素子８０５である有機ＥＬ素子のアノード９０９、発光層９１０、カソード９１１がこの順に積層されている。アノード９０９とトランジスタ８０３のソース電極は、平坦化層９０３に開けたコンタクトホールを介して接続されている。発光素子８０５は、隣の画素の発光素子と隔壁９１２によって分離されている。
【００２９】
図８および図９は１つの画素回路の回路と断面であるが、基板９０１の上には、図８や図９と同じ画素回路がマトリクス状に行と列を成して多数配置されている。カソード９１１は全ての画素にわたって連続して形成されている。
【００３０】
（実施例１）
図１は第１の実施例の表示装置の構成を示すブロック図である。
【００３１】
外部から入力されたビデオ信号Ｖｉｄｅｏは、信号処理部１０６を経て表示部１０１に送られる。以下に説明するように、信号処理部１０６は、外部から送られてきたビデオ信号Ｖｉｄｅｏのうち、ショートしている画素に対応するビデオ信号を常にＨレベルにする。
【００３２】
表示部１０１には、図８の画素回路８０１が複数個マトリクス状に並んでおり、信号処理部１０６から送られてくるビデオ信号が順次各画素に表示される。パネル制御部１０５は、外部から来る水平同期信号ＨＳＹＮＣと垂直同期信号ＶＳＹＮＣに従って、表示部１０１と信号処理部１０６に、マトリクス配置した画素回路のアドレスを指示する信号を出力する。画素回路のアドレスは、その画素回路がマトリクス配置のどの位置にあるかを示すパラメータであって、行と列の番号などで指定される。
【００３３】
ショート検出部１０２は、表示部１０１の各発光素子がショートしているか否かの判定を行う。発光素子がショートしていると判定された画素のアドレスは、メモリコントローラ１０３を経てメモリ１０４に送られ保存される。
【００３４】
図２は、ショート検出部１０２の詳細な構造を示す図である。
【００３５】
画素回路８０１の発光素子は、カソードが共通接続されて、ショート検出部１０２の抵抗２０２に接続される。全発光素子の電流の和が抵抗２０２に流れ、それによって生じる電圧はコンパレータ２０１の一方の入力となる。コンパレータ２０１のもう一方の入力は、固定電源２０３の出力電圧Ｖｒが接続される。コンパレータ２０１の出力はインバータ２０４を経てメモリコントローラ１０３、さらにはメモリ１０４に送られる。
【００３６】
図３はショートの有無の判定手順を示すフローチャートである。
【００３７】
ショートの検出は表示部１０１の画像表示が行われていない期間に行われる。
【００３８】
検出が開始されると、ステップＳ１で、１つの画素に白データ、その他の全画素に黒データが書き込まれる。このデータは、パネル制御部１０５で白データを書く画素のアドレスが作られて、それを受けた信号処理部１０６で生成されて表示部１０１に送られる。ついでステップ２で全画素のカソード電流が抵抗２０２に発生する電圧を検出し、ショートしているか否かが判定される。コンパレータ２０１の出力によって、抵抗２０２に発生する電圧のレベルがショートを示していると判定されたときは、ステップＳ３に移り白データが書き込まれた画素のアドレスがメモリ１０４に保存される。コンパレータ２０１の出力がＬでショートしていないと判定されたときは、ステップＳ３はスキップされる。ついで、ステップＳ４で全画素が検出されたか否かが判定される。まだ全画素の判定が終わっていないときは、パネル制御部１０５が出力する白データの画素のアドレスを１つ進めて、ステップＳ１に戻る。全画素の判定が完了するとショート検出を終了する。
【００３９】
図４はショートがあるときとないときの抵抗２０２の電圧レベルを示す。両電極間がショートしている発光素子に白データを書き込むと、ショートしていない発光素子に流れる電流よりも大きな電流が流れる。黒データを書き込んだ画素の発光素子には微小なリーク電流しか流れないので、それを全画素について総和をとっても白データを書いた画素の電流より小さい。したがって、ショート検出部の抵抗２０２に流れる総和電流は、白データを書いた画素の発光素子に流れる電流と見做してよく、その電流の大きさによってショートしているか否かが判定できる。
【００４０】
総和電流は抵抗２０２によって電圧に変換される。Ｖｓは白データを書き込んだ画素がショートしているときの電圧、Ｖａは白データを書き込んだ画素がショートしていないときの電圧、Ｖｃｏｍは抵抗の他端のコモン電圧である。ＶｓはＶａよりも高いので、その間に判定基準電圧Ｖｒを設定する。
【００４１】
画素がショートしており電圧が基準電圧Ｖｒを超えたときは、コンパレータ２０１がＨ（ｈｉｇｈ）レベルを出力する。
【００４２】
正常画素は抵抗２０２の電圧が基準電圧Ｖｒ以下なので、コンパレータ２０１出力はＬ（ｌｏｗ）レベルとなる。コンパレータ２０１の出力がショートの有無の判定結果となる。コンパレータ２０１出力がＨレベル、したがってインバーと出力がＬレベルのとき、メモリコントローラ１０３は、そのときにパネル制御部が出力している白データが書かれた画素のアドレスをメモリ１０４に送る。
【００４３】
ショート検出が完了すると画像表示モードに戻る。信号処理部１０６は、ビデオ信号Ｖｉｄｅｏをパネル制御部１０５の発するアドレス信号によって順々に表示部に書き込む。その際に、メモリ１０４に保存されているショート画素の位置情報を読み取り、ショート画素以外の画素にはそのままビデオ信号を書き込み、ショート画素には、メモリ１０４に保存されているショート画素の位置情報をもとに黒データを書き込む。これによりショート画素に貫通電流が流れることが防止される。
【００４４】
（実施例２）
製造工程で生じたショートを実施例１と同じショート検出部で出荷前に検査し、ショートしている画素のアドレスをメモリ１０４に保持する。その後ショート検出部１０２は取り外して製品として出荷する。取り外したショート検出部１０２は、別の製品のショート検出に用いることができる。出荷される表示装置は図１からショート検出部１０２を取り除いた構成になり、実施例１に比べて簡略化される。製造工程中に生じたショート画素にはすべて黒データが書き込まれるので、劣化が広がることが防止される。メモリ１０４は出荷検査で書き込まれたのちは読み出しのみが行われるので、読み出し専用メモリを用いることができ、コストを下げることができる。
【００４５】
（実施例３）
図４のＶｌは全画素に黒データを書き込んだときの電圧である。発光素子は黒状態にあるときでもわずかにリーク電流が流れるのでそれによって電圧Ｖｌが発生する。通常この電圧は非常に小さく、白データを書いた画素の電流の検出に影響を与えない。しかし、発光素子のリーク電流が大きいと、図４のＶｌのレベルが高くなるために相対的にＶｓとＶａの差が小さくなって、コンパレータ２０１の判定誤差が大きくなりショートの検出精度が下がる。本実施例では、全画素リーク電流を除去することでショート画素の検出精度を上げる。
【００４６】
図５は本実施例のショート検出部とリーク電流除去部の構成を示すブロック図である。表示部１０１は、ショート検出部１０２に接続されるのに先立ってリーク電流除去部３００に接続され、全画素リーク電流が検出される。
【００４７】
図６は、リーク電流除去部３００の詳細構成を示す図である。図７に本実施例のリーク電流除去とショート検出のフローチャートを示す。
【００４８】
ステップＳ５とステップＳ６では、スイッチＳＷ１がオフ、ＳＷ２がオンになり、表示部１０１はショート検出部１０２から切り離され、リーク電流除去部３００に接続される。
【００４９】
ステップＳ５で全画素に黒データをセットする。全画素のリーク電流が抵抗２０１に流れ、電圧Ｖｌに変換されてコンパレータ３０２に入力される。コンパレータ３０２では、リーク電流による電圧Ｖｌが抵抗２０１のもう一方の端子電圧Ｖｃｏｍと比較される。ＶｌよりＶｃｏｍが大きい場合はコンパレータ出力がＨになり、Ｖ１よりＶｃｏｍが小さい場合はコンパレータ出力がＬになる。Ｄ／Ａ（ディジタル／アナログ）変換器３０３コントローラ及びＤ／Ａ変換器３０４によって、コンパレータ３０２のディジタル出力がアナログ電圧Ｖｄａに変換される。演算増幅器３０５は、正入力端子にＤ／Ａ変換器３０４の出力が接続され、トランジスタ３０６のソース電圧が負入力端子に接続されている。演算増幅器３０５の出力はトランジスタ３０６のゲート電圧となり、抵抗３０７に電流Ｉ‘＝Ｖｄａ／Ｒ２が流れるようにトランジスタ３０６のゲート電圧が調整される。ＶｄａがＶ０より高いときはＩ’によって抵抗２０１に流れる電流が減少する。ＶｄａがＶ０より低くなると元の全画素リーク電流を増やす方向に制御される。Ｖ０はＶｃｏｍより低い電圧に設定されている。上記の動作を繰り返すことにより、リーク電流を除去する。
【００５０】
リーク電流除去終了後、スイッチＳＷ１がオン、ＳＷ２がオフになる。表示部１０１はリーク電流除去部３００から切り離され、ショート検出部１０２に接続される。
【００５１】
以下、ステップＳ１−Ｓ４によって画素ごとのショートの有無が判定される。その手順は実施例１と同じである。
【００５２】
ショート画素の検出が完了すると、画像表示モードに戻る。
【００５３】
本発明のリーク電流除去、ショート画素の検出及びその後のビデオ信号の書き込みは、上記実施例１ないし実施例３の方法に限定されない。
【符号の説明】
【００５４】
１０１ 表示部
１０２ ショート検出部
１０３ メモリコントローラ
１０４ メモリ
１０５ パネル制御部
１０６ 信号処理部
８０１ 画素回路
８０３ スイッチ
８０５ 発光素子
８０８ 電圧源
【特許請求の範囲】
【請求項１】
１対の電極と前記１対の電極に挟まれた発光層とを有する発光素子と、前記発光素子の一方の電極を電圧源に接続するスイッチとを含む画素回路が複数配置され、前記スイッチは前記画素回路に与えられるビデオ信号に応じてオンまたはオフに設定され、前記スイッチがオンのときに前記電圧源の電圧が前記１対の電極間に印加されることにより前記発光素子が発光する表示装置であって、
前記複数配置された画素回路のうちの、前記１対の電極間がショートした前記発光素子を含む画素回路の位置を保存するメモリと、
前記メモリの出力を読み取り、前記ショートした前記発光素子を含む画素回路に、前記ビデオ信号によらず前記スイッチをオフにする信号を与える信号処理部と
を有することを特徴とする表示装置。
【請求項２】
前記ショートした発光素子を含む画素回路の位置を検出するショート検出部を有する請求項１に記載の表示装置。
【請求項３】
前記ショート検出部は、前記１対の電極間がショートした前記発光素子に流れる電流と、前記１対の電極間がショートしていない前記発光素子に流れる電流との差を検出する回路を有することを特徴とする請求項２に記載の表示装置。
【請求項４】
前記ショート検出部は、前記複数の画素回路の１つに前記スイッチをオンにする信号を与え、他の画素回路に前記スイッチをオフにする信号を与えたときの、前記発光素子に流れる電流の総和を検出する回路を有することを特徴とする請求項２または３に記載の表示装置。
【請求項５】
前記複数の画素回路に前記スイッチをオフにする信号を与えたときの前記発光素子に流れるリーク電流の総和を検出し、前記複数の画素回路の１つに前記スイッチをオンにする信号を与え、他の画素回路に前記スイッチをオフにする信号を与えたときの、前記発光素子に流れる電流の総和から差し引くリーク電流除去部を有することを特徴とする請求項４に記載の表示装置。
【請求項６】
前記発光素子に流れる電流の総和は、前記１対の電極のうち前記一方の電極とは異なるほうの電極を共通接続して取り出されることを特徴とする請求項４に記載の表示装置。
【請求項１】
１対の電極と前記１対の電極に挟まれた発光層とを有する発光素子と、前記発光素子の一方の電極を電圧源に接続するスイッチとを含む画素回路が複数配置され、前記スイッチは前記画素回路に与えられるビデオ信号に応じてオンまたはオフに設定され、前記スイッチがオンのときに前記電圧源の電圧が前記１対の電極間に印加されることにより前記発光素子が発光する表示装置であって、
前記複数配置された画素回路のうちの、前記１対の電極間がショートした前記発光素子を含む画素回路の位置を保存するメモリと、
前記メモリの出力を読み取り、前記ショートした前記発光素子を含む画素回路に、前記ビデオ信号によらず前記スイッチをオフにする信号を与える信号処理部と
を有することを特徴とする表示装置。
【請求項２】
前記ショートした発光素子を含む画素回路の位置を検出するショート検出部を有する請求項１に記載の表示装置。
【請求項３】
前記ショート検出部は、前記１対の電極間がショートした前記発光素子に流れる電流と、前記１対の電極間がショートしていない前記発光素子に流れる電流との差を検出する回路を有することを特徴とする請求項２に記載の表示装置。
【請求項４】
前記ショート検出部は、前記複数の画素回路の１つに前記スイッチをオンにする信号を与え、他の画素回路に前記スイッチをオフにする信号を与えたときの、前記発光素子に流れる電流の総和を検出する回路を有することを特徴とする請求項２または３に記載の表示装置。
【請求項５】
前記複数の画素回路に前記スイッチをオフにする信号を与えたときの前記発光素子に流れるリーク電流の総和を検出し、前記複数の画素回路の１つに前記スイッチをオンにする信号を与え、他の画素回路に前記スイッチをオフにする信号を与えたときの、前記発光素子に流れる電流の総和から差し引くリーク電流除去部を有することを特徴とする請求項４に記載の表示装置。
【請求項６】
前記発光素子に流れる電流の総和は、前記１対の電極のうち前記一方の電極とは異なるほうの電極を共通接続して取り出されることを特徴とする請求項４に記載の表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−２４２６７５（Ｐ２０１２−２４２６７５Ａ）
【公開日】平成２４年１２月１０日（２０１２．１２．１０）
【国際特許分類】
【出願番号】特願２０１１−１１３９１０（Ｐ２０１１−１１３９１０）
【出願日】平成２３年５月２０日（２０１１．５．２０）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２４年１２月１０日（２０１２．１２．１０）
【国際特許分類】
【出願日】平成２３年５月２０日（２０１１．５．２０）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]