送信側装置、受信側装置、中継装置、通信システム、送信方法、受信方法、送信および受信プログラム
【課題】イーサネット（登録商標）フレームに各種の通信データをカプセル化することなく統合することのできる送信側装置、受信側装置、中継装置、通信システム、送信方法、受信方法、送信および受信プログラムを得ること。
【解決手段】通信システム４０を構成する送信側装置４１は、データ形式の異なる複数の伝送線路から送られてきたデータを伝送線路ごとに個別に受信し、受信側装置４２との取り決めに従ってデータ伝送用のＭＡＣフレームにマッピングして冗長化し、複数の伝送線路に振り分けて送信する。受信側装置４２は、これらのフレームを受信して冗長ビットで誤りの検出や訂正を行って、元のデータ形式に戻す。
【解決手段】通信システム４０を構成する送信側装置４１は、データ形式の異なる複数の伝送線路から送られてきたデータを伝送線路ごとに個別に受信し、受信側装置４２との取り決めに従ってデータ伝送用のＭＡＣフレームにマッピングして冗長化し、複数の伝送線路に振り分けて送信する。受信側装置４２は、これらのフレームを受信して冗長ビットで誤りの検出や訂正を行って、元のデータ形式に戻す。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送信側装置、受信側装置、中継装置、通信システム、送信方法、受信方法、送信プログラムおよび受信プログラムに関する。本発明は、特にイーサネット（登録商標）を使用して各種の通信方式のデータを通信したり障害発生時に簡易に復旧するようにした送信側装置、受信側装置、中継装置、通信システム、送信方法、受信方法、送信プログラムおよび受信プログラムに関する。
【背景技術】
【０００２】
従来より、様々な通信方式がその特性に応じて用いられている。この結果、通信装置が多種類に及び、これらの幾つかを共通して使用するシステムや使用者にとっては必要とするソフトウェアや回路装置が次第に多くなり、煩雑化する傾向がある。この一方で、安価で大容量のパケット通信方式が普及し、これらを統合するニーズも出現している。
【０００３】
そこで、複数の通信方式をパケット網へ統合させる提案が従来から行われている。たとえば、本発明の第１の関連技術では、基地局からのＴＤＭ信号がＩＰ（Internet Protocol）パケット化される。ゲートウェイ装置においても、回線交換されたＰＣＭデータが光収容部においてＩＰパケット化される（たとえば特許文献１参照）。このように第１の関連技術では各種のデータをＩＰパケットとして伝送線路に送出する。
【０００４】
この他に、イーサネット（登録商標）フレームやＩＰパケット上にＡＴＭ（Asynchronous Transfer Mode）やＴＤＭ（Time Division Multiplexing）などの通信データをカプセル化し、パケット網に統合する第２の関連技術の提案も行われている。最近ではストレージ分野で使われてきたＦＣ（Fiber Channel）をイーサネット（登録商標）上に統合するＦＣＯＥ（Fiber Channel Over Ethernet（登録商標））などの技術も登場している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４３６２４８号（第００２５段落）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
これらのパケット網を使用した技術では、パケット網における輻輳によるパケットロスの発生という問題がある。このため、信頼性を要求する通信方式の統合が難しい。
【０００７】
そこで本発明の目的は、イーサネット（登録商標）フレームに各種の通信データをカプセル化することなく統合することのできる送信側装置、受信側装置、中継装置、通信システム、送信方法、受信方法、送信および受信プログラムを提供することにある。
【課題を解決するための手段】
【０００８】
本発明では、（イ）予め用意したＡ本（ただしＡは２以上の整数。）の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信手段と、（ロ）このデータ受信手段の受信したＡ本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを作成する混在データ作成手段と、（ハ）この混在データ作成手段で作成したＢ通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でＢ通りのデータ本体を作成するデータ本体作成手段と、（ニ）このデータ本体作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣ（Media Access Control）フレームを組み立てるデータ伝送用ハイブリッドＭＡＣフレーム組立手段と、（ホ）このデータ伝送用ハイブリッドＭＡＣフレーム組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドＭＡＣフレーム送出手段とを送信側装置が具備する。
【０００９】
また、本発明では、（イ）予め用意したＢ本（ただしＢは２以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドＭＡＣフレーム受信手段と、（ロ）このデータ伝送用ハイブリッドＭＡＣフレーム受信手段の受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通り（ただしＡは２以上の整数。）の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻すデータ本体再構成手段と、（ハ）このデータ本体再構成手段によって再構成されたＡ通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、（ニ）この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正手段と、（ホ）この同一フレーム用エラー検出・修正手段の処理の終了したＡ通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、（へ）このデータ形式変換手段で変換したＡ通りのデータを予め用意したＡ本の伝送線路にそれぞれ対応付けて送出する伝送線路送出手段とを受信側装置が具備する。
【００１０】
更に本発明では、（イ）予め用意したＢ本（ただしＢは２以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドＭＡＣフレーム受信手段と、（ロ）このデータ伝送用ハイブリッドＭＡＣフレーム受信手段の受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通り（ただしＡは２以上の整数。）の伝送線路に対応するデータをデータの送信元となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻すデータ本体再構成手段と、（ハ）このデータ本体再構成手段によって再構成されたＡ通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、（ニ）この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正手段と、（ホ）この同一フレーム用エラー検出・修正手段の処理の終了したＡ通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、（へ）このデータ形式変換手段で変換したＡ通りのデータを、データの宛先となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを再度作成する混在データ再作成手段と、（ト）この混在データ再作成手段で作成したＢ通りの混在データのそれぞれにデータの宛先となる装置および中継を行う装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを再度付加して全部でＢ通りのデータ本体を作成するデータ本体再作成手段と、（チ）このデータ本体再作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを再度組み立てるデータ伝送用ハイブリッドＭＡＣフレーム再組立手段と、（リ）このデータ伝送用ハイブリッドＭＡＣフレーム再組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路に再度それぞれ対応付けて送り出すデータ伝送用ハイブリッドＭＡＣフレーム再送出手段とを中継装置が具備する。
【００１１】
更にまた、本発明では、（イ）予め用意したＡ本（ただしＡは２以上の整数。）の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信手段と、このデータ受信手段の受信したＡ本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを作成する混在データ作成手段と、この混在データ作成手段で作成したＢ通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でＢ通りのデータ本体を作成するデータ本体作成手段と、このデータ本体作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを組み立てるデータ伝送用ハイブリッドＭＡＣフレーム組立手段と、このデータ伝送用ハイブリッドＭＡＣフレーム組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドＭＡＣフレーム送出手段とを備えた送信側装置と、（ロ）予め用意したＢ本の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドＭＡＣフレーム受信手段と、このデータ伝送用ハイブリッドＭＡＣフレーム受信手段の受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通りの伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻すデータ本体再構成手段と、このデータ本体再構成手段によって再構成されたＡ通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正手段と、この同一フレーム用エラー検出・修正手段の処理の終了したＡ通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、このデータ形式変換手段で変換したＡ通りのデータを予め用意したＡ本の伝送線路にそれぞれ対応付けて送出する伝送線路送出手段とを備えた受信側装置とを通信システムが具備する。
【００１２】
また、本発明では、（イ）予め用意したＡ本（ただしＡは２以上の整数。）の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信ステップと、（ロ）このデータ受信ステップで受信したＡ本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを作成する混在データ作成ステップと、（ハ）この混在データ作成ステップで作成したＢ通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でＢ通りのデータ本体を作成するデータ本体作成ステップと、（ニ）このデータ本体作成ステップによって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを組み立てるデータ伝送用ハイブリッドＭＡＣフレーム組立ステップと、（ホ）このデータ伝送用ハイブリッドＭＡＣフレーム組立ステップによって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドＭＡＣフレーム送出ステップとを送信方法が具備する。
【００１３】
更に、本発明では、（イ）予め用意したＢ本（ただしＢは２以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドＭＡＣフレーム受信ステップと、（ロ）このデータ伝送用ハイブリッドＭＡＣフレーム受信ステップで受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通り（ただしＡは２以上の整数。）の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻すデータ本体再構成ステップと、（ハ）このデータ本体再構成ステップによって再構成されたＡ通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離ステップと、（ニ）この同一フレーム用冗長ビット分離ステップによって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正ステップと、（ホ）この同一フレーム用エラー検出・修正ステップでの処理の終了したＡ通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換ステップと、（へ）このデータ形式変換ステップで変換したＡ通りのデータを予め用意したＡ本の伝送線路にそれぞれ対応付けて送出する伝送線路送出ステップとを受信方法が具備する。
【００１４】
更にまた、本発明では、コンピュータに、（イ）予め用意したＡ本（ただしＡは２以上の整数。）の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信処理と、（ロ）このデータ受信処理で受信したＡ本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを作成する混在データ作成処理と、（ハ）この混在データ作成処理で作成したＢ通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でＢ通りのデータ本体を作成するデータ本体作成処理と、（ニ）このデータ本体作成処理によって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを組み立てるデータ伝送用ハイブリッドＭＡＣフレーム組立処理と、（ホ）このデータ伝送用ハイブリッドＭＡＣフレーム組立処理によって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドＭＡＣフレーム送出処理とを実行させる。
【００１５】
また、本発明では、コンピュータに、（イ）予め用意したＢ本（ただしＢは２以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドＭＡＣフレーム受信処理と、（ロ）このデータ伝送用ハイブリッドＭＡＣフレーム受信処理で受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通り（ただしＡは２以上の整数。）の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻すデータ本体再構成処理と、（ハ）このデータ本体再構成処理によって再構成されたＡ通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離処理と、（ニ）この同一フレーム用冗長ビット分離処理によって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正処理と、（ホ）この同一フレーム用エラー検出・修正処理での処理の終了したＡ通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換処理と、（へ）このデータ形式変換処理で変換したＡ通りのデータを予め用意したＡ本の伝送線路にそれぞれ対応付けて送出する伝送線路送出処理とを実行させる。
【発明の効果】
【００１６】
以上説明したように本発明では、イーサネット（登録商標）リンク上に、イーサネット（登録商標）とイーサネット（登録商標）以外の通信技術を統合する。この際、イーサネット（登録商標）以外の通信方式をカプセル化によりイーサネット（登録商標）上に統合するのではなく、イーサネット（登録商標）リンク上のビット位置を特定してイーサネット（登録商標）のデータとそれ以外のデータを所定のビット位置にマッピングする。これらのマッピングの仕方は、データの宛先となる装置あるいは中継を行う装置との取り決めで行う。
【００１７】
したがって、データ伝送用ハイブリッドＭＡＣフレーム同士に対するデータの振り分けや同一のフレームのペイロードにおけるデータの振り分けについての具体的な取り決めを知らない第三者に対してデータのセキュリティを確保することができる。また、この取り決めを適宜変更することで、セキュリティを高めると共に、混在データを構成する複数種類のデータの状況に合わせた効率的な伝送が可能になる。
【００１８】
また、本発明では、エラーチェック用あるいはエラー修正用の冗長ビットを組み込んでデータの送受信や中継を行う。これにより、伝送対象となるデータの信頼性を高め、再送処理を軽減することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の送信側装置のクレーム対応図である。
【図２】本発明の受信側装置のクレーム対応図である。
【図３】本発明の中継装置のクレーム対応図である。
【図４】本発明の通信システムのクレーム対応図である。
【図５】本発明の送信方法のクレーム対応図である。
【図６】本発明の受信方法のクレーム対応図である。
【図７】本発明の送信プログラムのクレーム対応図である。
【図８】本発明の受信プログラムのクレーム対応図である。
【図９】本発明の実施の形態による通信システムの概要を表わしたシステム構成図である。
【図１０】本実施の形態における送信側装置と受信側装置の間で伝送されるハイブリッドＭＡＣフレームのフォーマットを示したフォーマット構成図である。
【図１１】本実施の形態でハイブリッドＭＡＣフレームのペイロードの部分にパケットデータおよび回線データをマッピングした状態の一例を表わしたフレーム構成図である。
【図１２】本実施の形態のパケットデータをハイブリッドＭＡＣフレームにマッピングする方法を示した説明図である。
【図１３】本実施の形態の回線データをハイブリッドＭＡＣフレームにマッピングする方法を示した説明図である。
【図１４】本実施の形態のパリティリンクを構成するハイブリッドＭＡＣフレーム上のパリティバイトの生成の様子を示した説明図である。
【図１５】図１４に示した第１のデータ部分を例に採ってそのビット配列の一例とこれに対応する第２のパリティバイトにおけるビット配列を具体的に示した説明図である。
【図１６】本実施の形態におけるパリティリンク上のハイブリッドＭＡＣフレームを作成する原理を示した説明図である。
【図１７】本実施の形態でパリティリンク上のハイブリッドＭＡＣフレームにおける偶パリティの計算例を示した説明図である。
【図１８】本実施の形態で障害が発生した場合のハイブリッドＭＡＣフレームのデータ部分におけるデータの復元の一例を示した説明図である。
【図１９】本実施の形態でクロック位置によって送信タイミングを決める場合の不具合を示した説明図である。
【図２０】クロックの周期が異なる２つのリンクの間で送信タイミングを合致させた場合のフレームの送信の様子を表わした説明図である。
【図２１】図９に示した通信システムにおける送信側装置と受信側装置の構成を具体的に示したシステム構成図である。
【図２２】本実施の形態でＭＡＣフレームの振り分けの処理の様子を表わしたデータ生成部の概略構成図である。
【図２３】本実施の形態のデータベース部の構成の一部を表わした説明図である。
【図２４】本実施の形態のデータ再生部における遅延揺らぎを吸収する回路部分を表わしたブロック図である。
【図２５】本発明の変形例における通信システムの構成を示したシステム構成図である。
【図２６】複数台の装置間で単位時間あたりの送信ビット数を合わせるようにした通信システムの原理的な構成を表わしたシステム構成図である。
【発明を実施するための形態】
【００２０】
図１は、本発明の送信側装置のクレーム対応図を示したものである。本発明の送信側装置１０は、データ受信手段１１と、混在データ作成手段１２と、データ本体作成手段１３と、データ伝送用ハイブリッドＭＡＣ（Media Access Control）フレーム組立手段１４と、データ伝送用ハイブリッドＭＡＣフレーム送出手段１５を備えている。ここで、データ受信手段１１は、予め用意したＡ本（ただしＡは２以上の整数。）の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信する。混在データ作成手段１２は、データ受信手段１１の受信したＡ本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを作成する。データ本体作成手段１３は、混在データ作成手段１２で作成したＢ通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でＢ通りのデータ本体を作成する。データ伝送用ハイブリッドＭＡＣフレーム組立手段１４は、データ本体作成手段１３によって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを組み立てる。データ伝送用ハイブリッドＭＡＣフレーム送出手段１５は、データ伝送用ハイブリッドＭＡＣフレーム組立手段１４によって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路にそれぞれ対応付けて送り出す。
【００２１】
図２は、本発明の受信側装置のクレーム対応図を示したものである。本発明の受信側装置２０は、データ伝送用ハイブリッドＭＡＣフレーム受信手段２１と、データ本体再構成手段２２と、同一フレーム用冗長ビット分離手段２３と、同一フレーム用エラー検出・修正手段２４と、データ形式変換手段２５と、伝送線路送出手段２６を備えている。ここで、データ伝送用ハイブリッドＭＡＣフレーム受信手段２１は、予め用意したＢ本（ただしＢは２以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信する。データ本体再構成手段２２は、データ伝送用ハイブリッドＭＡＣフレーム受信手段２１の受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通り（ただしＡは２以上の整数。）の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻す。同一フレーム用冗長ビット分離手段２３は、データ本体再構成手段２２によって再構成されたＡ通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する。同一フレーム用エラー検出・修正手段２４は、同一フレーム用冗長ビット分離手段２３によって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う。データ形式変換手段２５は、同一フレーム用エラー検出・修正手段２４の処理の終了したＡ通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換する。伝送線路送出手段２６は、データ形式変換手段２５で変換したＡ通りのデータを予め用意したＡ本の伝送線路にそれぞれ対応付けて送出する。
【００２２】
図３は、本発明の中継装置のクレーム対応図を示したものである。本発明の中継装置３０は、データ伝送用ハイブリッドＭＡＣフレーム受信手段３１と、データ本体再構成手段３２と、同一フレーム用冗長ビット分離手段３３と、同一フレーム用エラー検出・修正手段３４と、データ形式変換手段３５と、混在データ再作成手段３６と、データ本体再作成手段３７と、データ伝送用ハイブリッドＭＡＣフレーム再組立手段３８と、データ伝送用ハイブリッドＭＡＣフレーム再送出手段３９を備えている。ここで、データ伝送用ハイブリッドＭＡＣフレーム受信手段３１は、予め用意したＢ本（ただしＢは２以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信する。データ本体再構成手段３２は、データ伝送用ハイブリッドＭＡＣフレーム受信手段３１の受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通り（ただしＡは２以上の整数。）の伝送線路に対応するデータをデータの送信元となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻す。同一フレーム用冗長ビット分離手段３３は、データ本体再構成手段３２によって再構成されたＡ通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する。同一フレーム用エラー検出・修正手段３４は、同一フレーム用冗長ビット分離手段３３によって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う。データ形式変換手段３５は、同一フレーム用エラー検出・修正手段３４の処理の終了したＡ通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換する。混在データ再作成手段３６は、データ形式変換手段３５で変換したＡ通りのデータを、データの宛先となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを再度作成する。データ本体再作成手段３７は、混在データ再作成手段３６で作成したＢ通りの混在データのそれぞれにデータの宛先となる装置および中継を行う装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを再度付加して全部でＢ通りのデータ本体を作成する。データ伝送用ハイブリッドＭＡＣフレーム再組立手段３８は、データ本体再作成手段３７によって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを再度組み立てる。データ伝送用ハイブリッドＭＡＣフレーム再送出手段３９は、データ伝送用ハイブリッドＭＡＣフレーム再組立手段３８によって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路に再度それぞれ対応付けて送り出す。
【００２３】
図４は、本発明の通信システムのクレーム対応図を示したものである。本発明の通信システム４０は、送信側装置４１と、受信側装置４２を備えている。ここで、送信側装置４１は、データ受信手段４１ａと、混在データ作成手段４１ｂと、データ本体作成手段４１ｃと、データ伝送用ハイブリッドＭＡＣフレーム組立手段４１ｄと、データ伝送用ハイブリッドＭＡＣフレーム送出手段４１ｅとを備えている。データ受信手段４１ａは、予め用意したＡ本（ただしＡは２以上の整数。）の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信する。混在データ作成手段４１ｂは、データ受信手段４１ａの受信したＡ本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを作成する。データ本体作成手段４１ｃは、混在データ作成手段４１ｂで作成したＢ通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でＢ通りのデータ本体を作成する。データ伝送用ハイブリッドＭＡＣフレーム組立手段４１ｄは、データ本体作成手段４１ｃによって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを組み立てる。データ伝送用ハイブリッドＭＡＣフレーム送出手段４１ｅは、データ伝送用ハイブリッドＭＡＣフレーム組立手段４１ｄによって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路にそれぞれ対応付けて送り出す。受信側装置４２は、データ伝送用ハイブリッドＭＡＣフレーム受信手段４２ａと、データ本体再構成手段４２ｂと、同一フレーム用冗長ビット分離手段４２ｃと、同一フレーム用エラー検出・修正手段４２ｄと、データ形式変換手段４２ｅと、伝送線路送出手段４２ｆとを備えている。データ伝送用ハイブリッドＭＡＣフレーム受信手段４２ａは、予め用意したＢ本の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信する。データ本体再構成手段４２ｂは、データ伝送用ハイブリッドＭＡＣフレーム受信手段４２ａの受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通りの伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻す。同一フレーム用冗長ビット分離手段４２ｃは、データ本体再構成手段４２ｂによって再構成されたＡ通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する。同一フレーム用エラー検出・修正手段４２ｄは、同一フレーム用冗長ビット分離手段４２ｃによって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う。データ形式変換手段４２ｅは、同一フレーム用エラー検出・修正手段４２ｄの処理の終了したＡ通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換する。伝送線路送出手段４２ｆは、データ形式変換手段４２ｅで変換したＡ通りのデータを予め用意したＡ本の伝送線路にそれぞれ対応付けて送出する。
【００２４】
図５は、本発明の送信方法のクレーム対応図を示したものである。本発明の送信方法５０は、データ受信ステップ５１と、混在データ作成ステップ５２と、データ本体作成ステップ５３と、データ伝送用ハイブリッドＭＡＣフレーム組立ステップ５４と、データ伝送用ハイブリッドＭＡＣフレーム送出ステップ５５を備えている。ここで、データ受信ステップ５１では、予め用意したＡ本（ただしＡは２以上の整数。）の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信する。混在データ作成ステップ５２では、データ受信ステップ５１で受信したＡ本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを作成する。データ本体作成ステップ５３では、混在データ作成ステップ５２で作成したＢ通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でＢ通りのデータ本体を作成する。データ伝送用ハイブリッドＭＡＣフレーム組立ステップ５４では、データ本体作成ステップ５３によって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを組み立てる。データ伝送用ハイブリッドＭＡＣフレーム送出ステップ５５では、データ伝送用ハイブリッドＭＡＣフレーム組立ステップ５４によって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路にそれぞれ対応付けて送り出する。
【００２５】
図６は、本発明の受信方法のクレーム対応図を示したものである。本発明の受信方法６０は、データ伝送用ハイブリッドＭＡＣフレーム受信ステップ６１と、データ本体再構成ステップ６２と、同一フレーム用冗長ビット分離ステップ６３と、同一フレーム用エラー検出・修正ステップ６４と、データ形式変換ステップ６５と、伝送線路送出ステップ６６を備えている。ここで、データ伝送用ハイブリッドＭＡＣフレーム受信ステップ６１では、予め用意したＢ本（ただしＢは２以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信する。データ本体再構成ステップ６２では、データ伝送用ハイブリッドＭＡＣフレーム受信ステップ６１で受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通り（ただしＡは２以上の整数。）の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻す。同一フレーム用冗長ビット分離ステップ６３では、データ本体再構成ステップ６２によって再構成されたＡ通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する。同一フレーム用エラー検出・修正ステップ６４では、同一フレーム用冗長ビット分離ステップ６３によって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う。データ形式変換ステップ６５では、同一フレーム用エラー検出・修正ステップ６４での処理の終了したＡ通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換する。伝送線路送出ステップ６６では、データ形式変換ステップ６５で変換したＡ通りのデータを予め用意したＡ本の伝送線路にそれぞれ対応付けて送出する。
【００２６】
図７は、本発明の送信プログラムのクレーム対応図を示したものである。本発明の送信プログラム７０は、コンピュータに、データ受信処理７１と、混在データ作成処理７２と、データ本体作成処理７３と、データ伝送用ハイブリッドＭＡＣフレーム組立処理７４と、データ伝送用ハイブリッドＭＡＣフレーム送出処理７５を実行させるようにしている。ここで、データ受信処理７１では、予め用意したＡ本（ただしＡは２以上の整数。）の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信する。混在データ作成処理７２では、データ受信処理７１で受信したＡ本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを作成する。データ本体作成処理７３では、混在データ作成処理７２で作成したＢ通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でＢ通りのデータ本体を作成する。データ伝送用ハイブリッドＭＡＣフレーム組立処理７４では、データ本体作成処理７３によって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを組み立てる。データ伝送用ハイブリッドＭＡＣフレーム送出処理７５では、データ伝送用ハイブリッドＭＡＣフレーム組立処理７４によって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路にそれぞれ対応付けて送り出す。
【００２７】
図８は、本発明の受信プログラムのクレーム対応図を示したものである。本発明の受信プログラム８０は、コンピュータに、データ伝送用ハイブリッドＭＡＣフレーム受信処理８１と、データ本体再構成処理８２と、同一フレーム用冗長ビット分離処理８３と、同一フレーム用エラー検出・修正処理８４と、データ形式変換処理８５と、伝送線路送出処理８６を実行させるようにしている。ここで、データ伝送用ハイブリッドＭＡＣフレーム受信処理８１では、予め用意したＢ本（ただしＢは２以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信する。データ本体再構成処理８２では、データ伝送用ハイブリッドＭＡＣフレーム受信処理８１で受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通り（ただしＡは２以上の整数。）の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻す。同一フレーム用冗長ビット分離処理８３では、データ本体再構成処理８２によって再構成されたＡ通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する。同一フレーム用エラー検出・修正処理８４では、同一フレーム用冗長ビット分離処理８３によって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う。データ形式変換処理８５では、同一フレーム用エラー検出・修正処理８４での処理の終了したＡ通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換する。伝送線路送出処理８６では、データ形式変換処理８５で変換したＡ通りのデータを予め用意したＡ本の伝送線路にそれぞれ対応付けて送出する。
【００２８】
＜発明の実施の形態＞
【００２９】
次に本発明の実施の形態を説明する。
【００３０】
図９は、本発明の実施の形態による通信システムの概要を表わしたものである。この通信システム１００は、送信側に送信側装置１０１を配置し、受信側に受信側装置１０２を配置した構成となっている。送信側装置１０１には、この例の場合に２本の通常リンク１０３1、１０３2と回線リンク１０４が、送信側のリンクとして接続されている。ここで通常リンク１０３1、１０３2とは、イーサネット（登録商標）のＭＡＣ（Media Access Control）フレームを伝送するリンク（伝送線路）である。また、回線リンク１０４とは、イーサネット（登録商標）以外のデータを、単なるビット列とみなして伝送するリンクである。
【００３１】
この通信システム１００では、送信側装置１０１から受信側装置１０２には、イーサネット（登録商標）によるＭＡＣフレームによるデータと回線データの双方のデータを統合して転送するようになっている。すなわち、受信側装置１０２は、送信側装置１０１から送られてくるデータを、この例では３本のハイブリッドリンク１０５1〜１０５3および１本のパリティリンク１０６を介して受信する。受信側装置１０２は、これを処理してイーサネット（登録商標）のＭＡＣフレームを２本の通常リンク１０７1、１０７2に送出し、回線データの方は１本の回線リンク１０８に送出する。
【００３２】
ここで送信側装置１０１は、２本の通常リンク１０３1、１０３2と回線リンク１０４によって送られてきたデータを、ハイブリッドＭＡＣフレームの所定のビット位置にマッピングして、３本のハイブリッドリンク１０５1〜１０５3を用いて受信側装置１０２へ伝送するようになっている。ハイブリッドＭＡＣフレームは、イーサネット（登録商標）と回線のデータを統合して伝送する特殊なフレームであり、次に具体的に説明する。パリティリンク１０６は、この例で３本のハイブリッドリンク１０５1〜１０５3を流れるハイブリッドＭＡＣフレームの各データ部分における、先頭からの位置が同じビットのパリティ値を、自身のデータ部分に載せて伝送するリンクである。
【００３３】
ところで本明細書でイーサネット（登録商標）リンクとして表現する伝送線路で接続された、データの入出力や中継を行う送信側装置１０１や受信側装置１０２等の装置は、一般にそれぞれ独自のクロック発生源を備えている。このため、これらの装置が使用するクロックは互いに非同期となっている。そこで本実施の形態の通信システム１００では、ＭＡＣフレームを扱う各装置が単位時間当たりに送受信するビット数が同じになるように制御することで、これらの装置間でビット位置を特定するようにして、複数のリンクの間でのデータの対応付けを可能にして回線の冗長性を実現している。
【００３４】
これにより、通常リンク１０３1、１０３2で伝送されるデータ以外のデータとしての回線リンク１０４のデータを、カプセル化することなく、ＭＡＣフレームにおける特定のビット位置に重畳して、送信側装置１０１から受信側装置１０２に伝送する。これらについても、後に詳しく説明する。
【００３５】
図１０は、送信側装置と受信側装置の間で伝送されるハイブリッドＭＡＣフレームのフォーマットを示したものである。図９と共に説明する。
【００３６】
ハイブリッドＭＡＣフレーム１２０は、送信方向に向いたフレームの先端部分に８バイトのプリアンブル・ＳＦＤ（Start Frame Delimiter）部１２１を配置している。ここでプリアンブル・ＳＦＤ部１２１は、フレームの送信の開始箇所を判別させるビット列であり、信号「１」と信号「０」が交互に続くパターンで構成されている。ＳＦＤは、「１０１０１０１１」というパターンからなり、次のＭＡＣヘッダ１２２との境界を判別させるビット列である。
【００３７】
ＭＡＣヘッダ１２２は、ハイブリッドＭＡＣフレーム１２０の宛先のＭＡＣアドレスを１４バイトのデータで記述する部分である。ＭＡＣヘッダ１２２の後には通信のためのデータを格納するペイロード１２３が続き、その後に４バイトのＦＣＳ（Frame Check Sequence）１２４と、ＩＦＧ（Inter Frame Gap）１２５がこの順序に配置されている。ＩＦＧは最小で１２バイトの長さであり、ハイブリッドＭＡＣフレーム１２０が終了してアイドル状態となることを示す信号状態をいう。ＩＩＦＧ１２５の後に次のハイブリッドＭＡＣフレーム１２０を伝送可能である。
【００３８】
ハイブリッドＭＡＣフレーム１２０におけるペイロード１２３の部分には、凡例１３１で示すように制御情報１３２や、パリティチェックを行うためのパリティバイト１３３および伝送すべきデータ部分１３４が格納される。ここで「データ部分１３４」には、通常リンク１０３と回線リンク１０４から送信側装置１０１に入力されたデータがマッピングされることになる。「パリティバイト１３３」は、これら「データ部分１３４」に対してパリティチェックを行うためのデータである。「制御情報１３２」には、少なくともハイブリッドＭＡＣフレーム１２０を識別するためのシーケンス番号が記述される。
【００３９】
図１０では、ハイブリッドＭＡＣフレーム１２０の一例を示している。説明を簡単にするために、図９に示した通信システム１００ではすべて同じ回線速度で通信が行われるものとし、一例として１０ギガビットイーサネット（登録商標）であると想定する。この通信環境で、ハイブリッドＭＡＣフレーム１２０が１秒間に１，０００，０００フレーム送信されるものとする。
【００４０】
この例の場合、図１０に示すハイブリッドＭＡＣフレーム１２０は、８バイトのプリアンブル・ＳＦＤ部１２１から１２バイトの最小ＩＦＧ１２５までを含めた全フレーム長１３６が、１０，０００ビットから所定の調整ビット数を差し引いた長さとなるように設定する。ここで「調整ビット数」とは、送信側装置１０１と受信側装置１０２の間でクロック精度の差を吸収するためのビット数である。調整ビット数以内の範囲でハイブリッドＭＡＣフレーム１２０同士のＩＦＧ１２５を狭めることができるようにし、これにより、リンク間のクロック精度差を吸収するようにしている。リンク間のクロック精度差の吸収については、後に詳しく説明する。
【００４１】
本明細書では、通常リンク１０３から送信側装置１０１に入力されるイーサネット（登録商標）フレームを構成するデータをパケットデータと呼び、回線リンク１０４から送信側装置１０１に入力されるビット列からなるデータを回線データと呼ぶことにする。
【００４２】
本実施の形態では、送信側装置１０１が、図９に示す２本の通常リンク１０３1、１０３2を流れてきたＭＡＣフレームを構成する全データをハイブリッドＭＡＣフレーム１２０のペイロード１２３に収納して３本のハイブリッドリンク１０５1〜１０５3に分けて受信側装置１０２に送出する。これら３本のハイブリッドリンク１０５1〜１０５3に送出されるハイブリッドＭＡＣフレーム１２０のペイロード１２３には１本の回線リンク１０４を流れてきた回線データも同様に組み込まれる。
【００４３】
もちろん、２本の通常リンク１０３1、１０３2を流れてきたＭＡＣフレームを構成する全データではなく、その中のペイロードに格納されているデータのみと、１本の回線リンク１０４を流れてきた回線データを３本のハイブリッドリンク１０５1〜１０５3のペイロード１２３に割り当てるようにしてもよい。
【００４４】
本実施の形態で示す例では、パリティリンク１０６を除外して考えると、２本の通常リンク１０３1、１０３2と１本の回線リンク１０４に対してデータ転送用に３本のハイブリッドリンク１０５1〜１０５3を用意している。これは、送信側装置１０１が受信するパケットデータと回線データのデータ受信状況から、ハイブリッドＭＡＣフレーム１２０のペイロード１２３にこれらのデータを混在してマッピングするときハイブリッドリンク１０５が３本で足りることが事前に確認できていることを前提としている。仮にハイブリッドリンク１０５が３本では足りず４本必要な場合、送信側装置１０１と受信側装置１０２の間には４本のハイブリッドリンク１０５1〜１０５4（ただし、ハイブリッドリンク１０５4は図示せず。）が用意されることになる。
【００４５】
一方、送信側装置１０１と受信側装置１０２の間に用意されるパリティリンク１０６については、各ハイブリッドリンク１０５の同一ビット位置のビットに対してパリティチェックを行うので、１本で足りる。パリティチェックの代わりに、誤り検出あるいは訂正のために他の方式の冗長ビット（フレーム間冗長ビット）を採用する場合には、それに応じて必要とするパリティリンク１０６の本数が増加することになる。
【００４６】
図１１は、ハイブリッドＭＡＣフレームのペイロードの部分にパケットデータおよび回線データをマッピングした状態の一例を表わしたものである。図１１で図１０と同一部分には同一の符号を付している。図９および図１０と共に説明する。
【００４７】
ペイロード１２３の部分には、凡例１４１で示すようにパケットデータ１４２と回線データ１４３がペイロード１２３におけるそれぞれの区画ごとにマッピングされている。また、それぞれの区画に対して誤り訂正のためのパリティバイトが配置されている。
【００４８】
３本のハイブリッドリンク１０５1〜１０５3にパケットデータと回線データを時分割的に割り当てるとすると、入力されるパケットデータと回線データの受信状況によってはペイロード１２３における１つの区画にパケットデータ１４２のみというように一方のデータのみが割り当てられる場合がある。また、ペイロード１２３を構成する図１０に示すデータ部分１３４（パケットデータ１４２、回線データ１４３）とパリティバイト１３３からなる区画の総数もペイロード１２３の長さによって異なってくることになる。
【００４９】
ここでデータ部分１３４を構成する各区画は、たとえばパケットデータ１４２と回線データ１４３が１バイトずつの合計２バイトずつ等間隔に設定されるものであってもよい。また、図１１に示すように１区画にパケットデータ１４２と回線データ１４３が異なった比でマッピングされたり、ある区画にはパケットデータと回線データの一方のみが存在するようなものであってもよい。
【００５０】
３本のハイブリッドリンク１０５1〜１０５3に区画ごとにパケットデータと回線データを割り当てる具体的な手法は、送信側装置１０１と受信側装置１０２の間の取り決めによって予め定められる。これについては、後に「データベース」として説明する。取り決めの内容は、送信側装置１０１から受信側装置１０２に送信されるパケットデータによって伝送してもよいし、その他の手法で伝達してもよい。取り決めの内容によっては、各区画が均等に配置される必要もない。
【００５１】
図１２は、パケットデータをハイブリッドＭＡＣフレームにマッピングする方法を示したものである。図１２で図１０および図１１と同一部分には同一の符号を付している。なお、本実施の形態では図９に示す２本の通常リンク１０３1、１０３2によって送られてきたパケットデータが３本のハイブリッドリンク１０５1〜１０５3を流れるハイブリッドＭＡＣフレームのペイロード１２３に割り当てられるが、ここでは、全体としてあたかも１本の通常リンク１０３によって送られてきたパケットデータが、同じく全体として１本のハイブリッドリンク１０５のペイロード１２３にマッピングされるような説明を行う。実際には、３本のハイブリッドリンク１０５1〜１０５3のペイロード１２３に時分割的な振り分けでパケットデータのマッピングが行われるが、どのような順序で具体的なマッピングが行われかは送信側装置１０１と受信側装置１０２の間の取り決めによる。
【００５２】
図１２（Ａ）は、図９に示した送信側装置１０１に、第１のフレーム１５１1から第３のフレーム１５１3までＭＡＣフレームが順に入力される状態を示したものである。これらは２本の通常リンク１０３1、１０３2によって送られてきたフレーム１５１である。それぞれのフレーム１５１1〜１５１3は、プリアンブル・ＳＦＤ部１２１で開始しＩＦＧ１２５で終了している。ペイロード１２３とＩＦＧ１２５はデータやフレーム間隔により長さが変わる。
【００５３】
図１２（Ｂ）は、同図（Ａ）に示した第１〜第３のフレーム１５１1〜１５１3の各部を単なるビット列１５２と考えた信号構成を示したものである。８バイトのプリアンブル・ＳＦＤ部１２１から１２バイトの最小ＩＦＧ１２５までがすべてビット列１５２を構成することになる。
【００５４】
図１２（Ｃ）は、図１２（Ｂ）に示したビット列１５２を複数のデータ格納領域１５３に区切った状態を示したものである。一例として示す４つの連続したデータ格納領域１５３21〜１５３24には、図１２（Ａ）におけるペイロード１２３等の所定の範囲のデータが含まれている。ＩＦＧ１２５の方にはプリアンブル・ＳＦＤ部１２１とみなされないパターンとしておくことでフレーム１５１ごとの区別が可能となる。
【００５５】
図１２（Ｄ）は、あるハイブリッドＭＡＣフレーム１５４のペイロード１２３にこれらのデータ格納領域１５３21〜１５３24が１つずつ時分割的に割り振られた状態を示している。これらのデータ格納領域１５３21〜１５３24が間隔を置いて配置されているのは、これらの途中に次の図１３で説明する回線データをマッピングしたり、１区画ごとにパリティバイトを配置する必要があるためである。
【００５６】
前記したように図１２（Ｄ）に示したハイブリッドＭＡＣフレーム１５４は３本のハイブリッドリンク１０５1〜１０５3を流れるハイブリッドＭＡＣフレームを１つのフレームに見立てて表わしている。したがって、たとえば通常リンク１０３1から送信側装置１０１に入力されたパケットデータが３本のハイブリッドリンク１０５1〜１０５3を流れるハイブリッドＭＡＣフレーム１５４に順に割り振られる場合もあり得るし、たとえば１本のハイブリッドリンク１０５1を流れるハイブリッドＭＡＣフレーム１５４のみに格納される可能性もある。
【００５７】
図１３は、回線データをハイブリッドＭＡＣフレームにマッピングする方法を示したものである。図１３で図１０〜図１２と同一部分には同一の符号を付している。
【００５８】
図１３（Ａ）は、図９に示した回線リンク１０４を流れる回線データ１６２を示したものである。回線データ１６２は、図１２（Ａ）に示した第１〜第３のフレーム１５１1〜１５１3のようなフレーム構造を採っていない。また、電話の音声データを回線データ１６２として伝送する場合のように、時間軸の全長にわたって有効なデータが隙間なく存在しているとは限らない。そこで回線データ１６２は回線リンク１０４から受信する段階で、必要に応じて回線の特徴に応じた変換を行ってもよい。たとえば回線上をパケットベースのデータが流れてる場合には、そのパケットを識別してパケット間隔を調整する。
【００５９】
図１３（Ｂ）は、図１３（Ａ）に示した回線データを、図１２（Ｂ）に示すビット列１５２と同様に所定単位のビット列１６２としてのデータ格納領域１６３に区切ったものである。それぞれのデータ格納領域１６３は、図１２（Ｂ）に示したビット列１５２と同一のサイズであってもよいし、異なったサイズであってもよい。
【００６０】
図１３（Ｃ）は、図１２（Ｄ）に示したハイブリッドＭＡＣフレーム１５４に回線データの２つのデータ格納領域１６３21、１６３22を割り振った状態を示したものである。データ格納領域１６３21、１６３22の回線データは、ペイロード１２３におけるそれぞれの位置に単なるビット列として挿入する。
【００６１】
図９に示す受信側装置１０２では、３本のハイブリッドリンク１０５1〜１０５3を流れるハイブリッドＭＡＣフレームを受信すると、送信側装置１０１との取り決めに従って、それぞれのペイロード１２３から２本の通常リンク１０３1、１０３2に対応するパケットデータと、１本の回線リンク１０４に対応する回線データをそれぞれ抽出する。そして、２本の通常リンク１０３1、１０３2に対応するパケットデータについては、それぞれの通常リンク１０３1、１０３2に分離した形のパケットデータをリンク別に順に結合する。結合後のパケットデータは２本の通常リンク１０７1、１０７2の対応するものに送出される。１本の回線リンク１０４に対応する回線データについても、同様に抽出後のデータを順に結合する。結合された回線データは回線リンク１０８に送出される。
【００６２】
これらのパケットデータと回線データの抽出処理の前に、次に説明するパリティチェックが行われる。なお、送信側装置１０１および受信側装置１０２は、それぞれ図示しないＣＰＵ（Central Processing Unit）を備えており、同じく図示しない記憶媒体にＣＰＵが実行するプログラムを格納している。送信側装置１０１および受信側装置１０２のＣＰＵは、これらのプログラムを適宜実行することで図１２および図１３に示したマッピングの処理や、データの抽出、結合および次に説明するエラーチェック用あるいはエラー修正に関する処理を実行することになる。
【００６３】
図１４は、パリティリンクを構成するハイブリッドＭＡＣフレーム上のパリティバイトの生成の様子を示したものである。本実施の形態で「パリティバイト」とは、ペイロード１２３でパリティチェックを行うためのチェックビットが１バイト分セットになったものである。パリティチェックでは、対象となるデータが壊れていないかを後に検証するためにチェックビットを配置する。図１０および図１１と共に説明する。
【００６４】
まず、ペイロード１２３の先頭に配置されている制御情報１３２に対して第１のパリティバイト１３３1が配置されている。この第１のパリティバイト１３３1の次にこの例では第１のデータ部分１３４1として回線データ１４３とパケットデータ１４２の組が配置されている。そこで、これらのデータの後に第２のパリティバイト１３３2が配置されている。
【００６５】
その後には、第２のデータ部分１３４2として回線データ１４３のみが配置されている。そこで、この後に第３のパリティバイト１３３3が配置されている。以下、同様にして第３のデータ部分１３４3に対して第４のパリティバイト１３３4が配置され、第４のデータ部分１３４4に対して第５のパリティバイト１３３5が配置されている。この例ではこれでペイロード１２３が終了する。
【００６６】
図１５は、図１４に示した第１のデータ部分を例に採ってそのビット配列の一例とこれに対応する第２のパリティバイトにおけるビット配列を具体的に示したものである。この例では、第１のデータ部分１３４1が３バイト構成となっている。これに対して第２のパリティバイト１３３2は第１のデータ部分１３４1における同一の位置の３つのビットと加算した結果が偶数となるように偶パリティが「０」または「１」として計算されている。
【００６７】
パリティを計算するデータ部分１３４が短いと、ペイロード中のデータ部の割合が減り、実データに使える回線帯域が減少する。このため、ハイブリッドリンクの物理的な信頼性と帯域使用率を考慮して、何バイト単位でパリティバイトを挿入するかを決めればよい。また、パリティバイトのようなエラーチェック用あるいはエラー修正用の冗長ビットは、パリティではなく、ＣＲＣ（Cyclic Redundancy Check）を用いるようにしてもよい。
【００６８】
図１６は、パリティリンク上のハイブリッドＭＡＣフレームを作成する原理を示したものである。図９および図１４と同一部分には同一の符号を付している。
【００６９】
図１６に示すように、図９に示した３本のハイブリッドリンク１０５1〜１０５3上のハイブリッドＭＡＣフレーム１６１1〜１６１3と、１本のパリティリンク１０６上のハイブリッドＭＡＣフレーム１６２が、受信側装置１０２で同期して再生されるものとする。
【００７０】
偶パリティの計算に際しては、３つのハイブリッドＭＡＣフレーム１６１1〜１６１3のデータ部分１３４における同一ビット位置の「０」または「１」を加算する。そして、同一ビット位置のハイブリッドＭＡＣフレーム１６１のビットが偶数のビットとなるように「０」または「１」を順に配置することになる。
【００７１】
図１７は、パリティリンク上のハイブリッドＭＡＣフレームにおける偶パリティの計算例を示したものである。ここでは、３本のハイブリッドリンク１０５1〜１０５3のそれぞれのペイロード１２３における特定の１バイト分のデータ部分１７１1〜１７１3と、１本のパリティリンク１０６のペイロード１２３における対応する特定の１バイト分の計算後のデータ部分１７２を表わしている。データ部分１７１1〜１７１3における互いに同一ビット位置とデータ部分１７２のこれらに対応するビット位置のビットの加算値がすべて偶数となるようにチェックバイトが計算されて配置されていることが分かる。
【００７２】
したがって、図９に示す受信側装置１０２がパリティチェックを行った結果、３つのハイブリッドＭＡＣフレーム１６１1〜１６１3間におけるあるビット位置の４つのビットの加算値が偶数にならなかったような場合には、データ部分１７１1〜１７１3、１７２の同一位置のいずれかのビットの値に異常が発生したと判別することができる。既に説明したように図１５では同一フレームにおける時間軸方向のそれぞれ１バイト分のデータ部分１３４に対するパリティチェックを行っている。
【００７３】
そこで、図１７で説明したフレーム間におけるパリティチェックと、図１５で説明した同一フレームにおけるパリティチェックを組み合わせたり、通常、物理層にて判断できるリンク断を検出する。これにより、３本のハイブリッドリンク１０５1〜１０５3と１本のパリティリンク１０６のいずれにリンク障害が発生したかを１つのリンク障害に対して判別することができる。このように１本のパリティリンク１０６のデータ部１３４は、異常が発生したリンクのビットの値を再生するために用いられ、障害のビット位置の値を復元することができる。
【００７４】
図１８は、障害が発生した場合のハイブリッドＭＡＣフレームのデータ部分におけるデータの復元の様子の一例を示したものである。同図（Ａ）は１番目のハイブリッドリンク１０５1を示しており、同図（Ｂ）は２番目のハイブリッドリンク１０５2を示している。同図（Ｃ）は３番目のハイブリッドリンク１０５3を示しているが、これがリンク断となっている。
【００７５】
このような場合、２本のハイブリッドリンク１０５1、１０５2と同図（Ｄ）に示すパリティリンク１０６との間で互いに同一ビット位置の計算を行っても、これらの合計値が必ずしも偶数になるとは限らない。そこで、同図（Ｅ）に示すように合計値が偶数になっているビットの値を「０」とし、合計値が奇数になっているビットの値を「１」とすることで、リンク断となった３番目のハイブリッドリンク１０５3についてのデータ部分１７１3を復元することができる。
【００７６】
次にハイブリッドＭＡＣフレームの送信タイミングの制御について説明する。イーサネット（登録商標）では各リンクごとに独立したクロック発生源を使用しているのが通常である。このような通信システムでは、リンクごとにクロック精度も異なる。このため、クロック位置によってデータの送信タイミングを決めると、リンクごとに単位時間当たりのビット数が異なり、ハイブリッドリンク間でビット位置の対応付けを行うことができなくなる。
【００７７】
図１９は、クロック位置によって送信タイミングを決める場合の不具合を説明するためのものである。同図（Ａ）は第１のリンクを流れる第１のフレーム１８１1を示したものであり、これは同図（Ｂ）に示す第１のクロック１８５に同期して送信タイミングが決定されている。一方、同図（Ｃ）は、第２のリンクを流れる第２のフレーム１８２1、１８２2を示している。同図（Ｄ）は、第２のフレーム１８２1、１８２2の送信タイミングを決定する第２のクロック１８６を示したものである。
【００７８】
図示のように第１のリンクと第２のリンクでは、第１および第２のクロック１８５、１８６の周期が異なる。したがって、同一時間内に送信できるフレーム数も一般に異なってくることになる。
【００７９】
同図（Ｅ）は、同図（Ａ）に示した第１のフレーム１８１1、１８１2、……と同図（Ｃ）に示した第２のフレーム１８２1、１８２2、……を時間軸上で圧縮して対比して示したものである。このように、一般にリンクが異なると、第１のフレーム１８１1、１８１2、……と第２のフレーム１８２1、１８２2、……はビット位置の対応付けができない。また、ネットワーク内の装置同士で単位時間当たりの送信レートが異なると、複数リンク間でのデータをビット位置により対応付けることができなくなる。
【００８０】
このような問題点を解消するために、本実施の形態では送信タイミングを装置の中で１つだけ作り出すことにして、各ハイブリッドリンクはこの送信タイミングに合わせて送信を行うことにしている。
【００８１】
図２０は、クロックの周期が異なる２つのリンクの間で送信タイミングを合致させた場合のフレームの送信の様子を表わしたものである。このうち同図（Ａ）は第１のリンクを示したものであり、第１の送信タイミング１９１1で１番目の第１のフレーム２０１1が送信を開始され、所定のフレーム間隔Ｉ1の後に第２の送信タイミング１９１2で２番目の第１のフレーム２０１2が送信を開始される。同図（Ｂ）は、このとき使用される第１のリンクの第１のクロック２１１を示したものである。
【００８２】
一方、第２のリンクでは、同図（Ｃ）に示すように第１の送信タイミング１９１1で１番目の第２のフレーム２０２1が送信を開始され、所定のフレーム間隔Ｉ2の後に第２の送信タイミング１９１2で２番目の第２のフレーム２０２2が送信を開始される。同図（Ｄ）は、このとき使用される第２のリンクの第２のクロック２１２を示したものである。
【００８３】
同図（Ｅ）は、同図（Ａ）に示した第１のフレーム２０１1、２０１2、……と同図（Ｃ）に示した第２のフレーム２０２1、２０２2、……を時間軸上で圧縮して対比して示したものである。同図（Ａ）に示した第１のリンクによるフレーム間隔Ｉ1と同図（Ｃ）に示した第２のリンクによるフレーム間隔Ｉ2を適宜変更することで、第１のフレーム２０１1、２０１2、……と第２のフレーム２０２1、２０２2、……のそれぞれの送信タイミング１９１1、１９１2、……を両リンクで共通化することができる。
【００８４】
ここでは第１のリンクと第２のリンクの２つのリンクについて説明したが、各リンクごとのフレーム間隔Ｉを適宜変更して２以上のリンクの間で送信タイミング１９１1、１９１2、……を共通化することができる。これにより、同図（Ｅ）から分かるようにそれぞれのリンクにおける送信タイミングを共通して指定して送信する方式を採用すると、複数のリンクの間で同一時間に送信するフレーム２０１、２０２、……の数が互いに同一の値となる。この結果、複数リンク間でビット位置による対応付けができるようになる。
【００８５】
以上のように複数のリンク間での調整は、リンクごとのフレーム間隔Ｉによって行う。最小ＩＦＧ１２５の長さを調整することによっても調整は可能であるが、最小ＩＦＧ１２５は最低で１２バイトの長さを有する必要がある。したがって、最小ＩＦＧ１２５を１２バイト未満にするといった調整はできない。
【００８６】
図１０に示した全フレーム長１３６における「調整ビット数」を適切に設定することで、送信タイミング１９１1、１９１2、……をずらしても前後のフレームの送信が重ならないようにすることができる。「調整ビット数」は、通信規格において許容されるクロックの精度との関係で決定すればよい。イーサネット（登録商標）では、クロック精度として±１００ｐｐｍ（pulse per minute）の誤差が許容されている。
【００８７】
図２１は、図９に示した通信システムにおける送信側装置と受信側装置の構成を具体的に示したものである。図１１と共に説明する
【００８８】
通信システム１００を構成する送信側装置１０１には、２本の通常リンク１０３1、１０３2と回線リンク１０４が、送信側のリンクとして接続されている。通常リンク１０３1を伝送されるイーサネット（登録商標）フレームは、それぞれ対応する物理層受信部３０１1、３０１2でイーサネット（登録商標）の物理層における受信処理を行う。物理層受信部３０１1、３０１2の出力側にはスイッチ処理部３０２が配置されている。スイッチ処理部３０２は、ＭＡＣフレームを転送するブリッジ機能を有する。
【００８９】
回線リンク１０４とは、イーサネット（登録商標）以外のデータを、単なるビット列とみなして伝送するリンクである。送信側装置１０１内の回線変換部３０３は回線リンク１０４を伝送されるビット列としてのデータを受信して、３本のハイブリッドリンク１０５1〜１０５3に転送する前に必要であればデータ変換を行う。また、回線変換部３０３はタイミングやビットレートについて必要な調整を行う。
【００９０】
データ生成部３０４は、スイッチ処理部３０２および回線変換部３０３の出力側に配置されている。データ生成部３０４は、パケットデータと回線データからハイブリッドＭＡＣフレームの図１１に示したデータ部分１３４（パケットデータ１４２、回線データ１４３）のビット列を生成する。また、データ生成部３０４はパケットデータ１４２と回線データ１４３からパリティリンク１０６のデータ部分を生成する。
【００９１】
データ生成部３０４の出力側には、第１〜第４のハイブリッドＭＡＣ生成部３０５1〜３０５4が配置されている。第１〜第３のハイブリッドＭＡＣ生成部３０５1〜３０５3は、データ生成部３０４から受け取ったデータ部分のビット列からパリティバイトを生成して、ハイブリッドＭＡＣフレームを生成することになる。第４のハイブリッドＭＡＣ生成部３０５4はパリティリンク１０６に送出するためのハイブリッドＭＡＣフレームを生成する。
【００９２】
送信タイミング生成部３０６は、図２０で説明したように各リンクのフレームの送信タイミングを指示するための送信タイミング信号３０７を第１〜第４のハイブリッドＭＡＣ生成部３０５1〜３０５4に供給する。第１〜第４のハイブリッドＭＡＣ生成部３０５1〜３０５4の出力側には、第１〜第４の物理層送信部３０８1〜３０８4が配置されている。このうちの第１の物理層送信部３０８1はハイブリッドリンク１０５1に、第２の物理層送信部３０８2はハイブリッドリンク１０５2に、第３の物理層送信部３０８3はハイブリッドリンク１０５3に、それぞれ接続されている。第４の物理層送信部３０８4はパリティリンク１０６に接続されている。したがって、第１〜第４の物理層送信部３０８1〜３０８4は、送信タイミング信号３０７の指示によって、それぞれのハイブリッドＭＡＣフレームを３本のハイブリッドリンク１０５1〜１０５3および１本のパリティリンク１０６に送出することになる。
【００９３】
受信側装置１０２は、３本のハイブリッドリンク１０５1〜１０５3と１本ずつ対をなして接続した第１〜第３の物理層受信部３１１1〜３１１3と、パリティリンク１０６に接続した第４の物理層受信部３１１4を備えている。これら第１〜第４の物理層受信部３１１1〜３１１4は、イーサネット（登録商標）の物理層における受信処理をする機能を有する。
【００９４】
第１〜第４の物理層受信部３１１1〜３１１4の出力側には、それぞれ１つずつ対応して第１〜第４のハイブリッドＭＡＣ終端部３１２1〜３１２4が配置されている。第１〜第４のハイブリッドＭＡＣ終端部３１２1〜３１２4は、リンクの状態の正常性を確認し、各リンクにおけるハイブリッドＭＡＣフレーム中のデータをパリティバイトによって異常がないか確認する。その結果、異常がなければデータ部分を取り出す。異常があれば異常があったことを記録する。
【００９５】
第１〜第４のハイブリッドＭＡＣ終端部３１２1〜３１２4の出力側にはデータ再生部３１３と、タイミング抽出部３１４が配置されている。データ再生部３１３は、３本のハイブリッドリンク１０５1〜１０５3におけるハイブリッドＭＡＣフレームのシーケンス番号とビット位置を指定することで第１〜第３のハイブリッドＭＡＣ終端部３１２1〜３１２3からデータを取り出す。そして、取り出したデータに異常があれば、３本のハイブリッドリンク１０５1〜１０５3と１本のパリティリンク１０６のデータから異常となったリンクのデータ部分を再生する。また、ビット位置からパケットデータ１４２と回線データ１４３を分離する。これにより、これらパケットデータ１４２と回線データ１４３を再生する。
【００９６】
タイミング抽出部３１４は、第１〜第４のハイブリッドＭＡＣ終端部３１２1〜３１２4がハイブリッドＭＡＣフレームを受信したタイミングを抽出する。そして、このタイミングから、受信側装置１０２がハイブリッドＭＡＣフレームを送信するタイミングを調節して、第１〜第４のハイブリッドＭＡＣ終端部３１２1〜３１２4から取り出したデータをデータ再生部３１３に送出する。
【００９７】
データ再生部３１３の出力側にはスイッチ処理部３１５と回線変換部３１６が配置されている。スイッチ処理部３１５はデータ再生部３１３によって再生されたパケットデータ１４２を仕分けして、その出力側に配置された第１および第２の物理層送信部３１７1、３１７2に割り振る。
【００９８】
第１の物理層送信部３１７1は一方の通常リンク１０７1に接続されており、送信側装置１０１に接続されている一方の通常リンク１０３1から入力されたパケットデータを受信し再生したパケットデータを通常リンク１０７1に送信する。第２の物理層送信部３１７2は他方の通常リンク１０７2に接続されており、送信側装置１０１に接続されている他方の通常リンク１０３2から入力されたパケットデータを受信し再生したパケットデータを通常リンク１０７2に送信する。
【００９９】
回線変換部３１６はデータ再生部３１３の分離した回線データ１４３の転送を受ける。回線変換部３１６は回線リンク１０８に接続されている。回線変換部３１６は、送信側装置１０１に接続されている回線リンク１０４から伝送されてきた回線データを受信し再生した回線データを回線リンク１０８に送信する。
【０１００】
次に、図２１を用いて本実施の形態の通信システム１００の動作を更に具体的に説明する。
【０１０１】
図２１における２本の通常リンク１０３1、１０３2からはＭＡＣフレームが送信側装置１０１に入力される。１本の回線リンク１０４からは、ＭＡＣフレーム以外のデジタルデータのビット列が送信側装置１０１に入力される。
【０１０２】
物理層受信部３０１1、３０１2でＭＡＣフレームはイーサネット（登録商標）における物理層の処理を行い、ＭＡＣフレームが再生される。スイッチ処理部３０２では、ＦＤＢ（Filtering Database）を参照してスイッチングが行われる。
【０１０３】
送信側装置１０１に入力されたデータが、図２１に示すように受信側装置１０２へ転送される場合を説明する。回線変換部３０３では、回線リンク１０４から受信したビット列を、受信側装置１０２へ転送するビット列に変換する。変換したビット列は、データ生成部３０４に渡される。データ生成部３０４は、ビット列の意味を解析して転送に必要な情報だけを変換する。このような処理の必要がなければそのままのビット列をデータ生成部３０４に渡す。
【０１０４】
データ生成部３０４は、スイッチ処理部３０２から渡されたＭＡＣフレームを伝送するハイブリッドリンクごとに振り分ける。振り分け先はスイッチ処理部３０２が決定したポートに振り分けを行ったり、帯域を考慮してＭＡＣフレームを各リンクに順番に振り分けるようにしてもよい。受信側装置１０２は同じルールに従ってデータを再生することになる。
【０１０５】
図２２は、データ生成部によるＭＡＣフレームの振り分けの処理の様子を表わしたものである。図２１と共に説明する。
【０１０６】
データ生成部３０４は、図２１に示すスイッチ処理部３０２から送られてくるパケットデータを格納するパケットデータ格納部３２１と、回線変換部３０３から送られてくる回線データを格納する回線データ格納部３２２を備えている。また、データ生成部３０４は、これらパケットデータ格納部３２１および回線データ格納部３２２からデータ部分の読み出しを指示するデータベース部３２３を備えている。パケットデータ格納部３２１および回線データ格納部３２２から読み出されたビット列は、第１〜第４のハイブリッドＭＡＣ生成部３０５1〜３０５4のうちの対応するものに振り分けられて送出される。
【０１０７】
図２３は、データベース部の構成の一部を表わしたものである。データベース部３２３は、シーケンス番号とそのシーケンス番号におけるハイブリッドＭＡＣフレームの先頭からのビット位置（ビット番号）で特定したそれぞれの場所に存在するデータの種別を登録している。ここで「データの種別」とは、該当位置に格納されているデータがパケットデータ、回線データ、パリティバイトのいずれであるかを示す情報をいう。
【０１０８】
図２２と共に説明する。パケットデータ格納部３２１および回線データ格納部３２２は、データベース部３２３の指示に応じてパケットデータあるいは回線データを指示されたタイミングで読み出す。これら読み出されたビット列は第１〜第４のハイブリッドＭＡＣ生成部３０５1〜３０５4のうちの対応するものに振り分けられて送出される。データベース部３２３に示されたタイミングで送り出されたビット列は、ハイブリッドＭＡＣフレームのペイロードのデータ部分となる。
【０１０９】
パリティバイトの部分は何もマッピングしない。また、データ生成部３０４では、第１〜第３のハイブリッドＭＡＣ生成部３０５1〜３０５3に渡すデータからパリティリンクに渡すデータ部分を生成し、パリティリンク用の第４のハイブリッドＭＡＣ生成部３０５4にビット列を渡す。
【０１１０】
第１〜第４のハイブリッドＭＡＣ生成部３０５1〜３０５4に送出するタイミングで該当するＭＡＣフレームが存在しない場合には、図１０に示すＩＦＧ１２５に相当するデータ部分であると判別する。この場合、データ生成部３０４は、プリアンブル１２１以外のパターンを第１〜第４のハイブリッドＭＡＣ生成部３０５1〜３０５4のうちの該当するものに送出する。
【０１１１】
第１〜第４のハイブリッドＭＡＣ生成部３０５1〜３０５4に送出するタイミングは、データベース部３２３に基づいて、決定する。データ生成部３０４は、回線変換部３０３から渡されたビット列を伝送するハイブリッドリンクを決定する。振り分け先は、回線変換部３０３が決定する等の方法を取ればよい。振り分けられたＭＡＣフレームは、プリアンブル、ＳＦＤ、ＭＡＣフレームを構成するビットとして第１〜第４のハイブリッドＭＡＣ生成部３０５1〜３０５4に送出する。
【０１１２】
第１〜第３のハイブリッドＭＡＣ生成部３０５1〜３０５3は、データ生成部３０４から受信したビット列にパリティバイトを付加してペイロードデータを付与する。この後、図示しない送信タイミングバッファを通した後にハイブリッドＭＡＣフレームのペイロード１２３（図１０参照）内にコピーされる。この送信タイミングバッファは、送信タイミングが変動する幅を吸収するために用いられる。このため、通信を始める一番最初のデータを受信した際、特定のデータ量がバッファされた後で、送信タイミングにしたがって送信が開始される。
【０１１３】
送信タイミング生成部３０６は送信タイミングになったときに第１〜第４のハイブリッドＭＡＣ生成部３０５1〜３０５4に対してそれぞれ送信の指示を出す。この指示を受けて、第１〜第４のハイブリッドＭＡＣ生成部３０５1〜３０５4は第１〜第４の物理層送信部３０８1〜３０８4に対して送信を開始する。ハイブリッドＭＡＣフレームの送信は、ペイロード内のデータ部の生成が完了するのを待つことなく、ペイロードを構成するビットにデータ部分をコピーしながら送信を行うことも可能である。
【０１１４】
第１〜第４の物理層送信部３０８1〜３０８4ではハイブリッドＭＡＣフレームに対して符号化等のイーサネット（登録商標）における物理層の処理を行った後、３本のハイブリッドリンク１０５1〜１０５3および１本のパリティリンク１０６に送信する。
【０１１５】
次に図２１に示した受信側装置１０２の動作について説明する。受信側装置１０２は、３本のハイブリッドリンク１０５1〜１０５3とパリティリンク１０６からハイブリッドＭＡＣフレームを入力する。
【０１１６】
第１〜第４の物理層受信部３１１1〜３１１4は、受信したＭＡＣフレームに対してイーサネット（登録商標）における物理層の処理を行い、ハイブリッドＭＡＣフレームを再生する。再生したこれらハイブリッドＭＡＣフレームは第１〜第４のハイブリッドＭＡＣ終端部３１２1〜３１２4に渡される。
【０１１７】
第１〜第４のハイブリッドＭＡＣ終端部３１２1〜３１２4は、リンクの状態の正常性を確認する。そして、各ハイブリッドＭＡＣフレーム中のデータをパリティバイトによって異常がないか確認し、異常がなければデータ部分を取り出す。異常があれば異常があったことを記録する。
【０１１８】
データ再生部３１３は、図２２に示したデータベース部３２３と同一構造の図示しないデータベース部を備えている。データ再生部３１３はこのデータベース部に基づき、各ハイブリッドリンクのハイブリッドＭＡＣフレームのシーケンス番号とビットを指定して、第１〜第４のハイブリッドＭＡＣ終端部３１２1〜３１２4からデータを取り出す。この結果、取り出したデータに異常があれば、ハイブリッドリンク１０５1〜１０５3とパリティリンク１０６のデータから異常となったリンクのデータ部分を再生する。また、ビット位置からパケットデータと回線データを分離することでこれらパケットデータと回線データを再生する。再生したパケットデータはスイッチ処理部３１５に転送され、回線データは回線変換部３１６に転送される。
【０１１９】
ところで、３本のハイブリッドリンク１０５1〜１０５3のそれぞれは配線長によってパケットの遅延が異なる。このため、データ再生部３１３では、第１〜第３のハイブリッドＭＡＣ終端部３１２1〜３１２3からデータを取り込む前に、配線長差による遅延差を吸収するための待ち時間を要する。待ち時間は、３本のハイブリッドリンク１０５1〜１０５3のうちの１つで受信を開始してから固定時間後まででもよいし、通信開始前に遅延差を測定しておいて、最大の遅延差を固定時間の代わりに用いるようにしてもよい。
【０１２０】
ハイブリッドＭＡＣフレームのパリティバイトやＩＦＧ、パケットデータにとっては回線データが、データを遅延させることにつながる。また、回線データにとってはパケットデータがデータを遅延させることにつながる。これらの遅延量は一定値とは限らない。このため、パケットデータも回線データも３本のハイブリッドリンク１０５1〜１０５3を経由する間の遅延に対して遅延揺らぎが発生する。また、既に説明したように３本のハイブリッドリンク１０５1〜１０５3の間には遅延差が存在する。この遅延差は送信側装置１０１の送信タイミングの変動により変動する。このため、データ再生部３１３ではこれらの要因により発生する遅延揺らぎを吸収するための工夫が必要になる。
【０１２１】
図２４は、データ再生部における遅延揺らぎを吸収する回路部分を表わしたものである。データ再生部３１３は、前記した遅延揺らぎを吸収するためにパケットデータジッタバッファ３４１と、回線データジッタバッファ３４２を備えている。データ再生部３１３には、前記した図２２に示したデータベース部３２３と同一構造のデータベース部３４３と、パケットデータと回線データの振り分けを行うビット振り分け部３４４を備えている。
【０１２２】
データベース部３４３は、データ再生部３１３内で再生されたデータ部分３４５をビット単位でパケットデータと回線データに振り分ける。このうちの振り分けられたパケットデータはパケットデータジッタバッファ３４１に格納され、ジッタを吸収する時間だけ遅延されて、図２１に示す第１〜第３のハイブリッドＭＡＣ生成部３０５1〜３０５3に振り分けられる。回線データの方は回線データジッタバッファ３４２に格納され、ジッタを吸収する時間だけ遅延されて、図２１に示す第４のハイブリッドＭＡＣ生成部３０５4に送出される。
【０１２３】
このように本実施の形態ではパケットデータジッタバッファ３４１と回線データジッタバッファ３４２を用いて遅延揺らぎを吸収している。このため、受信側装置１０２が通信を始める一番最初のデータを受信した際、特定のデータ量がデータジッタバッファ３４１と回線データジッタバッファ３４２に蓄積された後に、スイッチ処理部３１５と回線変換部３１６にこれらのデータの転送が開始されることになる。
【０１２４】
タイミング抽出部３１４は、第１〜第４のハイブリッドＭＡＣ終端部３１２1〜３１２4がハイブリッドＭＡＣフレームを受信したタイミングを抽出する。そして、自装置としての受信側装置１０２のハイブリッドＭＡＣフレームの送信タイミングを調節する。
【０１２５】
以上説明した本実施の形態の通信システム１００によれば、次のような効果を奏することができる。
【０１２６】
第１の効果は、リンク間でのクロックが非同期であるイーサネット（登録商標）において、ビット位置によりデータを特定する手段を有し、単位時間当たりのビットレートを制御できる。このため、イーサネット（登録商標）と他の通信技術を同一イーサネット（登録商標）リンク上に統合することができる。
【０１２７】
第２の効果は、リンク間でのクロックが非同期であるイーサネット（登録商標）において、ビット位置によりデータを特定する手段を有し、複数リンクの間でビットの対応関係を定義できる。このため、複数リンクの先頭からの位置が同じビットのパリティを計算することができ、それを１つの専用リンクで送信することで、１つのリンク障害に対しては、データを復元することができ、パケットロスを防止することができる。
【０１２８】
第３の効果は、リンク間でのクロックが非同期であるイーサネット（登録商標）において、パリティ専用リンクを用いる。これによって、二重化よりも回線利用率を上げながら通信システム１００を高信頼化することができる。
【０１２９】
第４の効果は、本実施の形態ではＴＤＭ（Time Division Multiplexing）のように受信側の特定のビット位置から、送信側の特定のビット位置へ転送することにしている。このため、リンク速度が異なっていても低遅延での転送が可能となる。リンク間でのクロックが非同期であるイーサネット（登録商標）では、イーサネット（登録商標）フレーム以外のデータをカプセル化すると、パケット長に依存する伝送遅延が発生するが、本実施の形態の通信システム１００で遅延を減少させることができる。
【０１３０】
第５の効果は、前記した送信タイミングバッファを用いることで、送信タイミングが変動する幅を吸収することができる。また、図２４に示した、ジッタバッファを用いることにより受信レートと送信レートの変動が発生することを吸収できる。このため、回線データをイーサネット（登録商標）リンク上にビット位置を指定してマッピングすることができる。
【０１３１】
第６の効果は、本実施の形態では、パケットスイッチのような送信時の輻輳が発生せず、イーサネット（登録商標）上のどのビット位置に回線データをマッピングするかを指定できる。このため、回線データの転送時にはビットごとの転送が可能となり、パケットスイッチにおけるストアアンドフォワード転送のような、パケット長に比例する遅延を抑えることも可能であり、低遅延が求められる技術も統合することができる。
【０１３２】
このように本実施の形態では、従来技術における次のような問題を解消することができる。まず、パケット網においては、リンク異常時のためにリンク冗長を行っていたが、切り替えに時間がかかることがあり、送達確認を行う形式の通信に対しては、再送のための遅延が発生するという問題があったが、これを解消する。
【０１３３】
次に、従来のパケット網では装置間でのクロック同期が取られていない場合が多く、リンクごとにクロック精度が異なるため、転送においてはパケット全体を取り込んでから転送するストアアンドフォワード転送を用いることが多かった。これによるパケット長に起因する遅延が発生したが、これを解消する。
【０１３４】
更にパケット網では輻輳時に他パケットの長さに起因する遅延が発生するため、遅延が増加するとともに、遅延の揺らぎが発生するために受信側で同程度のバッファが必要となり、低遅延化が難しいという問題があったが、これも解消することができる。
【０１３５】
更に従来からＬＡＮ（Local Area Network）、ストレージ、クラスタ等の用途によって異なる通信技術・通信装置が使われており、前記したように煩雑化するという問題があった。具体的には、イーサネット（登録商標）とは異なるアドレス方式、スイッチ方式が採用されていたり、フロー制御によりパケットロスを低減する技術をベースにしていたり、カットスルーにより遅延を低減している技術のように、特性が異なる別の技術が使われていた。
【０１３６】
リンクの高信頼性が要求される通信技術では、無瞬断切り替えのために二重化することが良く行われるが、二重化では帯域の利用効率が低い。
【０１３７】
また、リンクアグリゲーション冗長では通常、異常が発生したときにリンクのパケットがロスしてしまう。単純な振り分けルールが使われることが多く、リンク障害が発生してから別のポートに切り替えたり、振り分け先対象ポートを絞って振り分けを開始するため、切り替えまでにパケットがロスしてしまう。
【０１３８】
帯域を有効に使うため、ある条件を満たすパケットの出力ポートを指定する手法によって、ある程度予測の付くトラフィック種別ごとに振り分け先を指定する方法もあるが、異常時に出力ポートの再設定をする必要があるため、切り替えに時間を要する。
【０１３９】
カプセル化による通信方式のイーサネット（登録商標）への統合方式では、パケット長に依存する伝送遅延が発生する。また、輻輳時には他パケットの送信待ちのためのパケット長に起因する遅延が発生する。
【０１４０】
本実施の形態では、基本的にクロック同期の取られていない装置間で、単位時間当たりの送信ビット数が同じになるように制御して、リンク間のデータをビット位置によって対応付けを可能としている。そして、パリティを用いて受信側でデータを復旧できるようにすることで、ロスを防止してリンクを高信頼化し、複数の通信方式をカプセル化せずにイーサネット（登録商標）リンク上に統合しながら、回線交換と同等の転送を可能とすることで低遅延化を実現する。これにより、様々な特性の通信方式をイーサネット（登録商標）上に統合することが可能になる。
【０１４１】
受信側装置では、所定のビット位置から、イーサネット（登録商標）かそれ以外のデータかを識別してデータを取り出し、それぞれイーサネット（登録商標）用のスイッチ処理部か回線データとして出力する。また、リンク高信頼化のために、各イーサネット（登録商標）リンクのパリティ値を伝送する専用のリンクを導入し、二重化よりも帯域利用率を高めながら高信頼化する。イーサネット（登録商標）以外の通信技術を、カプセル化によってイーサネット（登録商標）上に統合する場合、出力ポートで輻輳が発生し、他のパケットの長さに比例する伝送遅延が発生することがある。本実施の形態では、複数のリンク間のビット位置でデータの対応付けを行えるようにして、回線交換のようにビットごとの転送を可能にすることで低遅延化を実現する。
【０１４２】
これらは、ネットワーク内でクロックが非同期であるイーサネット（登録商標）網上の複数装置間で送信タイミングを合わせる方法と、調整ビット数と送信タイミング生成により、送信ビット数を複数リンク間で同一とする方法と、特定のフレームフォーマットとそのビット位置によりイーサネット（登録商標）とそれ以外のデータを識別する情報を保持するデータベースとにより、イーサネット（登録商標）とそれ以外の回線のデータを統合する方法と、リンク間のビットの対応付けをすることにより、１つのリンク異常に対してはデータの復元を可能とするパリティを伝送するリンクを構成する方法とそれらを適用した装置により、実現する。
【０１４３】
＜発明の変形例＞
【０１４４】
以上説明した本実施の形態の通信システム１００では、送信側装置１０１と受信側装置１０２が３本のハイブリッドリンク１０５1〜１０５3と１本のパリティリンク１０６によって直接接続された構成となっているが、これに限るものではない。たとえば３台以上の通信装置を使用した通信システムにも本発明を適用することができる。
【０１４５】
図２５は、本発明の変形例における通信システムの構成を示したものである。変形例の通信システム１００Ａは、図２１に示した送信側装置１０１と受信側装置１０２の間に中継装置４０１が配置された構成となっている。したがって、送信側装置１０１と受信側装置１０２の内部構成は図２１に示したものと全く同一であり、これらの図示を省略している。
【０１４６】
ただし、図２１で送信側装置１０１の出力側に接続された３本のハイブリッドリンク１０５1〜１０５3は、図２５で中継装置４０１を他方の接続先として、それぞれの符号の末尾に「Ａ」を追加して区別している。パリティリンク１０６についても同様にパリティリンク１０６Ａと表現している。また、中継装置４０１と受信側装置１０２を接続するリンクに関しては、同様にそれぞれの符号の末尾に「Ｂ」を追加して区別している。
【０１４７】
更に中継装置４０１の内部については、図２１に示した送信側装置１０１および受信側装置１０２の内部と同一名称の部品について同一の符号の末尾に「Ａ」を追加して示している。これらの部品の機能は送信側装置１０１および受信側装置１０２における符号の末尾に「Ａ」が付いていない各部品と同一である。
【０１４８】
中継装置４０１内には、新たにスイッチ処理部４１１と回線転送部４１２が配置されている。これらは、データ再生部３１３Ａとデータ生成部３０４Ａの間に配置されている。スイッチ処理部４１１は、図２１における受信側装置１０２内のスイッチ処理部３１５と送信側装置１０１内のスイッチ処理部３０２を併せ持った機能を備えている。同様に回線転送部４１２は、図２１における受信側装置１０２内の回線変換部３１６と送信側装置１０１内の回線変換部３０３を併せ持った機能を備えている。
【０１４９】
このような構成の通信システム１００Ａで送信側装置１０１は、イーサネット（登録商標）フレームを伝送するリンクとしての２本の通常リンク１０３1、１０３2と、イーサネット（登録商標）以外のデータを、単なるビット列とみなして伝送するリンクとしての回線リンク１０４からデータを入力する。そして、図２１で説明したように第１〜第３の物理層送信部３０８1Ａ〜３０８3Ａから３本のハイブリッドリンク１０５1Ａ〜１０５3Ａに通常リンクと回線リンクのデータ所定のビット位置にマッピングしたハイブリッドＭＡＣフレームを送信する。第４の物理層送信部３０８4Ａは３本のハイブリッドリンク１０５1〜１０５3を流れるハイブリッドＭＡＣフレームのデータ部分における、先頭からの位置が同じビットのパリティ値をデータ部に載せて、パリティリンク１０６ＢにハイブリッドＭＡＣフレームを送信する。
【０１５０】
中継装置４０１は、第１〜第４の物理層受信部３１１1Ａ〜３１１4Ａを備えている。これら第１〜第４の物理層受信部３１１1Ａ〜３１１4Ａは、イーサネット（登録商標）の物理層における受信処理をする機能を有する。第１〜第４の物理層送信部３０８1Ａ〜３０８4Ａは、イーサネット（登録商標）の物理層における送信処理をする機能を有する。
【０１５１】
スイッチ処理部４１１はＭＡＣフレームを転送するブリッジ機能を有する。回線転送部４１２は、データ再生部３１３Ａから受信したデータを、データ生成部３０４Ａに転送する。
【０１５２】
データ再生部３１３Ａは、３本のハイブリッドリンク１０５1Ａ〜１０５3ＡのハイブリッドＭＡＣフレームのシーケンス番号とビットを指定して第１〜第３のハイブリッドＭＡＣ終端部３１２1Ａ〜３１２3Ａからデータを取り出す。取り出したデータに異常があれば、データ再生部３１３Ａは、３本のハイブリッドリンク１０５1Ａ〜１０５3Ａと１本のパリティリンク１０６Ａのデータから異常となったリンクのデータ部を再生し、ビット位置からパケットデータと回線データを分離してパケットデータ１４２と回線データ１４３（図１１参照）を再生する。データ再生部３１３Ａは、これら再生されたパケットデータ１４２をスイッチ処理部４１１に転送し、回線データ１４３を回線転送部４１２に転送する。
【０１５３】
データ生成部３０４Ａは、パケットデータ１４２と回線データ１４３からハイブリッドＭＡＣフレームのデータ部分のビット列を生成する。データ生成部３０４Ａは、また、パケットデータ１４２と回線データ１４３からパリティリンク１０６Ｂのデータ部を生成する。
【０１５４】
第１〜第４のハイブリッドＭＡＣ終端部３１２1Ａ〜３１２4Ａは、リンクの状態の正常性を確認し、各ハイブリッドＭＡＣフレーム中のデータをパリティバイトによって異常がないか確認する。異常がなければデータ部分を取り出す。異常があれば異常があったことを記録する。
【０１５５】
第１〜第３のハイブリッドＭＡＣ生成部３０５1Ａ〜３０５3Ａはデータ生成部３０４Ａから受け取ったデータ部分のビット列からパリティバイトを生成し、ハイブリッドＭＡＣフレームを生成する。第４のハイブリッドＭＡＣ生成部３０５4Ａはパリティリンク１０６Ｂに送出するためのハイブリッドＭＡＣフレームを生成する。
【０１５６】
タイミング抽出部３１４Ａは、ハイブリッドＭＡＣフレームを受信したタイミングから、自装置としての中継装置４０１におけるハイブリッドＭＡＣフレームの送信タイミングを調節して、送信タイミング生成部３０６Ａにタイミング情報を送る。送信タイミング生成部３０６Ａは、タイミング抽出部３１４Ａから得たタイミング情報を基に、送信タイミングを生成する。そして、第１〜第４のハイブリッドＭＡＣ生成部３０５1Ａ〜３０５4Ａに対して、各ハイブリッドＭＡＣフレームの送信タイミングを指示することになる。
【０１５７】
受信側装置１０２は、中継装置４０１と接続された３本のハイブリッドリンク１０５1Ｂ〜１０５3Ｂおよび１本のパリティリンク１０６Ｂを介してハイブリッドＭＡＣフレームを受信する。このうち３本のハイブリッドリンク１０５1Ｂ〜１０５3Ｂは、図２１における３本のハイブリッドリンク１０５1〜１０５3と同一性格のリンクであり、１本のパリティリンク１０６Ｂは図２１における１本のパリティリンク１０６と同一性格のリンクである。
【０１５８】
受信側装置１０２は、図２１に示したと同一の構成となっているので、受信およびデータの再生処理を同様に行う。そして、イーサネット（登録商標）のＭＡＣフレームについては２本の通常リンク１０７1、１０７2に送出し、それ以外のデータは１本の回線リンク１０８に送出することになる。
【０１５９】
ところで、変形例の通信システム１００Ａのように送信側装置１０１と受信側装置１０２を含めた通信装置の３台以上でハイブリッドＭＡＣフレームが通信される場合、これらの装置間で単位時間あたりの送信ビット数を合わせる必要が生じる。これを次に説明する。
【０１６０】
図２６は、複数台の装置間で単位時間あたりの送信ビット数を合わせるようにした通信システムの原理的な構成を表わしたものである。この図に示した通信システム４３０では、第１〜第８の通信装置４３１〜４３８が通常のイーサネット（登録商標）リンクで接続されている。このうちの第２〜第７の通信装置４３２〜４３７が凡例４４１で示すようにハイブリッドリンクで接続されているとする。図２６に示した接続構造では、ハイブリッドリンクによって第２〜第７の通信装置４３２〜４３７の接続経路がループ状となっている。このためタイミング制御のためのパケットをハイブリッドリンクに流すと、これがループに沿って永続的に循環するという不具合を発生させる。
【０１６１】
そこで、一例として第４の通信装置４３４をマスタとして、パケットがループ状に流れる可能性のある第２、第３、第５〜第７の通信装置４３２、４３３、４３５〜４３７をスレーブとする。そして、マスタの第４の通信装置４３４を頂点として、第２、第３、第５〜第７の通信装置４３２、４３３、４３５〜４３７との間にタイミング配信ツリー４５１を形成する。ツリー構成はＳＴＰ（Spanning Tree Protocol）のような仕組みによって作成することができる。
【０１６２】
これらのツリーの上位側のポートを凡例４４１に示すリファレンスポートとし、リファレンスポートから受信するハイブリッドＭＡＣフレームにより、タイミングを抽出する。マスタ以外の通信装置としての第１〜第３、第５〜第８の通信装置４３１〜４３３、４３５〜４３８は、抽出されたタイミングを、図２１における送信タイミング生成部３０６あるいは図２５における送信タイミング生成部３０６Ａに送り、各ハイブリッドリンクの送信タイミングとして使用する。これにより、マスタの第４の通信装置４３４に対して、マスタ以外の第１〜第３、第５〜第８の通信装置４３１〜４３３、４３５〜４３８は、単位時間当たりに第４の通信装置４３４の送信フレーム数と同数のフレームを送信することができる。
【０１６３】
この変形例における通信システム１００Ａの動作について更に詳しく説明を行う。
【０１６４】
この変形例でマスタとなった図２６における第４の通信装置４３４は、自装置のクロックを一定クロックごとにマスタクロックとして送信する。先の実施の形態では、ハイブリッドＭＡＣフレームを１秒間に１，０００，０００個送信する。この変形例でも同様にハイブリッドＭＡＣフレームを１秒間に１，０００，０００個送信するものとする。この場合、１０ＧＨｚにおいて、１０，０００クロックごとにマスタクロックの送信タイミングとすればよい。ただし、通常は低い周波数のクロックを用いる。そこで、その低い周波数のクロックにおいて１／１，０００，０００秒に相当するクロックごとにマスタクロックの送信タイミングとすればよい。
【０１６５】
マスタ以外の装置としての図２６における第１〜第３、第５〜第８の通信装置４３１〜４３３、４３５〜４３８は、第４の通信装置４３４と同様にそれぞれ自装置のクロックを基にして一定周期ごとに送信タイミングを生成する。しかしながら、これら第１〜第３、第５〜第８の通信装置４３１〜４３３、４３５〜４３８は、リファレンスポートからハイブリッドＭＡＣフレームのヘッダを読み込んだ際に、自装置のクロックの方がマスタクロックよりも早いか遅いかを判別して、自装置のクロックの送信タイミングを補正する。ただし、ハイブリッドＭＡＣフレームを読み込んでからのクロック数は、送信周期ごとに「０」に戻すものとする。
【０１６６】
すなわち、自装置のクロックの方が遅いと判断した場合には、自装置のクロックの送信周期を短くし、自装置のクロックの方が早いと判断した場合は、自装置のクロックの送信周期を長くする。このようにすることで、自装置の送信フレーム数を、マスタとなった第４の通信装置４３４の送信フレーム数に追従させることができる。また、マスタ以外の装置としての第１〜第３、第５〜第８の通信装置４３１〜４３３、４３５〜４３８は、単位時間当たりにマスタとなった第４の通信装置４３４の送信フレーム数と同数のフレームを送信することになる。
【０１６７】
図２５に示す中継装置４０１は、データ再生部３１３Ａの処理の後に、スイッチ処理部４１１と回線転送部４１２は、それぞれ再生したＭＡＣフレームと回線データを次のデータ生成部３０４Ａに転送する。中継装置４０１のそれ以外の回路部分の動作は送信側装置１０１および受信側装置１０２と同様である。
【０１６８】
以上説明した変形例における通信システム１００Ａでは、図２６に示したタイミング配信ツリー４５１を用いて送信側装置１０１、受信側装置１０２、中継装置４０１等の各通信装置がハイブリッドＭＡＣフレームを受信するタイミングを抽出する。そして、これによる送信タイミングの生成機構を用いて、通信システム１００Ａを構成する全通信装置のハイブリッドリンクにおける、単位時間当たりのデータ部分の送信ビット数を揃えることができる。
【０１６９】
また、前記した実施の形態で説明した送信タイミングバッファやジッタバッファを用いるようにすれば、複数リンク間でのビット位置の対応付けが可能となる。このため、パリティリンクを用いて単一リンクの障害に対してデータを復元することが可能になり、リンクの高信頼性を実現することができる。
【０１７０】
以上説明した変形例の通信システム１００Ａによれば、実施の形態による効果の他に次のような効果を奏することができる。
【０１７１】
この変形例では、リンク間でのクロックが非同期であるイーサネット（登録商標）において、ビット位置によりデータを特定する手段を有し、単位時間当たりのビットレートを制御できる。このため、複数装置間を経由するイーサネット（登録商標）以外の通信方式によるビット列をイーサネット（登録商標）上で回線交換を行う通信方式を統合することができる。
【０１７２】
また、変形例では、タイミング抽出部３１４Ａが送信側装置１０１の送信タイミングを抽出し、それによって自装置の送信タイミングを修正する。自身がタイミングを抽出するリファレンスポートの選定は配信ツリーを構成して行う。これにより、通信システム１００Ａを構成する全通信装置のハイブリッドリンクにおける、単位時間当たりのデータ部分の送信ビット数を揃えることができる。
【０１７３】
＜発明のその他の変形の可能性＞
【０１７４】
以上説明した実施の形態および変形例ではパリティバイトを使用してエラーに対する検出や修正を行ったが、これに限るものではない。たとえばＣＲＣ（Cyclic Redundancy Check）を用いることも可能である。
【０１７５】
また、実施の形態および変形例ではリンク速度を１０Ｇビットイーサネット（登録商標）に限定し、リンク速度を統一したが、リンク速度が違ってもよい。この場合には、ハイブリッドＭＡＣフレーム送信タイミングを速度差に応じて何倍かに調節すればよい。パケットのカットスルー転送ではリンク速度が異なるとストアアンドフォワード転送と同じになってしまう。本発明ではビットの対応付けでビットごとの転送が可能であるので、リンク速度が異なる場合でも低遅延での転送が可能である。また、通常はビットごとよりは８ビットを束ねたバイトごとの転送が想定されるが、バイト以外の複数のまとまりごとの転送を行ってもよいことはもちろんである。
【０１７６】
なお、実施の形態では、ネットワーク内の装置間でクロック自体の同期は取らないことにした。しかしながら、本発明は非同期系に限定されるものではなく、ある程度の同期を確保している系に対しても適用することができる。
【０１７７】
クロック自体の同期が必要な通信技術を統合する場合は、本発明を適用した装置に対して、クロック同期の仕組みを導入することでクロックを同期した状態で本技術を適用できる。また、本発明はリンクの冗長化についてのものであるが、スイッチ部などを二重化を組み合わせることにより、装置全体としての高信頼化も可能である。
【０１７８】
また、本発明は通信システムあるいは通信ネットワークのすべてに画一的に適用される必要がない。たとえば、一部のサーバエリアに限定して、局所的に複数の通信方式を統合したいニーズがある場合、これらのネットワークへの部分適用も可能である。
【０１７９】
本発明を適用する場合、イーサネット（登録商標）以外の通信技術にはビットを固定的に割り当てるため、イーサネット（登録商標）以外の通信がなされていないときに帯域を無駄にしてしまう。このため、比較的短時間の大容量転送に対して必要なときだけ回線データ用のビットを割り当てたり、小容量の回線データのみ常時確保したり、また、多少帯域が無駄になっても遅延を削減したい用途で使用するなど、カプセル化による統合方式とは補完関係になる。
【０１８０】
パリティリンクは常時ではなく、大容量データ転送時だけ有効にしてもよい。たとえば、小容量の回線データであれば、パリティリンクではなく、該当のビットのみ２つのリンクの同じビット位置を割り当てて２重化して使う等のように、状況に応じた使い分けにより、より効果を発揮することができる。複数リンクの信頼性をまとめて高める場合などにはパリティリンクが有効である。データバックアップなど短時間で、大容量の転送があり、送達確認が必要な種類のトラフィック等に対して有効である。再送の確率が減るため、高速にバックアップを終了できるからである。
【０１８１】
本発明はクロック同期技術とは補完関係となることができる。ネットワーク内で本発明を適用した装置のクロックが同期できている場合は、より有効に帯域を利用することができる。また、通信キャリア網で従来から使用されているＳＯＮＥＴ／ＳＤＨ（Synchronous Optical Network/Synchronous Digital Hierarchy）、Ｔ１、Ｅ１などの回線などを重畳することが容易になり、またリンクの二重化相当の信頼性も備えることになる。
【０１８２】
以上説明した実施の形態の一部または全部は、以下の付記のようにも記載されるが、以下の記載に限定されるものではない。
【０１８３】
（付記１）
予め用意したＡ本（ただしＡは２以上の整数。）の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信手段と、
このデータ受信手段の受信したＡ本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを作成する混在データ作成手段と、
この混在データ作成手段で作成したＢ通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でＢ通りのデータ本体を作成するデータ本体作成手段と、
このデータ本体作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣ（Media Access Control）フレームを組み立てるデータ伝送用ハイブリッドＭＡＣフレーム組立手段と、
このデータ伝送用ハイブリッドＭＡＣフレーム組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドＭＡＣフレーム送出手段
とを具備することを特徴とする送信側装置。
【０１８４】
（付記２）
前記データ本体作成手段で作成したＢ通りのデータ本体のそれぞれのビット位置に１ビットずつ対応付け、前記データの宛先となる装置との間で予め取り決めた異なったフレーム間でのエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを演算するフレーム間冗長ビット演算手段と、
このフレーム間冗長ビット演算手段で演算した結果得られた前記Ｂ通りのデータ本体と同一ビット長のフレーム間冗長ビットをＣ通り（ただしＣは１以上の整数。）のペイロードに組み込んだチェック用ハイブリッドＭＡＣフレームを組み立てるチェック用ハイブリッドＭＡＣフレーム組立手段と、
このチェック用ハイブリッドＭＡＣフレーム組立手段によって組み立てられたＣ通りのチェック用ハイブリッドＭＡＣフレームを前記Ｂ本の伝送線路とは別に用意したＣ本の伝送線路に１つずつ割り振って送り出すチェック用ハイブリッドＭＡＣフレーム送出手段
とを更に具備することを特徴とする付記１記載の送信側装置。
【０１８５】
（付記３）
前記任意の伝送方式の少なくとも１つはイーサネット（登録商標）によるＭＡＣフレームを伝送する方式であることを特徴とする付記１記載の送信側装置。
【０１８６】
（付記４）
前記任意の伝送方式の少なくとも１つは回線データをビット列として伝送する方式であることを特徴とする付記１記載の送信側装置。
【０１８７】
（付記５）
前記混在データ作成手段は、イーサネット（登録商標）によるＭＡＣフレームの全体を前記ペイロードに組み込むデータとして混在データを作成することを特徴とする付記３記載の送信側装置。
【０１８８】
（付記６）
前記混在データ作成手段は、イーサネット（登録商標）によるＭＡＣフレームのペイロードに格納されたデータを前記ペイロードに組み込むデータとして混在データを作成することを特徴とする付記３記載の送信側装置。
【０１８９】
（付記７）
前記データ伝送用ハイブリッドＭＡＣフレーム送出手段によって伝送線路に送り出されるデータ伝送用ハイブリッドＭＡＣフレームおよびチェック用ハイブリッドＭＡＣフレームの長さは、前記データの宛先となる装置との間で予め取り決めた長さから装置間のクロックの誤差を吸収するための所定のビット数の調整ビットだけ短いことを特徴とする付記２記載の送信側装置。
【０１９０】
（付記８）
前記同一フレーム用冗長ビットは、パリティチェック用のビットをバイト単位で使用することを特徴とする付記１記載の送信側装置。
【０１９１】
（付記９）
前記同一フレーム用冗長ビットは、ＣＲＣ（Cyclic Redundancy Check）を構成するビットであることを特徴とする付記１記載の送信側装置。
【０１９２】
（付記１０）
前記フレーム間冗長ビットはパリティチェック用のビットをバイト単位で使用し、前記Ｃ本の伝送線路は１本の伝送線路であることを特徴とする付記２記載の送信側装置。
【０１９３】
（付記１１）
前記フレーム間冗長ビットはＣＲＣに必要とするビット数で構成され、前記Ｃ本の伝送線路はこのビット数に相当する本数の伝送線路であることを特徴とする付記２記載の送信側装置。
【０１９４】
（付記１２）
予め用意したＢ本（ただしＢは２以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドＭＡＣフレーム受信手段と、
このデータ伝送用ハイブリッドＭＡＣフレーム受信手段の受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通り（ただしＡは２以上の整数。）の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻すデータ本体再構成手段と、
このデータ本体再構成手段によって再構成されたＡ通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、
この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正手段と、
この同一フレーム用エラー検出・修正手段の処理の終了したＡ通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、
このデータ形式変換手段で変換したＡ通りのデータを予め用意したＡ本の伝送線路にそれぞれ対応付けて送出する伝送線路送出手段
とを具備することを特徴とする受信側装置。
【０１９５】
（付記１３）
予め用意したＣ本（ただしＣは１以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのチェック用ハイブリッドＭＡＣフレームを受信するチェック用ハイブリッドＭＡＣフレーム受信手段と、
このチェック用ハイブリッドＭＡＣフレーム受信手段で受信したＣ本のチェック用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを分離するフレーム間冗長ビット分離手段と、
前記エラー処理手段によって処理後のＡ通りのデータの同一ビット位置のビットを、前記フレーム間冗長ビット分離手段によって分離した前記フレーム間冗長ビットを用いてエラー検出あるいは修正を行うフレーム間エラー処理手段を備え、
前記データ形式変換手段は前記同一フレーム用エラー検出・修正手段の処理の終了したＡ通りのデータについて前記フレーム間エラー処理手段を用いてエラー検出あるいは修正を行うことを特徴とする付記１２記載の受信側装置。
【０１９６】
（付記１４）
予め用意したＢ本（ただしＢは２以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドＭＡＣフレーム受信手段と、
このデータ伝送用ハイブリッドＭＡＣフレーム受信手段の受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通り（ただしＡは２以上の整数。）の伝送線路に対応するデータをデータの送信元となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻すデータ本体再構成手段と、
このデータ本体再構成手段によって再構成されたＡ通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、
この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正手段と、
この同一フレーム用エラー検出・修正手段の処理の終了したＡ通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、
このデータ形式変換手段で変換したＡ通りのデータを、データの宛先となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを再度作成する混在データ再作成手段と、
この混在データ再作成手段で作成したＢ通りの混在データのそれぞれにデータの宛先となる装置および中継を行う装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを再度付加して全部でＢ通りのデータ本体を作成するデータ本体再作成手段と、
このデータ本体再作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを再度組み立てるデータ伝送用ハイブリッドＭＡＣフレーム再組立手段と、
このデータ伝送用ハイブリッドＭＡＣフレーム再組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路に再度それぞれ対応付けて送り出すデータ伝送用ハイブリッドＭＡＣフレーム再送出手段
とを具備することを特徴とする中継装置。
【０１９７】
（付記１５）
予め用意したＣ本（ただしＣは１以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのチェック用ハイブリッドＭＡＣフレームを受信するチェック用ハイブリッドＭＡＣフレーム受信手段と、
このチェック用ハイブリッドＭＡＣフレーム受信手段で受信したＣ本のチェック用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを分離するフレーム間冗長ビット分離手段と、
前記エラー処理手段によって処理後のＡ通りのデータの同一ビット位置のビットを、前記フレーム間冗長ビット分離手段によって分離した前記同一位置の同一フレーム用冗長ビットを用いてエラー検出あるいは修正を行うフレーム間エラー処理手段と、
このフレーム間エラー処理手段によってエラー検出あるいは修正を行った後のＡ通りのデータを前記混在データ再作成手段によってＢ通りに分配した混在データを再度作成したとき、Ｂ通りのデータ本体のそれぞれのビット位置に対応付け、前記データの宛先となる装置および中継を行う装置との間で予め取り決めた異なったフレーム間でのエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを再度演算するフレーム間冗長ビット再演算手段と、
このフレーム間冗長ビット再演算手段で演算した結果得られた前記Ｂ通りのデータ本体と同一ビット長のフレーム間冗長ビットをＣ通りのペイロードに組み込んだチェック用ハイブリッドＭＡＣフレームを再度組み立てるチェック用ハイブリッドＭＡＣフレーム再組立手段と、
このチェック用ハイブリッドＭＡＣフレーム再組立手段によって組み立てられたＣ通りのチェック用ハイブリッドＭＡＣフレームを前記Ｂ本の伝送線路とは別に用意したＣ本の伝送線路に１つずつ割り振って再度送り出すチェック用ハイブリッドＭＡＣフレーム再送出手段
とを更に具備することを特徴とする付記１４記載の中継装置。
【０１９８】
（付記１６）
予め用意したＡ本（ただしＡは２以上の整数。）の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信手段と、このデータ受信手段の受信したＡ本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを作成する混在データ作成手段と、この混在データ作成手段で作成したＢ通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でＢ通りのデータ本体を作成するデータ本体作成手段と、このデータ本体作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを組み立てるデータ伝送用ハイブリッドＭＡＣフレーム組立手段と、このデータ伝送用ハイブリッドＭＡＣフレーム組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドＭＡＣフレーム送出手段とを備えた送信側装置と、
予め用意したＢ本の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドＭＡＣフレーム受信手段と、このデータ伝送用ハイブリッドＭＡＣフレーム受信手段の受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通りの伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻すデータ本体再構成手段と、このデータ本体再構成手段によって再構成されたＡ通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正手段と、この同一フレーム用エラー検出・修正手段の処理の終了したＡ通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、このデータ形式変換手段で変換したＡ通りのデータを予め用意したＡ本の伝送線路にそれぞれ対応付けて送出する伝送線路送出手段とを備えた受信側装置
とを具備することを特徴とする通信システム。
【０１９９】
（付記１７）
前記送信側装置は、前記データ本体作成手段で作成したＢ通りのデータ本体のそれぞれのビット位置に１ビットずつ対応付け、前記データの宛先となる装置との間で予め取り決めた異なったフレーム間でのエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを演算するフレーム間冗長ビット演算手段と、このフレーム間冗長ビット演算手段で演算した結果得られた前記Ｂ通りのデータ本体と同一ビット長のフレーム間冗長ビットをＣ通り（ただしＣは１以上の整数。）のペイロードに組み込んだチェック用ハイブリッドＭＡＣフレームを組み立てるチェック用ハイブリッドＭＡＣフレーム組立手段と、このチェック用ハイブリッドＭＡＣフレーム組立手段によって組み立てられたＣ通りのチェック用ハイブリッドＭＡＣフレームを前記Ｂ本の伝送線路とは別に用意したＣ本の伝送線路に１つずつ割り振って送り出すチェック用ハイブリッドＭＡＣフレーム送出手段とを更に具備し、
前記受信側装置は、予め用意したＣ本の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのチェック用ハイブリッドＭＡＣフレームを受信するチェック用ハイブリッドＭＡＣフレーム受信手段と、このチェック用ハイブリッドＭＡＣフレーム受信手段で受信したＣ本のチェック用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを分離するフレーム間冗長ビット分離手段と、前記エラー処理手段によって処理後のＡ通りのデータの同一ビット位置のビットを、前記フレーム間冗長ビット分離手段によって分離した前記フレーム間冗長ビットを用いてエラー検出あるいは修正を行うフレーム間エラー処理手段を備え、前記データ形式変換手段は前記同一フレーム用エラー検出・修正手段の処理の終了したＡ通りのデータについて前記フレーム間エラー処理手段を用いてエラー検出あるいは修正を行うことを特徴とする付記１６記載の通信システム。
【０２００】
（付記１８）
予め用意したＢ本の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドＭＡＣフレーム受信手段と、このデータ伝送用ハイブリッドＭＡＣフレーム受信手段の受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通りの伝送線路に対応するデータをデータの送信元となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻すデータ本体再構成手段と、このデータ本体再構成手段によって再構成されたＡ通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正手段と、この同一フレーム用エラー検出・修正手段の処理の終了したＡ通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、このデータ形式変換手段で変換したＡ通りのデータを、データの宛先となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを再度作成する混在データ再作成手段と、この混在データ再作成手段で作成したＢ通りの混在データのそれぞれにデータの宛先となる装置および中継を行う装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを再度付加して全部でＢ通りのデータ本体を作成するデータ本体再作成手段と、このデータ本体再作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを再度組み立てるデータ伝送用ハイブリッドＭＡＣフレーム再組立手段と、このデータ伝送用ハイブリッドＭＡＣフレーム再組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路に再度それぞれ対応付けて送り出すデータ伝送用ハイブリッドＭＡＣフレーム再送出手段とを備えた中継装置を前記送信側装置および前記受信側装置との間にＤ台（ただしＤは１以上の整数。）配置することを特徴とする付記１６記載の通信システム。
【０２０１】
（付記１９）
前記送信側装置は、前記データ本体作成手段で作成したＢ通りのデータ本体のそれぞれのビット位置に１ビットずつ対応付け、前記データの宛先となる装置との間で予め取り決めた異なったフレーム間でのエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを演算するフレーム間冗長ビット演算手段と、このフレーム間冗長ビット演算手段で演算した結果得られた前記Ｂ通りのデータ本体と同一ビット長のフレーム間冗長ビットをＣ通り（ただしＣは１以上の整数。）のペイロードに組み込んだチェック用ハイブリッドＭＡＣフレームを組み立てるチェック用ハイブリッドＭＡＣフレーム組立手段と、このチェック用ハイブリッドＭＡＣフレーム組立手段によって組み立てられたＣ通りのチェック用ハイブリッドＭＡＣフレームを前記Ｂ本の伝送線路とは別に用意したＣ本の伝送線路に１つずつ割り振って送り出すチェック用ハイブリッドＭＡＣフレーム送出手段とを更に具備し、
前記受信側装置は、予め用意したＣ本の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのチェック用ハイブリッドＭＡＣフレームを受信するチェック用ハイブリッドＭＡＣフレーム受信手段と、このチェック用ハイブリッドＭＡＣフレーム受信手段で受信したＣ本のチェック用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを分離するフレーム間冗長ビット分離手段と、前記エラー処理手段によって処理後のＡ通りのデータの同一ビット位置のビットを、前記フレーム間冗長ビット分離手段によって分離した前記フレーム間冗長ビットを用いてエラー検出あるいは修正を行うフレーム間エラー処理手段を備え、前記データ形式変換手段は前記同一フレーム用エラー検出・修正手段の処理の終了したＡ通りのデータについて前記フレーム間エラー処理手段を用いてエラー検出あるいは修正を行い、
前記Ｄ台の中継装置もＢ本の伝送線路とＣ本の伝送線路を用いてそれぞれ送られてきた前記データ伝送用ハイブリッドＭＡＣフレームおよび前記チェック用ハイブリッドＭＡＣフレームをそれぞれ受信して中継処理を行い、Ｂ本の伝送線路とＣ本の伝送線路を用いてこれらデータ伝送用ハイブリッドＭＡＣフレームおよびチェック用ハイブリッドＭＡＣフレームを次の送信先の装置に送信することを特徴とする付記１８記載の通信システム。
【０２０２】
（付記２０）
前記送信側装置、受信側装置および中継装置のうちのパケットがループ状に流れる経路を構成する装置のそれぞれには、これら装置の中の任意の１台の装置あるいは他の１台の装置を起点として前記これらの装置をツリー構造で接続したタイミング用伝送線路が接続されており、このタイミング用伝送線路には前記データ伝送用ハイブリッドＭＡＣフレームおよび前記チェック用ハイブリッドＭＡＣフレームの伝送送信タイミングを定めるためのパケットが伝送されることを特徴とする付記１９記載の通信システム。
【０２０３】
（付記２１）
予め用意したＡ本（ただしＡは２以上の整数。）の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信ステップと、
このデータ受信ステップで受信したＡ本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを作成する混在データ作成ステップと、
この混在データ作成ステップで作成したＢ通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でＢ通りのデータ本体を作成するデータ本体作成ステップと、
このデータ本体作成ステップによって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを組み立てるデータ伝送用ハイブリッドＭＡＣフレーム組立ステップと、
このデータ伝送用ハイブリッドＭＡＣフレーム組立ステップによって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドＭＡＣフレーム送出ステップ
とを具備することを特徴とする送信方法。
【０２０４】
（付記２２）
前記データ本体作成ステップで作成したＢ通りのデータ本体のそれぞれのビット位置に１ビットずつ対応付け、前記データの宛先となる装置との間で予め取り決めた異なったフレーム間でのエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを演算するフレーム間冗長ビット演算ステップと、
このフレーム間冗長ビット演算ステップで演算した結果得られた前記Ｂ通りのデータ本体と同一ビット長のフレーム間冗長ビットをＣ通り（ただしＣは１以上の整数。）のペイロードに組み込んだチェック用ハイブリッドＭＡＣフレームを組み立てるチェック用ハイブリッドＭＡＣフレーム組立ステップと、
このチェック用ハイブリッドＭＡＣフレーム組立ステップによって組み立てられたＣ通りのチェック用ハイブリッドＭＡＣフレームを前記Ｂ本の伝送線路とは別に用意したＣ本の伝送線路に１つずつ割り振って送り出すチェック用ハイブリッドＭＡＣフレーム送出手段ステップ
とを更に具備することを特徴とする付記２１記載の送信方法。
【０２０５】
（付記２３）
予め用意したＢ本（ただしＢは２以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドＭＡＣフレーム受信ステップと、
このデータ伝送用ハイブリッドＭＡＣフレーム受信ステップで受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通り（ただしＡは２以上の整数。）の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻すデータ本体再構成ステップと、
このデータ本体再構成ステップによって再構成されたＡ通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離ステップと、
この同一フレーム用冗長ビット分離ステップによって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正ステップと、
この同一フレーム用エラー検出・修正ステップでの処理の終了したＡ通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換ステップと、
このデータ形式変換ステップで変換したＡ通りのデータを予め用意したＡ本の伝送線路にそれぞれ対応付けて送出する伝送線路送出ステップ
とを具備することを特徴とする受信方法。
【０２０６】
（付記２４）
予め用意したＣ本（ただしＣは１以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのチェック用ハイブリッドＭＡＣフレームを受信するチェック用ハイブリッドＭＡＣフレーム受信ステップと、
このチェック用ハイブリッドＭＡＣフレーム受信ステップで受信したＣ本のチェック用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを分離するフレーム間冗長ビット分離ステップと、
前記エラー処理ステップによって処理後のＡ通りのデータの同一ビット位置のビットを、前記フレーム間冗長ビット分離手段によって分離した前記フレーム間冗長ビットを用いてエラー検出あるいは修正を行うフレーム間エラー処理ステップを備え、
前記データ形式変換ステップでは前記同一フレーム用エラー検出・修正手段の処理の終了したＡ通りのデータについて前記フレーム間エラー処理手段を用いてエラー検出あるいは修正を行うことを特徴とする付記２３記載の受信方法。
【０２０７】
（付記２５）
コンピュータに、
予め用意したＡ本（ただしＡは２以上の整数。）の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信処理と、
このデータ受信処理で受信したＡ本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを作成する混在データ作成処理と、
この混在データ作成処理で作成したＢ通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でＢ通りのデータ本体を作成するデータ本体作成処理と、
このデータ本体作成処理によって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを組み立てるデータ伝送用ハイブリッドＭＡＣフレーム組立処理と、
このデータ伝送用ハイブリッドＭＡＣフレーム組立処理によって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドＭＡＣフレーム送出処理
とを実行させることを特徴とする送信プログラム。
【０２０８】
（付記２６）
前記データ本体作成処理で作成したＢ通りのデータ本体のそれぞれのビット位置に１ビットずつ対応付け、前記データの宛先となる装置との間で予め取り決めた異なったフレーム間でのエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを演算するフレーム間冗長ビット演算処理と、
このフレーム間冗長ビット演算処理で演算した結果得られた前記Ｂ通りのデータ本体と同一ビット長のフレーム間冗長ビットをＣ通り（ただしＣは１以上の整数。）のペイロードに組み込んだチェック用ハイブリッドＭＡＣフレームを組み立てるチェック用ハイブリッドＭＡＣフレーム組立処理と、
このチェック用ハイブリッドＭＡＣフレーム組立処理によって組み立てられたＣ通りのチェック用ハイブリッドＭＡＣフレームを前記Ｂ本の伝送線路とは別に用意したＣ本の伝送線路に１つずつ割り振って送り出すチェック用ハイブリッドＭＡＣフレーム送出手段処理
とを前記コンピュータに更に実行させることを特徴とする付記２５記載の送信プログラム。
【０２０９】
（付記２７）
コンピュータに、
予め用意したＢ本（ただしＢは２以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドＭＡＣフレーム受信処理と、
このデータ伝送用ハイブリッドＭＡＣフレーム受信処理で受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通り（ただしＡは２以上の整数。）の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻すデータ本体再構成手段と、
このデータ本体再構成手段によって再構成されたＡ通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離処理と、
この同一フレーム用冗長ビット分離処理によって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正処理と、
この同一フレーム用エラー検出・修正処理での処理の終了したＡ通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換処理と、
このデータ形式変換処理で変換したＡ通りのデータを予め用意したＡ本の伝送線路にそれぞれ対応付けて送出する伝送線路送出処理
とを実行させることを特徴とする受信プログラム。
【０２１０】
（付記２８）
予め用意したＣ本（ただしＣは１以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのチェック用ハイブリッドＭＡＣフレームを受信するチェック用ハイブリッドＭＡＣフレーム受信処理と、
このチェック用ハイブリッドＭＡＣフレーム受信処理で受信したＣ本のチェック用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを分離するフレーム間冗長ビット分離処理と、
前記エラー処理処理によって処理後のＡ通りのデータの同一ビット位置のビットを、前記フレーム間冗長ビット分離手段によって分離した前記フレーム間冗長ビットを用いてエラー検出あるいは修正を行うフレーム間エラー処理処理とを前記コンピュータに更に実行させ、
前記データ形式変換処理では前記同一フレーム用エラー検出・修正手段の処理の終了したＡ通りのデータについて前記フレーム間エラー処理手段を用いてエラー検出あるいは修正を行うことを特徴とする付記２７記載の受信プログラム。
【産業上の利用可能性】
【０２１１】
次に本発明の実施の形態あるいはその変形例で説明した技術思想を適用する産業上の利用可能性について説明する。本技術思想は、リンクの冗長化が必要な用途で、かつ、帯域の利用率を上げたい用途に好適である。また、大容量のデータ転送を行う用途で、パケットロスの発生による再送をできるだけ減らし、短時間で大容量転送を行う用途に好適である。
【０２１２】
また、サーバのクラスタリングについての用途も考えられる。サーバ間をピーシーアイエクスプレス（PCI Express）で接続し、ＲＤＭＡ（Rimote Direct Memory Access）を行うなどクラスタ分野等である。インフィニバンド（Infini Band）のようなカットスルー技術が使われる用途において、距離や装置の段数が少ない必要はあるが、複数台のスイッチを経由しても使うことができる。
【０２１３】
ＳＡＮ(Storage Area Network)−ＬＡＮ統合についての用途も考えられる。たとえばＳＡＮまでの経路を橋渡しするための回線をイーサネット（登録商標）に統合する用途である。この他、低速リンク（１０Ｍ〜数１０Ｍビット／秒のリンク（マイクロ波等））で短ＲＴＴ（Round Trip Time）が要求されるアプリケーション向けにも好適である。
【符号の説明】
【０２１４】
１０、４１、１０１ 送信側装置
１１、４１ａ データ受信手段
１２、４１ｂ 混在データ作成手段
１３、４１ｃ データ本体作成手段
１４、４１ｄ データ伝送用ハイブリッドＭＡＣフレーム組立手段
１５、４１ｅ データ伝送用ハイブリッドＭＡＣフレーム送出手段
２０、４２、１０２ 受信側装置
２１、３１、４２ａ データ伝送用ハイブリッドＭＡＣフレーム受信手段
２２、３２、４２ｂ データ本体再構成手段
２３、３３、４２ｃ 同一フレーム用冗長ビット分離手段
２４、３４、４２ｄ 同一フレーム用エラー検出・修正手段
２５、３５、４２ｅ データ形式変換手段
２６、４２ｆ 伝送線路送出手段
３０ 中継装置
３６ 混在データ再作成手段
３７ データ本体再作成手段
３８ データ伝送用ハイブリッドＭＡＣフレーム再組立手段
３９ データ伝送用ハイブリッドＭＡＣフレーム再送出手段
４０、１００、４３０ 通信システム
５０ 送信方法
５１ データ受信ステップ
５２ 混在データ作成ステップ
５３ データ本体作成ステップ
５４ データ伝送用ハイブリッドＭＡＣフレーム組立ステップ
５５ データ伝送用ハイブリッドＭＡＣフレーム送出ステップ
６０ 受信方法
６１ データ伝送用ハイブリッドＭＡＣフレーム受信ステップ
６２ データ本体再構成ステップ
６３ 同一フレーム用冗長ビット分離ステップ
６４ 同一フレーム用エラー検出・修正ステップ
６５ データ形式変換ステップ
６６ 伝送線路送出ステップ
７０ 送信プログラム
７１ データ受信処理
７２ 混在データ作成処理
７３ データ本体作成処理
７４ データ伝送用ハイブリッドＭＡＣフレーム組立処理
７５ データ伝送用ハイブリッドＭＡＣフレーム送出処理
８０ 受信プログラム
８１ データ伝送用ハイブリッドＭＡＣフレーム受信処理
８２ データ本体再構成処理
８３ 同一フレーム用冗長ビット分離処理
８４ 同一フレーム用エラー検出・修正処理
８５ データ形式変換処理
８６ 伝送線路送出処理
１０３、１０７ 通常リンク
１０４、１０８ 回線リンク
１０５ ハイブリッドリンク
１０６ パリティリンク
１２１ プリアンブル・ＳＦＤ部
１２２ ＭＡＣヘッダ
１２３ ペイロード
１２４ ＦＣＳ
１２５ ＩＦＧ
１３２ 制御情報
１３３ パリティバイト
１３４、１７１、１７２ データ部分
１４２ パケットデータ
１４３ 回線データ
１５１ フレーム
１５２ ビット列
１５３、１６３ データ格納領域
１５４ ハイブリッドＭＡＣフレーム
１６２ 回線データ
１８１、２０１ 第１のフレーム
１８２、２０２ 第２のフレーム
１９１ 送信タイミング
２１１ 第１のクロック
２１２ 第２のクロック
３０１、３１１ 物理層受信部
３０３、３１６ 回線変換部
３０４ データ生成部
３０５ ハイブリッドＭＡＣ生成部
３０６ 送信タイミング生成部
３０８、３１７ 物理層送信部
３１２ ハイブリッドＭＡＣ終端部
３１３ データ再生部
３１４ タイミング抽出部
３２３、３４３ データベース部
４５１ タイミング配信ツリー
４３４ 第４の通信装置（マスタ）
【技術分野】
【０００１】
本発明は、送信側装置、受信側装置、中継装置、通信システム、送信方法、受信方法、送信プログラムおよび受信プログラムに関する。本発明は、特にイーサネット（登録商標）を使用して各種の通信方式のデータを通信したり障害発生時に簡易に復旧するようにした送信側装置、受信側装置、中継装置、通信システム、送信方法、受信方法、送信プログラムおよび受信プログラムに関する。
【背景技術】
【０００２】
従来より、様々な通信方式がその特性に応じて用いられている。この結果、通信装置が多種類に及び、これらの幾つかを共通して使用するシステムや使用者にとっては必要とするソフトウェアや回路装置が次第に多くなり、煩雑化する傾向がある。この一方で、安価で大容量のパケット通信方式が普及し、これらを統合するニーズも出現している。
【０００３】
そこで、複数の通信方式をパケット網へ統合させる提案が従来から行われている。たとえば、本発明の第１の関連技術では、基地局からのＴＤＭ信号がＩＰ（Internet Protocol）パケット化される。ゲートウェイ装置においても、回線交換されたＰＣＭデータが光収容部においてＩＰパケット化される（たとえば特許文献１参照）。このように第１の関連技術では各種のデータをＩＰパケットとして伝送線路に送出する。
【０００４】
この他に、イーサネット（登録商標）フレームやＩＰパケット上にＡＴＭ（Asynchronous Transfer Mode）やＴＤＭ（Time Division Multiplexing）などの通信データをカプセル化し、パケット網に統合する第２の関連技術の提案も行われている。最近ではストレージ分野で使われてきたＦＣ（Fiber Channel）をイーサネット（登録商標）上に統合するＦＣＯＥ（Fiber Channel Over Ethernet（登録商標））などの技術も登場している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４３６２４８号（第００２５段落）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
これらのパケット網を使用した技術では、パケット網における輻輳によるパケットロスの発生という問題がある。このため、信頼性を要求する通信方式の統合が難しい。
【０００７】
そこで本発明の目的は、イーサネット（登録商標）フレームに各種の通信データをカプセル化することなく統合することのできる送信側装置、受信側装置、中継装置、通信システム、送信方法、受信方法、送信および受信プログラムを提供することにある。
【課題を解決するための手段】
【０００８】
本発明では、（イ）予め用意したＡ本（ただしＡは２以上の整数。）の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信手段と、（ロ）このデータ受信手段の受信したＡ本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを作成する混在データ作成手段と、（ハ）この混在データ作成手段で作成したＢ通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でＢ通りのデータ本体を作成するデータ本体作成手段と、（ニ）このデータ本体作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣ（Media Access Control）フレームを組み立てるデータ伝送用ハイブリッドＭＡＣフレーム組立手段と、（ホ）このデータ伝送用ハイブリッドＭＡＣフレーム組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドＭＡＣフレーム送出手段とを送信側装置が具備する。
【０００９】
また、本発明では、（イ）予め用意したＢ本（ただしＢは２以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドＭＡＣフレーム受信手段と、（ロ）このデータ伝送用ハイブリッドＭＡＣフレーム受信手段の受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通り（ただしＡは２以上の整数。）の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻すデータ本体再構成手段と、（ハ）このデータ本体再構成手段によって再構成されたＡ通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、（ニ）この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正手段と、（ホ）この同一フレーム用エラー検出・修正手段の処理の終了したＡ通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、（へ）このデータ形式変換手段で変換したＡ通りのデータを予め用意したＡ本の伝送線路にそれぞれ対応付けて送出する伝送線路送出手段とを受信側装置が具備する。
【００１０】
更に本発明では、（イ）予め用意したＢ本（ただしＢは２以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドＭＡＣフレーム受信手段と、（ロ）このデータ伝送用ハイブリッドＭＡＣフレーム受信手段の受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通り（ただしＡは２以上の整数。）の伝送線路に対応するデータをデータの送信元となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻すデータ本体再構成手段と、（ハ）このデータ本体再構成手段によって再構成されたＡ通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、（ニ）この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正手段と、（ホ）この同一フレーム用エラー検出・修正手段の処理の終了したＡ通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、（へ）このデータ形式変換手段で変換したＡ通りのデータを、データの宛先となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを再度作成する混在データ再作成手段と、（ト）この混在データ再作成手段で作成したＢ通りの混在データのそれぞれにデータの宛先となる装置および中継を行う装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを再度付加して全部でＢ通りのデータ本体を作成するデータ本体再作成手段と、（チ）このデータ本体再作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを再度組み立てるデータ伝送用ハイブリッドＭＡＣフレーム再組立手段と、（リ）このデータ伝送用ハイブリッドＭＡＣフレーム再組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路に再度それぞれ対応付けて送り出すデータ伝送用ハイブリッドＭＡＣフレーム再送出手段とを中継装置が具備する。
【００１１】
更にまた、本発明では、（イ）予め用意したＡ本（ただしＡは２以上の整数。）の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信手段と、このデータ受信手段の受信したＡ本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを作成する混在データ作成手段と、この混在データ作成手段で作成したＢ通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でＢ通りのデータ本体を作成するデータ本体作成手段と、このデータ本体作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを組み立てるデータ伝送用ハイブリッドＭＡＣフレーム組立手段と、このデータ伝送用ハイブリッドＭＡＣフレーム組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドＭＡＣフレーム送出手段とを備えた送信側装置と、（ロ）予め用意したＢ本の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドＭＡＣフレーム受信手段と、このデータ伝送用ハイブリッドＭＡＣフレーム受信手段の受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通りの伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻すデータ本体再構成手段と、このデータ本体再構成手段によって再構成されたＡ通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正手段と、この同一フレーム用エラー検出・修正手段の処理の終了したＡ通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、このデータ形式変換手段で変換したＡ通りのデータを予め用意したＡ本の伝送線路にそれぞれ対応付けて送出する伝送線路送出手段とを備えた受信側装置とを通信システムが具備する。
【００１２】
また、本発明では、（イ）予め用意したＡ本（ただしＡは２以上の整数。）の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信ステップと、（ロ）このデータ受信ステップで受信したＡ本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを作成する混在データ作成ステップと、（ハ）この混在データ作成ステップで作成したＢ通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でＢ通りのデータ本体を作成するデータ本体作成ステップと、（ニ）このデータ本体作成ステップによって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを組み立てるデータ伝送用ハイブリッドＭＡＣフレーム組立ステップと、（ホ）このデータ伝送用ハイブリッドＭＡＣフレーム組立ステップによって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドＭＡＣフレーム送出ステップとを送信方法が具備する。
【００１３】
更に、本発明では、（イ）予め用意したＢ本（ただしＢは２以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドＭＡＣフレーム受信ステップと、（ロ）このデータ伝送用ハイブリッドＭＡＣフレーム受信ステップで受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通り（ただしＡは２以上の整数。）の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻すデータ本体再構成ステップと、（ハ）このデータ本体再構成ステップによって再構成されたＡ通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離ステップと、（ニ）この同一フレーム用冗長ビット分離ステップによって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正ステップと、（ホ）この同一フレーム用エラー検出・修正ステップでの処理の終了したＡ通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換ステップと、（へ）このデータ形式変換ステップで変換したＡ通りのデータを予め用意したＡ本の伝送線路にそれぞれ対応付けて送出する伝送線路送出ステップとを受信方法が具備する。
【００１４】
更にまた、本発明では、コンピュータに、（イ）予め用意したＡ本（ただしＡは２以上の整数。）の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信処理と、（ロ）このデータ受信処理で受信したＡ本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを作成する混在データ作成処理と、（ハ）この混在データ作成処理で作成したＢ通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でＢ通りのデータ本体を作成するデータ本体作成処理と、（ニ）このデータ本体作成処理によって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを組み立てるデータ伝送用ハイブリッドＭＡＣフレーム組立処理と、（ホ）このデータ伝送用ハイブリッドＭＡＣフレーム組立処理によって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドＭＡＣフレーム送出処理とを実行させる。
【００１５】
また、本発明では、コンピュータに、（イ）予め用意したＢ本（ただしＢは２以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドＭＡＣフレーム受信処理と、（ロ）このデータ伝送用ハイブリッドＭＡＣフレーム受信処理で受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通り（ただしＡは２以上の整数。）の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻すデータ本体再構成処理と、（ハ）このデータ本体再構成処理によって再構成されたＡ通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離処理と、（ニ）この同一フレーム用冗長ビット分離処理によって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正処理と、（ホ）この同一フレーム用エラー検出・修正処理での処理の終了したＡ通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換処理と、（へ）このデータ形式変換処理で変換したＡ通りのデータを予め用意したＡ本の伝送線路にそれぞれ対応付けて送出する伝送線路送出処理とを実行させる。
【発明の効果】
【００１６】
以上説明したように本発明では、イーサネット（登録商標）リンク上に、イーサネット（登録商標）とイーサネット（登録商標）以外の通信技術を統合する。この際、イーサネット（登録商標）以外の通信方式をカプセル化によりイーサネット（登録商標）上に統合するのではなく、イーサネット（登録商標）リンク上のビット位置を特定してイーサネット（登録商標）のデータとそれ以外のデータを所定のビット位置にマッピングする。これらのマッピングの仕方は、データの宛先となる装置あるいは中継を行う装置との取り決めで行う。
【００１７】
したがって、データ伝送用ハイブリッドＭＡＣフレーム同士に対するデータの振り分けや同一のフレームのペイロードにおけるデータの振り分けについての具体的な取り決めを知らない第三者に対してデータのセキュリティを確保することができる。また、この取り決めを適宜変更することで、セキュリティを高めると共に、混在データを構成する複数種類のデータの状況に合わせた効率的な伝送が可能になる。
【００１８】
また、本発明では、エラーチェック用あるいはエラー修正用の冗長ビットを組み込んでデータの送受信や中継を行う。これにより、伝送対象となるデータの信頼性を高め、再送処理を軽減することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の送信側装置のクレーム対応図である。
【図２】本発明の受信側装置のクレーム対応図である。
【図３】本発明の中継装置のクレーム対応図である。
【図４】本発明の通信システムのクレーム対応図である。
【図５】本発明の送信方法のクレーム対応図である。
【図６】本発明の受信方法のクレーム対応図である。
【図７】本発明の送信プログラムのクレーム対応図である。
【図８】本発明の受信プログラムのクレーム対応図である。
【図９】本発明の実施の形態による通信システムの概要を表わしたシステム構成図である。
【図１０】本実施の形態における送信側装置と受信側装置の間で伝送されるハイブリッドＭＡＣフレームのフォーマットを示したフォーマット構成図である。
【図１１】本実施の形態でハイブリッドＭＡＣフレームのペイロードの部分にパケットデータおよび回線データをマッピングした状態の一例を表わしたフレーム構成図である。
【図１２】本実施の形態のパケットデータをハイブリッドＭＡＣフレームにマッピングする方法を示した説明図である。
【図１３】本実施の形態の回線データをハイブリッドＭＡＣフレームにマッピングする方法を示した説明図である。
【図１４】本実施の形態のパリティリンクを構成するハイブリッドＭＡＣフレーム上のパリティバイトの生成の様子を示した説明図である。
【図１５】図１４に示した第１のデータ部分を例に採ってそのビット配列の一例とこれに対応する第２のパリティバイトにおけるビット配列を具体的に示した説明図である。
【図１６】本実施の形態におけるパリティリンク上のハイブリッドＭＡＣフレームを作成する原理を示した説明図である。
【図１７】本実施の形態でパリティリンク上のハイブリッドＭＡＣフレームにおける偶パリティの計算例を示した説明図である。
【図１８】本実施の形態で障害が発生した場合のハイブリッドＭＡＣフレームのデータ部分におけるデータの復元の一例を示した説明図である。
【図１９】本実施の形態でクロック位置によって送信タイミングを決める場合の不具合を示した説明図である。
【図２０】クロックの周期が異なる２つのリンクの間で送信タイミングを合致させた場合のフレームの送信の様子を表わした説明図である。
【図２１】図９に示した通信システムにおける送信側装置と受信側装置の構成を具体的に示したシステム構成図である。
【図２２】本実施の形態でＭＡＣフレームの振り分けの処理の様子を表わしたデータ生成部の概略構成図である。
【図２３】本実施の形態のデータベース部の構成の一部を表わした説明図である。
【図２４】本実施の形態のデータ再生部における遅延揺らぎを吸収する回路部分を表わしたブロック図である。
【図２５】本発明の変形例における通信システムの構成を示したシステム構成図である。
【図２６】複数台の装置間で単位時間あたりの送信ビット数を合わせるようにした通信システムの原理的な構成を表わしたシステム構成図である。
【発明を実施するための形態】
【００２０】
図１は、本発明の送信側装置のクレーム対応図を示したものである。本発明の送信側装置１０は、データ受信手段１１と、混在データ作成手段１２と、データ本体作成手段１３と、データ伝送用ハイブリッドＭＡＣ（Media Access Control）フレーム組立手段１４と、データ伝送用ハイブリッドＭＡＣフレーム送出手段１５を備えている。ここで、データ受信手段１１は、予め用意したＡ本（ただしＡは２以上の整数。）の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信する。混在データ作成手段１２は、データ受信手段１１の受信したＡ本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを作成する。データ本体作成手段１３は、混在データ作成手段１２で作成したＢ通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でＢ通りのデータ本体を作成する。データ伝送用ハイブリッドＭＡＣフレーム組立手段１４は、データ本体作成手段１３によって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを組み立てる。データ伝送用ハイブリッドＭＡＣフレーム送出手段１５は、データ伝送用ハイブリッドＭＡＣフレーム組立手段１４によって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路にそれぞれ対応付けて送り出す。
【００２１】
図２は、本発明の受信側装置のクレーム対応図を示したものである。本発明の受信側装置２０は、データ伝送用ハイブリッドＭＡＣフレーム受信手段２１と、データ本体再構成手段２２と、同一フレーム用冗長ビット分離手段２３と、同一フレーム用エラー検出・修正手段２４と、データ形式変換手段２５と、伝送線路送出手段２６を備えている。ここで、データ伝送用ハイブリッドＭＡＣフレーム受信手段２１は、予め用意したＢ本（ただしＢは２以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信する。データ本体再構成手段２２は、データ伝送用ハイブリッドＭＡＣフレーム受信手段２１の受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通り（ただしＡは２以上の整数。）の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻す。同一フレーム用冗長ビット分離手段２３は、データ本体再構成手段２２によって再構成されたＡ通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する。同一フレーム用エラー検出・修正手段２４は、同一フレーム用冗長ビット分離手段２３によって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う。データ形式変換手段２５は、同一フレーム用エラー検出・修正手段２４の処理の終了したＡ通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換する。伝送線路送出手段２６は、データ形式変換手段２５で変換したＡ通りのデータを予め用意したＡ本の伝送線路にそれぞれ対応付けて送出する。
【００２２】
図３は、本発明の中継装置のクレーム対応図を示したものである。本発明の中継装置３０は、データ伝送用ハイブリッドＭＡＣフレーム受信手段３１と、データ本体再構成手段３２と、同一フレーム用冗長ビット分離手段３３と、同一フレーム用エラー検出・修正手段３４と、データ形式変換手段３５と、混在データ再作成手段３６と、データ本体再作成手段３７と、データ伝送用ハイブリッドＭＡＣフレーム再組立手段３８と、データ伝送用ハイブリッドＭＡＣフレーム再送出手段３９を備えている。ここで、データ伝送用ハイブリッドＭＡＣフレーム受信手段３１は、予め用意したＢ本（ただしＢは２以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信する。データ本体再構成手段３２は、データ伝送用ハイブリッドＭＡＣフレーム受信手段３１の受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通り（ただしＡは２以上の整数。）の伝送線路に対応するデータをデータの送信元となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻す。同一フレーム用冗長ビット分離手段３３は、データ本体再構成手段３２によって再構成されたＡ通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する。同一フレーム用エラー検出・修正手段３４は、同一フレーム用冗長ビット分離手段３３によって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う。データ形式変換手段３５は、同一フレーム用エラー検出・修正手段３４の処理の終了したＡ通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換する。混在データ再作成手段３６は、データ形式変換手段３５で変換したＡ通りのデータを、データの宛先となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを再度作成する。データ本体再作成手段３７は、混在データ再作成手段３６で作成したＢ通りの混在データのそれぞれにデータの宛先となる装置および中継を行う装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを再度付加して全部でＢ通りのデータ本体を作成する。データ伝送用ハイブリッドＭＡＣフレーム再組立手段３８は、データ本体再作成手段３７によって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを再度組み立てる。データ伝送用ハイブリッドＭＡＣフレーム再送出手段３９は、データ伝送用ハイブリッドＭＡＣフレーム再組立手段３８によって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路に再度それぞれ対応付けて送り出す。
【００２３】
図４は、本発明の通信システムのクレーム対応図を示したものである。本発明の通信システム４０は、送信側装置４１と、受信側装置４２を備えている。ここで、送信側装置４１は、データ受信手段４１ａと、混在データ作成手段４１ｂと、データ本体作成手段４１ｃと、データ伝送用ハイブリッドＭＡＣフレーム組立手段４１ｄと、データ伝送用ハイブリッドＭＡＣフレーム送出手段４１ｅとを備えている。データ受信手段４１ａは、予め用意したＡ本（ただしＡは２以上の整数。）の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信する。混在データ作成手段４１ｂは、データ受信手段４１ａの受信したＡ本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを作成する。データ本体作成手段４１ｃは、混在データ作成手段４１ｂで作成したＢ通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でＢ通りのデータ本体を作成する。データ伝送用ハイブリッドＭＡＣフレーム組立手段４１ｄは、データ本体作成手段４１ｃによって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを組み立てる。データ伝送用ハイブリッドＭＡＣフレーム送出手段４１ｅは、データ伝送用ハイブリッドＭＡＣフレーム組立手段４１ｄによって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路にそれぞれ対応付けて送り出す。受信側装置４２は、データ伝送用ハイブリッドＭＡＣフレーム受信手段４２ａと、データ本体再構成手段４２ｂと、同一フレーム用冗長ビット分離手段４２ｃと、同一フレーム用エラー検出・修正手段４２ｄと、データ形式変換手段４２ｅと、伝送線路送出手段４２ｆとを備えている。データ伝送用ハイブリッドＭＡＣフレーム受信手段４２ａは、予め用意したＢ本の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信する。データ本体再構成手段４２ｂは、データ伝送用ハイブリッドＭＡＣフレーム受信手段４２ａの受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通りの伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻す。同一フレーム用冗長ビット分離手段４２ｃは、データ本体再構成手段４２ｂによって再構成されたＡ通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する。同一フレーム用エラー検出・修正手段４２ｄは、同一フレーム用冗長ビット分離手段４２ｃによって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う。データ形式変換手段４２ｅは、同一フレーム用エラー検出・修正手段４２ｄの処理の終了したＡ通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換する。伝送線路送出手段４２ｆは、データ形式変換手段４２ｅで変換したＡ通りのデータを予め用意したＡ本の伝送線路にそれぞれ対応付けて送出する。
【００２４】
図５は、本発明の送信方法のクレーム対応図を示したものである。本発明の送信方法５０は、データ受信ステップ５１と、混在データ作成ステップ５２と、データ本体作成ステップ５３と、データ伝送用ハイブリッドＭＡＣフレーム組立ステップ５４と、データ伝送用ハイブリッドＭＡＣフレーム送出ステップ５５を備えている。ここで、データ受信ステップ５１では、予め用意したＡ本（ただしＡは２以上の整数。）の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信する。混在データ作成ステップ５２では、データ受信ステップ５１で受信したＡ本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを作成する。データ本体作成ステップ５３では、混在データ作成ステップ５２で作成したＢ通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でＢ通りのデータ本体を作成する。データ伝送用ハイブリッドＭＡＣフレーム組立ステップ５４では、データ本体作成ステップ５３によって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを組み立てる。データ伝送用ハイブリッドＭＡＣフレーム送出ステップ５５では、データ伝送用ハイブリッドＭＡＣフレーム組立ステップ５４によって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路にそれぞれ対応付けて送り出する。
【００２５】
図６は、本発明の受信方法のクレーム対応図を示したものである。本発明の受信方法６０は、データ伝送用ハイブリッドＭＡＣフレーム受信ステップ６１と、データ本体再構成ステップ６２と、同一フレーム用冗長ビット分離ステップ６３と、同一フレーム用エラー検出・修正ステップ６４と、データ形式変換ステップ６５と、伝送線路送出ステップ６６を備えている。ここで、データ伝送用ハイブリッドＭＡＣフレーム受信ステップ６１では、予め用意したＢ本（ただしＢは２以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信する。データ本体再構成ステップ６２では、データ伝送用ハイブリッドＭＡＣフレーム受信ステップ６１で受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通り（ただしＡは２以上の整数。）の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻す。同一フレーム用冗長ビット分離ステップ６３では、データ本体再構成ステップ６２によって再構成されたＡ通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する。同一フレーム用エラー検出・修正ステップ６４では、同一フレーム用冗長ビット分離ステップ６３によって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う。データ形式変換ステップ６５では、同一フレーム用エラー検出・修正ステップ６４での処理の終了したＡ通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換する。伝送線路送出ステップ６６では、データ形式変換ステップ６５で変換したＡ通りのデータを予め用意したＡ本の伝送線路にそれぞれ対応付けて送出する。
【００２６】
図７は、本発明の送信プログラムのクレーム対応図を示したものである。本発明の送信プログラム７０は、コンピュータに、データ受信処理７１と、混在データ作成処理７２と、データ本体作成処理７３と、データ伝送用ハイブリッドＭＡＣフレーム組立処理７４と、データ伝送用ハイブリッドＭＡＣフレーム送出処理７５を実行させるようにしている。ここで、データ受信処理７１では、予め用意したＡ本（ただしＡは２以上の整数。）の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信する。混在データ作成処理７２では、データ受信処理７１で受信したＡ本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを作成する。データ本体作成処理７３では、混在データ作成処理７２で作成したＢ通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でＢ通りのデータ本体を作成する。データ伝送用ハイブリッドＭＡＣフレーム組立処理７４では、データ本体作成処理７３によって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを組み立てる。データ伝送用ハイブリッドＭＡＣフレーム送出処理７５では、データ伝送用ハイブリッドＭＡＣフレーム組立処理７４によって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路にそれぞれ対応付けて送り出す。
【００２７】
図８は、本発明の受信プログラムのクレーム対応図を示したものである。本発明の受信プログラム８０は、コンピュータに、データ伝送用ハイブリッドＭＡＣフレーム受信処理８１と、データ本体再構成処理８２と、同一フレーム用冗長ビット分離処理８３と、同一フレーム用エラー検出・修正処理８４と、データ形式変換処理８５と、伝送線路送出処理８６を実行させるようにしている。ここで、データ伝送用ハイブリッドＭＡＣフレーム受信処理８１では、予め用意したＢ本（ただしＢは２以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信する。データ本体再構成処理８２では、データ伝送用ハイブリッドＭＡＣフレーム受信処理８１で受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通り（ただしＡは２以上の整数。）の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻す。同一フレーム用冗長ビット分離処理８３では、データ本体再構成処理８２によって再構成されたＡ通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する。同一フレーム用エラー検出・修正処理８４では、同一フレーム用冗長ビット分離処理８３によって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う。データ形式変換処理８５では、同一フレーム用エラー検出・修正処理８４での処理の終了したＡ通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換する。伝送線路送出処理８６では、データ形式変換処理８５で変換したＡ通りのデータを予め用意したＡ本の伝送線路にそれぞれ対応付けて送出する。
【００２８】
＜発明の実施の形態＞
【００２９】
次に本発明の実施の形態を説明する。
【００３０】
図９は、本発明の実施の形態による通信システムの概要を表わしたものである。この通信システム１００は、送信側に送信側装置１０１を配置し、受信側に受信側装置１０２を配置した構成となっている。送信側装置１０１には、この例の場合に２本の通常リンク１０３1、１０３2と回線リンク１０４が、送信側のリンクとして接続されている。ここで通常リンク１０３1、１０３2とは、イーサネット（登録商標）のＭＡＣ（Media Access Control）フレームを伝送するリンク（伝送線路）である。また、回線リンク１０４とは、イーサネット（登録商標）以外のデータを、単なるビット列とみなして伝送するリンクである。
【００３１】
この通信システム１００では、送信側装置１０１から受信側装置１０２には、イーサネット（登録商標）によるＭＡＣフレームによるデータと回線データの双方のデータを統合して転送するようになっている。すなわち、受信側装置１０２は、送信側装置１０１から送られてくるデータを、この例では３本のハイブリッドリンク１０５1〜１０５3および１本のパリティリンク１０６を介して受信する。受信側装置１０２は、これを処理してイーサネット（登録商標）のＭＡＣフレームを２本の通常リンク１０７1、１０７2に送出し、回線データの方は１本の回線リンク１０８に送出する。
【００３２】
ここで送信側装置１０１は、２本の通常リンク１０３1、１０３2と回線リンク１０４によって送られてきたデータを、ハイブリッドＭＡＣフレームの所定のビット位置にマッピングして、３本のハイブリッドリンク１０５1〜１０５3を用いて受信側装置１０２へ伝送するようになっている。ハイブリッドＭＡＣフレームは、イーサネット（登録商標）と回線のデータを統合して伝送する特殊なフレームであり、次に具体的に説明する。パリティリンク１０６は、この例で３本のハイブリッドリンク１０５1〜１０５3を流れるハイブリッドＭＡＣフレームの各データ部分における、先頭からの位置が同じビットのパリティ値を、自身のデータ部分に載せて伝送するリンクである。
【００３３】
ところで本明細書でイーサネット（登録商標）リンクとして表現する伝送線路で接続された、データの入出力や中継を行う送信側装置１０１や受信側装置１０２等の装置は、一般にそれぞれ独自のクロック発生源を備えている。このため、これらの装置が使用するクロックは互いに非同期となっている。そこで本実施の形態の通信システム１００では、ＭＡＣフレームを扱う各装置が単位時間当たりに送受信するビット数が同じになるように制御することで、これらの装置間でビット位置を特定するようにして、複数のリンクの間でのデータの対応付けを可能にして回線の冗長性を実現している。
【００３４】
これにより、通常リンク１０３1、１０３2で伝送されるデータ以外のデータとしての回線リンク１０４のデータを、カプセル化することなく、ＭＡＣフレームにおける特定のビット位置に重畳して、送信側装置１０１から受信側装置１０２に伝送する。これらについても、後に詳しく説明する。
【００３５】
図１０は、送信側装置と受信側装置の間で伝送されるハイブリッドＭＡＣフレームのフォーマットを示したものである。図９と共に説明する。
【００３６】
ハイブリッドＭＡＣフレーム１２０は、送信方向に向いたフレームの先端部分に８バイトのプリアンブル・ＳＦＤ（Start Frame Delimiter）部１２１を配置している。ここでプリアンブル・ＳＦＤ部１２１は、フレームの送信の開始箇所を判別させるビット列であり、信号「１」と信号「０」が交互に続くパターンで構成されている。ＳＦＤは、「１０１０１０１１」というパターンからなり、次のＭＡＣヘッダ１２２との境界を判別させるビット列である。
【００３７】
ＭＡＣヘッダ１２２は、ハイブリッドＭＡＣフレーム１２０の宛先のＭＡＣアドレスを１４バイトのデータで記述する部分である。ＭＡＣヘッダ１２２の後には通信のためのデータを格納するペイロード１２３が続き、その後に４バイトのＦＣＳ（Frame Check Sequence）１２４と、ＩＦＧ（Inter Frame Gap）１２５がこの順序に配置されている。ＩＦＧは最小で１２バイトの長さであり、ハイブリッドＭＡＣフレーム１２０が終了してアイドル状態となることを示す信号状態をいう。ＩＩＦＧ１２５の後に次のハイブリッドＭＡＣフレーム１２０を伝送可能である。
【００３８】
ハイブリッドＭＡＣフレーム１２０におけるペイロード１２３の部分には、凡例１３１で示すように制御情報１３２や、パリティチェックを行うためのパリティバイト１３３および伝送すべきデータ部分１３４が格納される。ここで「データ部分１３４」には、通常リンク１０３と回線リンク１０４から送信側装置１０１に入力されたデータがマッピングされることになる。「パリティバイト１３３」は、これら「データ部分１３４」に対してパリティチェックを行うためのデータである。「制御情報１３２」には、少なくともハイブリッドＭＡＣフレーム１２０を識別するためのシーケンス番号が記述される。
【００３９】
図１０では、ハイブリッドＭＡＣフレーム１２０の一例を示している。説明を簡単にするために、図９に示した通信システム１００ではすべて同じ回線速度で通信が行われるものとし、一例として１０ギガビットイーサネット（登録商標）であると想定する。この通信環境で、ハイブリッドＭＡＣフレーム１２０が１秒間に１，０００，０００フレーム送信されるものとする。
【００４０】
この例の場合、図１０に示すハイブリッドＭＡＣフレーム１２０は、８バイトのプリアンブル・ＳＦＤ部１２１から１２バイトの最小ＩＦＧ１２５までを含めた全フレーム長１３６が、１０，０００ビットから所定の調整ビット数を差し引いた長さとなるように設定する。ここで「調整ビット数」とは、送信側装置１０１と受信側装置１０２の間でクロック精度の差を吸収するためのビット数である。調整ビット数以内の範囲でハイブリッドＭＡＣフレーム１２０同士のＩＦＧ１２５を狭めることができるようにし、これにより、リンク間のクロック精度差を吸収するようにしている。リンク間のクロック精度差の吸収については、後に詳しく説明する。
【００４１】
本明細書では、通常リンク１０３から送信側装置１０１に入力されるイーサネット（登録商標）フレームを構成するデータをパケットデータと呼び、回線リンク１０４から送信側装置１０１に入力されるビット列からなるデータを回線データと呼ぶことにする。
【００４２】
本実施の形態では、送信側装置１０１が、図９に示す２本の通常リンク１０３1、１０３2を流れてきたＭＡＣフレームを構成する全データをハイブリッドＭＡＣフレーム１２０のペイロード１２３に収納して３本のハイブリッドリンク１０５1〜１０５3に分けて受信側装置１０２に送出する。これら３本のハイブリッドリンク１０５1〜１０５3に送出されるハイブリッドＭＡＣフレーム１２０のペイロード１２３には１本の回線リンク１０４を流れてきた回線データも同様に組み込まれる。
【００４３】
もちろん、２本の通常リンク１０３1、１０３2を流れてきたＭＡＣフレームを構成する全データではなく、その中のペイロードに格納されているデータのみと、１本の回線リンク１０４を流れてきた回線データを３本のハイブリッドリンク１０５1〜１０５3のペイロード１２３に割り当てるようにしてもよい。
【００４４】
本実施の形態で示す例では、パリティリンク１０６を除外して考えると、２本の通常リンク１０３1、１０３2と１本の回線リンク１０４に対してデータ転送用に３本のハイブリッドリンク１０５1〜１０５3を用意している。これは、送信側装置１０１が受信するパケットデータと回線データのデータ受信状況から、ハイブリッドＭＡＣフレーム１２０のペイロード１２３にこれらのデータを混在してマッピングするときハイブリッドリンク１０５が３本で足りることが事前に確認できていることを前提としている。仮にハイブリッドリンク１０５が３本では足りず４本必要な場合、送信側装置１０１と受信側装置１０２の間には４本のハイブリッドリンク１０５1〜１０５4（ただし、ハイブリッドリンク１０５4は図示せず。）が用意されることになる。
【００４５】
一方、送信側装置１０１と受信側装置１０２の間に用意されるパリティリンク１０６については、各ハイブリッドリンク１０５の同一ビット位置のビットに対してパリティチェックを行うので、１本で足りる。パリティチェックの代わりに、誤り検出あるいは訂正のために他の方式の冗長ビット（フレーム間冗長ビット）を採用する場合には、それに応じて必要とするパリティリンク１０６の本数が増加することになる。
【００４６】
図１１は、ハイブリッドＭＡＣフレームのペイロードの部分にパケットデータおよび回線データをマッピングした状態の一例を表わしたものである。図１１で図１０と同一部分には同一の符号を付している。図９および図１０と共に説明する。
【００４７】
ペイロード１２３の部分には、凡例１４１で示すようにパケットデータ１４２と回線データ１４３がペイロード１２３におけるそれぞれの区画ごとにマッピングされている。また、それぞれの区画に対して誤り訂正のためのパリティバイトが配置されている。
【００４８】
３本のハイブリッドリンク１０５1〜１０５3にパケットデータと回線データを時分割的に割り当てるとすると、入力されるパケットデータと回線データの受信状況によってはペイロード１２３における１つの区画にパケットデータ１４２のみというように一方のデータのみが割り当てられる場合がある。また、ペイロード１２３を構成する図１０に示すデータ部分１３４（パケットデータ１４２、回線データ１４３）とパリティバイト１３３からなる区画の総数もペイロード１２３の長さによって異なってくることになる。
【００４９】
ここでデータ部分１３４を構成する各区画は、たとえばパケットデータ１４２と回線データ１４３が１バイトずつの合計２バイトずつ等間隔に設定されるものであってもよい。また、図１１に示すように１区画にパケットデータ１４２と回線データ１４３が異なった比でマッピングされたり、ある区画にはパケットデータと回線データの一方のみが存在するようなものであってもよい。
【００５０】
３本のハイブリッドリンク１０５1〜１０５3に区画ごとにパケットデータと回線データを割り当てる具体的な手法は、送信側装置１０１と受信側装置１０２の間の取り決めによって予め定められる。これについては、後に「データベース」として説明する。取り決めの内容は、送信側装置１０１から受信側装置１０２に送信されるパケットデータによって伝送してもよいし、その他の手法で伝達してもよい。取り決めの内容によっては、各区画が均等に配置される必要もない。
【００５１】
図１２は、パケットデータをハイブリッドＭＡＣフレームにマッピングする方法を示したものである。図１２で図１０および図１１と同一部分には同一の符号を付している。なお、本実施の形態では図９に示す２本の通常リンク１０３1、１０３2によって送られてきたパケットデータが３本のハイブリッドリンク１０５1〜１０５3を流れるハイブリッドＭＡＣフレームのペイロード１２３に割り当てられるが、ここでは、全体としてあたかも１本の通常リンク１０３によって送られてきたパケットデータが、同じく全体として１本のハイブリッドリンク１０５のペイロード１２３にマッピングされるような説明を行う。実際には、３本のハイブリッドリンク１０５1〜１０５3のペイロード１２３に時分割的な振り分けでパケットデータのマッピングが行われるが、どのような順序で具体的なマッピングが行われかは送信側装置１０１と受信側装置１０２の間の取り決めによる。
【００５２】
図１２（Ａ）は、図９に示した送信側装置１０１に、第１のフレーム１５１1から第３のフレーム１５１3までＭＡＣフレームが順に入力される状態を示したものである。これらは２本の通常リンク１０３1、１０３2によって送られてきたフレーム１５１である。それぞれのフレーム１５１1〜１５１3は、プリアンブル・ＳＦＤ部１２１で開始しＩＦＧ１２５で終了している。ペイロード１２３とＩＦＧ１２５はデータやフレーム間隔により長さが変わる。
【００５３】
図１２（Ｂ）は、同図（Ａ）に示した第１〜第３のフレーム１５１1〜１５１3の各部を単なるビット列１５２と考えた信号構成を示したものである。８バイトのプリアンブル・ＳＦＤ部１２１から１２バイトの最小ＩＦＧ１２５までがすべてビット列１５２を構成することになる。
【００５４】
図１２（Ｃ）は、図１２（Ｂ）に示したビット列１５２を複数のデータ格納領域１５３に区切った状態を示したものである。一例として示す４つの連続したデータ格納領域１５３21〜１５３24には、図１２（Ａ）におけるペイロード１２３等の所定の範囲のデータが含まれている。ＩＦＧ１２５の方にはプリアンブル・ＳＦＤ部１２１とみなされないパターンとしておくことでフレーム１５１ごとの区別が可能となる。
【００５５】
図１２（Ｄ）は、あるハイブリッドＭＡＣフレーム１５４のペイロード１２３にこれらのデータ格納領域１５３21〜１５３24が１つずつ時分割的に割り振られた状態を示している。これらのデータ格納領域１５３21〜１５３24が間隔を置いて配置されているのは、これらの途中に次の図１３で説明する回線データをマッピングしたり、１区画ごとにパリティバイトを配置する必要があるためである。
【００５６】
前記したように図１２（Ｄ）に示したハイブリッドＭＡＣフレーム１５４は３本のハイブリッドリンク１０５1〜１０５3を流れるハイブリッドＭＡＣフレームを１つのフレームに見立てて表わしている。したがって、たとえば通常リンク１０３1から送信側装置１０１に入力されたパケットデータが３本のハイブリッドリンク１０５1〜１０５3を流れるハイブリッドＭＡＣフレーム１５４に順に割り振られる場合もあり得るし、たとえば１本のハイブリッドリンク１０５1を流れるハイブリッドＭＡＣフレーム１５４のみに格納される可能性もある。
【００５７】
図１３は、回線データをハイブリッドＭＡＣフレームにマッピングする方法を示したものである。図１３で図１０〜図１２と同一部分には同一の符号を付している。
【００５８】
図１３（Ａ）は、図９に示した回線リンク１０４を流れる回線データ１６２を示したものである。回線データ１６２は、図１２（Ａ）に示した第１〜第３のフレーム１５１1〜１５１3のようなフレーム構造を採っていない。また、電話の音声データを回線データ１６２として伝送する場合のように、時間軸の全長にわたって有効なデータが隙間なく存在しているとは限らない。そこで回線データ１６２は回線リンク１０４から受信する段階で、必要に応じて回線の特徴に応じた変換を行ってもよい。たとえば回線上をパケットベースのデータが流れてる場合には、そのパケットを識別してパケット間隔を調整する。
【００５９】
図１３（Ｂ）は、図１３（Ａ）に示した回線データを、図１２（Ｂ）に示すビット列１５２と同様に所定単位のビット列１６２としてのデータ格納領域１６３に区切ったものである。それぞれのデータ格納領域１６３は、図１２（Ｂ）に示したビット列１５２と同一のサイズであってもよいし、異なったサイズであってもよい。
【００６０】
図１３（Ｃ）は、図１２（Ｄ）に示したハイブリッドＭＡＣフレーム１５４に回線データの２つのデータ格納領域１６３21、１６３22を割り振った状態を示したものである。データ格納領域１６３21、１６３22の回線データは、ペイロード１２３におけるそれぞれの位置に単なるビット列として挿入する。
【００６１】
図９に示す受信側装置１０２では、３本のハイブリッドリンク１０５1〜１０５3を流れるハイブリッドＭＡＣフレームを受信すると、送信側装置１０１との取り決めに従って、それぞれのペイロード１２３から２本の通常リンク１０３1、１０３2に対応するパケットデータと、１本の回線リンク１０４に対応する回線データをそれぞれ抽出する。そして、２本の通常リンク１０３1、１０３2に対応するパケットデータについては、それぞれの通常リンク１０３1、１０３2に分離した形のパケットデータをリンク別に順に結合する。結合後のパケットデータは２本の通常リンク１０７1、１０７2の対応するものに送出される。１本の回線リンク１０４に対応する回線データについても、同様に抽出後のデータを順に結合する。結合された回線データは回線リンク１０８に送出される。
【００６２】
これらのパケットデータと回線データの抽出処理の前に、次に説明するパリティチェックが行われる。なお、送信側装置１０１および受信側装置１０２は、それぞれ図示しないＣＰＵ（Central Processing Unit）を備えており、同じく図示しない記憶媒体にＣＰＵが実行するプログラムを格納している。送信側装置１０１および受信側装置１０２のＣＰＵは、これらのプログラムを適宜実行することで図１２および図１３に示したマッピングの処理や、データの抽出、結合および次に説明するエラーチェック用あるいはエラー修正に関する処理を実行することになる。
【００６３】
図１４は、パリティリンクを構成するハイブリッドＭＡＣフレーム上のパリティバイトの生成の様子を示したものである。本実施の形態で「パリティバイト」とは、ペイロード１２３でパリティチェックを行うためのチェックビットが１バイト分セットになったものである。パリティチェックでは、対象となるデータが壊れていないかを後に検証するためにチェックビットを配置する。図１０および図１１と共に説明する。
【００６４】
まず、ペイロード１２３の先頭に配置されている制御情報１３２に対して第１のパリティバイト１３３1が配置されている。この第１のパリティバイト１３３1の次にこの例では第１のデータ部分１３４1として回線データ１４３とパケットデータ１４２の組が配置されている。そこで、これらのデータの後に第２のパリティバイト１３３2が配置されている。
【００６５】
その後には、第２のデータ部分１３４2として回線データ１４３のみが配置されている。そこで、この後に第３のパリティバイト１３３3が配置されている。以下、同様にして第３のデータ部分１３４3に対して第４のパリティバイト１３３4が配置され、第４のデータ部分１３４4に対して第５のパリティバイト１３３5が配置されている。この例ではこれでペイロード１２３が終了する。
【００６６】
図１５は、図１４に示した第１のデータ部分を例に採ってそのビット配列の一例とこれに対応する第２のパリティバイトにおけるビット配列を具体的に示したものである。この例では、第１のデータ部分１３４1が３バイト構成となっている。これに対して第２のパリティバイト１３３2は第１のデータ部分１３４1における同一の位置の３つのビットと加算した結果が偶数となるように偶パリティが「０」または「１」として計算されている。
【００６７】
パリティを計算するデータ部分１３４が短いと、ペイロード中のデータ部の割合が減り、実データに使える回線帯域が減少する。このため、ハイブリッドリンクの物理的な信頼性と帯域使用率を考慮して、何バイト単位でパリティバイトを挿入するかを決めればよい。また、パリティバイトのようなエラーチェック用あるいはエラー修正用の冗長ビットは、パリティではなく、ＣＲＣ（Cyclic Redundancy Check）を用いるようにしてもよい。
【００６８】
図１６は、パリティリンク上のハイブリッドＭＡＣフレームを作成する原理を示したものである。図９および図１４と同一部分には同一の符号を付している。
【００６９】
図１６に示すように、図９に示した３本のハイブリッドリンク１０５1〜１０５3上のハイブリッドＭＡＣフレーム１６１1〜１６１3と、１本のパリティリンク１０６上のハイブリッドＭＡＣフレーム１６２が、受信側装置１０２で同期して再生されるものとする。
【００７０】
偶パリティの計算に際しては、３つのハイブリッドＭＡＣフレーム１６１1〜１６１3のデータ部分１３４における同一ビット位置の「０」または「１」を加算する。そして、同一ビット位置のハイブリッドＭＡＣフレーム１６１のビットが偶数のビットとなるように「０」または「１」を順に配置することになる。
【００７１】
図１７は、パリティリンク上のハイブリッドＭＡＣフレームにおける偶パリティの計算例を示したものである。ここでは、３本のハイブリッドリンク１０５1〜１０５3のそれぞれのペイロード１２３における特定の１バイト分のデータ部分１７１1〜１７１3と、１本のパリティリンク１０６のペイロード１２３における対応する特定の１バイト分の計算後のデータ部分１７２を表わしている。データ部分１７１1〜１７１3における互いに同一ビット位置とデータ部分１７２のこれらに対応するビット位置のビットの加算値がすべて偶数となるようにチェックバイトが計算されて配置されていることが分かる。
【００７２】
したがって、図９に示す受信側装置１０２がパリティチェックを行った結果、３つのハイブリッドＭＡＣフレーム１６１1〜１６１3間におけるあるビット位置の４つのビットの加算値が偶数にならなかったような場合には、データ部分１７１1〜１７１3、１７２の同一位置のいずれかのビットの値に異常が発生したと判別することができる。既に説明したように図１５では同一フレームにおける時間軸方向のそれぞれ１バイト分のデータ部分１３４に対するパリティチェックを行っている。
【００７３】
そこで、図１７で説明したフレーム間におけるパリティチェックと、図１５で説明した同一フレームにおけるパリティチェックを組み合わせたり、通常、物理層にて判断できるリンク断を検出する。これにより、３本のハイブリッドリンク１０５1〜１０５3と１本のパリティリンク１０６のいずれにリンク障害が発生したかを１つのリンク障害に対して判別することができる。このように１本のパリティリンク１０６のデータ部１３４は、異常が発生したリンクのビットの値を再生するために用いられ、障害のビット位置の値を復元することができる。
【００７４】
図１８は、障害が発生した場合のハイブリッドＭＡＣフレームのデータ部分におけるデータの復元の様子の一例を示したものである。同図（Ａ）は１番目のハイブリッドリンク１０５1を示しており、同図（Ｂ）は２番目のハイブリッドリンク１０５2を示している。同図（Ｃ）は３番目のハイブリッドリンク１０５3を示しているが、これがリンク断となっている。
【００７５】
このような場合、２本のハイブリッドリンク１０５1、１０５2と同図（Ｄ）に示すパリティリンク１０６との間で互いに同一ビット位置の計算を行っても、これらの合計値が必ずしも偶数になるとは限らない。そこで、同図（Ｅ）に示すように合計値が偶数になっているビットの値を「０」とし、合計値が奇数になっているビットの値を「１」とすることで、リンク断となった３番目のハイブリッドリンク１０５3についてのデータ部分１７１3を復元することができる。
【００７６】
次にハイブリッドＭＡＣフレームの送信タイミングの制御について説明する。イーサネット（登録商標）では各リンクごとに独立したクロック発生源を使用しているのが通常である。このような通信システムでは、リンクごとにクロック精度も異なる。このため、クロック位置によってデータの送信タイミングを決めると、リンクごとに単位時間当たりのビット数が異なり、ハイブリッドリンク間でビット位置の対応付けを行うことができなくなる。
【００７７】
図１９は、クロック位置によって送信タイミングを決める場合の不具合を説明するためのものである。同図（Ａ）は第１のリンクを流れる第１のフレーム１８１1を示したものであり、これは同図（Ｂ）に示す第１のクロック１８５に同期して送信タイミングが決定されている。一方、同図（Ｃ）は、第２のリンクを流れる第２のフレーム１８２1、１８２2を示している。同図（Ｄ）は、第２のフレーム１８２1、１８２2の送信タイミングを決定する第２のクロック１８６を示したものである。
【００７８】
図示のように第１のリンクと第２のリンクでは、第１および第２のクロック１８５、１８６の周期が異なる。したがって、同一時間内に送信できるフレーム数も一般に異なってくることになる。
【００７９】
同図（Ｅ）は、同図（Ａ）に示した第１のフレーム１８１1、１８１2、……と同図（Ｃ）に示した第２のフレーム１８２1、１８２2、……を時間軸上で圧縮して対比して示したものである。このように、一般にリンクが異なると、第１のフレーム１８１1、１８１2、……と第２のフレーム１８２1、１８２2、……はビット位置の対応付けができない。また、ネットワーク内の装置同士で単位時間当たりの送信レートが異なると、複数リンク間でのデータをビット位置により対応付けることができなくなる。
【００８０】
このような問題点を解消するために、本実施の形態では送信タイミングを装置の中で１つだけ作り出すことにして、各ハイブリッドリンクはこの送信タイミングに合わせて送信を行うことにしている。
【００８１】
図２０は、クロックの周期が異なる２つのリンクの間で送信タイミングを合致させた場合のフレームの送信の様子を表わしたものである。このうち同図（Ａ）は第１のリンクを示したものであり、第１の送信タイミング１９１1で１番目の第１のフレーム２０１1が送信を開始され、所定のフレーム間隔Ｉ1の後に第２の送信タイミング１９１2で２番目の第１のフレーム２０１2が送信を開始される。同図（Ｂ）は、このとき使用される第１のリンクの第１のクロック２１１を示したものである。
【００８２】
一方、第２のリンクでは、同図（Ｃ）に示すように第１の送信タイミング１９１1で１番目の第２のフレーム２０２1が送信を開始され、所定のフレーム間隔Ｉ2の後に第２の送信タイミング１９１2で２番目の第２のフレーム２０２2が送信を開始される。同図（Ｄ）は、このとき使用される第２のリンクの第２のクロック２１２を示したものである。
【００８３】
同図（Ｅ）は、同図（Ａ）に示した第１のフレーム２０１1、２０１2、……と同図（Ｃ）に示した第２のフレーム２０２1、２０２2、……を時間軸上で圧縮して対比して示したものである。同図（Ａ）に示した第１のリンクによるフレーム間隔Ｉ1と同図（Ｃ）に示した第２のリンクによるフレーム間隔Ｉ2を適宜変更することで、第１のフレーム２０１1、２０１2、……と第２のフレーム２０２1、２０２2、……のそれぞれの送信タイミング１９１1、１９１2、……を両リンクで共通化することができる。
【００８４】
ここでは第１のリンクと第２のリンクの２つのリンクについて説明したが、各リンクごとのフレーム間隔Ｉを適宜変更して２以上のリンクの間で送信タイミング１９１1、１９１2、……を共通化することができる。これにより、同図（Ｅ）から分かるようにそれぞれのリンクにおける送信タイミングを共通して指定して送信する方式を採用すると、複数のリンクの間で同一時間に送信するフレーム２０１、２０２、……の数が互いに同一の値となる。この結果、複数リンク間でビット位置による対応付けができるようになる。
【００８５】
以上のように複数のリンク間での調整は、リンクごとのフレーム間隔Ｉによって行う。最小ＩＦＧ１２５の長さを調整することによっても調整は可能であるが、最小ＩＦＧ１２５は最低で１２バイトの長さを有する必要がある。したがって、最小ＩＦＧ１２５を１２バイト未満にするといった調整はできない。
【００８６】
図１０に示した全フレーム長１３６における「調整ビット数」を適切に設定することで、送信タイミング１９１1、１９１2、……をずらしても前後のフレームの送信が重ならないようにすることができる。「調整ビット数」は、通信規格において許容されるクロックの精度との関係で決定すればよい。イーサネット（登録商標）では、クロック精度として±１００ｐｐｍ（pulse per minute）の誤差が許容されている。
【００８７】
図２１は、図９に示した通信システムにおける送信側装置と受信側装置の構成を具体的に示したものである。図１１と共に説明する
【００８８】
通信システム１００を構成する送信側装置１０１には、２本の通常リンク１０３1、１０３2と回線リンク１０４が、送信側のリンクとして接続されている。通常リンク１０３1を伝送されるイーサネット（登録商標）フレームは、それぞれ対応する物理層受信部３０１1、３０１2でイーサネット（登録商標）の物理層における受信処理を行う。物理層受信部３０１1、３０１2の出力側にはスイッチ処理部３０２が配置されている。スイッチ処理部３０２は、ＭＡＣフレームを転送するブリッジ機能を有する。
【００８９】
回線リンク１０４とは、イーサネット（登録商標）以外のデータを、単なるビット列とみなして伝送するリンクである。送信側装置１０１内の回線変換部３０３は回線リンク１０４を伝送されるビット列としてのデータを受信して、３本のハイブリッドリンク１０５1〜１０５3に転送する前に必要であればデータ変換を行う。また、回線変換部３０３はタイミングやビットレートについて必要な調整を行う。
【００９０】
データ生成部３０４は、スイッチ処理部３０２および回線変換部３０３の出力側に配置されている。データ生成部３０４は、パケットデータと回線データからハイブリッドＭＡＣフレームの図１１に示したデータ部分１３４（パケットデータ１４２、回線データ１４３）のビット列を生成する。また、データ生成部３０４はパケットデータ１４２と回線データ１４３からパリティリンク１０６のデータ部分を生成する。
【００９１】
データ生成部３０４の出力側には、第１〜第４のハイブリッドＭＡＣ生成部３０５1〜３０５4が配置されている。第１〜第３のハイブリッドＭＡＣ生成部３０５1〜３０５3は、データ生成部３０４から受け取ったデータ部分のビット列からパリティバイトを生成して、ハイブリッドＭＡＣフレームを生成することになる。第４のハイブリッドＭＡＣ生成部３０５4はパリティリンク１０６に送出するためのハイブリッドＭＡＣフレームを生成する。
【００９２】
送信タイミング生成部３０６は、図２０で説明したように各リンクのフレームの送信タイミングを指示するための送信タイミング信号３０７を第１〜第４のハイブリッドＭＡＣ生成部３０５1〜３０５4に供給する。第１〜第４のハイブリッドＭＡＣ生成部３０５1〜３０５4の出力側には、第１〜第４の物理層送信部３０８1〜３０８4が配置されている。このうちの第１の物理層送信部３０８1はハイブリッドリンク１０５1に、第２の物理層送信部３０８2はハイブリッドリンク１０５2に、第３の物理層送信部３０８3はハイブリッドリンク１０５3に、それぞれ接続されている。第４の物理層送信部３０８4はパリティリンク１０６に接続されている。したがって、第１〜第４の物理層送信部３０８1〜３０８4は、送信タイミング信号３０７の指示によって、それぞれのハイブリッドＭＡＣフレームを３本のハイブリッドリンク１０５1〜１０５3および１本のパリティリンク１０６に送出することになる。
【００９３】
受信側装置１０２は、３本のハイブリッドリンク１０５1〜１０５3と１本ずつ対をなして接続した第１〜第３の物理層受信部３１１1〜３１１3と、パリティリンク１０６に接続した第４の物理層受信部３１１4を備えている。これら第１〜第４の物理層受信部３１１1〜３１１4は、イーサネット（登録商標）の物理層における受信処理をする機能を有する。
【００９４】
第１〜第４の物理層受信部３１１1〜３１１4の出力側には、それぞれ１つずつ対応して第１〜第４のハイブリッドＭＡＣ終端部３１２1〜３１２4が配置されている。第１〜第４のハイブリッドＭＡＣ終端部３１２1〜３１２4は、リンクの状態の正常性を確認し、各リンクにおけるハイブリッドＭＡＣフレーム中のデータをパリティバイトによって異常がないか確認する。その結果、異常がなければデータ部分を取り出す。異常があれば異常があったことを記録する。
【００９５】
第１〜第４のハイブリッドＭＡＣ終端部３１２1〜３１２4の出力側にはデータ再生部３１３と、タイミング抽出部３１４が配置されている。データ再生部３１３は、３本のハイブリッドリンク１０５1〜１０５3におけるハイブリッドＭＡＣフレームのシーケンス番号とビット位置を指定することで第１〜第３のハイブリッドＭＡＣ終端部３１２1〜３１２3からデータを取り出す。そして、取り出したデータに異常があれば、３本のハイブリッドリンク１０５1〜１０５3と１本のパリティリンク１０６のデータから異常となったリンクのデータ部分を再生する。また、ビット位置からパケットデータ１４２と回線データ１４３を分離する。これにより、これらパケットデータ１４２と回線データ１４３を再生する。
【００９６】
タイミング抽出部３１４は、第１〜第４のハイブリッドＭＡＣ終端部３１２1〜３１２4がハイブリッドＭＡＣフレームを受信したタイミングを抽出する。そして、このタイミングから、受信側装置１０２がハイブリッドＭＡＣフレームを送信するタイミングを調節して、第１〜第４のハイブリッドＭＡＣ終端部３１２1〜３１２4から取り出したデータをデータ再生部３１３に送出する。
【００９７】
データ再生部３１３の出力側にはスイッチ処理部３１５と回線変換部３１６が配置されている。スイッチ処理部３１５はデータ再生部３１３によって再生されたパケットデータ１４２を仕分けして、その出力側に配置された第１および第２の物理層送信部３１７1、３１７2に割り振る。
【００９８】
第１の物理層送信部３１７1は一方の通常リンク１０７1に接続されており、送信側装置１０１に接続されている一方の通常リンク１０３1から入力されたパケットデータを受信し再生したパケットデータを通常リンク１０７1に送信する。第２の物理層送信部３１７2は他方の通常リンク１０７2に接続されており、送信側装置１０１に接続されている他方の通常リンク１０３2から入力されたパケットデータを受信し再生したパケットデータを通常リンク１０７2に送信する。
【００９９】
回線変換部３１６はデータ再生部３１３の分離した回線データ１４３の転送を受ける。回線変換部３１６は回線リンク１０８に接続されている。回線変換部３１６は、送信側装置１０１に接続されている回線リンク１０４から伝送されてきた回線データを受信し再生した回線データを回線リンク１０８に送信する。
【０１００】
次に、図２１を用いて本実施の形態の通信システム１００の動作を更に具体的に説明する。
【０１０１】
図２１における２本の通常リンク１０３1、１０３2からはＭＡＣフレームが送信側装置１０１に入力される。１本の回線リンク１０４からは、ＭＡＣフレーム以外のデジタルデータのビット列が送信側装置１０１に入力される。
【０１０２】
物理層受信部３０１1、３０１2でＭＡＣフレームはイーサネット（登録商標）における物理層の処理を行い、ＭＡＣフレームが再生される。スイッチ処理部３０２では、ＦＤＢ（Filtering Database）を参照してスイッチングが行われる。
【０１０３】
送信側装置１０１に入力されたデータが、図２１に示すように受信側装置１０２へ転送される場合を説明する。回線変換部３０３では、回線リンク１０４から受信したビット列を、受信側装置１０２へ転送するビット列に変換する。変換したビット列は、データ生成部３０４に渡される。データ生成部３０４は、ビット列の意味を解析して転送に必要な情報だけを変換する。このような処理の必要がなければそのままのビット列をデータ生成部３０４に渡す。
【０１０４】
データ生成部３０４は、スイッチ処理部３０２から渡されたＭＡＣフレームを伝送するハイブリッドリンクごとに振り分ける。振り分け先はスイッチ処理部３０２が決定したポートに振り分けを行ったり、帯域を考慮してＭＡＣフレームを各リンクに順番に振り分けるようにしてもよい。受信側装置１０２は同じルールに従ってデータを再生することになる。
【０１０５】
図２２は、データ生成部によるＭＡＣフレームの振り分けの処理の様子を表わしたものである。図２１と共に説明する。
【０１０６】
データ生成部３０４は、図２１に示すスイッチ処理部３０２から送られてくるパケットデータを格納するパケットデータ格納部３２１と、回線変換部３０３から送られてくる回線データを格納する回線データ格納部３２２を備えている。また、データ生成部３０４は、これらパケットデータ格納部３２１および回線データ格納部３２２からデータ部分の読み出しを指示するデータベース部３２３を備えている。パケットデータ格納部３２１および回線データ格納部３２２から読み出されたビット列は、第１〜第４のハイブリッドＭＡＣ生成部３０５1〜３０５4のうちの対応するものに振り分けられて送出される。
【０１０７】
図２３は、データベース部の構成の一部を表わしたものである。データベース部３２３は、シーケンス番号とそのシーケンス番号におけるハイブリッドＭＡＣフレームの先頭からのビット位置（ビット番号）で特定したそれぞれの場所に存在するデータの種別を登録している。ここで「データの種別」とは、該当位置に格納されているデータがパケットデータ、回線データ、パリティバイトのいずれであるかを示す情報をいう。
【０１０８】
図２２と共に説明する。パケットデータ格納部３２１および回線データ格納部３２２は、データベース部３２３の指示に応じてパケットデータあるいは回線データを指示されたタイミングで読み出す。これら読み出されたビット列は第１〜第４のハイブリッドＭＡＣ生成部３０５1〜３０５4のうちの対応するものに振り分けられて送出される。データベース部３２３に示されたタイミングで送り出されたビット列は、ハイブリッドＭＡＣフレームのペイロードのデータ部分となる。
【０１０９】
パリティバイトの部分は何もマッピングしない。また、データ生成部３０４では、第１〜第３のハイブリッドＭＡＣ生成部３０５1〜３０５3に渡すデータからパリティリンクに渡すデータ部分を生成し、パリティリンク用の第４のハイブリッドＭＡＣ生成部３０５4にビット列を渡す。
【０１１０】
第１〜第４のハイブリッドＭＡＣ生成部３０５1〜３０５4に送出するタイミングで該当するＭＡＣフレームが存在しない場合には、図１０に示すＩＦＧ１２５に相当するデータ部分であると判別する。この場合、データ生成部３０４は、プリアンブル１２１以外のパターンを第１〜第４のハイブリッドＭＡＣ生成部３０５1〜３０５4のうちの該当するものに送出する。
【０１１１】
第１〜第４のハイブリッドＭＡＣ生成部３０５1〜３０５4に送出するタイミングは、データベース部３２３に基づいて、決定する。データ生成部３０４は、回線変換部３０３から渡されたビット列を伝送するハイブリッドリンクを決定する。振り分け先は、回線変換部３０３が決定する等の方法を取ればよい。振り分けられたＭＡＣフレームは、プリアンブル、ＳＦＤ、ＭＡＣフレームを構成するビットとして第１〜第４のハイブリッドＭＡＣ生成部３０５1〜３０５4に送出する。
【０１１２】
第１〜第３のハイブリッドＭＡＣ生成部３０５1〜３０５3は、データ生成部３０４から受信したビット列にパリティバイトを付加してペイロードデータを付与する。この後、図示しない送信タイミングバッファを通した後にハイブリッドＭＡＣフレームのペイロード１２３（図１０参照）内にコピーされる。この送信タイミングバッファは、送信タイミングが変動する幅を吸収するために用いられる。このため、通信を始める一番最初のデータを受信した際、特定のデータ量がバッファされた後で、送信タイミングにしたがって送信が開始される。
【０１１３】
送信タイミング生成部３０６は送信タイミングになったときに第１〜第４のハイブリッドＭＡＣ生成部３０５1〜３０５4に対してそれぞれ送信の指示を出す。この指示を受けて、第１〜第４のハイブリッドＭＡＣ生成部３０５1〜３０５4は第１〜第４の物理層送信部３０８1〜３０８4に対して送信を開始する。ハイブリッドＭＡＣフレームの送信は、ペイロード内のデータ部の生成が完了するのを待つことなく、ペイロードを構成するビットにデータ部分をコピーしながら送信を行うことも可能である。
【０１１４】
第１〜第４の物理層送信部３０８1〜３０８4ではハイブリッドＭＡＣフレームに対して符号化等のイーサネット（登録商標）における物理層の処理を行った後、３本のハイブリッドリンク１０５1〜１０５3および１本のパリティリンク１０６に送信する。
【０１１５】
次に図２１に示した受信側装置１０２の動作について説明する。受信側装置１０２は、３本のハイブリッドリンク１０５1〜１０５3とパリティリンク１０６からハイブリッドＭＡＣフレームを入力する。
【０１１６】
第１〜第４の物理層受信部３１１1〜３１１4は、受信したＭＡＣフレームに対してイーサネット（登録商標）における物理層の処理を行い、ハイブリッドＭＡＣフレームを再生する。再生したこれらハイブリッドＭＡＣフレームは第１〜第４のハイブリッドＭＡＣ終端部３１２1〜３１２4に渡される。
【０１１７】
第１〜第４のハイブリッドＭＡＣ終端部３１２1〜３１２4は、リンクの状態の正常性を確認する。そして、各ハイブリッドＭＡＣフレーム中のデータをパリティバイトによって異常がないか確認し、異常がなければデータ部分を取り出す。異常があれば異常があったことを記録する。
【０１１８】
データ再生部３１３は、図２２に示したデータベース部３２３と同一構造の図示しないデータベース部を備えている。データ再生部３１３はこのデータベース部に基づき、各ハイブリッドリンクのハイブリッドＭＡＣフレームのシーケンス番号とビットを指定して、第１〜第４のハイブリッドＭＡＣ終端部３１２1〜３１２4からデータを取り出す。この結果、取り出したデータに異常があれば、ハイブリッドリンク１０５1〜１０５3とパリティリンク１０６のデータから異常となったリンクのデータ部分を再生する。また、ビット位置からパケットデータと回線データを分離することでこれらパケットデータと回線データを再生する。再生したパケットデータはスイッチ処理部３１５に転送され、回線データは回線変換部３１６に転送される。
【０１１９】
ところで、３本のハイブリッドリンク１０５1〜１０５3のそれぞれは配線長によってパケットの遅延が異なる。このため、データ再生部３１３では、第１〜第３のハイブリッドＭＡＣ終端部３１２1〜３１２3からデータを取り込む前に、配線長差による遅延差を吸収するための待ち時間を要する。待ち時間は、３本のハイブリッドリンク１０５1〜１０５3のうちの１つで受信を開始してから固定時間後まででもよいし、通信開始前に遅延差を測定しておいて、最大の遅延差を固定時間の代わりに用いるようにしてもよい。
【０１２０】
ハイブリッドＭＡＣフレームのパリティバイトやＩＦＧ、パケットデータにとっては回線データが、データを遅延させることにつながる。また、回線データにとってはパケットデータがデータを遅延させることにつながる。これらの遅延量は一定値とは限らない。このため、パケットデータも回線データも３本のハイブリッドリンク１０５1〜１０５3を経由する間の遅延に対して遅延揺らぎが発生する。また、既に説明したように３本のハイブリッドリンク１０５1〜１０５3の間には遅延差が存在する。この遅延差は送信側装置１０１の送信タイミングの変動により変動する。このため、データ再生部３１３ではこれらの要因により発生する遅延揺らぎを吸収するための工夫が必要になる。
【０１２１】
図２４は、データ再生部における遅延揺らぎを吸収する回路部分を表わしたものである。データ再生部３１３は、前記した遅延揺らぎを吸収するためにパケットデータジッタバッファ３４１と、回線データジッタバッファ３４２を備えている。データ再生部３１３には、前記した図２２に示したデータベース部３２３と同一構造のデータベース部３４３と、パケットデータと回線データの振り分けを行うビット振り分け部３４４を備えている。
【０１２２】
データベース部３４３は、データ再生部３１３内で再生されたデータ部分３４５をビット単位でパケットデータと回線データに振り分ける。このうちの振り分けられたパケットデータはパケットデータジッタバッファ３４１に格納され、ジッタを吸収する時間だけ遅延されて、図２１に示す第１〜第３のハイブリッドＭＡＣ生成部３０５1〜３０５3に振り分けられる。回線データの方は回線データジッタバッファ３４２に格納され、ジッタを吸収する時間だけ遅延されて、図２１に示す第４のハイブリッドＭＡＣ生成部３０５4に送出される。
【０１２３】
このように本実施の形態ではパケットデータジッタバッファ３４１と回線データジッタバッファ３４２を用いて遅延揺らぎを吸収している。このため、受信側装置１０２が通信を始める一番最初のデータを受信した際、特定のデータ量がデータジッタバッファ３４１と回線データジッタバッファ３４２に蓄積された後に、スイッチ処理部３１５と回線変換部３１６にこれらのデータの転送が開始されることになる。
【０１２４】
タイミング抽出部３１４は、第１〜第４のハイブリッドＭＡＣ終端部３１２1〜３１２4がハイブリッドＭＡＣフレームを受信したタイミングを抽出する。そして、自装置としての受信側装置１０２のハイブリッドＭＡＣフレームの送信タイミングを調節する。
【０１２５】
以上説明した本実施の形態の通信システム１００によれば、次のような効果を奏することができる。
【０１２６】
第１の効果は、リンク間でのクロックが非同期であるイーサネット（登録商標）において、ビット位置によりデータを特定する手段を有し、単位時間当たりのビットレートを制御できる。このため、イーサネット（登録商標）と他の通信技術を同一イーサネット（登録商標）リンク上に統合することができる。
【０１２７】
第２の効果は、リンク間でのクロックが非同期であるイーサネット（登録商標）において、ビット位置によりデータを特定する手段を有し、複数リンクの間でビットの対応関係を定義できる。このため、複数リンクの先頭からの位置が同じビットのパリティを計算することができ、それを１つの専用リンクで送信することで、１つのリンク障害に対しては、データを復元することができ、パケットロスを防止することができる。
【０１２８】
第３の効果は、リンク間でのクロックが非同期であるイーサネット（登録商標）において、パリティ専用リンクを用いる。これによって、二重化よりも回線利用率を上げながら通信システム１００を高信頼化することができる。
【０１２９】
第４の効果は、本実施の形態ではＴＤＭ（Time Division Multiplexing）のように受信側の特定のビット位置から、送信側の特定のビット位置へ転送することにしている。このため、リンク速度が異なっていても低遅延での転送が可能となる。リンク間でのクロックが非同期であるイーサネット（登録商標）では、イーサネット（登録商標）フレーム以外のデータをカプセル化すると、パケット長に依存する伝送遅延が発生するが、本実施の形態の通信システム１００で遅延を減少させることができる。
【０１３０】
第５の効果は、前記した送信タイミングバッファを用いることで、送信タイミングが変動する幅を吸収することができる。また、図２４に示した、ジッタバッファを用いることにより受信レートと送信レートの変動が発生することを吸収できる。このため、回線データをイーサネット（登録商標）リンク上にビット位置を指定してマッピングすることができる。
【０１３１】
第６の効果は、本実施の形態では、パケットスイッチのような送信時の輻輳が発生せず、イーサネット（登録商標）上のどのビット位置に回線データをマッピングするかを指定できる。このため、回線データの転送時にはビットごとの転送が可能となり、パケットスイッチにおけるストアアンドフォワード転送のような、パケット長に比例する遅延を抑えることも可能であり、低遅延が求められる技術も統合することができる。
【０１３２】
このように本実施の形態では、従来技術における次のような問題を解消することができる。まず、パケット網においては、リンク異常時のためにリンク冗長を行っていたが、切り替えに時間がかかることがあり、送達確認を行う形式の通信に対しては、再送のための遅延が発生するという問題があったが、これを解消する。
【０１３３】
次に、従来のパケット網では装置間でのクロック同期が取られていない場合が多く、リンクごとにクロック精度が異なるため、転送においてはパケット全体を取り込んでから転送するストアアンドフォワード転送を用いることが多かった。これによるパケット長に起因する遅延が発生したが、これを解消する。
【０１３４】
更にパケット網では輻輳時に他パケットの長さに起因する遅延が発生するため、遅延が増加するとともに、遅延の揺らぎが発生するために受信側で同程度のバッファが必要となり、低遅延化が難しいという問題があったが、これも解消することができる。
【０１３５】
更に従来からＬＡＮ（Local Area Network）、ストレージ、クラスタ等の用途によって異なる通信技術・通信装置が使われており、前記したように煩雑化するという問題があった。具体的には、イーサネット（登録商標）とは異なるアドレス方式、スイッチ方式が採用されていたり、フロー制御によりパケットロスを低減する技術をベースにしていたり、カットスルーにより遅延を低減している技術のように、特性が異なる別の技術が使われていた。
【０１３６】
リンクの高信頼性が要求される通信技術では、無瞬断切り替えのために二重化することが良く行われるが、二重化では帯域の利用効率が低い。
【０１３７】
また、リンクアグリゲーション冗長では通常、異常が発生したときにリンクのパケットがロスしてしまう。単純な振り分けルールが使われることが多く、リンク障害が発生してから別のポートに切り替えたり、振り分け先対象ポートを絞って振り分けを開始するため、切り替えまでにパケットがロスしてしまう。
【０１３８】
帯域を有効に使うため、ある条件を満たすパケットの出力ポートを指定する手法によって、ある程度予測の付くトラフィック種別ごとに振り分け先を指定する方法もあるが、異常時に出力ポートの再設定をする必要があるため、切り替えに時間を要する。
【０１３９】
カプセル化による通信方式のイーサネット（登録商標）への統合方式では、パケット長に依存する伝送遅延が発生する。また、輻輳時には他パケットの送信待ちのためのパケット長に起因する遅延が発生する。
【０１４０】
本実施の形態では、基本的にクロック同期の取られていない装置間で、単位時間当たりの送信ビット数が同じになるように制御して、リンク間のデータをビット位置によって対応付けを可能としている。そして、パリティを用いて受信側でデータを復旧できるようにすることで、ロスを防止してリンクを高信頼化し、複数の通信方式をカプセル化せずにイーサネット（登録商標）リンク上に統合しながら、回線交換と同等の転送を可能とすることで低遅延化を実現する。これにより、様々な特性の通信方式をイーサネット（登録商標）上に統合することが可能になる。
【０１４１】
受信側装置では、所定のビット位置から、イーサネット（登録商標）かそれ以外のデータかを識別してデータを取り出し、それぞれイーサネット（登録商標）用のスイッチ処理部か回線データとして出力する。また、リンク高信頼化のために、各イーサネット（登録商標）リンクのパリティ値を伝送する専用のリンクを導入し、二重化よりも帯域利用率を高めながら高信頼化する。イーサネット（登録商標）以外の通信技術を、カプセル化によってイーサネット（登録商標）上に統合する場合、出力ポートで輻輳が発生し、他のパケットの長さに比例する伝送遅延が発生することがある。本実施の形態では、複数のリンク間のビット位置でデータの対応付けを行えるようにして、回線交換のようにビットごとの転送を可能にすることで低遅延化を実現する。
【０１４２】
これらは、ネットワーク内でクロックが非同期であるイーサネット（登録商標）網上の複数装置間で送信タイミングを合わせる方法と、調整ビット数と送信タイミング生成により、送信ビット数を複数リンク間で同一とする方法と、特定のフレームフォーマットとそのビット位置によりイーサネット（登録商標）とそれ以外のデータを識別する情報を保持するデータベースとにより、イーサネット（登録商標）とそれ以外の回線のデータを統合する方法と、リンク間のビットの対応付けをすることにより、１つのリンク異常に対してはデータの復元を可能とするパリティを伝送するリンクを構成する方法とそれらを適用した装置により、実現する。
【０１４３】
＜発明の変形例＞
【０１４４】
以上説明した本実施の形態の通信システム１００では、送信側装置１０１と受信側装置１０２が３本のハイブリッドリンク１０５1〜１０５3と１本のパリティリンク１０６によって直接接続された構成となっているが、これに限るものではない。たとえば３台以上の通信装置を使用した通信システムにも本発明を適用することができる。
【０１４５】
図２５は、本発明の変形例における通信システムの構成を示したものである。変形例の通信システム１００Ａは、図２１に示した送信側装置１０１と受信側装置１０２の間に中継装置４０１が配置された構成となっている。したがって、送信側装置１０１と受信側装置１０２の内部構成は図２１に示したものと全く同一であり、これらの図示を省略している。
【０１４６】
ただし、図２１で送信側装置１０１の出力側に接続された３本のハイブリッドリンク１０５1〜１０５3は、図２５で中継装置４０１を他方の接続先として、それぞれの符号の末尾に「Ａ」を追加して区別している。パリティリンク１０６についても同様にパリティリンク１０６Ａと表現している。また、中継装置４０１と受信側装置１０２を接続するリンクに関しては、同様にそれぞれの符号の末尾に「Ｂ」を追加して区別している。
【０１４７】
更に中継装置４０１の内部については、図２１に示した送信側装置１０１および受信側装置１０２の内部と同一名称の部品について同一の符号の末尾に「Ａ」を追加して示している。これらの部品の機能は送信側装置１０１および受信側装置１０２における符号の末尾に「Ａ」が付いていない各部品と同一である。
【０１４８】
中継装置４０１内には、新たにスイッチ処理部４１１と回線転送部４１２が配置されている。これらは、データ再生部３１３Ａとデータ生成部３０４Ａの間に配置されている。スイッチ処理部４１１は、図２１における受信側装置１０２内のスイッチ処理部３１５と送信側装置１０１内のスイッチ処理部３０２を併せ持った機能を備えている。同様に回線転送部４１２は、図２１における受信側装置１０２内の回線変換部３１６と送信側装置１０１内の回線変換部３０３を併せ持った機能を備えている。
【０１４９】
このような構成の通信システム１００Ａで送信側装置１０１は、イーサネット（登録商標）フレームを伝送するリンクとしての２本の通常リンク１０３1、１０３2と、イーサネット（登録商標）以外のデータを、単なるビット列とみなして伝送するリンクとしての回線リンク１０４からデータを入力する。そして、図２１で説明したように第１〜第３の物理層送信部３０８1Ａ〜３０８3Ａから３本のハイブリッドリンク１０５1Ａ〜１０５3Ａに通常リンクと回線リンクのデータ所定のビット位置にマッピングしたハイブリッドＭＡＣフレームを送信する。第４の物理層送信部３０８4Ａは３本のハイブリッドリンク１０５1〜１０５3を流れるハイブリッドＭＡＣフレームのデータ部分における、先頭からの位置が同じビットのパリティ値をデータ部に載せて、パリティリンク１０６ＢにハイブリッドＭＡＣフレームを送信する。
【０１５０】
中継装置４０１は、第１〜第４の物理層受信部３１１1Ａ〜３１１4Ａを備えている。これら第１〜第４の物理層受信部３１１1Ａ〜３１１4Ａは、イーサネット（登録商標）の物理層における受信処理をする機能を有する。第１〜第４の物理層送信部３０８1Ａ〜３０８4Ａは、イーサネット（登録商標）の物理層における送信処理をする機能を有する。
【０１５１】
スイッチ処理部４１１はＭＡＣフレームを転送するブリッジ機能を有する。回線転送部４１２は、データ再生部３１３Ａから受信したデータを、データ生成部３０４Ａに転送する。
【０１５２】
データ再生部３１３Ａは、３本のハイブリッドリンク１０５1Ａ〜１０５3ＡのハイブリッドＭＡＣフレームのシーケンス番号とビットを指定して第１〜第３のハイブリッドＭＡＣ終端部３１２1Ａ〜３１２3Ａからデータを取り出す。取り出したデータに異常があれば、データ再生部３１３Ａは、３本のハイブリッドリンク１０５1Ａ〜１０５3Ａと１本のパリティリンク１０６Ａのデータから異常となったリンクのデータ部を再生し、ビット位置からパケットデータと回線データを分離してパケットデータ１４２と回線データ１４３（図１１参照）を再生する。データ再生部３１３Ａは、これら再生されたパケットデータ１４２をスイッチ処理部４１１に転送し、回線データ１４３を回線転送部４１２に転送する。
【０１５３】
データ生成部３０４Ａは、パケットデータ１４２と回線データ１４３からハイブリッドＭＡＣフレームのデータ部分のビット列を生成する。データ生成部３０４Ａは、また、パケットデータ１４２と回線データ１４３からパリティリンク１０６Ｂのデータ部を生成する。
【０１５４】
第１〜第４のハイブリッドＭＡＣ終端部３１２1Ａ〜３１２4Ａは、リンクの状態の正常性を確認し、各ハイブリッドＭＡＣフレーム中のデータをパリティバイトによって異常がないか確認する。異常がなければデータ部分を取り出す。異常があれば異常があったことを記録する。
【０１５５】
第１〜第３のハイブリッドＭＡＣ生成部３０５1Ａ〜３０５3Ａはデータ生成部３０４Ａから受け取ったデータ部分のビット列からパリティバイトを生成し、ハイブリッドＭＡＣフレームを生成する。第４のハイブリッドＭＡＣ生成部３０５4Ａはパリティリンク１０６Ｂに送出するためのハイブリッドＭＡＣフレームを生成する。
【０１５６】
タイミング抽出部３１４Ａは、ハイブリッドＭＡＣフレームを受信したタイミングから、自装置としての中継装置４０１におけるハイブリッドＭＡＣフレームの送信タイミングを調節して、送信タイミング生成部３０６Ａにタイミング情報を送る。送信タイミング生成部３０６Ａは、タイミング抽出部３１４Ａから得たタイミング情報を基に、送信タイミングを生成する。そして、第１〜第４のハイブリッドＭＡＣ生成部３０５1Ａ〜３０５4Ａに対して、各ハイブリッドＭＡＣフレームの送信タイミングを指示することになる。
【０１５７】
受信側装置１０２は、中継装置４０１と接続された３本のハイブリッドリンク１０５1Ｂ〜１０５3Ｂおよび１本のパリティリンク１０６Ｂを介してハイブリッドＭＡＣフレームを受信する。このうち３本のハイブリッドリンク１０５1Ｂ〜１０５3Ｂは、図２１における３本のハイブリッドリンク１０５1〜１０５3と同一性格のリンクであり、１本のパリティリンク１０６Ｂは図２１における１本のパリティリンク１０６と同一性格のリンクである。
【０１５８】
受信側装置１０２は、図２１に示したと同一の構成となっているので、受信およびデータの再生処理を同様に行う。そして、イーサネット（登録商標）のＭＡＣフレームについては２本の通常リンク１０７1、１０７2に送出し、それ以外のデータは１本の回線リンク１０８に送出することになる。
【０１５９】
ところで、変形例の通信システム１００Ａのように送信側装置１０１と受信側装置１０２を含めた通信装置の３台以上でハイブリッドＭＡＣフレームが通信される場合、これらの装置間で単位時間あたりの送信ビット数を合わせる必要が生じる。これを次に説明する。
【０１６０】
図２６は、複数台の装置間で単位時間あたりの送信ビット数を合わせるようにした通信システムの原理的な構成を表わしたものである。この図に示した通信システム４３０では、第１〜第８の通信装置４３１〜４３８が通常のイーサネット（登録商標）リンクで接続されている。このうちの第２〜第７の通信装置４３２〜４３７が凡例４４１で示すようにハイブリッドリンクで接続されているとする。図２６に示した接続構造では、ハイブリッドリンクによって第２〜第７の通信装置４３２〜４３７の接続経路がループ状となっている。このためタイミング制御のためのパケットをハイブリッドリンクに流すと、これがループに沿って永続的に循環するという不具合を発生させる。
【０１６１】
そこで、一例として第４の通信装置４３４をマスタとして、パケットがループ状に流れる可能性のある第２、第３、第５〜第７の通信装置４３２、４３３、４３５〜４３７をスレーブとする。そして、マスタの第４の通信装置４３４を頂点として、第２、第３、第５〜第７の通信装置４３２、４３３、４３５〜４３７との間にタイミング配信ツリー４５１を形成する。ツリー構成はＳＴＰ（Spanning Tree Protocol）のような仕組みによって作成することができる。
【０１６２】
これらのツリーの上位側のポートを凡例４４１に示すリファレンスポートとし、リファレンスポートから受信するハイブリッドＭＡＣフレームにより、タイミングを抽出する。マスタ以外の通信装置としての第１〜第３、第５〜第８の通信装置４３１〜４３３、４３５〜４３８は、抽出されたタイミングを、図２１における送信タイミング生成部３０６あるいは図２５における送信タイミング生成部３０６Ａに送り、各ハイブリッドリンクの送信タイミングとして使用する。これにより、マスタの第４の通信装置４３４に対して、マスタ以外の第１〜第３、第５〜第８の通信装置４３１〜４３３、４３５〜４３８は、単位時間当たりに第４の通信装置４３４の送信フレーム数と同数のフレームを送信することができる。
【０１６３】
この変形例における通信システム１００Ａの動作について更に詳しく説明を行う。
【０１６４】
この変形例でマスタとなった図２６における第４の通信装置４３４は、自装置のクロックを一定クロックごとにマスタクロックとして送信する。先の実施の形態では、ハイブリッドＭＡＣフレームを１秒間に１，０００，０００個送信する。この変形例でも同様にハイブリッドＭＡＣフレームを１秒間に１，０００，０００個送信するものとする。この場合、１０ＧＨｚにおいて、１０，０００クロックごとにマスタクロックの送信タイミングとすればよい。ただし、通常は低い周波数のクロックを用いる。そこで、その低い周波数のクロックにおいて１／１，０００，０００秒に相当するクロックごとにマスタクロックの送信タイミングとすればよい。
【０１６５】
マスタ以外の装置としての図２６における第１〜第３、第５〜第８の通信装置４３１〜４３３、４３５〜４３８は、第４の通信装置４３４と同様にそれぞれ自装置のクロックを基にして一定周期ごとに送信タイミングを生成する。しかしながら、これら第１〜第３、第５〜第８の通信装置４３１〜４３３、４３５〜４３８は、リファレンスポートからハイブリッドＭＡＣフレームのヘッダを読み込んだ際に、自装置のクロックの方がマスタクロックよりも早いか遅いかを判別して、自装置のクロックの送信タイミングを補正する。ただし、ハイブリッドＭＡＣフレームを読み込んでからのクロック数は、送信周期ごとに「０」に戻すものとする。
【０１６６】
すなわち、自装置のクロックの方が遅いと判断した場合には、自装置のクロックの送信周期を短くし、自装置のクロックの方が早いと判断した場合は、自装置のクロックの送信周期を長くする。このようにすることで、自装置の送信フレーム数を、マスタとなった第４の通信装置４３４の送信フレーム数に追従させることができる。また、マスタ以外の装置としての第１〜第３、第５〜第８の通信装置４３１〜４３３、４３５〜４３８は、単位時間当たりにマスタとなった第４の通信装置４３４の送信フレーム数と同数のフレームを送信することになる。
【０１６７】
図２５に示す中継装置４０１は、データ再生部３１３Ａの処理の後に、スイッチ処理部４１１と回線転送部４１２は、それぞれ再生したＭＡＣフレームと回線データを次のデータ生成部３０４Ａに転送する。中継装置４０１のそれ以外の回路部分の動作は送信側装置１０１および受信側装置１０２と同様である。
【０１６８】
以上説明した変形例における通信システム１００Ａでは、図２６に示したタイミング配信ツリー４５１を用いて送信側装置１０１、受信側装置１０２、中継装置４０１等の各通信装置がハイブリッドＭＡＣフレームを受信するタイミングを抽出する。そして、これによる送信タイミングの生成機構を用いて、通信システム１００Ａを構成する全通信装置のハイブリッドリンクにおける、単位時間当たりのデータ部分の送信ビット数を揃えることができる。
【０１６９】
また、前記した実施の形態で説明した送信タイミングバッファやジッタバッファを用いるようにすれば、複数リンク間でのビット位置の対応付けが可能となる。このため、パリティリンクを用いて単一リンクの障害に対してデータを復元することが可能になり、リンクの高信頼性を実現することができる。
【０１７０】
以上説明した変形例の通信システム１００Ａによれば、実施の形態による効果の他に次のような効果を奏することができる。
【０１７１】
この変形例では、リンク間でのクロックが非同期であるイーサネット（登録商標）において、ビット位置によりデータを特定する手段を有し、単位時間当たりのビットレートを制御できる。このため、複数装置間を経由するイーサネット（登録商標）以外の通信方式によるビット列をイーサネット（登録商標）上で回線交換を行う通信方式を統合することができる。
【０１７２】
また、変形例では、タイミング抽出部３１４Ａが送信側装置１０１の送信タイミングを抽出し、それによって自装置の送信タイミングを修正する。自身がタイミングを抽出するリファレンスポートの選定は配信ツリーを構成して行う。これにより、通信システム１００Ａを構成する全通信装置のハイブリッドリンクにおける、単位時間当たりのデータ部分の送信ビット数を揃えることができる。
【０１７３】
＜発明のその他の変形の可能性＞
【０１７４】
以上説明した実施の形態および変形例ではパリティバイトを使用してエラーに対する検出や修正を行ったが、これに限るものではない。たとえばＣＲＣ（Cyclic Redundancy Check）を用いることも可能である。
【０１７５】
また、実施の形態および変形例ではリンク速度を１０Ｇビットイーサネット（登録商標）に限定し、リンク速度を統一したが、リンク速度が違ってもよい。この場合には、ハイブリッドＭＡＣフレーム送信タイミングを速度差に応じて何倍かに調節すればよい。パケットのカットスルー転送ではリンク速度が異なるとストアアンドフォワード転送と同じになってしまう。本発明ではビットの対応付けでビットごとの転送が可能であるので、リンク速度が異なる場合でも低遅延での転送が可能である。また、通常はビットごとよりは８ビットを束ねたバイトごとの転送が想定されるが、バイト以外の複数のまとまりごとの転送を行ってもよいことはもちろんである。
【０１７６】
なお、実施の形態では、ネットワーク内の装置間でクロック自体の同期は取らないことにした。しかしながら、本発明は非同期系に限定されるものではなく、ある程度の同期を確保している系に対しても適用することができる。
【０１７７】
クロック自体の同期が必要な通信技術を統合する場合は、本発明を適用した装置に対して、クロック同期の仕組みを導入することでクロックを同期した状態で本技術を適用できる。また、本発明はリンクの冗長化についてのものであるが、スイッチ部などを二重化を組み合わせることにより、装置全体としての高信頼化も可能である。
【０１７８】
また、本発明は通信システムあるいは通信ネットワークのすべてに画一的に適用される必要がない。たとえば、一部のサーバエリアに限定して、局所的に複数の通信方式を統合したいニーズがある場合、これらのネットワークへの部分適用も可能である。
【０１７９】
本発明を適用する場合、イーサネット（登録商標）以外の通信技術にはビットを固定的に割り当てるため、イーサネット（登録商標）以外の通信がなされていないときに帯域を無駄にしてしまう。このため、比較的短時間の大容量転送に対して必要なときだけ回線データ用のビットを割り当てたり、小容量の回線データのみ常時確保したり、また、多少帯域が無駄になっても遅延を削減したい用途で使用するなど、カプセル化による統合方式とは補完関係になる。
【０１８０】
パリティリンクは常時ではなく、大容量データ転送時だけ有効にしてもよい。たとえば、小容量の回線データであれば、パリティリンクではなく、該当のビットのみ２つのリンクの同じビット位置を割り当てて２重化して使う等のように、状況に応じた使い分けにより、より効果を発揮することができる。複数リンクの信頼性をまとめて高める場合などにはパリティリンクが有効である。データバックアップなど短時間で、大容量の転送があり、送達確認が必要な種類のトラフィック等に対して有効である。再送の確率が減るため、高速にバックアップを終了できるからである。
【０１８１】
本発明はクロック同期技術とは補完関係となることができる。ネットワーク内で本発明を適用した装置のクロックが同期できている場合は、より有効に帯域を利用することができる。また、通信キャリア網で従来から使用されているＳＯＮＥＴ／ＳＤＨ（Synchronous Optical Network/Synchronous Digital Hierarchy）、Ｔ１、Ｅ１などの回線などを重畳することが容易になり、またリンクの二重化相当の信頼性も備えることになる。
【０１８２】
以上説明した実施の形態の一部または全部は、以下の付記のようにも記載されるが、以下の記載に限定されるものではない。
【０１８３】
（付記１）
予め用意したＡ本（ただしＡは２以上の整数。）の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信手段と、
このデータ受信手段の受信したＡ本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを作成する混在データ作成手段と、
この混在データ作成手段で作成したＢ通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でＢ通りのデータ本体を作成するデータ本体作成手段と、
このデータ本体作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣ（Media Access Control）フレームを組み立てるデータ伝送用ハイブリッドＭＡＣフレーム組立手段と、
このデータ伝送用ハイブリッドＭＡＣフレーム組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドＭＡＣフレーム送出手段
とを具備することを特徴とする送信側装置。
【０１８４】
（付記２）
前記データ本体作成手段で作成したＢ通りのデータ本体のそれぞれのビット位置に１ビットずつ対応付け、前記データの宛先となる装置との間で予め取り決めた異なったフレーム間でのエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを演算するフレーム間冗長ビット演算手段と、
このフレーム間冗長ビット演算手段で演算した結果得られた前記Ｂ通りのデータ本体と同一ビット長のフレーム間冗長ビットをＣ通り（ただしＣは１以上の整数。）のペイロードに組み込んだチェック用ハイブリッドＭＡＣフレームを組み立てるチェック用ハイブリッドＭＡＣフレーム組立手段と、
このチェック用ハイブリッドＭＡＣフレーム組立手段によって組み立てられたＣ通りのチェック用ハイブリッドＭＡＣフレームを前記Ｂ本の伝送線路とは別に用意したＣ本の伝送線路に１つずつ割り振って送り出すチェック用ハイブリッドＭＡＣフレーム送出手段
とを更に具備することを特徴とする付記１記載の送信側装置。
【０１８５】
（付記３）
前記任意の伝送方式の少なくとも１つはイーサネット（登録商標）によるＭＡＣフレームを伝送する方式であることを特徴とする付記１記載の送信側装置。
【０１８６】
（付記４）
前記任意の伝送方式の少なくとも１つは回線データをビット列として伝送する方式であることを特徴とする付記１記載の送信側装置。
【０１８７】
（付記５）
前記混在データ作成手段は、イーサネット（登録商標）によるＭＡＣフレームの全体を前記ペイロードに組み込むデータとして混在データを作成することを特徴とする付記３記載の送信側装置。
【０１８８】
（付記６）
前記混在データ作成手段は、イーサネット（登録商標）によるＭＡＣフレームのペイロードに格納されたデータを前記ペイロードに組み込むデータとして混在データを作成することを特徴とする付記３記載の送信側装置。
【０１８９】
（付記７）
前記データ伝送用ハイブリッドＭＡＣフレーム送出手段によって伝送線路に送り出されるデータ伝送用ハイブリッドＭＡＣフレームおよびチェック用ハイブリッドＭＡＣフレームの長さは、前記データの宛先となる装置との間で予め取り決めた長さから装置間のクロックの誤差を吸収するための所定のビット数の調整ビットだけ短いことを特徴とする付記２記載の送信側装置。
【０１９０】
（付記８）
前記同一フレーム用冗長ビットは、パリティチェック用のビットをバイト単位で使用することを特徴とする付記１記載の送信側装置。
【０１９１】
（付記９）
前記同一フレーム用冗長ビットは、ＣＲＣ（Cyclic Redundancy Check）を構成するビットであることを特徴とする付記１記載の送信側装置。
【０１９２】
（付記１０）
前記フレーム間冗長ビットはパリティチェック用のビットをバイト単位で使用し、前記Ｃ本の伝送線路は１本の伝送線路であることを特徴とする付記２記載の送信側装置。
【０１９３】
（付記１１）
前記フレーム間冗長ビットはＣＲＣに必要とするビット数で構成され、前記Ｃ本の伝送線路はこのビット数に相当する本数の伝送線路であることを特徴とする付記２記載の送信側装置。
【０１９４】
（付記１２）
予め用意したＢ本（ただしＢは２以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドＭＡＣフレーム受信手段と、
このデータ伝送用ハイブリッドＭＡＣフレーム受信手段の受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通り（ただしＡは２以上の整数。）の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻すデータ本体再構成手段と、
このデータ本体再構成手段によって再構成されたＡ通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、
この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正手段と、
この同一フレーム用エラー検出・修正手段の処理の終了したＡ通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、
このデータ形式変換手段で変換したＡ通りのデータを予め用意したＡ本の伝送線路にそれぞれ対応付けて送出する伝送線路送出手段
とを具備することを特徴とする受信側装置。
【０１９５】
（付記１３）
予め用意したＣ本（ただしＣは１以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのチェック用ハイブリッドＭＡＣフレームを受信するチェック用ハイブリッドＭＡＣフレーム受信手段と、
このチェック用ハイブリッドＭＡＣフレーム受信手段で受信したＣ本のチェック用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを分離するフレーム間冗長ビット分離手段と、
前記エラー処理手段によって処理後のＡ通りのデータの同一ビット位置のビットを、前記フレーム間冗長ビット分離手段によって分離した前記フレーム間冗長ビットを用いてエラー検出あるいは修正を行うフレーム間エラー処理手段を備え、
前記データ形式変換手段は前記同一フレーム用エラー検出・修正手段の処理の終了したＡ通りのデータについて前記フレーム間エラー処理手段を用いてエラー検出あるいは修正を行うことを特徴とする付記１２記載の受信側装置。
【０１９６】
（付記１４）
予め用意したＢ本（ただしＢは２以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドＭＡＣフレーム受信手段と、
このデータ伝送用ハイブリッドＭＡＣフレーム受信手段の受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通り（ただしＡは２以上の整数。）の伝送線路に対応するデータをデータの送信元となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻すデータ本体再構成手段と、
このデータ本体再構成手段によって再構成されたＡ通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、
この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正手段と、
この同一フレーム用エラー検出・修正手段の処理の終了したＡ通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、
このデータ形式変換手段で変換したＡ通りのデータを、データの宛先となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを再度作成する混在データ再作成手段と、
この混在データ再作成手段で作成したＢ通りの混在データのそれぞれにデータの宛先となる装置および中継を行う装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを再度付加して全部でＢ通りのデータ本体を作成するデータ本体再作成手段と、
このデータ本体再作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを再度組み立てるデータ伝送用ハイブリッドＭＡＣフレーム再組立手段と、
このデータ伝送用ハイブリッドＭＡＣフレーム再組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路に再度それぞれ対応付けて送り出すデータ伝送用ハイブリッドＭＡＣフレーム再送出手段
とを具備することを特徴とする中継装置。
【０１９７】
（付記１５）
予め用意したＣ本（ただしＣは１以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのチェック用ハイブリッドＭＡＣフレームを受信するチェック用ハイブリッドＭＡＣフレーム受信手段と、
このチェック用ハイブリッドＭＡＣフレーム受信手段で受信したＣ本のチェック用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを分離するフレーム間冗長ビット分離手段と、
前記エラー処理手段によって処理後のＡ通りのデータの同一ビット位置のビットを、前記フレーム間冗長ビット分離手段によって分離した前記同一位置の同一フレーム用冗長ビットを用いてエラー検出あるいは修正を行うフレーム間エラー処理手段と、
このフレーム間エラー処理手段によってエラー検出あるいは修正を行った後のＡ通りのデータを前記混在データ再作成手段によってＢ通りに分配した混在データを再度作成したとき、Ｂ通りのデータ本体のそれぞれのビット位置に対応付け、前記データの宛先となる装置および中継を行う装置との間で予め取り決めた異なったフレーム間でのエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを再度演算するフレーム間冗長ビット再演算手段と、
このフレーム間冗長ビット再演算手段で演算した結果得られた前記Ｂ通りのデータ本体と同一ビット長のフレーム間冗長ビットをＣ通りのペイロードに組み込んだチェック用ハイブリッドＭＡＣフレームを再度組み立てるチェック用ハイブリッドＭＡＣフレーム再組立手段と、
このチェック用ハイブリッドＭＡＣフレーム再組立手段によって組み立てられたＣ通りのチェック用ハイブリッドＭＡＣフレームを前記Ｂ本の伝送線路とは別に用意したＣ本の伝送線路に１つずつ割り振って再度送り出すチェック用ハイブリッドＭＡＣフレーム再送出手段
とを更に具備することを特徴とする付記１４記載の中継装置。
【０１９８】
（付記１６）
予め用意したＡ本（ただしＡは２以上の整数。）の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信手段と、このデータ受信手段の受信したＡ本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを作成する混在データ作成手段と、この混在データ作成手段で作成したＢ通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でＢ通りのデータ本体を作成するデータ本体作成手段と、このデータ本体作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを組み立てるデータ伝送用ハイブリッドＭＡＣフレーム組立手段と、このデータ伝送用ハイブリッドＭＡＣフレーム組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドＭＡＣフレーム送出手段とを備えた送信側装置と、
予め用意したＢ本の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドＭＡＣフレーム受信手段と、このデータ伝送用ハイブリッドＭＡＣフレーム受信手段の受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通りの伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻すデータ本体再構成手段と、このデータ本体再構成手段によって再構成されたＡ通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正手段と、この同一フレーム用エラー検出・修正手段の処理の終了したＡ通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、このデータ形式変換手段で変換したＡ通りのデータを予め用意したＡ本の伝送線路にそれぞれ対応付けて送出する伝送線路送出手段とを備えた受信側装置
とを具備することを特徴とする通信システム。
【０１９９】
（付記１７）
前記送信側装置は、前記データ本体作成手段で作成したＢ通りのデータ本体のそれぞれのビット位置に１ビットずつ対応付け、前記データの宛先となる装置との間で予め取り決めた異なったフレーム間でのエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを演算するフレーム間冗長ビット演算手段と、このフレーム間冗長ビット演算手段で演算した結果得られた前記Ｂ通りのデータ本体と同一ビット長のフレーム間冗長ビットをＣ通り（ただしＣは１以上の整数。）のペイロードに組み込んだチェック用ハイブリッドＭＡＣフレームを組み立てるチェック用ハイブリッドＭＡＣフレーム組立手段と、このチェック用ハイブリッドＭＡＣフレーム組立手段によって組み立てられたＣ通りのチェック用ハイブリッドＭＡＣフレームを前記Ｂ本の伝送線路とは別に用意したＣ本の伝送線路に１つずつ割り振って送り出すチェック用ハイブリッドＭＡＣフレーム送出手段とを更に具備し、
前記受信側装置は、予め用意したＣ本の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのチェック用ハイブリッドＭＡＣフレームを受信するチェック用ハイブリッドＭＡＣフレーム受信手段と、このチェック用ハイブリッドＭＡＣフレーム受信手段で受信したＣ本のチェック用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを分離するフレーム間冗長ビット分離手段と、前記エラー処理手段によって処理後のＡ通りのデータの同一ビット位置のビットを、前記フレーム間冗長ビット分離手段によって分離した前記フレーム間冗長ビットを用いてエラー検出あるいは修正を行うフレーム間エラー処理手段を備え、前記データ形式変換手段は前記同一フレーム用エラー検出・修正手段の処理の終了したＡ通りのデータについて前記フレーム間エラー処理手段を用いてエラー検出あるいは修正を行うことを特徴とする付記１６記載の通信システム。
【０２００】
（付記１８）
予め用意したＢ本の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドＭＡＣフレーム受信手段と、このデータ伝送用ハイブリッドＭＡＣフレーム受信手段の受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通りの伝送線路に対応するデータをデータの送信元となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻すデータ本体再構成手段と、このデータ本体再構成手段によって再構成されたＡ通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正手段と、この同一フレーム用エラー検出・修正手段の処理の終了したＡ通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、このデータ形式変換手段で変換したＡ通りのデータを、データの宛先となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを再度作成する混在データ再作成手段と、この混在データ再作成手段で作成したＢ通りの混在データのそれぞれにデータの宛先となる装置および中継を行う装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを再度付加して全部でＢ通りのデータ本体を作成するデータ本体再作成手段と、このデータ本体再作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを再度組み立てるデータ伝送用ハイブリッドＭＡＣフレーム再組立手段と、このデータ伝送用ハイブリッドＭＡＣフレーム再組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路に再度それぞれ対応付けて送り出すデータ伝送用ハイブリッドＭＡＣフレーム再送出手段とを備えた中継装置を前記送信側装置および前記受信側装置との間にＤ台（ただしＤは１以上の整数。）配置することを特徴とする付記１６記載の通信システム。
【０２０１】
（付記１９）
前記送信側装置は、前記データ本体作成手段で作成したＢ通りのデータ本体のそれぞれのビット位置に１ビットずつ対応付け、前記データの宛先となる装置との間で予め取り決めた異なったフレーム間でのエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを演算するフレーム間冗長ビット演算手段と、このフレーム間冗長ビット演算手段で演算した結果得られた前記Ｂ通りのデータ本体と同一ビット長のフレーム間冗長ビットをＣ通り（ただしＣは１以上の整数。）のペイロードに組み込んだチェック用ハイブリッドＭＡＣフレームを組み立てるチェック用ハイブリッドＭＡＣフレーム組立手段と、このチェック用ハイブリッドＭＡＣフレーム組立手段によって組み立てられたＣ通りのチェック用ハイブリッドＭＡＣフレームを前記Ｂ本の伝送線路とは別に用意したＣ本の伝送線路に１つずつ割り振って送り出すチェック用ハイブリッドＭＡＣフレーム送出手段とを更に具備し、
前記受信側装置は、予め用意したＣ本の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのチェック用ハイブリッドＭＡＣフレームを受信するチェック用ハイブリッドＭＡＣフレーム受信手段と、このチェック用ハイブリッドＭＡＣフレーム受信手段で受信したＣ本のチェック用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを分離するフレーム間冗長ビット分離手段と、前記エラー処理手段によって処理後のＡ通りのデータの同一ビット位置のビットを、前記フレーム間冗長ビット分離手段によって分離した前記フレーム間冗長ビットを用いてエラー検出あるいは修正を行うフレーム間エラー処理手段を備え、前記データ形式変換手段は前記同一フレーム用エラー検出・修正手段の処理の終了したＡ通りのデータについて前記フレーム間エラー処理手段を用いてエラー検出あるいは修正を行い、
前記Ｄ台の中継装置もＢ本の伝送線路とＣ本の伝送線路を用いてそれぞれ送られてきた前記データ伝送用ハイブリッドＭＡＣフレームおよび前記チェック用ハイブリッドＭＡＣフレームをそれぞれ受信して中継処理を行い、Ｂ本の伝送線路とＣ本の伝送線路を用いてこれらデータ伝送用ハイブリッドＭＡＣフレームおよびチェック用ハイブリッドＭＡＣフレームを次の送信先の装置に送信することを特徴とする付記１８記載の通信システム。
【０２０２】
（付記２０）
前記送信側装置、受信側装置および中継装置のうちのパケットがループ状に流れる経路を構成する装置のそれぞれには、これら装置の中の任意の１台の装置あるいは他の１台の装置を起点として前記これらの装置をツリー構造で接続したタイミング用伝送線路が接続されており、このタイミング用伝送線路には前記データ伝送用ハイブリッドＭＡＣフレームおよび前記チェック用ハイブリッドＭＡＣフレームの伝送送信タイミングを定めるためのパケットが伝送されることを特徴とする付記１９記載の通信システム。
【０２０３】
（付記２１）
予め用意したＡ本（ただしＡは２以上の整数。）の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信ステップと、
このデータ受信ステップで受信したＡ本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを作成する混在データ作成ステップと、
この混在データ作成ステップで作成したＢ通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でＢ通りのデータ本体を作成するデータ本体作成ステップと、
このデータ本体作成ステップによって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを組み立てるデータ伝送用ハイブリッドＭＡＣフレーム組立ステップと、
このデータ伝送用ハイブリッドＭＡＣフレーム組立ステップによって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドＭＡＣフレーム送出ステップ
とを具備することを特徴とする送信方法。
【０２０４】
（付記２２）
前記データ本体作成ステップで作成したＢ通りのデータ本体のそれぞれのビット位置に１ビットずつ対応付け、前記データの宛先となる装置との間で予め取り決めた異なったフレーム間でのエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを演算するフレーム間冗長ビット演算ステップと、
このフレーム間冗長ビット演算ステップで演算した結果得られた前記Ｂ通りのデータ本体と同一ビット長のフレーム間冗長ビットをＣ通り（ただしＣは１以上の整数。）のペイロードに組み込んだチェック用ハイブリッドＭＡＣフレームを組み立てるチェック用ハイブリッドＭＡＣフレーム組立ステップと、
このチェック用ハイブリッドＭＡＣフレーム組立ステップによって組み立てられたＣ通りのチェック用ハイブリッドＭＡＣフレームを前記Ｂ本の伝送線路とは別に用意したＣ本の伝送線路に１つずつ割り振って送り出すチェック用ハイブリッドＭＡＣフレーム送出手段ステップ
とを更に具備することを特徴とする付記２１記載の送信方法。
【０２０５】
（付記２３）
予め用意したＢ本（ただしＢは２以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドＭＡＣフレーム受信ステップと、
このデータ伝送用ハイブリッドＭＡＣフレーム受信ステップで受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通り（ただしＡは２以上の整数。）の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻すデータ本体再構成ステップと、
このデータ本体再構成ステップによって再構成されたＡ通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離ステップと、
この同一フレーム用冗長ビット分離ステップによって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正ステップと、
この同一フレーム用エラー検出・修正ステップでの処理の終了したＡ通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換ステップと、
このデータ形式変換ステップで変換したＡ通りのデータを予め用意したＡ本の伝送線路にそれぞれ対応付けて送出する伝送線路送出ステップ
とを具備することを特徴とする受信方法。
【０２０６】
（付記２４）
予め用意したＣ本（ただしＣは１以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのチェック用ハイブリッドＭＡＣフレームを受信するチェック用ハイブリッドＭＡＣフレーム受信ステップと、
このチェック用ハイブリッドＭＡＣフレーム受信ステップで受信したＣ本のチェック用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを分離するフレーム間冗長ビット分離ステップと、
前記エラー処理ステップによって処理後のＡ通りのデータの同一ビット位置のビットを、前記フレーム間冗長ビット分離手段によって分離した前記フレーム間冗長ビットを用いてエラー検出あるいは修正を行うフレーム間エラー処理ステップを備え、
前記データ形式変換ステップでは前記同一フレーム用エラー検出・修正手段の処理の終了したＡ通りのデータについて前記フレーム間エラー処理手段を用いてエラー検出あるいは修正を行うことを特徴とする付記２３記載の受信方法。
【０２０７】
（付記２５）
コンピュータに、
予め用意したＡ本（ただしＡは２以上の整数。）の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信処理と、
このデータ受信処理で受信したＡ本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを作成する混在データ作成処理と、
この混在データ作成処理で作成したＢ通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でＢ通りのデータ本体を作成するデータ本体作成処理と、
このデータ本体作成処理によって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを組み立てるデータ伝送用ハイブリッドＭＡＣフレーム組立処理と、
このデータ伝送用ハイブリッドＭＡＣフレーム組立処理によって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドＭＡＣフレーム送出処理
とを実行させることを特徴とする送信プログラム。
【０２０８】
（付記２６）
前記データ本体作成処理で作成したＢ通りのデータ本体のそれぞれのビット位置に１ビットずつ対応付け、前記データの宛先となる装置との間で予め取り決めた異なったフレーム間でのエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを演算するフレーム間冗長ビット演算処理と、
このフレーム間冗長ビット演算処理で演算した結果得られた前記Ｂ通りのデータ本体と同一ビット長のフレーム間冗長ビットをＣ通り（ただしＣは１以上の整数。）のペイロードに組み込んだチェック用ハイブリッドＭＡＣフレームを組み立てるチェック用ハイブリッドＭＡＣフレーム組立処理と、
このチェック用ハイブリッドＭＡＣフレーム組立処理によって組み立てられたＣ通りのチェック用ハイブリッドＭＡＣフレームを前記Ｂ本の伝送線路とは別に用意したＣ本の伝送線路に１つずつ割り振って送り出すチェック用ハイブリッドＭＡＣフレーム送出手段処理
とを前記コンピュータに更に実行させることを特徴とする付記２５記載の送信プログラム。
【０２０９】
（付記２７）
コンピュータに、
予め用意したＢ本（ただしＢは２以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドＭＡＣフレーム受信処理と、
このデータ伝送用ハイブリッドＭＡＣフレーム受信処理で受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通り（ただしＡは２以上の整数。）の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻すデータ本体再構成手段と、
このデータ本体再構成手段によって再構成されたＡ通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離処理と、
この同一フレーム用冗長ビット分離処理によって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正処理と、
この同一フレーム用エラー検出・修正処理での処理の終了したＡ通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換処理と、
このデータ形式変換処理で変換したＡ通りのデータを予め用意したＡ本の伝送線路にそれぞれ対応付けて送出する伝送線路送出処理
とを実行させることを特徴とする受信プログラム。
【０２１０】
（付記２８）
予め用意したＣ本（ただしＣは１以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのチェック用ハイブリッドＭＡＣフレームを受信するチェック用ハイブリッドＭＡＣフレーム受信処理と、
このチェック用ハイブリッドＭＡＣフレーム受信処理で受信したＣ本のチェック用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを分離するフレーム間冗長ビット分離処理と、
前記エラー処理処理によって処理後のＡ通りのデータの同一ビット位置のビットを、前記フレーム間冗長ビット分離手段によって分離した前記フレーム間冗長ビットを用いてエラー検出あるいは修正を行うフレーム間エラー処理処理とを前記コンピュータに更に実行させ、
前記データ形式変換処理では前記同一フレーム用エラー検出・修正手段の処理の終了したＡ通りのデータについて前記フレーム間エラー処理手段を用いてエラー検出あるいは修正を行うことを特徴とする付記２７記載の受信プログラム。
【産業上の利用可能性】
【０２１１】
次に本発明の実施の形態あるいはその変形例で説明した技術思想を適用する産業上の利用可能性について説明する。本技術思想は、リンクの冗長化が必要な用途で、かつ、帯域の利用率を上げたい用途に好適である。また、大容量のデータ転送を行う用途で、パケットロスの発生による再送をできるだけ減らし、短時間で大容量転送を行う用途に好適である。
【０２１２】
また、サーバのクラスタリングについての用途も考えられる。サーバ間をピーシーアイエクスプレス（PCI Express）で接続し、ＲＤＭＡ（Rimote Direct Memory Access）を行うなどクラスタ分野等である。インフィニバンド（Infini Band）のようなカットスルー技術が使われる用途において、距離や装置の段数が少ない必要はあるが、複数台のスイッチを経由しても使うことができる。
【０２１３】
ＳＡＮ(Storage Area Network)−ＬＡＮ統合についての用途も考えられる。たとえばＳＡＮまでの経路を橋渡しするための回線をイーサネット（登録商標）に統合する用途である。この他、低速リンク（１０Ｍ〜数１０Ｍビット／秒のリンク（マイクロ波等））で短ＲＴＴ（Round Trip Time）が要求されるアプリケーション向けにも好適である。
【符号の説明】
【０２１４】
１０、４１、１０１ 送信側装置
１１、４１ａ データ受信手段
１２、４１ｂ 混在データ作成手段
１３、４１ｃ データ本体作成手段
１４、４１ｄ データ伝送用ハイブリッドＭＡＣフレーム組立手段
１５、４１ｅ データ伝送用ハイブリッドＭＡＣフレーム送出手段
２０、４２、１０２ 受信側装置
２１、３１、４２ａ データ伝送用ハイブリッドＭＡＣフレーム受信手段
２２、３２、４２ｂ データ本体再構成手段
２３、３３、４２ｃ 同一フレーム用冗長ビット分離手段
２４、３４、４２ｄ 同一フレーム用エラー検出・修正手段
２５、３５、４２ｅ データ形式変換手段
２６、４２ｆ 伝送線路送出手段
３０ 中継装置
３６ 混在データ再作成手段
３７ データ本体再作成手段
３８ データ伝送用ハイブリッドＭＡＣフレーム再組立手段
３９ データ伝送用ハイブリッドＭＡＣフレーム再送出手段
４０、１００、４３０ 通信システム
５０ 送信方法
５１ データ受信ステップ
５２ 混在データ作成ステップ
５３ データ本体作成ステップ
５４ データ伝送用ハイブリッドＭＡＣフレーム組立ステップ
５５ データ伝送用ハイブリッドＭＡＣフレーム送出ステップ
６０ 受信方法
６１ データ伝送用ハイブリッドＭＡＣフレーム受信ステップ
６２ データ本体再構成ステップ
６３ 同一フレーム用冗長ビット分離ステップ
６４ 同一フレーム用エラー検出・修正ステップ
６５ データ形式変換ステップ
６６ 伝送線路送出ステップ
７０ 送信プログラム
７１ データ受信処理
７２ 混在データ作成処理
７３ データ本体作成処理
７４ データ伝送用ハイブリッドＭＡＣフレーム組立処理
７５ データ伝送用ハイブリッドＭＡＣフレーム送出処理
８０ 受信プログラム
８１ データ伝送用ハイブリッドＭＡＣフレーム受信処理
８２ データ本体再構成処理
８３ 同一フレーム用冗長ビット分離処理
８４ 同一フレーム用エラー検出・修正処理
８５ データ形式変換処理
８６ 伝送線路送出処理
１０３、１０７ 通常リンク
１０４、１０８ 回線リンク
１０５ ハイブリッドリンク
１０６ パリティリンク
１２１ プリアンブル・ＳＦＤ部
１２２ ＭＡＣヘッダ
１２３ ペイロード
１２４ ＦＣＳ
１２５ ＩＦＧ
１３２ 制御情報
１３３ パリティバイト
１３４、１７１、１７２ データ部分
１４２ パケットデータ
１４３ 回線データ
１５１ フレーム
１５２ ビット列
１５３、１６３ データ格納領域
１５４ ハイブリッドＭＡＣフレーム
１６２ 回線データ
１８１、２０１ 第１のフレーム
１８２、２０２ 第２のフレーム
１９１ 送信タイミング
２１１ 第１のクロック
２１２ 第２のクロック
３０１、３１１ 物理層受信部
３０３、３１６ 回線変換部
３０４ データ生成部
３０５ ハイブリッドＭＡＣ生成部
３０６ 送信タイミング生成部
３０８、３１７ 物理層送信部
３１２ ハイブリッドＭＡＣ終端部
３１３ データ再生部
３１４ タイミング抽出部
３２３、３４３ データベース部
４５１ タイミング配信ツリー
４３４ 第４の通信装置（マスタ）
【特許請求の範囲】
【請求項１】
予め用意したＡ本（ただしＡは２以上の整数。）の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信手段と、
このデータ受信手段の受信したＡ本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを作成する混在データ作成手段と、
この混在データ作成手段で作成したＢ通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でＢ通りのデータ本体を作成するデータ本体作成手段と、
このデータ本体作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣ（Media Access Control）フレームを組み立てるデータ伝送用ハイブリッドＭＡＣフレーム組立手段と、
このデータ伝送用ハイブリッドＭＡＣフレーム組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドＭＡＣフレーム送出手段
とを具備することを特徴とする送信側装置。
【請求項２】
前記データ本体作成手段で作成したＢ通りのデータ本体のそれぞれのビット位置に１ビットずつ対応付け、前記データの宛先となる装置との間で予め取り決めた異なったフレーム間でのエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを演算するフレーム間冗長ビット演算手段と、
このフレーム間冗長ビット演算手段で演算した結果得られた前記Ｂ通りのデータ本体と同一ビット長のフレーム間冗長ビットをＣ通り（ただしＣは１以上の整数。）のペイロードに組み込んだチェック用ハイブリッドＭＡＣフレームを組み立てるチェック用ハイブリッドＭＡＣフレーム組立手段と、
このチェック用ハイブリッドＭＡＣフレーム組立手段によって組み立てられたＣ通りのチェック用ハイブリッドＭＡＣフレームを前記Ｂ本の伝送線路とは別に用意したＣ本の伝送線路に１つずつ割り振って送り出すチェック用ハイブリッドＭＡＣフレーム送出手段
とを更に具備することを特徴とする請求項１記載の送信側装置。
【請求項３】
前記データ伝送用ハイブリッドＭＡＣフレーム送出手段によって伝送線路に送り出されるデータ伝送用ハイブリッドＭＡＣフレームおよびチェック用ハイブリッドＭＡＣフレームの長さは、前記データの宛先となる装置との間で予め取り決めた長さから装置間のクロックの誤差を吸収するための所定のビット数の調整ビットだけ短いことを特徴とする請求項２記載の送信側装置。
【請求項４】
予め用意したＢ本（ただしＢは２以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドＭＡＣフレーム受信手段と、
このデータ伝送用ハイブリッドＭＡＣフレーム受信手段の受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通り（ただしＡは２以上の整数。）の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻すデータ本体再構成手段と、
このデータ本体再構成手段によって再構成されたＡ通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、
この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正手段と、
この同一フレーム用エラー検出・修正手段の処理の終了したＡ通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、
このデータ形式変換手段で変換したＡ通りのデータを予め用意したＡ本の伝送線路にそれぞれ対応付けて送出する伝送線路送出手段
とを具備することを特徴とする受信側装置。
【請求項５】
予め用意したＢ本（ただしＢは２以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドＭＡＣフレーム受信手段と、
このデータ伝送用ハイブリッドＭＡＣフレーム受信手段の受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通り（ただしＡは２以上の整数。）の伝送線路に対応するデータをデータの送信元となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻すデータ本体再構成手段と、
このデータ本体再構成手段によって再構成されたＡ通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、
この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正手段と、
この同一フレーム用エラー検出・修正手段の処理の終了したＡ通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、
このデータ形式変換手段で変換したＡ通りのデータを、データの宛先となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを再度作成する混在データ再作成手段と、
この混在データ再作成手段で作成したＢ通りの混在データのそれぞれにデータの宛先となる装置および中継を行う装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを再度付加して全部でＢ通りのデータ本体を作成するデータ本体再作成手段と、
このデータ本体再作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを再度組み立てるデータ伝送用ハイブリッドＭＡＣフレーム再組立手段と、
このデータ伝送用ハイブリッドＭＡＣフレーム再組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路に再度それぞれ対応付けて送り出すデータ伝送用ハイブリッドＭＡＣフレーム再送出手段
とを具備することを特徴とする中継装置。
【請求項６】
予め用意したＡ本（ただしＡは２以上の整数。）の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信手段と、このデータ受信手段の受信したＡ本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを作成する混在データ作成手段と、この混在データ作成手段で作成したＢ通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でＢ通りのデータ本体を作成するデータ本体作成手段と、このデータ本体作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを組み立てるデータ伝送用ハイブリッドＭＡＣフレーム組立手段と、このデータ伝送用ハイブリッドＭＡＣフレーム組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドＭＡＣフレーム送出手段とを備えた送信側装置と、
予め用意したＢ本の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドＭＡＣフレーム受信手段と、このデータ伝送用ハイブリッドＭＡＣフレーム受信手段の受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通りの伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻すデータ本体再構成手段と、このデータ本体再構成手段によって再構成されたＡ通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正手段と、この同一フレーム用エラー検出・修正手段の処理の終了したＡ通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、このデータ形式変換手段で変換したＡ通りのデータを予め用意したＡ本の伝送線路にそれぞれ対応付けて送出する伝送線路送出手段とを備えた受信側装置
とを具備することを特徴とする通信システム。
【請求項７】
予め用意したＡ本（ただしＡは２以上の整数。）の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信ステップと、
このデータ受信ステップで受信したＡ本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを作成する混在データ作成ステップと、
この混在データ作成ステップで作成したＢ通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でＢ通りのデータ本体を作成するデータ本体作成ステップと、
このデータ本体作成ステップによって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを組み立てるデータ伝送用ハイブリッドＭＡＣフレーム組立ステップと、
このデータ伝送用ハイブリッドＭＡＣフレーム組立ステップによって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドＭＡＣフレーム送出ステップ
とを具備することを特徴とする送信方法。
【請求項８】
予め用意したＢ本（ただしＢは２以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドＭＡＣフレーム受信ステップと、
このデータ伝送用ハイブリッドＭＡＣフレーム受信ステップで受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通り（ただしＡは２以上の整数。）の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻すデータ本体再構成ステップと、
このデータ本体再構成ステップによって再構成されたＡ通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離ステップと、
この同一フレーム用冗長ビット分離ステップによって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正ステップと、
この同一フレーム用エラー検出・修正ステップでの処理の終了したＡ通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換ステップと、
このデータ形式変換ステップで変換したＡ通りのデータを予め用意したＡ本の伝送線路にそれぞれ対応付けて送出する伝送線路送出ステップ
とを具備することを特徴とする受信方法。
【請求項９】
コンピュータに、
予め用意したＡ本（ただしＡは２以上の整数。）の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信処理と、
このデータ受信処理で受信したＡ本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを作成する混在データ作成処理と、
この混在データ作成処理で作成したＢ通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でＢ通りのデータ本体を作成するデータ本体作成処理と、
このデータ本体作成処理によって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを組み立てるデータ伝送用ハイブリッドＭＡＣフレーム組立処理と、
このデータ伝送用ハイブリッドＭＡＣフレーム組立処理によって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドＭＡＣフレーム送出処理
とを実行させることを特徴とする送信プログラム。
【請求項１０】
コンピュータに、
予め用意したＢ本（ただしＢは２以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドＭＡＣフレーム受信処理と、
このデータ伝送用ハイブリッドＭＡＣフレーム受信処理で受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通り（ただしＡは２以上の整数。）の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻すデータ本体再構成手段と、
このデータ本体再構成手段によって再構成されたＡ通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離処理と、
この同一フレーム用冗長ビット分離処理によって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正処理と、
この同一フレーム用エラー検出・修正処理での処理の終了したＡ通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換処理と、
このデータ形式変換処理で変換したＡ通りのデータを予め用意したＡ本の伝送線路にそれぞれ対応付けて送出する伝送線路送出処理
とを実行させることを特徴とする受信プログラム。
【請求項１】
予め用意したＡ本（ただしＡは２以上の整数。）の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信手段と、
このデータ受信手段の受信したＡ本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを作成する混在データ作成手段と、
この混在データ作成手段で作成したＢ通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でＢ通りのデータ本体を作成するデータ本体作成手段と、
このデータ本体作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣ（Media Access Control）フレームを組み立てるデータ伝送用ハイブリッドＭＡＣフレーム組立手段と、
このデータ伝送用ハイブリッドＭＡＣフレーム組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドＭＡＣフレーム送出手段
とを具備することを特徴とする送信側装置。
【請求項２】
前記データ本体作成手段で作成したＢ通りのデータ本体のそれぞれのビット位置に１ビットずつ対応付け、前記データの宛先となる装置との間で予め取り決めた異なったフレーム間でのエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを演算するフレーム間冗長ビット演算手段と、
このフレーム間冗長ビット演算手段で演算した結果得られた前記Ｂ通りのデータ本体と同一ビット長のフレーム間冗長ビットをＣ通り（ただしＣは１以上の整数。）のペイロードに組み込んだチェック用ハイブリッドＭＡＣフレームを組み立てるチェック用ハイブリッドＭＡＣフレーム組立手段と、
このチェック用ハイブリッドＭＡＣフレーム組立手段によって組み立てられたＣ通りのチェック用ハイブリッドＭＡＣフレームを前記Ｂ本の伝送線路とは別に用意したＣ本の伝送線路に１つずつ割り振って送り出すチェック用ハイブリッドＭＡＣフレーム送出手段
とを更に具備することを特徴とする請求項１記載の送信側装置。
【請求項３】
前記データ伝送用ハイブリッドＭＡＣフレーム送出手段によって伝送線路に送り出されるデータ伝送用ハイブリッドＭＡＣフレームおよびチェック用ハイブリッドＭＡＣフレームの長さは、前記データの宛先となる装置との間で予め取り決めた長さから装置間のクロックの誤差を吸収するための所定のビット数の調整ビットだけ短いことを特徴とする請求項２記載の送信側装置。
【請求項４】
予め用意したＢ本（ただしＢは２以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドＭＡＣフレーム受信手段と、
このデータ伝送用ハイブリッドＭＡＣフレーム受信手段の受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通り（ただしＡは２以上の整数。）の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻すデータ本体再構成手段と、
このデータ本体再構成手段によって再構成されたＡ通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、
この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正手段と、
この同一フレーム用エラー検出・修正手段の処理の終了したＡ通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、
このデータ形式変換手段で変換したＡ通りのデータを予め用意したＡ本の伝送線路にそれぞれ対応付けて送出する伝送線路送出手段
とを具備することを特徴とする受信側装置。
【請求項５】
予め用意したＢ本（ただしＢは２以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドＭＡＣフレーム受信手段と、
このデータ伝送用ハイブリッドＭＡＣフレーム受信手段の受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通り（ただしＡは２以上の整数。）の伝送線路に対応するデータをデータの送信元となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻すデータ本体再構成手段と、
このデータ本体再構成手段によって再構成されたＡ通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、
この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正手段と、
この同一フレーム用エラー検出・修正手段の処理の終了したＡ通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、
このデータ形式変換手段で変換したＡ通りのデータを、データの宛先となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを再度作成する混在データ再作成手段と、
この混在データ再作成手段で作成したＢ通りの混在データのそれぞれにデータの宛先となる装置および中継を行う装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを再度付加して全部でＢ通りのデータ本体を作成するデータ本体再作成手段と、
このデータ本体再作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを再度組み立てるデータ伝送用ハイブリッドＭＡＣフレーム再組立手段と、
このデータ伝送用ハイブリッドＭＡＣフレーム再組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路に再度それぞれ対応付けて送り出すデータ伝送用ハイブリッドＭＡＣフレーム再送出手段
とを具備することを特徴とする中継装置。
【請求項６】
予め用意したＡ本（ただしＡは２以上の整数。）の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信手段と、このデータ受信手段の受信したＡ本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを作成する混在データ作成手段と、この混在データ作成手段で作成したＢ通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でＢ通りのデータ本体を作成するデータ本体作成手段と、このデータ本体作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを組み立てるデータ伝送用ハイブリッドＭＡＣフレーム組立手段と、このデータ伝送用ハイブリッドＭＡＣフレーム組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドＭＡＣフレーム送出手段とを備えた送信側装置と、
予め用意したＢ本の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドＭＡＣフレーム受信手段と、このデータ伝送用ハイブリッドＭＡＣフレーム受信手段の受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通りの伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻すデータ本体再構成手段と、このデータ本体再構成手段によって再構成されたＡ通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正手段と、この同一フレーム用エラー検出・修正手段の処理の終了したＡ通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、このデータ形式変換手段で変換したＡ通りのデータを予め用意したＡ本の伝送線路にそれぞれ対応付けて送出する伝送線路送出手段とを備えた受信側装置
とを具備することを特徴とする通信システム。
【請求項７】
予め用意したＡ本（ただしＡは２以上の整数。）の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信ステップと、
このデータ受信ステップで受信したＡ本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを作成する混在データ作成ステップと、
この混在データ作成ステップで作成したＢ通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でＢ通りのデータ本体を作成するデータ本体作成ステップと、
このデータ本体作成ステップによって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを組み立てるデータ伝送用ハイブリッドＭＡＣフレーム組立ステップと、
このデータ伝送用ハイブリッドＭＡＣフレーム組立ステップによって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドＭＡＣフレーム送出ステップ
とを具備することを特徴とする送信方法。
【請求項８】
予め用意したＢ本（ただしＢは２以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドＭＡＣフレーム受信ステップと、
このデータ伝送用ハイブリッドＭＡＣフレーム受信ステップで受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通り（ただしＡは２以上の整数。）の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻すデータ本体再構成ステップと、
このデータ本体再構成ステップによって再構成されたＡ通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離ステップと、
この同一フレーム用冗長ビット分離ステップによって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正ステップと、
この同一フレーム用エラー検出・修正ステップでの処理の終了したＡ通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換ステップと、
このデータ形式変換ステップで変換したＡ通りのデータを予め用意したＡ本の伝送線路にそれぞれ対応付けて送出する伝送線路送出ステップ
とを具備することを特徴とする受信方法。
【請求項９】
コンピュータに、
予め用意したＡ本（ただしＡは２以上の整数。）の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信処理と、
このデータ受信処理で受信したＡ本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにＢ通り（ただしＢは２以上の整数。）に分配した混在データを作成する混在データ作成処理と、
この混在データ作成処理で作成したＢ通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でＢ通りのデータ本体を作成するデータ本体作成処理と、
このデータ本体作成処理によって作成したデータ本体のそれぞれをペイロードに組み込んだＢ通りのデータ伝送用ハイブリッドＭＡＣフレームを組み立てるデータ伝送用ハイブリッドＭＡＣフレーム組立処理と、
このデータ伝送用ハイブリッドＭＡＣフレーム組立処理によって組み立てられたそれぞれのデータ伝送用ハイブリッドＭＡＣフレームを予め用意したＢ本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドＭＡＣフレーム送出処理
とを実行させることを特徴とする送信プログラム。
【請求項１０】
コンピュータに、
予め用意したＢ本（ただしＢは２以上の整数。）の伝送線路からそれぞれ送られてきたイーサネット（登録商標）によるＭＡＣフレームとしてのデータ伝送用ハイブリッドＭＡＣフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドＭＡＣフレーム受信処理と、
このデータ伝送用ハイブリッドＭＡＣフレーム受信処理で受信したＢ本のデータ伝送用ハイブリッドＭＡＣフレームのそれぞれのペイロードに組み込まれたＡ通り（ただしＡは２以上の整数。）の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにＡ通りに分配することで全部でＡ通りのデータ本体に戻すデータ本体再構成手段と、
このデータ本体再構成手段によって再構成されたＡ通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離処理と、
この同一フレーム用冗長ビット分離処理によって分離したそれぞれの同一フレーム用冗長ビットを用いてＡ通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正処理と、
この同一フレーム用エラー検出・修正処理での処理の終了したＡ通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換処理と、
このデータ形式変換処理で変換したＡ通りのデータを予め用意したＡ本の伝送線路にそれぞれ対応付けて送出する伝送線路送出処理
とを実行させることを特徴とする受信プログラム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【公開番号】特開２０１３−９０８９（Ｐ２０１３−９０８９Ａ）
【公開日】平成２５年１月１０日（２０１３．１．１０）
【国際特許分類】
【出願番号】特願２０１１−１３９４７３（Ｐ２０１１−１３９４７３）
【出願日】平成２３年６月２３日（２０１１．６．２３）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
【公開日】平成２５年１月１０日（２０１３．１．１０）
【国際特許分類】
【出願日】平成２３年６月２３日（２０１１．６．２３）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
[ Back to top ]