通信装置、及びその設定方法
【課題】外部からの操作を要することなく、上位装置において選択されている通信のプロトコルを用いて、上位装置と通信することができる通信装置を提供する。
【解決手段】通信装置は、予め定められた複数の通信プロトコルごとに、該通信プロトコルにおける信号処理をリコンフィギャラブル論理回路において実行させる回路データを予め記憶している回路データ記憶部と、上位装置から受信した信号に基づいて、上位装置が用いている通信プロトコルを判定する判定部と、判定部が判定した通信プロトコルに応じた回路データを回路データ記憶部からリコンフィギャラブル論理回路に読み込ませる制御部とを備える。
【解決手段】通信装置は、予め定められた複数の通信プロトコルごとに、該通信プロトコルにおける信号処理をリコンフィギャラブル論理回路において実行させる回路データを予め記憶している回路データ記憶部と、上位装置から受信した信号に基づいて、上位装置が用いている通信プロトコルを判定する判定部と、判定部が判定した通信プロトコルに応じた回路データを回路データ記憶部からリコンフィギャラブル論理回路に読み込ませる制御部とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信装置、及びその設定方法に関する。
【背景技術】
【０００２】
移動体通信などの無線通信において、基地局装置の設置を容易にするために、従来、基地局装置の同一の筐体に収められていた無線通信部を独立した装置とし、基地局装置の本体部分（以下、親局装置という）と、無線通信部のみを有する装置（以下、子局装置という）とを異なる位置に設置することが行われている。
この子局装置は、すべての機能部が同一の筐体に収められている基地局装置に比べて小型であるので、ビルの屋上や、地下街への設置・増設が容易である。子局装置は、ＲＲＨ（Remote Radio Head）や、ＲＲＵ（Remote Radio Unit）などといわれており、親局装置と光ファイバなどを用いて接続されている。
【０００３】
親局装置と子局装置との間の通信に対して複数の通信プロトコルを適用することができる場合において、子局装置を新規に設置する際や、親局装置の交換、親局装置の機能の変更などが行われた際に、いずれの通信プロトコルを用いて通信をするかを子局装置において定める必要がある。このような場合に備えて、複数の通信プロトコルに対応できるように子局装置を設計することが行われるが、その場合、子局装置の回路規模が大きくなってしまう。これに対して、任意の回路構成に変更可能なＦＰＧＡ（Field Programmable Gate Array）などを用いて子局装置を設計して、子局装置を複数のプロトコルに対応させることが行われている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−０７７１０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載されている技術では、装置に備えられているＦＰＧＡの動作を定義する回路データを変更する際に外部からの操作を要し、人手を介して回路データの変更を行っている。
そのため、外部からの操作が正しく行われずに、変更する回路データが誤って選択された場合、親局装置と子局装置とが正しく通信を行うことができなくなってしまうという問題がある。また、人手を介してＦＰＧＡの回路データの変更を行うために、基地局装置の設置コストや管理コストなどが増加してしまうという問題もある。
【０００６】
本発明は、上記問題を解決すべくなされたもので、その目的は、外部からの操作を要することなく、上位装置（親局装置）において選択されている通信のプロトコルを用いて、上位装置と通信することができる通信装置、及びその設定方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記問題を解決するために、本発明は、予め定められた複数の通信プロトコルごとに、該通信プロトコルにおける信号処理をリコンフィギャラブル論理回路において実行させる回路データを予め記憶している回路データ記憶部と、上位装置から受信した信号に基づいて、前記上位装置が用いている通信プロトコルを判定する判定部と、前記判定部が判定した通信プロトコルに応じた回路データを前記回路データ記憶部から前記リコンフィギャラブル論理回路に読み込ませる制御部とを備えることを特徴とする通信装置である。
【０００８】
また、本発明は、上記に記載の発明において、前記判定部は、前記上位装置から受信した信号に含まれる複数のプリアンブルを検出し、検出したプリアンブル及び該プリアンブル間の時間間隔が、前記複数の通信プロトコルごとに予め定められたプリアンブル及び該プリアンブル間の時間間隔のうち、いずれの通信プロトコルと一致するかを順に判定し、プリアンブル及びプリアンブル間の時間間隔が一致した通信プロトコルを、前記上位装置が用いている通信プロトコルとして判定することを特徴とする。
また、本発明は、上記に記載の発明において、前記リコンフィギャラブル論理回路を更に備え、前記判定部は、前記リコンフィギャラブル論理回路内に設けられていることを特徴とする。
また、本発明は、上記に記載の発明において、前記制御部は、他の通信装置が自装置を介して前記上位装置と接続されている場合、前記判定部が通信プロトコルを判定した後に、前記上位装置から受信した信号を前記他の通信装置に送信することを特徴とする。
【０００９】
また、本発明は、予め定められた複数の通信プロトコルごとに、該通信プロトコルにおける信号処理をリコンフィギャラブル論理回路において実行させる回路データを予め記憶している回路データ記憶部を備える通信装置における設定方法であって、上位装置から受信した信号に基づいて、前記上位装置が用いている通信プロトコルを判定する判定ステップと、前記判定ステップにおいて判定した通信プロトコルに応じた回路データを、前記リコンフィギャラブル論理回路に読み込ませる制御をする制御ステップとを有することを特徴とする設定方法である。
【発明の効果】
【００１０】
この発明によれば、制御部が、上位装置において選択されている通信のプロトコルを判定し、判定結果に基づいて、リコンフィギャラブル論理回路の動作が定義された回路データを選択し、選択した回路データをリコンフィギャラブル論理回路に読み込ませる。
これにより、通信装置は、外部からの操作を要することなく、上位装置が用いている通信のプロトコルに対応した回路データを読み込んだリコンフィギャラブル論理回路を用いて、上位装置と通信をすることができる。
【図面の簡単な説明】
【００１１】
【図１】本実施形態における移動体通信システム１００の構成を示す概略ブロック図である。
【図２】同実施形態における親局装置１から子局装置２に送信される信号のフレーム構成の一例を示す概略図である。
【図３】同実施形態における子局装置２における初期設定処理の手順を示す第１フローチャートである。
【図４】同実施形態における子局装置２における初期設定処理の手順を示す第２フローチャートである。
【発明を実施するための形態】
【００１２】
以下、図面を参照して、本発明の実施形態における通信装置、及びその設定方法を説明する。
図１は、本実施形態における移動体通信システム１００の構成を示す概略ブロック図である。同図に示すように、移動体通信システム１００は、親局装置（上位装置）１と、光ファイバを用いて親局装置１と接続される少なくとも１つの子局装置（通信装置）２と、子局装置２と無線通信をする端末装置３を具備している。
【００１３】
親局装置１は、予め定められている複数の通信プロトコルのうちいずれかの通信プロトコルを用いて、端末装置３に対して送信する送信データを子局装置２に送信する。
子局装置２は、親局装置１から受信する信号に基づいて、親局装置１が用いている通信プロトコルを判定し、判定した通信プロトコルを用いて親局装置１と通信する。また、子局装置２は、無線通信を用いて、親局装置１から受信した送信データを端末装置３に送信する。
また、子局装置２には、光ファイバを介して、他の子局装置２を数珠つなぎにデイジーチェーン接続することができる。子局装置２は、自装置に他の子局装置２が接続されている場合、親局装置１から受信した送信データを、自装置に接続されている子局装置２に送信する。
【００１４】
子局装置２は、図１に示すように、回路データ記憶部２１と、制御部２２と、Ｏ／Ｅ（Optical/Electrical；光電気）変換部２３と、リコンフィギャラブル論理回路としてのＦＰＧＡ（Field Programmable Gate Array；）２４と、ＲＦ部２５と、Ｅ／Ｏ（Electrical/Optical；電気光）変換部２６とを備えている。ここで、リコンフィギャラブル論理回路とは、利用者が当該回路に行わせる信号処理を適宜変更することができるように、内部機能を再構成できる仕組みを予め備えたＬＳＩなどの半導体装置のことである。
【００１５】
回路データ記憶部２１には、予め定められた複数の通信プロトコルごとに、当該通信プロトコルに対応した信号処理をＦＰＧＡ２４に行わせるための回路データ（コンフィギュレーション・データ）が予め記憶されている。この回路データは、入力された信号が複数の通信プロトコルのうちいずれの通信プロトコルに基づいた信号であるかを判定するインターフェース部（判定部）２４１、及び、入力された信号に対して通信プロトコルに応じた信号処理を行う信号演算部２４２として、ＦＰＧＡ２４を動作させるための情報である。
【００１６】
制御部２２は、ＦＰＧＡ２４において構成されるインターフェース部（判定部）２４１の判定結果に基づいて、回路データ記憶部２１に記憶されている複数の回路データからいずれか1つを選択し、選択した回路データをＦＰＧＡ２４に読み込ませる制御を行う。また、制御部２２は、ＲＦ部２５と、Ｅ／Ｏ変換部２６とに対して、それぞれに入力された信号の送信を開始させる制御をする。
Ｏ／Ｅ変換部２３は、親局装置１から受信した光信号を電気信号に変換してＦＰＧＡ２４に出力する。また、Ｏ／Ｅ変換部２３は、親局装置１から光信号を受信しているか否かを判定し、判定結果を制御部２２に出力する。
【００１７】
ＦＰＧＡ２４は、制御部２２の制御に応じて、回路データ記憶部２１から回路データを読み込む。ＦＰＧＡ２４は、読み込んだ回路データが定義しているインターフェース部（判定部）２４１及び信号演算部２４２の信号処理を行う。
インターフェース部（判定部）２４１は、Ｏ／Ｅ変換部２３から入力された信号が、いずれの通信プロトコルに基づいた信号であるかを判定し、判定結果を制御部２２に出力する。また、インターフェース部（判定部）２４１は、Ｏ／Ｅ変換部２３から入力される信号を、信号演算部２４２及びＥ／Ｏ変換部２６に出力する。
信号演算部２４２は、通信プロトコルに応じて予め定められた信号処理を、インターフェース部（判定部）２４１から入力された信号に対して行い、信号処理を施した信号をＲＦ部２５に出力する。
【００１８】
ＲＦ部２５は、制御部２２の制御に応じて、ＦＰＧＡ２４内に構成された信号演算部２４２から入力された信号を搬送波周波数帯域にアップコンバートして端末装置３に送信する。
Ｅ／Ｏ変換部２６は、制御部２２の制御に応じて、ＦＰＧＡ２４内に構成されたインターフェース部（判定部）２４１から入力された電気信号を光信号に変換し、変換により得られた光信号を自装置に接続されている子局装置２に、光ファイバを介して送信する。
【００１９】
図２は、本実施形態における親局装置１から子局装置２に送信される信号のフレーム構成の一例を示す概略図である。同図に示すように、親局装置１から子局装置２に送信される信号は、連続する複数のフレームから構成されている。各フレームには、プリアンブルと、ペイロードとが含まれ、プリアンブルがフレームの先頭に割り当てられている。
プリアンブルにおける信号のパターンと、フレーム長とは、通信プロトコルごとに異なる。そこで、インターフェース部（判定部）２４１は、プリアンブルと、プリアンブル間の時間間隔とに基づいて、入力される信号に用いられている通信プロトコルを判定する。
【００２０】
図３及び図４は、本実施形態における子局装置２における初期設定処理の手順を示すフローチャートである。ここでは、プロトコルＡ及びプロトコルＢが複数の通信プロトコルとして予め定められており、親局装置１と子局装置２とが、プロトコルＡ又はプロトコルＢのいずれか一方の通信プロトコルを用いて通信する場合について説明する。
【００２１】
子局装置２において、例えば、電力の供給が開始された場合などに、初期設定処理が開始されると、制御部２２は、親局装置１との直前の通信において用いられていた通信プロトコルに対応する回路データを回路データ記憶部２１から読み込ませる制御をＦＰＧＡ２４に対して行う（ステップＳ１０１）。
このとき、直前の通信において用いられていた通信プロトコルが不明の場合、制御部２２は、プロトコルＡ又はプロトコルＢのうち、予め定められたいずれか一方をＦＰＧＡ２４に読み込ませる。また、直前の通信において用いられていた通信プロトコルを示す情報を、回路データ記憶部２１に記憶させるようにしてもよいし、回路データ記憶部２１と異なる記憶部を設けて当該記憶部に記憶させるようにしてもよい。
【００２２】
ＦＰＧＡ２４が回路データを読み込むと、Ｏ／Ｅ変換部２３は、親局装置１から信号を受信しているか否かを判定し（ステップＳ１０２）、親局装置１から信号を受信するまで待機する（ステップＳ１０２：ＮＯ）。
Ｏ／Ｅ変換部２３が親局装置１から信号を受信していると判定すると（ステップＳ１０２：ＹＥＳ）、制御部２２は、変数Ａに「１」を代入し（ステップＳ１０３）、プロトコルＡを用いた受信を行わせる制御をインターフェース部（判定部）２４１に対して行い（ステップＳ１０４）、変数Ｂに「１」を代入する（ステップＳ１０５）。
【００２３】
制御部２２は、インターフェース部（判定部）２４１がプロトコルＡに基づいて信号を受信できたか否かを判定し（ステップＳ１０６）、プロトコルＡに基づいて信号を受信できた場合（ステップＳ１０６：ＹＥＳ）、処理をステップＳ１２１に進める。
一方、プロトコルＡに基づいて信号を受信できない場合（ステップＳ１０６：ＮＯ）、制御部２２は、変数Ｂに「１」を加算し（ステップＳ１０７）、変数Ｂが「１１」になるまでステップＳ１０６及びステップＳ１０７の処理を繰り返して行う。すなわち、制御部２２は、所定の期間において、インターフェース部（判定部）２４１がプロトコルＡに基づいて信号を受信できたか否かを判定する。
【００２４】
ステップＳ１０６において、インターフェース部（判定部）２４１は、入力された信号からプロトコルＡに対応して予め定められたプリアンブルを検出でき、プリアンブルを検出する間隔がプロトコルＡに対応して予め定められたフレーム長（プリアンブル間隔）と一致している場合に、プロトコルＡに基づいて信号を受信できたと判定する。一方、インターフェース部（判定部）２４１は、プロトコルＡに対応するプリアンブルが検出できなかったり、プロトコルＡに対応するフレーム長と異なるフレーム長が検出されたりした場合、プロトコルＡに基づいて信号を受信できなかったと判定する。
【００２５】
制御部２２は、ステップＳ１０６及びステップＳ１０７の処理を繰り返して行い、プロトコルＡに基づいて信号を受信できないと、プロトコルＢを用いた受信を行わせる制御をインターフェース部（判定部）２４１に対して行い（ステップＳ１０８）、変数Ｂに「１」を代入する（ステップＳ１０９）。
制御部２２は、インターフェース部（判定部）２４１がプロトコルＢに基づいて信号を受信できたか否かを判定し（ステップＳ１１０）、プロトコルＢに基づいて信号を受信できた場合（ステップＳ１１０：ＹＥＳ）、処理をステップＳ１２３に進める。また、インターフェース部（判定部）２４１は、ステップＳ１０６における判定と同様に、ステップＳ１１０における判定を行う。
一方、プロトコルＢに基づいて信号を受信できない場合（ステップＳ１１０：ＮＯ）、制御部２２は、変数Ｂに「１」を加算し（ステップＳ１１１）、変数Ｂが「１１」になるまでステップＳ１１０及びステップＳ１１１の処理を繰り返して行う。すなわち、制御部２２は、所定の期間において、インターフェース部（判定部）２４１がプロトコルＢに基づいて信号を受信できたか否かを判定する。
【００２６】
制御部２２は、ステップＳ１１０及びステップＳ１１１の処理を繰り返して行い、プロトコルＢに基づいて信号を受信できないと、変数Ａに「１」を加算し（ステップＳ１１２）、変数Ａが「１１」になるまでステップＳ１０４からステップＳ１１２までを繰り返して行う。
制御部２２は、所定の回数ステップＳ１０４からステップＳ１１２を繰り返して行うと、予め定められた一定時間が経過するまで待機し（ステップＳ１１３）、処理をステップＳ１０３に戻して、再度、ステップＳ１０３からステップＳ１１３までの処理を繰り返して行う。
【００２７】
ステップＳ１０６において、プロトコルＡに基づいて信号を受信できた場合（ステップＳ１０６：ＹＥＳ）、制御部２２は、ＦＰＧＡ２４に読み込まれている回路データがプロトコルＡに対応した回路データであるか否かを判定し（ステップＳ１２１）、プロトコルＡに対応した回路データである場合（ステップＳ１２１：ＹＥＳ）、処理をステップＳ１２５に進める。
一方、プロトコルＡに対応した回路データでない場合（ステップＳ１２１：ＮＯ）、制御部２２は、プロトコルＡに対応する回路データを回路データ記憶部２１から読み込ませる制御をＦＰＧＡ２４に対して行う（ステップＳ１２２）。
【００２８】
ステップＳ１１０において、プロトコルＢに基づいて信号を受信できた場合（ステップＳ１１０：ＹＥＳ）、制御部２２は、ＦＰＧＡ２４に読み込まれている回路データがプロトコルＢに対応した回路データであるか否かを判定し（ステップＳ１２３）、プロトコルＢに対応した回路データである場合（ステップＳ１２３：ＹＥＳ）、処理をステップＳ１２５に進める。
一方、プロトコルＢに対応した回路データでない場合（ステップＳ１２３：ＮＯ）、制御部２２は、プロトコルＢに対応する回路データを回路データ記憶部２１から読み込ませる制御をＦＰＧＡ２４に対して行う（ステップＳ１２４）。
【００２９】
制御部２２は、ステップＳ１２１からステップＳ１２４までの処理により、親局装置１から受信する信号のプロトコルに対応した回路データがＦＰＧＡ２４に読み込まれていると判定すると、Ｅ／Ｏ変換部２６を介して、インターフェース部（判定部）２４１が出力している信号を自装置に接続されている他の子局装置２に送信する処理を開始させる（ステップＳ１２５）。また、制御部２２は、ＦＰＧＡ２４内に構成された信号演算部２４２が出力する信号を端末装置３に送信させる処理をＲＦ部２５に開始させ（ステップＳ１２６）、初期設定処理を終了する。
【００３０】
上述のように、子局装置２において、インターフェース部（判定部）２４１が親局装置１から受信した信号に基づいて、親局装置１が用いている通信プロトコルを判定し、制御部２２がインターフェース部（判定部）２４１の判定結果に応じた回路データを回路データ記憶部２１からＦＰＧＡ２４に読み込ませる。
これにより、子局装置２は、外部からの操作を要することなく、親局装置１において選択されている通信プロトコルを用いて親局装置１と通信し、親局装置１から送信される送信データに対して所定の信号処理を施して端末装置３に送信することができる。
【００３１】
また、インターフェース部（判定部）２４１が、複数の通信プロトコルのうち親局装置１が用いている通信プロトコルを判定するようにしているので、複数の通信プロトコルそれぞれに対応する回路データをＦＰＧＡ２４に順に読み込ませて正しく受信できたか否かを判定する処理を繰り返さずとも、親局装置１が用いている通信プロトコルを判定することができる。これにより、ＦＰＧＡ２４に回路データを読み込ませる回数を削減することができるので、初期設定処理に要する時間を短縮することができる。
【００３２】
また、親局装置１が用いている通信プロトコルに対応する回路をＦＰＧＡ２４で実現することにより、親局装置１が用いる可能性のある複数の通信プロトコルに対応する回路すべてをＦＰＧＡ２４で実現する場合に比べて、ＦＰＧＡ２４に要求される回路規模を削減することができ、ＦＰＧＡ２４のサイズを小さくすることができる。また、ＦＰＧＡ２４は、その回路規模が大きくなると高価になるので、子局装置２の製造コストを削減することができる。
【００３３】
また、インターフェース部（判定部）２４１をＦＰＧＡ２４内に設けているので、回路データ記憶部２１に記憶させる回路データを更新することで、親局装置１が用いる通信プロトコルを追加した場合に、子局装置２の構成を変更することなく、追加した通信プロトコルに対応することができる。
また、制御部２２は、インターフェース部（判定部）２４１が親局装置１との通信に用いる通信プロトコルを判定したのちに、自装置に接続されている他の子局装置２に、親局装置１から受信した信号を送信するようにしている。これにより、子局装置２は、自装置が対応している通信プロトコル以外の通信プロトコルに従った信号を受信した場合に、自装置に接続されている子局装置２に不要な信号が送信されることを防ぎ、当該子局装置２に無駄な初期設定処理を行わせないようにすることができる。
【００３４】
なお、本実施形態では、親局装置１から子局装置２へデータを送信する下りリンクの通信が行われる構成について説明したが、これに限ることなく、親局装置１と子局装置２とは、下りリンク及び上りリンクの通信を行う構成であってもよい。この場合、子局装置２は、ＦＰＧＡ２４に回路データを読み込ませると、送信データの受信ができる状態になったことを示す情報を親局装置１に送信するようにしてもよい。
また、本実施形態では、インターフェース部（判定部）２４１はＦＰＧＡ２４内に設けられる構成について説明したが、ＦＰＧＡ２４とは別の機能部として設けるようにしてもよい。
【００３５】
また、本実施形態では、親局装置１と子局装置２との接続、及び子局装置２間の接続を光ファイバで行う構成について説明したが、同軸等の金属配線を用いてもよい。その場合、子局装置２は、Ｏ／Ｅ変換部２３及びＥ／Ｏ変換部２６を備えずともよい。
また、本実施形態では、親局装置１と子局装置２とは、２つの通信プロトコルのいずれか一方を用いて通信する構成について説明したが、３つ以上の通信プロトコルのいずれか１つを用いて通信する構成としてもよい。
また、本実施形態では、プロトコルＡ及びプロトコルＢに基づいて信号を受信できたか否かを１０回ずつ繰り返して判定する構成について説明したが、予め定めた任意の回数を繰り返すようにしてもよい。
【符号の説明】
【００３６】
１…親局装置（上位装置）、２…子局装置（通信装置）、３…端末装置、２１…回路データ記憶部、２２…制御部、２３…Ｏ／Ｅ変換部、２４…ＦＰＧＡ、２５…ＲＦ部、２６…Ｅ／Ｏ変換部、２４１…インターフェース部（判定部）、２４２…信号演算部、１００…移動体通信システム
【技術分野】
【０００１】
本発明は、通信装置、及びその設定方法に関する。
【背景技術】
【０００２】
移動体通信などの無線通信において、基地局装置の設置を容易にするために、従来、基地局装置の同一の筐体に収められていた無線通信部を独立した装置とし、基地局装置の本体部分（以下、親局装置という）と、無線通信部のみを有する装置（以下、子局装置という）とを異なる位置に設置することが行われている。
この子局装置は、すべての機能部が同一の筐体に収められている基地局装置に比べて小型であるので、ビルの屋上や、地下街への設置・増設が容易である。子局装置は、ＲＲＨ（Remote Radio Head）や、ＲＲＵ（Remote Radio Unit）などといわれており、親局装置と光ファイバなどを用いて接続されている。
【０００３】
親局装置と子局装置との間の通信に対して複数の通信プロトコルを適用することができる場合において、子局装置を新規に設置する際や、親局装置の交換、親局装置の機能の変更などが行われた際に、いずれの通信プロトコルを用いて通信をするかを子局装置において定める必要がある。このような場合に備えて、複数の通信プロトコルに対応できるように子局装置を設計することが行われるが、その場合、子局装置の回路規模が大きくなってしまう。これに対して、任意の回路構成に変更可能なＦＰＧＡ（Field Programmable Gate Array）などを用いて子局装置を設計して、子局装置を複数のプロトコルに対応させることが行われている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−０７７１０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載されている技術では、装置に備えられているＦＰＧＡの動作を定義する回路データを変更する際に外部からの操作を要し、人手を介して回路データの変更を行っている。
そのため、外部からの操作が正しく行われずに、変更する回路データが誤って選択された場合、親局装置と子局装置とが正しく通信を行うことができなくなってしまうという問題がある。また、人手を介してＦＰＧＡの回路データの変更を行うために、基地局装置の設置コストや管理コストなどが増加してしまうという問題もある。
【０００６】
本発明は、上記問題を解決すべくなされたもので、その目的は、外部からの操作を要することなく、上位装置（親局装置）において選択されている通信のプロトコルを用いて、上位装置と通信することができる通信装置、及びその設定方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記問題を解決するために、本発明は、予め定められた複数の通信プロトコルごとに、該通信プロトコルにおける信号処理をリコンフィギャラブル論理回路において実行させる回路データを予め記憶している回路データ記憶部と、上位装置から受信した信号に基づいて、前記上位装置が用いている通信プロトコルを判定する判定部と、前記判定部が判定した通信プロトコルに応じた回路データを前記回路データ記憶部から前記リコンフィギャラブル論理回路に読み込ませる制御部とを備えることを特徴とする通信装置である。
【０００８】
また、本発明は、上記に記載の発明において、前記判定部は、前記上位装置から受信した信号に含まれる複数のプリアンブルを検出し、検出したプリアンブル及び該プリアンブル間の時間間隔が、前記複数の通信プロトコルごとに予め定められたプリアンブル及び該プリアンブル間の時間間隔のうち、いずれの通信プロトコルと一致するかを順に判定し、プリアンブル及びプリアンブル間の時間間隔が一致した通信プロトコルを、前記上位装置が用いている通信プロトコルとして判定することを特徴とする。
また、本発明は、上記に記載の発明において、前記リコンフィギャラブル論理回路を更に備え、前記判定部は、前記リコンフィギャラブル論理回路内に設けられていることを特徴とする。
また、本発明は、上記に記載の発明において、前記制御部は、他の通信装置が自装置を介して前記上位装置と接続されている場合、前記判定部が通信プロトコルを判定した後に、前記上位装置から受信した信号を前記他の通信装置に送信することを特徴とする。
【０００９】
また、本発明は、予め定められた複数の通信プロトコルごとに、該通信プロトコルにおける信号処理をリコンフィギャラブル論理回路において実行させる回路データを予め記憶している回路データ記憶部を備える通信装置における設定方法であって、上位装置から受信した信号に基づいて、前記上位装置が用いている通信プロトコルを判定する判定ステップと、前記判定ステップにおいて判定した通信プロトコルに応じた回路データを、前記リコンフィギャラブル論理回路に読み込ませる制御をする制御ステップとを有することを特徴とする設定方法である。
【発明の効果】
【００１０】
この発明によれば、制御部が、上位装置において選択されている通信のプロトコルを判定し、判定結果に基づいて、リコンフィギャラブル論理回路の動作が定義された回路データを選択し、選択した回路データをリコンフィギャラブル論理回路に読み込ませる。
これにより、通信装置は、外部からの操作を要することなく、上位装置が用いている通信のプロトコルに対応した回路データを読み込んだリコンフィギャラブル論理回路を用いて、上位装置と通信をすることができる。
【図面の簡単な説明】
【００１１】
【図１】本実施形態における移動体通信システム１００の構成を示す概略ブロック図である。
【図２】同実施形態における親局装置１から子局装置２に送信される信号のフレーム構成の一例を示す概略図である。
【図３】同実施形態における子局装置２における初期設定処理の手順を示す第１フローチャートである。
【図４】同実施形態における子局装置２における初期設定処理の手順を示す第２フローチャートである。
【発明を実施するための形態】
【００１２】
以下、図面を参照して、本発明の実施形態における通信装置、及びその設定方法を説明する。
図１は、本実施形態における移動体通信システム１００の構成を示す概略ブロック図である。同図に示すように、移動体通信システム１００は、親局装置（上位装置）１と、光ファイバを用いて親局装置１と接続される少なくとも１つの子局装置（通信装置）２と、子局装置２と無線通信をする端末装置３を具備している。
【００１３】
親局装置１は、予め定められている複数の通信プロトコルのうちいずれかの通信プロトコルを用いて、端末装置３に対して送信する送信データを子局装置２に送信する。
子局装置２は、親局装置１から受信する信号に基づいて、親局装置１が用いている通信プロトコルを判定し、判定した通信プロトコルを用いて親局装置１と通信する。また、子局装置２は、無線通信を用いて、親局装置１から受信した送信データを端末装置３に送信する。
また、子局装置２には、光ファイバを介して、他の子局装置２を数珠つなぎにデイジーチェーン接続することができる。子局装置２は、自装置に他の子局装置２が接続されている場合、親局装置１から受信した送信データを、自装置に接続されている子局装置２に送信する。
【００１４】
子局装置２は、図１に示すように、回路データ記憶部２１と、制御部２２と、Ｏ／Ｅ（Optical/Electrical；光電気）変換部２３と、リコンフィギャラブル論理回路としてのＦＰＧＡ（Field Programmable Gate Array；）２４と、ＲＦ部２５と、Ｅ／Ｏ（Electrical/Optical；電気光）変換部２６とを備えている。ここで、リコンフィギャラブル論理回路とは、利用者が当該回路に行わせる信号処理を適宜変更することができるように、内部機能を再構成できる仕組みを予め備えたＬＳＩなどの半導体装置のことである。
【００１５】
回路データ記憶部２１には、予め定められた複数の通信プロトコルごとに、当該通信プロトコルに対応した信号処理をＦＰＧＡ２４に行わせるための回路データ（コンフィギュレーション・データ）が予め記憶されている。この回路データは、入力された信号が複数の通信プロトコルのうちいずれの通信プロトコルに基づいた信号であるかを判定するインターフェース部（判定部）２４１、及び、入力された信号に対して通信プロトコルに応じた信号処理を行う信号演算部２４２として、ＦＰＧＡ２４を動作させるための情報である。
【００１６】
制御部２２は、ＦＰＧＡ２４において構成されるインターフェース部（判定部）２４１の判定結果に基づいて、回路データ記憶部２１に記憶されている複数の回路データからいずれか1つを選択し、選択した回路データをＦＰＧＡ２４に読み込ませる制御を行う。また、制御部２２は、ＲＦ部２５と、Ｅ／Ｏ変換部２６とに対して、それぞれに入力された信号の送信を開始させる制御をする。
Ｏ／Ｅ変換部２３は、親局装置１から受信した光信号を電気信号に変換してＦＰＧＡ２４に出力する。また、Ｏ／Ｅ変換部２３は、親局装置１から光信号を受信しているか否かを判定し、判定結果を制御部２２に出力する。
【００１７】
ＦＰＧＡ２４は、制御部２２の制御に応じて、回路データ記憶部２１から回路データを読み込む。ＦＰＧＡ２４は、読み込んだ回路データが定義しているインターフェース部（判定部）２４１及び信号演算部２４２の信号処理を行う。
インターフェース部（判定部）２４１は、Ｏ／Ｅ変換部２３から入力された信号が、いずれの通信プロトコルに基づいた信号であるかを判定し、判定結果を制御部２２に出力する。また、インターフェース部（判定部）２４１は、Ｏ／Ｅ変換部２３から入力される信号を、信号演算部２４２及びＥ／Ｏ変換部２６に出力する。
信号演算部２４２は、通信プロトコルに応じて予め定められた信号処理を、インターフェース部（判定部）２４１から入力された信号に対して行い、信号処理を施した信号をＲＦ部２５に出力する。
【００１８】
ＲＦ部２５は、制御部２２の制御に応じて、ＦＰＧＡ２４内に構成された信号演算部２４２から入力された信号を搬送波周波数帯域にアップコンバートして端末装置３に送信する。
Ｅ／Ｏ変換部２６は、制御部２２の制御に応じて、ＦＰＧＡ２４内に構成されたインターフェース部（判定部）２４１から入力された電気信号を光信号に変換し、変換により得られた光信号を自装置に接続されている子局装置２に、光ファイバを介して送信する。
【００１９】
図２は、本実施形態における親局装置１から子局装置２に送信される信号のフレーム構成の一例を示す概略図である。同図に示すように、親局装置１から子局装置２に送信される信号は、連続する複数のフレームから構成されている。各フレームには、プリアンブルと、ペイロードとが含まれ、プリアンブルがフレームの先頭に割り当てられている。
プリアンブルにおける信号のパターンと、フレーム長とは、通信プロトコルごとに異なる。そこで、インターフェース部（判定部）２４１は、プリアンブルと、プリアンブル間の時間間隔とに基づいて、入力される信号に用いられている通信プロトコルを判定する。
【００２０】
図３及び図４は、本実施形態における子局装置２における初期設定処理の手順を示すフローチャートである。ここでは、プロトコルＡ及びプロトコルＢが複数の通信プロトコルとして予め定められており、親局装置１と子局装置２とが、プロトコルＡ又はプロトコルＢのいずれか一方の通信プロトコルを用いて通信する場合について説明する。
【００２１】
子局装置２において、例えば、電力の供給が開始された場合などに、初期設定処理が開始されると、制御部２２は、親局装置１との直前の通信において用いられていた通信プロトコルに対応する回路データを回路データ記憶部２１から読み込ませる制御をＦＰＧＡ２４に対して行う（ステップＳ１０１）。
このとき、直前の通信において用いられていた通信プロトコルが不明の場合、制御部２２は、プロトコルＡ又はプロトコルＢのうち、予め定められたいずれか一方をＦＰＧＡ２４に読み込ませる。また、直前の通信において用いられていた通信プロトコルを示す情報を、回路データ記憶部２１に記憶させるようにしてもよいし、回路データ記憶部２１と異なる記憶部を設けて当該記憶部に記憶させるようにしてもよい。
【００２２】
ＦＰＧＡ２４が回路データを読み込むと、Ｏ／Ｅ変換部２３は、親局装置１から信号を受信しているか否かを判定し（ステップＳ１０２）、親局装置１から信号を受信するまで待機する（ステップＳ１０２：ＮＯ）。
Ｏ／Ｅ変換部２３が親局装置１から信号を受信していると判定すると（ステップＳ１０２：ＹＥＳ）、制御部２２は、変数Ａに「１」を代入し（ステップＳ１０３）、プロトコルＡを用いた受信を行わせる制御をインターフェース部（判定部）２４１に対して行い（ステップＳ１０４）、変数Ｂに「１」を代入する（ステップＳ１０５）。
【００２３】
制御部２２は、インターフェース部（判定部）２４１がプロトコルＡに基づいて信号を受信できたか否かを判定し（ステップＳ１０６）、プロトコルＡに基づいて信号を受信できた場合（ステップＳ１０６：ＹＥＳ）、処理をステップＳ１２１に進める。
一方、プロトコルＡに基づいて信号を受信できない場合（ステップＳ１０６：ＮＯ）、制御部２２は、変数Ｂに「１」を加算し（ステップＳ１０７）、変数Ｂが「１１」になるまでステップＳ１０６及びステップＳ１０７の処理を繰り返して行う。すなわち、制御部２２は、所定の期間において、インターフェース部（判定部）２４１がプロトコルＡに基づいて信号を受信できたか否かを判定する。
【００２４】
ステップＳ１０６において、インターフェース部（判定部）２４１は、入力された信号からプロトコルＡに対応して予め定められたプリアンブルを検出でき、プリアンブルを検出する間隔がプロトコルＡに対応して予め定められたフレーム長（プリアンブル間隔）と一致している場合に、プロトコルＡに基づいて信号を受信できたと判定する。一方、インターフェース部（判定部）２４１は、プロトコルＡに対応するプリアンブルが検出できなかったり、プロトコルＡに対応するフレーム長と異なるフレーム長が検出されたりした場合、プロトコルＡに基づいて信号を受信できなかったと判定する。
【００２５】
制御部２２は、ステップＳ１０６及びステップＳ１０７の処理を繰り返して行い、プロトコルＡに基づいて信号を受信できないと、プロトコルＢを用いた受信を行わせる制御をインターフェース部（判定部）２４１に対して行い（ステップＳ１０８）、変数Ｂに「１」を代入する（ステップＳ１０９）。
制御部２２は、インターフェース部（判定部）２４１がプロトコルＢに基づいて信号を受信できたか否かを判定し（ステップＳ１１０）、プロトコルＢに基づいて信号を受信できた場合（ステップＳ１１０：ＹＥＳ）、処理をステップＳ１２３に進める。また、インターフェース部（判定部）２４１は、ステップＳ１０６における判定と同様に、ステップＳ１１０における判定を行う。
一方、プロトコルＢに基づいて信号を受信できない場合（ステップＳ１１０：ＮＯ）、制御部２２は、変数Ｂに「１」を加算し（ステップＳ１１１）、変数Ｂが「１１」になるまでステップＳ１１０及びステップＳ１１１の処理を繰り返して行う。すなわち、制御部２２は、所定の期間において、インターフェース部（判定部）２４１がプロトコルＢに基づいて信号を受信できたか否かを判定する。
【００２６】
制御部２２は、ステップＳ１１０及びステップＳ１１１の処理を繰り返して行い、プロトコルＢに基づいて信号を受信できないと、変数Ａに「１」を加算し（ステップＳ１１２）、変数Ａが「１１」になるまでステップＳ１０４からステップＳ１１２までを繰り返して行う。
制御部２２は、所定の回数ステップＳ１０４からステップＳ１１２を繰り返して行うと、予め定められた一定時間が経過するまで待機し（ステップＳ１１３）、処理をステップＳ１０３に戻して、再度、ステップＳ１０３からステップＳ１１３までの処理を繰り返して行う。
【００２７】
ステップＳ１０６において、プロトコルＡに基づいて信号を受信できた場合（ステップＳ１０６：ＹＥＳ）、制御部２２は、ＦＰＧＡ２４に読み込まれている回路データがプロトコルＡに対応した回路データであるか否かを判定し（ステップＳ１２１）、プロトコルＡに対応した回路データである場合（ステップＳ１２１：ＹＥＳ）、処理をステップＳ１２５に進める。
一方、プロトコルＡに対応した回路データでない場合（ステップＳ１２１：ＮＯ）、制御部２２は、プロトコルＡに対応する回路データを回路データ記憶部２１から読み込ませる制御をＦＰＧＡ２４に対して行う（ステップＳ１２２）。
【００２８】
ステップＳ１１０において、プロトコルＢに基づいて信号を受信できた場合（ステップＳ１１０：ＹＥＳ）、制御部２２は、ＦＰＧＡ２４に読み込まれている回路データがプロトコルＢに対応した回路データであるか否かを判定し（ステップＳ１２３）、プロトコルＢに対応した回路データである場合（ステップＳ１２３：ＹＥＳ）、処理をステップＳ１２５に進める。
一方、プロトコルＢに対応した回路データでない場合（ステップＳ１２３：ＮＯ）、制御部２２は、プロトコルＢに対応する回路データを回路データ記憶部２１から読み込ませる制御をＦＰＧＡ２４に対して行う（ステップＳ１２４）。
【００２９】
制御部２２は、ステップＳ１２１からステップＳ１２４までの処理により、親局装置１から受信する信号のプロトコルに対応した回路データがＦＰＧＡ２４に読み込まれていると判定すると、Ｅ／Ｏ変換部２６を介して、インターフェース部（判定部）２４１が出力している信号を自装置に接続されている他の子局装置２に送信する処理を開始させる（ステップＳ１２５）。また、制御部２２は、ＦＰＧＡ２４内に構成された信号演算部２４２が出力する信号を端末装置３に送信させる処理をＲＦ部２５に開始させ（ステップＳ１２６）、初期設定処理を終了する。
【００３０】
上述のように、子局装置２において、インターフェース部（判定部）２４１が親局装置１から受信した信号に基づいて、親局装置１が用いている通信プロトコルを判定し、制御部２２がインターフェース部（判定部）２４１の判定結果に応じた回路データを回路データ記憶部２１からＦＰＧＡ２４に読み込ませる。
これにより、子局装置２は、外部からの操作を要することなく、親局装置１において選択されている通信プロトコルを用いて親局装置１と通信し、親局装置１から送信される送信データに対して所定の信号処理を施して端末装置３に送信することができる。
【００３１】
また、インターフェース部（判定部）２４１が、複数の通信プロトコルのうち親局装置１が用いている通信プロトコルを判定するようにしているので、複数の通信プロトコルそれぞれに対応する回路データをＦＰＧＡ２４に順に読み込ませて正しく受信できたか否かを判定する処理を繰り返さずとも、親局装置１が用いている通信プロトコルを判定することができる。これにより、ＦＰＧＡ２４に回路データを読み込ませる回数を削減することができるので、初期設定処理に要する時間を短縮することができる。
【００３２】
また、親局装置１が用いている通信プロトコルに対応する回路をＦＰＧＡ２４で実現することにより、親局装置１が用いる可能性のある複数の通信プロトコルに対応する回路すべてをＦＰＧＡ２４で実現する場合に比べて、ＦＰＧＡ２４に要求される回路規模を削減することができ、ＦＰＧＡ２４のサイズを小さくすることができる。また、ＦＰＧＡ２４は、その回路規模が大きくなると高価になるので、子局装置２の製造コストを削減することができる。
【００３３】
また、インターフェース部（判定部）２４１をＦＰＧＡ２４内に設けているので、回路データ記憶部２１に記憶させる回路データを更新することで、親局装置１が用いる通信プロトコルを追加した場合に、子局装置２の構成を変更することなく、追加した通信プロトコルに対応することができる。
また、制御部２２は、インターフェース部（判定部）２４１が親局装置１との通信に用いる通信プロトコルを判定したのちに、自装置に接続されている他の子局装置２に、親局装置１から受信した信号を送信するようにしている。これにより、子局装置２は、自装置が対応している通信プロトコル以外の通信プロトコルに従った信号を受信した場合に、自装置に接続されている子局装置２に不要な信号が送信されることを防ぎ、当該子局装置２に無駄な初期設定処理を行わせないようにすることができる。
【００３４】
なお、本実施形態では、親局装置１から子局装置２へデータを送信する下りリンクの通信が行われる構成について説明したが、これに限ることなく、親局装置１と子局装置２とは、下りリンク及び上りリンクの通信を行う構成であってもよい。この場合、子局装置２は、ＦＰＧＡ２４に回路データを読み込ませると、送信データの受信ができる状態になったことを示す情報を親局装置１に送信するようにしてもよい。
また、本実施形態では、インターフェース部（判定部）２４１はＦＰＧＡ２４内に設けられる構成について説明したが、ＦＰＧＡ２４とは別の機能部として設けるようにしてもよい。
【００３５】
また、本実施形態では、親局装置１と子局装置２との接続、及び子局装置２間の接続を光ファイバで行う構成について説明したが、同軸等の金属配線を用いてもよい。その場合、子局装置２は、Ｏ／Ｅ変換部２３及びＥ／Ｏ変換部２６を備えずともよい。
また、本実施形態では、親局装置１と子局装置２とは、２つの通信プロトコルのいずれか一方を用いて通信する構成について説明したが、３つ以上の通信プロトコルのいずれか１つを用いて通信する構成としてもよい。
また、本実施形態では、プロトコルＡ及びプロトコルＢに基づいて信号を受信できたか否かを１０回ずつ繰り返して判定する構成について説明したが、予め定めた任意の回数を繰り返すようにしてもよい。
【符号の説明】
【００３６】
１…親局装置（上位装置）、２…子局装置（通信装置）、３…端末装置、２１…回路データ記憶部、２２…制御部、２３…Ｏ／Ｅ変換部、２４…ＦＰＧＡ、２５…ＲＦ部、２６…Ｅ／Ｏ変換部、２４１…インターフェース部（判定部）、２４２…信号演算部、１００…移動体通信システム
【特許請求の範囲】
【請求項１】
予め定められた複数の通信プロトコルごとに、該通信プロトコルにおける信号処理をリコンフィギャラブル論理回路において実行させる回路データを予め記憶している回路データ記憶部と、
上位装置から受信した信号に基づいて、前記上位装置が用いている通信プロトコルを判定する判定部と、
前記判定部が判定した通信プロトコルに応じた回路データを前記回路データ記憶部から前記リコンフィギャラブル論理回路に読み込ませる制御部と
を備えることを特徴とする通信装置。
【請求項２】
前記判定部は、
前記上位装置から受信した信号に含まれる複数のプリアンブルを検出し、検出したプリアンブル及び該プリアンブル間の時間間隔が、前記複数の通信プロトコルごとに予め定められたプリアンブル及び該プリアンブル間の時間間隔のうち、いずれの通信プロトコルと一致するかを順に判定し、プリアンブル及びプリアンブル間の時間間隔が一致した通信プロトコルを、前記上位装置が用いている通信プロトコルとして判定する
ことを特徴とする請求項１に記載の通信装置。
【請求項３】
前記リコンフィギャラブル論理回路を更に備え、
前記判定部は、前記リコンフィギャラブル論理回路内に設けられている
ことを特徴とする請求項１又は請求項２のいずれかに記載の通信装置。
【請求項４】
前記制御部は、
他の通信装置が自装置を介して前記上位装置と接続されている場合、前記判定部が通信プロトコルを判定した後に、前記上位装置から受信した信号を前記他の通信装置に送信する
ことを特徴とする請求項１から請求項３のいずれか一項に記載の通信装置。
【請求項５】
予め定められた複数の通信プロトコルごとに、該通信プロトコルにおける信号処理をリコンフィギャラブル論理回路において実行させる回路データを予め記憶している回路データ記憶部を備える通信装置における設定方法であって、
上位装置から受信した信号に基づいて、前記上位装置が用いている通信プロトコルを判定する判定ステップと、
前記判定ステップにおいて判定した通信プロトコルに応じた回路データを、前記リコンフィギャラブル論理回路に読み込ませる制御をする制御ステップと
を有することを特徴とする設定方法。
【請求項１】
予め定められた複数の通信プロトコルごとに、該通信プロトコルにおける信号処理をリコンフィギャラブル論理回路において実行させる回路データを予め記憶している回路データ記憶部と、
上位装置から受信した信号に基づいて、前記上位装置が用いている通信プロトコルを判定する判定部と、
前記判定部が判定した通信プロトコルに応じた回路データを前記回路データ記憶部から前記リコンフィギャラブル論理回路に読み込ませる制御部と
を備えることを特徴とする通信装置。
【請求項２】
前記判定部は、
前記上位装置から受信した信号に含まれる複数のプリアンブルを検出し、検出したプリアンブル及び該プリアンブル間の時間間隔が、前記複数の通信プロトコルごとに予め定められたプリアンブル及び該プリアンブル間の時間間隔のうち、いずれの通信プロトコルと一致するかを順に判定し、プリアンブル及びプリアンブル間の時間間隔が一致した通信プロトコルを、前記上位装置が用いている通信プロトコルとして判定する
ことを特徴とする請求項１に記載の通信装置。
【請求項３】
前記リコンフィギャラブル論理回路を更に備え、
前記判定部は、前記リコンフィギャラブル論理回路内に設けられている
ことを特徴とする請求項１又は請求項２のいずれかに記載の通信装置。
【請求項４】
前記制御部は、
他の通信装置が自装置を介して前記上位装置と接続されている場合、前記判定部が通信プロトコルを判定した後に、前記上位装置から受信した信号を前記他の通信装置に送信する
ことを特徴とする請求項１から請求項３のいずれか一項に記載の通信装置。
【請求項５】
予め定められた複数の通信プロトコルごとに、該通信プロトコルにおける信号処理をリコンフィギャラブル論理回路において実行させる回路データを予め記憶している回路データ記憶部を備える通信装置における設定方法であって、
上位装置から受信した信号に基づいて、前記上位装置が用いている通信プロトコルを判定する判定ステップと、
前記判定ステップにおいて判定した通信プロトコルに応じた回路データを、前記リコンフィギャラブル論理回路に読み込ませる制御をする制御ステップと
を有することを特徴とする設定方法。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１２−２４４５９４（Ｐ２０１２−２４４５９４Ａ）
【公開日】平成２４年１２月１０日（２０１２．１２．１０）
【国際特許分類】
【出願番号】特願２０１１−１１６１１１（Ｐ２０１１−１１６１１１）
【出願日】平成２３年５月２４日（２０１１．５．２４）
【出願人】（０００００４３３０）日本無線株式会社 (1,186)
【Ｆターム（参考）】
【公開日】平成２４年１２月１０日（２０１２．１２．１０）
【国際特許分類】
【出願日】平成２３年５月２４日（２０１１．５．２４）
【出願人】（０００００４３３０）日本無線株式会社 (1,186)
【Ｆターム（参考）】
[ Back to top ]