集積回路パッケージの製造方法および集積回路パッケージ
【課題】集積回路チップを搭載するためのＢＧＡパッケージのような集積回路パッケージを提供すること。
【解決手段】集積回路パッケージは、パッケージ内の低い導電性レベルを露出している空洞を含む基板を持ち、そのため、基板内に形成された貫通孔の数を減らすために、集積回路チップと下の導電性レベルとの間に接続を形成することができる。その結果、追加の信号ライン相互接続部を基板回路パッケージに内蔵することができ、および／または集積回路チップを小さくすることができる。このようにすれば、電気的性能を向上させることができる。基板内に複数のボンディング階層が存在する場合には、ワイヤ間の距離が長くなり、そのため、ワイヤ・ボンディング・プロセス、およびその後の封入プロセスを容易に行うことができる。
【解決手段】集積回路パッケージは、パッケージ内の低い導電性レベルを露出している空洞を含む基板を持ち、そのため、基板内に形成された貫通孔の数を減らすために、集積回路チップと下の導電性レベルとの間に接続を形成することができる。その結果、追加の信号ライン相互接続部を基板回路パッケージに内蔵することができ、および／または集積回路チップを小さくすることができる。このようにすれば、電気的性能を向上させることができる。基板内に複数のボンディング階層が存在する場合には、ワイヤ間の距離が長くなり、そのため、ワイヤ・ボンディング・プロセス、およびその後の封入プロセスを容易に行うことができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、集積回路に関し、特に集積回路用パッケージおよびこれらのパッケージの製造方法に関する。
【背景技術】
【０００２】
ボール・グリッド・アレイ（ＢＧＡ）集積回路パッケージ（以後、ＢＧＡパッケージと呼ぶ）は、集積回路チップを装着するために広く使用されている。何故なら、上記ＢＧＡパッケージは、他のパッケージ技術と比較した場合、いくつかの利点を持っているからである。ＢＧＡパッケージを使用すれば、狭い表面積内に複数のピン構造体を装着することができる。さらに、ＢＧＡパッケージは、衝撃による損傷を受けにくい。何故なら、ＢＧＡパッケージの外側のターミナルは、短くずんぐりしているからである。さらに、ＢＧＡパッケージは、電気的性能を優れたものにするボール・トレースを半田付けするための比較的短いボンド・パッドを持つ。
【０００３】
図８は、代表的なＢＧＡパッケージである。ＢＧＡパッケージは、二重側面構造または多重層構造にすることができる基板１と、接着剤２により基板１の上面上に装着されている集積回路チップ３とを含む。金属ワイヤ４が、集積回路の上面上に形成されている複数のボンド・パッド３ａと、基板１上に形成されているボンド・パッド７とを電気的に相互に接続している。同様に、集積回路チップ３および金属ワイヤ４を封入するために、基板１の上面上に形成されている成形部分５も設置されている。半田ボール６は、基板１の下面に取り付けられる。ボンド・パッド７は、基板１内に形成されているメッキ貫通孔８により半田ボール６に接続している。
【０００４】
ＢＧＡパッケージを製造するために、集積回路チップ３は、ダイ・ボンディング・プロセスにより接着剤２で基板１の上面の中央部に取り付けられる。その後のワイヤ・ボンディング・プロセス中に、集積回路３の上面上に形成されたボンド・パッド３ａ、および基板１上に形成されたボンド・パッド７が、金属ワイヤ４により相互接続される。成形プロセスを使用することにより、集積回路３、金属ワイヤ４および基板１の上面の一部がエポキシにより封入され、成形部分５を形成する。半田ボール取付けプロセス中に、半田ボール６は、基板１の下面に取り付けられる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このＢＧＡパッケージは利点も持っているが欠点もある。例えば、電力リングとアース・リングとの間に複数の層の金属化構造体と、各内部面からなる基板１内に多数の貫通孔が形成される。その結果、電気的性能が低下する。何故なら、内部電力面とアース面を通る電流用の導電路が少なくなるからである。従って、この問題を軽減するＢＧＡパッケージの開発が望まれている。
【課題を解決するための手段】
【０００６】
集積回路パッケージの基板は、基板内の低い導電性レベルを露出している空洞を持ち、そのため、集積回路と下の導電性レベルとの間に接続部を形成することができる。そのため、導電性層間のメッキ貫通孔はそれほど重要でなくなる。その結果、内部電力面とアース面内の導電路を必ずしもメッキ貫通孔により形成する必要がなくなり、従来技術の場合に発生した電気的性能低下を避けたり、幾分緩和したりすることができる。さらに、本発明を使用すれば、もっと多く信号を追加することもできるし、および／または電気的性能を向上させるために、集積回路の大きさを小さくすることもできる。複数のボンディング階層の集積回路パッケージの場合には、ワイヤ間の距離が長くなり、そのため、ワイヤ・ボンディング・プロセス、およびその後の封入プロセスを容易に行うことができる。
【０００７】
図に示すように、集積回路パッケージの基板は、第一の誘電層の上に形成された導電層、および上記第一の導電層の上に形成された第二の誘電層を含む。第二の誘電層は、第一の導電層の一部を露出している空洞を含む。また、第一の導電層の露出部分に接続している第二の誘電層の上に位置する集積回路が設置されている。
【０００８】
上記一般的な説明および下記の詳細な説明は、両方とも例示としてのものであって、本発明を制限するものではないことを理解されたい。
【発明を実施するための最良の形態】
【０００９】
添付の図面を参照しながら、以下の詳細な説明を読めば、本発明を最もよく理解することができるだろう。半導体業界の慣例により、図面の種々の部材は正確に縮尺されていないことを強調しておきたい。それどころか、図面を見やすくするために、種々の部材の寸法は、任意に拡大または縮小してある。
【００１０】
図面について説明するが、図面全体を通して、類似の素子には、類似の参照番号がつけてある。図１は、本発明の例示としての実施形態による集積回路パッケージを製造するためのプロセスを示すフローチャートである。図２−図６を参照しながら、図１のプロセスについて説明する。
【００１１】
ステップ１００において、多重層基板１０（図２）が供給される。多重層基板１０の製造プロセスは周知である。基板は、絶縁層２０、２２、２４および導電層３０、３２、３４、３６を含む。導電層３０、３２、３４、３６は、標準的な技術によりパターン形成することができる。これらの層は、多重層基板１０の頂部１２と底部１４とを相互接続するためにパターン形成される。導電層３０、３２、３４、３６は、銅のような金属、または他の適当な導電性材料で作ることができる。
【００１２】
ステップ１１０において、４０および４２（図３）のような貫通孔が、標準的プロセスにより多重層基板１０内に形成される。例えば、貫通孔は、多重層基板１０を機械的又は、レーザにより穴開けすることにより形成することができる。図には二つの貫通孔４０および４２しか示していないが、多重層基板１０には多数の貫通孔を形成することができる。
【００１３】
次に、ステップ１１２において、貫通孔４０および４２および外側の導電層にメッキが行われる。外側の導電層は、導電層３２および３６を含む。メッキ・プロセスは、貫通孔を含む露出した表面上でのシード層の形成と、その後での無電解メッキ・フラッシュおよび電解メッキを含む。メッキ材料としては、例えば、銅を使用することができる。ステップ１１４において、導電層３２および３６が、周知のプロセスによりパターン形成される。その後で、ステップ１１６においては、半田マスク４６および４８が導電層３２および３６の上に置かれ、導電層３２および３６および絶縁層２２の一部を露出するためにパターン形成が行われる。
【００１４】
次に、ステップ１２０において、導電層３０を露出するために、絶縁層２２内に空洞５０（図５）が形成される。空洞５０は、ルーティング、レーザ・ミリング、プラズマ・エッチング、または他の空洞形成技術により形成することができる。導電層３０を露出することにより、集積回路から多重層基板１０の少なくとも二つの異なるボンディング階層へのワイヤ・ボンドを直接形成することができる。
【００１５】
導電層３０の一つまたはそれ以上の露出部分は、電力面、電力リングまたは電力領域を形成することができる。この場合、集積回路の複数のボンド・パッドを、露出面、露出リングまたは露出領域と相互に接続することができる。電力面の代わりに、導電層３０の露出部分はアース面を形成することができる。このようにして、電力またはアースに接続するための複数の貫通孔の数を少なくすることもできるし、または全面的に使用しないですますこともできる。露出した導電層３０の一部は、また、アース面、電力面または信号ライン用の接続部のうちの一つまたはそれ以上を含む領域の組合せを含むことができる。
【００１６】
ステップ１３０において、導電性ワイヤをボンドすることができる材料を、導電層３０、３２および３６の露出した導電領域上に形成することができる。導電性材料は、ニッケル上に形成された金を含むことができる。この場合、ニッケルは、導電層３０、３２および３６の露出部分上にメッキされ、金はニッケル上にメッキされる。
【００１７】
ステップ１４０において、デバイスが完成する（図６）。このステップは、接着剤７０による多重層基板１０への集積回路チップ７５の接続を含む。ワイヤ・ボンド８０は、集積回路上のボンド・パッド（図示せず）と、多重層基板１０上の接続領域、および／またはボンド・パッド３０ａ、３０ｂ，３２ａ、３２ｂとの間に形成される。接続領域は、ワイヤを直接導電層３０および３２に接続することができる、ボンド・パッドのような領域である。さらに、集積回路チップおよびワイヤ・ボンドの上にエポキシを上から成形し、半田ボール６５が、従来技術により（導電層３６から形成された）接続パッド６０に接続される。
【００１８】
例示の実施形態の場合には、集積回路チップ７５は、マスク７０のセグメント上に形成される（図６および図７）。図では、アース面に接続しているワイヤ・ボンドは一つであるが、集積回路７５とアース面３２ａとを相互接続するために、複数のワイヤ・ボンドを使用することができる。その結果、集積回路７５をアースするために、多重層基板１０内に複数の貫通孔を形成する必要はなくなる。
【００１９】
さらに、導電層３０のセグメント３０ａは、電力面を形成し、集積回路チップ７５に電気的に接続することができる。図には、電力リング３０ａに接続しているワイヤ・ボンドは一つしかないが、集積回路チップ７５と電力面３０ａとを相互接続するために、複数のワイヤ・ボンドを使用することができる。その結果、集積回路チップ７５を電力面３０ａに相互接続するために、多重層基板１０内に複数の貫通孔を形成する必要がなくなる。別の方法としては、セグメント３０ｂは電力面を形成することができる。電力面、アース面、または導電層の他のセグメントを、集積回路の一つ、二つ、三つまたはそれ以上の側面に沿って連続領域として形成することができるし、電力面、アース面または導電層のその他のセグメントを集積回路を囲むように配置することもできる。
【００２０】
例示としての実施形態を参照しながら本発明を説明してきた。上記の例示としての実施形態は、四つの導電層を含むが、本発明は、三つまたはそれ以上の導電層、およびこれらの導電層を分離するための関連絶縁層を含む基板に適用することができる。さらに、空洞を、基板内に一つまたはそれ以上の導電層を露出している基板の二つ以上の誘電層内に形成することができる。さらに、信号ライン用の接続部、電力またはアース、またはその組合せを基板の空洞内に設けることができる。従って、添付の特許請求の範囲は、当業者であれば、本発明の真の精神および範囲から逸脱することなしに実行することができる他の変更および実施形態を含むものと解釈されたい。
【００２１】
［発明の効果］
本発明によれば、集積回路チップと一緒に使用するためのＢＧＡパッケージのような集積回路パッケージが提供される。
【図面の簡単な説明】
【００２２】
【図１】ボール・グリッド・アレイ・パッケージを製造するための、本発明の例示としてのプロセスのフローチャートである。
【図２】図１のプロセスによる連続製造段階中のボール・グリッド・アレイ基板の略図である。
【図３】図１のプロセスによる連続製造段階中のボール・グリッド・アレイ基板の略図である。
【図４】図１のプロセスによる連続製造段階中のボール・グリッド・アレイ基板の略図である。
【図５】図１のプロセスによる連続製造段階中のボール・グリッド・アレイ基板の略図である。
【図６】図１のプロセスによる連続製造段階中のボール・グリッド・アレイ基板の略図である。
【図７】図５のボール・グリッド・アレイ基板の平面図である。
【図８】従来のボール・グリッド・アレイ・パッケージの略図である。
【技術分野】
【０００１】
本発明は、概して、集積回路に関し、特に集積回路用パッケージおよびこれらのパッケージの製造方法に関する。
【背景技術】
【０００２】
ボール・グリッド・アレイ（ＢＧＡ）集積回路パッケージ（以後、ＢＧＡパッケージと呼ぶ）は、集積回路チップを装着するために広く使用されている。何故なら、上記ＢＧＡパッケージは、他のパッケージ技術と比較した場合、いくつかの利点を持っているからである。ＢＧＡパッケージを使用すれば、狭い表面積内に複数のピン構造体を装着することができる。さらに、ＢＧＡパッケージは、衝撃による損傷を受けにくい。何故なら、ＢＧＡパッケージの外側のターミナルは、短くずんぐりしているからである。さらに、ＢＧＡパッケージは、電気的性能を優れたものにするボール・トレースを半田付けするための比較的短いボンド・パッドを持つ。
【０００３】
図８は、代表的なＢＧＡパッケージである。ＢＧＡパッケージは、二重側面構造または多重層構造にすることができる基板１と、接着剤２により基板１の上面上に装着されている集積回路チップ３とを含む。金属ワイヤ４が、集積回路の上面上に形成されている複数のボンド・パッド３ａと、基板１上に形成されているボンド・パッド７とを電気的に相互に接続している。同様に、集積回路チップ３および金属ワイヤ４を封入するために、基板１の上面上に形成されている成形部分５も設置されている。半田ボール６は、基板１の下面に取り付けられる。ボンド・パッド７は、基板１内に形成されているメッキ貫通孔８により半田ボール６に接続している。
【０００４】
ＢＧＡパッケージを製造するために、集積回路チップ３は、ダイ・ボンディング・プロセスにより接着剤２で基板１の上面の中央部に取り付けられる。その後のワイヤ・ボンディング・プロセス中に、集積回路３の上面上に形成されたボンド・パッド３ａ、および基板１上に形成されたボンド・パッド７が、金属ワイヤ４により相互接続される。成形プロセスを使用することにより、集積回路３、金属ワイヤ４および基板１の上面の一部がエポキシにより封入され、成形部分５を形成する。半田ボール取付けプロセス中に、半田ボール６は、基板１の下面に取り付けられる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このＢＧＡパッケージは利点も持っているが欠点もある。例えば、電力リングとアース・リングとの間に複数の層の金属化構造体と、各内部面からなる基板１内に多数の貫通孔が形成される。その結果、電気的性能が低下する。何故なら、内部電力面とアース面を通る電流用の導電路が少なくなるからである。従って、この問題を軽減するＢＧＡパッケージの開発が望まれている。
【課題を解決するための手段】
【０００６】
集積回路パッケージの基板は、基板内の低い導電性レベルを露出している空洞を持ち、そのため、集積回路と下の導電性レベルとの間に接続部を形成することができる。そのため、導電性層間のメッキ貫通孔はそれほど重要でなくなる。その結果、内部電力面とアース面内の導電路を必ずしもメッキ貫通孔により形成する必要がなくなり、従来技術の場合に発生した電気的性能低下を避けたり、幾分緩和したりすることができる。さらに、本発明を使用すれば、もっと多く信号を追加することもできるし、および／または電気的性能を向上させるために、集積回路の大きさを小さくすることもできる。複数のボンディング階層の集積回路パッケージの場合には、ワイヤ間の距離が長くなり、そのため、ワイヤ・ボンディング・プロセス、およびその後の封入プロセスを容易に行うことができる。
【０００７】
図に示すように、集積回路パッケージの基板は、第一の誘電層の上に形成された導電層、および上記第一の導電層の上に形成された第二の誘電層を含む。第二の誘電層は、第一の導電層の一部を露出している空洞を含む。また、第一の導電層の露出部分に接続している第二の誘電層の上に位置する集積回路が設置されている。
【０００８】
上記一般的な説明および下記の詳細な説明は、両方とも例示としてのものであって、本発明を制限するものではないことを理解されたい。
【発明を実施するための最良の形態】
【０００９】
添付の図面を参照しながら、以下の詳細な説明を読めば、本発明を最もよく理解することができるだろう。半導体業界の慣例により、図面の種々の部材は正確に縮尺されていないことを強調しておきたい。それどころか、図面を見やすくするために、種々の部材の寸法は、任意に拡大または縮小してある。
【００１０】
図面について説明するが、図面全体を通して、類似の素子には、類似の参照番号がつけてある。図１は、本発明の例示としての実施形態による集積回路パッケージを製造するためのプロセスを示すフローチャートである。図２−図６を参照しながら、図１のプロセスについて説明する。
【００１１】
ステップ１００において、多重層基板１０（図２）が供給される。多重層基板１０の製造プロセスは周知である。基板は、絶縁層２０、２２、２４および導電層３０、３２、３４、３６を含む。導電層３０、３２、３４、３６は、標準的な技術によりパターン形成することができる。これらの層は、多重層基板１０の頂部１２と底部１４とを相互接続するためにパターン形成される。導電層３０、３２、３４、３６は、銅のような金属、または他の適当な導電性材料で作ることができる。
【００１２】
ステップ１１０において、４０および４２（図３）のような貫通孔が、標準的プロセスにより多重層基板１０内に形成される。例えば、貫通孔は、多重層基板１０を機械的又は、レーザにより穴開けすることにより形成することができる。図には二つの貫通孔４０および４２しか示していないが、多重層基板１０には多数の貫通孔を形成することができる。
【００１３】
次に、ステップ１１２において、貫通孔４０および４２および外側の導電層にメッキが行われる。外側の導電層は、導電層３２および３６を含む。メッキ・プロセスは、貫通孔を含む露出した表面上でのシード層の形成と、その後での無電解メッキ・フラッシュおよび電解メッキを含む。メッキ材料としては、例えば、銅を使用することができる。ステップ１１４において、導電層３２および３６が、周知のプロセスによりパターン形成される。その後で、ステップ１１６においては、半田マスク４６および４８が導電層３２および３６の上に置かれ、導電層３２および３６および絶縁層２２の一部を露出するためにパターン形成が行われる。
【００１４】
次に、ステップ１２０において、導電層３０を露出するために、絶縁層２２内に空洞５０（図５）が形成される。空洞５０は、ルーティング、レーザ・ミリング、プラズマ・エッチング、または他の空洞形成技術により形成することができる。導電層３０を露出することにより、集積回路から多重層基板１０の少なくとも二つの異なるボンディング階層へのワイヤ・ボンドを直接形成することができる。
【００１５】
導電層３０の一つまたはそれ以上の露出部分は、電力面、電力リングまたは電力領域を形成することができる。この場合、集積回路の複数のボンド・パッドを、露出面、露出リングまたは露出領域と相互に接続することができる。電力面の代わりに、導電層３０の露出部分はアース面を形成することができる。このようにして、電力またはアースに接続するための複数の貫通孔の数を少なくすることもできるし、または全面的に使用しないですますこともできる。露出した導電層３０の一部は、また、アース面、電力面または信号ライン用の接続部のうちの一つまたはそれ以上を含む領域の組合せを含むことができる。
【００１６】
ステップ１３０において、導電性ワイヤをボンドすることができる材料を、導電層３０、３２および３６の露出した導電領域上に形成することができる。導電性材料は、ニッケル上に形成された金を含むことができる。この場合、ニッケルは、導電層３０、３２および３６の露出部分上にメッキされ、金はニッケル上にメッキされる。
【００１７】
ステップ１４０において、デバイスが完成する（図６）。このステップは、接着剤７０による多重層基板１０への集積回路チップ７５の接続を含む。ワイヤ・ボンド８０は、集積回路上のボンド・パッド（図示せず）と、多重層基板１０上の接続領域、および／またはボンド・パッド３０ａ、３０ｂ，３２ａ、３２ｂとの間に形成される。接続領域は、ワイヤを直接導電層３０および３２に接続することができる、ボンド・パッドのような領域である。さらに、集積回路チップおよびワイヤ・ボンドの上にエポキシを上から成形し、半田ボール６５が、従来技術により（導電層３６から形成された）接続パッド６０に接続される。
【００１８】
例示の実施形態の場合には、集積回路チップ７５は、マスク７０のセグメント上に形成される（図６および図７）。図では、アース面に接続しているワイヤ・ボンドは一つであるが、集積回路７５とアース面３２ａとを相互接続するために、複数のワイヤ・ボンドを使用することができる。その結果、集積回路７５をアースするために、多重層基板１０内に複数の貫通孔を形成する必要はなくなる。
【００１９】
さらに、導電層３０のセグメント３０ａは、電力面を形成し、集積回路チップ７５に電気的に接続することができる。図には、電力リング３０ａに接続しているワイヤ・ボンドは一つしかないが、集積回路チップ７５と電力面３０ａとを相互接続するために、複数のワイヤ・ボンドを使用することができる。その結果、集積回路チップ７５を電力面３０ａに相互接続するために、多重層基板１０内に複数の貫通孔を形成する必要がなくなる。別の方法としては、セグメント３０ｂは電力面を形成することができる。電力面、アース面、または導電層の他のセグメントを、集積回路の一つ、二つ、三つまたはそれ以上の側面に沿って連続領域として形成することができるし、電力面、アース面または導電層のその他のセグメントを集積回路を囲むように配置することもできる。
【００２０】
例示としての実施形態を参照しながら本発明を説明してきた。上記の例示としての実施形態は、四つの導電層を含むが、本発明は、三つまたはそれ以上の導電層、およびこれらの導電層を分離するための関連絶縁層を含む基板に適用することができる。さらに、空洞を、基板内に一つまたはそれ以上の導電層を露出している基板の二つ以上の誘電層内に形成することができる。さらに、信号ライン用の接続部、電力またはアース、またはその組合せを基板の空洞内に設けることができる。従って、添付の特許請求の範囲は、当業者であれば、本発明の真の精神および範囲から逸脱することなしに実行することができる他の変更および実施形態を含むものと解釈されたい。
【００２１】
［発明の効果］
本発明によれば、集積回路チップと一緒に使用するためのＢＧＡパッケージのような集積回路パッケージが提供される。
【図面の簡単な説明】
【００２２】
【図１】ボール・グリッド・アレイ・パッケージを製造するための、本発明の例示としてのプロセスのフローチャートである。
【図２】図１のプロセスによる連続製造段階中のボール・グリッド・アレイ基板の略図である。
【図３】図１のプロセスによる連続製造段階中のボール・グリッド・アレイ基板の略図である。
【図４】図１のプロセスによる連続製造段階中のボール・グリッド・アレイ基板の略図である。
【図５】図１のプロセスによる連続製造段階中のボール・グリッド・アレイ基板の略図である。
【図６】図１のプロセスによる連続製造段階中のボール・グリッド・アレイ基板の略図である。
【図７】図５のボール・グリッド・アレイ基板の平面図である。
【図８】従来のボール・グリッド・アレイ・パッケージの略図である。
【特許請求の範囲】
【請求項１】
集積回路パッケージであって、
第一の誘電層と、
第二の領域から絶縁された第一の領域を有し、前記第一の誘電層上に配置された第一の導電層と、
前記第一導電層の上に配置されていて、前記第一と第二の領域がその中で露出されている空洞を有する第二の誘電層と、
前記第二の誘電層の上に位置していて、前記露出された第一の領域に接続されている第一のリードと前記第一の導電層の前記露出された第二の領域に接続されている第二のリードとを含む集積回路チップとを含む基板を備える集積回路パッケージ。
【請求項２】
請求項１記載の集積回路パッケージにおいて、前記第一の導電層が連続領域を含み、前記集積回路チップがボンド・パッドを含み、前記連続領域が前記ボンド・パッドの一つより多くと接続している集積回路パッケージ。
【請求項３】
請求項２記載の集積回路パッケージにおいて、前記連続領域が、アース面および電力面のうちの一方である集積回路パッケージ。
【請求項４】
請求項２記載の集積回路パッケージにおいて、前記連続領域が、前記集積回路チップの少なくとも一つの側面に沿って境界を形成する集積回路パッケージ。
【請求項５】
請求項１記載の集積回路パッケージにおいて、前記第一の導電層の露出部分が、アース面と電力面の一方を含む集積回路パッケージ。
【請求項６】
請求項１記載の集積回路パッケージにおいて、前記第一の導電層の露出部分が、信号ライン用の少なくとも一つの接続部を含む集積回路パッケージ。
【請求項７】
請求項１記載の集積回路パッケージにおいて、さらに、前記第二の誘電層の上に形成された第二の導電層を備える集積回路パッケージ。
【請求項８】
集積回路パッケージであって、
第一の誘電層と、
前記第一の誘電層上に配置され、かつ第二の領域から絶縁された第一の領域を有する第一の導電層と、
前記第一導電層の上に形成されていて、前記第一と第二の領域が空洞内で露出され、それぞれが集積回路の第一と第二のリードに接続されている空洞を有する第二の誘電層と、
前記第二の誘電層の上に位置していて、前記集積回路をその上に位置決めするための領域を有する第二の導電層とを含む基板を備える集積回路パッケージ。
【請求項９】
請求項８記載の集積回路パッケージにおいて、前記第一の導電層の露出部分が、アース面および電力面のうちの一方を形成する集積回路パッケージ。
【請求項１０】
請求項８記載の集積回路パッケージにおいて、前記第一の導電層の露出部分が、さらに、信号ライン用の接続部を形成する集積回路パッケージ。
【請求項１】
集積回路パッケージであって、
第一の誘電層と、
第二の領域から絶縁された第一の領域を有し、前記第一の誘電層上に配置された第一の導電層と、
前記第一導電層の上に配置されていて、前記第一と第二の領域がその中で露出されている空洞を有する第二の誘電層と、
前記第二の誘電層の上に位置していて、前記露出された第一の領域に接続されている第一のリードと前記第一の導電層の前記露出された第二の領域に接続されている第二のリードとを含む集積回路チップとを含む基板を備える集積回路パッケージ。
【請求項２】
請求項１記載の集積回路パッケージにおいて、前記第一の導電層が連続領域を含み、前記集積回路チップがボンド・パッドを含み、前記連続領域が前記ボンド・パッドの一つより多くと接続している集積回路パッケージ。
【請求項３】
請求項２記載の集積回路パッケージにおいて、前記連続領域が、アース面および電力面のうちの一方である集積回路パッケージ。
【請求項４】
請求項２記載の集積回路パッケージにおいて、前記連続領域が、前記集積回路チップの少なくとも一つの側面に沿って境界を形成する集積回路パッケージ。
【請求項５】
請求項１記載の集積回路パッケージにおいて、前記第一の導電層の露出部分が、アース面と電力面の一方を含む集積回路パッケージ。
【請求項６】
請求項１記載の集積回路パッケージにおいて、前記第一の導電層の露出部分が、信号ライン用の少なくとも一つの接続部を含む集積回路パッケージ。
【請求項７】
請求項１記載の集積回路パッケージにおいて、さらに、前記第二の誘電層の上に形成された第二の導電層を備える集積回路パッケージ。
【請求項８】
集積回路パッケージであって、
第一の誘電層と、
前記第一の誘電層上に配置され、かつ第二の領域から絶縁された第一の領域を有する第一の導電層と、
前記第一導電層の上に形成されていて、前記第一と第二の領域が空洞内で露出され、それぞれが集積回路の第一と第二のリードに接続されている空洞を有する第二の誘電層と、
前記第二の誘電層の上に位置していて、前記集積回路をその上に位置決めするための領域を有する第二の導電層とを含む基板を備える集積回路パッケージ。
【請求項９】
請求項８記載の集積回路パッケージにおいて、前記第一の導電層の露出部分が、アース面および電力面のうちの一方を形成する集積回路パッケージ。
【請求項１０】
請求項８記載の集積回路パッケージにおいて、前記第一の導電層の露出部分が、さらに、信号ライン用の接続部を形成する集積回路パッケージ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００８−１７２２６７（Ｐ２００８−１７２２６７Ａ）
【公開日】平成２０年７月２４日（２００８．７．２４）
【国際特許分類】
【出願番号】特願２００８−４５７６８（Ｐ２００８−４５７６８）
【出願日】平成２０年２月２７日（２００８．２．２７）
【分割の表示】特願２００１−２１８９２１（Ｐ２００１−２１８９２１）の分割
【原出願日】平成１３年７月１９日（２００１．７．１９）
【出願人】（３０１０３０６０５）アギア システムズ ガーディアン コーポレーション (15)
【氏名又は名称原語表記】Ａｇｅｒｅ Ｓｙｓｔｅｍｓ Ｇｕａｒｄｉａｎ Ｃｏｒｐｏｒａｔｉｏｎ
【公開日】平成２０年７月２４日（２００８．７．２４）
【国際特許分類】
【出願日】平成２０年２月２７日（２００８．２．２７）
【分割の表示】特願２００１−２１８９２１（Ｐ２００１−２１８９２１）の分割
【原出願日】平成１３年７月１９日（２００１．７．１９）
【出願人】（３０１０３０６０５）アギア システムズ ガーディアン コーポレーション (15)
【氏名又は名称原語表記】Ａｇｅｒｅ Ｓｙｓｔｅｍｓ Ｇｕａｒｄｉａｎ Ｃｏｒｐｏｒａｔｉｏｎ
[ Back to top ]