集積回路装置、増幅器および通信機モジュール
【課題】小型で高性能で、設計が容易な集積回路装置、増幅器および通信機モジュールを提供する。
【解決手段】集積回路装置、増幅器または通信機モジュールは、基材71と、基材71の上方に設けられ、集積回路１１および集積回路に接続される伝送線路22,32,42,52,62を含む回路ユニット21,31,51,61と、回路ユニットを覆う封止部72,77,85,88と、伝送線路に電気的に接続され、基材と封止部との間に設けられるフィールドスルー配線74,82と、回路ユニットに含まれ、フィールドスルー配線の上方に設けられ、フィールドスルー配線と伝送線路との間に接続されるキャパシタ26,66とを有する。
【解決手段】集積回路装置、増幅器または通信機モジュールは、基材71と、基材71の上方に設けられ、集積回路１１および集積回路に接続される伝送線路22,32,42,52,62を含む回路ユニット21,31,51,61と、回路ユニットを覆う封止部72,77,85,88と、伝送線路に電気的に接続され、基材と封止部との間に設けられるフィールドスルー配線74,82と、回路ユニットに含まれ、フィールドスルー配線の上方に設けられ、フィールドスルー配線と伝送線路との間に接続されるキャパシタ26,66とを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路装置、増幅器および通信機モジュールに関する。
【背景技術】
【０００２】
レーダ用増幅器や基地局用増幅器などの通信機モジュールに用いられる高出力の集積回路装置では、高出力化を図るために、複数の集積回路を並列に接続して集積回路のトランジスタのゲート幅を増やすことが行われている。
【０００３】
さらに、集積回路からの出力を最大限に引き出すために、並列に接続した複数の集積回路の入力側と出力側にそれぞれインピーダンス変換器を接続し、インピーダンス変換器の整合回路（伝送線路）によりインピーダンスを整合させている。
【０００４】
上述の集積回路装置の信号をパッケージの外部に取り出すための外部接続端子として、例えば、入力側、出力側ともにフィールドスルー配線と呼ばれる引き出し配線が用いられている。そして、入力側の伝送線路と入力側のフィールドスルー配線との間、および出力側の伝送線路と出力側のフィールドスルー配線との間には、それぞれ直流カット用のキャパシタを接続することが行われている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−２８８８４６号公報
【特許文献２】特開２０００−３３２１９０号公報
【特許文献３】実開昭６１−９０２５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
直流カット用のキャパシタとして、例えば上部と下部に電極を備えたキャパシタが用いられており、下部電極と伝送線路とが電気的に接続されるように伝送線路上にキャパシタを搭載し、上部電極とフィールドスルー配線とをワイヤで接続することが行われている。ところが、上述の構成の場合、伝送線路上にキャパシタの搭載領域を確保する必要があるため、伝送線路の長さが増大してパッケージサイズが大きくなるという問題や、キャパシタが搭載できるように伝送線路の一部の幅を増やすことにより、伝送線路を流れる信号の伝送損失が大きくなるという問題があった。
【課題を解決するための手段】
【０００７】
発明の一観点によれば、基材と、基材の上方に設けられ、集積回路および前記集積回路に接続される伝送線路を含む回路ユニットと、回路ユニットを覆う封止部と、伝送線路に電気的に接続され、基材と封止部との間に設けられるフィールドスルー配線と、回路ユニットに含まれ、フィールドスルー配線の上方に設けられ、フィールドスルー配線と伝送線路との間に接続されるキャパシタとを有する集積回路装置が提供される。
【０００８】
発明の別の一観点によれば、基材と、基材の上方に設けられた集積回路チップと、基材の上方に設けられ、集積回路チップに電気的に接続される伝送線路と、集積回路チップと伝送線路とを覆う封止部と、伝送線路に電気的に接続され、封止部から引き出されるフィールドスルー配線とフィールドスルー配線の上方に設けられ、フィールドスルー配線と伝送線路との間に接続されるキャパシタとを有する増幅器が提供される。
【０００９】
発明の別の一観点によれば、基材と、基材の上方に設けられた集積回路チップと、基材の上方に設けられ、集積回路チップに電気的に接続される伝送線路と、集積回路チップと伝送線路とを覆う封止部と、伝送線路に電気的に接続され、封止部から引き出されるフィールドスルー配線とフィールドスルー配線の上方に設けられ、フィールドスルー配線と伝送線路との間に接続されるキャパシタとを有する通信機モジュールが提供される。
【発明の効果】
【００１０】
上述の観点によれば、小型で高性能で、設計が容易な集積回路装置、増幅器および通信機モジュールが実現される。
【図面の簡単な説明】
【００１１】
【図１】図１は、実施例１における、集積回路装置の上面図および断面図である。
【図２】図２は、実施例１における、ボンディングツールで、出力側のチップ容量の上面とフィールドスルー配線とを接続する動作を示す図である。
【図３】図３は、実施例２における、集積回路装置の平面図および断面図である。
【図４】図４は、実施例３における、集積回路装置の平面図および断面図である。
【図５】図５は、実施例４における、集積回路装置の平面図および断面図である。
【図６】図６は、実施例１から実施例４における、集積回路装置を有する増幅器を使用した通信機モジュールの構成を示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態について、図面を参照して具体的に説明する。
【実施例１】
【００１３】
実施例１について、図１および図２を参照して説明する。
【００１４】
図１は、実施例１の集積回路装置の平面図および断面図である。実施例１の集積回路装置は、集積回路チップ１１と、図１において集積回路チップ１１の左側に設けられた入力整合回路１５と、集積回路チップ１１の右側に設けられた出力整合回路１６と、を含む。入力整合回路１５は、基板２１上に形成された高インピーダンスの第１伝送線路２２と、基板３１上に形成された低インピーダンスの第２伝送線路３２と、を含む。出力整合回路は、基板４１上に形成されたテーパー形状の電極４２と、基板５１上に形成された低インピーダンスの第３伝送線路５２と、基板６１に形成された高インピーダンスの第４伝送線路６２と、を含む。
【００１５】
集積回路チップ１１は、複数のＧａＮパワートランジスタを搭載している。
【００１６】
基板２１および６１は、例えば比誘電率が９．８で、厚さが０．３８ｍｍ程度で、裏面にＡｕメッキが施されている。基板３１および５１は、例えば比誘電率が１４０で、厚さが０．２５ｍｍ程度で、裏面にＡｕメッキが施されている。
【００１７】
第１伝送線路２２および第４伝送線路６２は、基板２１および６１上に直線のマイクロストリップラインとしてそれぞれ形成される。基板２１上にはさらに電力供給パターン２５が形成され、基板６１上にはさらに電力供給パターン６５が形成される。
【００１８】
基板３１上に形成された第２伝送線路３２は、マイクロストリップラインとして形成され、基板３１の上面全体に設けられたパターンである。第３伝送線路５２は、基板５１上に直線のマイクロストリップラインとして形成される。
【００１９】
基材（パッケージベース）７１には、金属製のフレーム７２と、入力用フィールドスルー基板７３と、入力用フィールドスルー配線７４と、フィールドスルー絶縁部７７と、入力用フィールドスルー配線７４上のフレーム７２の外側部分に設けられた入力リード７５と、が設けられる。パッケージベース７１には、出力用フィールドスルー基板８１と、出力用フィールドスルー配線８２と、フィールドスルー絶縁部８５と、出力用フィールドスルー配線８２上のフレーム７２の外側部分に設けられた出力リード８３と、がさらに設けられる。パッケージベース７１には、２本の電源端子（リード）９３と、電源用フィールドスルー配線９２と、フィールドスルー絶縁部９１と、基板２１に隣接して設けられた第１電源キャパシタ９４と、基板６１に隣接して設けられた第２電源キャパシタ９６と、がさらに設けられる。
【００２０】
集積回路チップ１１、基板２１、３１、４１、５１、６１、および第１および第２電源キャパシタ９４および９６は、パッケージベース７１に上に、例えばＡｕＳｎはんだを用いて３００℃の窒素雰囲気で実装される。
【００２１】
第１伝送線路２２と、基板３１上に形成された第２伝送線路３２との間、第２伝送線路３２と集積回路チップ１１との間、集積回路チップ１１と電極４２との間、電極４２と第３伝送線路５２との間、第３伝送線路５２と第４伝送線路６２との間は、それぞれ、例えばワイヤ径２５μｍ程度の金ワイヤを用いたワイヤボンディングにより接続される。なお、ワイヤボンディングの代わりに、リボンボンディングを使用することも可能である。
【００２２】
さらに、２つの電源用フィールドスルー配線９２上のフレーム７２の内側部分と、第１電源キャパシタ９４および第２電源キャパシタ９６の上面間も、上記と同様に、ワイヤ９５および９７でそれぞれ接続される。第１電源キャパシタ９４の上面は、図示していないワイヤで電力供給パターン２５に接続され、第２電源キャパシタ９６の上面は、図示していないワイヤで電力供給パターン６５に接続される。２本の電源端子（リード）９３からの電力は、２つの電源用フィールドスルー配線９２、第１電源キャパシタ９４、第２電源キャパシタ９６、電力供給パターン２５、６５、基板３１上の伝送線路、伝送線路２２、４２、５２、６２を介して集積回路チップ１１に供給される。電力は直流であり、基板３１上の伝送線路、伝送線路２２、４２、５２、６２を伝送する信号は高周波なので、このような形での電力供給が可能である。第１電源キャパシタ９４、第２電源キャパシタ９６は、動作周波数でショートとなり、この第１電源キャパシタ９４および第２電源キャパシタ９６から電源までの配線が、集積回路装置内の高周波回路に影響を与えないようにする。
【００２３】
キャパシタ２６および６６は、下部電極と、下部電極の上方に設けられた誘電体層と、誘電体層の上方に設けられた上部電極とを有している。キャパシタ２６は、入力用フィールドスルー配線７４上のフレーム７２の内側部分に設けられ、キャパシタ６６は、出力用フィールドスルー配線８２上のフレーム７２の内側部分に設けられる。
【００２４】
キャパシタ２６および６６は、下部電極を入力用フィールドスルー配線７４および出力用フィールドスルー配線８２上に、ＡｕＳｎはんだなどで、上記と同様に電気的に接続して実装される。入力用フィールドスルー配線７４および出力用フィールドスルー配線８２の、フレーム７２の内側部分は、キャパシタ２６および６６が実装できるように、平面視における延在方向および幅方向の寸法が、キャパシタ２６および６６の平面視における寸法より０．２ｍｍ程度大きく設定されている。具体的には、キャパシタ２６および６６が例えば０．７６ｍｍ×０．７６ｍｍのサイズであるため、フィールドスルー配線７４および８２は、それぞれ配線幅が１ｍｍ程度で、フレーム７２の内側部分の長さが１ｍｍ程度である。このように設定することで、キャパシタ２６および６６をフィールドスルー配線７４および８２の上に実装する場合のＡｕＳｎはんだなどの濡れ性や、実装後のはんだフィレットの様子を観察することができる。
【００２５】
キャパシタ２６の上面は、ワイヤ７６で、基板２１上の第１伝送線路２２に接続される。これにより、入力リード７５は、キャパシタ２６を介して、入力整合回路の第１伝送線路２２に接続されることになる。
【００２６】
同様に、キャパシタ６６の上面は、ワイヤボンディング８４で、基板６１上の第４伝送線路６２に接続される。これにより、出力リード８３は、キャパシタ６６を介して、出力整合回路の第４伝送線路６２に接続されることになる。
【００２７】
以上のように実装した後、フレーム７２にふた８８を設けて、集積回路チップ１１は気密封止される。したがって、パッケージベース７１、フレーム７２、ふた８８、およびフィードスルー機構により、集積回路チップ１１および伝送線路を含む回路ユニットを覆う封止部が形成される。
【００２８】
なお、フィードスルー配線基板７３および８１の厚さは例えば１ｍｍ程度で、フィードスルー配線７４および８２は５０オームの特性インピーダンスを有するように設計されている。この構成により、キャパシタ２６および６６の実装に伴う配線幅の変更をすることなく、損失低減と設計性向上とを達成することができる。また、キャパシタ２６および５６をそれぞれ入力用フィードスルー配線７６、出力用フィードスルー配線８２の上方に配置することにより、第１伝送線路２２および第４伝送線路６２の配線長の増大を抑えることができるとともに、第１伝送線路２２および第４伝送線路６２の特性インピーダンスが低下して伝送損失が増大するのを抑制することができる。本実施例によれば、第１伝送線路２２および第４伝送線路６２上にキャパシタを実装していた場合と比べ回路長さは２０％低減できた。
【００２９】
図２は、実施例１において、ボンディングツールを用いて、出力側のキャパシタ６６の上面とフィールドスルー配線８２とを接続する動作を示す図である。図２に示すように、フィールドスルー配線８２に実装されたキャパシタ６６の上面の方が、基板６１上の第４伝送線路６２の面より高いので、キャパシタ６６の上面にファーストボンディングした後、基板６１上の第４伝送線路６２の上面にセカンドボンディングを行うことができる。ボンディングツール１は、フレーム７２またはフィールドスルー絶縁部８５と干渉しないため、容易に直流カット用キャパシタ６６と出力整合回路の基板６１上の高インピーダンス伝送線路６２との間をワイヤボンディング接続できるようになった。ワイヤボンディングが、キャパシタから整合回路の基板へとワイヤボンディングできるようになったことから、キャパシタの上部電極の損傷やはがれが無くなり、製造歩留まりを向上させることができる。
【００３０】
パッケージ端子を外部と接続するためのリード７５、８３は無くてもよく、その場合は、例えばリボンまたはワイヤを用いて外部と入力用フィールドスルー配線７２または出力用フィールドスルー配線８２とを電気的に接続することができる。この場合、金属フレーム外のフィードスルー配線長はワイヤやリボンボンディングができればよいので、リードを用いた場合よりも集積回路装置の全体サイズを短くすることができる。
【００３１】
実施例１では、金属フレーム７２用いたパッケージの例を示したが、例えばセラミクスで形成したフレームを使用することもできる。
【００３２】
また、実施例１では、パッケージベース７１は、比較的高出力の集積回路チップ１１を想定し、放熱性のよい金属で、集積回路チップ１１や入力および出力整合回路○○（符号）の基板との熱膨張係数差を考慮した材料を選んでいる。例えば、パッケージベース７１の材料として、ＣｕＷやＣｕＭｏなどの材料を用いることができる。発熱の小さな回路の場合は、パッケージベースとしてコバール等を用いることができ、また誘電体基板を使用することもできる。この場合、放熱性を重視する場合は、ＡｌＮやＢｅＯなどの材料のパッケージベースを用いるのが好ましい。その他、アルミナセラミクスやＦＲ−４などの有機基板を用いることもできる。この場合、特にチップ搭載領域にビアホール（サーマルビアともいう）を形成することにより、放熱性の向上を図ることができる。
【００３３】
以上説明したように、実施例１では、キャパシタをフィードスルー配線上に適切に実装することが可能となり、整合回路基板上に直流カット用キャパシタを実装する場合と比べ回路長さを低減でき、集積回路装置の小型化と伝送損失低減による性能の向上を図ることができる。さらに、パッケージフレームとワイヤボンディングツールとの干渉がなく、直流カット用キャパシタと内部に設けられる整合基板との間のワイヤボンデシング接続が容易に行えるようになった。また、キャパシタの実装に伴う配線幅の変更が不要で、電気的不連続部を削減し伝送損失低減と設計性向上を達成することができる。
【実施例２】
【００３４】
実施例２について、図３を参照して説明する。
【００３５】
図３は、実施例２における、集積回路装置の上面図および断面図である。実施例２の集積回路装置は、ＬＴＣＣ（Low Temperature Co-fired Ceramics）やＨＴＣＣ（High Temperature Co-fired Ceramics）などの多層の誘電体配線層を有するパッケージに集積回路チップおよび整合回路を搭載した集積回路装置である。
【００３６】
図３に示すように、実施例２の集積回路装置は、２段増幅のための２個の集積回路チップ１１１Ａおよび１１１Ｂと、入力整合回路が形成される基板１２１と、２個の集積回路チップ１１１Ａおよび１１１Ｂの間の接続回路が形成される基板１３１と、出力整合回路が形成される基板１４１と、を含む。
【００３７】
実施例２の集積回路装置は、グランドとして機能する金属製のベース１０１を含む。金属製のベース１０１の上には、多層の誘電体配線層１０３が設けられている。２個の集積回路チップ１１１Ａ、１１１Ｂ、基板１２１、１３１および１４１は、誘電体配線層１０３の上に実装されている。実施例１と同様に、誘電体配線層１０３の上には、金属フレーム１０２、入力用フィードスルー基板１５１、入力用フィードスルー配線１５２、フィードスルー絶縁１５３、出力用フィードスルー基板１６１、出力用フィードスルー配線１６２、およびフィードスルー絶縁１６３などが設けられている。
【００３８】
入力用フィードスルー配線１５２上の金属フレーム１０２の内側部分には、直流カット用のキャパシタ１２６が、裏面が入力用フィードスルー配線１５２と電気的に接続するように実装されている。キャパシタ１２６の上面は、ワイヤ１７６により、基板１２１上に形成された入力整合回路の伝送線路に接続されている。
【００３９】
出力用フィードスルー配線１６２上の金属フレーム１０２の内側部分には、直流カット用のキャパシタ１６６が、裏面が入力用フィードスルー配線１６２と電気的に接続するように実装されている。キャパシタ１６６の上面は、ワイヤ１８４により、基板１４１上に形成された出力整合回路の伝送線路に接続されている。
【００４０】
また、基板１２１に形成された入力整合回路と集積回路チップ１１１Ａとの間、集積回路チップ１１１Ａと、基板１３１に形成された接続回路１３１との間、接続回路１３１と集積回路チップ１１１Ｂとの間、集積回路チップ１１１Ｂと、基板１４１に形成された出力整合回路との間は、同様にそれぞれワイヤボンディングにより接続されている。別途電源回路なども設けられるが、ここでは省略する。
【００４１】
２個の集積回路チップ、基板、キャパシタなどが実装された後、フレーム１０２にふた１０５が設けられて、集積回路チップ１１１Ａ、１１１Ｂは気密封止される。
【００４２】
多層の誘電体配線層１０３は、ＨＴＣＣの場合には、アルミナセラミックを材料として形成され、ＬＴＣＣの場合には、ガラスセラミックを材料として形成される。多層誘電体配線構造１０３の内部には、封止用の金属層と、集積回路チップ１１１Ａ、１１１Ｂの裏面および封止用の金属層とベース１０１とを接続するサーマルビア１０４が設けられる。これにより、集積回路チップ１１１Ａ、１１１Ｂで発生する熱は、サーマルビア１０４を通ってベース１０１から放熱される。
【００４３】
実施例２において、パッケージ内の整合回路、接続回路および電源回路などが、例えばＬＴＣＣやＨＴＣＣ等の多層配線で形成されてもよい。言い換えれば、フレーム（壁）を有するパッケージ内に回路が構成され、直流カット用のキャパシタが信号端子に実装される場合であれば、フィールドスルー配線上にキャパシタを実装する形で、実施例１および実施例２の構成を適用できる。
【００４４】
実施例２では、多層配線による集積回路の小型化、電源回路の設計自由度拡大、高集積、高機能化、実装時間短縮を実現しながら、直流カット用キャパシタの実装が可能となる。
【実施例３】
【００４５】
実施例３について、図４を参照して説明する。
【００４６】
図４は、実施例３の集積回路装置の平面図および断面図である。実施例３の集積回路装置は、電力供給パターン６５が、基板６１のエッジに沿って形成され、高インピーダンス伝送線路６２の端部に接続されることが、実施例１と異なり、ほかの部分は実施例１と同じである。言い換えれば、出力側のフィードスルー配線８２上に搭載したキャパシタ６６と出力整合回路上のＴ分岐部分とを接続したものである。
【００４７】
この出力整合回路の基板６１上の第４伝送線路６２の部分は、電源回路だけでなく、高調波を短絡、あるいはオープンにする高調波処理機能を有しており、集積回路による増幅器の高効率化やフィルターの役割をするものである。分岐部分にキャパシタを搭載した場合、その分岐部分の設計が困難で、所望の性能のものを得ることが困難であった。これに対して、実施例３では、分岐部分の設計が容易になり、高調波処理回路など、周波数の高い成分まで精度よく設計できるようになり、高性能な回路が実現できるようになる。
【実施例４】
【００４８】
実施例４について、図５を参照して説明する。
【００４９】
図５は、実施例４の集積回路装置の平面図および断面図である。実施例４の集積回路装置は、２個の集積回路チップ１１Ａおよび１１Ｂを搭載し、並列に動作させるトランジスタの個数を増加させて、より一層の高出力が得られるようにしたことが、実施例１と異なる。このような構成を実現するため、実施例４の集積回路装置では、基板３１上に形成される第２伝送線路の幅を、２個の集積回路チップ１１Ａおよび１１Ｂの入力端子が配置される範囲に広げる。さらに、基板４１上に、２個のテーパー形状の電極４２Ａおよび４２Ｂを形成し、基板５１上に、２個の低インピーダンスの伝送線路である第５伝送線路５２Ａおよび第６伝送線路５２Ｂを形成する。そして、基板６１上に、２個の折れ曲がった高インピーダンスの伝送線路である第７伝送線路６２Ａおよび第８伝送線路６２Ｂを形成する。第７伝送線路６２Ａおよび第８伝送線路６２Ｂは、逆方向に伸びた後折れ曲がり、他方の端が一体に接続されている。
【００５０】
第１伝送線路２２は、基板３１上のパターンの一方の端に、ワイヤボンディングなどで接続されている。第１伝送線路２２からの入力信号は、基板３１上のパターンの他方の端全体に伝送される。基板３１上のパターンの他方の端は、２個の集積回路チップ１１Ａおよび１１Ｂの入力端子と、ワイヤボンディングなどで接続され、入力信号が２個の集積回路チップ１１Ａおよび１１Ｂのトランジスタに並列に入力する。これにより、２個の集積回路チップ１１Ａおよび１１Ｂの出力端子は、入力信号を並列に増幅した信号を出力する。
【００５１】
２個の集積回路チップ１１Ａおよび１１Ｂの出力端子は、２個のテーパー形状の電極４２とＡおよび４２Ｂの広い側の端部に、ワイヤボンディングなどで接続される。２個のテーパー形状の電極４２Ａおよび４２Ｂの狭い側の端部は、２個の低インピーダンスの第５伝送線路５２Ａおよび第６伝送線路５２Ｂに、ワイヤボンディングなどで接続される。さらに、２個の低インピーダンスの第５伝送線路５２Ａおよび第６伝送線路５２Ｂは、２個の高インピーダンスの第７伝送線路６２Ａおよび第８伝送線路６２Ｂに、それぞれワイヤボンディングなどで接続される。さらに、２個の高インピーダンスの第７伝送線路６２Ａおよび第８伝送線路６２Ｂの接続部分は、キャパシタ６６の上面に、ワイヤボンディングなどで接続される。
【００５２】
以上の接続により、２個の集積回路チップ１１Ａおよび１１Ｂの出力は、電極４２とＡおよび４２Ｂ、第５伝送線路５２Ａおよび第６伝送線路５２Ｂ、および第７伝送線路６２Ａおよび第８伝送線路６２Ｂを通ってそれぞれ伝送され、接続部分で合成されてキャパシタ６６を介して出力リード８３から出力される。
【００５３】
基板６１の両側に第２電源キャパシタ９６Ａおよび９６Ｂが設けられる。第２電源キャパシタ９６Ａは、電源フィードスルー配線９２にワイヤボンディングなどで接続され、第２電源キャパシタ９６Ａと第２電源キャパシタ９６Ｂは、図示していない配線で接続される。第２電源キャパシタ９６Ａおよび第２電源キャパシタ９６Ｂは、それぞれ電力供給パターン６５Ａおよび６５Ｂを介して、低インピーダンスの第５伝送線路５２Ａおよび第６伝送線路５２Ｂに接続される。電源端子９３、電源フィードスルー配線９２、ワイヤ９７、第２電源キャパシタ９６Ａおよび９６Ｂ、電力供給パターン６５Ａおよび６５Ｂ、低インピーダンスの第５伝送線路５２Ａおよび第６伝送線路５２Ｂ、テーパー形状の電極４２Ａおよび４２Ｂは、２個の集積回路チップ１１Ａおよび１１Ｂへの電力供給経路を形成する。
【００５４】
実施例４でも、直流カット用のキャパシタ６６は、フィードスルー配線８２上に実装され、このキャパシタ６６と合成回路の合成部分（十字分岐部分）をワイヤボンディングにより接続している。出力合成回路にキャパシタを実装した場合、キャパシタを搭載する領域を確保するため、配線幅を部分的に広げる必要があり、設計性が劣化するとともに電気的に不連続になることにより伝送損失が増大するという問題があった。実施例４によれば、出力合成回路の分岐部の設計が容易となり、電気的な不連続部を削減できるため、より高性能な集積回路装置を実現することができる。
【００５５】
以上実施例１から実施例４を説明したが、記載された実施形態に限られることなく、多くの変形例が可能である。例えば、実施形態ではＧａＮトランジスタを用いたが、例えばＳｉ、ＧａＡｓＳｉ、ＧａＡｓやＩｎＰを用いたトランジスタを使用することも可能である。また、集積回路チップと整合回路基板で回路を形成したが、チップ内に抵抗やキャパシタおよび整合回路を一部集積化してＭＭＩＣとしたチップを使用し、その外部に整合回路基板を構成したハイブリッドＩＣとすることも可能である。また、チップ内に抵抗やキャパシタおよび整合回路集積化したＭＭＩＣを使用してもよい。実施形態は、チップや整合回路基板をＡｕＳｎはんだを用いて実装したが、導電性接着剤で実装してもよい。この場合、２００℃以下で実装できるので、パッケージとチップならびに整合回路基板、コンデンサの熱膨張係数差による割れが抑制でき、製造歩留まりの向上を図ることができる。また、耐熱性が比較的劣るＩｎＰ等のデバイスも特性を劣化させることなく実装することができる。さらには、パッケージ材料の熱膨張係数差の大きい放熱性の優れた材料（銅）等の適用も可能となり、より高出力な回路が実現できる。
【００５６】
図６は、実施例１から実施例４の集積回路装置を使用した通信機モジュール１００の構成を示す図である。
【００５７】
図６に示すように、通信機モジュール１００は、アンテナに接続される入出力端子９０と、入出力端子９０と接続された送受切替器９１と、低雑音増幅器９２と、制御回路９３と、前段増幅器９４と、高出力増幅器９５と、フィルタ９６と、を含む。
【００５８】
図６の右手前の列が送信系を構成し、左奥側が受信系を構成する。入出力端子９０からの入力信号は、送受切替９１で選択的に低雑音増幅器９２に送られ、受信処理が行われる。一方、送信信号は、前段増幅器９４で増幅された送信信号は、高出力増幅器９５でさらに増幅され、フィルタ９６を経て送受切替器９１で選択的に入出力端子９０に送られ、アンテナから送信される。高出力増幅器９５として、実施例１から実施例４の集積回路装置が使用される。なお、実施例１から実施例４の集積回路装置は、送受信用通信機モジュールでなく、送信用通信機モジュールに使用できるのは言うまでもない。
【００５９】
図６の通信機モジュール１００は、通信システム、レーダー装置、センサー、電波妨害器等のシステム機器の一部として使用される。実施例１または実施例２の高性能で小型の集積回路装置を各種システム機器に搭載することで、機器の高性能化と小型化に寄与することができる。
【００６０】
以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものであり、特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。
【符号の説明】
【００６１】
１１ 集積回路チップ
２１、３１、４１、５１、６１ 基板
２２、５２、６２ 伝送線路
２６、６６ キャパシタ
７１ パッケージベース
７２ フレーム（壁）
７３、８１ フィードスルー基板
７４、８２ フィードスルー配線
７６、８４ ワイヤ
【技術分野】
【０００１】
本発明は、集積回路装置、増幅器および通信機モジュールに関する。
【背景技術】
【０００２】
レーダ用増幅器や基地局用増幅器などの通信機モジュールに用いられる高出力の集積回路装置では、高出力化を図るために、複数の集積回路を並列に接続して集積回路のトランジスタのゲート幅を増やすことが行われている。
【０００３】
さらに、集積回路からの出力を最大限に引き出すために、並列に接続した複数の集積回路の入力側と出力側にそれぞれインピーダンス変換器を接続し、インピーダンス変換器の整合回路（伝送線路）によりインピーダンスを整合させている。
【０００４】
上述の集積回路装置の信号をパッケージの外部に取り出すための外部接続端子として、例えば、入力側、出力側ともにフィールドスルー配線と呼ばれる引き出し配線が用いられている。そして、入力側の伝送線路と入力側のフィールドスルー配線との間、および出力側の伝送線路と出力側のフィールドスルー配線との間には、それぞれ直流カット用のキャパシタを接続することが行われている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−２８８８４６号公報
【特許文献２】特開２０００−３３２１９０号公報
【特許文献３】実開昭６１−９０２５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
直流カット用のキャパシタとして、例えば上部と下部に電極を備えたキャパシタが用いられており、下部電極と伝送線路とが電気的に接続されるように伝送線路上にキャパシタを搭載し、上部電極とフィールドスルー配線とをワイヤで接続することが行われている。ところが、上述の構成の場合、伝送線路上にキャパシタの搭載領域を確保する必要があるため、伝送線路の長さが増大してパッケージサイズが大きくなるという問題や、キャパシタが搭載できるように伝送線路の一部の幅を増やすことにより、伝送線路を流れる信号の伝送損失が大きくなるという問題があった。
【課題を解決するための手段】
【０００７】
発明の一観点によれば、基材と、基材の上方に設けられ、集積回路および前記集積回路に接続される伝送線路を含む回路ユニットと、回路ユニットを覆う封止部と、伝送線路に電気的に接続され、基材と封止部との間に設けられるフィールドスルー配線と、回路ユニットに含まれ、フィールドスルー配線の上方に設けられ、フィールドスルー配線と伝送線路との間に接続されるキャパシタとを有する集積回路装置が提供される。
【０００８】
発明の別の一観点によれば、基材と、基材の上方に設けられた集積回路チップと、基材の上方に設けられ、集積回路チップに電気的に接続される伝送線路と、集積回路チップと伝送線路とを覆う封止部と、伝送線路に電気的に接続され、封止部から引き出されるフィールドスルー配線とフィールドスルー配線の上方に設けられ、フィールドスルー配線と伝送線路との間に接続されるキャパシタとを有する増幅器が提供される。
【０００９】
発明の別の一観点によれば、基材と、基材の上方に設けられた集積回路チップと、基材の上方に設けられ、集積回路チップに電気的に接続される伝送線路と、集積回路チップと伝送線路とを覆う封止部と、伝送線路に電気的に接続され、封止部から引き出されるフィールドスルー配線とフィールドスルー配線の上方に設けられ、フィールドスルー配線と伝送線路との間に接続されるキャパシタとを有する通信機モジュールが提供される。
【発明の効果】
【００１０】
上述の観点によれば、小型で高性能で、設計が容易な集積回路装置、増幅器および通信機モジュールが実現される。
【図面の簡単な説明】
【００１１】
【図１】図１は、実施例１における、集積回路装置の上面図および断面図である。
【図２】図２は、実施例１における、ボンディングツールで、出力側のチップ容量の上面とフィールドスルー配線とを接続する動作を示す図である。
【図３】図３は、実施例２における、集積回路装置の平面図および断面図である。
【図４】図４は、実施例３における、集積回路装置の平面図および断面図である。
【図５】図５は、実施例４における、集積回路装置の平面図および断面図である。
【図６】図６は、実施例１から実施例４における、集積回路装置を有する増幅器を使用した通信機モジュールの構成を示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態について、図面を参照して具体的に説明する。
【実施例１】
【００１３】
実施例１について、図１および図２を参照して説明する。
【００１４】
図１は、実施例１の集積回路装置の平面図および断面図である。実施例１の集積回路装置は、集積回路チップ１１と、図１において集積回路チップ１１の左側に設けられた入力整合回路１５と、集積回路チップ１１の右側に設けられた出力整合回路１６と、を含む。入力整合回路１５は、基板２１上に形成された高インピーダンスの第１伝送線路２２と、基板３１上に形成された低インピーダンスの第２伝送線路３２と、を含む。出力整合回路は、基板４１上に形成されたテーパー形状の電極４２と、基板５１上に形成された低インピーダンスの第３伝送線路５２と、基板６１に形成された高インピーダンスの第４伝送線路６２と、を含む。
【００１５】
集積回路チップ１１は、複数のＧａＮパワートランジスタを搭載している。
【００１６】
基板２１および６１は、例えば比誘電率が９．８で、厚さが０．３８ｍｍ程度で、裏面にＡｕメッキが施されている。基板３１および５１は、例えば比誘電率が１４０で、厚さが０．２５ｍｍ程度で、裏面にＡｕメッキが施されている。
【００１７】
第１伝送線路２２および第４伝送線路６２は、基板２１および６１上に直線のマイクロストリップラインとしてそれぞれ形成される。基板２１上にはさらに電力供給パターン２５が形成され、基板６１上にはさらに電力供給パターン６５が形成される。
【００１８】
基板３１上に形成された第２伝送線路３２は、マイクロストリップラインとして形成され、基板３１の上面全体に設けられたパターンである。第３伝送線路５２は、基板５１上に直線のマイクロストリップラインとして形成される。
【００１９】
基材（パッケージベース）７１には、金属製のフレーム７２と、入力用フィールドスルー基板７３と、入力用フィールドスルー配線７４と、フィールドスルー絶縁部７７と、入力用フィールドスルー配線７４上のフレーム７２の外側部分に設けられた入力リード７５と、が設けられる。パッケージベース７１には、出力用フィールドスルー基板８１と、出力用フィールドスルー配線８２と、フィールドスルー絶縁部８５と、出力用フィールドスルー配線８２上のフレーム７２の外側部分に設けられた出力リード８３と、がさらに設けられる。パッケージベース７１には、２本の電源端子（リード）９３と、電源用フィールドスルー配線９２と、フィールドスルー絶縁部９１と、基板２１に隣接して設けられた第１電源キャパシタ９４と、基板６１に隣接して設けられた第２電源キャパシタ９６と、がさらに設けられる。
【００２０】
集積回路チップ１１、基板２１、３１、４１、５１、６１、および第１および第２電源キャパシタ９４および９６は、パッケージベース７１に上に、例えばＡｕＳｎはんだを用いて３００℃の窒素雰囲気で実装される。
【００２１】
第１伝送線路２２と、基板３１上に形成された第２伝送線路３２との間、第２伝送線路３２と集積回路チップ１１との間、集積回路チップ１１と電極４２との間、電極４２と第３伝送線路５２との間、第３伝送線路５２と第４伝送線路６２との間は、それぞれ、例えばワイヤ径２５μｍ程度の金ワイヤを用いたワイヤボンディングにより接続される。なお、ワイヤボンディングの代わりに、リボンボンディングを使用することも可能である。
【００２２】
さらに、２つの電源用フィールドスルー配線９２上のフレーム７２の内側部分と、第１電源キャパシタ９４および第２電源キャパシタ９６の上面間も、上記と同様に、ワイヤ９５および９７でそれぞれ接続される。第１電源キャパシタ９４の上面は、図示していないワイヤで電力供給パターン２５に接続され、第２電源キャパシタ９６の上面は、図示していないワイヤで電力供給パターン６５に接続される。２本の電源端子（リード）９３からの電力は、２つの電源用フィールドスルー配線９２、第１電源キャパシタ９４、第２電源キャパシタ９６、電力供給パターン２５、６５、基板３１上の伝送線路、伝送線路２２、４２、５２、６２を介して集積回路チップ１１に供給される。電力は直流であり、基板３１上の伝送線路、伝送線路２２、４２、５２、６２を伝送する信号は高周波なので、このような形での電力供給が可能である。第１電源キャパシタ９４、第２電源キャパシタ９６は、動作周波数でショートとなり、この第１電源キャパシタ９４および第２電源キャパシタ９６から電源までの配線が、集積回路装置内の高周波回路に影響を与えないようにする。
【００２３】
キャパシタ２６および６６は、下部電極と、下部電極の上方に設けられた誘電体層と、誘電体層の上方に設けられた上部電極とを有している。キャパシタ２６は、入力用フィールドスルー配線７４上のフレーム７２の内側部分に設けられ、キャパシタ６６は、出力用フィールドスルー配線８２上のフレーム７２の内側部分に設けられる。
【００２４】
キャパシタ２６および６６は、下部電極を入力用フィールドスルー配線７４および出力用フィールドスルー配線８２上に、ＡｕＳｎはんだなどで、上記と同様に電気的に接続して実装される。入力用フィールドスルー配線７４および出力用フィールドスルー配線８２の、フレーム７２の内側部分は、キャパシタ２６および６６が実装できるように、平面視における延在方向および幅方向の寸法が、キャパシタ２６および６６の平面視における寸法より０．２ｍｍ程度大きく設定されている。具体的には、キャパシタ２６および６６が例えば０．７６ｍｍ×０．７６ｍｍのサイズであるため、フィールドスルー配線７４および８２は、それぞれ配線幅が１ｍｍ程度で、フレーム７２の内側部分の長さが１ｍｍ程度である。このように設定することで、キャパシタ２６および６６をフィールドスルー配線７４および８２の上に実装する場合のＡｕＳｎはんだなどの濡れ性や、実装後のはんだフィレットの様子を観察することができる。
【００２５】
キャパシタ２６の上面は、ワイヤ７６で、基板２１上の第１伝送線路２２に接続される。これにより、入力リード７５は、キャパシタ２６を介して、入力整合回路の第１伝送線路２２に接続されることになる。
【００２６】
同様に、キャパシタ６６の上面は、ワイヤボンディング８４で、基板６１上の第４伝送線路６２に接続される。これにより、出力リード８３は、キャパシタ６６を介して、出力整合回路の第４伝送線路６２に接続されることになる。
【００２７】
以上のように実装した後、フレーム７２にふた８８を設けて、集積回路チップ１１は気密封止される。したがって、パッケージベース７１、フレーム７２、ふた８８、およびフィードスルー機構により、集積回路チップ１１および伝送線路を含む回路ユニットを覆う封止部が形成される。
【００２８】
なお、フィードスルー配線基板７３および８１の厚さは例えば１ｍｍ程度で、フィードスルー配線７４および８２は５０オームの特性インピーダンスを有するように設計されている。この構成により、キャパシタ２６および６６の実装に伴う配線幅の変更をすることなく、損失低減と設計性向上とを達成することができる。また、キャパシタ２６および５６をそれぞれ入力用フィードスルー配線７６、出力用フィードスルー配線８２の上方に配置することにより、第１伝送線路２２および第４伝送線路６２の配線長の増大を抑えることができるとともに、第１伝送線路２２および第４伝送線路６２の特性インピーダンスが低下して伝送損失が増大するのを抑制することができる。本実施例によれば、第１伝送線路２２および第４伝送線路６２上にキャパシタを実装していた場合と比べ回路長さは２０％低減できた。
【００２９】
図２は、実施例１において、ボンディングツールを用いて、出力側のキャパシタ６６の上面とフィールドスルー配線８２とを接続する動作を示す図である。図２に示すように、フィールドスルー配線８２に実装されたキャパシタ６６の上面の方が、基板６１上の第４伝送線路６２の面より高いので、キャパシタ６６の上面にファーストボンディングした後、基板６１上の第４伝送線路６２の上面にセカンドボンディングを行うことができる。ボンディングツール１は、フレーム７２またはフィールドスルー絶縁部８５と干渉しないため、容易に直流カット用キャパシタ６６と出力整合回路の基板６１上の高インピーダンス伝送線路６２との間をワイヤボンディング接続できるようになった。ワイヤボンディングが、キャパシタから整合回路の基板へとワイヤボンディングできるようになったことから、キャパシタの上部電極の損傷やはがれが無くなり、製造歩留まりを向上させることができる。
【００３０】
パッケージ端子を外部と接続するためのリード７５、８３は無くてもよく、その場合は、例えばリボンまたはワイヤを用いて外部と入力用フィールドスルー配線７２または出力用フィールドスルー配線８２とを電気的に接続することができる。この場合、金属フレーム外のフィードスルー配線長はワイヤやリボンボンディングができればよいので、リードを用いた場合よりも集積回路装置の全体サイズを短くすることができる。
【００３１】
実施例１では、金属フレーム７２用いたパッケージの例を示したが、例えばセラミクスで形成したフレームを使用することもできる。
【００３２】
また、実施例１では、パッケージベース７１は、比較的高出力の集積回路チップ１１を想定し、放熱性のよい金属で、集積回路チップ１１や入力および出力整合回路○○（符号）の基板との熱膨張係数差を考慮した材料を選んでいる。例えば、パッケージベース７１の材料として、ＣｕＷやＣｕＭｏなどの材料を用いることができる。発熱の小さな回路の場合は、パッケージベースとしてコバール等を用いることができ、また誘電体基板を使用することもできる。この場合、放熱性を重視する場合は、ＡｌＮやＢｅＯなどの材料のパッケージベースを用いるのが好ましい。その他、アルミナセラミクスやＦＲ−４などの有機基板を用いることもできる。この場合、特にチップ搭載領域にビアホール（サーマルビアともいう）を形成することにより、放熱性の向上を図ることができる。
【００３３】
以上説明したように、実施例１では、キャパシタをフィードスルー配線上に適切に実装することが可能となり、整合回路基板上に直流カット用キャパシタを実装する場合と比べ回路長さを低減でき、集積回路装置の小型化と伝送損失低減による性能の向上を図ることができる。さらに、パッケージフレームとワイヤボンディングツールとの干渉がなく、直流カット用キャパシタと内部に設けられる整合基板との間のワイヤボンデシング接続が容易に行えるようになった。また、キャパシタの実装に伴う配線幅の変更が不要で、電気的不連続部を削減し伝送損失低減と設計性向上を達成することができる。
【実施例２】
【００３４】
実施例２について、図３を参照して説明する。
【００３５】
図３は、実施例２における、集積回路装置の上面図および断面図である。実施例２の集積回路装置は、ＬＴＣＣ（Low Temperature Co-fired Ceramics）やＨＴＣＣ（High Temperature Co-fired Ceramics）などの多層の誘電体配線層を有するパッケージに集積回路チップおよび整合回路を搭載した集積回路装置である。
【００３６】
図３に示すように、実施例２の集積回路装置は、２段増幅のための２個の集積回路チップ１１１Ａおよび１１１Ｂと、入力整合回路が形成される基板１２１と、２個の集積回路チップ１１１Ａおよび１１１Ｂの間の接続回路が形成される基板１３１と、出力整合回路が形成される基板１４１と、を含む。
【００３７】
実施例２の集積回路装置は、グランドとして機能する金属製のベース１０１を含む。金属製のベース１０１の上には、多層の誘電体配線層１０３が設けられている。２個の集積回路チップ１１１Ａ、１１１Ｂ、基板１２１、１３１および１４１は、誘電体配線層１０３の上に実装されている。実施例１と同様に、誘電体配線層１０３の上には、金属フレーム１０２、入力用フィードスルー基板１５１、入力用フィードスルー配線１５２、フィードスルー絶縁１５３、出力用フィードスルー基板１６１、出力用フィードスルー配線１６２、およびフィードスルー絶縁１６３などが設けられている。
【００３８】
入力用フィードスルー配線１５２上の金属フレーム１０２の内側部分には、直流カット用のキャパシタ１２６が、裏面が入力用フィードスルー配線１５２と電気的に接続するように実装されている。キャパシタ１２６の上面は、ワイヤ１７６により、基板１２１上に形成された入力整合回路の伝送線路に接続されている。
【００３９】
出力用フィードスルー配線１６２上の金属フレーム１０２の内側部分には、直流カット用のキャパシタ１６６が、裏面が入力用フィードスルー配線１６２と電気的に接続するように実装されている。キャパシタ１６６の上面は、ワイヤ１８４により、基板１４１上に形成された出力整合回路の伝送線路に接続されている。
【００４０】
また、基板１２１に形成された入力整合回路と集積回路チップ１１１Ａとの間、集積回路チップ１１１Ａと、基板１３１に形成された接続回路１３１との間、接続回路１３１と集積回路チップ１１１Ｂとの間、集積回路チップ１１１Ｂと、基板１４１に形成された出力整合回路との間は、同様にそれぞれワイヤボンディングにより接続されている。別途電源回路なども設けられるが、ここでは省略する。
【００４１】
２個の集積回路チップ、基板、キャパシタなどが実装された後、フレーム１０２にふた１０５が設けられて、集積回路チップ１１１Ａ、１１１Ｂは気密封止される。
【００４２】
多層の誘電体配線層１０３は、ＨＴＣＣの場合には、アルミナセラミックを材料として形成され、ＬＴＣＣの場合には、ガラスセラミックを材料として形成される。多層誘電体配線構造１０３の内部には、封止用の金属層と、集積回路チップ１１１Ａ、１１１Ｂの裏面および封止用の金属層とベース１０１とを接続するサーマルビア１０４が設けられる。これにより、集積回路チップ１１１Ａ、１１１Ｂで発生する熱は、サーマルビア１０４を通ってベース１０１から放熱される。
【００４３】
実施例２において、パッケージ内の整合回路、接続回路および電源回路などが、例えばＬＴＣＣやＨＴＣＣ等の多層配線で形成されてもよい。言い換えれば、フレーム（壁）を有するパッケージ内に回路が構成され、直流カット用のキャパシタが信号端子に実装される場合であれば、フィールドスルー配線上にキャパシタを実装する形で、実施例１および実施例２の構成を適用できる。
【００４４】
実施例２では、多層配線による集積回路の小型化、電源回路の設計自由度拡大、高集積、高機能化、実装時間短縮を実現しながら、直流カット用キャパシタの実装が可能となる。
【実施例３】
【００４５】
実施例３について、図４を参照して説明する。
【００４６】
図４は、実施例３の集積回路装置の平面図および断面図である。実施例３の集積回路装置は、電力供給パターン６５が、基板６１のエッジに沿って形成され、高インピーダンス伝送線路６２の端部に接続されることが、実施例１と異なり、ほかの部分は実施例１と同じである。言い換えれば、出力側のフィードスルー配線８２上に搭載したキャパシタ６６と出力整合回路上のＴ分岐部分とを接続したものである。
【００４７】
この出力整合回路の基板６１上の第４伝送線路６２の部分は、電源回路だけでなく、高調波を短絡、あるいはオープンにする高調波処理機能を有しており、集積回路による増幅器の高効率化やフィルターの役割をするものである。分岐部分にキャパシタを搭載した場合、その分岐部分の設計が困難で、所望の性能のものを得ることが困難であった。これに対して、実施例３では、分岐部分の設計が容易になり、高調波処理回路など、周波数の高い成分まで精度よく設計できるようになり、高性能な回路が実現できるようになる。
【実施例４】
【００４８】
実施例４について、図５を参照して説明する。
【００４９】
図５は、実施例４の集積回路装置の平面図および断面図である。実施例４の集積回路装置は、２個の集積回路チップ１１Ａおよび１１Ｂを搭載し、並列に動作させるトランジスタの個数を増加させて、より一層の高出力が得られるようにしたことが、実施例１と異なる。このような構成を実現するため、実施例４の集積回路装置では、基板３１上に形成される第２伝送線路の幅を、２個の集積回路チップ１１Ａおよび１１Ｂの入力端子が配置される範囲に広げる。さらに、基板４１上に、２個のテーパー形状の電極４２Ａおよび４２Ｂを形成し、基板５１上に、２個の低インピーダンスの伝送線路である第５伝送線路５２Ａおよび第６伝送線路５２Ｂを形成する。そして、基板６１上に、２個の折れ曲がった高インピーダンスの伝送線路である第７伝送線路６２Ａおよび第８伝送線路６２Ｂを形成する。第７伝送線路６２Ａおよび第８伝送線路６２Ｂは、逆方向に伸びた後折れ曲がり、他方の端が一体に接続されている。
【００５０】
第１伝送線路２２は、基板３１上のパターンの一方の端に、ワイヤボンディングなどで接続されている。第１伝送線路２２からの入力信号は、基板３１上のパターンの他方の端全体に伝送される。基板３１上のパターンの他方の端は、２個の集積回路チップ１１Ａおよび１１Ｂの入力端子と、ワイヤボンディングなどで接続され、入力信号が２個の集積回路チップ１１Ａおよび１１Ｂのトランジスタに並列に入力する。これにより、２個の集積回路チップ１１Ａおよび１１Ｂの出力端子は、入力信号を並列に増幅した信号を出力する。
【００５１】
２個の集積回路チップ１１Ａおよび１１Ｂの出力端子は、２個のテーパー形状の電極４２とＡおよび４２Ｂの広い側の端部に、ワイヤボンディングなどで接続される。２個のテーパー形状の電極４２Ａおよび４２Ｂの狭い側の端部は、２個の低インピーダンスの第５伝送線路５２Ａおよび第６伝送線路５２Ｂに、ワイヤボンディングなどで接続される。さらに、２個の低インピーダンスの第５伝送線路５２Ａおよび第６伝送線路５２Ｂは、２個の高インピーダンスの第７伝送線路６２Ａおよび第８伝送線路６２Ｂに、それぞれワイヤボンディングなどで接続される。さらに、２個の高インピーダンスの第７伝送線路６２Ａおよび第８伝送線路６２Ｂの接続部分は、キャパシタ６６の上面に、ワイヤボンディングなどで接続される。
【００５２】
以上の接続により、２個の集積回路チップ１１Ａおよび１１Ｂの出力は、電極４２とＡおよび４２Ｂ、第５伝送線路５２Ａおよび第６伝送線路５２Ｂ、および第７伝送線路６２Ａおよび第８伝送線路６２Ｂを通ってそれぞれ伝送され、接続部分で合成されてキャパシタ６６を介して出力リード８３から出力される。
【００５３】
基板６１の両側に第２電源キャパシタ９６Ａおよび９６Ｂが設けられる。第２電源キャパシタ９６Ａは、電源フィードスルー配線９２にワイヤボンディングなどで接続され、第２電源キャパシタ９６Ａと第２電源キャパシタ９６Ｂは、図示していない配線で接続される。第２電源キャパシタ９６Ａおよび第２電源キャパシタ９６Ｂは、それぞれ電力供給パターン６５Ａおよび６５Ｂを介して、低インピーダンスの第５伝送線路５２Ａおよび第６伝送線路５２Ｂに接続される。電源端子９３、電源フィードスルー配線９２、ワイヤ９７、第２電源キャパシタ９６Ａおよび９６Ｂ、電力供給パターン６５Ａおよび６５Ｂ、低インピーダンスの第５伝送線路５２Ａおよび第６伝送線路５２Ｂ、テーパー形状の電極４２Ａおよび４２Ｂは、２個の集積回路チップ１１Ａおよび１１Ｂへの電力供給経路を形成する。
【００５４】
実施例４でも、直流カット用のキャパシタ６６は、フィードスルー配線８２上に実装され、このキャパシタ６６と合成回路の合成部分（十字分岐部分）をワイヤボンディングにより接続している。出力合成回路にキャパシタを実装した場合、キャパシタを搭載する領域を確保するため、配線幅を部分的に広げる必要があり、設計性が劣化するとともに電気的に不連続になることにより伝送損失が増大するという問題があった。実施例４によれば、出力合成回路の分岐部の設計が容易となり、電気的な不連続部を削減できるため、より高性能な集積回路装置を実現することができる。
【００５５】
以上実施例１から実施例４を説明したが、記載された実施形態に限られることなく、多くの変形例が可能である。例えば、実施形態ではＧａＮトランジスタを用いたが、例えばＳｉ、ＧａＡｓＳｉ、ＧａＡｓやＩｎＰを用いたトランジスタを使用することも可能である。また、集積回路チップと整合回路基板で回路を形成したが、チップ内に抵抗やキャパシタおよび整合回路を一部集積化してＭＭＩＣとしたチップを使用し、その外部に整合回路基板を構成したハイブリッドＩＣとすることも可能である。また、チップ内に抵抗やキャパシタおよび整合回路集積化したＭＭＩＣを使用してもよい。実施形態は、チップや整合回路基板をＡｕＳｎはんだを用いて実装したが、導電性接着剤で実装してもよい。この場合、２００℃以下で実装できるので、パッケージとチップならびに整合回路基板、コンデンサの熱膨張係数差による割れが抑制でき、製造歩留まりの向上を図ることができる。また、耐熱性が比較的劣るＩｎＰ等のデバイスも特性を劣化させることなく実装することができる。さらには、パッケージ材料の熱膨張係数差の大きい放熱性の優れた材料（銅）等の適用も可能となり、より高出力な回路が実現できる。
【００５６】
図６は、実施例１から実施例４の集積回路装置を使用した通信機モジュール１００の構成を示す図である。
【００５７】
図６に示すように、通信機モジュール１００は、アンテナに接続される入出力端子９０と、入出力端子９０と接続された送受切替器９１と、低雑音増幅器９２と、制御回路９３と、前段増幅器９４と、高出力増幅器９５と、フィルタ９６と、を含む。
【００５８】
図６の右手前の列が送信系を構成し、左奥側が受信系を構成する。入出力端子９０からの入力信号は、送受切替９１で選択的に低雑音増幅器９２に送られ、受信処理が行われる。一方、送信信号は、前段増幅器９４で増幅された送信信号は、高出力増幅器９５でさらに増幅され、フィルタ９６を経て送受切替器９１で選択的に入出力端子９０に送られ、アンテナから送信される。高出力増幅器９５として、実施例１から実施例４の集積回路装置が使用される。なお、実施例１から実施例４の集積回路装置は、送受信用通信機モジュールでなく、送信用通信機モジュールに使用できるのは言うまでもない。
【００５９】
図６の通信機モジュール１００は、通信システム、レーダー装置、センサー、電波妨害器等のシステム機器の一部として使用される。実施例１または実施例２の高性能で小型の集積回路装置を各種システム機器に搭載することで、機器の高性能化と小型化に寄与することができる。
【００６０】
以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものであり、特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。
【符号の説明】
【００６１】
１１ 集積回路チップ
２１、３１、４１、５１、６１ 基板
２２、５２、６２ 伝送線路
２６、６６ キャパシタ
７１ パッケージベース
７２ フレーム（壁）
７３、８１ フィードスルー基板
７４、８２ フィードスルー配線
７６、８４ ワイヤ
【特許請求の範囲】
【請求項１】
基材と、
前記基材の上方に設けられ、集積回路および前記集積回路に接続される伝送線路を含む回路ユニットと、
前記回路ユニットを覆う封止部と、
前記伝送線路に電気的に接続され、前記基材と前記封止部との間に設けられる配線と、
前記回路ユニットに含まれ、前記配線の上方に設けられ、前記配線と前記伝送線路との間に接続されるキャパシタと
を有することを特徴とする集積回路装置。
【請求項２】
前記配線は、
前記封止部に覆われる部分の長手方向の長さが、前記封止部から引き出される部分の長手方向の長さよりも長いことを特徴とする請求項１記載の集積回路装置。
【請求項３】
前記キャパシタの上面と前記配線とはワイヤによって接続され、
前記キャパシタの上面の位置は、前記配線の表面の位置よりも高いことを特徴とする請求項１又は２に記載の集積回路装置。
【請求項４】
前記配線の幅は、前記キャパシタの前記配線の幅方向の寸法よりも広いことを特徴とする請求項１〜３のいずれか１項に記載の集積回路装置。
【請求項５】
基材と、
前記基材の上方に設けられた集積回路チップと、
前記基材の上方に設けられ、前記集積回路チップに電気的に接続される伝送線路と、
前記集積回路チップと前記伝送線路とを覆う封止部と、
前記伝送線路に電気的に接続され、前記封止部から引き出されるフィールドスルー配線と
前記フィールドスルー配線の上方に設けられ、前記フィールドスルー配線と前記伝送線路との間に接続されるキャパシタと
を有することを特徴とする増幅器。
【請求項６】
基材と、
前記基材の上方に設けられた集積回路チップと、
前記基材の上方に設けられ、前記集積回路チップに電気的に接続される伝送線路と、
前記集積回路チップと前記伝送線路とを覆う封止部と、
前記伝送線路に電気的に接続され、前記封止部から引き出されるフィールドスルー配線と
前記フィールドスルー配線の上方に設けられ、前記フィールドスルー配線と前記伝送線路との間に接続されるキャパシタと
を有することを特徴とする通信機モジュール。
【請求項１】
基材と、
前記基材の上方に設けられ、集積回路および前記集積回路に接続される伝送線路を含む回路ユニットと、
前記回路ユニットを覆う封止部と、
前記伝送線路に電気的に接続され、前記基材と前記封止部との間に設けられる配線と、
前記回路ユニットに含まれ、前記配線の上方に設けられ、前記配線と前記伝送線路との間に接続されるキャパシタと
を有することを特徴とする集積回路装置。
【請求項２】
前記配線は、
前記封止部に覆われる部分の長手方向の長さが、前記封止部から引き出される部分の長手方向の長さよりも長いことを特徴とする請求項１記載の集積回路装置。
【請求項３】
前記キャパシタの上面と前記配線とはワイヤによって接続され、
前記キャパシタの上面の位置は、前記配線の表面の位置よりも高いことを特徴とする請求項１又は２に記載の集積回路装置。
【請求項４】
前記配線の幅は、前記キャパシタの前記配線の幅方向の寸法よりも広いことを特徴とする請求項１〜３のいずれか１項に記載の集積回路装置。
【請求項５】
基材と、
前記基材の上方に設けられた集積回路チップと、
前記基材の上方に設けられ、前記集積回路チップに電気的に接続される伝送線路と、
前記集積回路チップと前記伝送線路とを覆う封止部と、
前記伝送線路に電気的に接続され、前記封止部から引き出されるフィールドスルー配線と
前記フィールドスルー配線の上方に設けられ、前記フィールドスルー配線と前記伝送線路との間に接続されるキャパシタと
を有することを特徴とする増幅器。
【請求項６】
基材と、
前記基材の上方に設けられた集積回路チップと、
前記基材の上方に設けられ、前記集積回路チップに電気的に接続される伝送線路と、
前記集積回路チップと前記伝送線路とを覆う封止部と、
前記伝送線路に電気的に接続され、前記封止部から引き出されるフィールドスルー配線と
前記フィールドスルー配線の上方に設けられ、前記フィールドスルー配線と前記伝送線路との間に接続されるキャパシタと
を有することを特徴とする通信機モジュール。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１１−１７１５７６（Ｐ２０１１−１７１５７６Ａ）
【公開日】平成２３年９月１日（２０１１．９．１）
【国際特許分類】
【出願番号】特願２０１０−３４９３４（Ｐ２０１０−３４９３４）
【出願日】平成２２年２月１９日（２０１０．２．１９）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【公開日】平成２３年９月１日（２０１１．９．１）
【国際特許分類】
【出願日】平成２２年２月１９日（２０１０．２．１９）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
[ Back to top ]