電力制御装置および電力制御方法
【課題】出力電圧が大きく変化した場合でも、インダクタでの損失が大きくならず、また、追従にも時間を要しない電力制御装置および電力制御方法を提供する。
【解決手段】機器に供給する電力を制御する電力制御装置１Ａは、所定の電圧が供給される電源入力部１０と、機器の送信期間に、機器に供給される電力に応じて調整された出力電圧指令信号Ｖｃｎｔを受信する信号入力部４０と、機器の状態に応じて選択した出力電圧指令信号Ｖｃｎｔに基づいて複数の電圧制御信号ＶＰ１〜ＶＰ４を生成するデジタル制御処理部５０Ａと、複数の電圧制御信号ＶＰ１〜ＶＰ４に基づいて上記所定の電圧を調整し、出力電圧をそれぞれ出力する、並列に配置された複数のパワーアナログ部２０ａ〜２０ｄと、複数のパワーアナログ部２０ａ〜２０ｄから出力される複数の出力電圧を合成して上記電力を生成する出力フィルター６０とを備える。
【解決手段】機器に供給する電力を制御する電力制御装置１Ａは、所定の電圧が供給される電源入力部１０と、機器の送信期間に、機器に供給される電力に応じて調整された出力電圧指令信号Ｖｃｎｔを受信する信号入力部４０と、機器の状態に応じて選択した出力電圧指令信号Ｖｃｎｔに基づいて複数の電圧制御信号ＶＰ１〜ＶＰ４を生成するデジタル制御処理部５０Ａと、複数の電圧制御信号ＶＰ１〜ＶＰ４に基づいて上記所定の電圧を調整し、出力電圧をそれぞれ出力する、並列に配置された複数のパワーアナログ部２０ａ〜２０ｄと、複数のパワーアナログ部２０ａ〜２０ｄから出力される複数の出力電圧を合成して上記電力を生成する出力フィルター６０とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電力制御装置および電力制御方法に関し、より特定的には、無線通信機器に電力を供給する電力制御装置および電力制御方法に関する。
【背景技術】
【０００２】
近年、無線通信における電力の削減を目的とした種々の研究が行なわれている。特に、無線基地局など、送信アンプの駆動において高い電圧を必要とする機器においては、その需要が高くなっている。
【０００３】
通常、無線送信する際、送信アンプには、１つの無線送信区間において必要とされるピーク電圧が印加される。しかし、その通信区間内において常にピーク電圧が必要とされるわけではない。その結果、通信区間内において電力消費に無駄が生じている。このような問題を解決する方法がいくつか考案されている。
【０００４】
特許文献１に記載の無線通信機器は、変調波追従制御とフィードバック制御とを、無線送信を実行するか否かによって切り替える。具体的には、無線信号を送信する場合、デジタル制御部は、割込開始信号を受け付けて、送信信号に追随する電力を増幅回路に供給する。無線信号を送信していない場合、デジタル制御部は、フィードバック制御により、安定した電力を増幅回路に供給する。演算処理部は、発振周波数およびディーティ比を決定し、ＰＷＭ（Pulse Width Modulation）信号を生成する。
【０００５】
特許文献２に記載の電力制御装置は、送信用信号に応じて増幅回路から出力されるべき送信信号の単位時間ごとの最大電圧値に基づいてＰＷＭ信号を生成する生成部と、当該最大電圧値を反映した値を取得し、当該値と予め設定されている一以上のしきい値とを比較し、比較結果に応じてインダクタを選択する選択部と、選択されたインダクタが用いられたチョッパ回路により、上記ＰＷＭ信号に基づいて、増幅回路を駆動するための電力を生成する電力生成部とを備える。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−２２５１８６号公報
【特許文献２】特開２００９−２２５５９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載の無線通信機器では、電源部での制御がデューティ比制御となっているので、動作周波数が固定されている。そのため、電圧変化時間すなわち追従速度が一定になる傾向がある。したがって、電圧の変化量に基づいて、電圧変化にかかる時間を予測しやすい。しかし、特許文献１に記載の無線通信機器は、出力電圧を大きく変化させる場合にインダクタでの損失が大きくなるという問題がある。
【０００８】
特許文献２に記載の電力制御装置は、パワー回路系のインダクタを高出力電圧用と低出力電圧用とで並列に設けている。出力電圧指令値に基づいてこの中から１つのパワー回路を選択することで、インダクタでの損失を減少させている。しかしながら、特許文献２に記載の電力制御装置は、出力電圧の変化量が大きければ大きいほど追従に時間がかかるため、無線制御に時間がかかるという問題がある。
【０００９】
それゆえに、この発明の目的は、出力電圧が大きく変化した場合でも、インダクタでの損失が大きくならず、また、追従にも時間を要しない電力制御装置および電力制御方法を提供することである。
【課題を解決するための手段】
【００１０】
この発明のある局面によれば、機器に供給する電力を制御する電力制御装置であって、所定の電圧が供給される電源入力部と、機器の送信期間に、機器に供給される電力に応じて調整された出力電圧指令信号を受信する信号入力部と、機器の状態に応じて電圧制御信号を生成するデジタル制御処理部と、電圧制御信号に基づいて所定の電圧を調整し、電力を生成するパワーアナログ部とを備え、デジタル制御処理部は、機器の受信期間に、パワーアナログ部の出力電圧に基づいて、パワーアナログ部の出力電圧が定電圧に保たれるように調整するための出力電圧指令信号を生成するフィードバック部と、機器の受信期間にはフィードバック部からの出力電圧指令信号に基づいて、機器の送信期間には信号入力部からの出力電圧指令信号に基づいて、それぞれ発振周波数およびデューティ比を調整することにより、電圧制御信号を生成する演算処理部とを含む。
【００１１】
機器に供給する電力を制御する電力制御装置であって、所定の電圧が供給される電源入力部と、機器の送信期間に、機器に供給される電力に応じて調整された出力電圧指令信号を受信する信号入力部と、機器の状態に応じて複数の電圧制御信号を生成するデジタル制御処理部と、複数の電圧制御信号に基づいて所定の電圧を調整し、出力電圧をそれぞれ出力する、並列に配置された複数のパワーアナログ部と、複数のパワーアナログ部から出力される複数の出力電圧を合成して電力を生成する出力フィルターとを備え、デジタル制御処理部は、機器の受信期間に、出力フィルターの出力電圧に基づいて、出力フィルターの出力電圧が定電圧に保たれるように調整するための出力電圧指令信号を生成するフィードバック部と、機器の受信期間にはフィードバック部からの出力電圧指令信号に基づいて、機器の送信期間には信号入力部からの出力電圧指令信号に基づいて、それぞれ発振周波数、デューティ比および位相を調整することにより、複数の電圧制御信号を生成する演算処理部とを含む。
【００１２】
好ましくは、電圧制御信号は、出力電圧指令信号の電圧値の高低に応じて周波数が増減する。
【００１３】
好ましくは、電圧制御信号は、パワーアナログ部におけるインダクタの値と出力電圧指令信号とに基づいて発振周波数を最適化させることにより、パワーアナログ部の出力電圧を変化させる。
【００１４】
好ましくは、信号入力部は、機器が受信期間か送信期間かを示す割込み信号を受信し、フィードバック部は、割込み信号が受信期間を示すときは、出力電圧指令信号を演算処理部に出力し、割込み信号が送信期間を示すときは、送信期間であることを演算処理部に通知するとともに、出力電圧指令信号の生成を中止する。
【００１５】
好ましくは、パワーアナログ部は、ＦＥＴを含んで構成され、電流をオン／オフするパワースイッチング部と、電圧制御信号に基づいて、パワースイッチング部をオン／オフするドライブ回路部と、パワースイッチング部からの出力電圧を平滑化する平滑部とを含む。
【００１６】
この発明の他の局面によれば、機器に供給する電力を制御する電力制御装置であって、所定の電圧が供給される電源入力部と、機器の送信期間に、機器に供給される電力に応じて調整された出力電圧指令信号を受信する信号入力部と、機器の状態に応じて低圧電圧制御信号および高圧電圧制御信号を生成するデジタル制御処理部と、低圧電圧制御信号に基づいて所定の電圧を調整し、低圧出力電圧を出力する低圧パワーアナログ部と、高圧電圧制御信号に基づいて所定の電圧を調整し、高圧出力電圧を出力する高圧パワーアナログ部と、低圧出力電圧および高圧出力電圧を合成して電力を生成する出力フィルターとを備え、デジタル制御処理部は、機器の受信期間に、出力フィルターの出力電圧に基づいて、出力フィルターの出力電圧が定電圧に保たれるように調整するための出力電圧指令信号を生成するフィードバック部と、機器の受信期間にはフィードバック部からの出力電圧指令信号に基づいて、機器の送信期間には信号入力部からの出力電圧指令信号に基づいて、それぞれ発振周波数、デューティ比および位相を調整することにより、低圧電圧制御信号および高圧電圧制御信号を生成する演算処理部とを含む。
【００１７】
好ましくは、低圧電圧制御信号および高圧電圧制御信号は、出力電圧指令信号の電圧値の高低に応じて周波数が増減する。
【００１８】
好ましくは、低圧電圧制御信号および高圧電圧制御信号は、低圧パワーアナログ部および高圧パワーアナログ部におけるインダクタの値と出力電圧指令信号とに基づいて発振周波数を最適化させることにより、低圧パワーアナログ部および高圧パワーアナログ部の出力電圧をそれぞれ変化させる。
【００１９】
好ましくは、低圧パワーアナログ部は、複数の低圧パワーアナログ要素が並列に配置されて構成され、高圧パワーアナログ部は、複数の高圧パワーアナログ要素が並列に配置されて構成される。
【００２０】
好ましくは、信号入力部は、機器が受信期間か送信期間かを示す割込み信号を受信し、フィードバック部は、割込み信号が受信期間を示すときは、出力電圧指令信号を演算処理部に出力し、割込み信号が送信期間を示すときは、送信期間であることを演算処理部に通知するとともに、出力電圧指令信号の生成を中止する。
【００２１】
好ましくは、低圧パワーアナログ部および高圧パワーアナログ部の各々は、ＦＥＴを含んで構成される。
【００２２】
この発明の他の局面によれば、機器に供給する電力を制御する電力制御方法であって、所定の電圧を受けるステップと、機器の送信期間に、機器に供給される電力に応じて調整された出力電圧指令信号を信号入力部において受信するステップと、機器の状態に応じて電圧制御信号を生成するステップと、電圧制御信号に基づいて所定の電圧を調整し、電力を生成するステップとを備え、電圧制御信号を生成するステップは、機器の受信期間に、出力電圧が定電圧に保たれるように調整するための出力電圧指令信号をフィードバック部において生成するステップと、機器の受信期間にはフィードバック部からの出力電圧指令信号に基づいて、機器の送信期間には信号入力部からの出力電圧指令信号に基づいて、それぞれ発振周波数およびデューティ比を調整することにより、電圧制御信号を生成するステップとを含む。
【００２３】
この発明の他の局面によれば、機器に供給する電力を制御する電力制御方法であって、所定の電圧を受けるステップと、機器の送信期間に、機器に供給される電力に応じて調整された出力電圧指令信号を信号入力部において受信するステップと、機器の状態に応じて複数の電圧制御信号を生成するステップと、複数の電圧制御信号に基づいて所定の電圧を調整し、それぞれ出力電圧を出力するステップと、複数の出力電圧を合成して電力を生成するステップとを備え、複数の電圧制御信号を生成するステップは、機器の受信期間に、合成された出力電圧が定電圧に保たれるように調整するための出力電圧指令信号をフィードバック部において生成し、機器の受信期間にはフィードバック部からの出力電圧指令信号に基づいて、機器の送信期間には信号入力部からの出力電圧指令信号に基づいて、それぞれ発振周波数、デューティ比および位相を調整することにより、複数の電圧制御信号を生成する。
【００２４】
この発明の他の局面によれば、機器に供給する電力を制御する電力制御方法であって、所定の電圧を受けるステップと、機器の送信期間に、機器に供給される電力に応じて調整された出力電圧指令信号を信号入力部において受信するステップと、機器の状態に応じて低圧電圧制御信号および高圧電圧制御信号を生成するステップと、低圧電圧制御信号に基づいて所定の電圧を調整し、低圧出力電圧を出力するステップと、高圧電圧制御信号に基づいて所定の電圧を調整し、高圧出力電圧を出力するステップと、低圧出力電圧および高圧出力電圧を合成して電力を生成するステップとを備え、低圧電圧制御信号および高圧電圧制御信号を生成するステップは、機器の受信期間に、合成された出力電圧が定電圧に保たれるように調整するための出力電圧指令信号をフィードバック部において生成し、機器の受信期間にはフィードバック部からの出力電圧指令信号に基づいて、機器の送信期間には信号入力部からの出力電圧指令信号に基づいて、それぞれ発振周波数、デューティ比および位相を調整することにより、低圧電圧制御信号および高圧電圧制御信号を生成する。
【発明の効果】
【００２５】
この発明の実施の形態によれば、出力電圧が大きく変化した場合でも、インダクタでの損失が大きくならず、また、追従にも時間を要しない。
【図面の簡単な説明】
【００２６】
【図１】この発明の実施の形態１による電力制御装置１００の構成を示した回路ブロック図である。
【図２】この発明の実施の形態１による電力制御装置１００の動作を説明するためのタイミング図である。
【図３】この発明の実施の形態２による電力制御装置１Ａの構成を示した回路ブロック図である。
【図４】この発明の実施の形態２による電力制御装置１Ａの動作を説明するためのタイミング図である。
【図５】この発明の実施の形態２によるデジタル制御処理部５０Ａの動作を説明するためのフロー図である。
【図６】この発明の実施の形態３による電力制御装置１Ｂの構成を示した回路ブロック図である。
【図７】この発明の実施の形態３による電力制御装置１Ｂの動作を説明するためのタイミング図である。
【図８】この発明の実施の形態３によるデジタル制御処理部５０Ｂの動作を説明するためのフロー図である。
【発明を実施するための形態】
【００２７】
以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００２８】
［実施の形態１］
図１は、この発明の実施の形態１による電力制御装置１００の構成を示した回路ブロック図である。
【００２９】
図１を参照して、実施の形態１の電力制御装置１００は、電源入力部１０と、入力フィルター１１と、補助電源１２と、電流検出センサー１３と、電流検出部１４と、パワーアナログ部２０と、電圧検出部３０と、信号入力部４０と、デジタル制御処理部５０と、出力フィルター６０と、電源出力部７０とを備える。パワーアナログ部２０は、パワースイッチング部２１と、ドライブ回路部２２と、平滑部２３とを含む。デジタル制御処理部５０は、通信Ｉ／Ｆ（Interface）部５１と、外部割込み処理部５２と、演算処理部５３と、フィードバック部５４とを含む。
【００３０】
電源入力部１０には、通常、直流電圧が供給される。入力フィルター１１は、パワーアナログ部２０等から発生し、電源入力部１０へ帰還するノイズを抑制する機能を有する。補助電源１２は、デジタル制御処理部５０に含まれるＣＰＵ、メモリ等を動作させるために必要な電圧Ｖｃｃを生成する。電流検出センサー１３は、抵抗、カレントトランス等で構成され、パワーアナログ部２０に流れ込む電流をモニターする。電流検出部１４は、電流検出センサー１３に流れる電流が急変した場合にそれを検知する。これにより、電源出力部７０に接続される増幅回路等の破損を防止する。
【００３１】
パワースイッチング部２１は、たとえばクールＭＯＳＦＥＴ（Cool Metal Oxide Semiconductor Field Effect Transistor）等のＦＥＴを含むように構成され、ドライブ回路部２２からの指令に応じて電流をオン／オフする。ドライブ回路部２２は、演算処理部５３から出力される電圧制御信号ＶＰに基づいて、パワースイッチング部２１をオン／オフする。パワースイッチング部２１およびドライブ回路部２２は、電源入力部１０から印加される電圧に対する降圧チョッパ回路を構成する。平滑部２３は、パワースイッチング部２１からの出力電圧を平滑化する。電圧検出部３０は、平滑部２３における出力電圧を検出してデジタル制御処理部５０に出力する。また、電圧検出部３０は、平滑部２３における電圧が急変した場合にそれを検知する。これにより、電流検出部１４と同様に、電源出力部７０に接続される増幅回路等の破損を防止する。
【００３２】
信号入力部４０には、割込み信号Ｉｎｔ、出力電圧指令信号Ｖｃｎｔなどの各種信号が入力される。通信Ｉ／Ｆ部５１は、信号入力部４０からの割込み信号Ｉｎｔおよび出力電圧指令信号Ｖｃｎｔ（割込みデータ）を外部割込み処理部５２に出力する。外部割込み処理部５２は、通信Ｉ／Ｆ部５１から入力される出力電圧指令信号Ｖｃｎｔを演算処理部５３へ出力するとともに、割込みがあった旨（受信期間から送信期間に切り替わったこと）を示す信号をフィードバック部５４に出力する。ここで、「受信期間」および「送信期間」とは、電力制御装置１００によって電力が供給される無線通信機器が受信状態にあるか送信状態にあるかを意味する。
【００３３】
演算処理部５３は、電圧制御信号ＶＰの基礎となる基本波Ｆｗを生成する。フィードバック部５４は、電圧検出部３０から出力される電圧を予め定められている定電圧に保つように、出力電圧指令信号Ｖｃｎｔを生成する。フィードバック部５４は、受信期間には、当該生成された出力電圧指令信号Ｖｃｎｔを演算処理部５３に出力する。一方、フィードバック部５４は、外部割込み処理部５２から割り込みがあった旨の信号を受信している間（送信期間）には、出力電圧指令信号Ｖｃｎｔの生成を中止する。
【００３４】
上記のように、出力電圧指令信号Ｖｃｎｔは、受信期間にはフィードバック部５４から演算処理部５３に出力され、送信期間には外部割込み処理部５２から演算処理部５３に出力される。演算処理部５３は、基本波Ｆｗおよび出力電圧指令信号Ｖｃｎｔに基づいて発振周波数およびデューティ比を調整し、電圧制御信号ＶＰを生成する。出力フィルター６０は、パワーアナログ部２０で発生するスイッチングノイズを抑制する機能を有する。電源出力部７０は、出力フィルター６０からの出力電圧を、電源出力部７０に接続された増幅回路等に供給する。
【００３５】
図２は、この発明の実施の形態１による電力制御装置１００の動作を説明するためのタイミング図である。
【００３６】
図２に示すように、割込み信号Ｉｎｔは、時刻ｔ１以前には受信期間を示す低レベルＲＬとなっており、時刻ｔ１以後には送信期間を示す高レベルＴＨとなっている。基本波Ｆｗは、送信期間に入ってから時刻ｔ１，ｔ２，・・・の３ｍｓごとに、短い矩形波が立ち上がる。なお、３ｍｓ等の数値は一例である。
【００３７】
出力電圧指令信号Ｖｃｎｔは、受信期間である時刻ｔ１以前には、５Ｖに固定されている。出力電圧指令信号Ｖｃｎｔは、送信期間である時刻ｔ１以後には、時刻ｔ１，ｔ２，・・・ごとに８．０Ｖ，６．５Ｖ，・・・と変化する。電圧制御信号ＶＰは、受信期間である時刻ｔ１以前には、初期設定の一定周波数で電圧が変化する。電圧制御信号ＶＰは、送信期間である時刻ｔ１以後には、時刻ｔ１，ｔ２，・・・ごとに出力電圧指令信号Ｖｃｎｔの高低に応じて周波数が変化する。ここでは、出力電圧指令信号Ｖｃｎｔの電圧値が高ければ電圧制御信号ＶＰの周波数が下がり、出力電圧指令信号Ｖｃｎｔの電圧値が低ければ電圧制御信号ＶＰの周波数が上がる。
【００３８】
以上のように、実施の形態１の電力制御装置１００は、演算処理部５３によるパワーアナログ部２０の制御を周波数制御（ＰＦＭ：Pulse Frequency Modulation）により行なっている。周波数制御では、パワーアナログ部２０におけるインダクタＬの値を算出条件に入れ、出力電圧指令信号Ｖｃｎｔの電圧値を変化させることにより、電圧制御信号ＶＰの発振周波数を最適化している。具体的には、たとえば、以下の式によりインダクタＬ［Ｈ］の値が算出される。
【００３９】
Ｌ＝Ｖｏ（Ｖｉ−Ｖｏ）／（ΔＩ・ｆｓｗ・Ｖｉ）
ここで、Ｖｉ［Ｖ］は電源入力部１０に印加される入力電圧、Ｖｏ［Ｖ］は電源出力部７０から出力される出力電圧、ΔＩ［Ａ］はインダクタのリプル電流、ｆｓｗ［Ｈｚ］は電圧制御信号ＶＰの周波数（スイッチング周波数）をそれぞれ示す。上記の式を展開すると、スイッチング周波数ｆｓｗについて解くことができる。インダクタＬが固定であり、入力電圧Ｖｉがほぼ一定である条件から、任意の出力電圧を作り出すのに必要となる発振周波数が求まる。このように電圧制御信号ＶＰの発振周波数を最適化することで、電源出力部７０に接続される増幅回路等での損失を低減させることが可能となる。
【００４０】
［実施の形態２］
実施の形態１の電力制御装置１００は、パワーアナログ部２０が一回路構成であった。一回路構成の場合、出力電圧の変化スピードに対応するには、基本的に動作周波数を上げるしか手法がない。動作周波数を上げると、損失が大きくなる傾向にある。
【００４１】
実施の形態１では、パワーアナログ部２０に含まれるインダクタを仮に１２０μＨとした場合、８．０Ｖを出力するのに４１７ｋＨｚの発振周波数が必要となり、１．５Ｖを出力するのに９１１ｋＨｚの発振周波数が必要となる。このように、パワーアナログ部２０における一連の動作内だけでも電圧制御信号ＶＰの発振周波数が約３倍変化する。そのため、電力制御装置の特性上、出力電圧および発振周波数に対する追従スピードを考慮した場合、損失が増大するモードが生じる可能性がある。このような問題を解決する手法の１つとして、パラレル型の電力制御装置がある。
【００４２】
図３は、この発明の実施の形態２による電力制御装置１Ａの構成を示した回路ブロック図である。
【００４３】
図３を参照して、実施の形態２の電力制御装置１Ａは、電源入力部１０と、入力フィルター１１と、補助電源１２と、電流検出センサー１３と、電流検出部１４と、パワーアナログ部２０ａ〜２０ｄと、電圧検出部３０ＡＢと、信号入力部４０と、デジタル制御処理部５０Ａと、出力フィルター６０と、電源出力部７０とを備える。電力制御装置１Ａでは、パワーアナログ部を４回路構成としているが、回路構成数は最小で２回路構成から可能であり、制御可能な範囲であれば最大構成数に制限はない。デジタル制御処理部５０Ａは、図３では１ブロックとして記載されているが、実施の形態１のデジタル制御処理部５０と同様に、通信Ｉ／Ｆ部５１と、外部割込み処理部５２と、演算処理部５３と、フィードバック部５４とを含む構成であってもよい。
【００４４】
電源入力部１０、入力フィルター１１、補助電源１２、電流検出センサー１３および電流検出部１４は、実施の形態１と同様なので、ここでは説明を繰り返さない。パワーアナログ部２０ａ〜２０ｄは、基本的には、実施の形態１のパワーアナログ部２０を並列に複数配置したものである。パワーアナログ部２０ａ〜２０ｄは、デジタル制御処理部５０Ａから出力される電圧制御信号ＶＰ１〜ＶＰ４に基づいて電圧をそれぞれチョッピングし、その後に平滑化して出力フィルター６０に出力する。電圧検出部３０ＡＢは、出力フィルター６０における出力電圧を検出してデジタル制御処理部５０Ａに出力する。
【００４５】
信号入力部４０には、割込み信号Ｉｎｔ、出力電圧指令信号Ｖｃｎｔなどの各種信号が入力される。デジタル制御処理部５０Ａは、受信期間には、電圧検出部３０ＡＢから出力される電圧を予め定められている定電圧に保つように、出力電圧指令信号Ｖｃｎｔを生成する。デジタル制御処理部５０Ａは、送信期間には、信号入力部４０から入力される出力電圧指令信号Ｖｃｎｔ（割込みデータ）を受信する。デジタル制御処理部５０Ａは、基本波Ｆｗを生成するとともに、基本波Ｆｗおよび出力電圧指令信号Ｖｃｎｔに基づいて発振周波数、デューティ比および位相を調整し、パワーアナログ部２０ａ〜２０ｄに対する電圧制御信号ＶＰ１〜ＶＰ４をそれぞれ生成する。
【００４６】
出力フィルター６０は、パワーアナログ部２０ａ〜２０ｄで発生するスイッチングノイズを抑制するとともに、パワーアナログ部２０ａ〜２０ｄの各々から出力される電圧を合成する。パワーアナログ部２０ａ〜２０ｄは、電圧制御信号ＶＰ１〜ＶＰ４により、位相を等間隔にずらして電源動作を行なう。したがって、出力フィルター６０の当該電圧合成により、実施の形態１の一回路構成の場合に比べて、出力電圧および発振周波数に対する追従速度を上げることができる。電源出力部７０は、出力フィルター６０からの出力電圧を、電源出力部７０に接続された増幅回路等に供給する。
【００４７】
上記のように、パラレルに配置されたパワーアナログ部２０ａ〜２０ｄを用いてフェーズ動作処理を行なうことによって、発振周波数以上の追従特性を得ることができる。たとえば、動作周波数が５００ｋＨｚで、２つのパワーアナログ回路が位相を１８０度ずらして動作し、その出力を合成する場合を考える。この場合、単一のパワーアナログ回路で換算すると、１ＭＨｚで動作したのと同等の追従効果を得られる。
【００４８】
同様に、動作周波数が５００ｋＨｚで、４つのパワーアナログ回路が位相を９０度ずらして動作し、その出力を合成する場合を考える。この場合、単一のパワーアナログ回路で換算すると、２ＭＨｚで動作したのと同等の追従効果を得られる。なお、いずれの場合も、個々のパワーアナログ回路の動作は５００ｋＨｚであることから、回路損失自体は、１つのパワーアナログ回路を５００ｋＨｚで動作させる場合とほぼ同じである。現状では、発振周波数を高くすれば回路損失が増大する。そのため、発振周波数を上げずに追従特性を改善する方法として、パラレルのフェーズ処理動作が有効である。
【００４９】
図４は、この発明の実施の形態２による電力制御装置１Ａの動作を説明するためのタイミング図である。
【００５０】
図４に示すように、割込み信号Ｉｎｔは、時刻ｔ１以前には受信期間を示す低レベルＲＬとなっており、時刻ｔ１以後には送信期間を示す高レベルＴＨとなっている。基本波Ｆｗは、送信期間に入ってから時刻ｔ１，ｔ２，・・・の３ｍｓごとに、短い矩形波が立ち上がる。なお、３ｍｓ等の数値は一例である。
【００５１】
出力電圧指令信号Ｖｃｎｔは、受信期間である時刻ｔ１以前には、５Ｖに固定されている。出力電圧指令信号Ｖｃｎｔは、送信期間である時刻ｔ１以後には、時刻ｔ１，ｔ２，・・・ごとに８．０Ｖ，６．５Ｖ，・・・と変化する。電圧制御信号ＶＰ１〜ＶＰ４は、受信期間である時刻ｔ１以前には、初期設定の一定周波数で電圧が変化する。電圧制御信号ＶＰ１〜ＶＰ４は、送信期間である時刻ｔ１以後には、時刻ｔ１，ｔ２，・・・ごとに出力電圧指令信号Ｖｃｎｔの高低に応じて周波数が変化する。ここでは、出力電圧指令信号Ｖｃｎｔの電圧値が高ければ電圧制御信号ＶＰ１〜ＶＰ４の周波数が下がり、出力電圧指令信号Ｖｃｎｔの電圧値が低ければ電圧制御信号ＶＰ１〜ＶＰ４の周波数が上がるように設定されている。
【００５２】
電圧制御信号ＶＰ１〜ＶＰ４は、時刻ｔ１以前の区間では、ＶＰ１，ＶＰ２，ＶＰ３，ＶＰ４の順で９０度ずつ位相がずれている。また、時刻ｔ１〜ｔ２の区間では、ＶＰ４，ＶＰ１，ＶＰ２，ＶＰ３の順で９０度ずつ位相がずれている。また、時刻ｔ２〜ｔ３の区間では、ＶＰ３，ＶＰ４，ＶＰ１，ＶＰ２の順で９０度ずつ位相がずれている。このように、デジタル制御処理部５０Ａは、電圧制御信号ＶＰ１〜ＶＰ４の位相をたとえば９０度ずつ等間隔にずらした上で周波数変調することにより、パワーアナログ部２０ａ〜２０ｄの電源動作を順々に切り替える。
【００５３】
上記のように、電力制御装置１Ａは、パラレル構成のパワーアナログ部２０ａ〜２０ｄに対して動作位相をずらすフェーズ処理を順々に行ない、それらの結果を出力フィルター６０にて加算する。その結果、パラレル回路数にもよるが、一回路構成の場合と比較して、同一の動作周波数であっても倍以上の変化スピードを得ることができる。このように、実施の形態２の電力制御装置１Ａは、動作周波数を上げていないことから損失が増えることなく、出力電圧の変化スピードのみを上げることができる。よって、一回路構成の場合に比べて特性が向上する。
【００５４】
図５は、この発明の実施の形態２によるデジタル制御処理部５０Ａの動作を説明するためのフロー図である。
【００５５】
図５を参照して、ステップＳ１０において、信号入力部４０から割込み信号Ｉｎｔを受信しているかどうかを確認する。割込み信号Ｉｎｔを受信していなければ、ステップＳ１２において、電圧検出部３０ＡＢから出力フィルター６０における出力電圧が送出されているかどうかを確認する。出力電圧が送出されていなければ、ステップＳ１４において、初期設定の出力電圧指令信号Ｖｃｎｔを採用する。その後、ステップＳ１６において、パワーアナログ部２０ａ〜２０ｄにおけるインダクタ値および初期設定の出力電圧指令信号Ｖｃｎｔにより、発振周波数を算出する。
【００５６】
また、ステップＳ１２で出力電圧が送出されていれば、ステップＳ１８において、現在の出力電圧と、初期設定の出力電圧指令信号Ｖｃｎｔとを比較する。その後、ステップＳ２０において、当該比較によるフィードバック処理に基づいて、電圧制御信号ＶＰ１〜ＶＰ４のデューティ比を最適化する。
【００５７】
一方、ステップＳ１０で割込み信号Ｉｎｔを受信していれば、ステップＳ２２において、その区間での出力電圧指令信号Ｖｃｎｔの電圧値を確認する。さらに、ステップＳ２４において、１つ前の区間における出力電圧指令信号Ｖｃｎｔの電圧値との差分を確認する。また、ステップＳ２６において、内部メモリのテーブルに予め記憶された複数のディーティ比の中から、出力フィルター６０での遅れ等を考慮した最適なデューティ比を取得する。なお、出力電圧指令信号Ｖｃｎｔに当該遅れ等の影響が織り込まれていれば、ステップＳ２６は不要となる。その後、ステップＳ２８で、パワーアナログ部２０ａ〜２０ｄにおけるインダクタ値により発振周波数を算出する。
【００５８】
ステップＳ１６、Ｓ２０およびＳ２８に続き、ステップＳ３０では、周波数およびデューティ比の観点から電圧制御信号ＶＰ１〜ＶＰ４の発振波形を生成する。ステップＳ３２では、区間ごとに電圧制御信号ＶＰ１〜ＶＰ４間の位相ずれを設定する。その後、ステップＳ３４では、電圧制御信号ＶＰ１をパワーアナログ部２０ａに出力する。ステップＳ３６では、電圧制御信号ＶＰ２をパワーアナログ部２０ｂに出力する。ステップＳ３８では、電圧制御信号ＶＰ３をパワーアナログ部２０ｃに出力する。ステップＳ４０では、電圧制御信号ＶＰ４をパワーアナログ部２０ｄに出力する。パワーアナログ部２０ａ〜２０ｄへの出力が終わると、再びステップＳ１０からの動作を繰り返す。
【００５９】
以上のように、実施の形態２の電力制御装置１Ａは、区間ごとに位相ずれが調整された電圧制御信号ＶＰ１〜ＶＰ４を、パラレルに配置されたパワーアナログ部２０ａ〜２０ｄにそれぞれ出力している。このようなフェーズ動作処理より、パワーアナログ部が一回路構成の場合と比較して、ダイナミックな出力電圧の変化時におけるパワーアナログ部での損失を低減することができる。また、電力制御装置１Ａは、パラレル回路構成からのフェーズ動作処理の後、複数の出力電圧を加算する。これにより、同じ動作周波数の一回路構成の場合に比べて、出力電圧の変化をスムーズにすることができる。その結果、一回路構成の場合と比較して、損失および特性面で同等以上の効果が得られる。
【００６０】
パワーアナログ部（スイッチング部）の動作周波数を上げることは、現状の電力制御装置の部品特性から損失が大きくなる傾向にある。この部品損失を抑えるために、電力制御装置１Ａは、パワーアナログ部を並列構成とし、フェーズ動作処理によりパワーアナログ部の動作損失をさらに低減することを特徴としている。また、デジタル制御処理部５０Ａの演算処理機能によりフェーズ動作処理が可能となることから、複数のパワーアナログ部２０ａ〜２０ｄであっても１つの制御部で複雑な動作が可能となる。
【００６１】
［実施の形態３］
図６は、この発明の実施の形態３による電力制御装置１Ｂの構成を示した回路ブロック図である。
【００６２】
図６を参照して、実施の形態３の電力制御装置１Ｂは、電源入力部１０と、入力フィルター１１と、補助電源１２と、電流検出センサー１３と、電流検出部１４と、低圧パワーアナログ部２０ｖ，２０ｗと、高圧パワーアナログ部２０ｘ，２０ｙと、電圧検出部３０ＡＢと、信号入力部４０と、デジタル制御処理部５０Ｂと、出力フィルター６０と、電源出力部７０とを備える。デジタル制御処理部５０Ｂは、低圧ドライブ出力部５５ｖｗと、高圧ドライブ出力部５５ｘｙとを含む。デジタル制御処理部５０Ｂは、図６では低圧ドライブ出力部５５ｖｗおよび高圧ドライブ出力部５５ｘｙのみブロック化しているが、実施の形態１のデジタル制御処理部５０と同様に、通信Ｉ／Ｆ部５１と、外部割込み処理部５２と、演算処理部５３と、フィードバック部５４とを含む構成であってもよい。
【００６３】
電源入力部１０、入力フィルター１１、補助電源１２、電流検出センサー１３および電流検出部１４は、実施の形態１と同様なので、ここでは説明を繰り返さない。低圧パワーアナログ部２０ｖ，２０ｗは、低圧ドライブ出力部５５ｖｗから出力される電圧制御信号ＶＬＰ１，ＶＬＰ２に基づいて電圧をそれぞれチョッピングし、その後に平滑化して出力フィルター６０に出力する。高圧パワーアナログ部２０ｘ，２０ｙは、高圧ドライブ出力部５５ｘｙから出力される電圧制御信号ＶＨＰ１，ＶＨＰ２に基づいて電圧をそれぞれチョッピングし、その後に平滑化して出力フィルター６０に出力する。
【００６４】
電圧検出部３０ＡＢは、出力フィルター６０における出力電圧を検出してデジタル制御処理部５０Ｂに出力する。信号入力部４０には、割込み信号Ｉｎｔ、出力電圧指令信号Ｖｃｎｔなどの各種信号が入力される。デジタル制御処理部５０Ｂは、受信期間には、電圧検出部３０ＡＢから出力される電圧を予め定められている定電圧に保つように、出力電圧指令信号Ｖｃｎｔを生成する。デジタル制御処理部５０Ｂは、送信期間には、信号入力部４０から入力される出力電圧指令信号Ｖｃｎｔ（割込みデータ）を受信する。
【００６５】
デジタル制御処理部５０Ｂは、基本波Ｆｗを生成するとともに、低圧ドライブ出力部５５ｖｗと高圧ドライブ出力部５５ｘｙとのいずれかを選択するドライブ選択信号ＶＳを生成する。ドライブ選択信号ＶＳは、出力電圧指令信号Ｖｃｎｔに基づいて生成される。デジタル制御処理部５０Ｂは、基本波Ｆｗおよび出力電圧指令信号Ｖｃｎｔに基づいて発振周波数、デューティ比および位相を調整し、低圧パワーアナログ部２０ｖ，２０ｗに対して電圧制御信号ＶＬＰ１，ＶＬＰ２を生成し、高圧パワーアナログ部２０ｘ，２０ｙに対して電圧制御信号ＶＨＰ１，ＶＨＰ２を生成する。
【００６６】
出力フィルター６０は、低圧パワーアナログ部２０ｖ，２０ｗおよび高圧パワーアナログ部２０ｘ，２０ｙで発生するスイッチングノイズを抑制するとともに、これらパワーアナログ部の各々から出力される電圧を合成する。電源出力部７０は、出力フィルター６０からの出力電圧を、電源出力部７０に接続された増幅回路等に供給する。
【００６７】
上記のように、電力制御装置１Ｂは、パワーアナログ部をパラレルに配置し、低圧パワーアナログ部２０ｖ，２０ｗのインダクタを低出力電圧用とし、高圧パワーアナログ部２０ｘ，２０ｙのインダクタを高出力電圧用としている。電力制御装置１Ｂは、ドライブ選択信号ＶＳに基づいて、低圧パワーアナログ部２０ｖ，２０ｗか高圧パワーアナログ部２０ｘ，２０ｙかを選択する。これにより、パワーアナログ部におけるインダクタでの損失を減少させることができる。
【００６８】
上記のように、電力制御装置１Ｂは、パワーアナログ部をパラレルに配置し、低圧パワーアナログ部２０ｖ，２０ｗと高圧パワーアナログ部２０ｘ，２０ｙとで、含まれるインダクタの値を変えている。また、ドライブ選択信号ＶＳにより、低圧パワーアナログ部２０ｖ，２０ｗと高圧パワーアナログ部２０ｘ，２０ｙとを切り替える。これにより、必要以上に発振周波数を下げずに動作を行なうことが可能となる。その結果、追従速度が速くなり、単一のパワーアナログ部の場合と比べて性能が向上する。また、パラレル構成のパワーアナログ部によるフェーズ処理は維持されているため、単一のパワーアナログ部の場合と比べて追従速度もさらに向上する。
【００６９】
図７は、この発明の実施の形態３による電力制御装置１Ｂの動作を説明するためのタイミング図である。
【００７０】
図７に示すように、割込み信号Ｉｎｔは、時刻ｔ１以前には受信期間を示す低レベルＲＬとなっており、時刻ｔ１以後には送信期間を示す高レベルＴＨとなっている。基本波Ｆｗは、送信期間に入ってから時刻ｔ１，ｔ２，・・・の３ｍｓごとに、短い矩形波が立ち上がる。なお、３ｍｓ等の数値は一例である。
【００７１】
出力電圧指令信号Ｖｃｎｔは、受信期間である時刻ｔ１以前には、５Ｖに固定されている。出力電圧指令信号Ｖｃｎｔは、送信期間である時刻ｔ１以後には、時刻ｔ１，ｔ２，・・・ごとに８．０Ｖ，６．５Ｖ，・・・と変化する。ドライブ選択信号ＶＳは、低圧パワーアナログ部２０ｖ，２０ｗを選択する場合には低レベルＶＬとなり、高圧パワーアナログ部２０ｘ，２０ｙを選択する場合には高レベルＶＨとなる。
【００７２】
電圧制御信号ＶＬＰ１，ＶＬＰ２は、受信期間である時刻ｔ１以前には、初期設定の一定周波数で電圧が変化する。電圧制御信号ＶＨＰ１，ＶＨＰ２は、受信期間である時刻ｔ１以前には、低レベルのまま一定である。電圧制御信号ＶＬＰ１，ＶＬＰ２は、送信期間である時刻ｔ１以後には、ドライブ選択信号ＶＳが低レベルＶＬの期間だけ、時刻ｔ１，ｔ２，・・・ごとに出力電圧指令信号Ｖｃｎｔの高低に応じて周波数が変化する。電圧制御信号ＶＨＰ１，ＶＨＰ２は、送信期間である時刻ｔ１以後には、ドライブ選択信号ＶＳが高レベルＶＨの期間だけ、時刻ｔ１，ｔ２，・・・ごとに出力電圧指令信号Ｖｃｎｔの高低に応じて周波数が変化する。
【００７３】
ここでは、実施の形態２と同様に、出力電圧指令信号Ｖｃｎｔの電圧値が高ければ電圧制御信号ＶＬＰ１，ＶＬＰ２，ＶＨＰ１，ＶＨＰ２の周波数が下がり、出力電圧指令信号Ｖｃｎｔの電圧値が低ければ電圧制御信号ＶＬＰ１，ＶＬＰ２，ＶＨＰ１，ＶＨＰ２の周波数が上がるように設定されている。
【００７４】
電圧制御信号ＶＬＰ１，ＶＬＰ２は、互いに１８０度ずつ位相がずれている。電圧制御信号ＶＨＰ１，ＶＨＰ２もまた、互いに１８０度ずつ位相がずれている。このように、デジタル制御処理部５０Ｂは、まず、電圧制御信号ＶＬＰ１，ＶＬＰ２と電圧制御信号ＶＨＰ１，ＶＨＰ２とで切り替える。低圧パワーアナログ部２０ｖ，２０ｗに対しては、電圧制御信号ＶＬＰ１，ＶＬＰ２の位相をたとえば１８０度ずらした上で周波数変調することにより、低圧パワーアナログ部２０ｖ，２０ｗの電源動作を順々に切り替える。高圧パワーアナログ部２０ｘ，２０ｙに対しては、電圧制御信号ＶＨＰ１，ＶＨＰ２の位相をたとえば１８０度ずらした上で周波数変調することにより、高圧パワーアナログ部２０ｘ，２０ｙの電源動作を順々に切り替える。
【００７５】
電力制御装置１Ｂは、低圧パワーアナログ部２０ｖ，２０ｗと高圧パワーアナログ部２０ｘ，２０ｙとで分けて構成し、それぞれをさらに並列に配置して位相をずらしている。これにより、実施の形態１の場合に比べて追従速度が上がるとともに、実施の形態２の場合と比べても発振周波数の変化幅を小さくすることができる。
【００７６】
低圧パワーアナログ部２０ｖ，２０ｗでは、１．５Ｖの出力を生成するのに、たとえば７２９ｋＨｚの発振周波数が必要となる。高圧パワーアナログ部２０ｘ，２０ｙでは、８Ｖの出力を生成するのに、たとえば４１７ｋＨｚの発振周波数が必要となる。この場合、低圧側と高圧側とで発振周波数の違いは、約２倍までの範囲となる。
【００７７】
上記の例から、高圧パワーアナログ部２０ｘ，２０ｙで発振周波数を７５０ｋＨｚに設定した場合でも、低圧パワーアナログ部２０ｖ，２０ｗでの発振周波数は１．５ＭＨｚ以下に抑えられる。その結果、電力制御装置１Ｂは、追従速度を上げた場合でも、損失を低くすることができる。
【００７８】
図８は、この発明の実施の形態３によるデジタル制御処理部５０Ｂの動作を説明するためのフロー図である。
【００７９】
図８を参照して、ステップＳ１０において、信号入力部４０から割込み信号Ｉｎｔを受信しているかどうかを確認する。割込み信号Ｉｎｔを受信していなければ、ステップＳ１２において、電圧検出部３０ＡＢから出力フィルター６０における出力電圧が送出されているかどうかを確認する。出力電圧が送出されていなければ、ステップＳ１４において、初期設定の出力電圧指令信号Ｖｃｎｔを採用する。出力電圧が送出されていれば、ステップＳ１８において、現在の出力電圧と、初期設定の出力電圧指令信号Ｖｃｎｔとを比較する。その後、ステップＳ２１において、当該比較によるフィードバック処理に基づいて、電圧制御信号ＶＬＰ１，ＶＬＰ２のデューティ比を最適化する。
【００８０】
一方、ステップＳ１０で割込み信号Ｉｎｔを受信していれば、ステップＳ２２において、その区間での出力電圧指令信号Ｖｃｎｔの電圧値を確認する。その後、ステップＳ２３において、ドライブ選択信号ＶＳが低レベルＶＬかどうかを確認する。ドライブ選択信号ＶＳが低レベルＶＬであれば、ステップＳ２４において、１つ前の区間における出力電圧指令信号Ｖｃｎｔの電圧値との差分を確認する。また、ステップＳ２６において、内部メモリのテーブルに予め記憶された複数のディーティ比の中から、出力フィルター６０での遅れ等を考慮した最適なデューティ比を取得する。
【００８１】
ステップＳ１４またはＳ２６における処理の後、ステップＳ１７において、低圧パワーアナログ部２０ｖ，２０ｗにおけるインダクタ値および出力電圧指令信号Ｖｃｎｔにより、発振周波数を算出する。また、ステップＳ２３において、ドライブ選択信号ＶＳが低レベルＶＬでなければ、ステップＳ２５において、１つ前の区間における出力電圧指令信号Ｖｃｎｔの電圧値との差分を確認する。また、ステップＳ２７において、内部メモリのテーブルに予め記憶された複数のディーティ比の中から、出力フィルター６０での遅れ等を考慮した最適なデューティ比を取得する。その後、ステップＳ２９で、高圧パワーアナログ部２０ｘ，２０ｙにおけるインダクタ値により発振周波数を算出する。
【００８２】
ステップＳ１７およびＳ２１に続き、ステップＳ３０では、周波数およびデューティ比の観点から電圧制御信号ＶＬＰ１，ＶＬＰ２の発振波形を生成する。ステップＳ３２では、区間ごとに電圧制御信号ＶＬＰ１，ＶＬＰ２間の位相ずれを設定する。その後、ステップＳ３５では、電圧制御信号ＶＬＰ１を低圧パワーアナログ部２０ｖに出力する。ステップＳ３７では、電圧制御信号ＶＬＰ２を低圧パワーアナログ部２０ｗに出力する。
【００８３】
ステップＳ２９に続き、ステップＳ３１では、周波数およびデューティ比の観点から電圧制御信号ＶＨＰ１，ＶＨＰ２の発振波形を生成する。ステップＳ３３では、区間ごとに電圧制御信号ＶＨＰ１，ＶＨＰ２間の位相ずれを設定する。その後、ステップＳ３９では、電圧制御信号ＶＨＰ１を高圧パワーアナログ部２０ｘに出力する。ステップＳ４１では、電圧制御信号ＶＨＰ２を高圧パワーアナログ部２０ｙに出力する。
【００８４】
低圧パワーアナログ部２０ｖ，２０ｗおよび高圧パワーアナログ部２０ｘ，２０ｙへの出力が終わると、再びステップＳ１０からの動作を繰り返す。
【００８５】
以上のように、実施の形態３の電力制御装置１Ｂは、出力電圧の変動範囲が大きい場合の対応として、パラレル構成のパワーアナログ部を低圧パワーアナログ部２０ｖ，２０ｗおよび高圧パワーアナログ部２０ｘ，２０ｙに分けて構成している。これにより、パワーアナログ部のインダクタなど固定定数の部品での損失を低減させることができる。低圧パワーアナログ部２０ｖ，２０ｗと高圧パワーアナログ部２０ｘ，２０ｙとの切り替えは、ドライブ選択信号ＶＳにより行なわれる。
【００８６】
電力制御装置１Ｂは、位相ずれが調整された電圧制御信号ＶＬＰ１，ＶＬＰ２をパラレル配置の低圧パワーアナログ部２０ｖ，２０ｗにそれぞれ出力し、位相ずれが調整された電圧制御信号ＶＨＰ１，ＶＨＰ２をパラレル配置の高圧パワーアナログ部２０ｘ，２０ｙにそれぞれ出力している。このようなフェーズ動作処理より、パワーアナログ部が低圧用と高圧用とに分かれていない場合と比較して、出力電圧の変化スピードが上がり、かつ、パワーアナログ部での損失を最小限に抑えることができる。
【００８７】
今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００８８】
１Ａ，１Ｂ，１００ 電力制御装置、１０ 電源入力部、１１ 入力フィルター、１２ 補助電源、１３ 電流検出センサー、１４ 電流検出部、２０，２０ａ〜２０ｄ パワーアナログ部、２０ｖ，２０ｗ 低圧パワーアナログ部、２０ｘ，２０ｙ 高圧パワーアナログ部、２１ パワースイッチング部、２２ ドライブ回路部、２３ 平滑部、３０，３０ＡＢ 電圧検出部、４０ 信号入力部、５０，５０Ａ，５０Ｂ デジタル制御処理部、５１ 通信Ｉ／Ｆ部、５２ 外部割込み処理部、５３ 演算処理部、５４ フィードバック部、５５ｖｗ 低圧ドライブ出力部、５５ｘｙ 高圧ドライブ出力部、６０ 出力フィルター、７０ 電源出力部。
【技術分野】
【０００１】
この発明は、電力制御装置および電力制御方法に関し、より特定的には、無線通信機器に電力を供給する電力制御装置および電力制御方法に関する。
【背景技術】
【０００２】
近年、無線通信における電力の削減を目的とした種々の研究が行なわれている。特に、無線基地局など、送信アンプの駆動において高い電圧を必要とする機器においては、その需要が高くなっている。
【０００３】
通常、無線送信する際、送信アンプには、１つの無線送信区間において必要とされるピーク電圧が印加される。しかし、その通信区間内において常にピーク電圧が必要とされるわけではない。その結果、通信区間内において電力消費に無駄が生じている。このような問題を解決する方法がいくつか考案されている。
【０００４】
特許文献１に記載の無線通信機器は、変調波追従制御とフィードバック制御とを、無線送信を実行するか否かによって切り替える。具体的には、無線信号を送信する場合、デジタル制御部は、割込開始信号を受け付けて、送信信号に追随する電力を増幅回路に供給する。無線信号を送信していない場合、デジタル制御部は、フィードバック制御により、安定した電力を増幅回路に供給する。演算処理部は、発振周波数およびディーティ比を決定し、ＰＷＭ（Pulse Width Modulation）信号を生成する。
【０００５】
特許文献２に記載の電力制御装置は、送信用信号に応じて増幅回路から出力されるべき送信信号の単位時間ごとの最大電圧値に基づいてＰＷＭ信号を生成する生成部と、当該最大電圧値を反映した値を取得し、当該値と予め設定されている一以上のしきい値とを比較し、比較結果に応じてインダクタを選択する選択部と、選択されたインダクタが用いられたチョッパ回路により、上記ＰＷＭ信号に基づいて、増幅回路を駆動するための電力を生成する電力生成部とを備える。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−２２５１８６号公報
【特許文献２】特開２００９−２２５５９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載の無線通信機器では、電源部での制御がデューティ比制御となっているので、動作周波数が固定されている。そのため、電圧変化時間すなわち追従速度が一定になる傾向がある。したがって、電圧の変化量に基づいて、電圧変化にかかる時間を予測しやすい。しかし、特許文献１に記載の無線通信機器は、出力電圧を大きく変化させる場合にインダクタでの損失が大きくなるという問題がある。
【０００８】
特許文献２に記載の電力制御装置は、パワー回路系のインダクタを高出力電圧用と低出力電圧用とで並列に設けている。出力電圧指令値に基づいてこの中から１つのパワー回路を選択することで、インダクタでの損失を減少させている。しかしながら、特許文献２に記載の電力制御装置は、出力電圧の変化量が大きければ大きいほど追従に時間がかかるため、無線制御に時間がかかるという問題がある。
【０００９】
それゆえに、この発明の目的は、出力電圧が大きく変化した場合でも、インダクタでの損失が大きくならず、また、追従にも時間を要しない電力制御装置および電力制御方法を提供することである。
【課題を解決するための手段】
【００１０】
この発明のある局面によれば、機器に供給する電力を制御する電力制御装置であって、所定の電圧が供給される電源入力部と、機器の送信期間に、機器に供給される電力に応じて調整された出力電圧指令信号を受信する信号入力部と、機器の状態に応じて電圧制御信号を生成するデジタル制御処理部と、電圧制御信号に基づいて所定の電圧を調整し、電力を生成するパワーアナログ部とを備え、デジタル制御処理部は、機器の受信期間に、パワーアナログ部の出力電圧に基づいて、パワーアナログ部の出力電圧が定電圧に保たれるように調整するための出力電圧指令信号を生成するフィードバック部と、機器の受信期間にはフィードバック部からの出力電圧指令信号に基づいて、機器の送信期間には信号入力部からの出力電圧指令信号に基づいて、それぞれ発振周波数およびデューティ比を調整することにより、電圧制御信号を生成する演算処理部とを含む。
【００１１】
機器に供給する電力を制御する電力制御装置であって、所定の電圧が供給される電源入力部と、機器の送信期間に、機器に供給される電力に応じて調整された出力電圧指令信号を受信する信号入力部と、機器の状態に応じて複数の電圧制御信号を生成するデジタル制御処理部と、複数の電圧制御信号に基づいて所定の電圧を調整し、出力電圧をそれぞれ出力する、並列に配置された複数のパワーアナログ部と、複数のパワーアナログ部から出力される複数の出力電圧を合成して電力を生成する出力フィルターとを備え、デジタル制御処理部は、機器の受信期間に、出力フィルターの出力電圧に基づいて、出力フィルターの出力電圧が定電圧に保たれるように調整するための出力電圧指令信号を生成するフィードバック部と、機器の受信期間にはフィードバック部からの出力電圧指令信号に基づいて、機器の送信期間には信号入力部からの出力電圧指令信号に基づいて、それぞれ発振周波数、デューティ比および位相を調整することにより、複数の電圧制御信号を生成する演算処理部とを含む。
【００１２】
好ましくは、電圧制御信号は、出力電圧指令信号の電圧値の高低に応じて周波数が増減する。
【００１３】
好ましくは、電圧制御信号は、パワーアナログ部におけるインダクタの値と出力電圧指令信号とに基づいて発振周波数を最適化させることにより、パワーアナログ部の出力電圧を変化させる。
【００１４】
好ましくは、信号入力部は、機器が受信期間か送信期間かを示す割込み信号を受信し、フィードバック部は、割込み信号が受信期間を示すときは、出力電圧指令信号を演算処理部に出力し、割込み信号が送信期間を示すときは、送信期間であることを演算処理部に通知するとともに、出力電圧指令信号の生成を中止する。
【００１５】
好ましくは、パワーアナログ部は、ＦＥＴを含んで構成され、電流をオン／オフするパワースイッチング部と、電圧制御信号に基づいて、パワースイッチング部をオン／オフするドライブ回路部と、パワースイッチング部からの出力電圧を平滑化する平滑部とを含む。
【００１６】
この発明の他の局面によれば、機器に供給する電力を制御する電力制御装置であって、所定の電圧が供給される電源入力部と、機器の送信期間に、機器に供給される電力に応じて調整された出力電圧指令信号を受信する信号入力部と、機器の状態に応じて低圧電圧制御信号および高圧電圧制御信号を生成するデジタル制御処理部と、低圧電圧制御信号に基づいて所定の電圧を調整し、低圧出力電圧を出力する低圧パワーアナログ部と、高圧電圧制御信号に基づいて所定の電圧を調整し、高圧出力電圧を出力する高圧パワーアナログ部と、低圧出力電圧および高圧出力電圧を合成して電力を生成する出力フィルターとを備え、デジタル制御処理部は、機器の受信期間に、出力フィルターの出力電圧に基づいて、出力フィルターの出力電圧が定電圧に保たれるように調整するための出力電圧指令信号を生成するフィードバック部と、機器の受信期間にはフィードバック部からの出力電圧指令信号に基づいて、機器の送信期間には信号入力部からの出力電圧指令信号に基づいて、それぞれ発振周波数、デューティ比および位相を調整することにより、低圧電圧制御信号および高圧電圧制御信号を生成する演算処理部とを含む。
【００１７】
好ましくは、低圧電圧制御信号および高圧電圧制御信号は、出力電圧指令信号の電圧値の高低に応じて周波数が増減する。
【００１８】
好ましくは、低圧電圧制御信号および高圧電圧制御信号は、低圧パワーアナログ部および高圧パワーアナログ部におけるインダクタの値と出力電圧指令信号とに基づいて発振周波数を最適化させることにより、低圧パワーアナログ部および高圧パワーアナログ部の出力電圧をそれぞれ変化させる。
【００１９】
好ましくは、低圧パワーアナログ部は、複数の低圧パワーアナログ要素が並列に配置されて構成され、高圧パワーアナログ部は、複数の高圧パワーアナログ要素が並列に配置されて構成される。
【００２０】
好ましくは、信号入力部は、機器が受信期間か送信期間かを示す割込み信号を受信し、フィードバック部は、割込み信号が受信期間を示すときは、出力電圧指令信号を演算処理部に出力し、割込み信号が送信期間を示すときは、送信期間であることを演算処理部に通知するとともに、出力電圧指令信号の生成を中止する。
【００２１】
好ましくは、低圧パワーアナログ部および高圧パワーアナログ部の各々は、ＦＥＴを含んで構成される。
【００２２】
この発明の他の局面によれば、機器に供給する電力を制御する電力制御方法であって、所定の電圧を受けるステップと、機器の送信期間に、機器に供給される電力に応じて調整された出力電圧指令信号を信号入力部において受信するステップと、機器の状態に応じて電圧制御信号を生成するステップと、電圧制御信号に基づいて所定の電圧を調整し、電力を生成するステップとを備え、電圧制御信号を生成するステップは、機器の受信期間に、出力電圧が定電圧に保たれるように調整するための出力電圧指令信号をフィードバック部において生成するステップと、機器の受信期間にはフィードバック部からの出力電圧指令信号に基づいて、機器の送信期間には信号入力部からの出力電圧指令信号に基づいて、それぞれ発振周波数およびデューティ比を調整することにより、電圧制御信号を生成するステップとを含む。
【００２３】
この発明の他の局面によれば、機器に供給する電力を制御する電力制御方法であって、所定の電圧を受けるステップと、機器の送信期間に、機器に供給される電力に応じて調整された出力電圧指令信号を信号入力部において受信するステップと、機器の状態に応じて複数の電圧制御信号を生成するステップと、複数の電圧制御信号に基づいて所定の電圧を調整し、それぞれ出力電圧を出力するステップと、複数の出力電圧を合成して電力を生成するステップとを備え、複数の電圧制御信号を生成するステップは、機器の受信期間に、合成された出力電圧が定電圧に保たれるように調整するための出力電圧指令信号をフィードバック部において生成し、機器の受信期間にはフィードバック部からの出力電圧指令信号に基づいて、機器の送信期間には信号入力部からの出力電圧指令信号に基づいて、それぞれ発振周波数、デューティ比および位相を調整することにより、複数の電圧制御信号を生成する。
【００２４】
この発明の他の局面によれば、機器に供給する電力を制御する電力制御方法であって、所定の電圧を受けるステップと、機器の送信期間に、機器に供給される電力に応じて調整された出力電圧指令信号を信号入力部において受信するステップと、機器の状態に応じて低圧電圧制御信号および高圧電圧制御信号を生成するステップと、低圧電圧制御信号に基づいて所定の電圧を調整し、低圧出力電圧を出力するステップと、高圧電圧制御信号に基づいて所定の電圧を調整し、高圧出力電圧を出力するステップと、低圧出力電圧および高圧出力電圧を合成して電力を生成するステップとを備え、低圧電圧制御信号および高圧電圧制御信号を生成するステップは、機器の受信期間に、合成された出力電圧が定電圧に保たれるように調整するための出力電圧指令信号をフィードバック部において生成し、機器の受信期間にはフィードバック部からの出力電圧指令信号に基づいて、機器の送信期間には信号入力部からの出力電圧指令信号に基づいて、それぞれ発振周波数、デューティ比および位相を調整することにより、低圧電圧制御信号および高圧電圧制御信号を生成する。
【発明の効果】
【００２５】
この発明の実施の形態によれば、出力電圧が大きく変化した場合でも、インダクタでの損失が大きくならず、また、追従にも時間を要しない。
【図面の簡単な説明】
【００２６】
【図１】この発明の実施の形態１による電力制御装置１００の構成を示した回路ブロック図である。
【図２】この発明の実施の形態１による電力制御装置１００の動作を説明するためのタイミング図である。
【図３】この発明の実施の形態２による電力制御装置１Ａの構成を示した回路ブロック図である。
【図４】この発明の実施の形態２による電力制御装置１Ａの動作を説明するためのタイミング図である。
【図５】この発明の実施の形態２によるデジタル制御処理部５０Ａの動作を説明するためのフロー図である。
【図６】この発明の実施の形態３による電力制御装置１Ｂの構成を示した回路ブロック図である。
【図７】この発明の実施の形態３による電力制御装置１Ｂの動作を説明するためのタイミング図である。
【図８】この発明の実施の形態３によるデジタル制御処理部５０Ｂの動作を説明するためのフロー図である。
【発明を実施するための形態】
【００２７】
以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００２８】
［実施の形態１］
図１は、この発明の実施の形態１による電力制御装置１００の構成を示した回路ブロック図である。
【００２９】
図１を参照して、実施の形態１の電力制御装置１００は、電源入力部１０と、入力フィルター１１と、補助電源１２と、電流検出センサー１３と、電流検出部１４と、パワーアナログ部２０と、電圧検出部３０と、信号入力部４０と、デジタル制御処理部５０と、出力フィルター６０と、電源出力部７０とを備える。パワーアナログ部２０は、パワースイッチング部２１と、ドライブ回路部２２と、平滑部２３とを含む。デジタル制御処理部５０は、通信Ｉ／Ｆ（Interface）部５１と、外部割込み処理部５２と、演算処理部５３と、フィードバック部５４とを含む。
【００３０】
電源入力部１０には、通常、直流電圧が供給される。入力フィルター１１は、パワーアナログ部２０等から発生し、電源入力部１０へ帰還するノイズを抑制する機能を有する。補助電源１２は、デジタル制御処理部５０に含まれるＣＰＵ、メモリ等を動作させるために必要な電圧Ｖｃｃを生成する。電流検出センサー１３は、抵抗、カレントトランス等で構成され、パワーアナログ部２０に流れ込む電流をモニターする。電流検出部１４は、電流検出センサー１３に流れる電流が急変した場合にそれを検知する。これにより、電源出力部７０に接続される増幅回路等の破損を防止する。
【００３１】
パワースイッチング部２１は、たとえばクールＭＯＳＦＥＴ（Cool Metal Oxide Semiconductor Field Effect Transistor）等のＦＥＴを含むように構成され、ドライブ回路部２２からの指令に応じて電流をオン／オフする。ドライブ回路部２２は、演算処理部５３から出力される電圧制御信号ＶＰに基づいて、パワースイッチング部２１をオン／オフする。パワースイッチング部２１およびドライブ回路部２２は、電源入力部１０から印加される電圧に対する降圧チョッパ回路を構成する。平滑部２３は、パワースイッチング部２１からの出力電圧を平滑化する。電圧検出部３０は、平滑部２３における出力電圧を検出してデジタル制御処理部５０に出力する。また、電圧検出部３０は、平滑部２３における電圧が急変した場合にそれを検知する。これにより、電流検出部１４と同様に、電源出力部７０に接続される増幅回路等の破損を防止する。
【００３２】
信号入力部４０には、割込み信号Ｉｎｔ、出力電圧指令信号Ｖｃｎｔなどの各種信号が入力される。通信Ｉ／Ｆ部５１は、信号入力部４０からの割込み信号Ｉｎｔおよび出力電圧指令信号Ｖｃｎｔ（割込みデータ）を外部割込み処理部５２に出力する。外部割込み処理部５２は、通信Ｉ／Ｆ部５１から入力される出力電圧指令信号Ｖｃｎｔを演算処理部５３へ出力するとともに、割込みがあった旨（受信期間から送信期間に切り替わったこと）を示す信号をフィードバック部５４に出力する。ここで、「受信期間」および「送信期間」とは、電力制御装置１００によって電力が供給される無線通信機器が受信状態にあるか送信状態にあるかを意味する。
【００３３】
演算処理部５３は、電圧制御信号ＶＰの基礎となる基本波Ｆｗを生成する。フィードバック部５４は、電圧検出部３０から出力される電圧を予め定められている定電圧に保つように、出力電圧指令信号Ｖｃｎｔを生成する。フィードバック部５４は、受信期間には、当該生成された出力電圧指令信号Ｖｃｎｔを演算処理部５３に出力する。一方、フィードバック部５４は、外部割込み処理部５２から割り込みがあった旨の信号を受信している間（送信期間）には、出力電圧指令信号Ｖｃｎｔの生成を中止する。
【００３４】
上記のように、出力電圧指令信号Ｖｃｎｔは、受信期間にはフィードバック部５４から演算処理部５３に出力され、送信期間には外部割込み処理部５２から演算処理部５３に出力される。演算処理部５３は、基本波Ｆｗおよび出力電圧指令信号Ｖｃｎｔに基づいて発振周波数およびデューティ比を調整し、電圧制御信号ＶＰを生成する。出力フィルター６０は、パワーアナログ部２０で発生するスイッチングノイズを抑制する機能を有する。電源出力部７０は、出力フィルター６０からの出力電圧を、電源出力部７０に接続された増幅回路等に供給する。
【００３５】
図２は、この発明の実施の形態１による電力制御装置１００の動作を説明するためのタイミング図である。
【００３６】
図２に示すように、割込み信号Ｉｎｔは、時刻ｔ１以前には受信期間を示す低レベルＲＬとなっており、時刻ｔ１以後には送信期間を示す高レベルＴＨとなっている。基本波Ｆｗは、送信期間に入ってから時刻ｔ１，ｔ２，・・・の３ｍｓごとに、短い矩形波が立ち上がる。なお、３ｍｓ等の数値は一例である。
【００３７】
出力電圧指令信号Ｖｃｎｔは、受信期間である時刻ｔ１以前には、５Ｖに固定されている。出力電圧指令信号Ｖｃｎｔは、送信期間である時刻ｔ１以後には、時刻ｔ１，ｔ２，・・・ごとに８．０Ｖ，６．５Ｖ，・・・と変化する。電圧制御信号ＶＰは、受信期間である時刻ｔ１以前には、初期設定の一定周波数で電圧が変化する。電圧制御信号ＶＰは、送信期間である時刻ｔ１以後には、時刻ｔ１，ｔ２，・・・ごとに出力電圧指令信号Ｖｃｎｔの高低に応じて周波数が変化する。ここでは、出力電圧指令信号Ｖｃｎｔの電圧値が高ければ電圧制御信号ＶＰの周波数が下がり、出力電圧指令信号Ｖｃｎｔの電圧値が低ければ電圧制御信号ＶＰの周波数が上がる。
【００３８】
以上のように、実施の形態１の電力制御装置１００は、演算処理部５３によるパワーアナログ部２０の制御を周波数制御（ＰＦＭ：Pulse Frequency Modulation）により行なっている。周波数制御では、パワーアナログ部２０におけるインダクタＬの値を算出条件に入れ、出力電圧指令信号Ｖｃｎｔの電圧値を変化させることにより、電圧制御信号ＶＰの発振周波数を最適化している。具体的には、たとえば、以下の式によりインダクタＬ［Ｈ］の値が算出される。
【００３９】
Ｌ＝Ｖｏ（Ｖｉ−Ｖｏ）／（ΔＩ・ｆｓｗ・Ｖｉ）
ここで、Ｖｉ［Ｖ］は電源入力部１０に印加される入力電圧、Ｖｏ［Ｖ］は電源出力部７０から出力される出力電圧、ΔＩ［Ａ］はインダクタのリプル電流、ｆｓｗ［Ｈｚ］は電圧制御信号ＶＰの周波数（スイッチング周波数）をそれぞれ示す。上記の式を展開すると、スイッチング周波数ｆｓｗについて解くことができる。インダクタＬが固定であり、入力電圧Ｖｉがほぼ一定である条件から、任意の出力電圧を作り出すのに必要となる発振周波数が求まる。このように電圧制御信号ＶＰの発振周波数を最適化することで、電源出力部７０に接続される増幅回路等での損失を低減させることが可能となる。
【００４０】
［実施の形態２］
実施の形態１の電力制御装置１００は、パワーアナログ部２０が一回路構成であった。一回路構成の場合、出力電圧の変化スピードに対応するには、基本的に動作周波数を上げるしか手法がない。動作周波数を上げると、損失が大きくなる傾向にある。
【００４１】
実施の形態１では、パワーアナログ部２０に含まれるインダクタを仮に１２０μＨとした場合、８．０Ｖを出力するのに４１７ｋＨｚの発振周波数が必要となり、１．５Ｖを出力するのに９１１ｋＨｚの発振周波数が必要となる。このように、パワーアナログ部２０における一連の動作内だけでも電圧制御信号ＶＰの発振周波数が約３倍変化する。そのため、電力制御装置の特性上、出力電圧および発振周波数に対する追従スピードを考慮した場合、損失が増大するモードが生じる可能性がある。このような問題を解決する手法の１つとして、パラレル型の電力制御装置がある。
【００４２】
図３は、この発明の実施の形態２による電力制御装置１Ａの構成を示した回路ブロック図である。
【００４３】
図３を参照して、実施の形態２の電力制御装置１Ａは、電源入力部１０と、入力フィルター１１と、補助電源１２と、電流検出センサー１３と、電流検出部１４と、パワーアナログ部２０ａ〜２０ｄと、電圧検出部３０ＡＢと、信号入力部４０と、デジタル制御処理部５０Ａと、出力フィルター６０と、電源出力部７０とを備える。電力制御装置１Ａでは、パワーアナログ部を４回路構成としているが、回路構成数は最小で２回路構成から可能であり、制御可能な範囲であれば最大構成数に制限はない。デジタル制御処理部５０Ａは、図３では１ブロックとして記載されているが、実施の形態１のデジタル制御処理部５０と同様に、通信Ｉ／Ｆ部５１と、外部割込み処理部５２と、演算処理部５３と、フィードバック部５４とを含む構成であってもよい。
【００４４】
電源入力部１０、入力フィルター１１、補助電源１２、電流検出センサー１３および電流検出部１４は、実施の形態１と同様なので、ここでは説明を繰り返さない。パワーアナログ部２０ａ〜２０ｄは、基本的には、実施の形態１のパワーアナログ部２０を並列に複数配置したものである。パワーアナログ部２０ａ〜２０ｄは、デジタル制御処理部５０Ａから出力される電圧制御信号ＶＰ１〜ＶＰ４に基づいて電圧をそれぞれチョッピングし、その後に平滑化して出力フィルター６０に出力する。電圧検出部３０ＡＢは、出力フィルター６０における出力電圧を検出してデジタル制御処理部５０Ａに出力する。
【００４５】
信号入力部４０には、割込み信号Ｉｎｔ、出力電圧指令信号Ｖｃｎｔなどの各種信号が入力される。デジタル制御処理部５０Ａは、受信期間には、電圧検出部３０ＡＢから出力される電圧を予め定められている定電圧に保つように、出力電圧指令信号Ｖｃｎｔを生成する。デジタル制御処理部５０Ａは、送信期間には、信号入力部４０から入力される出力電圧指令信号Ｖｃｎｔ（割込みデータ）を受信する。デジタル制御処理部５０Ａは、基本波Ｆｗを生成するとともに、基本波Ｆｗおよび出力電圧指令信号Ｖｃｎｔに基づいて発振周波数、デューティ比および位相を調整し、パワーアナログ部２０ａ〜２０ｄに対する電圧制御信号ＶＰ１〜ＶＰ４をそれぞれ生成する。
【００４６】
出力フィルター６０は、パワーアナログ部２０ａ〜２０ｄで発生するスイッチングノイズを抑制するとともに、パワーアナログ部２０ａ〜２０ｄの各々から出力される電圧を合成する。パワーアナログ部２０ａ〜２０ｄは、電圧制御信号ＶＰ１〜ＶＰ４により、位相を等間隔にずらして電源動作を行なう。したがって、出力フィルター６０の当該電圧合成により、実施の形態１の一回路構成の場合に比べて、出力電圧および発振周波数に対する追従速度を上げることができる。電源出力部７０は、出力フィルター６０からの出力電圧を、電源出力部７０に接続された増幅回路等に供給する。
【００４７】
上記のように、パラレルに配置されたパワーアナログ部２０ａ〜２０ｄを用いてフェーズ動作処理を行なうことによって、発振周波数以上の追従特性を得ることができる。たとえば、動作周波数が５００ｋＨｚで、２つのパワーアナログ回路が位相を１８０度ずらして動作し、その出力を合成する場合を考える。この場合、単一のパワーアナログ回路で換算すると、１ＭＨｚで動作したのと同等の追従効果を得られる。
【００４８】
同様に、動作周波数が５００ｋＨｚで、４つのパワーアナログ回路が位相を９０度ずらして動作し、その出力を合成する場合を考える。この場合、単一のパワーアナログ回路で換算すると、２ＭＨｚで動作したのと同等の追従効果を得られる。なお、いずれの場合も、個々のパワーアナログ回路の動作は５００ｋＨｚであることから、回路損失自体は、１つのパワーアナログ回路を５００ｋＨｚで動作させる場合とほぼ同じである。現状では、発振周波数を高くすれば回路損失が増大する。そのため、発振周波数を上げずに追従特性を改善する方法として、パラレルのフェーズ処理動作が有効である。
【００４９】
図４は、この発明の実施の形態２による電力制御装置１Ａの動作を説明するためのタイミング図である。
【００５０】
図４に示すように、割込み信号Ｉｎｔは、時刻ｔ１以前には受信期間を示す低レベルＲＬとなっており、時刻ｔ１以後には送信期間を示す高レベルＴＨとなっている。基本波Ｆｗは、送信期間に入ってから時刻ｔ１，ｔ２，・・・の３ｍｓごとに、短い矩形波が立ち上がる。なお、３ｍｓ等の数値は一例である。
【００５１】
出力電圧指令信号Ｖｃｎｔは、受信期間である時刻ｔ１以前には、５Ｖに固定されている。出力電圧指令信号Ｖｃｎｔは、送信期間である時刻ｔ１以後には、時刻ｔ１，ｔ２，・・・ごとに８．０Ｖ，６．５Ｖ，・・・と変化する。電圧制御信号ＶＰ１〜ＶＰ４は、受信期間である時刻ｔ１以前には、初期設定の一定周波数で電圧が変化する。電圧制御信号ＶＰ１〜ＶＰ４は、送信期間である時刻ｔ１以後には、時刻ｔ１，ｔ２，・・・ごとに出力電圧指令信号Ｖｃｎｔの高低に応じて周波数が変化する。ここでは、出力電圧指令信号Ｖｃｎｔの電圧値が高ければ電圧制御信号ＶＰ１〜ＶＰ４の周波数が下がり、出力電圧指令信号Ｖｃｎｔの電圧値が低ければ電圧制御信号ＶＰ１〜ＶＰ４の周波数が上がるように設定されている。
【００５２】
電圧制御信号ＶＰ１〜ＶＰ４は、時刻ｔ１以前の区間では、ＶＰ１，ＶＰ２，ＶＰ３，ＶＰ４の順で９０度ずつ位相がずれている。また、時刻ｔ１〜ｔ２の区間では、ＶＰ４，ＶＰ１，ＶＰ２，ＶＰ３の順で９０度ずつ位相がずれている。また、時刻ｔ２〜ｔ３の区間では、ＶＰ３，ＶＰ４，ＶＰ１，ＶＰ２の順で９０度ずつ位相がずれている。このように、デジタル制御処理部５０Ａは、電圧制御信号ＶＰ１〜ＶＰ４の位相をたとえば９０度ずつ等間隔にずらした上で周波数変調することにより、パワーアナログ部２０ａ〜２０ｄの電源動作を順々に切り替える。
【００５３】
上記のように、電力制御装置１Ａは、パラレル構成のパワーアナログ部２０ａ〜２０ｄに対して動作位相をずらすフェーズ処理を順々に行ない、それらの結果を出力フィルター６０にて加算する。その結果、パラレル回路数にもよるが、一回路構成の場合と比較して、同一の動作周波数であっても倍以上の変化スピードを得ることができる。このように、実施の形態２の電力制御装置１Ａは、動作周波数を上げていないことから損失が増えることなく、出力電圧の変化スピードのみを上げることができる。よって、一回路構成の場合に比べて特性が向上する。
【００５４】
図５は、この発明の実施の形態２によるデジタル制御処理部５０Ａの動作を説明するためのフロー図である。
【００５５】
図５を参照して、ステップＳ１０において、信号入力部４０から割込み信号Ｉｎｔを受信しているかどうかを確認する。割込み信号Ｉｎｔを受信していなければ、ステップＳ１２において、電圧検出部３０ＡＢから出力フィルター６０における出力電圧が送出されているかどうかを確認する。出力電圧が送出されていなければ、ステップＳ１４において、初期設定の出力電圧指令信号Ｖｃｎｔを採用する。その後、ステップＳ１６において、パワーアナログ部２０ａ〜２０ｄにおけるインダクタ値および初期設定の出力電圧指令信号Ｖｃｎｔにより、発振周波数を算出する。
【００５６】
また、ステップＳ１２で出力電圧が送出されていれば、ステップＳ１８において、現在の出力電圧と、初期設定の出力電圧指令信号Ｖｃｎｔとを比較する。その後、ステップＳ２０において、当該比較によるフィードバック処理に基づいて、電圧制御信号ＶＰ１〜ＶＰ４のデューティ比を最適化する。
【００５７】
一方、ステップＳ１０で割込み信号Ｉｎｔを受信していれば、ステップＳ２２において、その区間での出力電圧指令信号Ｖｃｎｔの電圧値を確認する。さらに、ステップＳ２４において、１つ前の区間における出力電圧指令信号Ｖｃｎｔの電圧値との差分を確認する。また、ステップＳ２６において、内部メモリのテーブルに予め記憶された複数のディーティ比の中から、出力フィルター６０での遅れ等を考慮した最適なデューティ比を取得する。なお、出力電圧指令信号Ｖｃｎｔに当該遅れ等の影響が織り込まれていれば、ステップＳ２６は不要となる。その後、ステップＳ２８で、パワーアナログ部２０ａ〜２０ｄにおけるインダクタ値により発振周波数を算出する。
【００５８】
ステップＳ１６、Ｓ２０およびＳ２８に続き、ステップＳ３０では、周波数およびデューティ比の観点から電圧制御信号ＶＰ１〜ＶＰ４の発振波形を生成する。ステップＳ３２では、区間ごとに電圧制御信号ＶＰ１〜ＶＰ４間の位相ずれを設定する。その後、ステップＳ３４では、電圧制御信号ＶＰ１をパワーアナログ部２０ａに出力する。ステップＳ３６では、電圧制御信号ＶＰ２をパワーアナログ部２０ｂに出力する。ステップＳ３８では、電圧制御信号ＶＰ３をパワーアナログ部２０ｃに出力する。ステップＳ４０では、電圧制御信号ＶＰ４をパワーアナログ部２０ｄに出力する。パワーアナログ部２０ａ〜２０ｄへの出力が終わると、再びステップＳ１０からの動作を繰り返す。
【００５９】
以上のように、実施の形態２の電力制御装置１Ａは、区間ごとに位相ずれが調整された電圧制御信号ＶＰ１〜ＶＰ４を、パラレルに配置されたパワーアナログ部２０ａ〜２０ｄにそれぞれ出力している。このようなフェーズ動作処理より、パワーアナログ部が一回路構成の場合と比較して、ダイナミックな出力電圧の変化時におけるパワーアナログ部での損失を低減することができる。また、電力制御装置１Ａは、パラレル回路構成からのフェーズ動作処理の後、複数の出力電圧を加算する。これにより、同じ動作周波数の一回路構成の場合に比べて、出力電圧の変化をスムーズにすることができる。その結果、一回路構成の場合と比較して、損失および特性面で同等以上の効果が得られる。
【００６０】
パワーアナログ部（スイッチング部）の動作周波数を上げることは、現状の電力制御装置の部品特性から損失が大きくなる傾向にある。この部品損失を抑えるために、電力制御装置１Ａは、パワーアナログ部を並列構成とし、フェーズ動作処理によりパワーアナログ部の動作損失をさらに低減することを特徴としている。また、デジタル制御処理部５０Ａの演算処理機能によりフェーズ動作処理が可能となることから、複数のパワーアナログ部２０ａ〜２０ｄであっても１つの制御部で複雑な動作が可能となる。
【００６１】
［実施の形態３］
図６は、この発明の実施の形態３による電力制御装置１Ｂの構成を示した回路ブロック図である。
【００６２】
図６を参照して、実施の形態３の電力制御装置１Ｂは、電源入力部１０と、入力フィルター１１と、補助電源１２と、電流検出センサー１３と、電流検出部１４と、低圧パワーアナログ部２０ｖ，２０ｗと、高圧パワーアナログ部２０ｘ，２０ｙと、電圧検出部３０ＡＢと、信号入力部４０と、デジタル制御処理部５０Ｂと、出力フィルター６０と、電源出力部７０とを備える。デジタル制御処理部５０Ｂは、低圧ドライブ出力部５５ｖｗと、高圧ドライブ出力部５５ｘｙとを含む。デジタル制御処理部５０Ｂは、図６では低圧ドライブ出力部５５ｖｗおよび高圧ドライブ出力部５５ｘｙのみブロック化しているが、実施の形態１のデジタル制御処理部５０と同様に、通信Ｉ／Ｆ部５１と、外部割込み処理部５２と、演算処理部５３と、フィードバック部５４とを含む構成であってもよい。
【００６３】
電源入力部１０、入力フィルター１１、補助電源１２、電流検出センサー１３および電流検出部１４は、実施の形態１と同様なので、ここでは説明を繰り返さない。低圧パワーアナログ部２０ｖ，２０ｗは、低圧ドライブ出力部５５ｖｗから出力される電圧制御信号ＶＬＰ１，ＶＬＰ２に基づいて電圧をそれぞれチョッピングし、その後に平滑化して出力フィルター６０に出力する。高圧パワーアナログ部２０ｘ，２０ｙは、高圧ドライブ出力部５５ｘｙから出力される電圧制御信号ＶＨＰ１，ＶＨＰ２に基づいて電圧をそれぞれチョッピングし、その後に平滑化して出力フィルター６０に出力する。
【００６４】
電圧検出部３０ＡＢは、出力フィルター６０における出力電圧を検出してデジタル制御処理部５０Ｂに出力する。信号入力部４０には、割込み信号Ｉｎｔ、出力電圧指令信号Ｖｃｎｔなどの各種信号が入力される。デジタル制御処理部５０Ｂは、受信期間には、電圧検出部３０ＡＢから出力される電圧を予め定められている定電圧に保つように、出力電圧指令信号Ｖｃｎｔを生成する。デジタル制御処理部５０Ｂは、送信期間には、信号入力部４０から入力される出力電圧指令信号Ｖｃｎｔ（割込みデータ）を受信する。
【００６５】
デジタル制御処理部５０Ｂは、基本波Ｆｗを生成するとともに、低圧ドライブ出力部５５ｖｗと高圧ドライブ出力部５５ｘｙとのいずれかを選択するドライブ選択信号ＶＳを生成する。ドライブ選択信号ＶＳは、出力電圧指令信号Ｖｃｎｔに基づいて生成される。デジタル制御処理部５０Ｂは、基本波Ｆｗおよび出力電圧指令信号Ｖｃｎｔに基づいて発振周波数、デューティ比および位相を調整し、低圧パワーアナログ部２０ｖ，２０ｗに対して電圧制御信号ＶＬＰ１，ＶＬＰ２を生成し、高圧パワーアナログ部２０ｘ，２０ｙに対して電圧制御信号ＶＨＰ１，ＶＨＰ２を生成する。
【００６６】
出力フィルター６０は、低圧パワーアナログ部２０ｖ，２０ｗおよび高圧パワーアナログ部２０ｘ，２０ｙで発生するスイッチングノイズを抑制するとともに、これらパワーアナログ部の各々から出力される電圧を合成する。電源出力部７０は、出力フィルター６０からの出力電圧を、電源出力部７０に接続された増幅回路等に供給する。
【００６７】
上記のように、電力制御装置１Ｂは、パワーアナログ部をパラレルに配置し、低圧パワーアナログ部２０ｖ，２０ｗのインダクタを低出力電圧用とし、高圧パワーアナログ部２０ｘ，２０ｙのインダクタを高出力電圧用としている。電力制御装置１Ｂは、ドライブ選択信号ＶＳに基づいて、低圧パワーアナログ部２０ｖ，２０ｗか高圧パワーアナログ部２０ｘ，２０ｙかを選択する。これにより、パワーアナログ部におけるインダクタでの損失を減少させることができる。
【００６８】
上記のように、電力制御装置１Ｂは、パワーアナログ部をパラレルに配置し、低圧パワーアナログ部２０ｖ，２０ｗと高圧パワーアナログ部２０ｘ，２０ｙとで、含まれるインダクタの値を変えている。また、ドライブ選択信号ＶＳにより、低圧パワーアナログ部２０ｖ，２０ｗと高圧パワーアナログ部２０ｘ，２０ｙとを切り替える。これにより、必要以上に発振周波数を下げずに動作を行なうことが可能となる。その結果、追従速度が速くなり、単一のパワーアナログ部の場合と比べて性能が向上する。また、パラレル構成のパワーアナログ部によるフェーズ処理は維持されているため、単一のパワーアナログ部の場合と比べて追従速度もさらに向上する。
【００６９】
図７は、この発明の実施の形態３による電力制御装置１Ｂの動作を説明するためのタイミング図である。
【００７０】
図７に示すように、割込み信号Ｉｎｔは、時刻ｔ１以前には受信期間を示す低レベルＲＬとなっており、時刻ｔ１以後には送信期間を示す高レベルＴＨとなっている。基本波Ｆｗは、送信期間に入ってから時刻ｔ１，ｔ２，・・・の３ｍｓごとに、短い矩形波が立ち上がる。なお、３ｍｓ等の数値は一例である。
【００７１】
出力電圧指令信号Ｖｃｎｔは、受信期間である時刻ｔ１以前には、５Ｖに固定されている。出力電圧指令信号Ｖｃｎｔは、送信期間である時刻ｔ１以後には、時刻ｔ１，ｔ２，・・・ごとに８．０Ｖ，６．５Ｖ，・・・と変化する。ドライブ選択信号ＶＳは、低圧パワーアナログ部２０ｖ，２０ｗを選択する場合には低レベルＶＬとなり、高圧パワーアナログ部２０ｘ，２０ｙを選択する場合には高レベルＶＨとなる。
【００７２】
電圧制御信号ＶＬＰ１，ＶＬＰ２は、受信期間である時刻ｔ１以前には、初期設定の一定周波数で電圧が変化する。電圧制御信号ＶＨＰ１，ＶＨＰ２は、受信期間である時刻ｔ１以前には、低レベルのまま一定である。電圧制御信号ＶＬＰ１，ＶＬＰ２は、送信期間である時刻ｔ１以後には、ドライブ選択信号ＶＳが低レベルＶＬの期間だけ、時刻ｔ１，ｔ２，・・・ごとに出力電圧指令信号Ｖｃｎｔの高低に応じて周波数が変化する。電圧制御信号ＶＨＰ１，ＶＨＰ２は、送信期間である時刻ｔ１以後には、ドライブ選択信号ＶＳが高レベルＶＨの期間だけ、時刻ｔ１，ｔ２，・・・ごとに出力電圧指令信号Ｖｃｎｔの高低に応じて周波数が変化する。
【００７３】
ここでは、実施の形態２と同様に、出力電圧指令信号Ｖｃｎｔの電圧値が高ければ電圧制御信号ＶＬＰ１，ＶＬＰ２，ＶＨＰ１，ＶＨＰ２の周波数が下がり、出力電圧指令信号Ｖｃｎｔの電圧値が低ければ電圧制御信号ＶＬＰ１，ＶＬＰ２，ＶＨＰ１，ＶＨＰ２の周波数が上がるように設定されている。
【００７４】
電圧制御信号ＶＬＰ１，ＶＬＰ２は、互いに１８０度ずつ位相がずれている。電圧制御信号ＶＨＰ１，ＶＨＰ２もまた、互いに１８０度ずつ位相がずれている。このように、デジタル制御処理部５０Ｂは、まず、電圧制御信号ＶＬＰ１，ＶＬＰ２と電圧制御信号ＶＨＰ１，ＶＨＰ２とで切り替える。低圧パワーアナログ部２０ｖ，２０ｗに対しては、電圧制御信号ＶＬＰ１，ＶＬＰ２の位相をたとえば１８０度ずらした上で周波数変調することにより、低圧パワーアナログ部２０ｖ，２０ｗの電源動作を順々に切り替える。高圧パワーアナログ部２０ｘ，２０ｙに対しては、電圧制御信号ＶＨＰ１，ＶＨＰ２の位相をたとえば１８０度ずらした上で周波数変調することにより、高圧パワーアナログ部２０ｘ，２０ｙの電源動作を順々に切り替える。
【００７５】
電力制御装置１Ｂは、低圧パワーアナログ部２０ｖ，２０ｗと高圧パワーアナログ部２０ｘ，２０ｙとで分けて構成し、それぞれをさらに並列に配置して位相をずらしている。これにより、実施の形態１の場合に比べて追従速度が上がるとともに、実施の形態２の場合と比べても発振周波数の変化幅を小さくすることができる。
【００７６】
低圧パワーアナログ部２０ｖ，２０ｗでは、１．５Ｖの出力を生成するのに、たとえば７２９ｋＨｚの発振周波数が必要となる。高圧パワーアナログ部２０ｘ，２０ｙでは、８Ｖの出力を生成するのに、たとえば４１７ｋＨｚの発振周波数が必要となる。この場合、低圧側と高圧側とで発振周波数の違いは、約２倍までの範囲となる。
【００７７】
上記の例から、高圧パワーアナログ部２０ｘ，２０ｙで発振周波数を７５０ｋＨｚに設定した場合でも、低圧パワーアナログ部２０ｖ，２０ｗでの発振周波数は１．５ＭＨｚ以下に抑えられる。その結果、電力制御装置１Ｂは、追従速度を上げた場合でも、損失を低くすることができる。
【００７８】
図８は、この発明の実施の形態３によるデジタル制御処理部５０Ｂの動作を説明するためのフロー図である。
【００７９】
図８を参照して、ステップＳ１０において、信号入力部４０から割込み信号Ｉｎｔを受信しているかどうかを確認する。割込み信号Ｉｎｔを受信していなければ、ステップＳ１２において、電圧検出部３０ＡＢから出力フィルター６０における出力電圧が送出されているかどうかを確認する。出力電圧が送出されていなければ、ステップＳ１４において、初期設定の出力電圧指令信号Ｖｃｎｔを採用する。出力電圧が送出されていれば、ステップＳ１８において、現在の出力電圧と、初期設定の出力電圧指令信号Ｖｃｎｔとを比較する。その後、ステップＳ２１において、当該比較によるフィードバック処理に基づいて、電圧制御信号ＶＬＰ１，ＶＬＰ２のデューティ比を最適化する。
【００８０】
一方、ステップＳ１０で割込み信号Ｉｎｔを受信していれば、ステップＳ２２において、その区間での出力電圧指令信号Ｖｃｎｔの電圧値を確認する。その後、ステップＳ２３において、ドライブ選択信号ＶＳが低レベルＶＬかどうかを確認する。ドライブ選択信号ＶＳが低レベルＶＬであれば、ステップＳ２４において、１つ前の区間における出力電圧指令信号Ｖｃｎｔの電圧値との差分を確認する。また、ステップＳ２６において、内部メモリのテーブルに予め記憶された複数のディーティ比の中から、出力フィルター６０での遅れ等を考慮した最適なデューティ比を取得する。
【００８１】
ステップＳ１４またはＳ２６における処理の後、ステップＳ１７において、低圧パワーアナログ部２０ｖ，２０ｗにおけるインダクタ値および出力電圧指令信号Ｖｃｎｔにより、発振周波数を算出する。また、ステップＳ２３において、ドライブ選択信号ＶＳが低レベルＶＬでなければ、ステップＳ２５において、１つ前の区間における出力電圧指令信号Ｖｃｎｔの電圧値との差分を確認する。また、ステップＳ２７において、内部メモリのテーブルに予め記憶された複数のディーティ比の中から、出力フィルター６０での遅れ等を考慮した最適なデューティ比を取得する。その後、ステップＳ２９で、高圧パワーアナログ部２０ｘ，２０ｙにおけるインダクタ値により発振周波数を算出する。
【００８２】
ステップＳ１７およびＳ２１に続き、ステップＳ３０では、周波数およびデューティ比の観点から電圧制御信号ＶＬＰ１，ＶＬＰ２の発振波形を生成する。ステップＳ３２では、区間ごとに電圧制御信号ＶＬＰ１，ＶＬＰ２間の位相ずれを設定する。その後、ステップＳ３５では、電圧制御信号ＶＬＰ１を低圧パワーアナログ部２０ｖに出力する。ステップＳ３７では、電圧制御信号ＶＬＰ２を低圧パワーアナログ部２０ｗに出力する。
【００８３】
ステップＳ２９に続き、ステップＳ３１では、周波数およびデューティ比の観点から電圧制御信号ＶＨＰ１，ＶＨＰ２の発振波形を生成する。ステップＳ３３では、区間ごとに電圧制御信号ＶＨＰ１，ＶＨＰ２間の位相ずれを設定する。その後、ステップＳ３９では、電圧制御信号ＶＨＰ１を高圧パワーアナログ部２０ｘに出力する。ステップＳ４１では、電圧制御信号ＶＨＰ２を高圧パワーアナログ部２０ｙに出力する。
【００８４】
低圧パワーアナログ部２０ｖ，２０ｗおよび高圧パワーアナログ部２０ｘ，２０ｙへの出力が終わると、再びステップＳ１０からの動作を繰り返す。
【００８５】
以上のように、実施の形態３の電力制御装置１Ｂは、出力電圧の変動範囲が大きい場合の対応として、パラレル構成のパワーアナログ部を低圧パワーアナログ部２０ｖ，２０ｗおよび高圧パワーアナログ部２０ｘ，２０ｙに分けて構成している。これにより、パワーアナログ部のインダクタなど固定定数の部品での損失を低減させることができる。低圧パワーアナログ部２０ｖ，２０ｗと高圧パワーアナログ部２０ｘ，２０ｙとの切り替えは、ドライブ選択信号ＶＳにより行なわれる。
【００８６】
電力制御装置１Ｂは、位相ずれが調整された電圧制御信号ＶＬＰ１，ＶＬＰ２をパラレル配置の低圧パワーアナログ部２０ｖ，２０ｗにそれぞれ出力し、位相ずれが調整された電圧制御信号ＶＨＰ１，ＶＨＰ２をパラレル配置の高圧パワーアナログ部２０ｘ，２０ｙにそれぞれ出力している。このようなフェーズ動作処理より、パワーアナログ部が低圧用と高圧用とに分かれていない場合と比較して、出力電圧の変化スピードが上がり、かつ、パワーアナログ部での損失を最小限に抑えることができる。
【００８７】
今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００８８】
１Ａ，１Ｂ，１００ 電力制御装置、１０ 電源入力部、１１ 入力フィルター、１２ 補助電源、１３ 電流検出センサー、１４ 電流検出部、２０，２０ａ〜２０ｄ パワーアナログ部、２０ｖ，２０ｗ 低圧パワーアナログ部、２０ｘ，２０ｙ 高圧パワーアナログ部、２１ パワースイッチング部、２２ ドライブ回路部、２３ 平滑部、３０，３０ＡＢ 電圧検出部、４０ 信号入力部、５０，５０Ａ，５０Ｂ デジタル制御処理部、５１ 通信Ｉ／Ｆ部、５２ 外部割込み処理部、５３ 演算処理部、５４ フィードバック部、５５ｖｗ 低圧ドライブ出力部、５５ｘｙ 高圧ドライブ出力部、６０ 出力フィルター、７０ 電源出力部。
【特許請求の範囲】
【請求項１】
機器に供給する電力を制御する電力制御装置であって、
所定の電圧が供給される電源入力部と、
前記機器の送信期間に、前記機器に供給される電力に応じて調整された出力電圧指令信号を受信する信号入力部と、
前記機器の状態に応じて電圧制御信号を生成するデジタル制御処理部と、
前記電圧制御信号に基づいて前記所定の電圧を調整し、前記電力を生成するパワーアナログ部とを備え、
前記デジタル制御処理部は、
前記機器の受信期間に、前記パワーアナログ部の出力電圧に基づいて、前記パワーアナログ部の出力電圧が定電圧に保たれるように調整するための前記出力電圧指令信号を生成するフィードバック部と、
前記機器の受信期間には前記フィードバック部からの前記出力電圧指令信号に基づいて、前記機器の送信期間には前記信号入力部からの前記出力電圧指令信号に基づいて、それぞれ発振周波数およびデューティ比を調整することにより、前記電圧制御信号を生成する演算処理部とを含む、電力制御装置。
【請求項２】
機器に供給する電力を制御する電力制御装置であって、
所定の電圧が供給される電源入力部と、
前記機器の送信期間に、前記機器に供給される電力に応じて調整された出力電圧指令信号を受信する信号入力部と、
前記機器の状態に応じて複数の前記電圧制御信号を生成するデジタル制御処理部と、
前記複数の電圧制御信号に基づいて前記所定の電圧を調整し、出力電圧をそれぞれ出力する、並列に配置された複数のパワーアナログ部と、
前記複数のパワーアナログ部から出力される複数の前記出力電圧を合成して前記電力を生成する出力フィルターとを備え、
前記デジタル制御処理部は、
前記機器の受信期間に、前記出力フィルターの出力電圧に基づいて、前記出力フィルターの出力電圧が定電圧に保たれるように調整するための前記出力電圧指令信号を生成するフィードバック部と、
前記機器の受信期間には前記フィードバック部からの前記出力電圧指令信号に基づいて、前記機器の送信期間には前記信号入力部からの前記出力電圧指令信号に基づいて、それぞれ発振周波数、デューティ比および位相を調整することにより、前記複数の電圧制御信号を生成する演算処理部とを含む、電力制御装置。
【請求項３】
前記電圧制御信号は、前記出力電圧指令信号の電圧値の高低に応じて周波数が増減する、請求項１または２に記載の電力制御装置。
【請求項４】
前記電圧制御信号は、前記パワーアナログ部におけるインダクタの値と前記出力電圧指令信号とに基づいて発振周波数を最適化させることにより、前記パワーアナログ部の出力電圧を変化させる、請求項３に記載の電力制御装置。
【請求項５】
前記信号入力部は、前記機器が受信期間か送信期間かを示す割込み信号を受信し、
前記フィードバック部は、前記割込み信号が受信期間を示すときは、前記出力電圧指令信号を前記演算処理部に出力し、前記割込み信号が送信期間を示すときは、送信期間であることを前記演算処理部に通知するとともに、前記出力電圧指令信号の生成を中止する、請求項１に記載の電力制御装置。
【請求項６】
前記パワーアナログ部は、
ＦＥＴを含んで構成され、電流をオン／オフするパワースイッチング部と、
前記電圧制御信号に基づいて、前記パワースイッチング部をオン／オフするドライブ回路部と、
前記パワースイッチング部からの出力電圧を平滑化する平滑部とを含む、請求項１または２に記載の電力制御装置。
【請求項７】
機器に供給する電力を制御する電力制御装置であって、
所定の電圧が供給される電源入力部と、
前記機器の送信期間に、前記機器に供給される電力に応じて調整された出力電圧指令信号を受信する信号入力部と、
前記機器の状態に応じて低圧電圧制御信号および高圧電圧制御信号を生成するデジタル制御処理部と、
前記低圧電圧制御信号に基づいて前記所定の電圧を調整し、低圧出力電圧を出力する低圧パワーアナログ部と、
前記高圧電圧制御信号に基づいて前記所定の電圧を調整し、高圧出力電圧を出力する高圧パワーアナログ部と、
前記低圧出力電圧および前記高圧出力電圧を合成して前記電力を生成する出力フィルターとを備え、
前記デジタル制御処理部は、
前記機器の受信期間に、前記出力フィルターの出力電圧に基づいて、前記出力フィルターの出力電圧が定電圧に保たれるように調整するための前記出力電圧指令信号を生成するフィードバック部と、
前記機器の受信期間には前記フィードバック部からの前記出力電圧指令信号に基づいて、前記機器の送信期間には前記信号入力部からの前記出力電圧指令信号に基づいて、それぞれ発振周波数、デューティ比および位相を調整することにより、前記低圧電圧制御信号および前記高圧電圧制御信号を生成する演算処理部とを含む、電力制御装置。
【請求項８】
前記低圧電圧制御信号および前記高圧電圧制御信号は、前記出力電圧指令信号の電圧値の高低に応じて周波数が増減する、請求項７に記載の電力制御装置。
【請求項９】
前記低圧電圧制御信号および前記高圧電圧制御信号は、前記低圧パワーアナログ部および前記高圧パワーアナログ部におけるインダクタの値と前記出力電圧指令信号とに基づいて発振周波数を最適化させることにより、前記低圧パワーアナログ部および前記高圧パワーアナログ部の出力電圧をそれぞれ変化させる、請求項８に記載の電力制御装置。
【請求項１０】
前記低圧パワーアナログ部は、複数の低圧パワーアナログ要素が並列に配置されて構成され、前記高圧パワーアナログ部は、複数の高圧パワーアナログ要素が並列に配置されて構成される、請求項７に記載の電力制御装置。
【請求項１１】
前記信号入力部は、前記機器が受信期間か送信期間かを示す割込み信号を受信し、
前記フィードバック部は、前記割込み信号が受信期間を示すときは、前記出力電圧指令信号を前記演算処理部に出力し、前記割込み信号が送信期間を示すときは、送信期間であることを前記演算処理部に通知するとともに、前記出力電圧指令信号の生成を中止する、請求項２または７に記載の電力制御装置。
【請求項１２】
前記低圧パワーアナログ部および前記高圧パワーアナログ部の各々は、ＦＥＴを含んで構成される、請求項７に記載の電力制御装置。
【請求項１３】
機器に供給する電力を制御する電力制御方法であって、
所定の電圧を受けるステップと、
前記機器の送信期間に、前記機器に供給される電力に応じて調整された出力電圧指令信号を信号入力部において受信するステップと、
前記機器の状態に応じて電圧制御信号を生成するステップと、
前記電圧制御信号に基づいて前記所定の電圧を調整し、前記電力を生成するステップとを備え、
前記電圧制御信号を生成するステップは、
前記機器の受信期間に、出力電圧が定電圧に保たれるように調整するための前記出力電圧指令信号をフィードバック部において生成するステップと、
前記機器の受信期間には前記フィードバック部からの前記出力電圧指令信号に基づいて、前記機器の送信期間には前記信号入力部からの前記出力電圧指令信号に基づいて、それぞれ発振周波数およびデューティ比を調整することにより、前記電圧制御信号を生成するステップとを含む、電力制御方法。
【請求項１４】
機器に供給する電力を制御する電力制御方法であって、
所定の電圧を受けるステップと、
前記機器の送信期間に、前記機器に供給される電力に応じて調整された出力電圧指令信号を信号入力部において受信するステップと、
前記機器の状態に応じて複数の前記電圧制御信号を生成するステップと、
前記複数の電圧制御信号に基づいて前記所定の電圧を調整し、それぞれ出力電圧を出力するステップと、
複数の前記出力電圧を合成して前記電力を生成するステップとを備え、
前記複数の電圧制御信号を生成するステップは、
前記機器の受信期間に、前記合成された出力電圧が定電圧に保たれるように調整するための前記出力電圧指令信号をフィードバック部において生成し、
前記機器の受信期間には前記フィードバック部からの前記出力電圧指令信号に基づいて、前記機器の送信期間には前記信号入力部からの前記出力電圧指令信号に基づいて、それぞれ発振周波数、デューティ比および位相を調整することにより、前記複数の電圧制御信号を生成する、電力制御方法。
【請求項１５】
機器に供給する電力を制御する電力制御方法であって、
所定の電圧を受けるステップと、
前記機器の送信期間に、前記機器に供給される電力に応じて調整された出力電圧指令信号を信号入力部において受信するステップと、
前記機器の状態に応じて低圧電圧制御信号および高圧電圧制御信号を生成するステップと、
前記低圧電圧制御信号に基づいて前記所定の電圧を調整し、低圧出力電圧を出力するステップと、
前記高圧電圧制御信号に基づいて前記所定の電圧を調整し、高圧出力電圧を出力するステップと、
前記低圧出力電圧および前記高圧出力電圧を合成して前記電力を生成するステップとを備え、
前記低圧電圧制御信号および前記高圧電圧制御信号を生成するステップは、
前記機器の受信期間に、前記合成された出力電圧が定電圧に保たれるように調整するための出力電圧指令信号をフィードバック部において生成し、
前記機器の受信期間には前記フィードバック部からの前記出力電圧指令信号に基づいて、前記機器の送信期間には前記信号入力部からの前記出力電圧指令信号に基づいて、それぞれ発振周波数、デューティ比および位相を調整することにより、前記低圧電圧制御信号および前記高圧電圧制御信号を生成する、電力制御方法。
【請求項１】
機器に供給する電力を制御する電力制御装置であって、
所定の電圧が供給される電源入力部と、
前記機器の送信期間に、前記機器に供給される電力に応じて調整された出力電圧指令信号を受信する信号入力部と、
前記機器の状態に応じて電圧制御信号を生成するデジタル制御処理部と、
前記電圧制御信号に基づいて前記所定の電圧を調整し、前記電力を生成するパワーアナログ部とを備え、
前記デジタル制御処理部は、
前記機器の受信期間に、前記パワーアナログ部の出力電圧に基づいて、前記パワーアナログ部の出力電圧が定電圧に保たれるように調整するための前記出力電圧指令信号を生成するフィードバック部と、
前記機器の受信期間には前記フィードバック部からの前記出力電圧指令信号に基づいて、前記機器の送信期間には前記信号入力部からの前記出力電圧指令信号に基づいて、それぞれ発振周波数およびデューティ比を調整することにより、前記電圧制御信号を生成する演算処理部とを含む、電力制御装置。
【請求項２】
機器に供給する電力を制御する電力制御装置であって、
所定の電圧が供給される電源入力部と、
前記機器の送信期間に、前記機器に供給される電力に応じて調整された出力電圧指令信号を受信する信号入力部と、
前記機器の状態に応じて複数の前記電圧制御信号を生成するデジタル制御処理部と、
前記複数の電圧制御信号に基づいて前記所定の電圧を調整し、出力電圧をそれぞれ出力する、並列に配置された複数のパワーアナログ部と、
前記複数のパワーアナログ部から出力される複数の前記出力電圧を合成して前記電力を生成する出力フィルターとを備え、
前記デジタル制御処理部は、
前記機器の受信期間に、前記出力フィルターの出力電圧に基づいて、前記出力フィルターの出力電圧が定電圧に保たれるように調整するための前記出力電圧指令信号を生成するフィードバック部と、
前記機器の受信期間には前記フィードバック部からの前記出力電圧指令信号に基づいて、前記機器の送信期間には前記信号入力部からの前記出力電圧指令信号に基づいて、それぞれ発振周波数、デューティ比および位相を調整することにより、前記複数の電圧制御信号を生成する演算処理部とを含む、電力制御装置。
【請求項３】
前記電圧制御信号は、前記出力電圧指令信号の電圧値の高低に応じて周波数が増減する、請求項１または２に記載の電力制御装置。
【請求項４】
前記電圧制御信号は、前記パワーアナログ部におけるインダクタの値と前記出力電圧指令信号とに基づいて発振周波数を最適化させることにより、前記パワーアナログ部の出力電圧を変化させる、請求項３に記載の電力制御装置。
【請求項５】
前記信号入力部は、前記機器が受信期間か送信期間かを示す割込み信号を受信し、
前記フィードバック部は、前記割込み信号が受信期間を示すときは、前記出力電圧指令信号を前記演算処理部に出力し、前記割込み信号が送信期間を示すときは、送信期間であることを前記演算処理部に通知するとともに、前記出力電圧指令信号の生成を中止する、請求項１に記載の電力制御装置。
【請求項６】
前記パワーアナログ部は、
ＦＥＴを含んで構成され、電流をオン／オフするパワースイッチング部と、
前記電圧制御信号に基づいて、前記パワースイッチング部をオン／オフするドライブ回路部と、
前記パワースイッチング部からの出力電圧を平滑化する平滑部とを含む、請求項１または２に記載の電力制御装置。
【請求項７】
機器に供給する電力を制御する電力制御装置であって、
所定の電圧が供給される電源入力部と、
前記機器の送信期間に、前記機器に供給される電力に応じて調整された出力電圧指令信号を受信する信号入力部と、
前記機器の状態に応じて低圧電圧制御信号および高圧電圧制御信号を生成するデジタル制御処理部と、
前記低圧電圧制御信号に基づいて前記所定の電圧を調整し、低圧出力電圧を出力する低圧パワーアナログ部と、
前記高圧電圧制御信号に基づいて前記所定の電圧を調整し、高圧出力電圧を出力する高圧パワーアナログ部と、
前記低圧出力電圧および前記高圧出力電圧を合成して前記電力を生成する出力フィルターとを備え、
前記デジタル制御処理部は、
前記機器の受信期間に、前記出力フィルターの出力電圧に基づいて、前記出力フィルターの出力電圧が定電圧に保たれるように調整するための前記出力電圧指令信号を生成するフィードバック部と、
前記機器の受信期間には前記フィードバック部からの前記出力電圧指令信号に基づいて、前記機器の送信期間には前記信号入力部からの前記出力電圧指令信号に基づいて、それぞれ発振周波数、デューティ比および位相を調整することにより、前記低圧電圧制御信号および前記高圧電圧制御信号を生成する演算処理部とを含む、電力制御装置。
【請求項８】
前記低圧電圧制御信号および前記高圧電圧制御信号は、前記出力電圧指令信号の電圧値の高低に応じて周波数が増減する、請求項７に記載の電力制御装置。
【請求項９】
前記低圧電圧制御信号および前記高圧電圧制御信号は、前記低圧パワーアナログ部および前記高圧パワーアナログ部におけるインダクタの値と前記出力電圧指令信号とに基づいて発振周波数を最適化させることにより、前記低圧パワーアナログ部および前記高圧パワーアナログ部の出力電圧をそれぞれ変化させる、請求項８に記載の電力制御装置。
【請求項１０】
前記低圧パワーアナログ部は、複数の低圧パワーアナログ要素が並列に配置されて構成され、前記高圧パワーアナログ部は、複数の高圧パワーアナログ要素が並列に配置されて構成される、請求項７に記載の電力制御装置。
【請求項１１】
前記信号入力部は、前記機器が受信期間か送信期間かを示す割込み信号を受信し、
前記フィードバック部は、前記割込み信号が受信期間を示すときは、前記出力電圧指令信号を前記演算処理部に出力し、前記割込み信号が送信期間を示すときは、送信期間であることを前記演算処理部に通知するとともに、前記出力電圧指令信号の生成を中止する、請求項２または７に記載の電力制御装置。
【請求項１２】
前記低圧パワーアナログ部および前記高圧パワーアナログ部の各々は、ＦＥＴを含んで構成される、請求項７に記載の電力制御装置。
【請求項１３】
機器に供給する電力を制御する電力制御方法であって、
所定の電圧を受けるステップと、
前記機器の送信期間に、前記機器に供給される電力に応じて調整された出力電圧指令信号を信号入力部において受信するステップと、
前記機器の状態に応じて電圧制御信号を生成するステップと、
前記電圧制御信号に基づいて前記所定の電圧を調整し、前記電力を生成するステップとを備え、
前記電圧制御信号を生成するステップは、
前記機器の受信期間に、出力電圧が定電圧に保たれるように調整するための前記出力電圧指令信号をフィードバック部において生成するステップと、
前記機器の受信期間には前記フィードバック部からの前記出力電圧指令信号に基づいて、前記機器の送信期間には前記信号入力部からの前記出力電圧指令信号に基づいて、それぞれ発振周波数およびデューティ比を調整することにより、前記電圧制御信号を生成するステップとを含む、電力制御方法。
【請求項１４】
機器に供給する電力を制御する電力制御方法であって、
所定の電圧を受けるステップと、
前記機器の送信期間に、前記機器に供給される電力に応じて調整された出力電圧指令信号を信号入力部において受信するステップと、
前記機器の状態に応じて複数の前記電圧制御信号を生成するステップと、
前記複数の電圧制御信号に基づいて前記所定の電圧を調整し、それぞれ出力電圧を出力するステップと、
複数の前記出力電圧を合成して前記電力を生成するステップとを備え、
前記複数の電圧制御信号を生成するステップは、
前記機器の受信期間に、前記合成された出力電圧が定電圧に保たれるように調整するための前記出力電圧指令信号をフィードバック部において生成し、
前記機器の受信期間には前記フィードバック部からの前記出力電圧指令信号に基づいて、前記機器の送信期間には前記信号入力部からの前記出力電圧指令信号に基づいて、それぞれ発振周波数、デューティ比および位相を調整することにより、前記複数の電圧制御信号を生成する、電力制御方法。
【請求項１５】
機器に供給する電力を制御する電力制御方法であって、
所定の電圧を受けるステップと、
前記機器の送信期間に、前記機器に供給される電力に応じて調整された出力電圧指令信号を信号入力部において受信するステップと、
前記機器の状態に応じて低圧電圧制御信号および高圧電圧制御信号を生成するステップと、
前記低圧電圧制御信号に基づいて前記所定の電圧を調整し、低圧出力電圧を出力するステップと、
前記高圧電圧制御信号に基づいて前記所定の電圧を調整し、高圧出力電圧を出力するステップと、
前記低圧出力電圧および前記高圧出力電圧を合成して前記電力を生成するステップとを備え、
前記低圧電圧制御信号および前記高圧電圧制御信号を生成するステップは、
前記機器の受信期間に、前記合成された出力電圧が定電圧に保たれるように調整するための出力電圧指令信号をフィードバック部において生成し、
前記機器の受信期間には前記フィードバック部からの前記出力電圧指令信号に基づいて、前記機器の送信期間には前記信号入力部からの前記出力電圧指令信号に基づいて、それぞれ発振周波数、デューティ比および位相を調整することにより、前記低圧電圧制御信号および前記高圧電圧制御信号を生成する、電力制御方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１１−１８２４９０（Ｐ２０１１−１８２４９０Ａ）
【公開日】平成２３年９月１５日（２０１１．９．１５）
【国際特許分類】
【出願番号】特願２０１０−４１６０５（Ｐ２０１０−４１６０５）
【出願日】平成２２年２月２６日（２０１０．２．２６）
【出願人】（０００１０９６６８）ＤＸアンテナ株式会社 (394)
【Ｆターム（参考）】
【公開日】平成２３年９月１５日（２０１１．９．１５）
【国際特許分類】
【出願日】平成２２年２月２６日（２０１０．２．２６）
【出願人】（０００１０９６６８）ＤＸアンテナ株式会社 (394)
【Ｆターム（参考）】
[ Back to top ]