電源装置
【課題】冗長構成による複数の電源部の故障を予防するとともに、異常が発生した電源部を個別に切り離すことが可能な電源装置を提供する。
【解決手段】電源装置を構成する複数の電源部に、並列冗長および待機冗長を併用する。各電源部の入力段にリレー部を、出力段にＦＥＴスイッチ部を、それぞれ設けて、個別に電気的に切り離すことを可能とする。また、故障時以外にも、各電源部の待機状態および稼動状態を定期的に切り替える制御を行うことによって、各電源部の故障を防ぎ、電源装置全体としての寿命を延ばす。
【解決手段】電源装置を構成する複数の電源部に、並列冗長および待機冗長を併用する。各電源部の入力段にリレー部を、出力段にＦＥＴスイッチ部を、それぞれ設けて、個別に電気的に切り離すことを可能とする。また、故障時以外にも、各電源部の待機状態および稼動状態を定期的に切り替える制御を行うことによって、各電源部の故障を防ぎ、電源装置全体としての寿命を延ばす。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、冗長構成による複数の電源部を含む電源装置と、これら複数の電源部を個別に制御する電源装置制御方法とに係る。
【背景技術】
【０００２】
ネットワークサーバなどの大規模なシステムに電力を供給する電源装置には、常時安定した動作が求められる。電源装置の障害などが原因でシステムが停止してしまうリスクを減らすために、冗長的に設けられた複数の電源部を一つの電源装置として用いる場合がある。すなわち、複数の電源部の総数を、必要最小限の数よりも多くすることで、複数の電源部のいずれかに障害が発生しても、残りの電源部が正常に稼働することで、システムの継続的な動作を保証することが可能となる。
【０００３】
このとき、障害が発生した電源部がシステムに接続されたまま残されると、この障害が発生した電源部に電流が引き込まれるなどの不具合が発生する場合がある。この場合、残りの電源部が正常に稼働してもシステムに供給できる電力が不足してしまい、その結果、電源装置における冗長性が機能しなくなる可能性がある。また、電源部内部の過電流保護機能が障害により働いていない場合は、引き込まれた電流によって電源部内部の他の回路がさらなる損傷を受ける可能性もある。このとき、電源部の内部回路で局所的なショートが発生し得るので、このような場合には入力ヒューズなどによる保護だけでは対処出来ない。
【０００４】
また、従来技術による冗長性では、並列に稼働する電源部のバランスを取って、それぞれが負担する負荷を均等に設定するのが一般的である。しかし、それぞれの電源部を構成する素子のばらつきや、電源部ごとの総稼働時間のばらつきなどの諸条件によっては、負荷が同じでも電源部内部の温度に偏りが発生する可能性がある。この可能性はそのまま電源装置の故障の可能性につながり、電源装置としての信頼性が低下する原因となる。
【０００５】
さらに、電源部内部の温度が上昇した際、ファンを回転して冷却する方法が一般的である。このとき、電源部内部の温度が高ければ高いほど、ファンの回転速度を上げることによってその冷却能力を上げる必要がある。しかし、ファンの回転速度が上がれば上がるほど、その消費電力も増大し、電源装置全体としての損失が増えて、すなわち電源装置全体としての効率が下がる原因となる。
【０００６】
上記に関連して、特許文献１（特開２００２−２１８６７４号公報）には、無停電電源システムなどに係る記載が開示されている。特許文献１に記載の無停電電源システムは、商用電源と負荷とのあいだに接続される第１および第２の無停電電源装置を備える。第１および第２の無停電電源装置はそれぞれ、電力変換回路と、切換スイッチと、バイパス回路とを備える。ここで、電力変換回路は、コンバータとインバータを備え商用電源から供給される交流を直流に変換して直流電源を充電するとともに直流を再び交流に変換して出力する。切換スイッチは、この電力変換回路の出力端に接続されている。バイパス回路は、この切換スイッチと商用電源とのあいだに設けられ電力変換回路をバイパスして商用の交流を切換スイッチに導く。この無停電電源システムは、第２の無停電電源装置の出力端を第１の無停電電源装置のバイパス回路に遮断器を介して接続したことを特徴とする。
【０００７】
また、特許文献２（特開２００４−２５４３６３号公報）には、無停電電源装置に係る記載が開示されている。特許文献２に記載の無停電電源装置は、入力端子と、交直変換器と、一対のレール配線と、直交変換器と、出力端子と、バッテリと、入力側分岐点と、出力側分岐点と、バイパス切替スイッチと、入力切断スイッチと、マイクロコンピュータと、を備える。ここで、入力端子には、交流電力が入力される。交直変換器は、入力端子に接続される。一対のレール配線は、交直変換器に接続される。直交変換器と、一対のレール配線に接続される。出力端子は、直交変換器が接続される。バッテリは、一対のレール配線に接続される。入力側分岐点は、入力端子と交直変換器との間にある。出力側分岐点は、出力端子と直交変換器との間にある。バイパス切替スイッチは、入力側分岐点と出力側分岐点との間に接続されている。入力切断スイッチは、入力端子と入力側分岐点との間に接続されている。マイクロコンピュータは、バイパス切替スイッチおよび入力切断スイッチの開閉を制御するとともに、交直変換器および直交変換器の動作を制御する。マイクロコンピュータは、直交変換器が故障している状態で上記入力端子に入力される交流電力が異常になった場合には、入力切断スイッチを開き且つバイパス切替スイッチを閉じるとともに、交直変換器に、一対のレール配線を介してバッテリから供給される直流電力を交流電力へ変換する直交変換動作をさせて、この交流電力を、バイパス切替スイッチを介して出力端子から出力することを特徴とする。
【０００８】
また、特許文献３（特開２００８−５４３６８号公報）には、電源装置の制御回路などに係る記載が開示されている。特許文献３に記載の電源装置の制御回路は、外部電源から電力が供給されて出力電圧を制御する。この電源装置の制御回路は、監視部と、設定部と、を備えることを特徴とする。ここで、監視部は、外部電源から出力される電流及び電圧、外部電源の出力電力をそれぞれ監視する。設定部は、監視部の監視結果に基づいて、外部電源から出力される電流の上限値を設定する。
【０００９】
また、特許文献４（特開２００９−１４２０２８号公報）には、並列電源システムに係る記載が開示されている。特許文献４に記載の並列電源システムは、複数台の電源装置と、電流バスを備えたことを特徴とする。ここで、複数台の電源装置は、共通負荷に並列接続されている。電流バスは、複数台の電源装置の電流バランス端子を相互に接続するとともに複数台の電源装置の出力電流の平均電流値を電圧にて伝達する。電源装置は、スイッチング回路と、出力電流検出手段と、出力電圧検出手段と、出力電圧制御部と、切断回路とを備える。ここで、スイッチング回路は、入力交流電源を所定の直流電源に変換して共通負荷に向けて出力する。出力電流検出手段は、共通負荷に向けて出力される出力電流を検出して当該出力電流に対応する電圧信号を出力する。出力電圧検出手段は、共通負荷に向けて出力される出力電圧を検出する。出力電圧制御部は、出力電流検出手段の出力する電圧信号を電流バス上の電圧に重畳するとともに、電流バスに流れる平均電流値と出力電流検出手段の検出する電圧信号とから、自電源装置の出力電圧と他電源装置の出力電圧との差分を検出する電流バランス回路、及び当該差分に基づき、共通負荷に流れる電流が複数の電源装置間でバランスするようにスイッチング回路を制御するスイッチング回路制御部とを有する。切断回路は、電流バランス端子と電流バランス回路との間に設けられている。切断制御部は、出力電圧検出手段の検出する出力電圧を監視し、当該出力電圧に異常があると判断したときに切断回路を切断する。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００２−２１８６７４号公報
【特許文献２】特開２００４−２５４３６３号公報
【特許文献３】特開２００８−５４３６８号公報
【特許文献４】特開２００９−１４２０２８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、冗長構成による複数の電源部の故障を予防するとともに、異常が発生した電源部を個別に切り離すことが可能な電源装置を提供することである。
【課題を解決するための手段】
【００１２】
本発明による電源装置は、複数の電源部と、入力部と、出力部と、マスタ制御部とを具備する。ここで、複数の電源部は、冗長構成されて、第１の電力を第２の電力に変換する動作を並列に行う。入力部は、第１の電力を共通に入力する。出力部は、第２の電力を共通に出力する。マスタ制御部は、複数の電源部のそれぞれを個別に制御する。それぞれの電源部は、電源制御部と、電源回路部と、入力段スイッチ部と、出力段スイッチ部とを具備する。ここで、電源制御部は、マスタ制御部に接続されて、第２の電力の電圧を制御する電圧制御信号を生成し、それぞれの電源部の動作状態を稼働状態および待機状態の間で切り替える入力段スイッチ制御信号および出力段スイッチ制御信号を同時に生成する。電源回路部は、第１の電力から、電圧制御信号に応じた電圧を有する第２の電力を生成する。入力段スイッチ部は、入力部および電源回路部の入力段の間に接続されて、入力段スイッチ制御信号に応じて第１の電力を導通または遮断する。出力段スイッチ部は、出力部および電源回路部の出力段の間に接続されて、出力段スイッチ制御信号に応じて第２の電力を導通または遮断する。マスタ制御部は、記憶部と、演算部とを具備する。ここで、記憶部は、それぞれの電源部における総稼働時間を記憶する。演算部は、それぞれの電源部の電源回路部における温度および出力電力ならびに総稼働時間に応じて、それぞれの電源部における第２の電力の電圧および動作状態の切り替えを判断する。
【００１３】
本発明による電源装置制御方法は、第１の電力を共通に入力するステップと、第１の電力を、冗長構成されて並列に動作する複数の電源部で第２の電力に変換するステップと、複数の電源部のそれぞれを個別に制御するステップと、第２の電力を共通に出力するステップとを具備する。ここで、変換するステップは、第１の電力から、電圧制御信号に応じた電圧を有する第２の電力を、それぞれの電源部における電源回路部で生成するステップを具備する。入力するステップは、第１の電力を、入力段スイッチ制御信号に応じて電源回路部の入力段から導通または遮断するステップを具備する。出力するステップは、第２の電力を、出力段スイッチ制御信号に応じて電源回路部の出力段へ導通または遮断するステップを具備する。制御するステップは、電圧制御信号を生成するステップと、それぞれの電源部の動作状態を稼働状態および待機状態の間で切り替える入力段スイッチ制御信号および出力段スイッチ制御信号を同時に生成するステップと、それぞれの電源部における総稼働時間を記憶するステップと、それぞれの電源部の電源回路部における温度および出力電力ならびに総稼働時間に応じて、それぞれの電源部における第２の電力の電圧および動作状態の切り替えを判断するステップとを具備する。
【発明の効果】
【００１４】
本発明の電源装置および電源装置制御方法によれば、リレー部やＦＥＴスイッチ部で接続を遮断することで電源部を個別に電気的に切り離し、各電源部の稼働状態および待機状態を適宜に切り替えることで総稼働時間を平均化することが可能となる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の実施形態による電源装置の全体的な構成を示すブロック図である。
【図２】図２は、本発明の実施形態によるそれぞれの電源部２０−ｉの構成を示す回路図である。
【図３】図３は、本発明の実施形態によるマスタ制御部４０の構成例を示すブロック図である。
【発明を実施するための形態】
【００１６】
添付図面を参照して、本発明による電源装置および電源装置制御方法を実施するための形態を以下に説明する。
【００１７】
（第１の実施形態）
図１は、本発明の実施形態による電源装置の全体的な構成を示すブロック図である。図１の電源装置は、入力部１０と、複数の電源部２０−１〜２０−ｎと、出力部３０と、マスタ制御部４０とを具備している。ここで、添え字ｎは複数の電源部２０−１〜２０−ｎの総数を表し、２以上の整数である。複数の電源部２０−１〜２０−ｎのそれぞれは、電力入力部２１−１〜２１−ｎと、電力出力部２３−１〜２３−ｎと、制御信号入出力部２４−１〜２４−ｎとを具備している。
【００１８】
入力部１０は、複数の電源部２０−１〜２０−ｎのそれぞれにおける電力入力部に共通に接続されている。出力部３０は、複数の電源部２０−１〜２０−ｎのそれぞれにおける電力出力部に共通に接続されている。マスタ制御部４０は、複数の電源部２０−１〜２０−ｎのそれぞれにおける制御信号入出力部に個別に接続されている。なお、複数の電源部２０−１〜２０−ｎの構成は全て同じである。言い換えれば、複数の電源部２０−１〜２０−ｎは、入力部１０、出力部３０およびマスタ制御部４０に対して並列に接続されている。
【００１９】
本発明の実施形態による電源装置の動作、すなわち本発明の実施形態による電源装置制御方法について、概略的に説明する。入力部１０は、第１の電力を外部から入力する。複数の電源部２０−１〜２０−ｎは、第１の電力を第２の電力に変換する。出力部３０は、第２の電力を外部に向けて出力する。マスタ制御部４０は、複数の電源部２０−１〜２０−ｎの動作を制御する。
【００２０】
ここで、第１の電力は、例えば、商用１００Ｖの交流電力であり、第２の電力は、例えば、４８Ｖの直流電力であり、第２の電力が出力される先は、例えば、ネットワークサーバなどの大規模システムである。ただし、これらはあくまでも一例であって、本発明を限定するものではない。本発明の実施形態による電源装置は、複数の電源部２０−１〜２０−ｎを冗長的に設けることによって、第２の電力の供給を安定化させている。本発明の実施形態において、複数の電源部２０−１〜２０−ｎは、並列冗長および待機冗長の、２種類の冗長性を有している。
【００２１】
並列冗長としては、必要最小限の台数より多くの電源部２０−１〜２０−ｎを同時に、かつ、それぞれの電源部における出力電力に余裕を設けて、稼働させる。マスタ制御部４０は、複数の電源部２０−１〜２０−ｎの動作を常時モニタしており、複数の電源部２０−１〜２０−ｎの一部に異常が発生したり、または異常が発生しそうになったりすると、これを検知する。このとき、マスタ制御部４０は、異常が発生した、または異常が発生しそうな電源部の動作を止める制御を行い、同時に、正常に動作し続ける他の電源部の負荷を増やす制御を行う。動作の止められた異常な電源が担当していた負荷を、正常に動作し続ける他の電源部が補うことで、第２の電力の安定な供給が可能となる。
【００２２】
待機冗長としては、複数の電源部２０−１〜２０−ｎの一部を待機状態にして、その残りを稼働状態にする。マスタ制御部４０は、複数の電源部２０−１〜２０−ｎのそれぞれについて、稼働状態と待機状態とを適宜に切り替える。この切り替えは、例えば、複数の電源部２０−１〜２０−ｎの一部に異常が発生した際に行っても良いし、どの電源部にも異常が発生していない平常時に行っても構わない。
【００２３】
並列冗長を実現するためにも、待機冗長を実現するためにも、それぞれ１つ以上の電源を余計に用意する必要がある。したがって、同時に稼働させる電源部２０−１〜２０−ｎの必要最小限の台数をＮとおくと、本発明の実施形態による電源装置における電源部２０−１〜２０−ｎの総数ｎは、
ｎ≧Ｎ＋２
を満たす必要がある。
【００２４】
なお、一般的に、待機状態の電源部が稼働状態に移行する際に必要な時間よりも、既に稼働状態の電源部が負荷を増やす際に必要な時間の方が格段に短い。したがって、一部の電源部に発生した異常への対処としては、待機冗長よりも並列冗長の方が素早く反応することが可能であり、すなわち有利である。その一方で、待機冗長を併用することによって、電源装置全体としては並列冗長で稼働中のままに異常が発生する前の電源部を個別に保守点検または交換修理したり、電源装置全体としてのエネルギー効率を向上するために各電源部の動作をより細かく制御したりすることが可能となる。
【００２５】
図２は、本発明の実施形態によるそれぞれの電源部２０−ｉの構成を示す回路図である。ここで、添え字ｉは１以上ｎ以下の任意の整数を表す。以下、第ｉの電源部２０−ｉの場合を例にとって説明する。電源部２０−ｉは、電力入力部２１−ｉと、電力出力部２３−ｉと、制御信号入出力部２４−ｉと、入力段スイッチ部としてのリレー部２５−ｉと、電源回路部２６−ｉと、出力段スイッチ部としてのＦＥＴスイッチ部２７−ｉと、電源制御部２８−ｉと、ファン部２９−ｉとを具備している。
【００２６】
リレー部２５−ｉは、入力部と、出力部と、図示しない入力段スイッチ制御信号入力部としてのリレー制御信号入力部とを具備している。電源回路部２６−ｉは、入力段としての入力部と、出力段としての出力部と、出力電圧制御信号入力部と、温度モニタ信号出力部と、電力モニタ信号出力部とを具備している。ＦＥＴスイッチ部２７−ｉは、入力部と、出力部と、出力段スイッチ制御信号入力部としてのオンオフ制御信号入力部とを具備している。電源制御部２８−ｉは、制御信号入出力部と、図示しない入力段スイッチ制御信号出力部としてのリレー制御信号出力部と、出力電圧制御信号出力部と、温度モニタ信号入力部と、電力モニタ信号入力部と、図示しない出力段スイッチ制御信号出力部としてのオンオフ制御信号出力部と、ファン制御信号出力部とを具備している。ファン部２９−ｉは、図示しない入力部と、ファン制御信号入力部とを具備している。
【００２７】
電力入力部２１−ｉは、リレー部２５−ｉの入力部に接続されている。リレー部２５−ｉのリレー制御信号入力部は、電源制御部２８−ｉのリレー制御信号出力部に接続されている。リレー部２５−ｉの出力部は、電源回路部２６−ｉの入力部に接続されている。電源回路部２６−ｉにおける出力電圧制御信号入力部、温度モニタ信号出力部および電力モニタ信号出力部は、電源制御部２８−ｉにおける出力電圧制御信号出力部、温度モニタ信号入力部および電力モニタ信号入力部に、それぞれ接続されている。電源回路部２６−ｉの出力部は、ＦＥＴスイッチ部２７−ｉの入力部に接続されている。ＦＥＴスイッチ部２７−ｉの出力部は、電力出力部２３−ｉに接続されている。ＦＥＴスイッチ部２７−ｉのオンオフ制御信号入力部は、電源制御部２８−ｉのオンオフ制御信号出力部に接続されている。電源制御部２８−ｉの制御信号入出力部は、電源部２０−ｉの制御信号入出力部２４−ｉに接続されている。電源制御部２８−ｉのファン制御信号出力部は、ファン部２９−ｉのファン制御信号入力部に接続されている。
【００２８】
本発明の実施形態による電源装置の動作、すなわち本発明の実施形態による電源装置制御方法について、より詳細に説明する。電源制御部２８−ｉは、マスタ制御部４０からの制御信号と、電源回路部２６−ｉからの温度モニタ信号および電力モニタ信号とに応じて、リレー部２５−ｉ、電源回路部２６−ｉ、ＦＥＴスイッチ部２７−ｉおよびファン部２９−ｉを制御する。より具体的には、リレー部２５−ｉは、電源制御部２８−ｉからの入力段スイッチ制御信号としてのリレー制御信号に応じて、自身の入力部および出力部の間を導通状態または遮断状態に切り替える。電源回路部２６−ｉは、自身の温度を数値化した温度モニタ信号と、自身が出力する第２の電力を数値化した電力モニタ信号とを、電源制御部２８−ｉに向けて出力する。また、電源回路部２６−ｉは、電源制御部２８−ｉからの出力電圧制御信号に応じて設定した電圧で第２の電力を出力する。ＦＥＴスイッチ部２７−ｉは、電源制御部２８−ｉからの出力段スイッチ制御信号としてのオンオフ制御信号に応じて、自身の入力部および出力の間を導通状態または遮断状態に切り替える。最も単純な例としては、オンオフ制御信号をＦＥＴのゲートに入力することで、このＦＥＴのソース・ドレイン間が導通状態または遮断状態になる。ファン部２９−ｉは、電源制御部２８−ｉからのファン制御信号に応じて設定した速度でファンを回転し、電源回路部２６−ｉなどを冷却する。
【００２９】
リレー部２５−ｉおよびＦＥＴスイッチ部２７−ｉの動作について詳細に説明する。電源回路部２６−ｉの温度や出力電力に異常が発生したり、電源部２０−ｉの稼働時間が所定の閾値を超えたりした場合に、電源制御部２８−ｉは、電源部２０−ｉを入力部１０および出力部３０の両方から遮断するための、リレー制御信号およびオンオフ制御信号を生成出力する。すなわち、電源制御部２８−ｉはこのとき、リレー部２５−ｉにおける入力部および出力部の間を遮断状態にするためのリレー制御信号と、ＦＥＴスイッチ部２７−ｉにおける入力部および出力部の間を遮断状態にするためのオンオフ制御信号とを生成出力する。リレー部２５−ｉおよびＦＥＴスイッチ部２７−ｉが同時に遮断状態になることで、電源部２０−ｉは電源装置から電気的に切り離されて待機状態になる。なお、リレー制御信号およびオンオフ制御信号は、同時に生成されることが好ましい。
【００３０】
なお、それぞれの電源部２０−ｉの間で、電力出力部２３−ｉの電圧に差があると、電力出力部２３−ｉから電源部２０−ｉ内部へ電流が引き込まれる場合がある。これを防ぐために、従来技術では各電源部２０−ｉの電力出力部２３−ｉに抵抗素子やダイオードが設けられることがあった。しかし、本発明の場合は、各電源部２０−ｉの電力出力部２３−ｉに接続されたＦＥＴスイッチ部２７−ｉのＦＥＴが引き込み電流を阻止するので、従来技術のように抵抗素子やダイオードを設ける必要が無い。
【００３１】
ファン部２９−ｉの動作について詳細に説明する。電源回路部２６−ｉが待機状態から稼働状態になったり、稼働状態にある電源回路部２６−ｉの負荷が増えたりすると、電源回路部２６−ｉの温度が上昇する。反対に、稼働状態にある電源回路部２６−ｉの負荷が減ったり、電源回路部２６−ｉが稼働状態から待機状態になったりすると、電源回路部２６−ｉの温度が下降する。電源制御部２８−ｉは、電源回路部２６−ｉの温度を常時または定期的にモニタしており、電源回路部２６−ｉの温度の変化に応じたファン制御信号を生成出力する。すなわち、電源回路部２６−ｉの温度が上昇すれば、電源回路部２６−ｉの温度が下がるようにファンの回転速度を上げるためのファン制御信号を生成する。反対に、電源回路部２６−ｉの温度が下降すれば、電源回路部２６−ｉの温度が上昇せず、かつ、ファン部２９−ｉの消費電力が減るようにファンの回転速度を下げるためのファン制御信号を生成する。ファン部２９−ｉは、このようなファン制御信号で制御されて、電源回路部２６−ｉの温度および自身の消費電力のバランスを取りつつ電源回路部２６−ｉの冷却を行う。
【００３２】
図３は、本発明の実施形態によるマスタ制御部４０の構成例を示すブロック図である。図３のマスタ制御部４０は、入力部４１と、演算部４２と、記憶部４３と、出力部４４と、制御信号入出力部４５と、バス４６とを具備している。演算部４２は、ＣＰＵやマイコンなどの演算装置を具備している。記憶部４３は、任意の情報を格納するための半導体メモリ装置などを具備している。制御信号入出力部４５は、複数の信号を並列に同時に入出力するための複数の接続部を具備していることが好ましい。
【００３３】
入力部４１と、演算部４２と、記憶部４３と、出力部４４と、制御信号入出力部４５とは、いずれもバス４６に接続されており、相互に通信可能である。マスタ制御部４０の制御信号入出力部４５は、各電源部２０−ｉの制御信号入出力部２４−ｉに接続されている。
【００３４】
本発明の実施形態によるマスタ制御部４０の動作について説明する。入力部４１は、電源装置の外部から任意の信号を入力する。入力部４１は、例えば、電源装置を外部から操作するための、図示しないコントロールパネルなどに接続されていても良い。演算部４２は、入力部４１または制御信号入出力部４５から入力した各種信号や、記憶部４３に格納された各種情報に基づいて、制御信号入出力部４５または出力部４４から出力すべき各種信号を生成する。このとき、各種信号の生成や、各種信号の生成に係る判断などは、所定のプログラムを演算することで行われても良い。記憶部４３は、各電源部２０−ｉから送られる制御信号に含まれる、各電源部２０−ｉの状態に係る情報を格納する。記憶部４３は、例えば、各電源部２０−ｉが稼働状態なのか待機状態なのか、各電源回路部２６−ｉの温度および出力電力、各ファン部２９−ｉの回転速度、などの情報や、演算部４２で実行されるプログラムなどを格納しても良い。ここで、記憶部４３は、特に、各電源部２０−ｉの総稼働時間を記憶していることが望ましい。各電源部２０−ｉの総稼働時間は、例えば、各電源部２０−ｉに向けたリレー制御信号およびオンオフ制御信号を出力した時刻や、各電源部２０−ｉの電源制御部２８−ｉがモニタした実測データから、演算部４２が算出しても良い。出力部４４は、電源装置の外部に任意の信号を出力する出力部４４は、例えば、各電源部２０−ｉの状態を外部に知らせるための、図示しない表示装置などに接続されていても良い。制御信号入出力部４５は、各電源部２０−ｉの制御信号入出力部２４−ｉから温度モニタ信号および電力モニタ信号を入力し、また、各電源部２０−ｉの制御信号入出力部２４−ｉに向けて電圧制御信号、リレー制御信号およびオンオフ制御信号を出力する。
【００３５】
本発明の実施形態による電源装置全体の動作について説明する。本発明の電源装置の動作は、故障の発生を予防するための動作と、故障発生時にも電力の安定供給を続けるための動作とを含む。以下、それぞれの動作について詳細に説明する。
【００３６】
電源装置のそれぞれの電源部２０−ｉにおける故障の発生を予防するための動作について説明する。電源回路部２６−ｉの温度が上昇し、かつ、この温度上昇が電源回路部２６−ｉの故障にまでは至らない範囲に収まっている場合には、電源部２０−ｉの温度を下げるために以下のような動作を行う。まず、電源回路部２６−ｉの出力電圧の設定を少しずつ下げることで、電源部２６−ｉの負荷を段階的に下げる。次に、ファン部２９−ｉの回転速度を少しずつ上げることで、ファン部２９−ｉの電源部２６−ｉに対する冷却能力を段階的に上げる。ここで、出力電圧を下げる制御と、回転速度を上げる制御は、上記と逆の順番に行ったり、同時に行ったり、交互に行ったりしても構わない。しかし、電源部２０−ｉの効率を優先させる観点では、上記のように、まずは電源部２６−ｉの負荷を限界まで下げ、その後にファン部２９−ｉの冷却能力を限界まで上げることが好ましい。なお、電源回路部２６−ｉの出力電圧には下限があり、ファン部２９−ｉの回転速度には上限があるので、両方の限界に達した時点で、電源部２０−ｉは故障したと判断することが好ましい。
【００３７】
さらに、電源部２０−ｉの総稼働時間が長くなることで、すなわち電源部２０−ｉが古くなることで、効率が下がるのみならず、故障状態に近づく懸念もある。特に、待機冗長のために待機状態にある電源部２０−ｉは、長すぎる待機状態の後に通電した際に起動しない場合があり、各電源部２０−ｉの総稼働時間に偏りが発生すると電源装置全体としての寿命が縮む恐れがある。そこで、本発明の実施形態による電源装置では、複数の電源部２０−ｉの待機状態および稼働状態を定期的に切り替える動作を行う。全ての電源部２０−ｉが一定期間ごとに通電されることで、待機状態から稼働状態に戻らなくなる危険性を回避することが可能となる。
【００３８】
電源装置に故障が発生したときにも電力の安定供給を続けるための動作について説明する。一部の電源部２０−ｉに故障が発生し、それ以上の稼動が不可能と判断された場合は、故障した電源部２０−ｉを電源装置から電気的に切り離すと同時に、その他の正常稼働中の電源部の負荷を高める。ここで、電源装置からの電気的な切り離しは、故障した電源部２０−ｉのリレー部２５−ｉおよびＦＥＴスイッチ部２７−ｉの両方を遮断状態にすることで行われる。また、正常稼働中の電源部の負荷は、適宜な電圧制御信号を送受信することで行われる。なお、故障した電源部２０−ｉが切り離されたことによって、電源装置の並列冗長性が減る、または無くなるので、待機中の電源部２０−ｉを速やかに稼働状態に移行して並列冗長性を再度確保することが望ましい。同時に、故障した電源部２０−ｉを速やかに修理または交換することも望ましい。
【００３９】
以上、本発明の電源装置および電源装置の制御方法について説明したが、これは本発明を限定するものではなく、上記に挙げた複数の例は技術的に矛盾しない範囲で自由な組み合わせが可能であり、また、明示しない他の技術との組み合わせを制限するものではない。特に、マスタ制御部４０の動作と、各電源部２０−ｉにおける電源制御部２８−ｉの動作とは、全体として上記の動作が保証される限り、マスタ制御部４０および各電源制御部２８−ｉに適宜に割り振られても構わない。
【符号の説明】
【００４０】
１０ 入力部
２０−ｉ 電源部
２１−ｉ 電力入力部
２３−ｉ 電力出力部
２４−ｉ 制御信号入出力部
２５−ｉ リレー部
２６−ｉ 電源回路部
２７−ｉ ＦＥＴスイッチ部
２８−ｉ 電源制御部
２９−ｉ ファン部
３０ 出力部
４０ マスタ制御部
４１ 入力部
４２ 演算部
４３ 記憶部
４４ 出力部
４５ 制御信号入出力部
４６ バス
【技術分野】
【０００１】
本発明は、冗長構成による複数の電源部を含む電源装置と、これら複数の電源部を個別に制御する電源装置制御方法とに係る。
【背景技術】
【０００２】
ネットワークサーバなどの大規模なシステムに電力を供給する電源装置には、常時安定した動作が求められる。電源装置の障害などが原因でシステムが停止してしまうリスクを減らすために、冗長的に設けられた複数の電源部を一つの電源装置として用いる場合がある。すなわち、複数の電源部の総数を、必要最小限の数よりも多くすることで、複数の電源部のいずれかに障害が発生しても、残りの電源部が正常に稼働することで、システムの継続的な動作を保証することが可能となる。
【０００３】
このとき、障害が発生した電源部がシステムに接続されたまま残されると、この障害が発生した電源部に電流が引き込まれるなどの不具合が発生する場合がある。この場合、残りの電源部が正常に稼働してもシステムに供給できる電力が不足してしまい、その結果、電源装置における冗長性が機能しなくなる可能性がある。また、電源部内部の過電流保護機能が障害により働いていない場合は、引き込まれた電流によって電源部内部の他の回路がさらなる損傷を受ける可能性もある。このとき、電源部の内部回路で局所的なショートが発生し得るので、このような場合には入力ヒューズなどによる保護だけでは対処出来ない。
【０００４】
また、従来技術による冗長性では、並列に稼働する電源部のバランスを取って、それぞれが負担する負荷を均等に設定するのが一般的である。しかし、それぞれの電源部を構成する素子のばらつきや、電源部ごとの総稼働時間のばらつきなどの諸条件によっては、負荷が同じでも電源部内部の温度に偏りが発生する可能性がある。この可能性はそのまま電源装置の故障の可能性につながり、電源装置としての信頼性が低下する原因となる。
【０００５】
さらに、電源部内部の温度が上昇した際、ファンを回転して冷却する方法が一般的である。このとき、電源部内部の温度が高ければ高いほど、ファンの回転速度を上げることによってその冷却能力を上げる必要がある。しかし、ファンの回転速度が上がれば上がるほど、その消費電力も増大し、電源装置全体としての損失が増えて、すなわち電源装置全体としての効率が下がる原因となる。
【０００６】
上記に関連して、特許文献１（特開２００２−２１８６７４号公報）には、無停電電源システムなどに係る記載が開示されている。特許文献１に記載の無停電電源システムは、商用電源と負荷とのあいだに接続される第１および第２の無停電電源装置を備える。第１および第２の無停電電源装置はそれぞれ、電力変換回路と、切換スイッチと、バイパス回路とを備える。ここで、電力変換回路は、コンバータとインバータを備え商用電源から供給される交流を直流に変換して直流電源を充電するとともに直流を再び交流に変換して出力する。切換スイッチは、この電力変換回路の出力端に接続されている。バイパス回路は、この切換スイッチと商用電源とのあいだに設けられ電力変換回路をバイパスして商用の交流を切換スイッチに導く。この無停電電源システムは、第２の無停電電源装置の出力端を第１の無停電電源装置のバイパス回路に遮断器を介して接続したことを特徴とする。
【０００７】
また、特許文献２（特開２００４−２５４３６３号公報）には、無停電電源装置に係る記載が開示されている。特許文献２に記載の無停電電源装置は、入力端子と、交直変換器と、一対のレール配線と、直交変換器と、出力端子と、バッテリと、入力側分岐点と、出力側分岐点と、バイパス切替スイッチと、入力切断スイッチと、マイクロコンピュータと、を備える。ここで、入力端子には、交流電力が入力される。交直変換器は、入力端子に接続される。一対のレール配線は、交直変換器に接続される。直交変換器と、一対のレール配線に接続される。出力端子は、直交変換器が接続される。バッテリは、一対のレール配線に接続される。入力側分岐点は、入力端子と交直変換器との間にある。出力側分岐点は、出力端子と直交変換器との間にある。バイパス切替スイッチは、入力側分岐点と出力側分岐点との間に接続されている。入力切断スイッチは、入力端子と入力側分岐点との間に接続されている。マイクロコンピュータは、バイパス切替スイッチおよび入力切断スイッチの開閉を制御するとともに、交直変換器および直交変換器の動作を制御する。マイクロコンピュータは、直交変換器が故障している状態で上記入力端子に入力される交流電力が異常になった場合には、入力切断スイッチを開き且つバイパス切替スイッチを閉じるとともに、交直変換器に、一対のレール配線を介してバッテリから供給される直流電力を交流電力へ変換する直交変換動作をさせて、この交流電力を、バイパス切替スイッチを介して出力端子から出力することを特徴とする。
【０００８】
また、特許文献３（特開２００８−５４３６８号公報）には、電源装置の制御回路などに係る記載が開示されている。特許文献３に記載の電源装置の制御回路は、外部電源から電力が供給されて出力電圧を制御する。この電源装置の制御回路は、監視部と、設定部と、を備えることを特徴とする。ここで、監視部は、外部電源から出力される電流及び電圧、外部電源の出力電力をそれぞれ監視する。設定部は、監視部の監視結果に基づいて、外部電源から出力される電流の上限値を設定する。
【０００９】
また、特許文献４（特開２００９−１４２０２８号公報）には、並列電源システムに係る記載が開示されている。特許文献４に記載の並列電源システムは、複数台の電源装置と、電流バスを備えたことを特徴とする。ここで、複数台の電源装置は、共通負荷に並列接続されている。電流バスは、複数台の電源装置の電流バランス端子を相互に接続するとともに複数台の電源装置の出力電流の平均電流値を電圧にて伝達する。電源装置は、スイッチング回路と、出力電流検出手段と、出力電圧検出手段と、出力電圧制御部と、切断回路とを備える。ここで、スイッチング回路は、入力交流電源を所定の直流電源に変換して共通負荷に向けて出力する。出力電流検出手段は、共通負荷に向けて出力される出力電流を検出して当該出力電流に対応する電圧信号を出力する。出力電圧検出手段は、共通負荷に向けて出力される出力電圧を検出する。出力電圧制御部は、出力電流検出手段の出力する電圧信号を電流バス上の電圧に重畳するとともに、電流バスに流れる平均電流値と出力電流検出手段の検出する電圧信号とから、自電源装置の出力電圧と他電源装置の出力電圧との差分を検出する電流バランス回路、及び当該差分に基づき、共通負荷に流れる電流が複数の電源装置間でバランスするようにスイッチング回路を制御するスイッチング回路制御部とを有する。切断回路は、電流バランス端子と電流バランス回路との間に設けられている。切断制御部は、出力電圧検出手段の検出する出力電圧を監視し、当該出力電圧に異常があると判断したときに切断回路を切断する。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００２−２１８６７４号公報
【特許文献２】特開２００４−２５４３６３号公報
【特許文献３】特開２００８−５４３６８号公報
【特許文献４】特開２００９−１４２０２８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、冗長構成による複数の電源部の故障を予防するとともに、異常が発生した電源部を個別に切り離すことが可能な電源装置を提供することである。
【課題を解決するための手段】
【００１２】
本発明による電源装置は、複数の電源部と、入力部と、出力部と、マスタ制御部とを具備する。ここで、複数の電源部は、冗長構成されて、第１の電力を第２の電力に変換する動作を並列に行う。入力部は、第１の電力を共通に入力する。出力部は、第２の電力を共通に出力する。マスタ制御部は、複数の電源部のそれぞれを個別に制御する。それぞれの電源部は、電源制御部と、電源回路部と、入力段スイッチ部と、出力段スイッチ部とを具備する。ここで、電源制御部は、マスタ制御部に接続されて、第２の電力の電圧を制御する電圧制御信号を生成し、それぞれの電源部の動作状態を稼働状態および待機状態の間で切り替える入力段スイッチ制御信号および出力段スイッチ制御信号を同時に生成する。電源回路部は、第１の電力から、電圧制御信号に応じた電圧を有する第２の電力を生成する。入力段スイッチ部は、入力部および電源回路部の入力段の間に接続されて、入力段スイッチ制御信号に応じて第１の電力を導通または遮断する。出力段スイッチ部は、出力部および電源回路部の出力段の間に接続されて、出力段スイッチ制御信号に応じて第２の電力を導通または遮断する。マスタ制御部は、記憶部と、演算部とを具備する。ここで、記憶部は、それぞれの電源部における総稼働時間を記憶する。演算部は、それぞれの電源部の電源回路部における温度および出力電力ならびに総稼働時間に応じて、それぞれの電源部における第２の電力の電圧および動作状態の切り替えを判断する。
【００１３】
本発明による電源装置制御方法は、第１の電力を共通に入力するステップと、第１の電力を、冗長構成されて並列に動作する複数の電源部で第２の電力に変換するステップと、複数の電源部のそれぞれを個別に制御するステップと、第２の電力を共通に出力するステップとを具備する。ここで、変換するステップは、第１の電力から、電圧制御信号に応じた電圧を有する第２の電力を、それぞれの電源部における電源回路部で生成するステップを具備する。入力するステップは、第１の電力を、入力段スイッチ制御信号に応じて電源回路部の入力段から導通または遮断するステップを具備する。出力するステップは、第２の電力を、出力段スイッチ制御信号に応じて電源回路部の出力段へ導通または遮断するステップを具備する。制御するステップは、電圧制御信号を生成するステップと、それぞれの電源部の動作状態を稼働状態および待機状態の間で切り替える入力段スイッチ制御信号および出力段スイッチ制御信号を同時に生成するステップと、それぞれの電源部における総稼働時間を記憶するステップと、それぞれの電源部の電源回路部における温度および出力電力ならびに総稼働時間に応じて、それぞれの電源部における第２の電力の電圧および動作状態の切り替えを判断するステップとを具備する。
【発明の効果】
【００１４】
本発明の電源装置および電源装置制御方法によれば、リレー部やＦＥＴスイッチ部で接続を遮断することで電源部を個別に電気的に切り離し、各電源部の稼働状態および待機状態を適宜に切り替えることで総稼働時間を平均化することが可能となる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の実施形態による電源装置の全体的な構成を示すブロック図である。
【図２】図２は、本発明の実施形態によるそれぞれの電源部２０−ｉの構成を示す回路図である。
【図３】図３は、本発明の実施形態によるマスタ制御部４０の構成例を示すブロック図である。
【発明を実施するための形態】
【００１６】
添付図面を参照して、本発明による電源装置および電源装置制御方法を実施するための形態を以下に説明する。
【００１７】
（第１の実施形態）
図１は、本発明の実施形態による電源装置の全体的な構成を示すブロック図である。図１の電源装置は、入力部１０と、複数の電源部２０−１〜２０−ｎと、出力部３０と、マスタ制御部４０とを具備している。ここで、添え字ｎは複数の電源部２０−１〜２０−ｎの総数を表し、２以上の整数である。複数の電源部２０−１〜２０−ｎのそれぞれは、電力入力部２１−１〜２１−ｎと、電力出力部２３−１〜２３−ｎと、制御信号入出力部２４−１〜２４−ｎとを具備している。
【００１８】
入力部１０は、複数の電源部２０−１〜２０−ｎのそれぞれにおける電力入力部に共通に接続されている。出力部３０は、複数の電源部２０−１〜２０−ｎのそれぞれにおける電力出力部に共通に接続されている。マスタ制御部４０は、複数の電源部２０−１〜２０−ｎのそれぞれにおける制御信号入出力部に個別に接続されている。なお、複数の電源部２０−１〜２０−ｎの構成は全て同じである。言い換えれば、複数の電源部２０−１〜２０−ｎは、入力部１０、出力部３０およびマスタ制御部４０に対して並列に接続されている。
【００１９】
本発明の実施形態による電源装置の動作、すなわち本発明の実施形態による電源装置制御方法について、概略的に説明する。入力部１０は、第１の電力を外部から入力する。複数の電源部２０−１〜２０−ｎは、第１の電力を第２の電力に変換する。出力部３０は、第２の電力を外部に向けて出力する。マスタ制御部４０は、複数の電源部２０−１〜２０−ｎの動作を制御する。
【００２０】
ここで、第１の電力は、例えば、商用１００Ｖの交流電力であり、第２の電力は、例えば、４８Ｖの直流電力であり、第２の電力が出力される先は、例えば、ネットワークサーバなどの大規模システムである。ただし、これらはあくまでも一例であって、本発明を限定するものではない。本発明の実施形態による電源装置は、複数の電源部２０−１〜２０−ｎを冗長的に設けることによって、第２の電力の供給を安定化させている。本発明の実施形態において、複数の電源部２０−１〜２０−ｎは、並列冗長および待機冗長の、２種類の冗長性を有している。
【００２１】
並列冗長としては、必要最小限の台数より多くの電源部２０−１〜２０−ｎを同時に、かつ、それぞれの電源部における出力電力に余裕を設けて、稼働させる。マスタ制御部４０は、複数の電源部２０−１〜２０−ｎの動作を常時モニタしており、複数の電源部２０−１〜２０−ｎの一部に異常が発生したり、または異常が発生しそうになったりすると、これを検知する。このとき、マスタ制御部４０は、異常が発生した、または異常が発生しそうな電源部の動作を止める制御を行い、同時に、正常に動作し続ける他の電源部の負荷を増やす制御を行う。動作の止められた異常な電源が担当していた負荷を、正常に動作し続ける他の電源部が補うことで、第２の電力の安定な供給が可能となる。
【００２２】
待機冗長としては、複数の電源部２０−１〜２０−ｎの一部を待機状態にして、その残りを稼働状態にする。マスタ制御部４０は、複数の電源部２０−１〜２０−ｎのそれぞれについて、稼働状態と待機状態とを適宜に切り替える。この切り替えは、例えば、複数の電源部２０−１〜２０−ｎの一部に異常が発生した際に行っても良いし、どの電源部にも異常が発生していない平常時に行っても構わない。
【００２３】
並列冗長を実現するためにも、待機冗長を実現するためにも、それぞれ１つ以上の電源を余計に用意する必要がある。したがって、同時に稼働させる電源部２０−１〜２０−ｎの必要最小限の台数をＮとおくと、本発明の実施形態による電源装置における電源部２０−１〜２０−ｎの総数ｎは、
ｎ≧Ｎ＋２
を満たす必要がある。
【００２４】
なお、一般的に、待機状態の電源部が稼働状態に移行する際に必要な時間よりも、既に稼働状態の電源部が負荷を増やす際に必要な時間の方が格段に短い。したがって、一部の電源部に発生した異常への対処としては、待機冗長よりも並列冗長の方が素早く反応することが可能であり、すなわち有利である。その一方で、待機冗長を併用することによって、電源装置全体としては並列冗長で稼働中のままに異常が発生する前の電源部を個別に保守点検または交換修理したり、電源装置全体としてのエネルギー効率を向上するために各電源部の動作をより細かく制御したりすることが可能となる。
【００２５】
図２は、本発明の実施形態によるそれぞれの電源部２０−ｉの構成を示す回路図である。ここで、添え字ｉは１以上ｎ以下の任意の整数を表す。以下、第ｉの電源部２０−ｉの場合を例にとって説明する。電源部２０−ｉは、電力入力部２１−ｉと、電力出力部２３−ｉと、制御信号入出力部２４−ｉと、入力段スイッチ部としてのリレー部２５−ｉと、電源回路部２６−ｉと、出力段スイッチ部としてのＦＥＴスイッチ部２７−ｉと、電源制御部２８−ｉと、ファン部２９−ｉとを具備している。
【００２６】
リレー部２５−ｉは、入力部と、出力部と、図示しない入力段スイッチ制御信号入力部としてのリレー制御信号入力部とを具備している。電源回路部２６−ｉは、入力段としての入力部と、出力段としての出力部と、出力電圧制御信号入力部と、温度モニタ信号出力部と、電力モニタ信号出力部とを具備している。ＦＥＴスイッチ部２７−ｉは、入力部と、出力部と、出力段スイッチ制御信号入力部としてのオンオフ制御信号入力部とを具備している。電源制御部２８−ｉは、制御信号入出力部と、図示しない入力段スイッチ制御信号出力部としてのリレー制御信号出力部と、出力電圧制御信号出力部と、温度モニタ信号入力部と、電力モニタ信号入力部と、図示しない出力段スイッチ制御信号出力部としてのオンオフ制御信号出力部と、ファン制御信号出力部とを具備している。ファン部２９−ｉは、図示しない入力部と、ファン制御信号入力部とを具備している。
【００２７】
電力入力部２１−ｉは、リレー部２５−ｉの入力部に接続されている。リレー部２５−ｉのリレー制御信号入力部は、電源制御部２８−ｉのリレー制御信号出力部に接続されている。リレー部２５−ｉの出力部は、電源回路部２６−ｉの入力部に接続されている。電源回路部２６−ｉにおける出力電圧制御信号入力部、温度モニタ信号出力部および電力モニタ信号出力部は、電源制御部２８−ｉにおける出力電圧制御信号出力部、温度モニタ信号入力部および電力モニタ信号入力部に、それぞれ接続されている。電源回路部２６−ｉの出力部は、ＦＥＴスイッチ部２７−ｉの入力部に接続されている。ＦＥＴスイッチ部２７−ｉの出力部は、電力出力部２３−ｉに接続されている。ＦＥＴスイッチ部２７−ｉのオンオフ制御信号入力部は、電源制御部２８−ｉのオンオフ制御信号出力部に接続されている。電源制御部２８−ｉの制御信号入出力部は、電源部２０−ｉの制御信号入出力部２４−ｉに接続されている。電源制御部２８−ｉのファン制御信号出力部は、ファン部２９−ｉのファン制御信号入力部に接続されている。
【００２８】
本発明の実施形態による電源装置の動作、すなわち本発明の実施形態による電源装置制御方法について、より詳細に説明する。電源制御部２８−ｉは、マスタ制御部４０からの制御信号と、電源回路部２６−ｉからの温度モニタ信号および電力モニタ信号とに応じて、リレー部２５−ｉ、電源回路部２６−ｉ、ＦＥＴスイッチ部２７−ｉおよびファン部２９−ｉを制御する。より具体的には、リレー部２５−ｉは、電源制御部２８−ｉからの入力段スイッチ制御信号としてのリレー制御信号に応じて、自身の入力部および出力部の間を導通状態または遮断状態に切り替える。電源回路部２６−ｉは、自身の温度を数値化した温度モニタ信号と、自身が出力する第２の電力を数値化した電力モニタ信号とを、電源制御部２８−ｉに向けて出力する。また、電源回路部２６−ｉは、電源制御部２８−ｉからの出力電圧制御信号に応じて設定した電圧で第２の電力を出力する。ＦＥＴスイッチ部２７−ｉは、電源制御部２８−ｉからの出力段スイッチ制御信号としてのオンオフ制御信号に応じて、自身の入力部および出力の間を導通状態または遮断状態に切り替える。最も単純な例としては、オンオフ制御信号をＦＥＴのゲートに入力することで、このＦＥＴのソース・ドレイン間が導通状態または遮断状態になる。ファン部２９−ｉは、電源制御部２８−ｉからのファン制御信号に応じて設定した速度でファンを回転し、電源回路部２６−ｉなどを冷却する。
【００２９】
リレー部２５−ｉおよびＦＥＴスイッチ部２７−ｉの動作について詳細に説明する。電源回路部２６−ｉの温度や出力電力に異常が発生したり、電源部２０−ｉの稼働時間が所定の閾値を超えたりした場合に、電源制御部２８−ｉは、電源部２０−ｉを入力部１０および出力部３０の両方から遮断するための、リレー制御信号およびオンオフ制御信号を生成出力する。すなわち、電源制御部２８−ｉはこのとき、リレー部２５−ｉにおける入力部および出力部の間を遮断状態にするためのリレー制御信号と、ＦＥＴスイッチ部２７−ｉにおける入力部および出力部の間を遮断状態にするためのオンオフ制御信号とを生成出力する。リレー部２５−ｉおよびＦＥＴスイッチ部２７−ｉが同時に遮断状態になることで、電源部２０−ｉは電源装置から電気的に切り離されて待機状態になる。なお、リレー制御信号およびオンオフ制御信号は、同時に生成されることが好ましい。
【００３０】
なお、それぞれの電源部２０−ｉの間で、電力出力部２３−ｉの電圧に差があると、電力出力部２３−ｉから電源部２０−ｉ内部へ電流が引き込まれる場合がある。これを防ぐために、従来技術では各電源部２０−ｉの電力出力部２３−ｉに抵抗素子やダイオードが設けられることがあった。しかし、本発明の場合は、各電源部２０−ｉの電力出力部２３−ｉに接続されたＦＥＴスイッチ部２７−ｉのＦＥＴが引き込み電流を阻止するので、従来技術のように抵抗素子やダイオードを設ける必要が無い。
【００３１】
ファン部２９−ｉの動作について詳細に説明する。電源回路部２６−ｉが待機状態から稼働状態になったり、稼働状態にある電源回路部２６−ｉの負荷が増えたりすると、電源回路部２６−ｉの温度が上昇する。反対に、稼働状態にある電源回路部２６−ｉの負荷が減ったり、電源回路部２６−ｉが稼働状態から待機状態になったりすると、電源回路部２６−ｉの温度が下降する。電源制御部２８−ｉは、電源回路部２６−ｉの温度を常時または定期的にモニタしており、電源回路部２６−ｉの温度の変化に応じたファン制御信号を生成出力する。すなわち、電源回路部２６−ｉの温度が上昇すれば、電源回路部２６−ｉの温度が下がるようにファンの回転速度を上げるためのファン制御信号を生成する。反対に、電源回路部２６−ｉの温度が下降すれば、電源回路部２６−ｉの温度が上昇せず、かつ、ファン部２９−ｉの消費電力が減るようにファンの回転速度を下げるためのファン制御信号を生成する。ファン部２９−ｉは、このようなファン制御信号で制御されて、電源回路部２６−ｉの温度および自身の消費電力のバランスを取りつつ電源回路部２６−ｉの冷却を行う。
【００３２】
図３は、本発明の実施形態によるマスタ制御部４０の構成例を示すブロック図である。図３のマスタ制御部４０は、入力部４１と、演算部４２と、記憶部４３と、出力部４４と、制御信号入出力部４５と、バス４６とを具備している。演算部４２は、ＣＰＵやマイコンなどの演算装置を具備している。記憶部４３は、任意の情報を格納するための半導体メモリ装置などを具備している。制御信号入出力部４５は、複数の信号を並列に同時に入出力するための複数の接続部を具備していることが好ましい。
【００３３】
入力部４１と、演算部４２と、記憶部４３と、出力部４４と、制御信号入出力部４５とは、いずれもバス４６に接続されており、相互に通信可能である。マスタ制御部４０の制御信号入出力部４５は、各電源部２０−ｉの制御信号入出力部２４−ｉに接続されている。
【００３４】
本発明の実施形態によるマスタ制御部４０の動作について説明する。入力部４１は、電源装置の外部から任意の信号を入力する。入力部４１は、例えば、電源装置を外部から操作するための、図示しないコントロールパネルなどに接続されていても良い。演算部４２は、入力部４１または制御信号入出力部４５から入力した各種信号や、記憶部４３に格納された各種情報に基づいて、制御信号入出力部４５または出力部４４から出力すべき各種信号を生成する。このとき、各種信号の生成や、各種信号の生成に係る判断などは、所定のプログラムを演算することで行われても良い。記憶部４３は、各電源部２０−ｉから送られる制御信号に含まれる、各電源部２０−ｉの状態に係る情報を格納する。記憶部４３は、例えば、各電源部２０−ｉが稼働状態なのか待機状態なのか、各電源回路部２６−ｉの温度および出力電力、各ファン部２９−ｉの回転速度、などの情報や、演算部４２で実行されるプログラムなどを格納しても良い。ここで、記憶部４３は、特に、各電源部２０−ｉの総稼働時間を記憶していることが望ましい。各電源部２０−ｉの総稼働時間は、例えば、各電源部２０−ｉに向けたリレー制御信号およびオンオフ制御信号を出力した時刻や、各電源部２０−ｉの電源制御部２８−ｉがモニタした実測データから、演算部４２が算出しても良い。出力部４４は、電源装置の外部に任意の信号を出力する出力部４４は、例えば、各電源部２０−ｉの状態を外部に知らせるための、図示しない表示装置などに接続されていても良い。制御信号入出力部４５は、各電源部２０−ｉの制御信号入出力部２４−ｉから温度モニタ信号および電力モニタ信号を入力し、また、各電源部２０−ｉの制御信号入出力部２４−ｉに向けて電圧制御信号、リレー制御信号およびオンオフ制御信号を出力する。
【００３５】
本発明の実施形態による電源装置全体の動作について説明する。本発明の電源装置の動作は、故障の発生を予防するための動作と、故障発生時にも電力の安定供給を続けるための動作とを含む。以下、それぞれの動作について詳細に説明する。
【００３６】
電源装置のそれぞれの電源部２０−ｉにおける故障の発生を予防するための動作について説明する。電源回路部２６−ｉの温度が上昇し、かつ、この温度上昇が電源回路部２６−ｉの故障にまでは至らない範囲に収まっている場合には、電源部２０−ｉの温度を下げるために以下のような動作を行う。まず、電源回路部２６−ｉの出力電圧の設定を少しずつ下げることで、電源部２６−ｉの負荷を段階的に下げる。次に、ファン部２９−ｉの回転速度を少しずつ上げることで、ファン部２９−ｉの電源部２６−ｉに対する冷却能力を段階的に上げる。ここで、出力電圧を下げる制御と、回転速度を上げる制御は、上記と逆の順番に行ったり、同時に行ったり、交互に行ったりしても構わない。しかし、電源部２０−ｉの効率を優先させる観点では、上記のように、まずは電源部２６−ｉの負荷を限界まで下げ、その後にファン部２９−ｉの冷却能力を限界まで上げることが好ましい。なお、電源回路部２６−ｉの出力電圧には下限があり、ファン部２９−ｉの回転速度には上限があるので、両方の限界に達した時点で、電源部２０−ｉは故障したと判断することが好ましい。
【００３７】
さらに、電源部２０−ｉの総稼働時間が長くなることで、すなわち電源部２０−ｉが古くなることで、効率が下がるのみならず、故障状態に近づく懸念もある。特に、待機冗長のために待機状態にある電源部２０−ｉは、長すぎる待機状態の後に通電した際に起動しない場合があり、各電源部２０−ｉの総稼働時間に偏りが発生すると電源装置全体としての寿命が縮む恐れがある。そこで、本発明の実施形態による電源装置では、複数の電源部２０−ｉの待機状態および稼働状態を定期的に切り替える動作を行う。全ての電源部２０−ｉが一定期間ごとに通電されることで、待機状態から稼働状態に戻らなくなる危険性を回避することが可能となる。
【００３８】
電源装置に故障が発生したときにも電力の安定供給を続けるための動作について説明する。一部の電源部２０−ｉに故障が発生し、それ以上の稼動が不可能と判断された場合は、故障した電源部２０−ｉを電源装置から電気的に切り離すと同時に、その他の正常稼働中の電源部の負荷を高める。ここで、電源装置からの電気的な切り離しは、故障した電源部２０−ｉのリレー部２５−ｉおよびＦＥＴスイッチ部２７−ｉの両方を遮断状態にすることで行われる。また、正常稼働中の電源部の負荷は、適宜な電圧制御信号を送受信することで行われる。なお、故障した電源部２０−ｉが切り離されたことによって、電源装置の並列冗長性が減る、または無くなるので、待機中の電源部２０−ｉを速やかに稼働状態に移行して並列冗長性を再度確保することが望ましい。同時に、故障した電源部２０−ｉを速やかに修理または交換することも望ましい。
【００３９】
以上、本発明の電源装置および電源装置の制御方法について説明したが、これは本発明を限定するものではなく、上記に挙げた複数の例は技術的に矛盾しない範囲で自由な組み合わせが可能であり、また、明示しない他の技術との組み合わせを制限するものではない。特に、マスタ制御部４０の動作と、各電源部２０−ｉにおける電源制御部２８−ｉの動作とは、全体として上記の動作が保証される限り、マスタ制御部４０および各電源制御部２８−ｉに適宜に割り振られても構わない。
【符号の説明】
【００４０】
１０ 入力部
２０−ｉ 電源部
２１−ｉ 電力入力部
２３−ｉ 電力出力部
２４−ｉ 制御信号入出力部
２５−ｉ リレー部
２６−ｉ 電源回路部
２７−ｉ ＦＥＴスイッチ部
２８−ｉ 電源制御部
２９−ｉ ファン部
３０ 出力部
４０ マスタ制御部
４１ 入力部
４２ 演算部
４３ 記憶部
４４ 出力部
４５ 制御信号入出力部
４６ バス
【特許請求の範囲】
【請求項１】
冗長構成されて、第１の電力を第２の電力に変換する動作を並列に行う複数の電源部と、
前記第１の電力を共通に入力する入力部と、
前記第２の電力を共通に出力する出力部と、
前記複数の電源部のそれぞれを個別に制御するマスタ制御部と
を具備し、
前記それぞれの電源部は、
前記マスタ制御部に接続されて、前記第２の電力の電圧を制御する電圧制御信号を生成し、前記それぞれの電源部の動作状態を稼働状態および待機状態の間で切り替える入力段スイッチ制御信号および出力段スイッチ制御信号を同時に生成する電源制御部と、
前記第１の電力から、前記電圧制御信号に応じた電圧を有する前記第２の電力を生成する電源回路部と、
前記入力部および前記電源回路部の入力段の間に接続されて、前記入力段スイッチ制御信号に応じて前記第１の電力を導通または遮断する入力段スイッチ部と、
前記出力部および前記電源回路部の出力段の間に接続されて、前記出力段スイッチ制御信号に応じて前記第２の電力を導通または遮断する出力段スイッチ部と
を具備し、
前記マスタ制御部は、
前記それぞれの電源部における総稼働時間を記憶する記憶部と、
前記それぞれの電源部の前記電源回路部における温度および出力電力ならびに前記総稼働時間に応じて、前記それぞれの電源部における前記第２の電力の電圧および前記動作状態の切り替えを判断する演算部と
を具備する
電源装置。
【請求項２】
請求項１に記載の電源装置において、
前記第１の電力は、交流電力であり、
前記入力段スイッチ部は、
前記入力段スイッチ制御信号に応じて入力部および出力部の間が導通状態または遮断状態になるリレー部
を具備し、
前記第２の電力は、直流電力であり、
前記出力段スイッチ部は、
ゲートに入力した前記出力段スイッチ制御信号に応じてソースおよびドレインの間が導通状態または遮断状態になるＦＥＴスイッチ部
を具備する
電源装置。
【請求項３】
請求項１または２に記載の電源装置において、
前記複数の電源部における冗長構成は、
前記複数の電源部の一部を前記稼働状態に設定し、前記複数の電源部の残りを前記待機状態に設定する待機冗長性と、
前記稼働状態に設定された前記複数の電源部の一部のそれぞれにおいて、前記出力電力に所定の余裕を設ける並列冗長性と
を具備し、
前記マスタ制御部は、
前記それぞれの電源部における総稼働時間が平均化するように前記複数の電源部の動作状態の切り替えを判断する
電源装置。
【請求項４】
請求項１〜３のいずれかに記載の電源装置において、
前記電源制御部は、
前記電源回路部の温度が上昇した場合に、前記第２の電力の電圧を下げるための前記電圧制御信号を生成する
電源装置。
【請求項５】
請求項４に記載の電源装置において、
前記それぞれの電源部は、
前記電源回路部を冷却するファン部
をさらに具備し、
前記電源制御部は、
前記電源回路部における前記温度に応じて前記ファン部の回転速度を制御するファン制御信号
をさらに生成し、
前記電源制御部は、
前記第２の電力の電圧が所定の下限に達し、かつ、前記ファン部の回転速度が所定の上限に達した場合に、前記電源回路部の前記入力段および前記出力段を遮断する前記入力段スイッチ制御信号および前記出力段スイッチ制御信号を生成する
電源装置。
【請求項６】
第１の電力を共通に入力するステップと、
前記第１の電力を、冗長構成されて並列に動作する複数の電源部で第２の電力に変換するステップと、
前記複数の電源部のそれぞれを個別に制御するステップと、
前記第２の電力を共通に出力するステップと
を具備し、
前記変換するステップは、
前記第１の電力から、電圧制御信号に応じた電圧を有する前記第２の電力を、前記それぞれの電源部における電源回路部で生成するステップ
を具備し、
前記入力するステップは、
前記第１の電力を、入力段スイッチ制御信号に応じて前記電源回路部の入力段に導通または遮断するステップ
を具備し、
前記出力するステップは、
前記第２の電力を、出力段スイッチ制御信号に応じて前記電源回路部の出力段から導通または遮断するステップ
を具備し、
前記制御するステップは、
前記電圧制御信号を生成するステップと、
前記それぞれの電源部の動作状態を稼働状態および待機状態の間で切り替える入力段スイッチ制御信号および出力段スイッチ制御信号を同時に生成するステップと、
前記それぞれの電源部における総稼働時間を記憶するステップと、
前記それぞれの電源部の前記電源回路部における温度および出力電力ならびに前記総稼働時間に応じて、前記それぞれの電源部における前記第２の電力の電圧および前記動作状態の切り替えを判断するステップと
を具備する
電源装置制御方法。
【請求項７】
請求項６に記載の電源装置制御方法において、
前記第１の電力は、交流電力であり、
前記入力段に導通または遮断するステップは、
前記入力段スイッチ制御信号に応じてリレー部の入力部および出力部の間を導通状態または遮断状態にするステップ
を具備し、
前記第２の電力は、直流電力であり、
前記出力段から導通または遮断するステップは、
ゲートに入力した前記出力段スイッチ制御信号に応じてＦＥＴスイッチ部のソースおよびドレインの間を導通状態または遮断状態にするステップ
を具備する
電源装置制御方法。
【請求項８】
請求項６または７に記載の電源装置制御方法において、
前記制御するステップは、
前記複数の電源部の一部を前記稼働状態に設定するステップと、
前記複数の電源部の残りを前記待機状態に設定するステップと、
前記稼働状態に設定された前記複数の電源部の一部のそれぞれにおいて、前記出力電力に所定の余裕を設けるステップと
をさらに具備する
電源装置制御方法。
【請求項９】
請求項６〜８のいずれかに記載の電源装置制御方法において、
前記制御するステップは、
前記電源回路部の温度が上昇した場合に、前記第２の電力の電圧を下げるための前記電圧制御信号を生成するステップ
をさらに具備する
電源装置制御方法。
【請求項１０】
請求項９に記載の電源装置制御方法において、
前記電源回路部をファン部で冷却するステップ
をさらに具備し、
前記制御するステップは、
前記電源回路部における前記温度に応じて前記ファン部の回転速度を制御するファン制御信号を生成するステップと、
前記第２の電力の電圧が所定の下限に達し、かつ、前記ファン部の回転速度が所定の上限に達した場合に、前記電源回路部の前記入力段および前記出力段を遮断する前記入力段スイッチ制御信号および前記出力段スイッチ制御信号を生成するステップと
をさらに具備する
電源装置制御方法。
【請求項１】
冗長構成されて、第１の電力を第２の電力に変換する動作を並列に行う複数の電源部と、
前記第１の電力を共通に入力する入力部と、
前記第２の電力を共通に出力する出力部と、
前記複数の電源部のそれぞれを個別に制御するマスタ制御部と
を具備し、
前記それぞれの電源部は、
前記マスタ制御部に接続されて、前記第２の電力の電圧を制御する電圧制御信号を生成し、前記それぞれの電源部の動作状態を稼働状態および待機状態の間で切り替える入力段スイッチ制御信号および出力段スイッチ制御信号を同時に生成する電源制御部と、
前記第１の電力から、前記電圧制御信号に応じた電圧を有する前記第２の電力を生成する電源回路部と、
前記入力部および前記電源回路部の入力段の間に接続されて、前記入力段スイッチ制御信号に応じて前記第１の電力を導通または遮断する入力段スイッチ部と、
前記出力部および前記電源回路部の出力段の間に接続されて、前記出力段スイッチ制御信号に応じて前記第２の電力を導通または遮断する出力段スイッチ部と
を具備し、
前記マスタ制御部は、
前記それぞれの電源部における総稼働時間を記憶する記憶部と、
前記それぞれの電源部の前記電源回路部における温度および出力電力ならびに前記総稼働時間に応じて、前記それぞれの電源部における前記第２の電力の電圧および前記動作状態の切り替えを判断する演算部と
を具備する
電源装置。
【請求項２】
請求項１に記載の電源装置において、
前記第１の電力は、交流電力であり、
前記入力段スイッチ部は、
前記入力段スイッチ制御信号に応じて入力部および出力部の間が導通状態または遮断状態になるリレー部
を具備し、
前記第２の電力は、直流電力であり、
前記出力段スイッチ部は、
ゲートに入力した前記出力段スイッチ制御信号に応じてソースおよびドレインの間が導通状態または遮断状態になるＦＥＴスイッチ部
を具備する
電源装置。
【請求項３】
請求項１または２に記載の電源装置において、
前記複数の電源部における冗長構成は、
前記複数の電源部の一部を前記稼働状態に設定し、前記複数の電源部の残りを前記待機状態に設定する待機冗長性と、
前記稼働状態に設定された前記複数の電源部の一部のそれぞれにおいて、前記出力電力に所定の余裕を設ける並列冗長性と
を具備し、
前記マスタ制御部は、
前記それぞれの電源部における総稼働時間が平均化するように前記複数の電源部の動作状態の切り替えを判断する
電源装置。
【請求項４】
請求項１〜３のいずれかに記載の電源装置において、
前記電源制御部は、
前記電源回路部の温度が上昇した場合に、前記第２の電力の電圧を下げるための前記電圧制御信号を生成する
電源装置。
【請求項５】
請求項４に記載の電源装置において、
前記それぞれの電源部は、
前記電源回路部を冷却するファン部
をさらに具備し、
前記電源制御部は、
前記電源回路部における前記温度に応じて前記ファン部の回転速度を制御するファン制御信号
をさらに生成し、
前記電源制御部は、
前記第２の電力の電圧が所定の下限に達し、かつ、前記ファン部の回転速度が所定の上限に達した場合に、前記電源回路部の前記入力段および前記出力段を遮断する前記入力段スイッチ制御信号および前記出力段スイッチ制御信号を生成する
電源装置。
【請求項６】
第１の電力を共通に入力するステップと、
前記第１の電力を、冗長構成されて並列に動作する複数の電源部で第２の電力に変換するステップと、
前記複数の電源部のそれぞれを個別に制御するステップと、
前記第２の電力を共通に出力するステップと
を具備し、
前記変換するステップは、
前記第１の電力から、電圧制御信号に応じた電圧を有する前記第２の電力を、前記それぞれの電源部における電源回路部で生成するステップ
を具備し、
前記入力するステップは、
前記第１の電力を、入力段スイッチ制御信号に応じて前記電源回路部の入力段に導通または遮断するステップ
を具備し、
前記出力するステップは、
前記第２の電力を、出力段スイッチ制御信号に応じて前記電源回路部の出力段から導通または遮断するステップ
を具備し、
前記制御するステップは、
前記電圧制御信号を生成するステップと、
前記それぞれの電源部の動作状態を稼働状態および待機状態の間で切り替える入力段スイッチ制御信号および出力段スイッチ制御信号を同時に生成するステップと、
前記それぞれの電源部における総稼働時間を記憶するステップと、
前記それぞれの電源部の前記電源回路部における温度および出力電力ならびに前記総稼働時間に応じて、前記それぞれの電源部における前記第２の電力の電圧および前記動作状態の切り替えを判断するステップと
を具備する
電源装置制御方法。
【請求項７】
請求項６に記載の電源装置制御方法において、
前記第１の電力は、交流電力であり、
前記入力段に導通または遮断するステップは、
前記入力段スイッチ制御信号に応じてリレー部の入力部および出力部の間を導通状態または遮断状態にするステップ
を具備し、
前記第２の電力は、直流電力であり、
前記出力段から導通または遮断するステップは、
ゲートに入力した前記出力段スイッチ制御信号に応じてＦＥＴスイッチ部のソースおよびドレインの間を導通状態または遮断状態にするステップ
を具備する
電源装置制御方法。
【請求項８】
請求項６または７に記載の電源装置制御方法において、
前記制御するステップは、
前記複数の電源部の一部を前記稼働状態に設定するステップと、
前記複数の電源部の残りを前記待機状態に設定するステップと、
前記稼働状態に設定された前記複数の電源部の一部のそれぞれにおいて、前記出力電力に所定の余裕を設けるステップと
をさらに具備する
電源装置制御方法。
【請求項９】
請求項６〜８のいずれかに記載の電源装置制御方法において、
前記制御するステップは、
前記電源回路部の温度が上昇した場合に、前記第２の電力の電圧を下げるための前記電圧制御信号を生成するステップ
をさらに具備する
電源装置制御方法。
【請求項１０】
請求項９に記載の電源装置制御方法において、
前記電源回路部をファン部で冷却するステップ
をさらに具備し、
前記制御するステップは、
前記電源回路部における前記温度に応じて前記ファン部の回転速度を制御するファン制御信号を生成するステップと、
前記第２の電力の電圧が所定の下限に達し、かつ、前記ファン部の回転速度が所定の上限に達した場合に、前記電源回路部の前記入力段および前記出力段を遮断する前記入力段スイッチ制御信号および前記出力段スイッチ制御信号を生成するステップと
をさらに具備する
電源装置制御方法。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１２−１７５８８５（Ｐ２０１２−１７５８８５Ａ）
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願番号】特願２０１１−３８４８０（Ｐ２０１１−３８４８０）
【出願日】平成２３年２月２４日（２０１１．２．２４）
【出願人】（０００１６８２８５）エヌイーシーコンピュータテクノ株式会社 (572)
【Ｆターム（参考）】
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願日】平成２３年２月２４日（２０１１．２．２４）
【出願人】（０００１６８２８５）エヌイーシーコンピュータテクノ株式会社 (572)
【Ｆターム（参考）】
[ Back to top ]