駆動信号生成回路、及び駆動信号生成方法
【課題】消費電力の低減を図る。
【解決手段】原駆動信号の電圧変化に応じて容量性負荷を充放電する電流増幅回路と、一端に電源電圧が印加される第１コンデンサーの他端の電圧を第１スイッチによって制御する第１チャージポンプ回路と、一端に第１チャージポンプ回路の出力電圧が印加される第２コンデンサーの他端の電圧を第２スイッチによって制御する第２チャージポンプ回路と、を備え、容量性負荷の充電時に原駆動信号が電源電圧よりも高く所定電圧以下のときには、第１スイッチ及び第２スイッチの一方をオンさせ、原駆動信号が所定電圧よりも高くなるときには、第１スイッチと第２スイッチを共にオンさせる。
【解決手段】原駆動信号の電圧変化に応じて容量性負荷を充放電する電流増幅回路と、一端に電源電圧が印加される第１コンデンサーの他端の電圧を第１スイッチによって制御する第１チャージポンプ回路と、一端に第１チャージポンプ回路の出力電圧が印加される第２コンデンサーの他端の電圧を第２スイッチによって制御する第２チャージポンプ回路と、を備え、容量性負荷の充電時に原駆動信号が電源電圧よりも高く所定電圧以下のときには、第１スイッチ及び第２スイッチの一方をオンさせ、原駆動信号が所定電圧よりも高くなるときには、第１スイッチと第２スイッチを共にオンさせる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動信号生成回路、及び駆動信号生成方法に関する。
【背景技術】
【０００２】
インクを噴射して画像を印刷するインクジェットプリンターでは、圧電素子（例えばピエゾ素子）を用いてインクを噴射するものが知られている。圧電素子は、電気的にはコンデンサーのような容量性負荷となる。圧電素子はノズル毎に設けられており、各ノズルの圧電素子を動作させるためには十分な電流を供給する必要がある。このため、原駆動信号を電流増幅回路で増幅し、増幅された駆動信号をヘッドに供給している（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２７２９０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の電流増幅回路では、電流増幅回路の高圧側電源電圧端子が電源に接続され、低圧側電源電圧端子が接地されている。このような電流増幅回路で原駆動信号の電流増幅を行う場合、充電側トランジスタにおける消費電力は、高圧側電源電圧と駆動信号との電圧差に電流を乗じた量になり、放電側トランジスタにおける消費電力は、低圧側電源電圧と駆動信号との電圧差に電流を乗じた量になるため、各トランジスタにおける消費電力は大きくなる。
そこで、本発明は、消費電力を低減する構成を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するための主たる発明は、
（Ａ）原駆動信号が入力され、前記原駆動信号の電圧変化に応じて容量性負荷を充放電する電流増幅回路と、
（Ｂ）前記電流増幅回路への電源電圧を上昇させる第１チャージポンプ回路であって、
（Ｂ１）一端に前記電源電圧が印加される第１コンデンサーと、
（Ｂ２）前記第１コンデンサーの他端の電圧を制御する第１スイッチと、
を有し、前記第１スイッチがオンすることに基づいて前記第１コンデンサーの前記一端の電圧を上昇させて出力する第１チャージポンプ回路と、
（Ｃ）前記第１チャージポンプ回路と前記電流増幅回路との間に設けられた第２チャージポンプ回路であって、
（Ｃ１）一端に前記第１チャージポンプ回路の出力電圧が印加される第２コンデンサーと、
（Ｃ２）前記第２コンデンサーの他端の電圧を制御する第２スイッチと、
を有し、前記第２スイッチがオンすることに基づいて前記第２コンデンサーの前記一端の電圧を上昇させて出力する第２チャージポンプ回路と、
を備え、
（Ｄ）前記容量性負荷の充電時に前記原駆動信号が前記電源電圧よりも高く所定電圧以下のときには、第１スイッチ及び第２スイッチの一方をオンさせ、前記原駆動信号が前記所定電圧よりも高くなるときには、前記第１スイッチと前記第２スイッチを共にオンさせる
ことを特徴とする駆動信号生成回路である。
本発明の他の特徴については、本明細書及び添付図面の記載により明らかにする。
【図面の簡単な説明】
【０００６】
【図１】プリンター１の全体構成のブロック図である。
【図２】図２Ａは、プリンター１の全体構成の概略図である。また、図２Ｂは、プリンター１の全体構成の横断面図である。
【図３】駆動信号ＣＯＭの説明図である。
【図４】第１参考例の駆動信号生成回路の構成の説明図である。
【図５】第１参考例の駆動信号生成回路の動作の説明図である。
【図６】第２参考例の駆動信号生成回路の構成の説明図である。
【図７】第２参考例の原駆動信号ＯＣＯＭ、制御信号及び各ポイントでの電圧の時間変化の説明図である。
【図８】本実施形態の駆動信号生成回路の説明図である。
【図９】本実施形態の原駆動信号ＯＣＯＭ、第１制御信号、第２制御信号及びＡ点での電圧の時間変化の説明図である。
【図１０Ａ】ピエゾ素子Ｃ１充電時の電流経路の説明図である。
【図１０Ｂ】ピエゾ素子Ｃ１充電時の電流経路の説明図である。
【図１１】比較例の駆動信号生成回路の構成の説明図である。
【図１２】第２実施形態の駆動信号生成回路の説明図である。
【発明を実施するための形態】
【０００７】
本明細書及び添付図面の記載により、少なくとも、以下の事項が明らかとなる。
【０００８】
（Ａ）原駆動信号が入力され、前記原駆動信号の電圧変化に応じて容量性負荷を充放電する電流増幅回路と、
（Ｂ）前記電流増幅回路への電源電圧を上昇させる第１チャージポンプ回路であって、
（Ｂ１）一端に前記電源電圧が印加される第１コンデンサーと、
（Ｂ２）前記第１コンデンサーの他端の電圧を制御する第１スイッチと、
を有し、前記第１スイッチがオンすることに基づいて前記第１コンデンサーの前記一端の電圧を上昇させて出力する第１チャージポンプ回路と、
（Ｃ）前記第１チャージポンプ回路と前記電流増幅回路との間に設けられた第２チャージポンプ回路であって、
（Ｃ１）一端に前記第１チャージポンプ回路の出力電圧が印加される第２コンデンサーと、
（Ｃ２）前記第２コンデンサーの他端の電圧を制御する第２スイッチと、
を有し、前記第２スイッチがオンすることに基づいて前記第２コンデンサーの前記一端の電圧を上昇させて出力する第２チャージポンプ回路と、
を備え、
（Ｄ）前記容量性負荷の充電時に前記原駆動信号が前記電源電圧よりも高く所定電圧以下のときには、第１スイッチ及び第２スイッチの一方をオンさせ、前記原駆動信号が前記所定電圧よりも高くなるときには、前記第１スイッチと前記第２スイッチを共にオンさせる
ことを特徴とする駆動信号生成回路が明らかとなる。
このような駆動信号生成回路によれば、消費電力の低減を図ることができる。
【０００９】
かかる駆動信号生成回路であって、前記第１スイッチは、ドレインに前記電源電圧が印加され、ゲートに第１制御信号が印加され、ソースが前記第１コンデンサーの前記他端と接続されたＮチャンネルＦＥＴであり、前記第２スイッチは、ドレインに前記第１チャージポンプ回路の出力電圧が印加され、ゲートに前記第１制御信号とは大きさの異なる第２制御信号が印加され、ソースが前記第２コンデンサーの前記他端と接続されたＮチャンネルＦＥＴであることが望ましい。
このような駆動信号生成回路によれば、第１制御信号及び第２制御信号に応じて、第１チャージポンプ回路及び第２チャージポンプ回路の出力電圧を上昇させることができる。
【００１０】
かかる駆動信号生成回路であって、前記第１制御信号及び前記第２制御信号は、前記原駆動信号の電圧に応じて変化する信号であることが望ましい。
このような駆動信号生成回路によれば、電流増幅回路における発熱を抑えることができ、消費電力を低減することができる。
【００１１】
かかる駆動信号生成回路であって、前記第１チャージポンプ回路及び前記第２チャージポンプ回路は、前記各ＮチャンネルＦＥＴと相補的に接続されてソースフォロアを構成するＰチャンネルＦＥＴをそれぞれ有し、前記容量性負荷の放電時には、前記第１制御信号及び前記第２制御信号に基づいて前記各ＰチャンネルＦＥＴがオンして、前記容量性負荷の電荷を放出させることが望ましい。
このような駆動信号生成回路によれば、容量性負荷の電荷を放電させることができる。
【００１２】
かかる駆動信号生成回路であって、前記容量性負荷の放電時の電荷を蓄積する蓄電素子を更に備えることが望ましい。
このような駆動信号生成回路によれば、容量性負荷の電荷を回生することができる。
【００１３】
かかる駆動信号生成回路であって、前記第１スイッチと接続されたツェナーダイオードを有し、前記第１制御信号は、前記ツェナーダイオードによって前記第２制御信号が電圧降下されたものであってもよい。
このような駆動信号生成回路によれば、回路構成を簡素にすることができる。
【００１４】
また、原駆動信号が入力され、前記原駆動信号の電圧変化に応じて容量性負荷を充放電する電流増幅回路と、前記電流増幅回路への電源電圧を上昇させる第１チャージポンプ回路であって、一端に前記電源電圧が印加される第１コンデンサーと、前記第１コンデンサーの他端の電圧を制御する第１スイッチと、を有し、前記第１スイッチがオンすることに基づいて前記第１コンデンサーの前記一端の電圧を上昇させて出力する第１チャージポンプ回路と、前記第１チャージポンプ回路と前記電流増幅回路との間に設けられた第２チャージポンプ回路であって、一端に前記第１チャージポンプ回路の出力電圧が印加される第２コンデンサーと、前記第２コンデンサーの他端の電圧を制御する第２スイッチと、を有し、前記第２スイッチがオンすることに基づいて前記第２コンデンサーの前記一端の電圧を上昇させて出力する第２チャージポンプ回路と、を備えた駆動信号生成回路の駆動信号生成方法であって、
前記容量性負荷の充電時に前記原駆動信号が前記電源電圧よりも高く所定電圧以下のときには、第１スイッチ及び第２スイッチの一方をオンにし、前記原駆動信号が前記所定電圧よりも高くなるときには、前記第１スイッチと前記第２スイッチを共にオンにすることを特徴とする駆動信号生成方法が明らかとなる。
【００１５】
以下の実施形態では、インクジェットプリンター（以下、プリンター１ともいう）を例に挙げて説明する。
【００１６】
＝＝＝プリンターの構成＝＝＝
＜インクジェットプリンターの構成について＞
図１は、プリンター１の全体構成のブロック図である。また、図２Ａは、プリンター１の全体構成の概略図である。また、図２Ｂは、プリンター１の全体構成の横断面図である。以下、プリンターの基本的な構成について説明する。
【００１７】
プリンター１は、搬送ユニット２０、キャリッジユニット３０、ヘッドユニット４０、検出器群５０、及びコントローラー６０を有する。外部装置であるコンピューター１１０から印刷データを受信したプリンター１は、コントローラー６０によって各ユニット（搬送ユニット２０、キャリッジユニット３０、ヘッドユニット４０）を制御する。コントローラー６０は、コンピューター１１０から受信した印刷データに基づいて、各ユニットを制御し、紙に画像を印刷する。プリンター１内の状況は検出器群５０によって監視されており、検出器群５０は、検出結果をコントローラー６０に出力する。コントローラー６０は、検出器群５０から出力された検出結果に基づいて、各ユニットを制御する。
【００１８】
搬送ユニット２０は、媒体（例えば、紙Ｓなど）を所定の方向（以下、搬送方向という）に搬送させるためのものである。この搬送ユニット２０は、給紙ローラー２１と、搬送モーター２２（ＰＦモータとも言う）と、搬送ローラー２３と、プラテン２４と、排紙ローラー２５とを有する。給紙ローラー２１は、紙挿入口に挿入された紙をプリンター内に給紙するためのローラーである。搬送ローラー２３は、給紙ローラー２１によって給紙された紙Ｓを印刷可能な領域まで搬送するローラーであり、搬送モーター２２によって駆動される。プラテン２４は、印刷中の紙Ｓを支持する。排紙ローラー２５は、紙Ｓをプリンターの外部に排出するローラーであり、印刷可能な領域に対して搬送方向下流側に設けられている。
【００１９】
キャリッジユニット３０は、ヘッドを所定の方向（以下、移動方向という）に移動（「走査」とも呼ばれる）させるためのものである。キャリッジユニット３０は、キャリッジ３１と、キャリッジモーター３２（ＣＲモーターとも言う）とを有する。キャリッジ３１は、移動方向に往復移動可能であり、キャリッジモーター３２によって駆動される。また、キャリッジ３１は、インクを収容するインクカートリッジを着脱可能に保持している。
【００２０】
ヘッドユニット４０は、紙にインクを吐出するためのものである。ヘッドユニット４０は、複数のノズルを有するヘッド４１を備える。このヘッド４１はキャリッジ３１に設けられているため、キャリッジ３１が移動方向に移動すると、ヘッド４１も移動方向に移動する。そして、ヘッド４１が移動方向に移動中にインクを断続的に吐出することによって、移動方向に沿ったドットライン（ラスタライン）が紙に形成される。ヘッド４１の各ノズルにはピエゾ素子が設けられており、ピエゾ素子が駆動信号ＣＯＭ（後述）で駆動されることによって、ノズルからインクが噴射する。
【００２１】
検出器群５０には、リニア式エンコーダー５１、ロータリー式エンコーダー５２、紙検出センサー５３、光学センサー５４等が含まれる。リニア式エンコーダー５１は、キャリッジ３１の移動方向の位置を検出する。ロータリー式エンコーダー５２は、搬送ローラー２３の回転量を検出する。紙検出センサー５３は、給紙中の紙の先端の位置を検出する。光学センサー５４は、キャリッジ３１に取付けられている発光部と受光部により、紙の有無を検出する。そして、光学センサー５４は、キャリッジ３１によって移動しながら紙の端部の位置を検出し、紙の幅を検出することができる。また、光学センサー５４は、状況に応じて、紙の先端（搬送方向下流側の端部であり、上端ともいう）・後端（搬送方向上流側の端部であり、下端ともいう）も検出できる。
【００２２】
コントローラー６０は、プリンターの制御を行うための制御ユニットである。コントローラー６０は、インターフェイス部６１と、ＣＰＵ６２と、メモリー６３と、ユニット制御回路６４と、駆動信号生成回路６５を有する。インターフェイス部６１は、外部装置であるコンピューター１１０とプリンター１との間でデータの送受信を行う。ＣＰＵ６２は、プリンター全体の制御を行うための演算処理装置である。メモリー６３は、ＣＰＵ６２のプログラムを格納する領域や作業領域等を確保するためのものであり、ＲＡＭ、ＥＥＰＲＯＭ等の記憶素子を有する。ＣＰＵ６２は、メモリー６３に格納されているプログラムに従って、ユニット制御回路６４を介して各ユニットを制御する。
【００２３】
また、駆動信号生成回路６５は、ヘッドユニット４０のピエゾ素子を駆動させるための駆動信号ＣＯＭを生成する。駆動信号生成回路６５で生成された駆動信号ＣＯＭは、フレキシブルケーブル７１を介してヘッドユニット４０のヘッド４１に伝送される。
【００２４】
なお、駆動信号生成回路６５の詳細については後述する。
【００２５】
図３は駆動信号ＣＯＭの説明図である。駆動信号生成回路６５で生成された駆動信号ＣＯＭはピエゾ素子に印加される。駆動信号ＣＯＭの電圧の上昇している期間にピエゾ素子が充電される。また、駆動信号ＣＯＭの電圧が下降している期間にピエゾ素子が放電される。図は、媒体上の１画素にドットを形成する期間の駆動信号ＣＯＭを示している。媒体に印刷を行う際には、各画素にドットを形成するごとに、図の駆動信号ＣＯＭが繰り返し生成される。そして、この駆動信号ＣＯＭの変化に応じてピエゾ素子の充電と放電が行なわれる。このように駆動信号ＣＯＭによってピエゾ素子が充放電され、ピエゾ素子が駆動信号ＣＯＭの電圧変化に応じて変位することによってインクチャンバーが膨張・収縮し、対応するノズルからインクが吐出される。
【００２６】
＜印刷手順について＞
コントローラー６０は、コンピューター１１０から印刷命令及び印刷データを受信すると、印刷データに含まれる各種コマンドの内容を解析し、各ユニットを用いて、以下の処理を行う。
【００２７】
まず、コントローラー６０は、給紙ローラー２１を回転させ、印刷すべき用紙Ｓを搬送ローラー２３の所まで送る。次に、コントローラー６０は、搬送モーター２２を駆動させることによって搬送ローラー２３を回転させる。搬送ローラー２３が所定の回転量にて回転すると、用紙Ｓは所定の搬送量にて搬送される。
【００２８】
用紙Ｓがヘッドユニット４０の下部まで搬送されると、コントローラー６０は、印刷命令に基づいてキャリッジモーター３２を回転させる。このキャリッジモーター３２の回転に応じて、キャリッジ３１が移動方向に移動する。また、キャリッジ３１が移動することによって、キャリッジ３１に設けられたヘッドユニット４０も同時に移動方向に移動する。そして、コントローラー６０は、ヘッドユニット４０が移動方向に移動している間に駆動信号生成回路６５に駆動信号ＣＯＭを生成させる。そして、駆動信号ＣＯＭによってピエゾ素子を駆動させることに基づいて、ヘッド４１から断続的にインク滴を噴射させる。このインク滴が、用紙Ｓにインク滴が着弾することによって、移動方向に複数のドットが並ぶドット列が形成される。なお、移動するヘッド４１からインクを噴射することによるドット形成動作のことをパスという。
【００２９】
また、コントローラー６０は、ヘッドユニット４０が往復移動する合間に搬送モーター２２を駆動させる。搬送モーター２２は、コントローラー６０からの指令された駆動量に応じて回転方向の駆動力を発生する。そして、搬送モーター２２は、この駆動力を用いて搬送ローラー２３を回転させる。搬送ローラー２３が所定の回転量にて回転すると、用紙Ｓは所定の搬送量にて搬送される。つまり、用紙Ｓの搬送量は、搬送ローラー２３の回転量に応じて定まることになる。このように、パスと搬送動作を交互に繰り返して行い、用紙Ｓの各画素にドットを形成していく。こうして用紙Ｓに画像が印刷される。
【００３０】
そして、最後に、コントローラー６０は、搬送ローラー２３と同期して回転する排紙ローラー２５によって印刷が終了した用紙Ｓを排紙する。
【００３１】
＝＝＝駆動信号生成回路について＝＝＝
＜第１参考例＞
図４は第１参考例の駆動信号生成回路６５の構成の説明図である。なお、ピエゾ素子は容量性負荷として機能するので、図ではピエゾ素子がコンデンサー（Ｃ１）として記載されている。また、プリンター１には、各ノズルに対してそれぞれピエゾ素子が設けられているが、図中ではピエゾ素子を示すコンデンサーを１個で省略記載している。
【００３２】
第１参考例の駆動信号生成回路６５は、Ｄ／Ａコンバータ（以下ＤＡＣともいう）６５１と電流増幅回路６５２を有している。
【００３３】
ＤＡＣ６５１には、ＣＰＵ６２から駆動信号データ（デジタルデータ）が入力される。ＤＡＣ６５１はこのデジタルデータをアナログ信号に変換し、駆動信号データに応じた原駆動信号ＯＣＯＭを出力する。なお、原駆動信号ＯＣＯＭの電圧変化は、図３の駆動信号ＣＯＭとほぼ同じである。
【００３４】
電流増幅回路６５２は、多数のピエゾ素子が支障なく動作できるように、十分な電流を供給するための回路である。電流増幅回路６５２は、入力される原駆動信号ＯＣＯＭの電圧変化に応じてピエゾ素子Ｃ１を充放電するための駆動信号ＣＯＭを出力する。電流増幅回路６５２は、充電側トランジスタＱ１と放電側トランジスタＱ２を有する。充電側トランジスタＱ１はＮＰＮ型のトランジスタであり、放電側トランジスタＱ２はＰＮＰ型のトランジスタである。すなわち、電流増幅回路６５２は、相補的に２個のトランジスタを接続したプッシュプル増幅回路である。
【００３５】
充電側トランジスタＱ１（ＮＰＮ型トランジスタ）のベースにはＤＡＣ６５１からの原駆動信号ＯＣＯＭが入力される。また、充電側トランジスタＱ１のコレクタは４２Ｖ電源と接続されており、充電側トランジスタＱ１のエミッタは放電側トランジスタＱ２のエミッタと接続されているとともに、ピエゾ素子Ｃ１への駆動信号ＣＯＭの出力信号線に接続されている。
【００３６】
放電側トランジスタＱ２（ＰＮＰ型トランジスタ）のベースにはＤＡＣ６５１からの原駆動信号ＯＣＯＭが入力される。また、放電側トランジスタＱ２のコレクタはグランド（ＧＮＤ）と接続されており、放電側トランジスタＱ２のエミッタは、充電側トランジスタＱ１のエミッタと接続されている。
【００３７】
次に第１参考例の駆動信号生成回路６５の動作について説明する。図５は、第１参考例の駆動信号生成回路６５の動作の説明図である。
【００３８】
（充電時）
ピエゾ素子Ｃ１の充電時には、ＤＡＣ６５１からの原駆動信号ＯＣＯＭの電圧が徐々に高くなる。これにより、充電側トランジスタＱ１がオンとなって、図に示すように電流Ｉ１が流れてピエゾ素子Ｃ１が充電される。このときの、充電側トランジスタＱ１の発熱量（消費電力）は、充電側トランジスタＱ１のコレクタ−エミッタ間の電圧と電流Ｉ１との積で表される。つまり、図５の左側斜線部（右上がり線のハッチング部分）と電流Ｉ１の積になる。
【００３９】
（ホールド時）
ホールド時には、原駆動信号ＯＣＯＭの電圧が変化しない。これにより、充電側トランジスタＱ１と放電側トランジスタＱ２は共にオフとなる。よって、電流が流れず駆動信号ＣＯＭは同じ電圧を維持する。
【００４０】
（放電時）
ピエゾ素子Ｃ１の放電時には、ＤＡＣ６５１からの原駆動信号ＯＣＯＭの電圧が徐々に低くなる。これにより、放電側トランジスタＱ２がオンとなって、図に示すように電流Ｉ２が流れてピエゾ素子が放電される。このときの、放電側トランジスタＱ２の発熱量は、放電側トランジスタＱ２のコレクタ−エミッタ間の電圧と電流Ｉ２との積で表される。つまり、図５の右側斜線部（右下がり線のハッチング部分）と電流Ｉ２の積になる。
【００４１】
＜第２参考例＞
第１参考例では、斜線部の面積（コレクタ−エミッタ間の電圧差）が大きく、発熱量が大きい。これに対し、第２参考例では、コレクタ−エミッタ間の電圧差を小さくし、発熱量を低減させている。
また、第１参考例では、ピエゾ素子に充電された電荷が全てグランドに放電されてしまう。これに対し、第２参考例では、ピエゾ素子に充電された電荷の一部を放電時に回生している。
【００４２】
図６は、第２参考例の駆動信号生成回路６５の構成の説明図である。第２参考例の駆動信号生成回路６５は、ＤＡＣ６５１、電流増幅回路６５２、チャージポンプ回路６６、回生用のコンデンサーＣ３、及び、２１Ｖ電源Ｖ１を有している。電流増幅回路６５２の高圧側電源電圧端子は、チャージポンプ回路６６の高圧側出力端子と接続している（Ａ点）。また、電流増幅回路６５２の低圧側電源電圧端子は、チャージポンプ回路６６の低圧側出力端子と接続している（Ｂ点）。チャージポンプ回路６６の充電用端子は、２１Ｖ電源Ｖ１とコンデンサーＣ３と接続している（Ｃ点）。チャージポンプ回路６６の放電用端子は、ＧＮＤと接続している（Ｄ点）。
【００４３】
ＤＡＣ６５１は、第１参考例と同様の構成である。但し、第２参考例のＤＡＣ６５１は、原駆動信号ＯＣＯＭだけでなく、制御信号も出力する。なお、制御信号については後述する。
【００４４】
電流増幅回路６５２は、第１参考例と同様の構成である。但し、第２参考例では、充電側トランジスタＱ１のコレクタの接続先は、４２Ｖ電源ではなく、後述するチャージポンプ回路６６のコンデンサーＣ２の高圧側端子である。また、放電側トランジスタＱ２の接続先は、グランド（ＧＮＤ）ではなく、チャージポンプ回路６６のコンデンサーＣ２の低圧側端子である。
【００４５】
チャージポンプ回路６６は、コンデンサーＣ２、電圧調整部６６１、ダイオードＤ１及びダイオードＤ２を有している。チャージポンプ回路６６は、電流増幅回路６５２の高圧側電源電圧端子に原駆動信号ＯＣＯＭよりも高い電圧を印加するとともに（Ａ点）、電流増幅回路６５２の低圧側電源電圧端子に原駆動信号ＯＣＯＭよりも低い電圧を印加する（Ｂ点）。
【００４６】
コンデンサーＣ２は、チャージポンプ用のコンデンサーであり、コンデンサーＣ１（全てのピエゾ素子の容量の合計）よりも容量が大きい。コンデンサーＣ２の高圧側端子は、充電側トランジスタＱ１のコレクタと接続され、コンデンサーＣ２の低圧側端子は、放電側トランジスタＱ２のコレクタと接続されている。
【００４７】
電圧調整部６６１は、図中Ｂ点（コンデンサーＣ２の低圧側端子、すなわち、放電側トランジスタＱ２のコレクタ）の電圧を調整する。電圧調整部６６１は、ＤＡＣ６５１からの制御信号により動作が制御される。
【００４８】
第２参考例の電圧調整部６６１は、相補的に接続されたＮチャンネル型ＦＥＴ（Ｑ３）と、Ｐチャンネル型ＦＥＴ（Ｑ４）によるソースフォロア構成である。この構成により、電圧調整部６６１の出力電圧（Ｂ点電圧）が、入力電圧（制御信号の電圧）と同じになるように制御される。
【００４９】
Ｎチャンネル型ＦＥＴ（以下、Ｎ型ＦＥＴともいう）Ｑ３のゲートには、ＤＡＣ６５１からの制御信号が印加される。また、Ｎ型ＦＥＴＱ３のドレインは電源Ｖ１（２１Ｖ）に接続されており、Ｎ型ＦＥＴＱ３のソースは、Ｐチャンネル型ＦＥＴ（Ｑ４）のソースと接続されている。
【００５０】
Ｐチャンネル型ＦＥＴ（以下、Ｐ型ＦＥＴともいう）Ｑ４のゲートにはＤＡＣ６５１からの制御信号が印加される。Ｐ型ＦＥＴＱ４のドレインはグランド（ＧＮＤ）に接続されており、Ｐ型ＦＥＴＱ４のソースは、Ｎ型ＦＥＴＱ３のソースと接続されている。また、Ｎ型ＦＥＴＱ３のソース及びＰ型ＦＥＴＱ４のソースは、電流増幅回路６５２の放電側トランジスタＱ２のコレクタと、コンデンサーＣ２の低圧側端子に接続されている。
【００５１】
Ｂ点の電圧が制御信号の電圧よりも低くなる場合にはＮ型ＦＥＴＱ３がオンし、Ｂ点の電圧が制御信号の電圧よりも高くなる場合にはＰ型ＦＥＴＱ４がオンする。こうして、電圧調整部６６１は、制御信号と同じ電圧になるようにＢ点の電圧を調整する。
【００５２】
ダイオードＤ１は逆流防止用のダイオードであり、ダイオードＤ１のカソード側は電流増幅回路６５２の充電側トランジスタＱ１のコレクタ及びコンデンサーＣ２の高圧側端子と接続されており、アノード側は電源Ｖ１及びＮ型ＦＥＴＱ３のドレインと接続されている。
【００５３】
ダイオードＤ２は、回生用のダイオードであり、放電側トランジスタＱ２からコンデンサーＣ３へ電流が流れることを許容するためのものである。ダイオードＤ２のカソード側は、コンデンサーＣ３の高圧側端子と接続されており、アノード側は放電側トランジスタＱ２のコレクタと接続されている。
【００５４】
コンデンサーＣ３（蓄積素子に相当する）は、回生される電荷を蓄積するためのものである。ピエゾ素子Ｃ１の放電時に放電側トランジスタＱ２から放出された電荷がダイオードＤ２を介してコンデンサーＣ３に回生される。このコンデンサーＣ３の容量は、コンデンサーＣ１（全てのピエゾ素子の容量の合計）及びコンデンサーＣ２の容量よりも大きい。コンデンサーＣ３の低圧側端子はグランドに接続されており、高圧側端子は電源Ｖ１、ダイオードＤ１のアノード側、ダイオードＤ２のカソード側に接続されている。
【００５５】
電源Ｖ１は、２１Ｖの電源である。つまり、第２参考例の電源電圧は、第１参考例での電源電圧（４２Ｖ）よりも低い電圧である。
【００５６】
次に第２参考例の駆動信号生成回路６５の動作について説明する。
図７は、第２参考例の原駆動信号ＯＣＯＭ（駆動信号ＣＯＭ）、制御信号及び各ポイントでの電圧の時間変化の説明図である。
【００５７】
まず、時刻Ｔ０では、原駆動信号ＯＣＯＭに変化がなく、充電側トランジスタＱ１、放電側トランジスタＱ２は共にオフである。Ａ点電圧（コンデンサーＣ２の高圧側端子、電流増幅回路６５２の充電側トランジスタＱ１のコレクタ）は電源Ｖ１により２１Ｖになる。また、このとき制御信号はＧＮＤ電圧であり、これにより、Ｂ点電圧（コンデンサーＣ２の低圧側端子）は、ＧＮＤ電圧になる。よって、コンデンサーＣ２が２１Ｖで充電される。
【００５８】
時刻Ｔ１〜Ｔ２では、ＤＡＣ６５１からの原駆動信号ＯＣＯＭの電位が徐々に高くなる。原駆動信号ＯＣＯＭが高くなることによって、電流増幅回路６５２の充電側トランジスタＱ１がオンとなり、ピエゾ素子Ｃ１が充電される。このときの充電側トランジスタＱ１のコレクタ電圧は２１Ｖなので、充電側トランジスタＱ１のコレクタ−エミッタ間の電圧差は、２１Ｖ−駆動信号ＣＯＭの電圧（図のＴ１〜Ｔ２のハッチング部分）となる。これは第１参考例の場合よりも小さい。すなわち、充電側トランジスタＱ１の発熱が第１参考例よりも小さくなる。
また、このとき、制御信号はＧＮＤ電圧である。つまり、図のＢ点の電圧がＧＮＤ電圧になっている。
【００５９】
時刻Ｔ２〜Ｔ３では、制御信号の電圧が、原駆動信号ＯＣＯＭの電圧変化と同じ傾きで、徐々に高くなる。制御信号の電圧が高くなることによって、電圧調整部６６１のＮ型ＦＥＴＱ３がオンになる。Ｎ型ＦＥＴＱ３がオンすることにより、電源Ｖ１（２１Ｖ）からＢ点に電流が流れ、Ｂ点電圧が制御信号と同じ電圧になる。また、時刻Ｔ２直前でコンデンサーＣ２が２１Ｖで充電されているため、Ａ点電圧が制御信号の電圧＋２１Ｖになる（図７参照）。また、原駆動信号ＯＣＯＭが高くなることによって、電流増幅回路６５２の充電側トランジスタＱ１がオンとなり、ピエゾ素子Ｃ１が充電される。このときの充電側トランジスタＱ１のコレクタ電圧は「制御信号＋２１Ｖ」なので、充電側トランジスタＱ１のコレクタ−エミッタ間の電圧差は、「制御信号＋２１Ｖ−駆動信号ＣＯＭの電圧」となる（図のＴ２〜Ｔ３のハッチング部分）。これは第１参考例の場合よりも小さい。すなわち、充電側トランジスタＱ１の発熱が第１参考例よりも小さくなる。
【００６０】
時刻Ｔ３〜Ｔ４（ホールド時）では、原駆動信号ＯＣＯＭが一定になる。これにより充電側トランジスタＱ１が（及び放電側トランジスタＱ２も）オフとなり、ピエゾ素子Ｃ１には電流が流れず、駆動信号ＣＯＭは同じ電圧を維持する。また、このとき、制御信号も一定になる。これにより、Ｎ型ＦＥＴＱ３及びＰ型ＦＥＴＱ４はともにオフになる。
【００６１】
時刻Ｔ４〜Ｔ５では、ＤＡＣ６５１からの原駆動信号ＯＣＯＭの電圧が徐々に低くなる。これにより、電流増幅回路６５２の放電側トランジスタＱ２がオンとなり、ピエゾ素子Ｃ１が放電される。また、このとき、制御信号が原駆動信号ＯＣＯＭの電圧と同じ傾きで徐々に低くなる。これにより、Ｐ型ＦＥＴＱ４がオンし、Ｂ点電圧を制御信号と同じにする。つまり、Ｂ点の電圧が原駆動信号ＯＣＯＭの電圧と同じ傾きで低くなる。また、コンデンサー２は２１Ｖで充電されているので、Ａ点の電圧もＢ点の電圧が低くなるのと同じ傾きで低くなる。なお、このときの放電側トランジスタＱ２のコレクタ−エミッタ間の電圧差は、「駆動信号ＣＯＭの電圧−Ｂ点電圧」となる（図のＴ４〜Ｔ５のハッチング部分）。これは第１参考例の場合よりも小さい。すなわち、放電側トランジスタＱ２の発熱が第１参考例よりも小さくなる。
【００６２】
なお、放電側トランジスタＱ２から放出される電荷は、Ｐ型ＦＥＴＱ４を介してＧＮＤに放出されるが、駆動信号が２１Ｖまでは、電荷の一部がダイオードＤ２を介してコンデンサーＣ３に移動する（回生）。
【００６３】
時刻Ｔ５〜Ｔ６においても、放電側トランジスタＱ２がオンとなり、ピエゾ素子Ｃ１が放電される。なお、ここでは、Ｂ点の電圧がＧＮＤ電圧になっているので、放電側トランジスタＱ２のコレクタ−エミッタ間の電圧差は、駆動信号ＣＯＭの電圧−ＧＮＤ（Ｔ５〜Ｔ６のハッチング部分）である。
以下、同じ動作を繰り返す。
【００６４】
＜本実施形態＞
本実施形態では、チャージポンプ回路を２段構成にすることによって、電源電圧を第２参考例の場合よりもさらに低くしている。
【００６５】
図８は、本実施形態の駆動信号生成回路６５の説明図である。
本実施形態の駆動信号生成回路６５は、ＤＡＣ６５１、電流増幅回路６５２、第１チャージポンプ回路６６Ａ、第２チャージポンプ回路６６Ｂ、回生用のコンデンサーＣ３、及び、１４Ｖ電源Ｖ２を有している。
【００６６】
電流増幅回路６５２の高圧側電源電圧端子は、第２チャージポンプ回路６６Ｂの高圧側出力端子と接続している（Ａ点）。また、電流増幅回路６５２の低圧側電源電圧端子は、第２チャージポンプ回路６６Ｂの低圧側出力端子と接続している（Ｂ点）。なお、電流増幅回路６５２には原駆動信号ＯＣＯＭが入力され、駆動信号ＣＯＭが出力される。
第２チャージポンプ回路６６Ｂの充電用端子は、第１チャージポンプ回路６６Ａの高圧側出力端子と接続している（Ｃ点）。第２チャージポンプ回路６６Ｂの放電用端子は、第１チャージポンプ回路６６Ａの低圧側出力端子と接続している（Ｄ点）。なお、第２チャージポンプ回路６６Ｂには第２制御信号が入力される。
第１チャージポンプ回路６６Ａの充電用端子は、１４Ｖ電源Ｖ２及びコンデンサーＣ３と接続している（Ｅ点）。第１チャージポンプ回路６６Ａの放電用端子は、ＧＮＤと接続している（Ｆ点）。なお、第１チャージポンプ回路６６Ａには第１制御信号が入力される。
【００６７】
ＤＡＣ６５１は、前述の参考例と同様の構成である。但し、本実施形態のＤＡＣ６５１は、原駆動信号ＯＣＯＭだけでなく、２つの制御信号（第１制御信号、第２制御信号）も出力する。なお、第１制御信号、第２制御信号については後述する。
【００６８】
電流増幅回路６５２は、前述の参考例と同様の構成である。但し、本実施形態では、充電側トランジスタＱ１のコレクタの接続先は、後述する第２チャージポンプ回路６６ＢのコンデンサーＣ２２の高圧側端子（Ａ点）である。また、放電側トランジスタＱ２の接続先は、第２チャージポンプ回路６６ＢのコンデンサーＣ２２の低圧側端子（Ｂ点）である。
【００６９】
コンデンサーＣ３（蓄積素子に相当する）は、回生される電荷を蓄積するためのものである。ピエゾ素子Ｃ１の放電時に放電側トランジスタＱ２から放出された電荷がコンデンサーＣ３に回生される。このコンデンサーＣ３の容量は、コンデンサーＣ１（全てのピエゾ素子の容量の合計）の容量よりも大きい。コンデンサーＣ３の低圧側端子はグランドに接続されており、高圧側端子は１４Ｖ電源Ｖ２、第１チャージポンプ回路６６Ａの充電用端子（Ｅ点）に接続されている。
【００７０】
電源Ｖ２は、１４Ｖの電源である。つまり、本実施形態の電源電圧は、第１参考例での電源電圧（４２Ｖ）及び第２参考例での電源電圧（２１Ｖ）よりもさらに低い電圧である。
【００７１】
（第２チャージポンプ回路６６Ｂについて）
第２チャージポンプ回路６６Ｂは、コンデンサーＣ２２、第２電圧調整部６６１Ｂ、ダイオードＤ２１及びダイオードＤ２２を有している。第２チャージポンプ回路６６Ｂは、電流増幅回路６５２の高圧側電源電圧端子に原駆動信号ＯＣＯＭよりも高い電圧を印加するとともに（Ａ点）、電流増幅回路６５２の低圧側電源電圧端子に原駆動信号ＯＣＯＭよりも低い電圧を印加する（Ｂ点）。
【００７２】
コンデンサーＣ２２は、チャージポンプ用のコンデンサーであり、コンデンサーＣ１（全てのピエゾ素子の容量の合計）よりも容量が大きい。コンデンサーＣ２２の高圧側端子は、充電側トランジスタＱ１のコレクタと接続され、コンデンサーＣ２２の低圧側端子は、放電側トランジスタＱ２のコレクタと接続されている。
【００７３】
第２電圧調整部６６１Ｂは、図中Ｂ点（コンデンサーＣ２２の低圧側端子、すなわち、放電側トランジスタＱ２のコレクタ）の電圧を調整する。第２電圧調整部６６１Ｂは、ＤＡＣ６５１からの第２制御信号により動作が制御される。
第２電圧調整部６６１Ｂは、第２参考例の電圧調整部６６１と同様、相補的に接続されたＮ型ＦＥＴ（Ｑ２３）と、Ｐ型ＦＥＴ（Ｑ２４）によるソースフォロア構成である。この構成により、第２電圧調整部６６１Ｂの出力電圧（Ｂ点電圧）が、入力電圧（第２制御信号の電圧）と同じになるように制御される。
【００７４】
Ｎ型ＦＥＴＱ２３のゲートにはＤＡＣ６５１からの第２制御信号が印加される。また、Ｎ型ＦＥＴＱ２３のドレインは第１チャージポンプ回路６６Ａの高圧側出力端子（Ｃ点）と接続されており、Ｎ型ＦＥＴＱ２３のソースは、Ｐ型ＦＥＴＱ２４のソースと接続されている。
【００７５】
Ｐ型ＦＥＴＱ２４のゲートにはＤＡＣ６５１からの第２制御信号が印加される。また、Ｐ型ＦＥＴＱ２４のドレインは第１チャージポンプ回路６６Ａの低圧側出力端子（Ｄ点）と接続されており、Ｐ型ＦＥＴＱ２４のソースは、Ｎ型ＦＥＴＱ２３のソースと接続されている。また、Ｎ型ＦＥＴＱ２３のソース及びＰ型ＦＥＴＱ２４のソースは、電流増幅回路６５２の放電側トランジスタＱ２のコレクタと、コンデンサーＣ２２の低圧側端子に接続されている。
【００７６】
Ｂ点の電圧が第２制御信号の電圧よりも低くなる場合にはＮ型ＦＥＴＱ２３がオンし、Ｂ点の電圧が第２制御信号の電圧よりも高くなる場合にはＰ型ＦＥＴＱ２４がオンする。こうして、第２電圧調整部６６１Ｂは、第２制御信号と同じ電圧になるようにＢ点の電圧を調整する。
【００７７】
ダイオードＤ２１は逆流防止用のダイオードであり、ダイオードＤ２１のカソード側は電流増幅回路６５２の充電側トランジスタＱ１のコレクタ及びコンデンサーＣ２２の高圧側端子と接続されており、アノード側は第１チャージポンプ回路６６Ａの高圧側出力端子（Ｃ点）及びＮ型ＦＥＴＱ２３のドレインと接続されている。
【００７８】
ダイオードＤ２２は、回生用のダイオードであり、放電側トランジスタＱ２からコンデンサーＣ３へ電流が流れることを許容するためのものである。ダイオードＤ２２のカソード側は、第１チャージポンプ回路６６Ａの高圧側出力端子（Ｃ点）と接続されており、アノード側は放電側トランジスタＱ２のコレクタと接続されている。
【００７９】
（第１チャージポンプ回路６６Ａについて）
第１チャージポンプ回路６６Ａは、コンデンサーＣ１２、第１電圧調整部６６１Ａ、ダイオードＤ１１及びダイオードＤ１２を有している。第１チャージポンプ回路６６Ａは、第２チャージポンプ回路６６Ｂの充電用端子に第２制御信号よりも高い電圧を印加するとともに（Ｃ点）、第２チャージポンプ回路６６Ｂの放電用端子に第２制御信号よりも低い電圧を印加する（Ｄ点）。なお、第１チャージポンプ回路６６Ａは第２チャージポンプ回路６６Ｂと同様の構成である。
【００８０】
コンデンサーＣ１２は、チャージポンプ用のコンデンサーであり、コンデンサーＣ１（全てのピエゾ素子の容量の合計）よりも容量が大きい。コンデンサーＣ１２の高圧側端子は、第２チャージポンプ回路６６Ｂの充電用端子（Ｃ点）と接続され、コンデンサーＣ２２の低圧側端子は、第２チャージポンプ回路６６Ｂの放電用端子（Ｄ点）と接続されている。
【００８１】
第１電圧調整部６６１Ａは、図中Ｄ点（コンデンサーＣ１２の低圧側端子、第２チャージポンプ回路６６Ｂの放電用端子）の電圧を調整する。第１電圧調整部６６１Ａは、ＤＡＣ６５１からの第１制御信号により動作が制御される。
第１電圧調整部６６１Ａは、第２電圧調整部６６１Ｂと同様、相補的に接続されたＮ型ＦＥＴ（Ｑ１３）と、Ｐ型ＦＥＴ（Ｑ１４）によるソースフォロア構成である。この構成により、第１電圧調整部６６１Ａの出力電圧（Ｄ点電圧）が、入力電圧（第１制御信号の電圧）と同じになるように制御される。
【００８２】
Ｎ型ＦＥＴＱ１３のゲートにはＤＡＣ６５１からの第１制御信号が印加される。また、Ｎ型ＦＥＴＱ１３のドレインは電源Ｖ２（１４Ｖ）と接続されており、Ｎ型ＦＥＴＱ１３のソースは、Ｐ型ＦＥＴＱ１４のソースと接続されている。
Ｐ型ＦＥＴＱ１４のゲートにはＤＡＣ６５１からの第１制御信号が印加される。また、Ｐ型ＦＥＴＱ１４のドレインはＧＮＤと接続されており、Ｐ型ＦＥＴＱ１４のソースは、Ｎ型ＦＥＴＱ１３のソースと接続されている。また、Ｎ型ＦＥＴＱ１３のソース及びＰ型ＦＥＴＱ１４のソースは、第２チャージポンプ回路６６Ｂの放電用端子と、コンデンサーＣ１２の低圧側端子に接続されている。
【００８３】
Ｄ点の電圧が第１制御信号の電圧よりも低くなる場合にはＮ型ＦＥＴＱ１３がオンし、Ｄ点の電圧が第１制御信号の電圧よりも高くなる場合にはＰ型ＦＥＴＱ１４がオンする。こうして、第１電圧調整部６６１Ａは、第１制御信号と同じ電圧になるようにＤ点の電圧を調整する。なお、第１制御信号及び第２制御信号については後述する。
【００８４】
ダイオードＤ１１は逆流防止用のダイオードであり、ダイオードＤ１１のカソード側は第２チャージポンプ回路６６Ｂの充電用端子（Ｃ点）及びコンデンサーＣ１２の高圧側端子と接続されており、アノード側は電源Ｖ２及びＮ型ＦＥＴＱ１３のドレインと接続されている。
【００８５】
ダイオードＤ１２は、回生用のダイオードであり、第２チャージポンプ回路６６Ｂの放電側端子からコンデンサーＣ３へ電流が流れることを許容するためのものである。ダイオードＤ１２のカソード側は、Ｅ点を介してコンデンサーＣ３と接続されており、アノード側は第２チャージポンプ回路６６Ｂの放電用端子（Ｄ点）と接続されている。
【００８６】
次に本実施形態の駆動信号生成回路６５の動作について説明する。
図９は、本実施形態の原駆動信号ＯＣＯＭ（駆動信号ＣＯＭ）、第１制御信号、第２制御信号及びＡ点での電圧の時間変化の説明図である。また、図９の下側は、各ポイントに流れる電流を示している。なお、電源電流とは、Ｅ点（第１チャージポンプ回路６６Ａの充電用端子）に流れる電流である。
また、図１０Ａ及び図１０Ｂは、ピエゾ素子Ｃ１充電時の電流経路の説明図である。
まず、各信号の時間変化について説明する。
【００８７】
（原駆動信号ＯＣＯＭ）
時刻ｔ０において、原駆動信号ＯＣＯＭは最低電圧（約０Ｖ）である。時刻ｔ１〜ｔ４では、原駆動信号ＯＣＯＭの電位が徐々に高くなる。なお、途中の時刻ｔ２において、原駆動信号ＯＣＯＭが１４Ｖに達する。また時刻ｔ３において原駆動信号ＯＣＯＭが２８Ｖに達する。時刻ｔ４において、原駆動信号ＯＣＯＭは最高電圧になる。時刻ｔ４〜ｔ５では、原駆動信号ＯＣＯＭは一定電圧である。この時間をホールド時間と呼ぶ。時刻ｔ５〜ｔ８では、原駆動信号ＯＣＯＭの電位が徐々に低くなる。なお、途中の時刻ｔ６において、原駆動信号ＯＣＯＭが２８Ｖに達する。また、時刻ｔ７において原駆動信号ＣＯＭが１４Ｖに達する。そして時刻ｔ８において、原駆動信号ＯＣＯＭは最低電圧になる。このような原駆動信号ＯＣＯＭをＤＡＣ６５１は出力する。なお、駆動信号生成回路６５から出力される駆動信号ＣＯＭは、原駆動信号ＯＣＯＭとほぼ同じ電圧変化になる。
【００８８】
（第２制御信号）
時刻ｔ１までは、第２制御信号は最低電圧（ＧＮＤ以下の電圧）である。原駆動信号ＯＣＯＭの電圧が徐々に高くなる時刻ｔ１から、第２制御信号の電圧は、原駆動信号ＯＣＯＭの電圧変化と同じ傾きで、徐々に高くなる。そして時刻ｔ２の直前で０Ｖ以上になる。その後も、第２制御信号の電圧は、原駆動信号ＯＣＯＭの電圧変化と同じ傾きで徐々に高くなり、時刻ｔ３直前で１４Ｖに達し、時刻ｔ４で最高電圧になる。時刻ｔ４〜ｔ５では、第２制御信号は一定電圧である。時刻ｔ５以降では、第２制御信号の電圧は、最低電圧になるまで、原駆動信号ＯＣＯＭの電圧変化と同じ傾きで、徐々に低くなる。このような第２制御信号をＤＡＣ６５１は出力する。なお、時刻ｔ６で第２制御信号の電圧はほぼ１４Ｖになる。
【００８９】
（第１制御信号）
時刻ｔ２までは、第１制御信号は最低電圧（ＧＮＤ以下の電圧）である。時刻ｔ２から、第１制御信号の電圧は、原駆動信号ＯＣＯＭの電圧変化と同じ傾きで、徐々に高くなる。そして時刻ｔ３の直前で０Ｖ以上になる。その後も、第１制御信号の電圧は、原駆動信号ＯＣＯＭの電圧変化と同じ傾きで徐々に高くなり、時刻ｔ４で最高電圧になる。時刻ｔ４〜ｔ５では、第１制御信号は一定電圧である。時刻ｔ５以降、第１制御信号の電圧は、最低電圧になるまで、原駆動信号ＯＣＯＭの電圧変化と同じ傾きで、徐々に低くなる。このような第１制御信号をＤＡＣ６５１は出力する。
【００９０】
次に、各タイミングにおける駆動信号生成回路６５の動作について説明する。
時刻ｔ０では、原駆動信号ＯＣＯＭに変化がないので、充電側トランジスタＱ１、放電側トランジスタＱ２は共にオフである。Ａ点電圧（コンデンサーＣ２２の高圧側端子、電流増幅回路６５２の充電側トランジスタＱ１のコレクタ）は電源Ｖ２により１４Ｖになる。また、Ｃ点電圧（コンデンサーＣ１２の高圧側端子）も電源Ｖ２により１４Ｖになる。また、このとき第１制御信号及び第２制御信号は共にＧＮＤ以下の電圧であり、これにより、Ｂ点電圧（コンデンサーＣ２２の低圧側端子）及びＤ点電圧（コンデンサーＣ１２の低圧側端子）は、ＧＮＤ電圧になる。よって、コンデンサーＣ１２及びコンデンサーＣ２２が１４Ｖで充電される。
【００９１】
時刻ｔ１〜ｔ２では、ＤＡＣ６５１からの原駆動信号ＯＣＯＭの電位が徐々に高くなる。原駆動信号ＯＣＯＭが高くなることによって、電流増幅回路６５２の充電側トランジスタＱ１がオンとなり、ピエゾ素子Ｃ１が充電される。このときの充電側トランジスタＱ１のコレクタ電圧は１４Ｖなので、充電側トランジスタＱ１のコレクタ−エミッタ間の電圧差は、１４Ｖ−駆動信号ＣＯＭの電圧となる。これは、第２参考例の場合よりもさらに小さい。すなわち、充電側トランジスタＱ１の発熱が第２参考例（及び第１参考例）よりも小さくなる。
また、このとき、第１制御信号及び第２制御信号はＧＮＤ以下の電圧である。つまり、図のＢ点の電圧、及びＤ点の電圧はＧＮＤ電圧になっている。
【００９２】
時刻ｔ２〜ｔ３では、第２制御信号の電圧が、ＧＮＤ電圧よりも大となり、原駆動信号ＯＣＯＭの電圧変化と同じ傾きで、徐々に高くなる。これにより、第２電圧調整部６６１ＢのＮ型ＦＥＴＱ２３がオンになる。Ｎ型ＦＥＴＱ２３がオンすることで、電源Ｖ２（１４Ｖ）からＢ点に電流が流れ、Ｂ点電圧が第２制御信号と同じ電圧になる。そして、図１０Ａに示す経路（電源Ｖ２→Ｎ型ＦＥＴＱ２３→コンデンサーＣ２２→充電側トランジスタＱ１）の電流が流れる。時刻ｔ２直前でコンデンサーＣ２２が１４Ｖで充電されているため、Ｎ型ＦＥＴＱ２３がオンすることにより、Ａ点電圧が「Ｂ点電圧（第２制御信号の電圧）＋１４Ｖ」になる。
【００９３】
また、原駆動信号ＯＣＯＭが高くなることによって、電流増幅回路６５２の充電側トランジスタＱ１がオンとなり、ピエゾ素子Ｃ１が充電される。このときの充電側トランジスタＱ１のコレクタ電圧は「第２制御信号の電圧＋１４Ｖ」なので、充電側トランジスタＱ１のコレクタ−エミッタ間の電圧差は、「第２制御信号の電圧＋１４Ｖ−駆動信号ＣＯＭの電圧」となる。これは第１参考例、及び、第２参考例の場合よりも小さい。すなわち、充電側トランジスタＱ１の発熱が第１参考例、及び、第２参考例よりも小さくなる。
【００９４】
時刻ｔ３〜ｔ４では、第１制御信号の電圧が、ＧＮＤ電圧よりも大となり、原駆動信号ＯＣＯＭの電圧変化と同じ傾きで、徐々に高くなる。これにより、第１電圧調整部６６１ＡのＮ型ＦＥＴＱ１３がオンになる。Ｎ型ＦＥＴＱ１３がオンすることで、電源Ｖ２（１４Ｖ）からＤ点に電流が流れ、Ｄ点電圧が第１制御信号と同じ電圧になる。そして、図１０Ｂに示す経路（電源Ｖ２→Ｎ型ＦＥＴＱ１３→コンデンサーＣ１２→Ｎ型ＦＥＴＱ２３→コンデンサーＣ２２→充電側トランジスタＱ１）の電流が流れる。時刻ｔ３直前でコンデンサーＣ１２が１４Ｖで充電されているため、Ｃ点電圧（Ｎ型ＦＥＴＱ２３のドレイン電圧）が「第１制御信号の電圧＋１４Ｖ」になる。このため、第２制御信号の電圧（Ｎ型ＦＥＴＱ２３のゲート電圧）が電源Ｖ２の１４Ｖを超えても、Ｂ点電圧は第２制御信号と同じ電圧に制御される。Ａ点電圧は「第２制御信号の電圧＋１４Ｖ」なので、２８Ｖを超えてさらに上昇する。
【００９５】
時刻ｔ４〜ｔ５（ホールド時）では、原駆動信号ＯＣＯＭが一定になる。これにより充電側トランジスタＱ１が（及び放電側トランジスタＱ２も）オフとなり、ピエゾ素子Ｃ１には電流が流れず、駆動信号ＣＯＭは同じ電圧を維持する。また、このとき、第１制御信号及び第２制御信号も一定になる。これにより、第１電圧調整部６６１Ａ及び第２電圧調整部６６１Ｂの各トランジスタは全てオフになる。
【００９６】
時刻ｔ５〜ｔ７では、ＤＡＣ６５１からの原駆動信号ＯＣＯＭの電圧が徐々に低くなる。これにより、電流増幅回路６５２の放電側トランジスタＱ２がオンとなり、ピエゾ素子Ｃ１が放電される。また、このとき、第１制御信号及び第２制御信号が原駆動信号ＯＣＯＭの電圧と同じ傾きで徐々に低くなる。第２制御信号が徐々に低くなることによってＰ型ＦＥＴＱ２４がオンし、Ｂ点電圧を第２制御信号と同じにする。また、コンデンサーＣ２２は１４Ｖで充電されているので、Ａ点の電圧もＢ点の電圧（第２制御信号）が低くなるのと同じ傾きで低くなる。なお、このときの放電側トランジスタＱ２のコレクタ−エミッタ間の電圧差は、「駆動信号ＣＯＭの電圧−Ｂ点電圧」となる。
また、第１制御信号が徐々に低くなることによってＰ型ＦＥＴＱ１４がオンし、Ｄ点電圧を第１制御信号と同じにする。
【００９７】
このように、Ｐ型ＦＥＴＱ２４とＰ型ＦＥＴＱ１４がオンすることにより、放電側トランジスタＱ２から放出される電荷は、Ｐ型ＦＥＴＱ２４とＰ型ＦＥＴＱ１４を介してＧＮＤに放出される。なお、第２制御信号が１４Ｖになるまで（時刻ｔ５〜ｔ６）は、放電側トランジスタＱ２からの電荷の一部が、ダイオードＤ２２→コンデンサーＣ１２→ダイオードＤ１２を介して、コンデンサーＣ３に回生される。また、駆動信号ＣＯＭが１４Ｖになるまでは、放電側トランジスタＱ２からの電荷の一部が、Ｐ型ＦＥＴＱ２４→ダイオードＤ１２を介して、コンデンサーＣ３に回生される
時刻ｔ７〜ｔ８においても、放電側トランジスタＱ２がオンとなり、ピエゾ素子Ｃ１が放電される。なお、ここでは、Ｂ点の電圧がＧＮＤ電圧になっている（第２制御信号がＧＮＤ以下になる）ので、放電側トランジスタＱ２のコレクタ−エミッタ間の電圧差は、「駆動信号ＣＯＭの電圧−ＧＮＤ」である。
以下、同じ動作を繰り返す。
【００９８】
＜比較例＞
図１１は比較例の駆動信号生成回路６５の構成の説明図である。図８ではＤＡＣ６５１から３つの信号が出力されていたのに対し、この比較例では、ＤＡＣ６５１から出力される信号は、原駆動信号ＯＣＯＭと制御信号の２つである。ＤＡＣ６５１から出力された制御信号は、第１チャージポンプ回路６６Ａの第１電源調整部６６１Ａと、第２チャージポンプ回路６６Ｂの第２電源調整部６６１Ｂにそれぞれ入力されている。なお、この制御信号は本実施形態（図８、図９参照）の第２制御信号と同じ信号である。
【００９９】
前述の本実施形態では最初に第２チャージポンプ回路６６Ｂを動作させた後、第１チャージポンプ回路６６Ａを動作させていたが、この比較例では、第２チャージポンプ回路６６Ｂの動作と同じタイミングで第１チャージポンプ回路６６Ａが動作する。このため、図９の時刻ｔ２〜ｔ３の間においても、図１０Ｂの電流経路で電流が流れる。つまり、この期間にも、コンデンサーＣ１２に電流が流れる。
【０１００】
このように、比較例では、ピエゾ素子Ｃ１の充電時に１段目のチャージポンプ回路（第１チャージポンプ回路６６Ａ）のコンデンサーＣ１２に電流が流れる時間が多くなる（コンデンサーＣ１２の放電が多い）。これにより、第１チャージポンプ回路６６Ａの充電を多く行うことが必要になり、電力消費が大きい。
【０１０１】
また、本実施形態では、図９の時刻ｔ２〜ｔ３の間、第１チャージポンプ回路６６ＡのＮ型ＦＥＴＱ１３がオフ（Ｎ型ＦＥＴＱ１３に電流が流れない）のに対し、比較例では、この間にもＮ型ＦＥＴＱ１３がオン（Ｎ型ＦＥＴＱ１３に電流が流れる）になる。つまり、比較例では、この期間にＮ型ＦＥＴＱ１３においても発熱する。このように、比較例では１段目のチャージポンプ回路（第１チャージポンプ回路６６Ａ）のＮ型ＦＥＴＱ１３での損失が大きい。
【０１０２】
以上説明したように、本実施形態の駆動信号生成回路６５は、電流増幅回路６５２と、第１チャージポンプ回路６６Ａと第２チャージポンプ回路６６Ｂを備えている。このようにチャージポンプ回路を２段構成にすることで、第１参考例及び第２参考例よりも電源電圧を低くすることができ、消費電力を小さくすることができる。
また、第１チャージポンプ回路６６Ａは、電源電圧（Ｅ点電圧）が一端に印加されるコンデンサーＣ１２と、ピエゾ素子Ｃ１の充電時にコンデンサーＣ１２の他端の電圧を制御するＮ型ＦＥＴＱ１３を有している。
第２チャージポンプ回路６６Ｂは、第１チャージポンプ回路６６Ａの出力電圧（Ｃ点電圧）が一端に印加されるコンデンサーＣ２２と、ピエゾ素子Ｃ１の充電時にコンデンサーＣ２２の他端の電圧を調整するＮ型ＦＥＴＱ２３を有している。
そして、原駆動信号が１４Ｖを超える場合、１４Ｖから２８Ｖまでは、第２チャージポンプ回路のみを動作させ、２８Ｖよりも高くなる場合は第１チャージポンプ回路と第２チャージポンプ回路を共に動作させている。
こうすることにより、比較例と比べて、ピエゾ素子Ｃ１の充電時に１段目のチャージポンプ回路（第１チャージポンプ回路６６Ａ）のコンデンサーＣ１２に電流が流れる時間を少なくすることができ電力消費を小さくすることができる。
【０１０３】
また、ピエゾ素子Ｃ１の充電時に第１チャージポンプ回路６６ＡのＮ型ＦＥＴＱ１３に電流が流れない時間を多くすることができ、Ｎ型ＦＥＴＱ１３の発熱による損失を小さくすることができる
なお、本実施形態では、第１制御信号が第２制御信号よりも小さかったが、この逆であってもよい。つまり、第２チャージポンプ回路６６Ｂを先に動作させた後、第１チャージポンプ回路６６Ａを動作させるようにしてもよい。
【０１０４】
＝＝＝第２実施形態＝＝＝
図１２は第２実施形態の駆動信号生成回路６５の説明図である。第２実施形態では、前述した比較例（図１１）と同様にＤＡＣ６５１から出力される制御信号は一つである。但し、第２実施形態では、ＤＡＣ６５１と第１チャージポンプ回路６６Ａの第１電圧調整部６６１Ａとの間に電圧降下用のツェナーダイオードＺＤ１が設けられている。
ツェナーダイオードＺＤ１のカソード側はＤＡＣ６５１と接続されており、ＤＡＣ６５１からの制御信号が印加される。また、ツェナーダイオードＺＤ１のアノード側は第１電圧調整部６６１ＡのＮ型ＦＥＴＱ１３のゲート及びＰ型ＦＥＴＱ１４のゲートと接続されている。
以上の構成により、ツェナーダイオードＺＤ１の逆方向に電流が流れるときには、ツェナーダイオードＺＤ１の電圧降下分だけ電圧が下がる。つまり、第１チャージポンプ回路６６Ａを動作させるタイミングを、第２チャージポンプ回路６６Ｂを動作させるタイミングよりも遅らせることができる。
なお、第２実施形態の動作は前述の実施形態と同様であるので説明を省略する。
【０１０５】
第２実施形態の場合も、最初に第２チャージポンプ回路６６Ｂが動作し、その後、第１チャージポンプ回路６６Ａが動作するので、コンデンサーＣ１２の放電を少なくすることができ電力消費を抑えることができる。また、１段目のチャージポンプ回路（第１チャージポンプ回路６６Ａ）のＮ型ＦＥＴＱ１３での損失を小さくできる。さらに、第２実施形態では、ＤＡＣ６５１が出力する制御信号が１つ（第１実施形態では制御信号が２つ）なので、第１実施形態よりもＤＡＣ６５１の構成を簡素にすることができる。
【０１０６】
＝＝＝その他の実施形態＝＝＝
一実施形態としてのプリンター等を説明したが、上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれることは言うまでもない。特に、以下に述べる実施形態であっても、本発明に含まれるものである。
【０１０７】
＜プリンターについて＞
前述の実施形態のプリンターは、ヘッドが移動方向に移動するドット形成動作（パス）と、用紙を搬送方向に搬送する搬送動作とを交互に繰り返すプリンター（いわゆるシリアルプリンター）であった。しかし、プリンターの種類は、これに限られるものではない。例えば、ヘッドを固定して、ヘッドと対向させて用紙を搬送させながらヘッドからインクを吐出させて印刷を行うプリンター（いわゆるラインプリンター）であっても良い。
【０１０８】
＜液体噴射装置について＞
前述の実施形態では、液体噴射装置の一例としてインクジェットプリンターが説明されている。但し、液体噴射装置はインクジェットプリンターに限られるものではなく、インク以外の液体（液体以外にも、機能材料の粒子が分散されている液状体、ジェルのような液状体も含む）や液体以外の流体（流体として噴射できる固体、例えば粉体）を噴射する流体噴射装置にも適用可能である。例えば、液晶ディスプレイ、ＥＬディスプレイ及び面発光ディスプレイの製造などに用いられる液状の色剤や電極材などを噴射する噴射装置や、バイオチップ製造に用いられる液状の生体有機物を噴射する噴射装置に、前述の実施形態を適用しても良い。
【０１０９】
＜インクについて＞
前述の実施形態は、プリンターの実施形態だったので、インクをノズルから噴射しているが、このインクは水性でも良いし、油性でも良い。また、ノズルから噴射する流体は、インクに限られるものではない。例えば、金属材料、有機材料（特に高分子材料）、磁性材料、導電性材料、配線材料、成膜材料、電子インク、加工液、遺伝子溶液などを含む液体（水も含む）をノズルから噴射しても良い。
【０１１０】
＜ピエゾ素子について＞
前述の実施形態では、ピエゾ素子を用いてインクを吐出していた。しかし、駆動される素子が容量性負荷の機能があれば、ピエゾ素子に限られず、他の圧電素子でも良い。
【０１１１】
＜ＤＡＣについて＞
前述の実施形態では、原駆動信号ＯＣＯＭや制御信号を、ＤＡＣ（Ｄ／Ａコンバーター）を用いて生成したが、これに限られない。デジタルデータからアナログ信号に変換することなく、直接アナログ信号として原駆動信号ＯＣＯＭや制御信号を出力しても良い。
【０１１２】
＜コンデンサーＣ３について＞
本実施形態では、コンデンサーＣ３によって、ピエゾ素子Ｃ１の放電時の電荷を回生していたが、コンデンサーＣ３を用いなくてもよい（回生しなくてもよい）。
【符号の説明】
【０１１３】
１ プリンター、２０ 搬送ユニット、
２１ 給紙ローラー、２２ 搬送モーター（ＰＦモーター）、
２３ 搬送ローラー、２４ プラテン、２５ 排紙ローラー、
３０ キャリッジユニット、３１ キャリッジ、
３２ キャリッジモーター（ＣＲモーター）、
４０ ヘッドユニット、４１ ヘッド、
５０ センサー群、５１ リニア式エンコーダー、
５２ ロータリー式エンコーダー、
５３ 紙検出センサー、５４ 光学センサー、
６０ コントローラー、６１ インターフェイス部、６２ ＣＰＵ、
６３ メモリー、６４ ユニット制御回路、
６５ 駆動信号生成回路、６５１ ＤＡＣ、６５２ 電流増幅回路、
６６ チャージポンプ回路、６６Ａ 第１チャージポンプ回路、
６６Ｂ 第２チャージポンプ回路、６６１Ａ 第１電圧調整部、
６６１Ｂ 第２電圧調整部、７１ フレキシブルケーブル、
Ｑ１ 充電側トランジスタ、Ｑ２ 放電側トランジスタ、
Ｑ３ Ｎ型ＦＥＴ、Ｑ４ Ｐ型ＦＥＴ、Ｑ６ Ｎ型ＦＥＴ、
Ｑ７ Ｐ型ＦＥＴ、Ｑ８ Ｎ型ＦＥＴ、Ｑ９ Ｎ型ＦＥＴ、
Ｑ１３ Ｎ型ＦＥＴ、Ｑ１４ Ｐ型ＦＥＴ、
Ｑ２３ Ｎ型ＦＥＴ、Ｑ２４ Ｐ型ＦＥＴ、
Ｃ１ ピエゾ素子、Ｃ２〜Ｃ４，Ｃ１２，Ｃ２２ コンデンサー、
Ｄ１，Ｄ２，Ｄ１１，Ｄ１２，Ｄ２１，Ｄ２２ ダイオード、
ＺＤ１ ツェナーダイオード
Ｖ１ 電源（２１Ｖ）、Ｖ２ 電源（１４Ｖ）
【技術分野】
【０００１】
本発明は、駆動信号生成回路、及び駆動信号生成方法に関する。
【背景技術】
【０００２】
インクを噴射して画像を印刷するインクジェットプリンターでは、圧電素子（例えばピエゾ素子）を用いてインクを噴射するものが知られている。圧電素子は、電気的にはコンデンサーのような容量性負荷となる。圧電素子はノズル毎に設けられており、各ノズルの圧電素子を動作させるためには十分な電流を供給する必要がある。このため、原駆動信号を電流増幅回路で増幅し、増幅された駆動信号をヘッドに供給している（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２７２９０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の電流増幅回路では、電流増幅回路の高圧側電源電圧端子が電源に接続され、低圧側電源電圧端子が接地されている。このような電流増幅回路で原駆動信号の電流増幅を行う場合、充電側トランジスタにおける消費電力は、高圧側電源電圧と駆動信号との電圧差に電流を乗じた量になり、放電側トランジスタにおける消費電力は、低圧側電源電圧と駆動信号との電圧差に電流を乗じた量になるため、各トランジスタにおける消費電力は大きくなる。
そこで、本発明は、消費電力を低減する構成を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するための主たる発明は、
（Ａ）原駆動信号が入力され、前記原駆動信号の電圧変化に応じて容量性負荷を充放電する電流増幅回路と、
（Ｂ）前記電流増幅回路への電源電圧を上昇させる第１チャージポンプ回路であって、
（Ｂ１）一端に前記電源電圧が印加される第１コンデンサーと、
（Ｂ２）前記第１コンデンサーの他端の電圧を制御する第１スイッチと、
を有し、前記第１スイッチがオンすることに基づいて前記第１コンデンサーの前記一端の電圧を上昇させて出力する第１チャージポンプ回路と、
（Ｃ）前記第１チャージポンプ回路と前記電流増幅回路との間に設けられた第２チャージポンプ回路であって、
（Ｃ１）一端に前記第１チャージポンプ回路の出力電圧が印加される第２コンデンサーと、
（Ｃ２）前記第２コンデンサーの他端の電圧を制御する第２スイッチと、
を有し、前記第２スイッチがオンすることに基づいて前記第２コンデンサーの前記一端の電圧を上昇させて出力する第２チャージポンプ回路と、
を備え、
（Ｄ）前記容量性負荷の充電時に前記原駆動信号が前記電源電圧よりも高く所定電圧以下のときには、第１スイッチ及び第２スイッチの一方をオンさせ、前記原駆動信号が前記所定電圧よりも高くなるときには、前記第１スイッチと前記第２スイッチを共にオンさせる
ことを特徴とする駆動信号生成回路である。
本発明の他の特徴については、本明細書及び添付図面の記載により明らかにする。
【図面の簡単な説明】
【０００６】
【図１】プリンター１の全体構成のブロック図である。
【図２】図２Ａは、プリンター１の全体構成の概略図である。また、図２Ｂは、プリンター１の全体構成の横断面図である。
【図３】駆動信号ＣＯＭの説明図である。
【図４】第１参考例の駆動信号生成回路の構成の説明図である。
【図５】第１参考例の駆動信号生成回路の動作の説明図である。
【図６】第２参考例の駆動信号生成回路の構成の説明図である。
【図７】第２参考例の原駆動信号ＯＣＯＭ、制御信号及び各ポイントでの電圧の時間変化の説明図である。
【図８】本実施形態の駆動信号生成回路の説明図である。
【図９】本実施形態の原駆動信号ＯＣＯＭ、第１制御信号、第２制御信号及びＡ点での電圧の時間変化の説明図である。
【図１０Ａ】ピエゾ素子Ｃ１充電時の電流経路の説明図である。
【図１０Ｂ】ピエゾ素子Ｃ１充電時の電流経路の説明図である。
【図１１】比較例の駆動信号生成回路の構成の説明図である。
【図１２】第２実施形態の駆動信号生成回路の説明図である。
【発明を実施するための形態】
【０００７】
本明細書及び添付図面の記載により、少なくとも、以下の事項が明らかとなる。
【０００８】
（Ａ）原駆動信号が入力され、前記原駆動信号の電圧変化に応じて容量性負荷を充放電する電流増幅回路と、
（Ｂ）前記電流増幅回路への電源電圧を上昇させる第１チャージポンプ回路であって、
（Ｂ１）一端に前記電源電圧が印加される第１コンデンサーと、
（Ｂ２）前記第１コンデンサーの他端の電圧を制御する第１スイッチと、
を有し、前記第１スイッチがオンすることに基づいて前記第１コンデンサーの前記一端の電圧を上昇させて出力する第１チャージポンプ回路と、
（Ｃ）前記第１チャージポンプ回路と前記電流増幅回路との間に設けられた第２チャージポンプ回路であって、
（Ｃ１）一端に前記第１チャージポンプ回路の出力電圧が印加される第２コンデンサーと、
（Ｃ２）前記第２コンデンサーの他端の電圧を制御する第２スイッチと、
を有し、前記第２スイッチがオンすることに基づいて前記第２コンデンサーの前記一端の電圧を上昇させて出力する第２チャージポンプ回路と、
を備え、
（Ｄ）前記容量性負荷の充電時に前記原駆動信号が前記電源電圧よりも高く所定電圧以下のときには、第１スイッチ及び第２スイッチの一方をオンさせ、前記原駆動信号が前記所定電圧よりも高くなるときには、前記第１スイッチと前記第２スイッチを共にオンさせる
ことを特徴とする駆動信号生成回路が明らかとなる。
このような駆動信号生成回路によれば、消費電力の低減を図ることができる。
【０００９】
かかる駆動信号生成回路であって、前記第１スイッチは、ドレインに前記電源電圧が印加され、ゲートに第１制御信号が印加され、ソースが前記第１コンデンサーの前記他端と接続されたＮチャンネルＦＥＴであり、前記第２スイッチは、ドレインに前記第１チャージポンプ回路の出力電圧が印加され、ゲートに前記第１制御信号とは大きさの異なる第２制御信号が印加され、ソースが前記第２コンデンサーの前記他端と接続されたＮチャンネルＦＥＴであることが望ましい。
このような駆動信号生成回路によれば、第１制御信号及び第２制御信号に応じて、第１チャージポンプ回路及び第２チャージポンプ回路の出力電圧を上昇させることができる。
【００１０】
かかる駆動信号生成回路であって、前記第１制御信号及び前記第２制御信号は、前記原駆動信号の電圧に応じて変化する信号であることが望ましい。
このような駆動信号生成回路によれば、電流増幅回路における発熱を抑えることができ、消費電力を低減することができる。
【００１１】
かかる駆動信号生成回路であって、前記第１チャージポンプ回路及び前記第２チャージポンプ回路は、前記各ＮチャンネルＦＥＴと相補的に接続されてソースフォロアを構成するＰチャンネルＦＥＴをそれぞれ有し、前記容量性負荷の放電時には、前記第１制御信号及び前記第２制御信号に基づいて前記各ＰチャンネルＦＥＴがオンして、前記容量性負荷の電荷を放出させることが望ましい。
このような駆動信号生成回路によれば、容量性負荷の電荷を放電させることができる。
【００１２】
かかる駆動信号生成回路であって、前記容量性負荷の放電時の電荷を蓄積する蓄電素子を更に備えることが望ましい。
このような駆動信号生成回路によれば、容量性負荷の電荷を回生することができる。
【００１３】
かかる駆動信号生成回路であって、前記第１スイッチと接続されたツェナーダイオードを有し、前記第１制御信号は、前記ツェナーダイオードによって前記第２制御信号が電圧降下されたものであってもよい。
このような駆動信号生成回路によれば、回路構成を簡素にすることができる。
【００１４】
また、原駆動信号が入力され、前記原駆動信号の電圧変化に応じて容量性負荷を充放電する電流増幅回路と、前記電流増幅回路への電源電圧を上昇させる第１チャージポンプ回路であって、一端に前記電源電圧が印加される第１コンデンサーと、前記第１コンデンサーの他端の電圧を制御する第１スイッチと、を有し、前記第１スイッチがオンすることに基づいて前記第１コンデンサーの前記一端の電圧を上昇させて出力する第１チャージポンプ回路と、前記第１チャージポンプ回路と前記電流増幅回路との間に設けられた第２チャージポンプ回路であって、一端に前記第１チャージポンプ回路の出力電圧が印加される第２コンデンサーと、前記第２コンデンサーの他端の電圧を制御する第２スイッチと、を有し、前記第２スイッチがオンすることに基づいて前記第２コンデンサーの前記一端の電圧を上昇させて出力する第２チャージポンプ回路と、を備えた駆動信号生成回路の駆動信号生成方法であって、
前記容量性負荷の充電時に前記原駆動信号が前記電源電圧よりも高く所定電圧以下のときには、第１スイッチ及び第２スイッチの一方をオンにし、前記原駆動信号が前記所定電圧よりも高くなるときには、前記第１スイッチと前記第２スイッチを共にオンにすることを特徴とする駆動信号生成方法が明らかとなる。
【００１５】
以下の実施形態では、インクジェットプリンター（以下、プリンター１ともいう）を例に挙げて説明する。
【００１６】
＝＝＝プリンターの構成＝＝＝
＜インクジェットプリンターの構成について＞
図１は、プリンター１の全体構成のブロック図である。また、図２Ａは、プリンター１の全体構成の概略図である。また、図２Ｂは、プリンター１の全体構成の横断面図である。以下、プリンターの基本的な構成について説明する。
【００１７】
プリンター１は、搬送ユニット２０、キャリッジユニット３０、ヘッドユニット４０、検出器群５０、及びコントローラー６０を有する。外部装置であるコンピューター１１０から印刷データを受信したプリンター１は、コントローラー６０によって各ユニット（搬送ユニット２０、キャリッジユニット３０、ヘッドユニット４０）を制御する。コントローラー６０は、コンピューター１１０から受信した印刷データに基づいて、各ユニットを制御し、紙に画像を印刷する。プリンター１内の状況は検出器群５０によって監視されており、検出器群５０は、検出結果をコントローラー６０に出力する。コントローラー６０は、検出器群５０から出力された検出結果に基づいて、各ユニットを制御する。
【００１８】
搬送ユニット２０は、媒体（例えば、紙Ｓなど）を所定の方向（以下、搬送方向という）に搬送させるためのものである。この搬送ユニット２０は、給紙ローラー２１と、搬送モーター２２（ＰＦモータとも言う）と、搬送ローラー２３と、プラテン２４と、排紙ローラー２５とを有する。給紙ローラー２１は、紙挿入口に挿入された紙をプリンター内に給紙するためのローラーである。搬送ローラー２３は、給紙ローラー２１によって給紙された紙Ｓを印刷可能な領域まで搬送するローラーであり、搬送モーター２２によって駆動される。プラテン２４は、印刷中の紙Ｓを支持する。排紙ローラー２５は、紙Ｓをプリンターの外部に排出するローラーであり、印刷可能な領域に対して搬送方向下流側に設けられている。
【００１９】
キャリッジユニット３０は、ヘッドを所定の方向（以下、移動方向という）に移動（「走査」とも呼ばれる）させるためのものである。キャリッジユニット３０は、キャリッジ３１と、キャリッジモーター３２（ＣＲモーターとも言う）とを有する。キャリッジ３１は、移動方向に往復移動可能であり、キャリッジモーター３２によって駆動される。また、キャリッジ３１は、インクを収容するインクカートリッジを着脱可能に保持している。
【００２０】
ヘッドユニット４０は、紙にインクを吐出するためのものである。ヘッドユニット４０は、複数のノズルを有するヘッド４１を備える。このヘッド４１はキャリッジ３１に設けられているため、キャリッジ３１が移動方向に移動すると、ヘッド４１も移動方向に移動する。そして、ヘッド４１が移動方向に移動中にインクを断続的に吐出することによって、移動方向に沿ったドットライン（ラスタライン）が紙に形成される。ヘッド４１の各ノズルにはピエゾ素子が設けられており、ピエゾ素子が駆動信号ＣＯＭ（後述）で駆動されることによって、ノズルからインクが噴射する。
【００２１】
検出器群５０には、リニア式エンコーダー５１、ロータリー式エンコーダー５２、紙検出センサー５３、光学センサー５４等が含まれる。リニア式エンコーダー５１は、キャリッジ３１の移動方向の位置を検出する。ロータリー式エンコーダー５２は、搬送ローラー２３の回転量を検出する。紙検出センサー５３は、給紙中の紙の先端の位置を検出する。光学センサー５４は、キャリッジ３１に取付けられている発光部と受光部により、紙の有無を検出する。そして、光学センサー５４は、キャリッジ３１によって移動しながら紙の端部の位置を検出し、紙の幅を検出することができる。また、光学センサー５４は、状況に応じて、紙の先端（搬送方向下流側の端部であり、上端ともいう）・後端（搬送方向上流側の端部であり、下端ともいう）も検出できる。
【００２２】
コントローラー６０は、プリンターの制御を行うための制御ユニットである。コントローラー６０は、インターフェイス部６１と、ＣＰＵ６２と、メモリー６３と、ユニット制御回路６４と、駆動信号生成回路６５を有する。インターフェイス部６１は、外部装置であるコンピューター１１０とプリンター１との間でデータの送受信を行う。ＣＰＵ６２は、プリンター全体の制御を行うための演算処理装置である。メモリー６３は、ＣＰＵ６２のプログラムを格納する領域や作業領域等を確保するためのものであり、ＲＡＭ、ＥＥＰＲＯＭ等の記憶素子を有する。ＣＰＵ６２は、メモリー６３に格納されているプログラムに従って、ユニット制御回路６４を介して各ユニットを制御する。
【００２３】
また、駆動信号生成回路６５は、ヘッドユニット４０のピエゾ素子を駆動させるための駆動信号ＣＯＭを生成する。駆動信号生成回路６５で生成された駆動信号ＣＯＭは、フレキシブルケーブル７１を介してヘッドユニット４０のヘッド４１に伝送される。
【００２４】
なお、駆動信号生成回路６５の詳細については後述する。
【００２５】
図３は駆動信号ＣＯＭの説明図である。駆動信号生成回路６５で生成された駆動信号ＣＯＭはピエゾ素子に印加される。駆動信号ＣＯＭの電圧の上昇している期間にピエゾ素子が充電される。また、駆動信号ＣＯＭの電圧が下降している期間にピエゾ素子が放電される。図は、媒体上の１画素にドットを形成する期間の駆動信号ＣＯＭを示している。媒体に印刷を行う際には、各画素にドットを形成するごとに、図の駆動信号ＣＯＭが繰り返し生成される。そして、この駆動信号ＣＯＭの変化に応じてピエゾ素子の充電と放電が行なわれる。このように駆動信号ＣＯＭによってピエゾ素子が充放電され、ピエゾ素子が駆動信号ＣＯＭの電圧変化に応じて変位することによってインクチャンバーが膨張・収縮し、対応するノズルからインクが吐出される。
【００２６】
＜印刷手順について＞
コントローラー６０は、コンピューター１１０から印刷命令及び印刷データを受信すると、印刷データに含まれる各種コマンドの内容を解析し、各ユニットを用いて、以下の処理を行う。
【００２７】
まず、コントローラー６０は、給紙ローラー２１を回転させ、印刷すべき用紙Ｓを搬送ローラー２３の所まで送る。次に、コントローラー６０は、搬送モーター２２を駆動させることによって搬送ローラー２３を回転させる。搬送ローラー２３が所定の回転量にて回転すると、用紙Ｓは所定の搬送量にて搬送される。
【００２８】
用紙Ｓがヘッドユニット４０の下部まで搬送されると、コントローラー６０は、印刷命令に基づいてキャリッジモーター３２を回転させる。このキャリッジモーター３２の回転に応じて、キャリッジ３１が移動方向に移動する。また、キャリッジ３１が移動することによって、キャリッジ３１に設けられたヘッドユニット４０も同時に移動方向に移動する。そして、コントローラー６０は、ヘッドユニット４０が移動方向に移動している間に駆動信号生成回路６５に駆動信号ＣＯＭを生成させる。そして、駆動信号ＣＯＭによってピエゾ素子を駆動させることに基づいて、ヘッド４１から断続的にインク滴を噴射させる。このインク滴が、用紙Ｓにインク滴が着弾することによって、移動方向に複数のドットが並ぶドット列が形成される。なお、移動するヘッド４１からインクを噴射することによるドット形成動作のことをパスという。
【００２９】
また、コントローラー６０は、ヘッドユニット４０が往復移動する合間に搬送モーター２２を駆動させる。搬送モーター２２は、コントローラー６０からの指令された駆動量に応じて回転方向の駆動力を発生する。そして、搬送モーター２２は、この駆動力を用いて搬送ローラー２３を回転させる。搬送ローラー２３が所定の回転量にて回転すると、用紙Ｓは所定の搬送量にて搬送される。つまり、用紙Ｓの搬送量は、搬送ローラー２３の回転量に応じて定まることになる。このように、パスと搬送動作を交互に繰り返して行い、用紙Ｓの各画素にドットを形成していく。こうして用紙Ｓに画像が印刷される。
【００３０】
そして、最後に、コントローラー６０は、搬送ローラー２３と同期して回転する排紙ローラー２５によって印刷が終了した用紙Ｓを排紙する。
【００３１】
＝＝＝駆動信号生成回路について＝＝＝
＜第１参考例＞
図４は第１参考例の駆動信号生成回路６５の構成の説明図である。なお、ピエゾ素子は容量性負荷として機能するので、図ではピエゾ素子がコンデンサー（Ｃ１）として記載されている。また、プリンター１には、各ノズルに対してそれぞれピエゾ素子が設けられているが、図中ではピエゾ素子を示すコンデンサーを１個で省略記載している。
【００３２】
第１参考例の駆動信号生成回路６５は、Ｄ／Ａコンバータ（以下ＤＡＣともいう）６５１と電流増幅回路６５２を有している。
【００３３】
ＤＡＣ６５１には、ＣＰＵ６２から駆動信号データ（デジタルデータ）が入力される。ＤＡＣ６５１はこのデジタルデータをアナログ信号に変換し、駆動信号データに応じた原駆動信号ＯＣＯＭを出力する。なお、原駆動信号ＯＣＯＭの電圧変化は、図３の駆動信号ＣＯＭとほぼ同じである。
【００３４】
電流増幅回路６５２は、多数のピエゾ素子が支障なく動作できるように、十分な電流を供給するための回路である。電流増幅回路６５２は、入力される原駆動信号ＯＣＯＭの電圧変化に応じてピエゾ素子Ｃ１を充放電するための駆動信号ＣＯＭを出力する。電流増幅回路６５２は、充電側トランジスタＱ１と放電側トランジスタＱ２を有する。充電側トランジスタＱ１はＮＰＮ型のトランジスタであり、放電側トランジスタＱ２はＰＮＰ型のトランジスタである。すなわち、電流増幅回路６５２は、相補的に２個のトランジスタを接続したプッシュプル増幅回路である。
【００３５】
充電側トランジスタＱ１（ＮＰＮ型トランジスタ）のベースにはＤＡＣ６５１からの原駆動信号ＯＣＯＭが入力される。また、充電側トランジスタＱ１のコレクタは４２Ｖ電源と接続されており、充電側トランジスタＱ１のエミッタは放電側トランジスタＱ２のエミッタと接続されているとともに、ピエゾ素子Ｃ１への駆動信号ＣＯＭの出力信号線に接続されている。
【００３６】
放電側トランジスタＱ２（ＰＮＰ型トランジスタ）のベースにはＤＡＣ６５１からの原駆動信号ＯＣＯＭが入力される。また、放電側トランジスタＱ２のコレクタはグランド（ＧＮＤ）と接続されており、放電側トランジスタＱ２のエミッタは、充電側トランジスタＱ１のエミッタと接続されている。
【００３７】
次に第１参考例の駆動信号生成回路６５の動作について説明する。図５は、第１参考例の駆動信号生成回路６５の動作の説明図である。
【００３８】
（充電時）
ピエゾ素子Ｃ１の充電時には、ＤＡＣ６５１からの原駆動信号ＯＣＯＭの電圧が徐々に高くなる。これにより、充電側トランジスタＱ１がオンとなって、図に示すように電流Ｉ１が流れてピエゾ素子Ｃ１が充電される。このときの、充電側トランジスタＱ１の発熱量（消費電力）は、充電側トランジスタＱ１のコレクタ−エミッタ間の電圧と電流Ｉ１との積で表される。つまり、図５の左側斜線部（右上がり線のハッチング部分）と電流Ｉ１の積になる。
【００３９】
（ホールド時）
ホールド時には、原駆動信号ＯＣＯＭの電圧が変化しない。これにより、充電側トランジスタＱ１と放電側トランジスタＱ２は共にオフとなる。よって、電流が流れず駆動信号ＣＯＭは同じ電圧を維持する。
【００４０】
（放電時）
ピエゾ素子Ｃ１の放電時には、ＤＡＣ６５１からの原駆動信号ＯＣＯＭの電圧が徐々に低くなる。これにより、放電側トランジスタＱ２がオンとなって、図に示すように電流Ｉ２が流れてピエゾ素子が放電される。このときの、放電側トランジスタＱ２の発熱量は、放電側トランジスタＱ２のコレクタ−エミッタ間の電圧と電流Ｉ２との積で表される。つまり、図５の右側斜線部（右下がり線のハッチング部分）と電流Ｉ２の積になる。
【００４１】
＜第２参考例＞
第１参考例では、斜線部の面積（コレクタ−エミッタ間の電圧差）が大きく、発熱量が大きい。これに対し、第２参考例では、コレクタ−エミッタ間の電圧差を小さくし、発熱量を低減させている。
また、第１参考例では、ピエゾ素子に充電された電荷が全てグランドに放電されてしまう。これに対し、第２参考例では、ピエゾ素子に充電された電荷の一部を放電時に回生している。
【００４２】
図６は、第２参考例の駆動信号生成回路６５の構成の説明図である。第２参考例の駆動信号生成回路６５は、ＤＡＣ６５１、電流増幅回路６５２、チャージポンプ回路６６、回生用のコンデンサーＣ３、及び、２１Ｖ電源Ｖ１を有している。電流増幅回路６５２の高圧側電源電圧端子は、チャージポンプ回路６６の高圧側出力端子と接続している（Ａ点）。また、電流増幅回路６５２の低圧側電源電圧端子は、チャージポンプ回路６６の低圧側出力端子と接続している（Ｂ点）。チャージポンプ回路６６の充電用端子は、２１Ｖ電源Ｖ１とコンデンサーＣ３と接続している（Ｃ点）。チャージポンプ回路６６の放電用端子は、ＧＮＤと接続している（Ｄ点）。
【００４３】
ＤＡＣ６５１は、第１参考例と同様の構成である。但し、第２参考例のＤＡＣ６５１は、原駆動信号ＯＣＯＭだけでなく、制御信号も出力する。なお、制御信号については後述する。
【００４４】
電流増幅回路６５２は、第１参考例と同様の構成である。但し、第２参考例では、充電側トランジスタＱ１のコレクタの接続先は、４２Ｖ電源ではなく、後述するチャージポンプ回路６６のコンデンサーＣ２の高圧側端子である。また、放電側トランジスタＱ２の接続先は、グランド（ＧＮＤ）ではなく、チャージポンプ回路６６のコンデンサーＣ２の低圧側端子である。
【００４５】
チャージポンプ回路６６は、コンデンサーＣ２、電圧調整部６６１、ダイオードＤ１及びダイオードＤ２を有している。チャージポンプ回路６６は、電流増幅回路６５２の高圧側電源電圧端子に原駆動信号ＯＣＯＭよりも高い電圧を印加するとともに（Ａ点）、電流増幅回路６５２の低圧側電源電圧端子に原駆動信号ＯＣＯＭよりも低い電圧を印加する（Ｂ点）。
【００４６】
コンデンサーＣ２は、チャージポンプ用のコンデンサーであり、コンデンサーＣ１（全てのピエゾ素子の容量の合計）よりも容量が大きい。コンデンサーＣ２の高圧側端子は、充電側トランジスタＱ１のコレクタと接続され、コンデンサーＣ２の低圧側端子は、放電側トランジスタＱ２のコレクタと接続されている。
【００４７】
電圧調整部６６１は、図中Ｂ点（コンデンサーＣ２の低圧側端子、すなわち、放電側トランジスタＱ２のコレクタ）の電圧を調整する。電圧調整部６６１は、ＤＡＣ６５１からの制御信号により動作が制御される。
【００４８】
第２参考例の電圧調整部６６１は、相補的に接続されたＮチャンネル型ＦＥＴ（Ｑ３）と、Ｐチャンネル型ＦＥＴ（Ｑ４）によるソースフォロア構成である。この構成により、電圧調整部６６１の出力電圧（Ｂ点電圧）が、入力電圧（制御信号の電圧）と同じになるように制御される。
【００４９】
Ｎチャンネル型ＦＥＴ（以下、Ｎ型ＦＥＴともいう）Ｑ３のゲートには、ＤＡＣ６５１からの制御信号が印加される。また、Ｎ型ＦＥＴＱ３のドレインは電源Ｖ１（２１Ｖ）に接続されており、Ｎ型ＦＥＴＱ３のソースは、Ｐチャンネル型ＦＥＴ（Ｑ４）のソースと接続されている。
【００５０】
Ｐチャンネル型ＦＥＴ（以下、Ｐ型ＦＥＴともいう）Ｑ４のゲートにはＤＡＣ６５１からの制御信号が印加される。Ｐ型ＦＥＴＱ４のドレインはグランド（ＧＮＤ）に接続されており、Ｐ型ＦＥＴＱ４のソースは、Ｎ型ＦＥＴＱ３のソースと接続されている。また、Ｎ型ＦＥＴＱ３のソース及びＰ型ＦＥＴＱ４のソースは、電流増幅回路６５２の放電側トランジスタＱ２のコレクタと、コンデンサーＣ２の低圧側端子に接続されている。
【００５１】
Ｂ点の電圧が制御信号の電圧よりも低くなる場合にはＮ型ＦＥＴＱ３がオンし、Ｂ点の電圧が制御信号の電圧よりも高くなる場合にはＰ型ＦＥＴＱ４がオンする。こうして、電圧調整部６６１は、制御信号と同じ電圧になるようにＢ点の電圧を調整する。
【００５２】
ダイオードＤ１は逆流防止用のダイオードであり、ダイオードＤ１のカソード側は電流増幅回路６５２の充電側トランジスタＱ１のコレクタ及びコンデンサーＣ２の高圧側端子と接続されており、アノード側は電源Ｖ１及びＮ型ＦＥＴＱ３のドレインと接続されている。
【００５３】
ダイオードＤ２は、回生用のダイオードであり、放電側トランジスタＱ２からコンデンサーＣ３へ電流が流れることを許容するためのものである。ダイオードＤ２のカソード側は、コンデンサーＣ３の高圧側端子と接続されており、アノード側は放電側トランジスタＱ２のコレクタと接続されている。
【００５４】
コンデンサーＣ３（蓄積素子に相当する）は、回生される電荷を蓄積するためのものである。ピエゾ素子Ｃ１の放電時に放電側トランジスタＱ２から放出された電荷がダイオードＤ２を介してコンデンサーＣ３に回生される。このコンデンサーＣ３の容量は、コンデンサーＣ１（全てのピエゾ素子の容量の合計）及びコンデンサーＣ２の容量よりも大きい。コンデンサーＣ３の低圧側端子はグランドに接続されており、高圧側端子は電源Ｖ１、ダイオードＤ１のアノード側、ダイオードＤ２のカソード側に接続されている。
【００５５】
電源Ｖ１は、２１Ｖの電源である。つまり、第２参考例の電源電圧は、第１参考例での電源電圧（４２Ｖ）よりも低い電圧である。
【００５６】
次に第２参考例の駆動信号生成回路６５の動作について説明する。
図７は、第２参考例の原駆動信号ＯＣＯＭ（駆動信号ＣＯＭ）、制御信号及び各ポイントでの電圧の時間変化の説明図である。
【００５７】
まず、時刻Ｔ０では、原駆動信号ＯＣＯＭに変化がなく、充電側トランジスタＱ１、放電側トランジスタＱ２は共にオフである。Ａ点電圧（コンデンサーＣ２の高圧側端子、電流増幅回路６５２の充電側トランジスタＱ１のコレクタ）は電源Ｖ１により２１Ｖになる。また、このとき制御信号はＧＮＤ電圧であり、これにより、Ｂ点電圧（コンデンサーＣ２の低圧側端子）は、ＧＮＤ電圧になる。よって、コンデンサーＣ２が２１Ｖで充電される。
【００５８】
時刻Ｔ１〜Ｔ２では、ＤＡＣ６５１からの原駆動信号ＯＣＯＭの電位が徐々に高くなる。原駆動信号ＯＣＯＭが高くなることによって、電流増幅回路６５２の充電側トランジスタＱ１がオンとなり、ピエゾ素子Ｃ１が充電される。このときの充電側トランジスタＱ１のコレクタ電圧は２１Ｖなので、充電側トランジスタＱ１のコレクタ−エミッタ間の電圧差は、２１Ｖ−駆動信号ＣＯＭの電圧（図のＴ１〜Ｔ２のハッチング部分）となる。これは第１参考例の場合よりも小さい。すなわち、充電側トランジスタＱ１の発熱が第１参考例よりも小さくなる。
また、このとき、制御信号はＧＮＤ電圧である。つまり、図のＢ点の電圧がＧＮＤ電圧になっている。
【００５９】
時刻Ｔ２〜Ｔ３では、制御信号の電圧が、原駆動信号ＯＣＯＭの電圧変化と同じ傾きで、徐々に高くなる。制御信号の電圧が高くなることによって、電圧調整部６６１のＮ型ＦＥＴＱ３がオンになる。Ｎ型ＦＥＴＱ３がオンすることにより、電源Ｖ１（２１Ｖ）からＢ点に電流が流れ、Ｂ点電圧が制御信号と同じ電圧になる。また、時刻Ｔ２直前でコンデンサーＣ２が２１Ｖで充電されているため、Ａ点電圧が制御信号の電圧＋２１Ｖになる（図７参照）。また、原駆動信号ＯＣＯＭが高くなることによって、電流増幅回路６５２の充電側トランジスタＱ１がオンとなり、ピエゾ素子Ｃ１が充電される。このときの充電側トランジスタＱ１のコレクタ電圧は「制御信号＋２１Ｖ」なので、充電側トランジスタＱ１のコレクタ−エミッタ間の電圧差は、「制御信号＋２１Ｖ−駆動信号ＣＯＭの電圧」となる（図のＴ２〜Ｔ３のハッチング部分）。これは第１参考例の場合よりも小さい。すなわち、充電側トランジスタＱ１の発熱が第１参考例よりも小さくなる。
【００６０】
時刻Ｔ３〜Ｔ４（ホールド時）では、原駆動信号ＯＣＯＭが一定になる。これにより充電側トランジスタＱ１が（及び放電側トランジスタＱ２も）オフとなり、ピエゾ素子Ｃ１には電流が流れず、駆動信号ＣＯＭは同じ電圧を維持する。また、このとき、制御信号も一定になる。これにより、Ｎ型ＦＥＴＱ３及びＰ型ＦＥＴＱ４はともにオフになる。
【００６１】
時刻Ｔ４〜Ｔ５では、ＤＡＣ６５１からの原駆動信号ＯＣＯＭの電圧が徐々に低くなる。これにより、電流増幅回路６５２の放電側トランジスタＱ２がオンとなり、ピエゾ素子Ｃ１が放電される。また、このとき、制御信号が原駆動信号ＯＣＯＭの電圧と同じ傾きで徐々に低くなる。これにより、Ｐ型ＦＥＴＱ４がオンし、Ｂ点電圧を制御信号と同じにする。つまり、Ｂ点の電圧が原駆動信号ＯＣＯＭの電圧と同じ傾きで低くなる。また、コンデンサー２は２１Ｖで充電されているので、Ａ点の電圧もＢ点の電圧が低くなるのと同じ傾きで低くなる。なお、このときの放電側トランジスタＱ２のコレクタ−エミッタ間の電圧差は、「駆動信号ＣＯＭの電圧−Ｂ点電圧」となる（図のＴ４〜Ｔ５のハッチング部分）。これは第１参考例の場合よりも小さい。すなわち、放電側トランジスタＱ２の発熱が第１参考例よりも小さくなる。
【００６２】
なお、放電側トランジスタＱ２から放出される電荷は、Ｐ型ＦＥＴＱ４を介してＧＮＤに放出されるが、駆動信号が２１Ｖまでは、電荷の一部がダイオードＤ２を介してコンデンサーＣ３に移動する（回生）。
【００６３】
時刻Ｔ５〜Ｔ６においても、放電側トランジスタＱ２がオンとなり、ピエゾ素子Ｃ１が放電される。なお、ここでは、Ｂ点の電圧がＧＮＤ電圧になっているので、放電側トランジスタＱ２のコレクタ−エミッタ間の電圧差は、駆動信号ＣＯＭの電圧−ＧＮＤ（Ｔ５〜Ｔ６のハッチング部分）である。
以下、同じ動作を繰り返す。
【００６４】
＜本実施形態＞
本実施形態では、チャージポンプ回路を２段構成にすることによって、電源電圧を第２参考例の場合よりもさらに低くしている。
【００６５】
図８は、本実施形態の駆動信号生成回路６５の説明図である。
本実施形態の駆動信号生成回路６５は、ＤＡＣ６５１、電流増幅回路６５２、第１チャージポンプ回路６６Ａ、第２チャージポンプ回路６６Ｂ、回生用のコンデンサーＣ３、及び、１４Ｖ電源Ｖ２を有している。
【００６６】
電流増幅回路６５２の高圧側電源電圧端子は、第２チャージポンプ回路６６Ｂの高圧側出力端子と接続している（Ａ点）。また、電流増幅回路６５２の低圧側電源電圧端子は、第２チャージポンプ回路６６Ｂの低圧側出力端子と接続している（Ｂ点）。なお、電流増幅回路６５２には原駆動信号ＯＣＯＭが入力され、駆動信号ＣＯＭが出力される。
第２チャージポンプ回路６６Ｂの充電用端子は、第１チャージポンプ回路６６Ａの高圧側出力端子と接続している（Ｃ点）。第２チャージポンプ回路６６Ｂの放電用端子は、第１チャージポンプ回路６６Ａの低圧側出力端子と接続している（Ｄ点）。なお、第２チャージポンプ回路６６Ｂには第２制御信号が入力される。
第１チャージポンプ回路６６Ａの充電用端子は、１４Ｖ電源Ｖ２及びコンデンサーＣ３と接続している（Ｅ点）。第１チャージポンプ回路６６Ａの放電用端子は、ＧＮＤと接続している（Ｆ点）。なお、第１チャージポンプ回路６６Ａには第１制御信号が入力される。
【００６７】
ＤＡＣ６５１は、前述の参考例と同様の構成である。但し、本実施形態のＤＡＣ６５１は、原駆動信号ＯＣＯＭだけでなく、２つの制御信号（第１制御信号、第２制御信号）も出力する。なお、第１制御信号、第２制御信号については後述する。
【００６８】
電流増幅回路６５２は、前述の参考例と同様の構成である。但し、本実施形態では、充電側トランジスタＱ１のコレクタの接続先は、後述する第２チャージポンプ回路６６ＢのコンデンサーＣ２２の高圧側端子（Ａ点）である。また、放電側トランジスタＱ２の接続先は、第２チャージポンプ回路６６ＢのコンデンサーＣ２２の低圧側端子（Ｂ点）である。
【００６９】
コンデンサーＣ３（蓄積素子に相当する）は、回生される電荷を蓄積するためのものである。ピエゾ素子Ｃ１の放電時に放電側トランジスタＱ２から放出された電荷がコンデンサーＣ３に回生される。このコンデンサーＣ３の容量は、コンデンサーＣ１（全てのピエゾ素子の容量の合計）の容量よりも大きい。コンデンサーＣ３の低圧側端子はグランドに接続されており、高圧側端子は１４Ｖ電源Ｖ２、第１チャージポンプ回路６６Ａの充電用端子（Ｅ点）に接続されている。
【００７０】
電源Ｖ２は、１４Ｖの電源である。つまり、本実施形態の電源電圧は、第１参考例での電源電圧（４２Ｖ）及び第２参考例での電源電圧（２１Ｖ）よりもさらに低い電圧である。
【００７１】
（第２チャージポンプ回路６６Ｂについて）
第２チャージポンプ回路６６Ｂは、コンデンサーＣ２２、第２電圧調整部６６１Ｂ、ダイオードＤ２１及びダイオードＤ２２を有している。第２チャージポンプ回路６６Ｂは、電流増幅回路６５２の高圧側電源電圧端子に原駆動信号ＯＣＯＭよりも高い電圧を印加するとともに（Ａ点）、電流増幅回路６５２の低圧側電源電圧端子に原駆動信号ＯＣＯＭよりも低い電圧を印加する（Ｂ点）。
【００７２】
コンデンサーＣ２２は、チャージポンプ用のコンデンサーであり、コンデンサーＣ１（全てのピエゾ素子の容量の合計）よりも容量が大きい。コンデンサーＣ２２の高圧側端子は、充電側トランジスタＱ１のコレクタと接続され、コンデンサーＣ２２の低圧側端子は、放電側トランジスタＱ２のコレクタと接続されている。
【００７３】
第２電圧調整部６６１Ｂは、図中Ｂ点（コンデンサーＣ２２の低圧側端子、すなわち、放電側トランジスタＱ２のコレクタ）の電圧を調整する。第２電圧調整部６６１Ｂは、ＤＡＣ６５１からの第２制御信号により動作が制御される。
第２電圧調整部６６１Ｂは、第２参考例の電圧調整部６６１と同様、相補的に接続されたＮ型ＦＥＴ（Ｑ２３）と、Ｐ型ＦＥＴ（Ｑ２４）によるソースフォロア構成である。この構成により、第２電圧調整部６６１Ｂの出力電圧（Ｂ点電圧）が、入力電圧（第２制御信号の電圧）と同じになるように制御される。
【００７４】
Ｎ型ＦＥＴＱ２３のゲートにはＤＡＣ６５１からの第２制御信号が印加される。また、Ｎ型ＦＥＴＱ２３のドレインは第１チャージポンプ回路６６Ａの高圧側出力端子（Ｃ点）と接続されており、Ｎ型ＦＥＴＱ２３のソースは、Ｐ型ＦＥＴＱ２４のソースと接続されている。
【００７５】
Ｐ型ＦＥＴＱ２４のゲートにはＤＡＣ６５１からの第２制御信号が印加される。また、Ｐ型ＦＥＴＱ２４のドレインは第１チャージポンプ回路６６Ａの低圧側出力端子（Ｄ点）と接続されており、Ｐ型ＦＥＴＱ２４のソースは、Ｎ型ＦＥＴＱ２３のソースと接続されている。また、Ｎ型ＦＥＴＱ２３のソース及びＰ型ＦＥＴＱ２４のソースは、電流増幅回路６５２の放電側トランジスタＱ２のコレクタと、コンデンサーＣ２２の低圧側端子に接続されている。
【００７６】
Ｂ点の電圧が第２制御信号の電圧よりも低くなる場合にはＮ型ＦＥＴＱ２３がオンし、Ｂ点の電圧が第２制御信号の電圧よりも高くなる場合にはＰ型ＦＥＴＱ２４がオンする。こうして、第２電圧調整部６６１Ｂは、第２制御信号と同じ電圧になるようにＢ点の電圧を調整する。
【００７７】
ダイオードＤ２１は逆流防止用のダイオードであり、ダイオードＤ２１のカソード側は電流増幅回路６５２の充電側トランジスタＱ１のコレクタ及びコンデンサーＣ２２の高圧側端子と接続されており、アノード側は第１チャージポンプ回路６６Ａの高圧側出力端子（Ｃ点）及びＮ型ＦＥＴＱ２３のドレインと接続されている。
【００７８】
ダイオードＤ２２は、回生用のダイオードであり、放電側トランジスタＱ２からコンデンサーＣ３へ電流が流れることを許容するためのものである。ダイオードＤ２２のカソード側は、第１チャージポンプ回路６６Ａの高圧側出力端子（Ｃ点）と接続されており、アノード側は放電側トランジスタＱ２のコレクタと接続されている。
【００７９】
（第１チャージポンプ回路６６Ａについて）
第１チャージポンプ回路６６Ａは、コンデンサーＣ１２、第１電圧調整部６６１Ａ、ダイオードＤ１１及びダイオードＤ１２を有している。第１チャージポンプ回路６６Ａは、第２チャージポンプ回路６６Ｂの充電用端子に第２制御信号よりも高い電圧を印加するとともに（Ｃ点）、第２チャージポンプ回路６６Ｂの放電用端子に第２制御信号よりも低い電圧を印加する（Ｄ点）。なお、第１チャージポンプ回路６６Ａは第２チャージポンプ回路６６Ｂと同様の構成である。
【００８０】
コンデンサーＣ１２は、チャージポンプ用のコンデンサーであり、コンデンサーＣ１（全てのピエゾ素子の容量の合計）よりも容量が大きい。コンデンサーＣ１２の高圧側端子は、第２チャージポンプ回路６６Ｂの充電用端子（Ｃ点）と接続され、コンデンサーＣ２２の低圧側端子は、第２チャージポンプ回路６６Ｂの放電用端子（Ｄ点）と接続されている。
【００８１】
第１電圧調整部６６１Ａは、図中Ｄ点（コンデンサーＣ１２の低圧側端子、第２チャージポンプ回路６６Ｂの放電用端子）の電圧を調整する。第１電圧調整部６６１Ａは、ＤＡＣ６５１からの第１制御信号により動作が制御される。
第１電圧調整部６６１Ａは、第２電圧調整部６６１Ｂと同様、相補的に接続されたＮ型ＦＥＴ（Ｑ１３）と、Ｐ型ＦＥＴ（Ｑ１４）によるソースフォロア構成である。この構成により、第１電圧調整部６６１Ａの出力電圧（Ｄ点電圧）が、入力電圧（第１制御信号の電圧）と同じになるように制御される。
【００８２】
Ｎ型ＦＥＴＱ１３のゲートにはＤＡＣ６５１からの第１制御信号が印加される。また、Ｎ型ＦＥＴＱ１３のドレインは電源Ｖ２（１４Ｖ）と接続されており、Ｎ型ＦＥＴＱ１３のソースは、Ｐ型ＦＥＴＱ１４のソースと接続されている。
Ｐ型ＦＥＴＱ１４のゲートにはＤＡＣ６５１からの第１制御信号が印加される。また、Ｐ型ＦＥＴＱ１４のドレインはＧＮＤと接続されており、Ｐ型ＦＥＴＱ１４のソースは、Ｎ型ＦＥＴＱ１３のソースと接続されている。また、Ｎ型ＦＥＴＱ１３のソース及びＰ型ＦＥＴＱ１４のソースは、第２チャージポンプ回路６６Ｂの放電用端子と、コンデンサーＣ１２の低圧側端子に接続されている。
【００８３】
Ｄ点の電圧が第１制御信号の電圧よりも低くなる場合にはＮ型ＦＥＴＱ１３がオンし、Ｄ点の電圧が第１制御信号の電圧よりも高くなる場合にはＰ型ＦＥＴＱ１４がオンする。こうして、第１電圧調整部６６１Ａは、第１制御信号と同じ電圧になるようにＤ点の電圧を調整する。なお、第１制御信号及び第２制御信号については後述する。
【００８４】
ダイオードＤ１１は逆流防止用のダイオードであり、ダイオードＤ１１のカソード側は第２チャージポンプ回路６６Ｂの充電用端子（Ｃ点）及びコンデンサーＣ１２の高圧側端子と接続されており、アノード側は電源Ｖ２及びＮ型ＦＥＴＱ１３のドレインと接続されている。
【００８５】
ダイオードＤ１２は、回生用のダイオードであり、第２チャージポンプ回路６６Ｂの放電側端子からコンデンサーＣ３へ電流が流れることを許容するためのものである。ダイオードＤ１２のカソード側は、Ｅ点を介してコンデンサーＣ３と接続されており、アノード側は第２チャージポンプ回路６６Ｂの放電用端子（Ｄ点）と接続されている。
【００８６】
次に本実施形態の駆動信号生成回路６５の動作について説明する。
図９は、本実施形態の原駆動信号ＯＣＯＭ（駆動信号ＣＯＭ）、第１制御信号、第２制御信号及びＡ点での電圧の時間変化の説明図である。また、図９の下側は、各ポイントに流れる電流を示している。なお、電源電流とは、Ｅ点（第１チャージポンプ回路６６Ａの充電用端子）に流れる電流である。
また、図１０Ａ及び図１０Ｂは、ピエゾ素子Ｃ１充電時の電流経路の説明図である。
まず、各信号の時間変化について説明する。
【００８７】
（原駆動信号ＯＣＯＭ）
時刻ｔ０において、原駆動信号ＯＣＯＭは最低電圧（約０Ｖ）である。時刻ｔ１〜ｔ４では、原駆動信号ＯＣＯＭの電位が徐々に高くなる。なお、途中の時刻ｔ２において、原駆動信号ＯＣＯＭが１４Ｖに達する。また時刻ｔ３において原駆動信号ＯＣＯＭが２８Ｖに達する。時刻ｔ４において、原駆動信号ＯＣＯＭは最高電圧になる。時刻ｔ４〜ｔ５では、原駆動信号ＯＣＯＭは一定電圧である。この時間をホールド時間と呼ぶ。時刻ｔ５〜ｔ８では、原駆動信号ＯＣＯＭの電位が徐々に低くなる。なお、途中の時刻ｔ６において、原駆動信号ＯＣＯＭが２８Ｖに達する。また、時刻ｔ７において原駆動信号ＣＯＭが１４Ｖに達する。そして時刻ｔ８において、原駆動信号ＯＣＯＭは最低電圧になる。このような原駆動信号ＯＣＯＭをＤＡＣ６５１は出力する。なお、駆動信号生成回路６５から出力される駆動信号ＣＯＭは、原駆動信号ＯＣＯＭとほぼ同じ電圧変化になる。
【００８８】
（第２制御信号）
時刻ｔ１までは、第２制御信号は最低電圧（ＧＮＤ以下の電圧）である。原駆動信号ＯＣＯＭの電圧が徐々に高くなる時刻ｔ１から、第２制御信号の電圧は、原駆動信号ＯＣＯＭの電圧変化と同じ傾きで、徐々に高くなる。そして時刻ｔ２の直前で０Ｖ以上になる。その後も、第２制御信号の電圧は、原駆動信号ＯＣＯＭの電圧変化と同じ傾きで徐々に高くなり、時刻ｔ３直前で１４Ｖに達し、時刻ｔ４で最高電圧になる。時刻ｔ４〜ｔ５では、第２制御信号は一定電圧である。時刻ｔ５以降では、第２制御信号の電圧は、最低電圧になるまで、原駆動信号ＯＣＯＭの電圧変化と同じ傾きで、徐々に低くなる。このような第２制御信号をＤＡＣ６５１は出力する。なお、時刻ｔ６で第２制御信号の電圧はほぼ１４Ｖになる。
【００８９】
（第１制御信号）
時刻ｔ２までは、第１制御信号は最低電圧（ＧＮＤ以下の電圧）である。時刻ｔ２から、第１制御信号の電圧は、原駆動信号ＯＣＯＭの電圧変化と同じ傾きで、徐々に高くなる。そして時刻ｔ３の直前で０Ｖ以上になる。その後も、第１制御信号の電圧は、原駆動信号ＯＣＯＭの電圧変化と同じ傾きで徐々に高くなり、時刻ｔ４で最高電圧になる。時刻ｔ４〜ｔ５では、第１制御信号は一定電圧である。時刻ｔ５以降、第１制御信号の電圧は、最低電圧になるまで、原駆動信号ＯＣＯＭの電圧変化と同じ傾きで、徐々に低くなる。このような第１制御信号をＤＡＣ６５１は出力する。
【００９０】
次に、各タイミングにおける駆動信号生成回路６５の動作について説明する。
時刻ｔ０では、原駆動信号ＯＣＯＭに変化がないので、充電側トランジスタＱ１、放電側トランジスタＱ２は共にオフである。Ａ点電圧（コンデンサーＣ２２の高圧側端子、電流増幅回路６５２の充電側トランジスタＱ１のコレクタ）は電源Ｖ２により１４Ｖになる。また、Ｃ点電圧（コンデンサーＣ１２の高圧側端子）も電源Ｖ２により１４Ｖになる。また、このとき第１制御信号及び第２制御信号は共にＧＮＤ以下の電圧であり、これにより、Ｂ点電圧（コンデンサーＣ２２の低圧側端子）及びＤ点電圧（コンデンサーＣ１２の低圧側端子）は、ＧＮＤ電圧になる。よって、コンデンサーＣ１２及びコンデンサーＣ２２が１４Ｖで充電される。
【００９１】
時刻ｔ１〜ｔ２では、ＤＡＣ６５１からの原駆動信号ＯＣＯＭの電位が徐々に高くなる。原駆動信号ＯＣＯＭが高くなることによって、電流増幅回路６５２の充電側トランジスタＱ１がオンとなり、ピエゾ素子Ｃ１が充電される。このときの充電側トランジスタＱ１のコレクタ電圧は１４Ｖなので、充電側トランジスタＱ１のコレクタ−エミッタ間の電圧差は、１４Ｖ−駆動信号ＣＯＭの電圧となる。これは、第２参考例の場合よりもさらに小さい。すなわち、充電側トランジスタＱ１の発熱が第２参考例（及び第１参考例）よりも小さくなる。
また、このとき、第１制御信号及び第２制御信号はＧＮＤ以下の電圧である。つまり、図のＢ点の電圧、及びＤ点の電圧はＧＮＤ電圧になっている。
【００９２】
時刻ｔ２〜ｔ３では、第２制御信号の電圧が、ＧＮＤ電圧よりも大となり、原駆動信号ＯＣＯＭの電圧変化と同じ傾きで、徐々に高くなる。これにより、第２電圧調整部６６１ＢのＮ型ＦＥＴＱ２３がオンになる。Ｎ型ＦＥＴＱ２３がオンすることで、電源Ｖ２（１４Ｖ）からＢ点に電流が流れ、Ｂ点電圧が第２制御信号と同じ電圧になる。そして、図１０Ａに示す経路（電源Ｖ２→Ｎ型ＦＥＴＱ２３→コンデンサーＣ２２→充電側トランジスタＱ１）の電流が流れる。時刻ｔ２直前でコンデンサーＣ２２が１４Ｖで充電されているため、Ｎ型ＦＥＴＱ２３がオンすることにより、Ａ点電圧が「Ｂ点電圧（第２制御信号の電圧）＋１４Ｖ」になる。
【００９３】
また、原駆動信号ＯＣＯＭが高くなることによって、電流増幅回路６５２の充電側トランジスタＱ１がオンとなり、ピエゾ素子Ｃ１が充電される。このときの充電側トランジスタＱ１のコレクタ電圧は「第２制御信号の電圧＋１４Ｖ」なので、充電側トランジスタＱ１のコレクタ−エミッタ間の電圧差は、「第２制御信号の電圧＋１４Ｖ−駆動信号ＣＯＭの電圧」となる。これは第１参考例、及び、第２参考例の場合よりも小さい。すなわち、充電側トランジスタＱ１の発熱が第１参考例、及び、第２参考例よりも小さくなる。
【００９４】
時刻ｔ３〜ｔ４では、第１制御信号の電圧が、ＧＮＤ電圧よりも大となり、原駆動信号ＯＣＯＭの電圧変化と同じ傾きで、徐々に高くなる。これにより、第１電圧調整部６６１ＡのＮ型ＦＥＴＱ１３がオンになる。Ｎ型ＦＥＴＱ１３がオンすることで、電源Ｖ２（１４Ｖ）からＤ点に電流が流れ、Ｄ点電圧が第１制御信号と同じ電圧になる。そして、図１０Ｂに示す経路（電源Ｖ２→Ｎ型ＦＥＴＱ１３→コンデンサーＣ１２→Ｎ型ＦＥＴＱ２３→コンデンサーＣ２２→充電側トランジスタＱ１）の電流が流れる。時刻ｔ３直前でコンデンサーＣ１２が１４Ｖで充電されているため、Ｃ点電圧（Ｎ型ＦＥＴＱ２３のドレイン電圧）が「第１制御信号の電圧＋１４Ｖ」になる。このため、第２制御信号の電圧（Ｎ型ＦＥＴＱ２３のゲート電圧）が電源Ｖ２の１４Ｖを超えても、Ｂ点電圧は第２制御信号と同じ電圧に制御される。Ａ点電圧は「第２制御信号の電圧＋１４Ｖ」なので、２８Ｖを超えてさらに上昇する。
【００９５】
時刻ｔ４〜ｔ５（ホールド時）では、原駆動信号ＯＣＯＭが一定になる。これにより充電側トランジスタＱ１が（及び放電側トランジスタＱ２も）オフとなり、ピエゾ素子Ｃ１には電流が流れず、駆動信号ＣＯＭは同じ電圧を維持する。また、このとき、第１制御信号及び第２制御信号も一定になる。これにより、第１電圧調整部６６１Ａ及び第２電圧調整部６６１Ｂの各トランジスタは全てオフになる。
【００９６】
時刻ｔ５〜ｔ７では、ＤＡＣ６５１からの原駆動信号ＯＣＯＭの電圧が徐々に低くなる。これにより、電流増幅回路６５２の放電側トランジスタＱ２がオンとなり、ピエゾ素子Ｃ１が放電される。また、このとき、第１制御信号及び第２制御信号が原駆動信号ＯＣＯＭの電圧と同じ傾きで徐々に低くなる。第２制御信号が徐々に低くなることによってＰ型ＦＥＴＱ２４がオンし、Ｂ点電圧を第２制御信号と同じにする。また、コンデンサーＣ２２は１４Ｖで充電されているので、Ａ点の電圧もＢ点の電圧（第２制御信号）が低くなるのと同じ傾きで低くなる。なお、このときの放電側トランジスタＱ２のコレクタ−エミッタ間の電圧差は、「駆動信号ＣＯＭの電圧−Ｂ点電圧」となる。
また、第１制御信号が徐々に低くなることによってＰ型ＦＥＴＱ１４がオンし、Ｄ点電圧を第１制御信号と同じにする。
【００９７】
このように、Ｐ型ＦＥＴＱ２４とＰ型ＦＥＴＱ１４がオンすることにより、放電側トランジスタＱ２から放出される電荷は、Ｐ型ＦＥＴＱ２４とＰ型ＦＥＴＱ１４を介してＧＮＤに放出される。なお、第２制御信号が１４Ｖになるまで（時刻ｔ５〜ｔ６）は、放電側トランジスタＱ２からの電荷の一部が、ダイオードＤ２２→コンデンサーＣ１２→ダイオードＤ１２を介して、コンデンサーＣ３に回生される。また、駆動信号ＣＯＭが１４Ｖになるまでは、放電側トランジスタＱ２からの電荷の一部が、Ｐ型ＦＥＴＱ２４→ダイオードＤ１２を介して、コンデンサーＣ３に回生される
時刻ｔ７〜ｔ８においても、放電側トランジスタＱ２がオンとなり、ピエゾ素子Ｃ１が放電される。なお、ここでは、Ｂ点の電圧がＧＮＤ電圧になっている（第２制御信号がＧＮＤ以下になる）ので、放電側トランジスタＱ２のコレクタ−エミッタ間の電圧差は、「駆動信号ＣＯＭの電圧−ＧＮＤ」である。
以下、同じ動作を繰り返す。
【００９８】
＜比較例＞
図１１は比較例の駆動信号生成回路６５の構成の説明図である。図８ではＤＡＣ６５１から３つの信号が出力されていたのに対し、この比較例では、ＤＡＣ６５１から出力される信号は、原駆動信号ＯＣＯＭと制御信号の２つである。ＤＡＣ６５１から出力された制御信号は、第１チャージポンプ回路６６Ａの第１電源調整部６６１Ａと、第２チャージポンプ回路６６Ｂの第２電源調整部６６１Ｂにそれぞれ入力されている。なお、この制御信号は本実施形態（図８、図９参照）の第２制御信号と同じ信号である。
【００９９】
前述の本実施形態では最初に第２チャージポンプ回路６６Ｂを動作させた後、第１チャージポンプ回路６６Ａを動作させていたが、この比較例では、第２チャージポンプ回路６６Ｂの動作と同じタイミングで第１チャージポンプ回路６６Ａが動作する。このため、図９の時刻ｔ２〜ｔ３の間においても、図１０Ｂの電流経路で電流が流れる。つまり、この期間にも、コンデンサーＣ１２に電流が流れる。
【０１００】
このように、比較例では、ピエゾ素子Ｃ１の充電時に１段目のチャージポンプ回路（第１チャージポンプ回路６６Ａ）のコンデンサーＣ１２に電流が流れる時間が多くなる（コンデンサーＣ１２の放電が多い）。これにより、第１チャージポンプ回路６６Ａの充電を多く行うことが必要になり、電力消費が大きい。
【０１０１】
また、本実施形態では、図９の時刻ｔ２〜ｔ３の間、第１チャージポンプ回路６６ＡのＮ型ＦＥＴＱ１３がオフ（Ｎ型ＦＥＴＱ１３に電流が流れない）のに対し、比較例では、この間にもＮ型ＦＥＴＱ１３がオン（Ｎ型ＦＥＴＱ１３に電流が流れる）になる。つまり、比較例では、この期間にＮ型ＦＥＴＱ１３においても発熱する。このように、比較例では１段目のチャージポンプ回路（第１チャージポンプ回路６６Ａ）のＮ型ＦＥＴＱ１３での損失が大きい。
【０１０２】
以上説明したように、本実施形態の駆動信号生成回路６５は、電流増幅回路６５２と、第１チャージポンプ回路６６Ａと第２チャージポンプ回路６６Ｂを備えている。このようにチャージポンプ回路を２段構成にすることで、第１参考例及び第２参考例よりも電源電圧を低くすることができ、消費電力を小さくすることができる。
また、第１チャージポンプ回路６６Ａは、電源電圧（Ｅ点電圧）が一端に印加されるコンデンサーＣ１２と、ピエゾ素子Ｃ１の充電時にコンデンサーＣ１２の他端の電圧を制御するＮ型ＦＥＴＱ１３を有している。
第２チャージポンプ回路６６Ｂは、第１チャージポンプ回路６６Ａの出力電圧（Ｃ点電圧）が一端に印加されるコンデンサーＣ２２と、ピエゾ素子Ｃ１の充電時にコンデンサーＣ２２の他端の電圧を調整するＮ型ＦＥＴＱ２３を有している。
そして、原駆動信号が１４Ｖを超える場合、１４Ｖから２８Ｖまでは、第２チャージポンプ回路のみを動作させ、２８Ｖよりも高くなる場合は第１チャージポンプ回路と第２チャージポンプ回路を共に動作させている。
こうすることにより、比較例と比べて、ピエゾ素子Ｃ１の充電時に１段目のチャージポンプ回路（第１チャージポンプ回路６６Ａ）のコンデンサーＣ１２に電流が流れる時間を少なくすることができ電力消費を小さくすることができる。
【０１０３】
また、ピエゾ素子Ｃ１の充電時に第１チャージポンプ回路６６ＡのＮ型ＦＥＴＱ１３に電流が流れない時間を多くすることができ、Ｎ型ＦＥＴＱ１３の発熱による損失を小さくすることができる
なお、本実施形態では、第１制御信号が第２制御信号よりも小さかったが、この逆であってもよい。つまり、第２チャージポンプ回路６６Ｂを先に動作させた後、第１チャージポンプ回路６６Ａを動作させるようにしてもよい。
【０１０４】
＝＝＝第２実施形態＝＝＝
図１２は第２実施形態の駆動信号生成回路６５の説明図である。第２実施形態では、前述した比較例（図１１）と同様にＤＡＣ６５１から出力される制御信号は一つである。但し、第２実施形態では、ＤＡＣ６５１と第１チャージポンプ回路６６Ａの第１電圧調整部６６１Ａとの間に電圧降下用のツェナーダイオードＺＤ１が設けられている。
ツェナーダイオードＺＤ１のカソード側はＤＡＣ６５１と接続されており、ＤＡＣ６５１からの制御信号が印加される。また、ツェナーダイオードＺＤ１のアノード側は第１電圧調整部６６１ＡのＮ型ＦＥＴＱ１３のゲート及びＰ型ＦＥＴＱ１４のゲートと接続されている。
以上の構成により、ツェナーダイオードＺＤ１の逆方向に電流が流れるときには、ツェナーダイオードＺＤ１の電圧降下分だけ電圧が下がる。つまり、第１チャージポンプ回路６６Ａを動作させるタイミングを、第２チャージポンプ回路６６Ｂを動作させるタイミングよりも遅らせることができる。
なお、第２実施形態の動作は前述の実施形態と同様であるので説明を省略する。
【０１０５】
第２実施形態の場合も、最初に第２チャージポンプ回路６６Ｂが動作し、その後、第１チャージポンプ回路６６Ａが動作するので、コンデンサーＣ１２の放電を少なくすることができ電力消費を抑えることができる。また、１段目のチャージポンプ回路（第１チャージポンプ回路６６Ａ）のＮ型ＦＥＴＱ１３での損失を小さくできる。さらに、第２実施形態では、ＤＡＣ６５１が出力する制御信号が１つ（第１実施形態では制御信号が２つ）なので、第１実施形態よりもＤＡＣ６５１の構成を簡素にすることができる。
【０１０６】
＝＝＝その他の実施形態＝＝＝
一実施形態としてのプリンター等を説明したが、上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれることは言うまでもない。特に、以下に述べる実施形態であっても、本発明に含まれるものである。
【０１０７】
＜プリンターについて＞
前述の実施形態のプリンターは、ヘッドが移動方向に移動するドット形成動作（パス）と、用紙を搬送方向に搬送する搬送動作とを交互に繰り返すプリンター（いわゆるシリアルプリンター）であった。しかし、プリンターの種類は、これに限られるものではない。例えば、ヘッドを固定して、ヘッドと対向させて用紙を搬送させながらヘッドからインクを吐出させて印刷を行うプリンター（いわゆるラインプリンター）であっても良い。
【０１０８】
＜液体噴射装置について＞
前述の実施形態では、液体噴射装置の一例としてインクジェットプリンターが説明されている。但し、液体噴射装置はインクジェットプリンターに限られるものではなく、インク以外の液体（液体以外にも、機能材料の粒子が分散されている液状体、ジェルのような液状体も含む）や液体以外の流体（流体として噴射できる固体、例えば粉体）を噴射する流体噴射装置にも適用可能である。例えば、液晶ディスプレイ、ＥＬディスプレイ及び面発光ディスプレイの製造などに用いられる液状の色剤や電極材などを噴射する噴射装置や、バイオチップ製造に用いられる液状の生体有機物を噴射する噴射装置に、前述の実施形態を適用しても良い。
【０１０９】
＜インクについて＞
前述の実施形態は、プリンターの実施形態だったので、インクをノズルから噴射しているが、このインクは水性でも良いし、油性でも良い。また、ノズルから噴射する流体は、インクに限られるものではない。例えば、金属材料、有機材料（特に高分子材料）、磁性材料、導電性材料、配線材料、成膜材料、電子インク、加工液、遺伝子溶液などを含む液体（水も含む）をノズルから噴射しても良い。
【０１１０】
＜ピエゾ素子について＞
前述の実施形態では、ピエゾ素子を用いてインクを吐出していた。しかし、駆動される素子が容量性負荷の機能があれば、ピエゾ素子に限られず、他の圧電素子でも良い。
【０１１１】
＜ＤＡＣについて＞
前述の実施形態では、原駆動信号ＯＣＯＭや制御信号を、ＤＡＣ（Ｄ／Ａコンバーター）を用いて生成したが、これに限られない。デジタルデータからアナログ信号に変換することなく、直接アナログ信号として原駆動信号ＯＣＯＭや制御信号を出力しても良い。
【０１１２】
＜コンデンサーＣ３について＞
本実施形態では、コンデンサーＣ３によって、ピエゾ素子Ｃ１の放電時の電荷を回生していたが、コンデンサーＣ３を用いなくてもよい（回生しなくてもよい）。
【符号の説明】
【０１１３】
１ プリンター、２０ 搬送ユニット、
２１ 給紙ローラー、２２ 搬送モーター（ＰＦモーター）、
２３ 搬送ローラー、２４ プラテン、２５ 排紙ローラー、
３０ キャリッジユニット、３１ キャリッジ、
３２ キャリッジモーター（ＣＲモーター）、
４０ ヘッドユニット、４１ ヘッド、
５０ センサー群、５１ リニア式エンコーダー、
５２ ロータリー式エンコーダー、
５３ 紙検出センサー、５４ 光学センサー、
６０ コントローラー、６１ インターフェイス部、６２ ＣＰＵ、
６３ メモリー、６４ ユニット制御回路、
６５ 駆動信号生成回路、６５１ ＤＡＣ、６５２ 電流増幅回路、
６６ チャージポンプ回路、６６Ａ 第１チャージポンプ回路、
６６Ｂ 第２チャージポンプ回路、６６１Ａ 第１電圧調整部、
６６１Ｂ 第２電圧調整部、７１ フレキシブルケーブル、
Ｑ１ 充電側トランジスタ、Ｑ２ 放電側トランジスタ、
Ｑ３ Ｎ型ＦＥＴ、Ｑ４ Ｐ型ＦＥＴ、Ｑ６ Ｎ型ＦＥＴ、
Ｑ７ Ｐ型ＦＥＴ、Ｑ８ Ｎ型ＦＥＴ、Ｑ９ Ｎ型ＦＥＴ、
Ｑ１３ Ｎ型ＦＥＴ、Ｑ１４ Ｐ型ＦＥＴ、
Ｑ２３ Ｎ型ＦＥＴ、Ｑ２４ Ｐ型ＦＥＴ、
Ｃ１ ピエゾ素子、Ｃ２〜Ｃ４，Ｃ１２，Ｃ２２ コンデンサー、
Ｄ１，Ｄ２，Ｄ１１，Ｄ１２，Ｄ２１，Ｄ２２ ダイオード、
ＺＤ１ ツェナーダイオード
Ｖ１ 電源（２１Ｖ）、Ｖ２ 電源（１４Ｖ）
【特許請求の範囲】
【請求項１】
（Ａ）原駆動信号が入力され、前記原駆動信号の電圧変化に応じて容量性負荷を充放電する電流増幅回路と、
（Ｂ）前記電流増幅回路への電源電圧を上昇させる第１チャージポンプ回路であって、
（Ｂ１）一端に前記電源電圧が印加される第１コンデンサーと、
（Ｂ２）前記第１コンデンサーの他端の電圧を制御する第１スイッチと、
を有し、前記第１スイッチがオンすることに基づいて前記第１コンデンサーの前記一端の電圧を上昇させて出力する第１チャージポンプ回路と、
（Ｃ）前記第１チャージポンプ回路と前記電流増幅回路との間に設けられた第２チャージポンプ回路であって、
（Ｃ１）一端に前記第１チャージポンプ回路の出力電圧が印加される第２コンデンサーと、
（Ｃ２）前記第２コンデンサーの他端の電圧を制御する第２スイッチと、
を有し、前記第２スイッチがオンすることに基づいて前記第２コンデンサーの前記一端の電圧を上昇させて出力する第２チャージポンプ回路と、
を備え、
（Ｄ）前記容量性負荷の充電時に前記原駆動信号が前記電源電圧よりも高く所定電圧以下のときには、第１スイッチ及び第２スイッチの一方をオンさせ、前記原駆動信号が前記所定電圧よりも高くなるときには、前記第１スイッチと前記第２スイッチを共にオンさせる
ことを特徴とする駆動信号生成回路。
【請求項２】
請求項１に記載の駆動信号生成回路であって、
前記第１スイッチは、
ドレインに前記電源電圧が印加され、ゲートに第１制御信号が印加され、ソースが前記第１コンデンサーの前記他端と接続されたＮチャンネルＦＥＴであり、
前記第２スイッチは、
ドレインに前記第１チャージポンプ回路の出力電圧が印加され、ゲートに前記第１制御信号とは大きさの異なる第２制御信号が印加され、ソースが前記第２コンデンサーの前記他端と接続されたＮチャンネルＦＥＴである、
ことを特徴とする駆動信号生成回路。
【請求項３】
請求項２に記載の駆動信号生成回路であって、
前記第１制御信号及び前記第２制御信号は、前記原駆動信号の電圧に応じて変化する信号である
ことを特徴とする駆動信号生成回路。
【請求項４】
請求項２又は３に記載の駆動信号生成回路であって、
前記第１チャージポンプ回路及び前記第２チャージポンプ回路は、前記各ＮチャンネルＦＥＴと相補的に接続されてソースフォロアを構成するＰチャンネルＦＥＴをそれぞれ有し、
前記容量性負荷の放電時には、前記第１制御信号及び前記第２制御信号に基づいて前記各ＰチャンネルＦＥＴがオンして、前記容量性負荷の電荷を放出させる
ことを特徴とする駆動信号生成回路。
【請求項５】
請求項４に記載の駆動信号生成回路であって、
前記容量性負荷の放電時の電荷を蓄積する蓄電素子を更に備える
ことを特徴とする駆動信号生成回路。
【請求項６】
請求項２〜５の何れかに記載の駆動信号生成回路であって、
前記第１スイッチと接続されたツェナーダイオードを有し、
前記第１制御信号は、前記ツェナーダイオードによって前記第２制御信号が電圧降下されたものである
ことを特徴とする駆動信号生成回路。
【請求項７】
原駆動信号が入力され、前記原駆動信号の電圧変化に応じて容量性負荷を充放電する電流増幅回路と、
前記電流増幅回路への電源電圧を上昇させる第１チャージポンプ回路であって、一端に前記電源電圧が印加される第１コンデンサーと、前記第１コンデンサーの他端の電圧を制御する第１スイッチと、を有し、前記第１スイッチがオンすることに基づいて前記第１コンデンサーの前記一端の電圧を上昇させて出力する第１チャージポンプ回路と、
前記第１チャージポンプ回路と前記電流増幅回路との間に設けられた第２チャージポンプ回路であって、一端に前記第１チャージポンプ回路の出力電圧が印加される第２コンデンサーと、前記第２コンデンサーの他端の電圧を制御する第２スイッチと、を有し、前記第２スイッチがオンすることに基づいて前記第２コンデンサーの前記一端の電圧を上昇させて出力する第２チャージポンプ回路と、
を備えた駆動信号生成回路の駆動信号生成方法であって、
前記容量性負荷の充電時に前記原駆動信号が前記電源電圧よりも高く所定電圧以下のときには、第１スイッチ及び第２スイッチの一方をオンにし、
前記原駆動信号が前記所定電圧よりも高くなるときには、前記第１スイッチと前記第２スイッチを共にオンにする、
ことを特徴とする駆動信号生成方法。
【請求項１】
（Ａ）原駆動信号が入力され、前記原駆動信号の電圧変化に応じて容量性負荷を充放電する電流増幅回路と、
（Ｂ）前記電流増幅回路への電源電圧を上昇させる第１チャージポンプ回路であって、
（Ｂ１）一端に前記電源電圧が印加される第１コンデンサーと、
（Ｂ２）前記第１コンデンサーの他端の電圧を制御する第１スイッチと、
を有し、前記第１スイッチがオンすることに基づいて前記第１コンデンサーの前記一端の電圧を上昇させて出力する第１チャージポンプ回路と、
（Ｃ）前記第１チャージポンプ回路と前記電流増幅回路との間に設けられた第２チャージポンプ回路であって、
（Ｃ１）一端に前記第１チャージポンプ回路の出力電圧が印加される第２コンデンサーと、
（Ｃ２）前記第２コンデンサーの他端の電圧を制御する第２スイッチと、
を有し、前記第２スイッチがオンすることに基づいて前記第２コンデンサーの前記一端の電圧を上昇させて出力する第２チャージポンプ回路と、
を備え、
（Ｄ）前記容量性負荷の充電時に前記原駆動信号が前記電源電圧よりも高く所定電圧以下のときには、第１スイッチ及び第２スイッチの一方をオンさせ、前記原駆動信号が前記所定電圧よりも高くなるときには、前記第１スイッチと前記第２スイッチを共にオンさせる
ことを特徴とする駆動信号生成回路。
【請求項２】
請求項１に記載の駆動信号生成回路であって、
前記第１スイッチは、
ドレインに前記電源電圧が印加され、ゲートに第１制御信号が印加され、ソースが前記第１コンデンサーの前記他端と接続されたＮチャンネルＦＥＴであり、
前記第２スイッチは、
ドレインに前記第１チャージポンプ回路の出力電圧が印加され、ゲートに前記第１制御信号とは大きさの異なる第２制御信号が印加され、ソースが前記第２コンデンサーの前記他端と接続されたＮチャンネルＦＥＴである、
ことを特徴とする駆動信号生成回路。
【請求項３】
請求項２に記載の駆動信号生成回路であって、
前記第１制御信号及び前記第２制御信号は、前記原駆動信号の電圧に応じて変化する信号である
ことを特徴とする駆動信号生成回路。
【請求項４】
請求項２又は３に記載の駆動信号生成回路であって、
前記第１チャージポンプ回路及び前記第２チャージポンプ回路は、前記各ＮチャンネルＦＥＴと相補的に接続されてソースフォロアを構成するＰチャンネルＦＥＴをそれぞれ有し、
前記容量性負荷の放電時には、前記第１制御信号及び前記第２制御信号に基づいて前記各ＰチャンネルＦＥＴがオンして、前記容量性負荷の電荷を放出させる
ことを特徴とする駆動信号生成回路。
【請求項５】
請求項４に記載の駆動信号生成回路であって、
前記容量性負荷の放電時の電荷を蓄積する蓄電素子を更に備える
ことを特徴とする駆動信号生成回路。
【請求項６】
請求項２〜５の何れかに記載の駆動信号生成回路であって、
前記第１スイッチと接続されたツェナーダイオードを有し、
前記第１制御信号は、前記ツェナーダイオードによって前記第２制御信号が電圧降下されたものである
ことを特徴とする駆動信号生成回路。
【請求項７】
原駆動信号が入力され、前記原駆動信号の電圧変化に応じて容量性負荷を充放電する電流増幅回路と、
前記電流増幅回路への電源電圧を上昇させる第１チャージポンプ回路であって、一端に前記電源電圧が印加される第１コンデンサーと、前記第１コンデンサーの他端の電圧を制御する第１スイッチと、を有し、前記第１スイッチがオンすることに基づいて前記第１コンデンサーの前記一端の電圧を上昇させて出力する第１チャージポンプ回路と、
前記第１チャージポンプ回路と前記電流増幅回路との間に設けられた第２チャージポンプ回路であって、一端に前記第１チャージポンプ回路の出力電圧が印加される第２コンデンサーと、前記第２コンデンサーの他端の電圧を制御する第２スイッチと、を有し、前記第２スイッチがオンすることに基づいて前記第２コンデンサーの前記一端の電圧を上昇させて出力する第２チャージポンプ回路と、
を備えた駆動信号生成回路の駆動信号生成方法であって、
前記容量性負荷の充電時に前記原駆動信号が前記電源電圧よりも高く所定電圧以下のときには、第１スイッチ及び第２スイッチの一方をオンにし、
前記原駆動信号が前記所定電圧よりも高くなるときには、前記第１スイッチと前記第２スイッチを共にオンにする、
ことを特徴とする駆動信号生成方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０Ａ】
【図１０Ｂ】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０Ａ】
【図１０Ｂ】
【図１１】
【図１２】
【公開番号】特開２０１１−１６２８５（Ｐ２０１１−１６２８５Ａ）
【公開日】平成２３年１月２７日（２０１１．１．２７）
【国際特許分類】
【出願番号】特願２００９−１６２１３４（Ｐ２００９−１６２１３４）
【出願日】平成２１年７月８日（２００９．７．８）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２３年１月２７日（２０１１．１．２７）
【国際特許分類】
【出願日】平成２１年７月８日（２００９．７．８）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]