ＬＥＤ駆動電圧供給回路及びＬＥＤ装置
【課題】 ＬＥＤの発光駆動に際して定電流駆動回路で生じる消費電力を抑制・低減し、定電流駆動回路の安定・正常な動作を保証する。
【解決手段】 ＬＥＤ装置は、ＬＥＤアレイ１２と、ＬＥＤドライバＩＣ１４（０）〜１４（Ｎ−１）と、ＤＣ−ＤＣコンバータ１６と、分圧抵抗２４，２６からなる第１のフィードバック回路と、コントローラ３８および第２のフィードバック回路８０とを有するヘッドルーム電圧監視回路とを備えている。第２のフィードバック回路８０は、ＬＥＤドライバＩＣ１４（０）〜１４（Ｎ−１）の電流端子ＯＵＴ０〜ＯＵＴｍ−１にそれぞれ得られるヘッドルーム電圧ＨＶ０〜ＨＶｍ−１をＤＣ−ＤＣコンバータ１６にフィードバックする。
【解決手段】 ＬＥＤ装置は、ＬＥＤアレイ１２と、ＬＥＤドライバＩＣ１４（０）〜１４（Ｎ−１）と、ＤＣ−ＤＣコンバータ１６と、分圧抵抗２４，２６からなる第１のフィードバック回路と、コントローラ３８および第２のフィードバック回路８０とを有するヘッドルーム電圧監視回路とを備えている。第２のフィードバック回路８０は、ＬＥＤドライバＩＣ１４（０）〜１４（Ｎ−１）の電流端子ＯＵＴ０〜ＯＵＴｍ−１にそれぞれ得られるヘッドルーム電圧ＨＶ０〜ＨＶｍ−１をＤＣ−ＤＣコンバータ１６にフィードバックする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バックライト、照明、ディスプレイ等に用いられるＬＥＤ装置、およびＬＥＤを発光駆動するためのＬＥＤ駆動回路に関する。
【背景技術】
【０００２】
今日、ＬＥＤ（発光ダイオード）は、高輝度で発光するものや、白色その他様々な色を発光するものが開発・量産されており、バックライト、照明、ディスプレイなどに広く利用されている。
【０００３】
図１１に、ＬＣＤ（液晶ディスプレイ）−ＴＶ（テレビジョン）向けのバックライトに用いられている従来のＬＣＤ装置の回路構成を示す。図示のように、このＬＣＤ装置は、ｎ×ｍ（ｎ，ｍは２以上の整数）個のＬＥＤ［１０（０，０）・・・１０（ｎ−２，０），１０（ｎ−１，０）］〜［１０（０，ｍ−１）・・・１０（ｎ−２，ｍ−１），１０（ｎ−１，ｍ−１）］からなるＬＥＤアレイ１２と、たとえば１６チャンネル型の１個または複数（Ｎ）個のＬＥＤドライバＩＣ（集積回路）１４（０）〜１４（Ｎ−１）と、直流電源たとえばＤＣ−ＤＣコンバータ１６と、コントローラ１８とを有している。
【０００４】
図１１において、各列のＬＥＤ１０（０，ｙ）・・・１０（ｎ−２，ｙ），１０（ｎ−１，ｙ）（ｙ＝０〜ｍ−１）は、ＤＣ−ＤＣコンバータ１６の出力端子とＬＥＤドライバＩＣ１４の各対応する電流端子ＯＵＴｙとの間で電気的に直列に接続されている。たとえば、第１列のＬＥＤ１０（０，０）・・・１０（ｎ−２，０），１０（ｎ−１，０）は、ＤＣ−ＤＣコンバータ１６の出力端子と１番目のＬＥＤドライバＩＣ１４（０）の１番目の電流端子ＯＵＴ０との間で電気的に直列に接続されている。また、第ｍ列のＬＥＤ１０（０，ｍ−１）・・・１０（ｎ−２，ｍ−１），１０（ｎ−１，ｍ−１）は、ＤＣ−ＤＣコンバータ１６の出力端子とＮ番目のＬＥＤドライバＩＣ１４（Ｎ−１）で使用される最後尾の電流端子ＯＵＴｍ−１との間で電気的に直列に接続されている。
【０００５】
このＬＥＤバックライトは、エリアライト方式であり、図１２に示すようにバックライト領域２２をマトリクス状にｍ個（ｍ＝ｉ×ｊ）のブロックＢ０，Ｂ１・・・Ｂｍ−１に分割し、各ブロックＢｙ内に図１１の各対応する列のＬＥＤ１０（０，ｙ）・・・１０（ｎ−２，ｙ），１０（ｎ−１，ｙ）をたとえば図１３に示すような一定の密度分布で二次元的に配置している。
【０００６】
図１１において、ＤＣ−ＤＣコンバータ１６は、たとえばチョッパ方式昇圧形コンバータとして動作するスイッチング電源であり、たとえば２４ボルトで入力される直流の入力電圧ＶＩＮを昇圧して一定レベルたとえば５０ボルトの直流電圧をＬＥＤ駆動電圧ＶＬＥＤとして出力する。
【０００７】
このＤＣ−ＤＣコンバータ１６は、その出力電圧つまりＬＥＤ駆動電圧ＶＬＥＤについて定電圧制御を行うために、基準電圧入力端子ＲＥＦ、フィードバック電圧入力端子ＦＢ、分圧抵抗２４，２６からなるフィードバック回路等を有している。より詳細には、ＤＣ−ＤＣコンバータ１６の出力端子とグランド電位端子との間に抵抗２４，２６が直列に接続され、両抵抗の間のノードＮＡがフィードバック電圧入力端子ＦＢに接続されている。両抵抗２４，２６の抵抗値をそれぞれＲ２４，Ｒ２６とすると、ＬＥＤ駆動電圧ＶＬＥＤに係数Ｒ２６／（Ｒ２４＋Ｒ２６）を乗じた値の分圧電圧ＶＡがノードＮＡに得られ、この分圧電圧ＶＡがフィードバック電圧としてフィードバック電圧入力端子ＦＢに入力される。一方、基準電圧入力端子ＲＥＦには、たとえばコントローラ１８からの一定の基準電圧ＶＲＥＦが入力される。ＤＣ−ＤＣコンバータ１６は、抵抗分圧回路［２４，２６］からのフィードバック電圧ＶＡが基準電圧ＶＲＥＦに等しくなるように、スイッチング電源の動作を行うようになっている。
【０００８】
各ＬＥＤドライバＩＣ１４（ｘ）（ｘ＝０〜Ｎ−１）は、１６チャンネルのシンク型定電流駆動回路を有しており、各々の定電流駆動回路の出力端子を上記電流端子ＯＵＴｙ（ｙ＝０〜ｍ−１）としている。各チャンネルの定電流駆動回路は、各対応する列のＬＥＤ１０（０，ｙ）・・・１０（ｎ−２，ｙ），１０（ｎ−１，ｙ）に一定のＬＥＤ駆動電流Ｉｙを流すように働く。ただし、安定した定電流動作を保証するためには、各電流端子ＯＵＴｙに所定レベルを上回る電圧がヘッドルーム電圧ＨＶｙとして常時保たれていなければならず、このヘッドルーム電圧条件を満たすように、ＤＣ−ＤＣコンバータ１６の出力電圧つまりＬＥＤ駆動電圧ＶＬＥＤが設定される。ここで、各電流端子ＯＵＴｙにおけるヘッドルーム電圧ＨＶｙは、各対応するＬＥＤ直列回路［１０（０，ｙ）・・・１０（ｎ−２，ｙ），１０（ｎ−１，ｙ）］で生じる全電圧降下をＶｙ（０〜ｎ−１）すると、ＨＶｙ＝ＶＬＥＤ−Ｖｙ（０〜ｎ−１）で表される。
【０００９】
各ＬＥＤドライバＩＣ１４（ｘ）には、コントローラ１８より所要のクロック信号と共に当該ＬＥＤバックライトの明るさを制御するためのデータおよび制御信号が入力される。最近のＬＣＤ−ＴＶでは、１画面内で画像に応じてＬＥＤバックライトの明るさをエリアまたはブロック単位で独立に可変制御するローカル・ダイミング（local dimming）の手法が用いられている。このローカル・ダイミングを行うために、コントローラ１８より一定サイクル（たとえば１２０Ｈｚ）毎に各ブロックＢｙの輝度または明るさの度合いを諧調で示すグレイスケール・データが各対応する定電流駆動回路にシリアル転送で送り込まれ、各定電流駆動回路が各グレイスケール・データに基づいて１サイクル内でＬＥＤ駆動電流Ｉｙを流す時間またはデューティをＰＷＭ（パルス幅変調）制御方式で可変制御するようにしている。
【００１０】
なお、図１１において、各列のＬＥＤ１０（０，ｙ）・・・１０（ｎ−２，ｙ），１０（ｎ−１，ｙ）と各対応するチャンネルの電流端子ＯＵＴｙとの間には、ＬＥＤ短絡時の高電圧から各定電流駆動回路を保護するためのＮＭＯＳトランジスタ２８が設けられている。このＮＭＯＳトランジスタ２８は、抵抗３０，３２からなる分圧回路より与えられるバイアス電圧ＶＫによってバイアスされ、各電流端子ＯＵＴｙの電圧を一定値（ＶＫ＋Ｖｔｈ）以下に制限する。ここで、ＶｔｈはＮＭＯＳトランジスタ２８のしきい値電圧である。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
一般に、ＬＥＤの順方向電圧には負の温度特性があり、ＬＥＤの温度が低いほど発光状態のＬＥＤで生じる電圧降下は大きくなり、そのぶん各ＬＥＤドライバＩＣ１４（ｘ）では各電流端子ＯＵＴｙに得られるヘッドルーム電圧ＨＶｙが低くなる。このため、ＬＣＤ−ＴＶの最低動作温度の下でも各電流端子ＯＵＴｙに一定値以上のヘッドルーム電圧ＨＶｙが保証されるように、ＤＣ−ＤＣコンバータ１６の出力電圧ＶＬＥＤが設定される。
【００１２】
一方で、周囲温度の上昇やＬＥＤの自己発熱によってＬＥＤ温度が高くなるほど、発光状態のＬＥＤで生じる電圧降下は小さくなり、そのぶん各ＬＥＤドライバＩＣ１４（ｘ）では各電流端子ＯＵＴｙにおけるヘッドルーム電圧ＨＶｙが高くなり、これが問題となっている。すなわち、各定電流駆動回路は一定のＬＥＤ駆動電流Ｉｙを流すように動作するので、ヘッドルーム電圧ＨＶｙが高くなるほど、定電流駆動回路の消費電力は増大する。さらに、ＬＥＤドライバＩＣ１４（ｘ）全体の消費電力（発熱量）がそのＩＣパッケージの許容損失を上回ると、ドライバ回路が破損または故障して正常に動作しなくなり、信頼性の低下を来たす。
【００１３】
本発明は、かかる従来技術の問題点に鑑みてなされたものであって、ＬＥＤの発光駆動に際して定電流駆動回路で生じる消費電力を抑制ないし低減するとともに、定電流駆動回路の安定ないし正常な動作を保証するようにしたＬＥＤ駆動回路およびＬＥＤ装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記の目的を達成するために、本発明のＬＥＤ駆動回路は、１個または電気的に直列接続された複数個のＬＥＤ（発光ダイオード）を発光駆動するためのＬＥＤ駆動回路であって、直流のＬＥＤ駆動電圧を出力する直流電源と、前記ＬＥＤに一定のＬＥＤ駆動電流を注入するために、前記直流電源に対して前記ＬＥＤと直列に接続される定電流駆動回路と、前記定電流駆動回路の電流端子に得られるヘッドルーム電圧が第１の基準電圧付近に保たれるように、前記直流電源に作用して前記ＬＥＤ駆動電圧の電圧レベルを動的に可変制御するヘッドルーム電圧監視回路とを有する。
【００１５】
また、本発明のＬＥＤ装置は、直流のＬＥＤ駆動電流を出力する直流電源と、ｎ個（ｎは２以上の整数）のＬＥＤを電気的に直列接続してなるｍ個（ｍは２以上の整数）のＬＥＤ直列回路が前記直流電源の出力端子に対して電気的に並列に接続されているＬＥＤアレイと、前記ＬＥＤに一定のＬＥＤ駆動電流を注入するために、前記直流電源に対してｍ個の前記ＬＥＤ直列回路とそれぞれ直列に接続されているｍ個の定電流駆動回路と、ｍ個の前記定電流駆動回路の電流端子にそれぞれ得られるヘッドルーム電圧の少なくとも１つが第１の基準電圧付近に保たれるように、前記直流電源に作用して前記ＬＥＤ駆動電圧の電圧レベルを動的に可変制御するヘッドルーム電圧監視回路とを有する。
【００１６】
本発明においては、直流電源および定電流駆動回路により各ＬＥＤに一定のＬＥＤ駆動電流が注入されるとともに、定電流駆動回路の電流端子に得られるヘッドルーム電圧がヘッドルーム電圧監視回路によって監視される。ヘッドルーム電圧監視回路は、ヘッドルーム電圧が第１の基準電圧付近に保たれるように、直流電源に作用してその出力電圧つまりＬＥＤ駆動電圧を動的に可変制御させる。これにより、環境温度やＬＥＤの自己発熱等に起因してＬＥＤの電圧降下が変動しても、特に下がる方向に変動しても、ヘッドルーム電圧監視回路を介したフィードバックループが働いてヘッドルーム電圧が第１の基準電圧付近に安定に維持されるので、定電流駆動回路で生じる消費電力および発熱量を一定限度内に抑制することができる。
【００１７】
本発明の好適な一態様によれば、直流電源は、高周波数でオン・オフ可能な第１のスイッチング素子を有し、この第１のスイッチング素子をオン・オフ動作させて直流の入力電圧をＬＥＤ駆動電圧に変換するスイッチング電源部と、このスイッチング電源部における第１のスイッチング素子のオン・オフ動作を制御するスイッチング制御部と、ＬＥＤ駆動電圧をスイッチング制御部にフィードバックする第１のフィードバック回路とを有する。そして、ヘッドルーム電圧監視回路は、ヘッドルーム電圧を直流電源のスイッチング制御部にフィードバックする第２のフィードバック回路を有する。
【００１８】
この場合において、好ましくは、スイッチング制御部は、基準電圧入力端子とフィードバック電圧入力端子とを有し、フィードバック電圧入力端子に入力される電圧が基準電圧入力端子に入力される第２の基準電圧に等しくなるように、第１のスイッチング素子のオン・オフ動作を制御する。また、第１のフィードバック回路が、スイッチング電源部の出力端子と基準電位の端子との間に接続された第１および第２の抵抗を有し、第１の抵抗と第２の抵抗との間のノードをスイッチング制御部のフィードバック電圧入力端子に接続している。そして、第２のフィードバック回路は、スイッチング制御部のフィードバック電圧入力端子と基準電位の端子との間に接続された第１のトランジスタと、ヘッドルーム電圧と第１の基準電圧とを比較して、両電圧の高低関係を示す比較結果信号を出力するコンパレータと、このコンパレータより出力された比較結果信号に応じて第１のトランジスタを制御するフィードバック制御回路とを有する。
【００１９】
さらに好ましくは、第２のフィードバック回路において、スイッチング制御部のフィードバック電圧入力端子と基準電位の端子との間で第１のトランジスタと直列に第３の抵抗を接続してよい。
【００２０】
また、好ましい一態様として、フィードバック制御回路は、コンパレータより出力される比較結果信号を一定サイクル毎に所定のタイミングでラッチするラッチ回路と、このラッチ回路にラッチされた比較結果信号を制御信号として入力し、ヘッドルーム電圧が第１の基準電圧よりも高かったことを比較結果信号が示しているときはオン状態になって、第１のトランジスタをオンさせ、または第１のトランジスタを流れる電流を増大させ、ヘッドルーム電圧が第１の基準電圧よりも低かったことを比較結果信号が示しているときはオフ状態になって、第１のトランジスタをオフさせ、または第１のトランジスタを流れる電流を減少させる第２のトランジスタとを更に有する。
【００２１】
また、好ましい一態様として、フィードバック制御回路において、第２のトランジスタの出力端子と第１のトランジスタの制御端子との間に時定数回路を接続してもよい。さらに、第１のトランジスタの制御端子に一定のバイアス電圧を与えるバイアス回路を設けてもよい。
【００２２】
また、好ましい一態様として、定電流駆動回路は、ＬＥＤ駆動電流を一定に保つための定電流源と、この定電流源と直列に接続される高周波数でオン・オフ可能な第２のスイッチング素子と、この第２のスイッチング素子をパルス幅変調方式で一定の周期毎にオン・オフさせるＬＥＤ輝度制御回路とを有する。
【００２３】
また、本発明のＬＥＤ装置においては、好ましい一態様として、１つの面光源がｍ個のブロックからなり、ｍ個のブロックにｍ個のＬＥＤ直列回路およびｍ個の定電流駆動回路がそれぞれ割り当てられ、各々のブロック内で当該ＬＥＤ直列回路を構成するｎ個のＬＥＤが一定の密度分布で二次元的に配置される。この場合、各々のブロック毎にパルス幅変調方式によるデューティが個別に制御されてもよい。
【発明の効果】
【００２４】
本発明のＬＥＤ装置またはＬＥＤ駆動回路によれば、上記のような構成および作用により、ＬＥＤの発光駆動に際して定電流駆動回路で生じる消費電力を抑制ないし低減するとともに、定電流駆動回路の安定ないし正常な動作を保証することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施形態におけるＬＥＤ駆動回路を有するＬＥＤ装置の回路構成を示す回路図である。
【図２】実施形態のＬＥＤ装置で使用されるＤＣ−ＤＣコンバータの構成例を示す回路図である。
【図３】実施形態のＬＥＤ装置で使用されるＬＥＤドライバＩＣ内の構成例を示すブロック図である。
【図４】実施形態のＬＥＤ装置において第２のフィードバック回路内のノードＮＣにおける制御電圧ＶＧとＤＣ−ＤＣコンバータの出力電圧（ＬＥＤ駆動電圧）ＶＬＥＤとの間のＤＣ的な関係の一例を示す図である。
【図５】実施形態のＬＥＤ装置においてＬＥＤアレイをｎ＝１２，ｍ＝３の配列構成にした場合の回路構成を示す回路図である。
【図６】実施形態のＬＥＤ装置（図５）のある条件下の作用を説明するための各部の波形を示す波形図である。
【図７】実施形態のＬＥＤ装置（図５）の別の条件下の作用を説明するための各部の波形を示す波形図である。
【図８】ローカル・ダイミング機能における実施形態のＬＥＤ装置（図５）の効果を検証するために行った実験で用いたデューティ制御のパターンを示す図である。
【図９】上記実験で得られたヘッドルーム電圧およびＬＥＤ駆動電圧の波形を示す波形図である。
【図１０】比較例として、実施形態のＬＥＤ装置（図５）において第２のフィードバック回路を省いて同一の実験を行った場合に得られたヘッドルーム電圧およびＬＥＤ駆動電圧の波形を示す。
【図１１】ＬＣＤ−ＴＶ向けのバックライトに用いられている従来のＬＣＤ装置の回路構成を示す回路図である。
【図１２】ＬＥＤバックライトをマトリクス状に多数のブロックに分割する構成を示す図である。
【図１３】ＬＥＤバックライトの各ブロックにおけるＬＥＤの配置構成例を示す図である。
【発明を実施するための最良の形態】
【００２６】
以下、図１〜図１０を参照して本発明の好適な実施形態を説明する。
【００２７】
図１に、本発明の一実施形態におけるＬＥＤ駆動回路を有するＬＥＤ装置の回路構成を示す。このＬＥＤ装置は、たとえばＬＣＤ−ＴＶ向けのＬＥＤバックライトに使用可能である。図中、図１１の従来装置のものと同様の構成または機能を有する素子または回路には同一の符号を附してある。
【００２８】
このＬＥＤ装置は、従来のＬＥＤ装置（図１１）と共通する主な構成として、ｎ×ｍ個（ｎ，ｍは２以上の整数）のＬＥＤ［１０（０，０）・・・１０（ｎ−２，０），１０（ｍ−１，０）］〜［１０（０，ｍ−１）・・・１０（ｎ−２，ｍ−１），１０（ｎ−１，ｍ−１）］からなるＬＥＤアレイ１２と、たとえば１６チャンネル型の１個または複数（Ｎ）個のＬＥＤドライバＩＣ１４（０）〜１４（Ｎ−１）と、直流電源たとえばＤＣ−ＤＣコンバータ１６と、フィードバック用の分圧抵抗２４，２６と、高圧保護用のトランジスタ２８と、バイアス回路［３０，３２］とを有している。この実施形態では、分圧抵抗２４，２６によって構成されるフィードバック回路を第１のフィードバック回路としている。
【００２９】
従来のＬＥＤ装置（図１１）と同様に、ＬＥＤアレイ１２において、各列のＬＥＤ１０（０，ｙ）・・・１０（ｎ−２，ｙ），１０（ｎ−１，ｙ）（ｙ＝０〜ｍ−１）は、ＤＣ−ＤＣコンバータ１６の出力端子といずれかのＬＥＤドライバＩＣ１４（ｘ）（ｘ＝０〜Ｎ−１）の各対応する電流端子ＯＵＴｙとの間で電気的に直列に接続されている。また、このＬＥＤバックライトは、エリアライト方式であり、図１２に示すようにバックライト領域２２をマトリクス状にｍ個（ｍ＝ｉ×ｊ）のブロックＢ０，Ｂ１・・・Ｂｍ−１に分割し、各ブロックＢｙ内に図１の各対応する列のＬＥＤ１０（０，ｙ）・・・１０（ｎ−２，ｙ），１０（ｎ−１，ｙ）を図１３のような一定の密度分布で二次元的に配置している。
【００３０】
図２に、ＤＣ−ＤＣコンバータ１６の一構成例を示す。このＤＣ−ＤＣコンバータ１６は、インダクタンスコイル４０、ＮＭＯＳトランジスタ（スイッチング素子）４２、ダイオード４４、コンデンサ４６からなるスイッチング電源部４８と、ＮＭＯＳトランジスタ４２のオン・オフ動作をパルス制御方式たとえばＰＷＭ制御方式で制御するスイッチング制御回路５０とを有している。ＰＷＭ制御のために、コントローラ３８またはクロック回路（図示せず）より一定周波数たとえば１５０ｋＨｚのクロック信号ＣＫがスイッチング制御回路５０に供給される。
【００３１】
スイッチング制御回路５０によるＰＷＭ制御において、１サイクル内でＮＭＯＳトランジスタ４２がオンしている期間中は、入力電圧ＶINを入力する電圧入力端子５２からインダクタンスコイル４０およびＮＭＯＳトランジスタ４２を通ってグランド電位の端子に電流が流れ、インダクタンスコイル４０にエネルギーが蓄えられる。そして、１サイクル内でＮＭＯＳトランジスタ４２がオフすると、インダクタンスコイル４０に蓄えられたエネルギーがダイオード４４を介してコンデンサ４６側に放出され、コンデンサ４６が入力電圧ＶＩＮよりも高い電圧に充電され、コンデンサ４６の端子間電圧がＬＥＤ駆動電圧ＶＬＥＤとして出力端子５４より出力されるようになっている。
【００３２】
図３に、ＬＥＤドライバＩＣ１４（０）内の回路構成例を示す。他のＬＥＤドライバＩＣ１４（１）〜１４（Ｎ−１）も同じ回路構成を有している。
【００３３】
図３に示すように、ＬＥＤドライバＩＣ１４（０）内には、１６チャンネルの定電流駆動回路６０（０）〜６０（１５）が設けられている。各定電流駆動回路６０（ｙ）（ｙ＝０〜１５）は、各対応する列のＬＥＤ１０（０，ｙ）・・・１０（ｎ−２，ｙ），１０（ｎ−１，ｙ）（図１）とグランド電位の端子との間で直列に接続されているスイッチング素子６２（ｙ）および定電流源６４（ｙ）と、各対応するブロックＢｙの輝度または明るさの度合いを諧調で指示するグレイスケール・データＧＳｙに基づいて該スイッチング素子６２（ｙ）のオン・オフ動作をＰＷＭ制御方式で制御するグレイスケールＰＷＭ制御回路６６（ｙ）とを主たる構成要素としている。
【００３４】
ローカル・ダイミングを行うために、コントローラ３８（図１）より一定サイクル（たとえば１２０Ｈｚ）毎にシリアル転送で送られてくるグレイスケール・データＧＳｙが、入力シフトレジスタ６８，７０を介して各ＧＳレジスタ７２（ｙ）にロードされる。各ＰＷＭ制御回路６６（ｙ）は、各ＧＳレジスタ７２（ｙ）にロードされたグレイスケール・データＧＳｙに基づいて、１サイクル内でスイッチング素子６２（ｙ）をオンにする時間つまりＬＥＤ駆動電流Ｉｙが流れる時間（パルス幅）をＰＷＭ制御方式で可変制御するようになっている。グレイスケール・データＧＳｙがたとえば１２ビットの場合、各チャンネルのＬＥＤ駆動電流Ｉｙについて４０９６（２１２）段階のパルス幅制御が可能であり、これにより各ブロックＢｙ毎に４０９６諧調の輝度制御が可能である。
【００３５】
ＬＥＤドライバＩＣ１４（０）内には、他の付随的な機能として、チャンネル間でＬＥＤ駆動電流Ｉ０〜Ｉ１５のばらつきをなくすように定電流源６４（０）〜６４（１５）をそれぞれ個別に制御するドット補正回路７４（０）〜７４（１５）が設けられている。初期化でコントローラ３８（図１）よりシリアル転送で送られてくる各チャンネル分のドット補正データＤＣｙは、入力シフトレジスタ６８，７０を介して各ＤＣレジスタ７８（ｙ）にロードされる。各ドット補正回路７４（ｙ）は、各ＤＣレジスタ７８（ｙ）にロードされたドット補正データＤＣｙに基づいて、各定電流源６４（ｙ）の流す電流値つまりＬＥＤ駆動電流Ｉｙを補正するようになっている。ドット補正データがたとえば６ビットの場合、各チャンネルのＬＥＤ駆動電流Ｉｙについて６４段階の微調整を行うことができる。さらに、ＬＥＤドライバＩＣ１４（０）内には、定電流駆動回路６０（０）〜６０（１５）でＬＥＤ破損等に起因する開路が発生した時にそれを検出するＬＥＤオープン検出回路７６（０）〜７６（１５）等も設けられている。
【００３６】
再び図１において、この実施形態のＬＥＤ装置において、従来のＬＥＤ装置（図１１）と最も大きく異なる点は、ＬＥＤアレイ１２に接続されているｍ個の電流端子ＯＵＴ０〜ＯＵＴｍ−１にそれぞれ得られるｍ個のヘッドルーム電圧ＨＶ（０）〜ＨＶ（ｍ−１）を後述する第２のフィードバック回路８０を介してＤＣ−ＤＣコンバータ１６にフィードバックしていることである。このＬＥＤ装置のコントローラ３８は、ＬＥＤドライバＩＣ１４（０）〜１４（Ｎ−１）およびＤＣ−ＤＣコンバータ１６に対してだけでなく、第２のフィードバック回路８０に対しても所定の制御を行う。この実施形態では、コントローラ３８とフィードバック回路８０とで本発明におけるヘッドルーム電圧監視回路が構成されている。
【００３７】
第２のフィードバック回路８０は、ＤＣ−ＤＣコンバータ１６のフィードバック電圧入力端子ＦＢとグランド電位端子との間に直列に接続された抵抗８２およびＮＭＯＳトランジスタ８４と、ｍ個の電流端子ＯＵＴ０〜ＯＵＴｍ−１にそれぞれ得られるｍ個のヘッドルーム電圧ＨＶ（０）〜ＨＶ（ｍ−１）を所定の基準電圧ＶＳと比較するｍ個のコンパレータ８６（０）〜８６（ｍ−１）と、これらのコンパレータ８６（０）〜８６（ｍ−１）よりそれぞれ出力されるｍ個の比較結果信号ＣＯ０〜ＣＯｍ−１に応じてＮＭＯＳトランジスタ８４を制御するフィードバック制御回路８８とを有している。
【００３８】
各コンパレータ８６（ｙ）（ｙ＝０〜ｍ−１）は、各電流端子ＯＵＴｙのヘッドルーム電圧ＨＶｙを一方の入力端子（＋）に入力するとともに、基準電圧発生回路９５からの所定の基準電圧ＶＳを他方の入力端子（−）に入力し、ヘッドルーム電圧ＨＶｙが基準電圧ＶＳよりも高いときはＨレベルの比較結果信号ＣＯｙを出力し、ヘッドルーム電圧ＨＶｙが基準電圧ＶＳよりも低いときはＬレベルの比較結果信号ＣＯｙを出力するようになっている。
【００３９】
フィードバック制御回路８８は、ｍ個の上記コンパレータ８６（０）〜８６（ｍ−１）の出力端子に接続された論理回路９０と、この論理回路９０の出力端子に接続されたＤ型フリップフロップからなるラッチ回路９２と、このラッチ回路９２の出力端子に接続されたＰＭＯＳトランジスタ９４と、このＰＭＯＳトランジスタ９４の出力端子とＮＭＯＳトランジスタ８４のゲート端子との間に接続された時定数回路９６とを有している。
【００４０】
論理回路９０は、それぞれのカソード端子がコンパレータ８６（０）〜８６（ｍ−１）の出力端子に接続され、それぞれのアノード端子がラッチ回路９２のデータ入力端子（Ｄ）に共通接続されたｍ個のダイオード９８（０）〜９８（ｍ−１）と、これらダイオード９８（０）〜９８（ｍ−１）のアノード端子またはノードＮＢと電源電圧ＶＣＣの端子との間に接続されているプルアップ抵抗１００とで構成されている。コンパレータ８６（０）〜８６（ｍ−１）よりそれぞれ出力される比較結果信号ＣＯ０〜ＣＯｍ−１の全部がＨレベルのときはノードＮＢにＨレベルの判定信号ＳＡが得られ、比較結果信号ＣＯ０〜ＣＯｍ−１の少なくとも１つがＬレベルのときはノードＮＢにＬレベルの判定信号ＳＡが得られるようになっている。このように、この実施形態における論理回路９０は、ＡＮＤ回路として機能する。
【００４１】
ラッチ回路９２のクロック端子（Ｃ）には、所定のサイクル毎に（すなわち、各ＬＥＤドライバＩＣ１４（ｘ）におけるＬＥＤ駆動電流ＩＬＥＤのＰＷＭ制御のサイクル毎に）、所定のタイミングで（すなわち、ＬＥＤ駆動電流ＩＬＥＤの流れる電流持続時間の開始直後に）、コントローラ３８よりサンプリングクロックＳＣＫが供給される。ラッチ回路９２は、このサンプリングクロックＳＣＫに応動して判定信号ＳＡをラッチし、ラッチした判定信号ＳＡと同一の論理レベルを有する出力（Ｑ）をＰＭＯＳトランジスタ９４のゲート端子に与える。
【００４２】
ＰＭＯＳトランジスタ９４は、ソース端子が電源電圧ＶＣＣの端子に接続され、ドレイン端子（出力端子）が抵抗１０２を介してグランド電位の端子に接続されるとともに時定数回路９６を介してＮＭＯＳトランジスタ８４のゲート端子に接続されている。時定数回路９６は、抵抗１０４とコンデンサ１０６とで構成されている。
【００４３】
ラッチ回路９２の出力信号（Ｑ）がＨレベルのとき、つまり直前のサンプリングクロックＳＣＫのタイミングで全チャンネルのヘッドルーム電圧ＨＶ０〜ＨＶ１５がいずれも基準電圧ＶＳより高かったときは、ＰＭＯＳトランジスタ９４がオフ状態になる。ＰＭＯＳトランジスタ９４がオフ状態になっている時は、時定数回路９６のコンデンサ１０６が抵抗１０４，１０２を介して放電し、ノードＮＣの電位つまりＮＭＯＳトランジスタ８４のゲート電圧ＶＧが下がる。これによって、第１のフィードバック回路を構成する分圧抵抗２４，２６のノードＮＡから抵抗８２およびＮＭＯＳトランジスタ８４を通って流れるバイパス電流ｉが減少し、または電流ｉが流れなくなり、ＤＣ−ＤＣコンバータ１６のフィードバック電圧入力端子ＦＢに入力されるフィードバック電圧ＶＦＢは上昇する。
【００４４】
ラッチ回路９２の出力信号（Ｑ）がＬレベルのとき、つまり直前のサンプリングクロックＳＣＫのタイミングでヘッドルーム電圧ＨＶ０〜ＨＶ１５の少なくとも１つが基準電圧ＶＳより低かったときは、ＰＭＯＳトランジスタ９４がオン状態になる。ＰＭＯＳトランジスタ９４がオン状態になっている時は、時定数回路９６のコンデンサ１０６がＰＭＯＳトランジスタ９４および抵抗１０４を介して充電され、ノードＮＣの電位つまりＮＭＯＳトランジスタ８４のゲート電圧ＶＧが上昇する。これによって、分圧抵抗２４，２６のノードＮＡから抵抗８２およびＮＭＯＳトランジスタ８４を通って流れるバイパス電流ｉが増大し、フィードバック電圧ＶＦＢは低下する。
【００４５】
このように、この実施形態における第２のフィードバック回路８０は、コントローラ３８より一定周期で与えられるサンプリングクロックＳＣＫのタイミングで全チャンネルのヘッドルーム電圧ＨＶ０〜ＨＶ１５がすべて基準電圧ＶＳよりも高かったときはＤＣ−ＤＣコンバータ１６に対するフィードバック電圧ＶＦＢを上昇させ、ヘッドルーム電圧ＨＶ０〜ＨＶ１５の少なくとも１つが基準電圧ＶＳよりも低かったときはフィードバック電圧ＶＦＢを低下させるように働く。
【００４６】
ＤＣ−ＤＣコンバータ１６においては、フィードバック電圧ＶＦＢが基準電圧ＶＲＥＦより低いときは、この誤差を零にするように、つまり出力電圧ＶＬＥＤの電圧レベルを上げるように、スイッチング制御回路５０（図２）がスイッチング素子４２のオン・オフ動作のデューティを上げる。反対に、フィードバック電圧ＶＦＢが基準電圧ＶＲＥＦよりも高いときは、この誤差を零にするように、つまり出力電圧ＶＬＥＤの電圧レベルを下げるように、スイッチング制御回路５０がスイッチング素子４２のオン・オフ動作のデューティを下げる。
【００４７】
なお、第２のフィードバック回路８０の伝送特性を任意に調整することが可能であり、時定数回路９６の時定数、抵抗２４，２６，８２の抵抗値、基準電圧ＶＲＥＦ等は適宜選定されてよい。
【００４８】
図４に、時定数回路９６のノードＮＣに得られる制御電圧ＶＧとＤＣ−ＤＣコンバータ１６の出力電圧（ＬＥＤ駆動電圧）ＶＬＥＤとの間のＤＣ的な関係（ＶＧ−ＶＬＥＤ特性）の一例を示す。この例では、ＬＥＤ駆動電圧ＶＬＥＤの変動が３９ボルト〜４２．５ボルトの範囲内に収まるように、制御電圧ＶＧが１．０ボルト〜１．６ボルトの範囲内で変化するように設定される。ＬＥＤ駆動電圧ＶＬＥＤの許容変動幅は、ＬＥＤアレイの構成、ＬＥＤの順方向電圧特性、周囲温度等に依存して決まる。
【００４９】
次に、図６〜図１０につき、この実施形態におけるＬＥＤ装置の作用を説明する。ここで、説明の簡略化と理解の便宜を図るため、図５に示すようにＬＥＤアレイ１２においてｎ＝１２，ｍ＝３の場合を例にとる。なお、図５に示すように、第２のフィードバック回路８０において、ＮＭＯＳトランジスタ８４のゲート端子またはノードＮBに常時一定のバイアス電圧を与えるための抵抗バイアス回路１０８，１１０を設ける構成も可能である。この構成では、ＮＭＯＳトランジスタ８４を常時オン状態にしてパイパス電流ｉを可変させることができる。
【００５０】
図６に、このＬＥＤ装置における定常時の各部の波形の一例を示す。図６の（Ａ）は、コントローラ３８より各ＬＥＤドライバＩＣ１４（ｘ）に一定サイクル（たとえば１２０Ｈｚ）で与えられる水平ブランキング信号ＢＬＡＮＫを示す。
【００５１】
図６の（Ｂ）は、ＬＥＤアレイ１２の全チャンネルのＬＥＤ駆動電流Ｉ０，Ｉ１，Ｉ２を示す。ここでは、全てのＬＥＤ駆動電流Ｉ０，Ｉ１，Ｉ２がＰＷＭ制御で同一のパルス幅に制御されるようにしている。
【００５２】
図６の（Ｃ）は、コントローラ３８より第２のフィードバック回路８０のラッチ回路９２に与えられるサンプリングクロックＳＣＫを示す。図示のように、サンプリングクロックＳＣＫのタイミングは、ＰＷＭ制御による全ＬＥＤ駆動電流Ｉ０，Ｉ１，Ｉ２の可変パルス時間の開始直後に設定されている。
【００５３】
図６の（Ｄ）は、全チャンネルのヘッドルーム電圧ＨＶ０，ＨＶ１，ＨＶ２を示す。ここでは、全てのヘッドルーム電圧ＨＶ０，ＨＶ１，ＨＶ２が同一の波形で変化するものと仮定している。
【００５４】
図６の（Ｅ）は、ラッチ回路９２の出力信号（Ｑ）を示す。図６の（Ｆ）は、第２のフィードバック回路８０内のノードＮＣに得られる制御電圧ＶＧを示す。図６の（Ｇ）は、第２のフィードバック回路８０のＮＭＯＳトランジスタ８４を流れるバイパス電流ｉを示す。図６の（Ｈ）は、ＤＣ−ＤＣコンバータ１６のフィードバック電圧入力端子ＦＢに入力されるフィードバック電圧ＶＦＢを示す。図６の（Ｉ）は、ＤＣ−ＤＣコンバータ１６より出力されるＬＥＤ駆動電圧ＶＬＥＤを示す。
【００５５】
図６に示すように、サンプリングクロックＳＣＫ（１）のタイミングでは、全てのヘッドルーム電圧ＨＶ０，ＨＶ１，ＨＶ２が基準電圧ＶＳよりも高い。そうすると、第２のフィードバック回路８０においては、ラッチ回路９２の出力信号（Ｑ）がそれまでのＬレベルからＨレベルに変わり、制御電圧ＶＧがそれまでのリニアな上昇からリニアな低下に転じ、バイパス電流ｉがそれまでのリニアな増大からリニアな減少に転じる。これによって、ＤＣ−ＤＣコンバータ１６では、フィードバック電圧ＶＦＢがそれまでのリニアな低下からリニアな上昇に転じ、出力電圧つまりＬＥＤ駆動電圧ＶＬＥＤがそれまでのリニアな上昇からリニアな低下に転じる。ＬＥＤ駆動電圧ＶＬＥＤがリニアに低下すると、ＰＷＭ制御の各サイクル内でＬＥＤ駆動電流Ｉ０，Ｉ１，Ｉ２が流れている期間中にヘッドルーム電圧ＨＶ０，ＨＶ１，ＨＶ２はリニアに低下し、ＬＥＤ駆動電流Ｉ０，Ｉ１，Ｉ２の流れない期間中もヘッドルーム電圧ＨＶ０，ＨＶ１，ＨＶ２はリニアに低下する。
【００５６】
次のサンプリングクロックＳＣＫ（２）のタイミングでは、全てのヘッドルーム電圧ＨＶ０，ＨＶ１，ＨＶ２が基準電圧ＶＳよりも低くなる。そうすると、第２のフィードバック回路８０においては、ラッチ回路９２の出力信号（Ｑ）がそれまでのＨレベルからＬレベルに変わり、制御電圧ＶＧがそれまでのリニアな低下からリニアな上昇に転じ、バイパス電流ｉがそれまでのリニアな減少からリニアな増大に転じる。これによって、ＤＣ−ＤＣコンバータ１６では、フィードバック電圧ＶＦＢがそれまでのリニアな上昇からリニアな低下に転じ、出力電圧つまりＬＥＤ駆動電圧ＶＬＥＤがそれまでのリニアな低下からリニアな上昇に転じる。ＬＥＤ駆動電圧ＶＬＥＤがリニアに上昇すると、ＰＷＭ制御の各サイクル内でＬＥＤ駆動電流Ｉ０，Ｉ１，Ｉ２が流れている期間中にヘッドルーム電圧ＨＶ０，ＨＶ１，ＨＶ２はリニアに上昇し、ＬＥＤ駆動電流Ｉ０，Ｉ１，Ｉ２の流れない期間中もヘッドルーム電圧ＨＶ０，ＨＶ１，ＨＶ２はリニアに上昇する。
【００５７】
以降も、図６に示すように、上記と同様の動作が繰り返される。このように、この実施形態のＬＥＤ装置においては、ヘッドルーム電圧ＨＶ０，ＨＶ１，ＨＶ２が基準電圧ＶＳを割ったり超えたりしながら基準電圧ＶＳ付近に維持されるように、第２のフィードバック回路８０がＤＣ−ＤＣコンバータ１６に作用し、ＬＥＤ駆動電圧ＶＬＥＤが動的に可変制御される。
【００５８】
図６の例では全チャンネルのＬＥＤ駆動電流Ｉ０，Ｉ１，Ｉ２がＰＷＭ制御で同一のパルス幅に制御されるものとした場合に、それぞれのヘッドルーム電圧ＨＶ０，ＨＶ１，ＨＶ２が同一の波形で変化するものと仮定したが、ヘッドルーム電圧ＨＶ０，ＨＶ１，ＨＶ２の間で波形が互いに異なる場合もある。図７に、ヘッドルーム電圧ＨＶ０，ＨＶ１の波形が同じで，ヘッドルーム電圧ＨＶ２の波形が異なる場合の各部の波形を示す。
【００５９】
図７の例の場合は、第３のサンプリングクロックＳＣＫ（３）の直前までは、図６の例の場合と略同じである。しかし、このサンプリングクロックＳＣＫ（３）のタイミングで、ヘッドルーム電圧ＨＶ２は基準電圧ＶＳよりも高くなるが、ヘッドルーム電圧ＨＶ０，ＨＶ１が基準電圧ＶＳよりも低くなるため、第２のフィードバック回路８０においてラッチ回路９２の出力信号（Ｑ）はそれまでのＬレベルを維持し続ける。これにより、制御電圧ＶＧはリニアな上昇を維持し、バイパス電流ｉはリニアな増大を維持する。この結果、ＤＣ−ＤＣコンバータ１６では、フィードバック電圧ＶＦＢがリニアな低下を維持し、出力電圧圧ＶＬＥＤはリニアな上昇を維持する。
【００６０】
しかし、次の第４のサンプリングクロックＳＣＫ（４）のタイミングでは、全てのヘッドルーム電圧ＨＶ０，ＨＶ１，ＨＶ２が基準電圧ＶＳよりも高くなる。そうすると、第２のフィードバック回路８０においては、ラッチ回路９２の出力信号（Ｑ）がそれまでのＬレベルからＨレベルに変わり、制御電圧ＶＧがそれまでのリニアな上昇からリニアな低下に転じ、バイパス電流ｉがそれまでのリニアな増大からリニアな減少に転じる。これによって、ＤＣ−ＤＣコンバータ１６では、フィードバック電圧ＶＦＢがそれまでのリニアな低下からリニアな上昇に転じ、出力電圧ＶＬＥＤがそれまでのリニアな上昇からリニアな低下に転じる。
【００６１】
こうして、この場合も、ヘッドルーム電圧ＨＶ０，ＨＶ１とヘッドルーム電圧ＨＶ２が周期を異にしながらも基準電圧ＶＳを割ったり超えたりしながら基準電圧ＶＳ付近に維持されるように、第２のフィードバック回路８０がＤＣ−ＤＣコンバータ１６に作用し、ＬＥＤ駆動電圧ＶＬＥＤが動的に可変制御される。
【００６２】
図示省略するが、ヘッドルーム電圧ＨＶ０，ＨＶ１，ＨＶ２の波形が全て異なる場合、さらにはＬＥＤ駆動電流Ｉ０，Ｉ１，Ｉ２のパルス幅が区々の場合も、ヘッドルーム電圧ＨＶ０，ＨＶ１，ＨＶ２の全部または一部が周期を区々にしながらも基準電圧ＶＳを割ったり超えたりしながら基準電圧ＶＳ付近に維持されるように、第２のフィードバック回路８０を通じてＤＣ−ＤＣコンバータ１６の出力電圧ＶＬＥＤが動的に可変制御される。
【００６３】
次に、ローカル・ダイミング機能における本実施形態の効果を説明する。図８に、図５の装置構成においてＰＷＭ制御のデューティを一定の周期（たとえば５００ｓｅｃ）毎に５％と９５％とで交互に切り替えてＬＥＤアレイ１２の３ブロックＢ１，Ｂ２，Ｂ３の輝度を一様に変化させた実験例のパターンを示す。図９に、この実験例において得られたヘッドルーム電圧（ＨＶ０，ＨＶ１，ＨＶ２）およびＬＥＤ駆動電圧ＶＬＥＤの波形を示す。
【００６４】
図９に示すように、この実施形態のＬＥＤ装置においては、ＬＥＤ駆動電圧ＶＬＥＤがデューティ５％のサイクルでは約４１．０ボルト、デューティ９５％のサイクルでは約４０．０ボルトと交互に段差のある２つの値をとり、これによって、ヘッドルーム電圧（ＨＶ０，ＨＶ１，ＨＶ２）は全サイクルを通じて約１．５ボルト付近に保たれた。また、ＬＥＤ駆動電流（Ｉ０，Ｉ１，Ｉ２）を１００ｍＡとした場合にＬＥＤアレイ１２、ＬＥＤドライバＩＣ１４（１），１４（２），１４（３）およびＤＣ−ＤＣコンバータ１６で発生した全消費電力は、周囲温度２５℃の下では６７１９ｍＷ、周囲温度６０℃の下では６４９９ｍＷであった。
【００６５】
図１０に、比較例として、図５の装置構成において第２のフィードバック回路８０を省いて上記と同じパターンの実験を行った場合に得られたヘッドルーム電圧（ＨＶ０，ＨＶ１，ＨＶ２）およびＬＥＤ駆動電圧ＶＬＥＤの波形を示す。この場合は、ＬＥＤ駆動電圧ＶＬＥＤがデューティ５％のサイクルでは約４１．１ボルト、デューティ９５％のサイクルでは約４１．２ボルトと僅かしか変化せず、その一方でヘッドルーム電圧（ＨＶ０，ＨＶ１，ＨＶ２）はデューティ５％のサイクルでは約１．７ボルト、デューティ９５％のサイクルでは約２．６ボルトと大きく変動した。また、この比較例において、ＬＥＤ駆動電流（Ｉ０，Ｉ１，Ｉ２）を１００ｍＡとした場合にＬＥＤアレイ１２、ＬＥＤドライバＩＣ１４（１），１４（２），１４（３）およびＤＣ−ＤＣコンバータ１６で発生した全消費電力は、周囲温度２５℃の下では６８６３ｍＷ、周囲温度６０℃の下では６８９４ｍＷであった。
【００６６】
このように、本実施形態のＬＥＤ装置は、ローカル・ダイミング機能においてもヘッドルーム電圧の安定性および消費電力の低減を改善できることが実験で確認されている。
【００６７】
以上、本発明の好適な実施形態について説明したが、本発明は上記した実施形態に限定されるものではなく、その技術思想の範囲内で種々の変形が可能である。
【００６８】
たとえば、上記した実施形態では、ヘッドルーム電圧監視回路［３８，８０］が全チャンネルのヘッドルーム電圧ＨＶ０〜ＨＶｍ−１を監視したが、一部のヘッドルーム電圧のみを監視することも可能である。特に、ＬＥＤアレイ１２を構成するＬＥＤ１０の特性のばらつきが小さいときは、代表的に選んだ１チャンネルまたは数チャンネルのヘッドルーム電圧のみを第２のフィードバック回路８０を介してＤＣ−ＤＣコンバータ１６にフィードバックしてもよい。
【００６９】
また、ＬＥＤドライバＩＣ１４（０）〜１４（Ｎ−１）において、図示省略するが、ＬＥＤオープン検出回路７６（０）〜７６（ｍ−１）をコンパレータ、論理回路およびラッチ回路で構成することができる。この場合、各コンパレータの一方の入力端子には各チャンネルの電流端子ＯＵＴｙの電圧が入力され、他方の入力端子には専用の基準電圧発生回路より所定の基準電圧ＶＯＰが入力される。したがって、ヘッドルーム電圧監視用の基準電圧ＶＳとＬＥＤオープン検出用の基準電圧ＶＯＰとを時分割的に切り替えて、同一のコンパレータ、論理回路およびラッチ回路を第１のフィードバック回路８０およびＬＥＤオープン検出回路７６（０）〜７６（ｍ−１）に兼用する構成も可能である。
【００７０】
各ＬＥＤドライバＩＣ１４（ｘ）内の他の構成、特に定電流駆動回路６０（ｙ）やＰＷＭ制御回路６６（ｙ）等の構成も種種の変形が可能である。また、ＤＣ−ＤＣコンバータ１６もチョッパ方式昇圧形に限るものではなく、他の方式たとえばトランスを使用する絶縁形も可能である。
【００７１】
本発明のＬＥＤ装置は、バックライトに限らず、照明やディスプレイ等の他のＬＥＤアプリケーションにも適用可能である。
【符号の説明】
【００７２】
１０ ＬＥＤ
１２ ＬＥＤアレイ
１４（０）〜１４（Ｎ−１） ＬＥＤドライバＩＣ
１６ ＤＣ−ＤＣコンバータ
２４，２６ 分圧抵抗（第１のフィードバック回路）
３８ コントローラ
４８ スイッチング電源部
５０ スイッチング制御回路
ＦＢ フィードバック電圧入力端子
ＲＥＦ 基準電圧入力端子
６０（０）〜６０（１５） 定電流駆動回路
６２（０）〜６２（１５） スイッチング素子
６４（０）〜６４（１５） 定電流源
６６（０）〜６６（１５） グレイスケールＰＷＭ制御回路
８０ 第２のフィードバック回路
８２ 抵抗
８４ ＮＭＯＳトランジスタ
８６（０）〜８６（ｍ−１） コンパレータ
８８ フィードバック制御回路
９０ 論理回路
９２ ラッチ回路
９４ ＰＭＯＳトランジスタ
９５ 基準電圧発生回路
９６ 時定数回路
９８（０）〜９８（ｍ−１） ダイオード
【技術分野】
【０００１】
本発明は、バックライト、照明、ディスプレイ等に用いられるＬＥＤ装置、およびＬＥＤを発光駆動するためのＬＥＤ駆動回路に関する。
【背景技術】
【０００２】
今日、ＬＥＤ（発光ダイオード）は、高輝度で発光するものや、白色その他様々な色を発光するものが開発・量産されており、バックライト、照明、ディスプレイなどに広く利用されている。
【０００３】
図１１に、ＬＣＤ（液晶ディスプレイ）−ＴＶ（テレビジョン）向けのバックライトに用いられている従来のＬＣＤ装置の回路構成を示す。図示のように、このＬＣＤ装置は、ｎ×ｍ（ｎ，ｍは２以上の整数）個のＬＥＤ［１０（０，０）・・・１０（ｎ−２，０），１０（ｎ−１，０）］〜［１０（０，ｍ−１）・・・１０（ｎ−２，ｍ−１），１０（ｎ−１，ｍ−１）］からなるＬＥＤアレイ１２と、たとえば１６チャンネル型の１個または複数（Ｎ）個のＬＥＤドライバＩＣ（集積回路）１４（０）〜１４（Ｎ−１）と、直流電源たとえばＤＣ−ＤＣコンバータ１６と、コントローラ１８とを有している。
【０００４】
図１１において、各列のＬＥＤ１０（０，ｙ）・・・１０（ｎ−２，ｙ），１０（ｎ−１，ｙ）（ｙ＝０〜ｍ−１）は、ＤＣ−ＤＣコンバータ１６の出力端子とＬＥＤドライバＩＣ１４の各対応する電流端子ＯＵＴｙとの間で電気的に直列に接続されている。たとえば、第１列のＬＥＤ１０（０，０）・・・１０（ｎ−２，０），１０（ｎ−１，０）は、ＤＣ−ＤＣコンバータ１６の出力端子と１番目のＬＥＤドライバＩＣ１４（０）の１番目の電流端子ＯＵＴ０との間で電気的に直列に接続されている。また、第ｍ列のＬＥＤ１０（０，ｍ−１）・・・１０（ｎ−２，ｍ−１），１０（ｎ−１，ｍ−１）は、ＤＣ−ＤＣコンバータ１６の出力端子とＮ番目のＬＥＤドライバＩＣ１４（Ｎ−１）で使用される最後尾の電流端子ＯＵＴｍ−１との間で電気的に直列に接続されている。
【０００５】
このＬＥＤバックライトは、エリアライト方式であり、図１２に示すようにバックライト領域２２をマトリクス状にｍ個（ｍ＝ｉ×ｊ）のブロックＢ０，Ｂ１・・・Ｂｍ−１に分割し、各ブロックＢｙ内に図１１の各対応する列のＬＥＤ１０（０，ｙ）・・・１０（ｎ−２，ｙ），１０（ｎ−１，ｙ）をたとえば図１３に示すような一定の密度分布で二次元的に配置している。
【０００６】
図１１において、ＤＣ−ＤＣコンバータ１６は、たとえばチョッパ方式昇圧形コンバータとして動作するスイッチング電源であり、たとえば２４ボルトで入力される直流の入力電圧ＶＩＮを昇圧して一定レベルたとえば５０ボルトの直流電圧をＬＥＤ駆動電圧ＶＬＥＤとして出力する。
【０００７】
このＤＣ−ＤＣコンバータ１６は、その出力電圧つまりＬＥＤ駆動電圧ＶＬＥＤについて定電圧制御を行うために、基準電圧入力端子ＲＥＦ、フィードバック電圧入力端子ＦＢ、分圧抵抗２４，２６からなるフィードバック回路等を有している。より詳細には、ＤＣ−ＤＣコンバータ１６の出力端子とグランド電位端子との間に抵抗２４，２６が直列に接続され、両抵抗の間のノードＮＡがフィードバック電圧入力端子ＦＢに接続されている。両抵抗２４，２６の抵抗値をそれぞれＲ２４，Ｒ２６とすると、ＬＥＤ駆動電圧ＶＬＥＤに係数Ｒ２６／（Ｒ２４＋Ｒ２６）を乗じた値の分圧電圧ＶＡがノードＮＡに得られ、この分圧電圧ＶＡがフィードバック電圧としてフィードバック電圧入力端子ＦＢに入力される。一方、基準電圧入力端子ＲＥＦには、たとえばコントローラ１８からの一定の基準電圧ＶＲＥＦが入力される。ＤＣ−ＤＣコンバータ１６は、抵抗分圧回路［２４，２６］からのフィードバック電圧ＶＡが基準電圧ＶＲＥＦに等しくなるように、スイッチング電源の動作を行うようになっている。
【０００８】
各ＬＥＤドライバＩＣ１４（ｘ）（ｘ＝０〜Ｎ−１）は、１６チャンネルのシンク型定電流駆動回路を有しており、各々の定電流駆動回路の出力端子を上記電流端子ＯＵＴｙ（ｙ＝０〜ｍ−１）としている。各チャンネルの定電流駆動回路は、各対応する列のＬＥＤ１０（０，ｙ）・・・１０（ｎ−２，ｙ），１０（ｎ−１，ｙ）に一定のＬＥＤ駆動電流Ｉｙを流すように働く。ただし、安定した定電流動作を保証するためには、各電流端子ＯＵＴｙに所定レベルを上回る電圧がヘッドルーム電圧ＨＶｙとして常時保たれていなければならず、このヘッドルーム電圧条件を満たすように、ＤＣ−ＤＣコンバータ１６の出力電圧つまりＬＥＤ駆動電圧ＶＬＥＤが設定される。ここで、各電流端子ＯＵＴｙにおけるヘッドルーム電圧ＨＶｙは、各対応するＬＥＤ直列回路［１０（０，ｙ）・・・１０（ｎ−２，ｙ），１０（ｎ−１，ｙ）］で生じる全電圧降下をＶｙ（０〜ｎ−１）すると、ＨＶｙ＝ＶＬＥＤ−Ｖｙ（０〜ｎ−１）で表される。
【０００９】
各ＬＥＤドライバＩＣ１４（ｘ）には、コントローラ１８より所要のクロック信号と共に当該ＬＥＤバックライトの明るさを制御するためのデータおよび制御信号が入力される。最近のＬＣＤ−ＴＶでは、１画面内で画像に応じてＬＥＤバックライトの明るさをエリアまたはブロック単位で独立に可変制御するローカル・ダイミング（local dimming）の手法が用いられている。このローカル・ダイミングを行うために、コントローラ１８より一定サイクル（たとえば１２０Ｈｚ）毎に各ブロックＢｙの輝度または明るさの度合いを諧調で示すグレイスケール・データが各対応する定電流駆動回路にシリアル転送で送り込まれ、各定電流駆動回路が各グレイスケール・データに基づいて１サイクル内でＬＥＤ駆動電流Ｉｙを流す時間またはデューティをＰＷＭ（パルス幅変調）制御方式で可変制御するようにしている。
【００１０】
なお、図１１において、各列のＬＥＤ１０（０，ｙ）・・・１０（ｎ−２，ｙ），１０（ｎ−１，ｙ）と各対応するチャンネルの電流端子ＯＵＴｙとの間には、ＬＥＤ短絡時の高電圧から各定電流駆動回路を保護するためのＮＭＯＳトランジスタ２８が設けられている。このＮＭＯＳトランジスタ２８は、抵抗３０，３２からなる分圧回路より与えられるバイアス電圧ＶＫによってバイアスされ、各電流端子ＯＵＴｙの電圧を一定値（ＶＫ＋Ｖｔｈ）以下に制限する。ここで、ＶｔｈはＮＭＯＳトランジスタ２８のしきい値電圧である。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
一般に、ＬＥＤの順方向電圧には負の温度特性があり、ＬＥＤの温度が低いほど発光状態のＬＥＤで生じる電圧降下は大きくなり、そのぶん各ＬＥＤドライバＩＣ１４（ｘ）では各電流端子ＯＵＴｙに得られるヘッドルーム電圧ＨＶｙが低くなる。このため、ＬＣＤ−ＴＶの最低動作温度の下でも各電流端子ＯＵＴｙに一定値以上のヘッドルーム電圧ＨＶｙが保証されるように、ＤＣ−ＤＣコンバータ１６の出力電圧ＶＬＥＤが設定される。
【００１２】
一方で、周囲温度の上昇やＬＥＤの自己発熱によってＬＥＤ温度が高くなるほど、発光状態のＬＥＤで生じる電圧降下は小さくなり、そのぶん各ＬＥＤドライバＩＣ１４（ｘ）では各電流端子ＯＵＴｙにおけるヘッドルーム電圧ＨＶｙが高くなり、これが問題となっている。すなわち、各定電流駆動回路は一定のＬＥＤ駆動電流Ｉｙを流すように動作するので、ヘッドルーム電圧ＨＶｙが高くなるほど、定電流駆動回路の消費電力は増大する。さらに、ＬＥＤドライバＩＣ１４（ｘ）全体の消費電力（発熱量）がそのＩＣパッケージの許容損失を上回ると、ドライバ回路が破損または故障して正常に動作しなくなり、信頼性の低下を来たす。
【００１３】
本発明は、かかる従来技術の問題点に鑑みてなされたものであって、ＬＥＤの発光駆動に際して定電流駆動回路で生じる消費電力を抑制ないし低減するとともに、定電流駆動回路の安定ないし正常な動作を保証するようにしたＬＥＤ駆動回路およびＬＥＤ装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記の目的を達成するために、本発明のＬＥＤ駆動回路は、１個または電気的に直列接続された複数個のＬＥＤ（発光ダイオード）を発光駆動するためのＬＥＤ駆動回路であって、直流のＬＥＤ駆動電圧を出力する直流電源と、前記ＬＥＤに一定のＬＥＤ駆動電流を注入するために、前記直流電源に対して前記ＬＥＤと直列に接続される定電流駆動回路と、前記定電流駆動回路の電流端子に得られるヘッドルーム電圧が第１の基準電圧付近に保たれるように、前記直流電源に作用して前記ＬＥＤ駆動電圧の電圧レベルを動的に可変制御するヘッドルーム電圧監視回路とを有する。
【００１５】
また、本発明のＬＥＤ装置は、直流のＬＥＤ駆動電流を出力する直流電源と、ｎ個（ｎは２以上の整数）のＬＥＤを電気的に直列接続してなるｍ個（ｍは２以上の整数）のＬＥＤ直列回路が前記直流電源の出力端子に対して電気的に並列に接続されているＬＥＤアレイと、前記ＬＥＤに一定のＬＥＤ駆動電流を注入するために、前記直流電源に対してｍ個の前記ＬＥＤ直列回路とそれぞれ直列に接続されているｍ個の定電流駆動回路と、ｍ個の前記定電流駆動回路の電流端子にそれぞれ得られるヘッドルーム電圧の少なくとも１つが第１の基準電圧付近に保たれるように、前記直流電源に作用して前記ＬＥＤ駆動電圧の電圧レベルを動的に可変制御するヘッドルーム電圧監視回路とを有する。
【００１６】
本発明においては、直流電源および定電流駆動回路により各ＬＥＤに一定のＬＥＤ駆動電流が注入されるとともに、定電流駆動回路の電流端子に得られるヘッドルーム電圧がヘッドルーム電圧監視回路によって監視される。ヘッドルーム電圧監視回路は、ヘッドルーム電圧が第１の基準電圧付近に保たれるように、直流電源に作用してその出力電圧つまりＬＥＤ駆動電圧を動的に可変制御させる。これにより、環境温度やＬＥＤの自己発熱等に起因してＬＥＤの電圧降下が変動しても、特に下がる方向に変動しても、ヘッドルーム電圧監視回路を介したフィードバックループが働いてヘッドルーム電圧が第１の基準電圧付近に安定に維持されるので、定電流駆動回路で生じる消費電力および発熱量を一定限度内に抑制することができる。
【００１７】
本発明の好適な一態様によれば、直流電源は、高周波数でオン・オフ可能な第１のスイッチング素子を有し、この第１のスイッチング素子をオン・オフ動作させて直流の入力電圧をＬＥＤ駆動電圧に変換するスイッチング電源部と、このスイッチング電源部における第１のスイッチング素子のオン・オフ動作を制御するスイッチング制御部と、ＬＥＤ駆動電圧をスイッチング制御部にフィードバックする第１のフィードバック回路とを有する。そして、ヘッドルーム電圧監視回路は、ヘッドルーム電圧を直流電源のスイッチング制御部にフィードバックする第２のフィードバック回路を有する。
【００１８】
この場合において、好ましくは、スイッチング制御部は、基準電圧入力端子とフィードバック電圧入力端子とを有し、フィードバック電圧入力端子に入力される電圧が基準電圧入力端子に入力される第２の基準電圧に等しくなるように、第１のスイッチング素子のオン・オフ動作を制御する。また、第１のフィードバック回路が、スイッチング電源部の出力端子と基準電位の端子との間に接続された第１および第２の抵抗を有し、第１の抵抗と第２の抵抗との間のノードをスイッチング制御部のフィードバック電圧入力端子に接続している。そして、第２のフィードバック回路は、スイッチング制御部のフィードバック電圧入力端子と基準電位の端子との間に接続された第１のトランジスタと、ヘッドルーム電圧と第１の基準電圧とを比較して、両電圧の高低関係を示す比較結果信号を出力するコンパレータと、このコンパレータより出力された比較結果信号に応じて第１のトランジスタを制御するフィードバック制御回路とを有する。
【００１９】
さらに好ましくは、第２のフィードバック回路において、スイッチング制御部のフィードバック電圧入力端子と基準電位の端子との間で第１のトランジスタと直列に第３の抵抗を接続してよい。
【００２０】
また、好ましい一態様として、フィードバック制御回路は、コンパレータより出力される比較結果信号を一定サイクル毎に所定のタイミングでラッチするラッチ回路と、このラッチ回路にラッチされた比較結果信号を制御信号として入力し、ヘッドルーム電圧が第１の基準電圧よりも高かったことを比較結果信号が示しているときはオン状態になって、第１のトランジスタをオンさせ、または第１のトランジスタを流れる電流を増大させ、ヘッドルーム電圧が第１の基準電圧よりも低かったことを比較結果信号が示しているときはオフ状態になって、第１のトランジスタをオフさせ、または第１のトランジスタを流れる電流を減少させる第２のトランジスタとを更に有する。
【００２１】
また、好ましい一態様として、フィードバック制御回路において、第２のトランジスタの出力端子と第１のトランジスタの制御端子との間に時定数回路を接続してもよい。さらに、第１のトランジスタの制御端子に一定のバイアス電圧を与えるバイアス回路を設けてもよい。
【００２２】
また、好ましい一態様として、定電流駆動回路は、ＬＥＤ駆動電流を一定に保つための定電流源と、この定電流源と直列に接続される高周波数でオン・オフ可能な第２のスイッチング素子と、この第２のスイッチング素子をパルス幅変調方式で一定の周期毎にオン・オフさせるＬＥＤ輝度制御回路とを有する。
【００２３】
また、本発明のＬＥＤ装置においては、好ましい一態様として、１つの面光源がｍ個のブロックからなり、ｍ個のブロックにｍ個のＬＥＤ直列回路およびｍ個の定電流駆動回路がそれぞれ割り当てられ、各々のブロック内で当該ＬＥＤ直列回路を構成するｎ個のＬＥＤが一定の密度分布で二次元的に配置される。この場合、各々のブロック毎にパルス幅変調方式によるデューティが個別に制御されてもよい。
【発明の効果】
【００２４】
本発明のＬＥＤ装置またはＬＥＤ駆動回路によれば、上記のような構成および作用により、ＬＥＤの発光駆動に際して定電流駆動回路で生じる消費電力を抑制ないし低減するとともに、定電流駆動回路の安定ないし正常な動作を保証することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施形態におけるＬＥＤ駆動回路を有するＬＥＤ装置の回路構成を示す回路図である。
【図２】実施形態のＬＥＤ装置で使用されるＤＣ−ＤＣコンバータの構成例を示す回路図である。
【図３】実施形態のＬＥＤ装置で使用されるＬＥＤドライバＩＣ内の構成例を示すブロック図である。
【図４】実施形態のＬＥＤ装置において第２のフィードバック回路内のノードＮＣにおける制御電圧ＶＧとＤＣ−ＤＣコンバータの出力電圧（ＬＥＤ駆動電圧）ＶＬＥＤとの間のＤＣ的な関係の一例を示す図である。
【図５】実施形態のＬＥＤ装置においてＬＥＤアレイをｎ＝１２，ｍ＝３の配列構成にした場合の回路構成を示す回路図である。
【図６】実施形態のＬＥＤ装置（図５）のある条件下の作用を説明するための各部の波形を示す波形図である。
【図７】実施形態のＬＥＤ装置（図５）の別の条件下の作用を説明するための各部の波形を示す波形図である。
【図８】ローカル・ダイミング機能における実施形態のＬＥＤ装置（図５）の効果を検証するために行った実験で用いたデューティ制御のパターンを示す図である。
【図９】上記実験で得られたヘッドルーム電圧およびＬＥＤ駆動電圧の波形を示す波形図である。
【図１０】比較例として、実施形態のＬＥＤ装置（図５）において第２のフィードバック回路を省いて同一の実験を行った場合に得られたヘッドルーム電圧およびＬＥＤ駆動電圧の波形を示す。
【図１１】ＬＣＤ−ＴＶ向けのバックライトに用いられている従来のＬＣＤ装置の回路構成を示す回路図である。
【図１２】ＬＥＤバックライトをマトリクス状に多数のブロックに分割する構成を示す図である。
【図１３】ＬＥＤバックライトの各ブロックにおけるＬＥＤの配置構成例を示す図である。
【発明を実施するための最良の形態】
【００２６】
以下、図１〜図１０を参照して本発明の好適な実施形態を説明する。
【００２７】
図１に、本発明の一実施形態におけるＬＥＤ駆動回路を有するＬＥＤ装置の回路構成を示す。このＬＥＤ装置は、たとえばＬＣＤ−ＴＶ向けのＬＥＤバックライトに使用可能である。図中、図１１の従来装置のものと同様の構成または機能を有する素子または回路には同一の符号を附してある。
【００２８】
このＬＥＤ装置は、従来のＬＥＤ装置（図１１）と共通する主な構成として、ｎ×ｍ個（ｎ，ｍは２以上の整数）のＬＥＤ［１０（０，０）・・・１０（ｎ−２，０），１０（ｍ−１，０）］〜［１０（０，ｍ−１）・・・１０（ｎ−２，ｍ−１），１０（ｎ−１，ｍ−１）］からなるＬＥＤアレイ１２と、たとえば１６チャンネル型の１個または複数（Ｎ）個のＬＥＤドライバＩＣ１４（０）〜１４（Ｎ−１）と、直流電源たとえばＤＣ−ＤＣコンバータ１６と、フィードバック用の分圧抵抗２４，２６と、高圧保護用のトランジスタ２８と、バイアス回路［３０，３２］とを有している。この実施形態では、分圧抵抗２４，２６によって構成されるフィードバック回路を第１のフィードバック回路としている。
【００２９】
従来のＬＥＤ装置（図１１）と同様に、ＬＥＤアレイ１２において、各列のＬＥＤ１０（０，ｙ）・・・１０（ｎ−２，ｙ），１０（ｎ−１，ｙ）（ｙ＝０〜ｍ−１）は、ＤＣ−ＤＣコンバータ１６の出力端子といずれかのＬＥＤドライバＩＣ１４（ｘ）（ｘ＝０〜Ｎ−１）の各対応する電流端子ＯＵＴｙとの間で電気的に直列に接続されている。また、このＬＥＤバックライトは、エリアライト方式であり、図１２に示すようにバックライト領域２２をマトリクス状にｍ個（ｍ＝ｉ×ｊ）のブロックＢ０，Ｂ１・・・Ｂｍ−１に分割し、各ブロックＢｙ内に図１の各対応する列のＬＥＤ１０（０，ｙ）・・・１０（ｎ−２，ｙ），１０（ｎ−１，ｙ）を図１３のような一定の密度分布で二次元的に配置している。
【００３０】
図２に、ＤＣ−ＤＣコンバータ１６の一構成例を示す。このＤＣ−ＤＣコンバータ１６は、インダクタンスコイル４０、ＮＭＯＳトランジスタ（スイッチング素子）４２、ダイオード４４、コンデンサ４６からなるスイッチング電源部４８と、ＮＭＯＳトランジスタ４２のオン・オフ動作をパルス制御方式たとえばＰＷＭ制御方式で制御するスイッチング制御回路５０とを有している。ＰＷＭ制御のために、コントローラ３８またはクロック回路（図示せず）より一定周波数たとえば１５０ｋＨｚのクロック信号ＣＫがスイッチング制御回路５０に供給される。
【００３１】
スイッチング制御回路５０によるＰＷＭ制御において、１サイクル内でＮＭＯＳトランジスタ４２がオンしている期間中は、入力電圧ＶINを入力する電圧入力端子５２からインダクタンスコイル４０およびＮＭＯＳトランジスタ４２を通ってグランド電位の端子に電流が流れ、インダクタンスコイル４０にエネルギーが蓄えられる。そして、１サイクル内でＮＭＯＳトランジスタ４２がオフすると、インダクタンスコイル４０に蓄えられたエネルギーがダイオード４４を介してコンデンサ４６側に放出され、コンデンサ４６が入力電圧ＶＩＮよりも高い電圧に充電され、コンデンサ４６の端子間電圧がＬＥＤ駆動電圧ＶＬＥＤとして出力端子５４より出力されるようになっている。
【００３２】
図３に、ＬＥＤドライバＩＣ１４（０）内の回路構成例を示す。他のＬＥＤドライバＩＣ１４（１）〜１４（Ｎ−１）も同じ回路構成を有している。
【００３３】
図３に示すように、ＬＥＤドライバＩＣ１４（０）内には、１６チャンネルの定電流駆動回路６０（０）〜６０（１５）が設けられている。各定電流駆動回路６０（ｙ）（ｙ＝０〜１５）は、各対応する列のＬＥＤ１０（０，ｙ）・・・１０（ｎ−２，ｙ），１０（ｎ−１，ｙ）（図１）とグランド電位の端子との間で直列に接続されているスイッチング素子６２（ｙ）および定電流源６４（ｙ）と、各対応するブロックＢｙの輝度または明るさの度合いを諧調で指示するグレイスケール・データＧＳｙに基づいて該スイッチング素子６２（ｙ）のオン・オフ動作をＰＷＭ制御方式で制御するグレイスケールＰＷＭ制御回路６６（ｙ）とを主たる構成要素としている。
【００３４】
ローカル・ダイミングを行うために、コントローラ３８（図１）より一定サイクル（たとえば１２０Ｈｚ）毎にシリアル転送で送られてくるグレイスケール・データＧＳｙが、入力シフトレジスタ６８，７０を介して各ＧＳレジスタ７２（ｙ）にロードされる。各ＰＷＭ制御回路６６（ｙ）は、各ＧＳレジスタ７２（ｙ）にロードされたグレイスケール・データＧＳｙに基づいて、１サイクル内でスイッチング素子６２（ｙ）をオンにする時間つまりＬＥＤ駆動電流Ｉｙが流れる時間（パルス幅）をＰＷＭ制御方式で可変制御するようになっている。グレイスケール・データＧＳｙがたとえば１２ビットの場合、各チャンネルのＬＥＤ駆動電流Ｉｙについて４０９６（２１２）段階のパルス幅制御が可能であり、これにより各ブロックＢｙ毎に４０９６諧調の輝度制御が可能である。
【００３５】
ＬＥＤドライバＩＣ１４（０）内には、他の付随的な機能として、チャンネル間でＬＥＤ駆動電流Ｉ０〜Ｉ１５のばらつきをなくすように定電流源６４（０）〜６４（１５）をそれぞれ個別に制御するドット補正回路７４（０）〜７４（１５）が設けられている。初期化でコントローラ３８（図１）よりシリアル転送で送られてくる各チャンネル分のドット補正データＤＣｙは、入力シフトレジスタ６８，７０を介して各ＤＣレジスタ７８（ｙ）にロードされる。各ドット補正回路７４（ｙ）は、各ＤＣレジスタ７８（ｙ）にロードされたドット補正データＤＣｙに基づいて、各定電流源６４（ｙ）の流す電流値つまりＬＥＤ駆動電流Ｉｙを補正するようになっている。ドット補正データがたとえば６ビットの場合、各チャンネルのＬＥＤ駆動電流Ｉｙについて６４段階の微調整を行うことができる。さらに、ＬＥＤドライバＩＣ１４（０）内には、定電流駆動回路６０（０）〜６０（１５）でＬＥＤ破損等に起因する開路が発生した時にそれを検出するＬＥＤオープン検出回路７６（０）〜７６（１５）等も設けられている。
【００３６】
再び図１において、この実施形態のＬＥＤ装置において、従来のＬＥＤ装置（図１１）と最も大きく異なる点は、ＬＥＤアレイ１２に接続されているｍ個の電流端子ＯＵＴ０〜ＯＵＴｍ−１にそれぞれ得られるｍ個のヘッドルーム電圧ＨＶ（０）〜ＨＶ（ｍ−１）を後述する第２のフィードバック回路８０を介してＤＣ−ＤＣコンバータ１６にフィードバックしていることである。このＬＥＤ装置のコントローラ３８は、ＬＥＤドライバＩＣ１４（０）〜１４（Ｎ−１）およびＤＣ−ＤＣコンバータ１６に対してだけでなく、第２のフィードバック回路８０に対しても所定の制御を行う。この実施形態では、コントローラ３８とフィードバック回路８０とで本発明におけるヘッドルーム電圧監視回路が構成されている。
【００３７】
第２のフィードバック回路８０は、ＤＣ−ＤＣコンバータ１６のフィードバック電圧入力端子ＦＢとグランド電位端子との間に直列に接続された抵抗８２およびＮＭＯＳトランジスタ８４と、ｍ個の電流端子ＯＵＴ０〜ＯＵＴｍ−１にそれぞれ得られるｍ個のヘッドルーム電圧ＨＶ（０）〜ＨＶ（ｍ−１）を所定の基準電圧ＶＳと比較するｍ個のコンパレータ８６（０）〜８６（ｍ−１）と、これらのコンパレータ８６（０）〜８６（ｍ−１）よりそれぞれ出力されるｍ個の比較結果信号ＣＯ０〜ＣＯｍ−１に応じてＮＭＯＳトランジスタ８４を制御するフィードバック制御回路８８とを有している。
【００３８】
各コンパレータ８６（ｙ）（ｙ＝０〜ｍ−１）は、各電流端子ＯＵＴｙのヘッドルーム電圧ＨＶｙを一方の入力端子（＋）に入力するとともに、基準電圧発生回路９５からの所定の基準電圧ＶＳを他方の入力端子（−）に入力し、ヘッドルーム電圧ＨＶｙが基準電圧ＶＳよりも高いときはＨレベルの比較結果信号ＣＯｙを出力し、ヘッドルーム電圧ＨＶｙが基準電圧ＶＳよりも低いときはＬレベルの比較結果信号ＣＯｙを出力するようになっている。
【００３９】
フィードバック制御回路８８は、ｍ個の上記コンパレータ８６（０）〜８６（ｍ−１）の出力端子に接続された論理回路９０と、この論理回路９０の出力端子に接続されたＤ型フリップフロップからなるラッチ回路９２と、このラッチ回路９２の出力端子に接続されたＰＭＯＳトランジスタ９４と、このＰＭＯＳトランジスタ９４の出力端子とＮＭＯＳトランジスタ８４のゲート端子との間に接続された時定数回路９６とを有している。
【００４０】
論理回路９０は、それぞれのカソード端子がコンパレータ８６（０）〜８６（ｍ−１）の出力端子に接続され、それぞれのアノード端子がラッチ回路９２のデータ入力端子（Ｄ）に共通接続されたｍ個のダイオード９８（０）〜９８（ｍ−１）と、これらダイオード９８（０）〜９８（ｍ−１）のアノード端子またはノードＮＢと電源電圧ＶＣＣの端子との間に接続されているプルアップ抵抗１００とで構成されている。コンパレータ８６（０）〜８６（ｍ−１）よりそれぞれ出力される比較結果信号ＣＯ０〜ＣＯｍ−１の全部がＨレベルのときはノードＮＢにＨレベルの判定信号ＳＡが得られ、比較結果信号ＣＯ０〜ＣＯｍ−１の少なくとも１つがＬレベルのときはノードＮＢにＬレベルの判定信号ＳＡが得られるようになっている。このように、この実施形態における論理回路９０は、ＡＮＤ回路として機能する。
【００４１】
ラッチ回路９２のクロック端子（Ｃ）には、所定のサイクル毎に（すなわち、各ＬＥＤドライバＩＣ１４（ｘ）におけるＬＥＤ駆動電流ＩＬＥＤのＰＷＭ制御のサイクル毎に）、所定のタイミングで（すなわち、ＬＥＤ駆動電流ＩＬＥＤの流れる電流持続時間の開始直後に）、コントローラ３８よりサンプリングクロックＳＣＫが供給される。ラッチ回路９２は、このサンプリングクロックＳＣＫに応動して判定信号ＳＡをラッチし、ラッチした判定信号ＳＡと同一の論理レベルを有する出力（Ｑ）をＰＭＯＳトランジスタ９４のゲート端子に与える。
【００４２】
ＰＭＯＳトランジスタ９４は、ソース端子が電源電圧ＶＣＣの端子に接続され、ドレイン端子（出力端子）が抵抗１０２を介してグランド電位の端子に接続されるとともに時定数回路９６を介してＮＭＯＳトランジスタ８４のゲート端子に接続されている。時定数回路９６は、抵抗１０４とコンデンサ１０６とで構成されている。
【００４３】
ラッチ回路９２の出力信号（Ｑ）がＨレベルのとき、つまり直前のサンプリングクロックＳＣＫのタイミングで全チャンネルのヘッドルーム電圧ＨＶ０〜ＨＶ１５がいずれも基準電圧ＶＳより高かったときは、ＰＭＯＳトランジスタ９４がオフ状態になる。ＰＭＯＳトランジスタ９４がオフ状態になっている時は、時定数回路９６のコンデンサ１０６が抵抗１０４，１０２を介して放電し、ノードＮＣの電位つまりＮＭＯＳトランジスタ８４のゲート電圧ＶＧが下がる。これによって、第１のフィードバック回路を構成する分圧抵抗２４，２６のノードＮＡから抵抗８２およびＮＭＯＳトランジスタ８４を通って流れるバイパス電流ｉが減少し、または電流ｉが流れなくなり、ＤＣ−ＤＣコンバータ１６のフィードバック電圧入力端子ＦＢに入力されるフィードバック電圧ＶＦＢは上昇する。
【００４４】
ラッチ回路９２の出力信号（Ｑ）がＬレベルのとき、つまり直前のサンプリングクロックＳＣＫのタイミングでヘッドルーム電圧ＨＶ０〜ＨＶ１５の少なくとも１つが基準電圧ＶＳより低かったときは、ＰＭＯＳトランジスタ９４がオン状態になる。ＰＭＯＳトランジスタ９４がオン状態になっている時は、時定数回路９６のコンデンサ１０６がＰＭＯＳトランジスタ９４および抵抗１０４を介して充電され、ノードＮＣの電位つまりＮＭＯＳトランジスタ８４のゲート電圧ＶＧが上昇する。これによって、分圧抵抗２４，２６のノードＮＡから抵抗８２およびＮＭＯＳトランジスタ８４を通って流れるバイパス電流ｉが増大し、フィードバック電圧ＶＦＢは低下する。
【００４５】
このように、この実施形態における第２のフィードバック回路８０は、コントローラ３８より一定周期で与えられるサンプリングクロックＳＣＫのタイミングで全チャンネルのヘッドルーム電圧ＨＶ０〜ＨＶ１５がすべて基準電圧ＶＳよりも高かったときはＤＣ−ＤＣコンバータ１６に対するフィードバック電圧ＶＦＢを上昇させ、ヘッドルーム電圧ＨＶ０〜ＨＶ１５の少なくとも１つが基準電圧ＶＳよりも低かったときはフィードバック電圧ＶＦＢを低下させるように働く。
【００４６】
ＤＣ−ＤＣコンバータ１６においては、フィードバック電圧ＶＦＢが基準電圧ＶＲＥＦより低いときは、この誤差を零にするように、つまり出力電圧ＶＬＥＤの電圧レベルを上げるように、スイッチング制御回路５０（図２）がスイッチング素子４２のオン・オフ動作のデューティを上げる。反対に、フィードバック電圧ＶＦＢが基準電圧ＶＲＥＦよりも高いときは、この誤差を零にするように、つまり出力電圧ＶＬＥＤの電圧レベルを下げるように、スイッチング制御回路５０がスイッチング素子４２のオン・オフ動作のデューティを下げる。
【００４７】
なお、第２のフィードバック回路８０の伝送特性を任意に調整することが可能であり、時定数回路９６の時定数、抵抗２４，２６，８２の抵抗値、基準電圧ＶＲＥＦ等は適宜選定されてよい。
【００４８】
図４に、時定数回路９６のノードＮＣに得られる制御電圧ＶＧとＤＣ−ＤＣコンバータ１６の出力電圧（ＬＥＤ駆動電圧）ＶＬＥＤとの間のＤＣ的な関係（ＶＧ−ＶＬＥＤ特性）の一例を示す。この例では、ＬＥＤ駆動電圧ＶＬＥＤの変動が３９ボルト〜４２．５ボルトの範囲内に収まるように、制御電圧ＶＧが１．０ボルト〜１．６ボルトの範囲内で変化するように設定される。ＬＥＤ駆動電圧ＶＬＥＤの許容変動幅は、ＬＥＤアレイの構成、ＬＥＤの順方向電圧特性、周囲温度等に依存して決まる。
【００４９】
次に、図６〜図１０につき、この実施形態におけるＬＥＤ装置の作用を説明する。ここで、説明の簡略化と理解の便宜を図るため、図５に示すようにＬＥＤアレイ１２においてｎ＝１２，ｍ＝３の場合を例にとる。なお、図５に示すように、第２のフィードバック回路８０において、ＮＭＯＳトランジスタ８４のゲート端子またはノードＮBに常時一定のバイアス電圧を与えるための抵抗バイアス回路１０８，１１０を設ける構成も可能である。この構成では、ＮＭＯＳトランジスタ８４を常時オン状態にしてパイパス電流ｉを可変させることができる。
【００５０】
図６に、このＬＥＤ装置における定常時の各部の波形の一例を示す。図６の（Ａ）は、コントローラ３８より各ＬＥＤドライバＩＣ１４（ｘ）に一定サイクル（たとえば１２０Ｈｚ）で与えられる水平ブランキング信号ＢＬＡＮＫを示す。
【００５１】
図６の（Ｂ）は、ＬＥＤアレイ１２の全チャンネルのＬＥＤ駆動電流Ｉ０，Ｉ１，Ｉ２を示す。ここでは、全てのＬＥＤ駆動電流Ｉ０，Ｉ１，Ｉ２がＰＷＭ制御で同一のパルス幅に制御されるようにしている。
【００５２】
図６の（Ｃ）は、コントローラ３８より第２のフィードバック回路８０のラッチ回路９２に与えられるサンプリングクロックＳＣＫを示す。図示のように、サンプリングクロックＳＣＫのタイミングは、ＰＷＭ制御による全ＬＥＤ駆動電流Ｉ０，Ｉ１，Ｉ２の可変パルス時間の開始直後に設定されている。
【００５３】
図６の（Ｄ）は、全チャンネルのヘッドルーム電圧ＨＶ０，ＨＶ１，ＨＶ２を示す。ここでは、全てのヘッドルーム電圧ＨＶ０，ＨＶ１，ＨＶ２が同一の波形で変化するものと仮定している。
【００５４】
図６の（Ｅ）は、ラッチ回路９２の出力信号（Ｑ）を示す。図６の（Ｆ）は、第２のフィードバック回路８０内のノードＮＣに得られる制御電圧ＶＧを示す。図６の（Ｇ）は、第２のフィードバック回路８０のＮＭＯＳトランジスタ８４を流れるバイパス電流ｉを示す。図６の（Ｈ）は、ＤＣ−ＤＣコンバータ１６のフィードバック電圧入力端子ＦＢに入力されるフィードバック電圧ＶＦＢを示す。図６の（Ｉ）は、ＤＣ−ＤＣコンバータ１６より出力されるＬＥＤ駆動電圧ＶＬＥＤを示す。
【００５５】
図６に示すように、サンプリングクロックＳＣＫ（１）のタイミングでは、全てのヘッドルーム電圧ＨＶ０，ＨＶ１，ＨＶ２が基準電圧ＶＳよりも高い。そうすると、第２のフィードバック回路８０においては、ラッチ回路９２の出力信号（Ｑ）がそれまでのＬレベルからＨレベルに変わり、制御電圧ＶＧがそれまでのリニアな上昇からリニアな低下に転じ、バイパス電流ｉがそれまでのリニアな増大からリニアな減少に転じる。これによって、ＤＣ−ＤＣコンバータ１６では、フィードバック電圧ＶＦＢがそれまでのリニアな低下からリニアな上昇に転じ、出力電圧つまりＬＥＤ駆動電圧ＶＬＥＤがそれまでのリニアな上昇からリニアな低下に転じる。ＬＥＤ駆動電圧ＶＬＥＤがリニアに低下すると、ＰＷＭ制御の各サイクル内でＬＥＤ駆動電流Ｉ０，Ｉ１，Ｉ２が流れている期間中にヘッドルーム電圧ＨＶ０，ＨＶ１，ＨＶ２はリニアに低下し、ＬＥＤ駆動電流Ｉ０，Ｉ１，Ｉ２の流れない期間中もヘッドルーム電圧ＨＶ０，ＨＶ１，ＨＶ２はリニアに低下する。
【００５６】
次のサンプリングクロックＳＣＫ（２）のタイミングでは、全てのヘッドルーム電圧ＨＶ０，ＨＶ１，ＨＶ２が基準電圧ＶＳよりも低くなる。そうすると、第２のフィードバック回路８０においては、ラッチ回路９２の出力信号（Ｑ）がそれまでのＨレベルからＬレベルに変わり、制御電圧ＶＧがそれまでのリニアな低下からリニアな上昇に転じ、バイパス電流ｉがそれまでのリニアな減少からリニアな増大に転じる。これによって、ＤＣ−ＤＣコンバータ１６では、フィードバック電圧ＶＦＢがそれまでのリニアな上昇からリニアな低下に転じ、出力電圧つまりＬＥＤ駆動電圧ＶＬＥＤがそれまでのリニアな低下からリニアな上昇に転じる。ＬＥＤ駆動電圧ＶＬＥＤがリニアに上昇すると、ＰＷＭ制御の各サイクル内でＬＥＤ駆動電流Ｉ０，Ｉ１，Ｉ２が流れている期間中にヘッドルーム電圧ＨＶ０，ＨＶ１，ＨＶ２はリニアに上昇し、ＬＥＤ駆動電流Ｉ０，Ｉ１，Ｉ２の流れない期間中もヘッドルーム電圧ＨＶ０，ＨＶ１，ＨＶ２はリニアに上昇する。
【００５７】
以降も、図６に示すように、上記と同様の動作が繰り返される。このように、この実施形態のＬＥＤ装置においては、ヘッドルーム電圧ＨＶ０，ＨＶ１，ＨＶ２が基準電圧ＶＳを割ったり超えたりしながら基準電圧ＶＳ付近に維持されるように、第２のフィードバック回路８０がＤＣ−ＤＣコンバータ１６に作用し、ＬＥＤ駆動電圧ＶＬＥＤが動的に可変制御される。
【００５８】
図６の例では全チャンネルのＬＥＤ駆動電流Ｉ０，Ｉ１，Ｉ２がＰＷＭ制御で同一のパルス幅に制御されるものとした場合に、それぞれのヘッドルーム電圧ＨＶ０，ＨＶ１，ＨＶ２が同一の波形で変化するものと仮定したが、ヘッドルーム電圧ＨＶ０，ＨＶ１，ＨＶ２の間で波形が互いに異なる場合もある。図７に、ヘッドルーム電圧ＨＶ０，ＨＶ１の波形が同じで，ヘッドルーム電圧ＨＶ２の波形が異なる場合の各部の波形を示す。
【００５９】
図７の例の場合は、第３のサンプリングクロックＳＣＫ（３）の直前までは、図６の例の場合と略同じである。しかし、このサンプリングクロックＳＣＫ（３）のタイミングで、ヘッドルーム電圧ＨＶ２は基準電圧ＶＳよりも高くなるが、ヘッドルーム電圧ＨＶ０，ＨＶ１が基準電圧ＶＳよりも低くなるため、第２のフィードバック回路８０においてラッチ回路９２の出力信号（Ｑ）はそれまでのＬレベルを維持し続ける。これにより、制御電圧ＶＧはリニアな上昇を維持し、バイパス電流ｉはリニアな増大を維持する。この結果、ＤＣ−ＤＣコンバータ１６では、フィードバック電圧ＶＦＢがリニアな低下を維持し、出力電圧圧ＶＬＥＤはリニアな上昇を維持する。
【００６０】
しかし、次の第４のサンプリングクロックＳＣＫ（４）のタイミングでは、全てのヘッドルーム電圧ＨＶ０，ＨＶ１，ＨＶ２が基準電圧ＶＳよりも高くなる。そうすると、第２のフィードバック回路８０においては、ラッチ回路９２の出力信号（Ｑ）がそれまでのＬレベルからＨレベルに変わり、制御電圧ＶＧがそれまでのリニアな上昇からリニアな低下に転じ、バイパス電流ｉがそれまでのリニアな増大からリニアな減少に転じる。これによって、ＤＣ−ＤＣコンバータ１６では、フィードバック電圧ＶＦＢがそれまでのリニアな低下からリニアな上昇に転じ、出力電圧ＶＬＥＤがそれまでのリニアな上昇からリニアな低下に転じる。
【００６１】
こうして、この場合も、ヘッドルーム電圧ＨＶ０，ＨＶ１とヘッドルーム電圧ＨＶ２が周期を異にしながらも基準電圧ＶＳを割ったり超えたりしながら基準電圧ＶＳ付近に維持されるように、第２のフィードバック回路８０がＤＣ−ＤＣコンバータ１６に作用し、ＬＥＤ駆動電圧ＶＬＥＤが動的に可変制御される。
【００６２】
図示省略するが、ヘッドルーム電圧ＨＶ０，ＨＶ１，ＨＶ２の波形が全て異なる場合、さらにはＬＥＤ駆動電流Ｉ０，Ｉ１，Ｉ２のパルス幅が区々の場合も、ヘッドルーム電圧ＨＶ０，ＨＶ１，ＨＶ２の全部または一部が周期を区々にしながらも基準電圧ＶＳを割ったり超えたりしながら基準電圧ＶＳ付近に維持されるように、第２のフィードバック回路８０を通じてＤＣ−ＤＣコンバータ１６の出力電圧ＶＬＥＤが動的に可変制御される。
【００６３】
次に、ローカル・ダイミング機能における本実施形態の効果を説明する。図８に、図５の装置構成においてＰＷＭ制御のデューティを一定の周期（たとえば５００ｓｅｃ）毎に５％と９５％とで交互に切り替えてＬＥＤアレイ１２の３ブロックＢ１，Ｂ２，Ｂ３の輝度を一様に変化させた実験例のパターンを示す。図９に、この実験例において得られたヘッドルーム電圧（ＨＶ０，ＨＶ１，ＨＶ２）およびＬＥＤ駆動電圧ＶＬＥＤの波形を示す。
【００６４】
図９に示すように、この実施形態のＬＥＤ装置においては、ＬＥＤ駆動電圧ＶＬＥＤがデューティ５％のサイクルでは約４１．０ボルト、デューティ９５％のサイクルでは約４０．０ボルトと交互に段差のある２つの値をとり、これによって、ヘッドルーム電圧（ＨＶ０，ＨＶ１，ＨＶ２）は全サイクルを通じて約１．５ボルト付近に保たれた。また、ＬＥＤ駆動電流（Ｉ０，Ｉ１，Ｉ２）を１００ｍＡとした場合にＬＥＤアレイ１２、ＬＥＤドライバＩＣ１４（１），１４（２），１４（３）およびＤＣ−ＤＣコンバータ１６で発生した全消費電力は、周囲温度２５℃の下では６７１９ｍＷ、周囲温度６０℃の下では６４９９ｍＷであった。
【００６５】
図１０に、比較例として、図５の装置構成において第２のフィードバック回路８０を省いて上記と同じパターンの実験を行った場合に得られたヘッドルーム電圧（ＨＶ０，ＨＶ１，ＨＶ２）およびＬＥＤ駆動電圧ＶＬＥＤの波形を示す。この場合は、ＬＥＤ駆動電圧ＶＬＥＤがデューティ５％のサイクルでは約４１．１ボルト、デューティ９５％のサイクルでは約４１．２ボルトと僅かしか変化せず、その一方でヘッドルーム電圧（ＨＶ０，ＨＶ１，ＨＶ２）はデューティ５％のサイクルでは約１．７ボルト、デューティ９５％のサイクルでは約２．６ボルトと大きく変動した。また、この比較例において、ＬＥＤ駆動電流（Ｉ０，Ｉ１，Ｉ２）を１００ｍＡとした場合にＬＥＤアレイ１２、ＬＥＤドライバＩＣ１４（１），１４（２），１４（３）およびＤＣ−ＤＣコンバータ１６で発生した全消費電力は、周囲温度２５℃の下では６８６３ｍＷ、周囲温度６０℃の下では６８９４ｍＷであった。
【００６６】
このように、本実施形態のＬＥＤ装置は、ローカル・ダイミング機能においてもヘッドルーム電圧の安定性および消費電力の低減を改善できることが実験で確認されている。
【００６７】
以上、本発明の好適な実施形態について説明したが、本発明は上記した実施形態に限定されるものではなく、その技術思想の範囲内で種々の変形が可能である。
【００６８】
たとえば、上記した実施形態では、ヘッドルーム電圧監視回路［３８，８０］が全チャンネルのヘッドルーム電圧ＨＶ０〜ＨＶｍ−１を監視したが、一部のヘッドルーム電圧のみを監視することも可能である。特に、ＬＥＤアレイ１２を構成するＬＥＤ１０の特性のばらつきが小さいときは、代表的に選んだ１チャンネルまたは数チャンネルのヘッドルーム電圧のみを第２のフィードバック回路８０を介してＤＣ−ＤＣコンバータ１６にフィードバックしてもよい。
【００６９】
また、ＬＥＤドライバＩＣ１４（０）〜１４（Ｎ−１）において、図示省略するが、ＬＥＤオープン検出回路７６（０）〜７６（ｍ−１）をコンパレータ、論理回路およびラッチ回路で構成することができる。この場合、各コンパレータの一方の入力端子には各チャンネルの電流端子ＯＵＴｙの電圧が入力され、他方の入力端子には専用の基準電圧発生回路より所定の基準電圧ＶＯＰが入力される。したがって、ヘッドルーム電圧監視用の基準電圧ＶＳとＬＥＤオープン検出用の基準電圧ＶＯＰとを時分割的に切り替えて、同一のコンパレータ、論理回路およびラッチ回路を第１のフィードバック回路８０およびＬＥＤオープン検出回路７６（０）〜７６（ｍ−１）に兼用する構成も可能である。
【００７０】
各ＬＥＤドライバＩＣ１４（ｘ）内の他の構成、特に定電流駆動回路６０（ｙ）やＰＷＭ制御回路６６（ｙ）等の構成も種種の変形が可能である。また、ＤＣ−ＤＣコンバータ１６もチョッパ方式昇圧形に限るものではなく、他の方式たとえばトランスを使用する絶縁形も可能である。
【００７１】
本発明のＬＥＤ装置は、バックライトに限らず、照明やディスプレイ等の他のＬＥＤアプリケーションにも適用可能である。
【符号の説明】
【００７２】
１０ ＬＥＤ
１２ ＬＥＤアレイ
１４（０）〜１４（Ｎ−１） ＬＥＤドライバＩＣ
１６ ＤＣ−ＤＣコンバータ
２４，２６ 分圧抵抗（第１のフィードバック回路）
３８ コントローラ
４８ スイッチング電源部
５０ スイッチング制御回路
ＦＢ フィードバック電圧入力端子
ＲＥＦ 基準電圧入力端子
６０（０）〜６０（１５） 定電流駆動回路
６２（０）〜６２（１５） スイッチング素子
６４（０）〜６４（１５） 定電流源
６６（０）〜６６（１５） グレイスケールＰＷＭ制御回路
８０ 第２のフィードバック回路
８２ 抵抗
８４ ＮＭＯＳトランジスタ
８６（０）〜８６（ｍ−１） コンパレータ
８８ フィードバック制御回路
９０ 論理回路
９２ ラッチ回路
９４ ＰＭＯＳトランジスタ
９５ 基準電圧発生回路
９６ 時定数回路
９８（０）〜９８（ｍ−１） ダイオード
【特許請求の範囲】
【請求項１】
１個または電気的に直列接続された複数個のＬＥＤ（発光ダイオード）を発光駆動するためのＬＥＤ駆動回路であって、
直流のＬＥＤ駆動電圧を出力する直流電源と、
前記ＬＥＤに一定のＬＥＤ駆動電流を注入するために、前記直流電源に対して前記ＬＥＤと直列に接続される定電流駆動回路と、
前記定電流駆動回路の電流端子に得られるヘッドルーム電圧が第１の基準電圧付近に保たれるように、前記直流電源に作用して前記ＬＥＤ駆動電圧の電圧レベルを動的に可変制御するヘッドルーム電圧監視回路と
を有するＬＥＤ駆動回路。
【請求項２】
前記直流電源が、
高周波数でオン・オフ可能な第１のスイッチング素子を有し、前記第１のスイッチング素子をオン・オフ動作させて直流の入力電圧を前記ＬＥＤ駆動電圧に変換するスイッチング電源部と、
前記スイッチング電源部における前記第１のスイッチング素子のオン・オフ動作を制御するスイッチング制御部と、
前記ＬＥＤ駆動電圧を前記スイッチング制御部にフィードバックする第１のフィードバック回路と
を有し、
前記ヘッドルーム電圧監視回路が、前記ヘッドルーム電圧を前記直流電源の前記スイッチング制御部にフィードバックする第２のフィードバック回路を有する、
請求項１に記載のＬＥＤ駆動回路。
【請求項３】
前記スイッチング制御部が、基準電圧入力端子とフィードバック電圧入力端子とを有し、前記フィードバック電圧入力端子に入力される電圧が前記基準電圧入力端子に入力される第２の基準電圧に等しくなるように、前記第１のスイッチング素子のオン・オフ動作を制御し、
前記第１のフィードバック回路が、前記スイッチング電源部の出力端子と基準電位の端子との間に接続された第１および第２の抵抗を有し、前記第１の抵抗と前記第２の抵抗との間のノードを前記スイッチング制御部の前記フィードバック電圧入力端子に接続し、
前記第２のフィードバック回路が、
前記スイッチング制御部の前記フィードバック電圧入力端子と前記基準電位の端子との間に接続された第１のトランジスタと、
前記ヘッドルーム電圧と前記第１の基準電圧とを比較して、両電圧の高低関係を示す比較結果信号を出力するコンパレータと、
前記コンパレータより出力された前記比較結果信号に応じて前記第１のトランジスタを制御するフィードバック制御回路と
を有する、
請求項２に記載のＬＥＤ駆動回路。
【請求項４】
前記スイッチング制御部の前記フィードバック電圧入力端子と前記基準電位の端子との間で前記第１のトランジスタと直列に接続される第３の抵抗を有する請求項３に記載のＬＥＤ駆動回路。
【請求項５】
前記フィードバック制御回路が、
前記コンパレータより出力される前記比較結果信号を一定サイクル毎に所定のタイミングでラッチするラッチ回路と、
前記ラッチ回路にラッチされた前記比較結果信号を制御信号として入力し、前記ヘッドルーム電圧が前記第１の基準電圧よりも高かったことを前記比較結果信号が示しているときはオン状態になって、前記第１のトランジスタをオンさせ、または前記第１のトランジスタを流れる電流を増大させ、前記ヘッドルーム電圧が前記第１の基準電圧よりも低かったことを前記比較結果信号が示しているときはオフ状態になって、前記第１のトランジスタをオフさせ、または前記第１のトランジスタを流れる電流を減少させる第２のトランジスタと
を有する、
請求項３または請求項４に記載のＬＥＤ駆動回路。
【請求項６】
前記フィードバック制御回路が、前記第２のトランジスタの出力端子と前記第１のトランジスタの制御端子との間に接続された時定数回路を有する、請求項５に記載のＬＥＤ駆動回路。
【請求項７】
前記第１のトランジスタの制御端子に一定のバイアス電圧を与えるバイアス回路を有する請求項３〜６のいずれか一項に記載のＬＥＤ駆動回路。
【請求項８】
前記定電流駆動回路が、
前記ＬＥＤ駆動電流を一定に保つための定電流源と、
前記定電流源と直列に接続される高周波数でオン・オフ可能な第２のスイッチング素子と、
前記第２のスイッチング素子をパルス幅変調方式で一定の周期毎にオン・オフさせるＬＥＤ輝度制御回路と
を有する請求項１〜７のいずれか一項に記載のＬＥＤ駆動回路。
【請求項９】
直流のＬＥＤ駆動電流を出力する直流電源と、
ｎ個（ｎは２以上の整数）のＬＥＤを電気的に直列接続してなるｍ個（ｍは２以上の整数）のＬＥＤ直列回路が前記直流電源の出力端子に対して電気的に並列に接続されているＬＥＤアレイと、
前記ＬＥＤに一定のＬＥＤ駆動電流を注入するために、前記直流電源に対してｍ個の前記ＬＥＤ直列回路とそれぞれ直列に接続されているｍ個の定電流駆動回路と、
ｍ個の前記定電流駆動回路の電流端子にそれぞれ得られるヘッドルーム電圧の少なくとも１つが第１の基準電圧付近に保たれるように、前記直流電源に作用して前記ＬＥＤ駆動電圧の電圧レベルを動的に可変制御するヘッドルーム電圧監視回路と
を有するＬＥＤ装置。
【請求項１０】
前記直流電源が、
高周波数でオン・オフ可能な第１のスイッチング素子を有し、前記第１のスイッチング素子をオン・オフ動作させて直流の入力電圧を前記ＬＥＤ駆動電圧に変換するスイッチング電源部と、
前記スイッチング電源部における前記第１のスイッチング素子のオン・オフ動作を制御するスイッチング制御部と、
前記ＬＥＤ駆動電圧を前記スイッチング制御部にフィードバックする第１のフィードバック回路と
を有し、
前記ヘッドルーム電圧監視回路が、少なくとも１つの前記ヘッドルーム電圧を前記直流電源の前記スイッチング制御部にフィードバックする第２のフィードバック回路を有する、
請求項９に記載のＬＥＤ装置。
【請求項１１】
前記スイッチング制御部が、基準電圧入力端子とフィードバック電圧入力端子とを有し、前記フィードバック電圧入力端子に入力される電圧が前記基準電圧入力端子に入力される第２の基準電圧に等しくなるように、前記第１のスイッチング素子のオン・オフ動作を制御し、
前記第１のフィードバック回路が、前記スイッチング電源部の出力端子と基準電位の端子との間に接続された第１および第２の抵抗を有し、前記第１の抵抗と前記第２の抵抗との間のノードを前記スイッチング制御部の前記フィードバック信号入力端子に接続し、
前記第２のフィードバック回路が、
前記スイッチング制御部の前記フィードバック電圧入力端子と前記基準電位の端子との間に直列に接続された第１のトランジスタと、
少なくとも１つの前記ヘッドルーム電圧と前記第１の基準電圧とを比較して、両電圧の高低関係を示す二値レベルの比較結果信号を出力する１つまたは複数個のコンパレータと、
１つまたは複数個の前記コンパレータよりそれぞれ出力された１つまたは複数個の前記比較結果信号に応じて前記第１のトランジスタを制御するフィードバック制御回路と
を有する、
請求項１０に記載のＬＥＤ装置。
【請求項１２】
前記スイッチング制御部の前記フィードバック電圧入力端子と前記基準電位の端子との間で前記第１のトランジスタと直列に接続される第３の抵抗を有する請求項１１に記載のＬＥＤ装置。
【請求項１３】
前記フィードバック制御回路が、
１つまたは複数個の前記コンパレータよりそれぞれ出力される１つまたは複数個の前記比較結果信号の論理積または論理和を表す二値レベルの判定信号を一定サイクル毎に所定のタイミングでラッチするラッチ回路と、
前記ラッチ回路にラッチされた前記判定信号を制御信号として入力し、全ての前記コンパレータにそれぞれ入力される前記ヘッドルーム電圧の全部が前記第１の基準電圧よりも高かったことを前記判定信号が示しているときはオン状態になって、前記第１のトランジスタをオンさせ、または前記第１のトランジスタを流れる電流を増大させ、少なくとも１つの前記ヘッドルーム電圧が前記第１の基準電圧よりも低かったことを前記判定信号が示しているときはオフ状態になって、前記第１のトランジスタをオフさせ、または前記第１のトランジスタを流れる電流を減少させる第２のトランジスタと
を有する、
請求項１１または請求項１２に記載のＬＥＤ装置。
【請求項１４】
前記フィードバック制御回路が、前記第２のトランジスタの出力端子と前記第１のトランジスタの制御端子との間に接続された時定数回路を有する、請求項１３に記載のＬＥＤ装置。
【請求項１５】
前記第１のトランジスタの制御端子に一定のバイアス電圧を与えるバイアス回路を有する請求項１１〜１４のいずれか一項に記載のＬＥＤ装置。
【請求項１６】
各々の前記定電流駆動回路が、
前記ＬＥＤ駆動電流を一定に保つための定電流源と、
前記定電流源と直列に接続される高周波数でオン・オフ可能な第２のスイッチング素子と、
前記第２のスイッチング素子をパルス幅変調方式で一定のサイクル毎にオン・オフさせるＬＥＤ輝度制御回路と
を有する請求項１５に記載のＬＥＤ装置。
【請求項１７】
１つの面光源がｍ個のブロックからなり、
ｍ個の前記ブロックにｍ個の前記ＬＥＤ直列回路およびｍ個の前記定電流駆動回路がそれぞれ割り当てられ、
各々の前記ブロック内で当該ＬＥＤ直列回路を構成するｎ個の前記ＬＥＤが一定の密度分布で二次元的に配置される
請求項９〜１６のいずれか一項に記載のＬＥＤ装置。
【請求項１８】
各々のブロック毎に前記パルス幅変調方式によるデューティが個別に制御される請求項１７に記載のＬＥＤ装置。
【請求項１】
１個または電気的に直列接続された複数個のＬＥＤ（発光ダイオード）を発光駆動するためのＬＥＤ駆動回路であって、
直流のＬＥＤ駆動電圧を出力する直流電源と、
前記ＬＥＤに一定のＬＥＤ駆動電流を注入するために、前記直流電源に対して前記ＬＥＤと直列に接続される定電流駆動回路と、
前記定電流駆動回路の電流端子に得られるヘッドルーム電圧が第１の基準電圧付近に保たれるように、前記直流電源に作用して前記ＬＥＤ駆動電圧の電圧レベルを動的に可変制御するヘッドルーム電圧監視回路と
を有するＬＥＤ駆動回路。
【請求項２】
前記直流電源が、
高周波数でオン・オフ可能な第１のスイッチング素子を有し、前記第１のスイッチング素子をオン・オフ動作させて直流の入力電圧を前記ＬＥＤ駆動電圧に変換するスイッチング電源部と、
前記スイッチング電源部における前記第１のスイッチング素子のオン・オフ動作を制御するスイッチング制御部と、
前記ＬＥＤ駆動電圧を前記スイッチング制御部にフィードバックする第１のフィードバック回路と
を有し、
前記ヘッドルーム電圧監視回路が、前記ヘッドルーム電圧を前記直流電源の前記スイッチング制御部にフィードバックする第２のフィードバック回路を有する、
請求項１に記載のＬＥＤ駆動回路。
【請求項３】
前記スイッチング制御部が、基準電圧入力端子とフィードバック電圧入力端子とを有し、前記フィードバック電圧入力端子に入力される電圧が前記基準電圧入力端子に入力される第２の基準電圧に等しくなるように、前記第１のスイッチング素子のオン・オフ動作を制御し、
前記第１のフィードバック回路が、前記スイッチング電源部の出力端子と基準電位の端子との間に接続された第１および第２の抵抗を有し、前記第１の抵抗と前記第２の抵抗との間のノードを前記スイッチング制御部の前記フィードバック電圧入力端子に接続し、
前記第２のフィードバック回路が、
前記スイッチング制御部の前記フィードバック電圧入力端子と前記基準電位の端子との間に接続された第１のトランジスタと、
前記ヘッドルーム電圧と前記第１の基準電圧とを比較して、両電圧の高低関係を示す比較結果信号を出力するコンパレータと、
前記コンパレータより出力された前記比較結果信号に応じて前記第１のトランジスタを制御するフィードバック制御回路と
を有する、
請求項２に記載のＬＥＤ駆動回路。
【請求項４】
前記スイッチング制御部の前記フィードバック電圧入力端子と前記基準電位の端子との間で前記第１のトランジスタと直列に接続される第３の抵抗を有する請求項３に記載のＬＥＤ駆動回路。
【請求項５】
前記フィードバック制御回路が、
前記コンパレータより出力される前記比較結果信号を一定サイクル毎に所定のタイミングでラッチするラッチ回路と、
前記ラッチ回路にラッチされた前記比較結果信号を制御信号として入力し、前記ヘッドルーム電圧が前記第１の基準電圧よりも高かったことを前記比較結果信号が示しているときはオン状態になって、前記第１のトランジスタをオンさせ、または前記第１のトランジスタを流れる電流を増大させ、前記ヘッドルーム電圧が前記第１の基準電圧よりも低かったことを前記比較結果信号が示しているときはオフ状態になって、前記第１のトランジスタをオフさせ、または前記第１のトランジスタを流れる電流を減少させる第２のトランジスタと
を有する、
請求項３または請求項４に記載のＬＥＤ駆動回路。
【請求項６】
前記フィードバック制御回路が、前記第２のトランジスタの出力端子と前記第１のトランジスタの制御端子との間に接続された時定数回路を有する、請求項５に記載のＬＥＤ駆動回路。
【請求項７】
前記第１のトランジスタの制御端子に一定のバイアス電圧を与えるバイアス回路を有する請求項３〜６のいずれか一項に記載のＬＥＤ駆動回路。
【請求項８】
前記定電流駆動回路が、
前記ＬＥＤ駆動電流を一定に保つための定電流源と、
前記定電流源と直列に接続される高周波数でオン・オフ可能な第２のスイッチング素子と、
前記第２のスイッチング素子をパルス幅変調方式で一定の周期毎にオン・オフさせるＬＥＤ輝度制御回路と
を有する請求項１〜７のいずれか一項に記載のＬＥＤ駆動回路。
【請求項９】
直流のＬＥＤ駆動電流を出力する直流電源と、
ｎ個（ｎは２以上の整数）のＬＥＤを電気的に直列接続してなるｍ個（ｍは２以上の整数）のＬＥＤ直列回路が前記直流電源の出力端子に対して電気的に並列に接続されているＬＥＤアレイと、
前記ＬＥＤに一定のＬＥＤ駆動電流を注入するために、前記直流電源に対してｍ個の前記ＬＥＤ直列回路とそれぞれ直列に接続されているｍ個の定電流駆動回路と、
ｍ個の前記定電流駆動回路の電流端子にそれぞれ得られるヘッドルーム電圧の少なくとも１つが第１の基準電圧付近に保たれるように、前記直流電源に作用して前記ＬＥＤ駆動電圧の電圧レベルを動的に可変制御するヘッドルーム電圧監視回路と
を有するＬＥＤ装置。
【請求項１０】
前記直流電源が、
高周波数でオン・オフ可能な第１のスイッチング素子を有し、前記第１のスイッチング素子をオン・オフ動作させて直流の入力電圧を前記ＬＥＤ駆動電圧に変換するスイッチング電源部と、
前記スイッチング電源部における前記第１のスイッチング素子のオン・オフ動作を制御するスイッチング制御部と、
前記ＬＥＤ駆動電圧を前記スイッチング制御部にフィードバックする第１のフィードバック回路と
を有し、
前記ヘッドルーム電圧監視回路が、少なくとも１つの前記ヘッドルーム電圧を前記直流電源の前記スイッチング制御部にフィードバックする第２のフィードバック回路を有する、
請求項９に記載のＬＥＤ装置。
【請求項１１】
前記スイッチング制御部が、基準電圧入力端子とフィードバック電圧入力端子とを有し、前記フィードバック電圧入力端子に入力される電圧が前記基準電圧入力端子に入力される第２の基準電圧に等しくなるように、前記第１のスイッチング素子のオン・オフ動作を制御し、
前記第１のフィードバック回路が、前記スイッチング電源部の出力端子と基準電位の端子との間に接続された第１および第２の抵抗を有し、前記第１の抵抗と前記第２の抵抗との間のノードを前記スイッチング制御部の前記フィードバック信号入力端子に接続し、
前記第２のフィードバック回路が、
前記スイッチング制御部の前記フィードバック電圧入力端子と前記基準電位の端子との間に直列に接続された第１のトランジスタと、
少なくとも１つの前記ヘッドルーム電圧と前記第１の基準電圧とを比較して、両電圧の高低関係を示す二値レベルの比較結果信号を出力する１つまたは複数個のコンパレータと、
１つまたは複数個の前記コンパレータよりそれぞれ出力された１つまたは複数個の前記比較結果信号に応じて前記第１のトランジスタを制御するフィードバック制御回路と
を有する、
請求項１０に記載のＬＥＤ装置。
【請求項１２】
前記スイッチング制御部の前記フィードバック電圧入力端子と前記基準電位の端子との間で前記第１のトランジスタと直列に接続される第３の抵抗を有する請求項１１に記載のＬＥＤ装置。
【請求項１３】
前記フィードバック制御回路が、
１つまたは複数個の前記コンパレータよりそれぞれ出力される１つまたは複数個の前記比較結果信号の論理積または論理和を表す二値レベルの判定信号を一定サイクル毎に所定のタイミングでラッチするラッチ回路と、
前記ラッチ回路にラッチされた前記判定信号を制御信号として入力し、全ての前記コンパレータにそれぞれ入力される前記ヘッドルーム電圧の全部が前記第１の基準電圧よりも高かったことを前記判定信号が示しているときはオン状態になって、前記第１のトランジスタをオンさせ、または前記第１のトランジスタを流れる電流を増大させ、少なくとも１つの前記ヘッドルーム電圧が前記第１の基準電圧よりも低かったことを前記判定信号が示しているときはオフ状態になって、前記第１のトランジスタをオフさせ、または前記第１のトランジスタを流れる電流を減少させる第２のトランジスタと
を有する、
請求項１１または請求項１２に記載のＬＥＤ装置。
【請求項１４】
前記フィードバック制御回路が、前記第２のトランジスタの出力端子と前記第１のトランジスタの制御端子との間に接続された時定数回路を有する、請求項１３に記載のＬＥＤ装置。
【請求項１５】
前記第１のトランジスタの制御端子に一定のバイアス電圧を与えるバイアス回路を有する請求項１１〜１４のいずれか一項に記載のＬＥＤ装置。
【請求項１６】
各々の前記定電流駆動回路が、
前記ＬＥＤ駆動電流を一定に保つための定電流源と、
前記定電流源と直列に接続される高周波数でオン・オフ可能な第２のスイッチング素子と、
前記第２のスイッチング素子をパルス幅変調方式で一定のサイクル毎にオン・オフさせるＬＥＤ輝度制御回路と
を有する請求項１５に記載のＬＥＤ装置。
【請求項１７】
１つの面光源がｍ個のブロックからなり、
ｍ個の前記ブロックにｍ個の前記ＬＥＤ直列回路およびｍ個の前記定電流駆動回路がそれぞれ割り当てられ、
各々の前記ブロック内で当該ＬＥＤ直列回路を構成するｎ個の前記ＬＥＤが一定の密度分布で二次元的に配置される
請求項９〜１６のいずれか一項に記載のＬＥＤ装置。
【請求項１８】
各々のブロック毎に前記パルス幅変調方式によるデューティが個別に制御される請求項１７に記載のＬＥＤ装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１１−１４９４５（Ｐ２０１１−１４９４５Ａ）
【公開日】平成２３年１月２０日（２０１１．１．２０）
【国際特許分類】
【出願番号】特願２０１０−２３６９４９（Ｐ２０１０−２３６９４９）
【出願日】平成２２年１０月２２日（２０１０．１０．２２）
【分割の表示】特願２００８−１３１７８４（Ｐ２００８−１３１７８４）の分割
【原出願日】平成２０年５月２０日（２００８．５．２０）
【出願人】（３９００２０２４８）日本テキサス・インスツルメンツ株式会社 (219)
【Ｆターム（参考）】
【公開日】平成２３年１月２０日（２０１１．１．２０）
【国際特許分類】
【出願日】平成２２年１０月２２日（２０１０．１０．２２）
【分割の表示】特願２００８−１３１７８４（Ｐ２００８−１３１７８４）の分割
【原出願日】平成２０年５月２０日（２００８．５．２０）
【出願人】（３９００２０２４８）日本テキサス・インスツルメンツ株式会社 (219)
【Ｆターム（参考）】
[ Back to top ]