ＳＯＩウェーハおよびＳＯＩウェーハの製造方法
【課題】ＳＯＩウェーハとウェーハ製造設備で使用される搬送ステージと間における静電吸着現象の発生を防止することができるＳＯＩウェーハおよびそのＳＯＩウェーハの製造方法を提供する。
【解決手段】ＳＯＩウェーハ１は、単結晶シリコンからなる支持基板半導体１１と表面に成膜されたシリコン酸化膜１２ｂとを含む支持基板用半導体ウェーハ１０、支持基板用半導体ウェーハ１０の第１主面に形成された単結晶シリコンからなる活性層２０、および支持基板用半導体ウェーハ１０に成膜された一部のシリコン酸化膜１２ｂが除去されて支持基板半導体１１が露出した半導体露出部１３を備える。
【解決手段】ＳＯＩウェーハ１は、単結晶シリコンからなる支持基板半導体１１と表面に成膜されたシリコン酸化膜１２ｂとを含む支持基板用半導体ウェーハ１０、支持基板用半導体ウェーハ１０の第１主面に形成された単結晶シリコンからなる活性層２０、および支持基板用半導体ウェーハ１０に成膜された一部のシリコン酸化膜１２ｂが除去されて支持基板半導体１１が露出した半導体露出部１３を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の形成に用いられるＳＯＩ（Silicon On Insulator）ウェーハに関し、より特定的には、ＳＯＩウェーハの特徴的な構造およびそのＳＯＩウェーハの製造方法に関する。
【背景技術】
【０００２】
半導体素子用のウェーハの１つとして、絶縁層であるシリコン酸化膜の上にシリコン層を形成したＳＯＩウェーハがある。このＳＯＩウェーハは、デバイス作製領域となる基板表層部のシリコン層が、シリコン酸化膜によって基板内部と電気的に分離されているため、寄生容量が小さく、耐放射性能力が高い等の特徴を有する。そのため、ＳＯＩウェーハは、従来のバルクシリコンウェーハと比べて、高速スイッチング動作、低消費電力動作、およびソフトエラー防止等の面で有利であり、高性能半導体素子を形成する基板として広く利用されている。
【０００３】
ＳＯＩウェーハは、例えば図１４に示す構造を有しており、表面にシリコン酸化膜１１２が成膜された支持基板半導体１１１からなる支持基板用半導体ウェーハ１１０と、支持基板用半導体ウェーハ１１０の上面に形成された活性層１２０とを備える。このＳＯＩウェーハ１０１の製造方法の１つとして、従来の貼り合わせ方法を挙げることができる。従来の貼り合わせ方法を用いたＳＯＩウェーハ１０１の製造方法は、図１５に示す工程Ａ〜工程Ｃが行われることが一般的である。例えば、特許文献１を参照。
【０００４】
単結晶シリコン（Ｓｉ）からなる支持基板半導体１１１と、同じく単結晶シリコンからなる活性層用基板半導体１２１とを、用意する。
工程Ａ：支持基板半導体１１１に熱酸化処理を施して、支持基板半導体１１１の表面全体に絶縁性のシリコン酸化膜１１２を成膜する。
工程Ｂ：シリコン酸化膜１１２を成膜した支持基板半導体１１１と、活性層用基板半導体１２１とを密着させ、熱処理（例えば、約１０００℃で約２時間）を施して支持基板半導体１１１と活性層用基板半導体１２１とを貼り合わせる。
工程Ｃ：活性層用基板半導体１２１の、支持基板半導体１１１が貼り合わされていない側の表面（工程Ｂの点線）および端面を研磨処理し、所望の厚さおよび形状を有した活性層（ＳＯＩ層）１２０を形成する。
これにより、図１４に示した従来のＳＯＩウェーハ１０１が完成する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−２３５２５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
周知のように、半導体ウェーハの製造プロセスでは、イオン注入等の支持基板用半導体ウェーハ１１０の内部、つまり支持基板半導体１１１に電荷が注入される工程が存在する。ここで、上述したように、シリコン酸化膜１１２は、支持基板半導体１１１の表面全体を覆うように成膜される。一般的に、イオン注入工程において注入されるイオンはプラス（＋）に帯電しているため、シリコン酸化膜１１２で覆われている支持基板半導体１１１は、プラスに帯電することとなる（図１６（ａ））。
【０００７】
または、洗浄工程のジェットスクラブ処理において、従来のＳＯＩウェーハ１０１と水との摩擦により、従来のＳＯＩウェーハ１０１の表面が分極して支持基板用半導体ウェーハ１１０の内部、つまり支持基板半導体１１１が帯電してしまうことも考えられる。
【０００８】
ここで、支持基板用半導体ウェーハ１１０の内部に注入され支持基板半導体１１１に帯電したプラス電荷は、シリコン酸化膜１１２の厚みが薄ければ（１μｍ未満）大気中に放電される（大気中に漂うマイナスイオンのマイナス電荷によって打ち消される）。しかし、シリコン酸化膜１１２が厚くなればなる程（１μｍ以上）、支持基板半導体１１１に帯電したプラス電荷は、大気中に放電され難くなる。
【０００９】
この支持基板用半導体ウェーハ１１０の内部にプラス電荷が溜まった状態のままで半導体製造を継続した場合、ウェーハ製造設備で使用される搬送ステージ５０に載置したときに支持基板用半導体ウェーハ１１０（支持基板半導体１１１）の最表層部に集まったプラス電荷によって、搬送ステージ５０の表面にマイナス電荷が引き寄せられ、搬送ステージ５０がマイナス（−）に帯電する（図１６（ｂ））。
【００１０】
従って、ＳＯＩウェーハ１０１と搬送ステージ５０とが接触する境界（図１６（ｂ）、矢印Ｙの部分）は、プラス電荷が集まった支持基板用半導体ウェーハ１１０（支持基板半導体１１１）の最表層部とマイナスに帯電した搬送ステージ５０の表面との間となり、この境界を跨いだ２つの帯電電荷はプラスとマイナスの異極性となる。従って、搬送ステージ５０からＳＯＩウェーハ１０１を引き離す際には、境界を跨いだ２つの帯電電荷が異なる極性であるため静電吸着現象が生じてしまう。
【００１１】
その結果、例えば、静電吸着現象が起因となるＳＯＩウェーハ１０１とウェーハ製造設備で使用される搬送ステージ５０との貼り付きによる搬送不良等が発生するという問題がある。
また、シリコン酸化膜１１２の寿命が低下したり、活性層１２０側の帯電が原因となる閾値電圧変動や耐圧低下等が起こったりするおそれもある。
【００１２】
それ故に、本発明の目的は、簡単な方法を用いて、ＳＯＩウェハとウェーハ製造設備で使用される搬送ステージと間における静電吸着現象の発生を無くし、静電吸着現象を起因とするウェーハの搬送不良等の発生を防止することができるＳＯＩウェーハおよびそのＳＯＩウェーハの製造方法を提供することである。
【課題を解決するための手段】
【００１３】
本発明は、表面に酸化膜が成膜された支持基板用半導体ウェーハの第１主面に、活性層用半導体層が形成されたＳＯＩウェーハに向けられている。そして、上記目的を達成するために、本発明のＳＯＩウェーハは、支持基板用半導体ウェーハの側面に、ウェーハ内部の支持基板半導体が露出する半導体露出部を有していることを特徴とする。
かかる構成により、プラスイオンの注入処理などが行われても支持基板用半導体ウェーハの内部に電荷が蓄積されることを防げる。
【００１４】
好ましくは、この半導体露出部は、支持基板用半導体ウェーハの外周端部から活性層用半導体層が形成された第１主面と対向する第２主面側の領域に形成される。
このように形成すれば、今までのウェーハをそのまま利用しても外径サイズを変えることなく、半導体露出部を有したＳＯＩウェーハを製造することができる。
【００１５】
また、半導体露出部は、支持基板用半導体ウェーハの外周部を略垂直に切削または研磨することで形成してもよい。
このように形成すれば、半導体ウェーハの製造プロセスの終盤工程で、支持基板用半導体ウェーハの外周端部が鋭角になるナイフエッジ問題の発生を回避することができる。
【００１６】
さらには、半導体露出部は、支持基板用半導体ウェーハの外周部に成膜された酸化膜をこの外周部の形状に沿って研磨することで形成してもよい。
【００１７】
なお、この半導体露出部には、高濃度の不純物層が形成されていることが望ましい。
高濃度の不純物層を形成すれば、半導体露出部の抵抗値が低くなるため、支持基板用半導体ウェーハの内部に注入されるプラスイオンなどを素早く短時間で大気中に放出することが期待できる。
【００１８】
上述した半導体露出部は、１つの研磨パッドを活性層用半導体層の表面および支持基板用半導体ウェーハの側面に接触させて、この表面と側面とを同時に研磨することで、単一の工程において形成することができる。この研磨パッドは、変形可能な素材が好ましく、研磨パッドを変形させて、活性層用半導体層の表面と支持基板用半導体ウェーハの側面との双方に研磨パッドを接触させることで、単一の工程による活性層用半導体層の表面の研磨と半導体露出部の形成とを、容易に実現可能である。
【発明の効果】
【００１９】
上記本発明によれば、支持基板用半導体ウェーハに支持基板半導体が露出した半導体露出部が形成されているので、支持基板用半導体ウェーハの内部が帯電することがなく、ウェーハ製造設備で使用される搬送ステージとの間で静電吸着現象が生じない。
よって、ＳＯＩウェーハの製造プロセスにおいて、静電吸着現象が起因となるウェーハの搬送不良等の発生を防止することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施形態に係るＳＯＩウェーハ１の構造例を説明する断面図
【図２】本発明の一実施形態に係るＳＯＩウェーハ１の構造によって静電吸着現象を防止できる原理を説明するための図
【図３】本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例１を説明する図
【図４】本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例２を説明する図
【図５】本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例３を説明する図
【図６】本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例４を説明する図
【図７】本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例５を説明する図
【図８】本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例６を説明する図
【図９】本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例７を説明する図
【図１０】本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例８を説明する図
【図１１】本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例７および製造方法例８を製造方法例３〜製造方法例６に適用した場合を説明する図
【図１２Ａ】従来のＳＯＩウェーハ１０１の製造において層間膜ＣＭＰ工程を利用した研磨手法を説明する図
【図１２Ｂ】本発明のＳＯＩウェーハ１の製造において層間膜ＣＭＰ工程を利用した研磨手法を説明する図
【図１３】ナイフエッジ問題を説明する図
【図１４】従来のＳＯＩウェーハ１０１の構造を説明する断面図
【図１５】従来のＳＯＩウェーハ１０１の製造方法例を説明する図
【図１６】従来のＳＯＩウェーハ１０１の構造で発生する静電吸着現象を説明するための図
【発明を実施するための形態】
【００２１】
以下、本発明が提供する半導体素子の形成に用いられるＳＯＩウェーハについて、そのＳＯＩウェーハの構造、課題が解決される原理、およびＳＯＩウェーハの製造方法を、図面を参照しながら順に説明する。
【００２２】
１．ＳＯＩウェーハの構造
図１は、本発明の一実施形態に係るＳＯＩウェーハ１の構造例を説明する断面図である。図１に示す本実施形態のＳＯＩウェーハ１は、支持基板用半導体ウェーハ１０と、埋め込み酸化膜１２ａと、活性層２０とを備えている。また、支持基板用半導体ウェーハ１０には、半導体露出部１３が形成されている。
【００２３】
このＳＯＩウェーハ１は、単結晶シリコン（Ｓｉ）からなる支持基板半導体１１の表面の全体に、熱酸化処理によって絶縁性を有するシリコン酸化膜１２（１２ａおよび１２ｂで構成される）が成膜されているものを基礎とする。このシリコン酸化膜１２が成膜された支持基板半導体１１の第１主面（図１では上面としている）には、単結晶シリコンからなる活性層２０が形成されている。シリコン酸化膜１２のうち、この活性層２０と支持基板半導体１１とで挟まれたシリコン酸化膜の部分を、特に埋め込み酸化膜（ＢＯＸ層またはＢＯＸ酸化膜とも呼ばれる）１２ａと称する。そして、シリコン酸化膜１２のうち、埋め込み酸化膜１２ａを除いたシリコン酸化膜１２ｂと支持基板半導体１１とによって、支持基板用半導体ウェーハ１０が構成される。
【００２４】
また、支持基板用半導体ウェーハ１０には、シリコン酸化膜１２ｂが除去されて支持基板半導体１１が露出して直接大気に触れる半導体露出部１３が形成されている。この図１に示した例では、支持基板用半導体ウェーハ１０の活性層２０が形成された第１主面と対向する第２主面（図１では下面としている）側の所定の位置（詳細は後述する）に、半導体露出部１３を形成している。
なお、この支持基板用半導体ウェーハ１０に形成される半導体露出部１３は、図１に示した位置および形状に限られるものではなく、後述する製造方法例で示す位置および形状で形成されてもよい。
【００２５】
この半導体露出部１３は、後述するように、ＳＯＩウェーハ１の製造プロセスにおいて、ウェーハ製造設備で使用される搬送アーム、搬送ステージ、およびチャンバーステージ等（以下、総称して搬送ステージと記す）の帯電可能な導電性部材と、支持基板用半導体ウェーハ１０の第２主面との間における静電吸着現象の発生を無くす目的で、支持基板用半導体ウェーハ１０に形成される。
【００２６】
２．課題が解決される原理
図２は、本発明の一実施形態に係るＳＯＩウェーハ１の構造によって、従来の解決課題であった静電吸着現象の発生を防止できる原理を説明するための図である。
【００２７】
本発明のＳＯＩウェーハ１に対して、プラスイオンの注入処理が行われると、支持基板用半導体ウェーハ１０の内部、つまり支持基板半導体１１がプラス（＋）に帯電した状態となる（図２（ａ））。
【００２８】
背景技術で述べたように、支持基板半導体１１の表面に成膜されたシリコン酸化膜１２の厚みが１μｍ未満と薄ければ、支持基板半導体１１に帯電したプラス電荷はシリコン酸化膜１２を通過して大気中に放電される（すなわち、大気中に漂うマイナスイオンのマイナス電荷によって打ち消される）。
しかし、支持基板半導体１１に成膜されたシリコン酸化膜１２の厚みが１μｍ以上になると、支持基板半導体１１に帯電したプラス電荷の大半は大気中に放電されることなく、支持基板半導体１１に溜まることになる。よって、支持基板用半導体ウェーハ１０がプラスに帯電した状態となる。
【００２９】
ところが、本発明の特徴的なＳＯＩウェーハ１の構造では、支持基板用半導体ウェーハ１０の第２主面側には、シリコン酸化膜１２ｂが除去されて支持基板半導体１１が露出して大気に直接触れる半導体露出部１３が形成されている。これにより、プラスイオンの注入処理によって支持基板用半導体ウェーハ１０の内部に注入されたプラス電荷は、支持基板半導体１１に溜まることなく、この半導体露出部１３から直ちに大気中に放電される（図２（ｂ））。従って、支持基板半導体１１は、プラスイオンの注入処理後にプラスに帯電することがない。
【００３０】
このため、本発明のＳＯＩウェーハ１の構造では、ＳＯＩウェーハ１が接触する搬送ステージ５０の表面部分（図２（ｃ）の点線領域）には、マイナス（−）が帯電することがない。従って、搬送ステージ５０からＳＯＩウェーハ１を引き離す際には、帯電していないため静電吸着現象が生じない。
よって、ＳＯＩウェーハの製造プロセスにおいて、静電吸着現象が起因となるウェーハの搬送不良等の発生を防止することができる。
【００３１】
３．ＳＯＩウェーハの製造方法
上述した構造による本発明のＳＯＩウェーハ１を実現するための製造方法として、例えば以下の製造方法が考えられる。
図３〜図１１は、本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例１〜製造方法例８を説明する図である。
【００３２】
＜製造方法例１＞
図３は、本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例１を説明する図である。この製造方法例１では、次の工程Ａ〜工程Ｄが実行される。
まず、単結晶シリコンからなる支持基板半導体１１および活性層用基板半導体２１を用意する。この支持基板半導体１１は、次の工程Ａにおいて表面にシリコン酸化膜１２が成膜されたときに、最終的に必要なＳＯＩウェーハ１の外周サイズＳｄ（以下、所望の外周サイズＳｄと記す）と同じ大きさの外周サイズＳとなるものを用意する。つまり、厚みＴのシリコン酸化膜１２が成膜されるものと仮定すると、用意する支持基板半導体１１の外周サイズＳは、Ｓ＝Ｓｄ−２Ｔを満足することになる。
【００３３】
工程Ａ：支持基板半導体１１に熱酸化処理を施して、支持基板半導体１１の表面全体に絶縁性のシリコン酸化膜１２を成膜する。
工程Ｂ：シリコン酸化膜１２を成膜した支持基板半導体１１と活性層用基板半導体２１とを密着させ、熱処理を施して支持基板半導体１１と活性層用基板半導体２１とを貼り合わせる。
工程Ｃ：活性層用基板半導体２１の、支持基板半導体１１が貼り合わされていない側の表面（工程Ｂの点線）および端面を研磨処理し、所望の厚さおよび形状を有した活性層（ＳＯＩ層）２０を形成する。これにより、活性層２０、埋め込み酸化膜１２ａ、および支持基板用半導体ウェーハ１０からなるＳＯＩウェーハ１が形成される。
工程Ｄ：支持基板用半導体ウェーハ１０の活性層２０が形成されていない側（第２主面）の一部を研磨して、支持基板半導体１１が露出した半導体露出部１３を形成する。このとき、ＳＯＩウェーハ１の外径を変えないようにするために、支持基板用半導体ウェーハ１０の外周端部から第２主面までの範囲Ｘの領域で半導体露出部１３を形成することが望ましい。
【００３４】
＜製造方法例２＞
図４は、本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例２を説明する図である。この製造方法例２では、次の工程Ａ〜工程Ｄが実行される。
まず、単結晶シリコンからなる支持基板半導体１１を用意する。この支持基板半導体１１は、次の工程Ａにおいて表面にシリコン酸化膜１２が成膜されたときに所望の外周サイズＳｄと同じ大きさの外周サイズＳとなるものを用意する。つまり、上述した製造方法例１と同様に、用意する支持基板半導体１１の外周サイズＳは、Ｓ＝Ｓｄ−２Ｔを満足することになる。
【００３５】
工程Ａ：支持基板半導体１１に熱酸化処理を施して、支持基板半導体１１の表面全体に絶縁性のシリコン酸化膜１２を成膜する。
工程Ｂ：シリコン酸化膜１２が成膜された支持基板半導体１１の一方主面（第２主面）の一部を研磨して、支持基板半導体１１が露出した半導体露出部１３を形成する。このとき、ＳＯＩウェーハ１の外径を変えないようにするために、シリコン酸化膜１２が成膜された支持基板半導体１１の外周端部から第２主面までの範囲Ｘの領域で半導体露出部１３を形成することが望ましい。
工程Ｃ：単結晶シリコンからなる活性層用基板半導体２１を用意する。シリコン酸化膜１２を成膜した支持基板半導体１１の半導体露出部１３を形成していない他方主面（第１主面）と活性層用基板半導体２１とを密着させ、熱処理を施して支持基板半導体１１と活性層用基板半導体２１とを貼り合わせる。
工程Ｄ：活性層用基板半導体２１の、支持基板半導体１１が貼り合わされていない側の表面（工程Ｃの点線）および端面を研磨処理し、所望の厚さおよび形状を有した活性層（ＳＯＩ層）２０を形成する。これにより、活性層２０、埋め込み酸化膜１２ａ、および支持基板用半導体ウェーハ１０からなるＳＯＩウェーハ１が形成される。
【００３６】
＜製造方法例３＞
図５は、本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例３を説明する図である。この製造方法例３では、次の工程Ａ〜工程Ｄが実行される。
まず、単結晶シリコンからなる支持基板半導体１１および活性層用基板半導体２１を用意する。この支持基板半導体１１は、後の工程ＤにおいてＳＯＩウェーハ１の外周部を切削（または研磨）するため、所望の外周サイズＳｄと同じ大きさまたはそれ以上の大きさの外周サイズＳとなるものを用意する。つまり、成膜されるシリコン酸化膜１２の厚みにかかわらず、用意する支持基板半導体１１の外周サイズＳは、Ｓ≧Ｓｄを満足することになる。
【００３７】
工程Ａ：支持基板半導体１１に熱酸化処理を施して、支持基板半導体１１の表面全体に絶縁性のシリコン酸化膜１２を成膜する。
工程Ｂ：シリコン酸化膜１２を成膜した支持基板半導体１１と活性層用基板半導体２１とを密着させ、熱処理を施して支持基板半導体１１と活性層用基板半導体２１とを貼り合わせる。
工程Ｃ：活性層用基板半導体２１の、支持基板半導体１１が貼り合わされていない側の表面（工程Ｂの点線）および端面を研磨処理し、所望の厚さおよび形状を有した活性層（ＳＯＩ層）２０を形成する。これにより、活性層２０、埋め込み酸化膜１２ａ、および支持基板用半導体ウェーハ１０からなるＳＯＩウェーハ１が形成される。
工程Ｄ：支持基板用半導体ウェーハ１０の外周部を、成膜されたシリコン酸化膜１２の厚さ以上の幅Ｗで略垂直に切削（または研磨）して（工程Ｃの点線）、支持基板半導体１１が露出した半導体露出部１３を形成する。なお、切削（または研磨）後のＳＯＩウェーハ１の外周サイズＳが所望の外周サイズＳｄとなるように、切削（または研磨）する幅Ｗが決定される。
【００３８】
＜製造方法例４＞
図６は、本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例４を説明する図である。この製造方法例４では、次の工程Ａ〜工程Ｄが実行される。
まず、単結晶シリコンからなる支持基板半導体１１を用意する。この支持基板半導体１１は、後の工程ＢにおいてＳＯＩウェーハ１の外周部を切削（または研磨）するため、所望の外周サイズＳｄと同じ大きさまたはそれ以上の大きさの外周サイズＳとなるものを用意する。つまり、上述した製造方法例３と同様に、用意する支持基板半導体１１の外周サイズＳは、Ｓ≧Ｓｄを満足することになる。
【００３９】
工程Ａ：支持基板半導体１１に熱酸化処理を施して、支持基板半導体１１の表面全体に絶縁性のシリコン酸化膜１２を成膜する。
工程Ｂ：シリコン酸化膜１２が成膜された支持基板半導体１１の外周部を、成膜されたシリコン酸化膜１２の厚さ以上の幅Ｗで略垂直に切削（または研磨）して（工程Ａの点線）、支持基板半導体１１が露出した半導体露出部１３を形成する。なお、切削（または研磨）後のＳＯＩウェーハ１の外周サイズＳが所望の外周サイズＳｄとなるように、切削（または研磨）する幅Ｗが決定される。
工程Ｃ：単結晶シリコンからなる活性層用基板半導体２１を用意する。シリコン酸化膜１２を成膜した支持基板半導体１１の一方主面（第１主面）と活性層用基板半導体２１とを密着させ、熱処理を施して支持基板半導体１１と活性層用基板半導体２１とを貼り合わせる。
工程Ｄ：活性層用基板半導体２１の、支持基板半導体１１が貼り合わされていない側の表面（工程Ｃの点線）および端面を研磨処理し、所望の厚さおよび形状を有した活性層（ＳＯＩ層）２０を形成する。これにより、活性層２０、埋め込み酸化膜１２ａ、および支持基板用半導体ウェーハ１０からなるＳＯＩウェーハ１が形成される。
【００４０】
＜製造方法例５＞
図７は、本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例５を説明する図である。この製造方法例５では、次の工程Ａ〜工程Ｄが実行される。
まず、単結晶シリコンからなる支持基板半導体１１および活性層用基板半導体２１を用意する。この支持基板半導体１１は、後の工程ＤにおいてＳＯＩウェーハ１の外周部を研磨するため、所望の外周サイズＳｄと同じ大きさまたはそれ以上の大きさの外周サイズＳとなるものを用意する。つまり、成膜されるシリコン酸化膜１２の厚みにかかわらず、用意する支持基板半導体１１の外周サイズＳは、Ｓ≧Ｓｄを満足することになる。
【００４１】
工程Ａ：支持基板半導体１１に熱酸化処理を施して、支持基板半導体１１の表面全体に絶縁性のシリコン酸化膜１２を成膜する。
工程Ｂ：シリコン酸化膜１２を成膜した支持基板半導体１１と活性層用基板半導体２１とを密着させ、熱処理を施して支持基板半導体１１と活性層用基板半導体２１とを貼り合わせる。
工程Ｃ：活性層用基板半導体２１の、支持基板半導体１１が貼り合わされていない側の表面（工程Ｂの点線）および端面を研磨処理し、所望の厚さおよび形状を有した活性層（ＳＯＩ層）２０を形成する。これにより、活性層２０、埋め込み酸化膜１２ａ、および支持基板用半導体ウェーハ１０からなるＳＯＩウェーハ１が形成される。
工程Ｄ：支持基板用半導体ウェーハ１０の外周部を、成膜されたシリコン酸化膜１２の厚さ以上の幅Ｗで外周形状に沿って研磨して（工程Ｃの点線）、支持基板半導体１１が露出した半導体露出部１３を形成する。なお、研磨後のＳＯＩウェーハ１の外周サイズＳが所望の外周サイズＳｄとなるように、研磨する幅Ｗが決定される。
【００４２】
＜製造方法例６＞
図８は、本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例６を説明する図である。この製造方法例６では、次の工程Ａ〜工程Ｄが実行される。
まず、単結晶シリコンからなる支持基板半導体１１を用意する。この支持基板半導体１１は、後の工程ＢにおいてＳＯＩウェーハ１の外周部を研磨するため、所望の外周サイズＳｄと同じ大きさまたはそれ以上の大きさの外周サイズＳとなるものを用意する。つまり、上述した製造方法例５と同様に、用意する支持基板半導体１１の外周サイズＳは、Ｓ≧Ｓｄを満足することになる。
【００４３】
工程Ａ：支持基板半導体１１に熱酸化処理を施して、支持基板半導体１１の表面全体に絶縁性のシリコン酸化膜１２を成膜する。
工程Ｂ：シリコン酸化膜１２が表面に成膜された支持基板半導体１１の外周部を、成膜されたシリコン酸化膜１２の厚さ以上の幅Ｗで外周形状に沿って研磨して（工程Ａの点線）、支持基板半導体１１が露出した半導体露出部１３を形成する。なお、研磨後のＳＯＩウェーハ１の外周サイズＳが所望の外周サイズＳｄとなるように、研磨する幅Ｗが決定される。
工程Ｃ：単結晶シリコンからなる活性層用基板半導体２１を用意する。シリコン酸化膜１２を成膜した支持基板半導体１１の一方主面（第１主面）と活性層用基板半導体２１とを密着させ、熱処理を施して支持基板半導体１１と活性層用基板半導体２１とを貼り合わせる。
工程Ｄ：活性層用基板半導体２１の、支持基板半導体１１が貼り合わされていない側の表面（工程Ｃの点線）および端面を研磨処理し、所望の厚さおよび形状を有した活性層（ＳＯＩ層）２０を形成する。これにより、活性層２０、埋め込み酸化膜１２ａ、および支持基板用半導体ウェーハ１０からなるＳＯＩウェーハ１が形成される。
【００４４】
＜製造方法例７＞
図９は、本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例７を説明する図である。この製造方法例７は、上述した製造方法例１（図３）の工程Ｄが終了した後に、以下の工程Ｅが実行される。
工程Ｅ：支持基板用半導体ウェーハ１０に形成された半導体露出部１３の付近に存在するシリコンに、リン（Ｐ＋）またはボロン（Ｂ＋）などの高濃度不純物をイオン注入法または熱拡散法によって導入し、高濃度不純物層１４を形成する。
【００４５】
同様にして、この工程Ｅは、上述した製造方法例３（図５）の工程Ｄが終了した後に実行することが可能であり、この実行の結果、図１１（ａ）に示す高濃度不純物層１４が形成されたＳＯＩウェーハ１が完成する。
また、この工程Ｅは、上述した製造方法例５（図７）の工程Ｄが終了した後に実行することも可能であり、この実行の結果、図１１（ｂ）に示す高濃度不純物層１４が形成されたＳＯＩウェーハ１が完成する。
【００４６】
＜製造方法例８＞
図１０は、本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例８を説明する図である。この製造方法例８は、上述した製造方法例２（図４）の工程Ｂが終了した後に、以下の工程Ｅが実行される。
工程Ｅ：シリコン酸化膜１２が成膜された支持基板半導体１１に形成された半導体露出部１３の付近に存在するシリコンに、リン（Ｐ＋）またはボロン（Ｂ＋）などの高濃度不純物をイオン注入法または熱拡散法によって導入し、高濃度不純物層１４を形成する。
【００４７】
同様にして、この工程Ｅは、上述した製造方法例４（図６）の工程Ｂが終了した後に実行することが可能であり、この実行の結果、図１１（ａ）に示す高濃度不純物層１４が形成されたＳＯＩウェーハ１が完成する。
また、この工程Ｅは、上述した製造方法例６（図８）の工程Ｂが終了した後に実行することも可能であり、この実行の結果、図１１（ｂ）に示す高濃度不純物層１４が形成されたＳＯＩウェーハ１が完成する。
【００４８】
上述した製造方法例７および製造方法例８における工程Ｅの追加により、半導体露出部１３に高濃度不純物層１４が形成され、半導体露出部１３の付近の抵抗値が低くなる。よって、支持基板用半導体ウェーハ１０の内部に注入された電荷を、より短時間に半導体露出部１３から大気中に放電できることが期待できる。
【００４９】
＜半導体露出部１３の加工手法＞
次に、支持基板用半導体ウェーハ１０に半導体露出部１３を形成するための効果的な加工手法を説明する。
以下に説明する加工手法は、ＳＯＩウェーハ１の製造において必須の工程である層間膜ＣＭＰ工程を利用して実現するものであり、特に製造方法例３（図５）に示したように、支持基板用半導体ウェーハ１０の外周部を略垂直に研磨して半導体露出部１３を形成するウェーハ構造である場合に適している。
【００５０】
図１２Ａは、従来のＳＯＩウェーハ１０１の製造において層間膜ＣＭＰ工程を利用して、支持基板用半導体ウェーハ１１０の表面に形成された活性層１２０の表面を研磨する手法を説明する図である。
図１２Ｂは、本発明のＳＯＩウェーハ１の製造において層間膜ＣＭＰ工程を利用して、支持基板用半導体ウェーハ１０の表面に形成された活性層２０の表面研磨と、半導体露出部１３の形成とを、同時に行う手法を説明する図である。
【００５１】
層間膜ＣＭＰ工程とは、凹凸している絶縁膜などの表面を化学研磨剤や研磨パッドを使用して削り平坦化する化学機械研磨（Chemical Mechanical Polishing）工程である。
通常、従来を含めた一般的な層間膜ＣＭＰ工程では、硬質な研磨パッド１４１を活性層１２０の表面に押し当てて、ＳＯＩウェーハ１０１を高速回転させることで活性層１２０の表面を平坦に研磨する（図１２Ａ）。すなわち、これまでの層間膜ＣＭＰ工程では、活性層１２０の表面だけを平坦化していた。従って、従来のＳＯＩウェーハ１０１の製造工程では、支持基板用半導体ウェーハ１１０の内部に帯電した電荷を放出するための工程が、別に必要となる。
【００５２】
一方、本発明が提供する層間膜ＣＭＰ工程では、変形可能な軟質な研磨パッド４１を用いることを特徴とする。そして、活性層２０の表面には、ＳＯＩウェーハ１を吸着するヘッド４２によって加えられる圧力で軟質な研磨パッド４１が押し当てられると共に、支持基板用半導体ウェーハ１０の側面には、スライド可能なプレート４３によって加えられる圧力で変形した軟質な研磨パッド４１が押し当てられる。この状態で、ＳＯＩウェーハ１を高速回転させることで、活性層２０の表面を平坦に研磨すると共に、支持基板用半導体ウェーハ１０の側面も研磨してシリコン絶縁膜１２ｂを研削する（図１２Ｂ）。すなわち、本発明の層間膜ＣＭＰ工程では、活性層２０の表面を平坦化すると同時に、支持基板用半導体ウェーハ１０の側面に半導体露出部１３を形成することができる。
【００５３】
なお、研磨パッド４１は、変形可能な軟質な研磨パッドである必要はなく、形状によっては硬質な研磨パッドであっても、活性層２０の表面を平坦化すると同時に、支持基板用半導体ウェーハ１０の側面に半導体露出部１３を形成することができる。例えば、ＳＯＩウェーハ１の外周サイズＳｄに合わせた円形の底面に略直角に外周側壁を設けた、いわゆるカップ形状の研磨パッドが考えられる。
【００５４】
以上のように、本発明の一実施形態に係るＳＯＩウェーハ１によれば、支持基板用半導体ウェーハ１０に、シリコン酸化膜１２ｂが除去されて支持基板半導体１１が露出して直接大気に触れている半導体露出部１３を形成する。
この半導体露出部１３により、プラスイオンの注入処理によって支持基板用半導体ウェーハ１０の内部に注入されたプラス電荷は、支持基板半導体１１に溜まることなく、この半導体露出部１３から直ちに大気中に放電される。
このため、本発明のＳＯＩウェーハ１をウェーハ製造設備で使用される搬送ステージ５０に載置させても、静電吸着現象が生じないので、静電吸着現象が起因となるウェーハの搬送不良等の発生を防止することができる。
【００５５】
また、本発明の一実施形態に係るＳＯＩウェーハの製造方法によれば、変形可能な軟質な研磨パッド４１を用いて、活性層２０の表面と支持基板用半導体ウェーハ１０の側面とに、同じ１つの研磨パッド４１を押し当てる。
これにより、活性層２０の表面を平坦化すると同時に、支持基板用半導体ウェーハ１０の側面に半導体露出部１３を形成する
【００５６】
なお、上記製造方法例３（図５）および製造方法例４（図６）で示したように、支持基板用半導体ウェーハ１０の外周部を、成膜されたシリコン酸化膜１２の厚さ以上の幅Ｗで略垂直に切削または研磨して、支持基板半導体１１が露出した半導体露出部１３を形成した場合には、ナイフエッジの問題を解決できるという効果を発揮する。
【００５７】
このナイフエッジとは、支持基板用半導体ウェーハ１０の活性層２０が形成されていない第２主面を、半導体ウェーハの製造プロセスの終盤工程で研磨した場合、図１３（ａ）に示すように支持基板用半導体ウェーハ１０の外周端部６０が鋭角になることを指す。そして、このナイフエッジによる問題とは、鋭角な外周端部６０がケースなどに刺さって、搬送不良、ケースダストの発生、およびウェーハ欠けなどが生じることを言う。
【００５８】
これに対して、本発明のように支持基板用半導体ウェーハ１０の外周部を略垂直に切削または研磨して半導体露出部１３を形成した場合には、半導体ウェーハの製造プロセスの終盤工程で支持基板用半導体ウェーハ１０の第２主面を研磨しても、図１３（ｂ）に示すように支持基板用半導体ウェーハ１０の外周端部６０が鋭角にならない。
従って、搬送不良、ケースダストの発生、およびウェーハ欠けなどのナイフエッジ問題の発生を防ぐことができる。
【産業上の利用可能性】
【００５９】
本発明は、絶縁層であるシリコン酸化膜の上にシリコン層を形成したＳＯＩウェーハの製造等に利用可能であり、特にＳＯＩウェーハの製造プロセスにおいて、静電吸着現象が起因となるウェーハの搬送不良等の発生を防止したい場合等に有用である。
【符号の説明】
【００６０】
１、１０１ ＳＯＩウェーハ
１０、１１０ 支持基板用半導体ウェーハ
１１、１１１ 支持基板半導体
１２、１２ｂ、１１２ シリコン酸化膜
１２ａ 埋め込み酸化膜
１３ 半導体露出部
１４ 高濃度不純物層
２０、１２０ 活性層（ＳＯＩ層）
２１ 活性層用基板半導体
４１、１４１ 研磨パッド
４２、１４２ 吸着ヘッド
４３ プレート
５０ 搬送ステージ
６０ 外周端部（ナイフエッジ）
【技術分野】
【０００１】
本発明は、半導体素子の形成に用いられるＳＯＩ（Silicon On Insulator）ウェーハに関し、より特定的には、ＳＯＩウェーハの特徴的な構造およびそのＳＯＩウェーハの製造方法に関する。
【背景技術】
【０００２】
半導体素子用のウェーハの１つとして、絶縁層であるシリコン酸化膜の上にシリコン層を形成したＳＯＩウェーハがある。このＳＯＩウェーハは、デバイス作製領域となる基板表層部のシリコン層が、シリコン酸化膜によって基板内部と電気的に分離されているため、寄生容量が小さく、耐放射性能力が高い等の特徴を有する。そのため、ＳＯＩウェーハは、従来のバルクシリコンウェーハと比べて、高速スイッチング動作、低消費電力動作、およびソフトエラー防止等の面で有利であり、高性能半導体素子を形成する基板として広く利用されている。
【０００３】
ＳＯＩウェーハは、例えば図１４に示す構造を有しており、表面にシリコン酸化膜１１２が成膜された支持基板半導体１１１からなる支持基板用半導体ウェーハ１１０と、支持基板用半導体ウェーハ１１０の上面に形成された活性層１２０とを備える。このＳＯＩウェーハ１０１の製造方法の１つとして、従来の貼り合わせ方法を挙げることができる。従来の貼り合わせ方法を用いたＳＯＩウェーハ１０１の製造方法は、図１５に示す工程Ａ〜工程Ｃが行われることが一般的である。例えば、特許文献１を参照。
【０００４】
単結晶シリコン（Ｓｉ）からなる支持基板半導体１１１と、同じく単結晶シリコンからなる活性層用基板半導体１２１とを、用意する。
工程Ａ：支持基板半導体１１１に熱酸化処理を施して、支持基板半導体１１１の表面全体に絶縁性のシリコン酸化膜１１２を成膜する。
工程Ｂ：シリコン酸化膜１１２を成膜した支持基板半導体１１１と、活性層用基板半導体１２１とを密着させ、熱処理（例えば、約１０００℃で約２時間）を施して支持基板半導体１１１と活性層用基板半導体１２１とを貼り合わせる。
工程Ｃ：活性層用基板半導体１２１の、支持基板半導体１１１が貼り合わされていない側の表面（工程Ｂの点線）および端面を研磨処理し、所望の厚さおよび形状を有した活性層（ＳＯＩ層）１２０を形成する。
これにより、図１４に示した従来のＳＯＩウェーハ１０１が完成する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−２３５２５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
周知のように、半導体ウェーハの製造プロセスでは、イオン注入等の支持基板用半導体ウェーハ１１０の内部、つまり支持基板半導体１１１に電荷が注入される工程が存在する。ここで、上述したように、シリコン酸化膜１１２は、支持基板半導体１１１の表面全体を覆うように成膜される。一般的に、イオン注入工程において注入されるイオンはプラス（＋）に帯電しているため、シリコン酸化膜１１２で覆われている支持基板半導体１１１は、プラスに帯電することとなる（図１６（ａ））。
【０００７】
または、洗浄工程のジェットスクラブ処理において、従来のＳＯＩウェーハ１０１と水との摩擦により、従来のＳＯＩウェーハ１０１の表面が分極して支持基板用半導体ウェーハ１１０の内部、つまり支持基板半導体１１１が帯電してしまうことも考えられる。
【０００８】
ここで、支持基板用半導体ウェーハ１１０の内部に注入され支持基板半導体１１１に帯電したプラス電荷は、シリコン酸化膜１１２の厚みが薄ければ（１μｍ未満）大気中に放電される（大気中に漂うマイナスイオンのマイナス電荷によって打ち消される）。しかし、シリコン酸化膜１１２が厚くなればなる程（１μｍ以上）、支持基板半導体１１１に帯電したプラス電荷は、大気中に放電され難くなる。
【０００９】
この支持基板用半導体ウェーハ１１０の内部にプラス電荷が溜まった状態のままで半導体製造を継続した場合、ウェーハ製造設備で使用される搬送ステージ５０に載置したときに支持基板用半導体ウェーハ１１０（支持基板半導体１１１）の最表層部に集まったプラス電荷によって、搬送ステージ５０の表面にマイナス電荷が引き寄せられ、搬送ステージ５０がマイナス（−）に帯電する（図１６（ｂ））。
【００１０】
従って、ＳＯＩウェーハ１０１と搬送ステージ５０とが接触する境界（図１６（ｂ）、矢印Ｙの部分）は、プラス電荷が集まった支持基板用半導体ウェーハ１１０（支持基板半導体１１１）の最表層部とマイナスに帯電した搬送ステージ５０の表面との間となり、この境界を跨いだ２つの帯電電荷はプラスとマイナスの異極性となる。従って、搬送ステージ５０からＳＯＩウェーハ１０１を引き離す際には、境界を跨いだ２つの帯電電荷が異なる極性であるため静電吸着現象が生じてしまう。
【００１１】
その結果、例えば、静電吸着現象が起因となるＳＯＩウェーハ１０１とウェーハ製造設備で使用される搬送ステージ５０との貼り付きによる搬送不良等が発生するという問題がある。
また、シリコン酸化膜１１２の寿命が低下したり、活性層１２０側の帯電が原因となる閾値電圧変動や耐圧低下等が起こったりするおそれもある。
【００１２】
それ故に、本発明の目的は、簡単な方法を用いて、ＳＯＩウェハとウェーハ製造設備で使用される搬送ステージと間における静電吸着現象の発生を無くし、静電吸着現象を起因とするウェーハの搬送不良等の発生を防止することができるＳＯＩウェーハおよびそのＳＯＩウェーハの製造方法を提供することである。
【課題を解決するための手段】
【００１３】
本発明は、表面に酸化膜が成膜された支持基板用半導体ウェーハの第１主面に、活性層用半導体層が形成されたＳＯＩウェーハに向けられている。そして、上記目的を達成するために、本発明のＳＯＩウェーハは、支持基板用半導体ウェーハの側面に、ウェーハ内部の支持基板半導体が露出する半導体露出部を有していることを特徴とする。
かかる構成により、プラスイオンの注入処理などが行われても支持基板用半導体ウェーハの内部に電荷が蓄積されることを防げる。
【００１４】
好ましくは、この半導体露出部は、支持基板用半導体ウェーハの外周端部から活性層用半導体層が形成された第１主面と対向する第２主面側の領域に形成される。
このように形成すれば、今までのウェーハをそのまま利用しても外径サイズを変えることなく、半導体露出部を有したＳＯＩウェーハを製造することができる。
【００１５】
また、半導体露出部は、支持基板用半導体ウェーハの外周部を略垂直に切削または研磨することで形成してもよい。
このように形成すれば、半導体ウェーハの製造プロセスの終盤工程で、支持基板用半導体ウェーハの外周端部が鋭角になるナイフエッジ問題の発生を回避することができる。
【００１６】
さらには、半導体露出部は、支持基板用半導体ウェーハの外周部に成膜された酸化膜をこの外周部の形状に沿って研磨することで形成してもよい。
【００１７】
なお、この半導体露出部には、高濃度の不純物層が形成されていることが望ましい。
高濃度の不純物層を形成すれば、半導体露出部の抵抗値が低くなるため、支持基板用半導体ウェーハの内部に注入されるプラスイオンなどを素早く短時間で大気中に放出することが期待できる。
【００１８】
上述した半導体露出部は、１つの研磨パッドを活性層用半導体層の表面および支持基板用半導体ウェーハの側面に接触させて、この表面と側面とを同時に研磨することで、単一の工程において形成することができる。この研磨パッドは、変形可能な素材が好ましく、研磨パッドを変形させて、活性層用半導体層の表面と支持基板用半導体ウェーハの側面との双方に研磨パッドを接触させることで、単一の工程による活性層用半導体層の表面の研磨と半導体露出部の形成とを、容易に実現可能である。
【発明の効果】
【００１９】
上記本発明によれば、支持基板用半導体ウェーハに支持基板半導体が露出した半導体露出部が形成されているので、支持基板用半導体ウェーハの内部が帯電することがなく、ウェーハ製造設備で使用される搬送ステージとの間で静電吸着現象が生じない。
よって、ＳＯＩウェーハの製造プロセスにおいて、静電吸着現象が起因となるウェーハの搬送不良等の発生を防止することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施形態に係るＳＯＩウェーハ１の構造例を説明する断面図
【図２】本発明の一実施形態に係るＳＯＩウェーハ１の構造によって静電吸着現象を防止できる原理を説明するための図
【図３】本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例１を説明する図
【図４】本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例２を説明する図
【図５】本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例３を説明する図
【図６】本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例４を説明する図
【図７】本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例５を説明する図
【図８】本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例６を説明する図
【図９】本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例７を説明する図
【図１０】本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例８を説明する図
【図１１】本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例７および製造方法例８を製造方法例３〜製造方法例６に適用した場合を説明する図
【図１２Ａ】従来のＳＯＩウェーハ１０１の製造において層間膜ＣＭＰ工程を利用した研磨手法を説明する図
【図１２Ｂ】本発明のＳＯＩウェーハ１の製造において層間膜ＣＭＰ工程を利用した研磨手法を説明する図
【図１３】ナイフエッジ問題を説明する図
【図１４】従来のＳＯＩウェーハ１０１の構造を説明する断面図
【図１５】従来のＳＯＩウェーハ１０１の製造方法例を説明する図
【図１６】従来のＳＯＩウェーハ１０１の構造で発生する静電吸着現象を説明するための図
【発明を実施するための形態】
【００２１】
以下、本発明が提供する半導体素子の形成に用いられるＳＯＩウェーハについて、そのＳＯＩウェーハの構造、課題が解決される原理、およびＳＯＩウェーハの製造方法を、図面を参照しながら順に説明する。
【００２２】
１．ＳＯＩウェーハの構造
図１は、本発明の一実施形態に係るＳＯＩウェーハ１の構造例を説明する断面図である。図１に示す本実施形態のＳＯＩウェーハ１は、支持基板用半導体ウェーハ１０と、埋め込み酸化膜１２ａと、活性層２０とを備えている。また、支持基板用半導体ウェーハ１０には、半導体露出部１３が形成されている。
【００２３】
このＳＯＩウェーハ１は、単結晶シリコン（Ｓｉ）からなる支持基板半導体１１の表面の全体に、熱酸化処理によって絶縁性を有するシリコン酸化膜１２（１２ａおよび１２ｂで構成される）が成膜されているものを基礎とする。このシリコン酸化膜１２が成膜された支持基板半導体１１の第１主面（図１では上面としている）には、単結晶シリコンからなる活性層２０が形成されている。シリコン酸化膜１２のうち、この活性層２０と支持基板半導体１１とで挟まれたシリコン酸化膜の部分を、特に埋め込み酸化膜（ＢＯＸ層またはＢＯＸ酸化膜とも呼ばれる）１２ａと称する。そして、シリコン酸化膜１２のうち、埋め込み酸化膜１２ａを除いたシリコン酸化膜１２ｂと支持基板半導体１１とによって、支持基板用半導体ウェーハ１０が構成される。
【００２４】
また、支持基板用半導体ウェーハ１０には、シリコン酸化膜１２ｂが除去されて支持基板半導体１１が露出して直接大気に触れる半導体露出部１３が形成されている。この図１に示した例では、支持基板用半導体ウェーハ１０の活性層２０が形成された第１主面と対向する第２主面（図１では下面としている）側の所定の位置（詳細は後述する）に、半導体露出部１３を形成している。
なお、この支持基板用半導体ウェーハ１０に形成される半導体露出部１３は、図１に示した位置および形状に限られるものではなく、後述する製造方法例で示す位置および形状で形成されてもよい。
【００２５】
この半導体露出部１３は、後述するように、ＳＯＩウェーハ１の製造プロセスにおいて、ウェーハ製造設備で使用される搬送アーム、搬送ステージ、およびチャンバーステージ等（以下、総称して搬送ステージと記す）の帯電可能な導電性部材と、支持基板用半導体ウェーハ１０の第２主面との間における静電吸着現象の発生を無くす目的で、支持基板用半導体ウェーハ１０に形成される。
【００２６】
２．課題が解決される原理
図２は、本発明の一実施形態に係るＳＯＩウェーハ１の構造によって、従来の解決課題であった静電吸着現象の発生を防止できる原理を説明するための図である。
【００２７】
本発明のＳＯＩウェーハ１に対して、プラスイオンの注入処理が行われると、支持基板用半導体ウェーハ１０の内部、つまり支持基板半導体１１がプラス（＋）に帯電した状態となる（図２（ａ））。
【００２８】
背景技術で述べたように、支持基板半導体１１の表面に成膜されたシリコン酸化膜１２の厚みが１μｍ未満と薄ければ、支持基板半導体１１に帯電したプラス電荷はシリコン酸化膜１２を通過して大気中に放電される（すなわち、大気中に漂うマイナスイオンのマイナス電荷によって打ち消される）。
しかし、支持基板半導体１１に成膜されたシリコン酸化膜１２の厚みが１μｍ以上になると、支持基板半導体１１に帯電したプラス電荷の大半は大気中に放電されることなく、支持基板半導体１１に溜まることになる。よって、支持基板用半導体ウェーハ１０がプラスに帯電した状態となる。
【００２９】
ところが、本発明の特徴的なＳＯＩウェーハ１の構造では、支持基板用半導体ウェーハ１０の第２主面側には、シリコン酸化膜１２ｂが除去されて支持基板半導体１１が露出して大気に直接触れる半導体露出部１３が形成されている。これにより、プラスイオンの注入処理によって支持基板用半導体ウェーハ１０の内部に注入されたプラス電荷は、支持基板半導体１１に溜まることなく、この半導体露出部１３から直ちに大気中に放電される（図２（ｂ））。従って、支持基板半導体１１は、プラスイオンの注入処理後にプラスに帯電することがない。
【００３０】
このため、本発明のＳＯＩウェーハ１の構造では、ＳＯＩウェーハ１が接触する搬送ステージ５０の表面部分（図２（ｃ）の点線領域）には、マイナス（−）が帯電することがない。従って、搬送ステージ５０からＳＯＩウェーハ１を引き離す際には、帯電していないため静電吸着現象が生じない。
よって、ＳＯＩウェーハの製造プロセスにおいて、静電吸着現象が起因となるウェーハの搬送不良等の発生を防止することができる。
【００３１】
３．ＳＯＩウェーハの製造方法
上述した構造による本発明のＳＯＩウェーハ１を実現するための製造方法として、例えば以下の製造方法が考えられる。
図３〜図１１は、本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例１〜製造方法例８を説明する図である。
【００３２】
＜製造方法例１＞
図３は、本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例１を説明する図である。この製造方法例１では、次の工程Ａ〜工程Ｄが実行される。
まず、単結晶シリコンからなる支持基板半導体１１および活性層用基板半導体２１を用意する。この支持基板半導体１１は、次の工程Ａにおいて表面にシリコン酸化膜１２が成膜されたときに、最終的に必要なＳＯＩウェーハ１の外周サイズＳｄ（以下、所望の外周サイズＳｄと記す）と同じ大きさの外周サイズＳとなるものを用意する。つまり、厚みＴのシリコン酸化膜１２が成膜されるものと仮定すると、用意する支持基板半導体１１の外周サイズＳは、Ｓ＝Ｓｄ−２Ｔを満足することになる。
【００３３】
工程Ａ：支持基板半導体１１に熱酸化処理を施して、支持基板半導体１１の表面全体に絶縁性のシリコン酸化膜１２を成膜する。
工程Ｂ：シリコン酸化膜１２を成膜した支持基板半導体１１と活性層用基板半導体２１とを密着させ、熱処理を施して支持基板半導体１１と活性層用基板半導体２１とを貼り合わせる。
工程Ｃ：活性層用基板半導体２１の、支持基板半導体１１が貼り合わされていない側の表面（工程Ｂの点線）および端面を研磨処理し、所望の厚さおよび形状を有した活性層（ＳＯＩ層）２０を形成する。これにより、活性層２０、埋め込み酸化膜１２ａ、および支持基板用半導体ウェーハ１０からなるＳＯＩウェーハ１が形成される。
工程Ｄ：支持基板用半導体ウェーハ１０の活性層２０が形成されていない側（第２主面）の一部を研磨して、支持基板半導体１１が露出した半導体露出部１３を形成する。このとき、ＳＯＩウェーハ１の外径を変えないようにするために、支持基板用半導体ウェーハ１０の外周端部から第２主面までの範囲Ｘの領域で半導体露出部１３を形成することが望ましい。
【００３４】
＜製造方法例２＞
図４は、本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例２を説明する図である。この製造方法例２では、次の工程Ａ〜工程Ｄが実行される。
まず、単結晶シリコンからなる支持基板半導体１１を用意する。この支持基板半導体１１は、次の工程Ａにおいて表面にシリコン酸化膜１２が成膜されたときに所望の外周サイズＳｄと同じ大きさの外周サイズＳとなるものを用意する。つまり、上述した製造方法例１と同様に、用意する支持基板半導体１１の外周サイズＳは、Ｓ＝Ｓｄ−２Ｔを満足することになる。
【００３５】
工程Ａ：支持基板半導体１１に熱酸化処理を施して、支持基板半導体１１の表面全体に絶縁性のシリコン酸化膜１２を成膜する。
工程Ｂ：シリコン酸化膜１２が成膜された支持基板半導体１１の一方主面（第２主面）の一部を研磨して、支持基板半導体１１が露出した半導体露出部１３を形成する。このとき、ＳＯＩウェーハ１の外径を変えないようにするために、シリコン酸化膜１２が成膜された支持基板半導体１１の外周端部から第２主面までの範囲Ｘの領域で半導体露出部１３を形成することが望ましい。
工程Ｃ：単結晶シリコンからなる活性層用基板半導体２１を用意する。シリコン酸化膜１２を成膜した支持基板半導体１１の半導体露出部１３を形成していない他方主面（第１主面）と活性層用基板半導体２１とを密着させ、熱処理を施して支持基板半導体１１と活性層用基板半導体２１とを貼り合わせる。
工程Ｄ：活性層用基板半導体２１の、支持基板半導体１１が貼り合わされていない側の表面（工程Ｃの点線）および端面を研磨処理し、所望の厚さおよび形状を有した活性層（ＳＯＩ層）２０を形成する。これにより、活性層２０、埋め込み酸化膜１２ａ、および支持基板用半導体ウェーハ１０からなるＳＯＩウェーハ１が形成される。
【００３６】
＜製造方法例３＞
図５は、本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例３を説明する図である。この製造方法例３では、次の工程Ａ〜工程Ｄが実行される。
まず、単結晶シリコンからなる支持基板半導体１１および活性層用基板半導体２１を用意する。この支持基板半導体１１は、後の工程ＤにおいてＳＯＩウェーハ１の外周部を切削（または研磨）するため、所望の外周サイズＳｄと同じ大きさまたはそれ以上の大きさの外周サイズＳとなるものを用意する。つまり、成膜されるシリコン酸化膜１２の厚みにかかわらず、用意する支持基板半導体１１の外周サイズＳは、Ｓ≧Ｓｄを満足することになる。
【００３７】
工程Ａ：支持基板半導体１１に熱酸化処理を施して、支持基板半導体１１の表面全体に絶縁性のシリコン酸化膜１２を成膜する。
工程Ｂ：シリコン酸化膜１２を成膜した支持基板半導体１１と活性層用基板半導体２１とを密着させ、熱処理を施して支持基板半導体１１と活性層用基板半導体２１とを貼り合わせる。
工程Ｃ：活性層用基板半導体２１の、支持基板半導体１１が貼り合わされていない側の表面（工程Ｂの点線）および端面を研磨処理し、所望の厚さおよび形状を有した活性層（ＳＯＩ層）２０を形成する。これにより、活性層２０、埋め込み酸化膜１２ａ、および支持基板用半導体ウェーハ１０からなるＳＯＩウェーハ１が形成される。
工程Ｄ：支持基板用半導体ウェーハ１０の外周部を、成膜されたシリコン酸化膜１２の厚さ以上の幅Ｗで略垂直に切削（または研磨）して（工程Ｃの点線）、支持基板半導体１１が露出した半導体露出部１３を形成する。なお、切削（または研磨）後のＳＯＩウェーハ１の外周サイズＳが所望の外周サイズＳｄとなるように、切削（または研磨）する幅Ｗが決定される。
【００３８】
＜製造方法例４＞
図６は、本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例４を説明する図である。この製造方法例４では、次の工程Ａ〜工程Ｄが実行される。
まず、単結晶シリコンからなる支持基板半導体１１を用意する。この支持基板半導体１１は、後の工程ＢにおいてＳＯＩウェーハ１の外周部を切削（または研磨）するため、所望の外周サイズＳｄと同じ大きさまたはそれ以上の大きさの外周サイズＳとなるものを用意する。つまり、上述した製造方法例３と同様に、用意する支持基板半導体１１の外周サイズＳは、Ｓ≧Ｓｄを満足することになる。
【００３９】
工程Ａ：支持基板半導体１１に熱酸化処理を施して、支持基板半導体１１の表面全体に絶縁性のシリコン酸化膜１２を成膜する。
工程Ｂ：シリコン酸化膜１２が成膜された支持基板半導体１１の外周部を、成膜されたシリコン酸化膜１２の厚さ以上の幅Ｗで略垂直に切削（または研磨）して（工程Ａの点線）、支持基板半導体１１が露出した半導体露出部１３を形成する。なお、切削（または研磨）後のＳＯＩウェーハ１の外周サイズＳが所望の外周サイズＳｄとなるように、切削（または研磨）する幅Ｗが決定される。
工程Ｃ：単結晶シリコンからなる活性層用基板半導体２１を用意する。シリコン酸化膜１２を成膜した支持基板半導体１１の一方主面（第１主面）と活性層用基板半導体２１とを密着させ、熱処理を施して支持基板半導体１１と活性層用基板半導体２１とを貼り合わせる。
工程Ｄ：活性層用基板半導体２１の、支持基板半導体１１が貼り合わされていない側の表面（工程Ｃの点線）および端面を研磨処理し、所望の厚さおよび形状を有した活性層（ＳＯＩ層）２０を形成する。これにより、活性層２０、埋め込み酸化膜１２ａ、および支持基板用半導体ウェーハ１０からなるＳＯＩウェーハ１が形成される。
【００４０】
＜製造方法例５＞
図７は、本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例５を説明する図である。この製造方法例５では、次の工程Ａ〜工程Ｄが実行される。
まず、単結晶シリコンからなる支持基板半導体１１および活性層用基板半導体２１を用意する。この支持基板半導体１１は、後の工程ＤにおいてＳＯＩウェーハ１の外周部を研磨するため、所望の外周サイズＳｄと同じ大きさまたはそれ以上の大きさの外周サイズＳとなるものを用意する。つまり、成膜されるシリコン酸化膜１２の厚みにかかわらず、用意する支持基板半導体１１の外周サイズＳは、Ｓ≧Ｓｄを満足することになる。
【００４１】
工程Ａ：支持基板半導体１１に熱酸化処理を施して、支持基板半導体１１の表面全体に絶縁性のシリコン酸化膜１２を成膜する。
工程Ｂ：シリコン酸化膜１２を成膜した支持基板半導体１１と活性層用基板半導体２１とを密着させ、熱処理を施して支持基板半導体１１と活性層用基板半導体２１とを貼り合わせる。
工程Ｃ：活性層用基板半導体２１の、支持基板半導体１１が貼り合わされていない側の表面（工程Ｂの点線）および端面を研磨処理し、所望の厚さおよび形状を有した活性層（ＳＯＩ層）２０を形成する。これにより、活性層２０、埋め込み酸化膜１２ａ、および支持基板用半導体ウェーハ１０からなるＳＯＩウェーハ１が形成される。
工程Ｄ：支持基板用半導体ウェーハ１０の外周部を、成膜されたシリコン酸化膜１２の厚さ以上の幅Ｗで外周形状に沿って研磨して（工程Ｃの点線）、支持基板半導体１１が露出した半導体露出部１３を形成する。なお、研磨後のＳＯＩウェーハ１の外周サイズＳが所望の外周サイズＳｄとなるように、研磨する幅Ｗが決定される。
【００４２】
＜製造方法例６＞
図８は、本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例６を説明する図である。この製造方法例６では、次の工程Ａ〜工程Ｄが実行される。
まず、単結晶シリコンからなる支持基板半導体１１を用意する。この支持基板半導体１１は、後の工程ＢにおいてＳＯＩウェーハ１の外周部を研磨するため、所望の外周サイズＳｄと同じ大きさまたはそれ以上の大きさの外周サイズＳとなるものを用意する。つまり、上述した製造方法例５と同様に、用意する支持基板半導体１１の外周サイズＳは、Ｓ≧Ｓｄを満足することになる。
【００４３】
工程Ａ：支持基板半導体１１に熱酸化処理を施して、支持基板半導体１１の表面全体に絶縁性のシリコン酸化膜１２を成膜する。
工程Ｂ：シリコン酸化膜１２が表面に成膜された支持基板半導体１１の外周部を、成膜されたシリコン酸化膜１２の厚さ以上の幅Ｗで外周形状に沿って研磨して（工程Ａの点線）、支持基板半導体１１が露出した半導体露出部１３を形成する。なお、研磨後のＳＯＩウェーハ１の外周サイズＳが所望の外周サイズＳｄとなるように、研磨する幅Ｗが決定される。
工程Ｃ：単結晶シリコンからなる活性層用基板半導体２１を用意する。シリコン酸化膜１２を成膜した支持基板半導体１１の一方主面（第１主面）と活性層用基板半導体２１とを密着させ、熱処理を施して支持基板半導体１１と活性層用基板半導体２１とを貼り合わせる。
工程Ｄ：活性層用基板半導体２１の、支持基板半導体１１が貼り合わされていない側の表面（工程Ｃの点線）および端面を研磨処理し、所望の厚さおよび形状を有した活性層（ＳＯＩ層）２０を形成する。これにより、活性層２０、埋め込み酸化膜１２ａ、および支持基板用半導体ウェーハ１０からなるＳＯＩウェーハ１が形成される。
【００４４】
＜製造方法例７＞
図９は、本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例７を説明する図である。この製造方法例７は、上述した製造方法例１（図３）の工程Ｄが終了した後に、以下の工程Ｅが実行される。
工程Ｅ：支持基板用半導体ウェーハ１０に形成された半導体露出部１３の付近に存在するシリコンに、リン（Ｐ＋）またはボロン（Ｂ＋）などの高濃度不純物をイオン注入法または熱拡散法によって導入し、高濃度不純物層１４を形成する。
【００４５】
同様にして、この工程Ｅは、上述した製造方法例３（図５）の工程Ｄが終了した後に実行することが可能であり、この実行の結果、図１１（ａ）に示す高濃度不純物層１４が形成されたＳＯＩウェーハ１が完成する。
また、この工程Ｅは、上述した製造方法例５（図７）の工程Ｄが終了した後に実行することも可能であり、この実行の結果、図１１（ｂ）に示す高濃度不純物層１４が形成されたＳＯＩウェーハ１が完成する。
【００４６】
＜製造方法例８＞
図１０は、本発明の一実施形態に係るＳＯＩウェーハ１の製造方法例８を説明する図である。この製造方法例８は、上述した製造方法例２（図４）の工程Ｂが終了した後に、以下の工程Ｅが実行される。
工程Ｅ：シリコン酸化膜１２が成膜された支持基板半導体１１に形成された半導体露出部１３の付近に存在するシリコンに、リン（Ｐ＋）またはボロン（Ｂ＋）などの高濃度不純物をイオン注入法または熱拡散法によって導入し、高濃度不純物層１４を形成する。
【００４７】
同様にして、この工程Ｅは、上述した製造方法例４（図６）の工程Ｂが終了した後に実行することが可能であり、この実行の結果、図１１（ａ）に示す高濃度不純物層１４が形成されたＳＯＩウェーハ１が完成する。
また、この工程Ｅは、上述した製造方法例６（図８）の工程Ｂが終了した後に実行することも可能であり、この実行の結果、図１１（ｂ）に示す高濃度不純物層１４が形成されたＳＯＩウェーハ１が完成する。
【００４８】
上述した製造方法例７および製造方法例８における工程Ｅの追加により、半導体露出部１３に高濃度不純物層１４が形成され、半導体露出部１３の付近の抵抗値が低くなる。よって、支持基板用半導体ウェーハ１０の内部に注入された電荷を、より短時間に半導体露出部１３から大気中に放電できることが期待できる。
【００４９】
＜半導体露出部１３の加工手法＞
次に、支持基板用半導体ウェーハ１０に半導体露出部１３を形成するための効果的な加工手法を説明する。
以下に説明する加工手法は、ＳＯＩウェーハ１の製造において必須の工程である層間膜ＣＭＰ工程を利用して実現するものであり、特に製造方法例３（図５）に示したように、支持基板用半導体ウェーハ１０の外周部を略垂直に研磨して半導体露出部１３を形成するウェーハ構造である場合に適している。
【００５０】
図１２Ａは、従来のＳＯＩウェーハ１０１の製造において層間膜ＣＭＰ工程を利用して、支持基板用半導体ウェーハ１１０の表面に形成された活性層１２０の表面を研磨する手法を説明する図である。
図１２Ｂは、本発明のＳＯＩウェーハ１の製造において層間膜ＣＭＰ工程を利用して、支持基板用半導体ウェーハ１０の表面に形成された活性層２０の表面研磨と、半導体露出部１３の形成とを、同時に行う手法を説明する図である。
【００５１】
層間膜ＣＭＰ工程とは、凹凸している絶縁膜などの表面を化学研磨剤や研磨パッドを使用して削り平坦化する化学機械研磨（Chemical Mechanical Polishing）工程である。
通常、従来を含めた一般的な層間膜ＣＭＰ工程では、硬質な研磨パッド１４１を活性層１２０の表面に押し当てて、ＳＯＩウェーハ１０１を高速回転させることで活性層１２０の表面を平坦に研磨する（図１２Ａ）。すなわち、これまでの層間膜ＣＭＰ工程では、活性層１２０の表面だけを平坦化していた。従って、従来のＳＯＩウェーハ１０１の製造工程では、支持基板用半導体ウェーハ１１０の内部に帯電した電荷を放出するための工程が、別に必要となる。
【００５２】
一方、本発明が提供する層間膜ＣＭＰ工程では、変形可能な軟質な研磨パッド４１を用いることを特徴とする。そして、活性層２０の表面には、ＳＯＩウェーハ１を吸着するヘッド４２によって加えられる圧力で軟質な研磨パッド４１が押し当てられると共に、支持基板用半導体ウェーハ１０の側面には、スライド可能なプレート４３によって加えられる圧力で変形した軟質な研磨パッド４１が押し当てられる。この状態で、ＳＯＩウェーハ１を高速回転させることで、活性層２０の表面を平坦に研磨すると共に、支持基板用半導体ウェーハ１０の側面も研磨してシリコン絶縁膜１２ｂを研削する（図１２Ｂ）。すなわち、本発明の層間膜ＣＭＰ工程では、活性層２０の表面を平坦化すると同時に、支持基板用半導体ウェーハ１０の側面に半導体露出部１３を形成することができる。
【００５３】
なお、研磨パッド４１は、変形可能な軟質な研磨パッドである必要はなく、形状によっては硬質な研磨パッドであっても、活性層２０の表面を平坦化すると同時に、支持基板用半導体ウェーハ１０の側面に半導体露出部１３を形成することができる。例えば、ＳＯＩウェーハ１の外周サイズＳｄに合わせた円形の底面に略直角に外周側壁を設けた、いわゆるカップ形状の研磨パッドが考えられる。
【００５４】
以上のように、本発明の一実施形態に係るＳＯＩウェーハ１によれば、支持基板用半導体ウェーハ１０に、シリコン酸化膜１２ｂが除去されて支持基板半導体１１が露出して直接大気に触れている半導体露出部１３を形成する。
この半導体露出部１３により、プラスイオンの注入処理によって支持基板用半導体ウェーハ１０の内部に注入されたプラス電荷は、支持基板半導体１１に溜まることなく、この半導体露出部１３から直ちに大気中に放電される。
このため、本発明のＳＯＩウェーハ１をウェーハ製造設備で使用される搬送ステージ５０に載置させても、静電吸着現象が生じないので、静電吸着現象が起因となるウェーハの搬送不良等の発生を防止することができる。
【００５５】
また、本発明の一実施形態に係るＳＯＩウェーハの製造方法によれば、変形可能な軟質な研磨パッド４１を用いて、活性層２０の表面と支持基板用半導体ウェーハ１０の側面とに、同じ１つの研磨パッド４１を押し当てる。
これにより、活性層２０の表面を平坦化すると同時に、支持基板用半導体ウェーハ１０の側面に半導体露出部１３を形成する
【００５６】
なお、上記製造方法例３（図５）および製造方法例４（図６）で示したように、支持基板用半導体ウェーハ１０の外周部を、成膜されたシリコン酸化膜１２の厚さ以上の幅Ｗで略垂直に切削または研磨して、支持基板半導体１１が露出した半導体露出部１３を形成した場合には、ナイフエッジの問題を解決できるという効果を発揮する。
【００５７】
このナイフエッジとは、支持基板用半導体ウェーハ１０の活性層２０が形成されていない第２主面を、半導体ウェーハの製造プロセスの終盤工程で研磨した場合、図１３（ａ）に示すように支持基板用半導体ウェーハ１０の外周端部６０が鋭角になることを指す。そして、このナイフエッジによる問題とは、鋭角な外周端部６０がケースなどに刺さって、搬送不良、ケースダストの発生、およびウェーハ欠けなどが生じることを言う。
【００５８】
これに対して、本発明のように支持基板用半導体ウェーハ１０の外周部を略垂直に切削または研磨して半導体露出部１３を形成した場合には、半導体ウェーハの製造プロセスの終盤工程で支持基板用半導体ウェーハ１０の第２主面を研磨しても、図１３（ｂ）に示すように支持基板用半導体ウェーハ１０の外周端部６０が鋭角にならない。
従って、搬送不良、ケースダストの発生、およびウェーハ欠けなどのナイフエッジ問題の発生を防ぐことができる。
【産業上の利用可能性】
【００５９】
本発明は、絶縁層であるシリコン酸化膜の上にシリコン層を形成したＳＯＩウェーハの製造等に利用可能であり、特にＳＯＩウェーハの製造プロセスにおいて、静電吸着現象が起因となるウェーハの搬送不良等の発生を防止したい場合等に有用である。
【符号の説明】
【００６０】
１、１０１ ＳＯＩウェーハ
１０、１１０ 支持基板用半導体ウェーハ
１１、１１１ 支持基板半導体
１２、１２ｂ、１１２ シリコン酸化膜
１２ａ 埋め込み酸化膜
１３ 半導体露出部
１４ 高濃度不純物層
２０、１２０ 活性層（ＳＯＩ層）
２１ 活性層用基板半導体
４１、１４１ 研磨パッド
４２、１４２ 吸着ヘッド
４３ プレート
５０ 搬送ステージ
６０ 外周端部（ナイフエッジ）
【特許請求の範囲】
【請求項１】
表面に酸化膜が成膜された支持基板用半導体ウェーハの第１主面に、活性層用半導体層が形成されたＳＯＩウェーハであって、
前記支持基板用半導体ウェーハの側面に、ウェーハ内部の支持基板半導体が露出する半導体露出部を有していることを特徴とする、ＳＯＩウェーハ。
【請求項２】
前記半導体露出部は、前記支持基板用半導体ウェーハの外周端部から、前記活性層用半導体層が形成された前記第１主面と対向する第２主面側の領域に、形成されることを特徴とする、請求項１に記載のＳＯＩウェーハ。
【請求項３】
前記半導体露出部は、前記支持基板用半導体ウェーハの外周部を略垂直に切削または研磨することで形成されることを特徴とする、請求項１に記載のＳＯＩウェーハ。
【請求項４】
前記半導体露出部は、前記支持基板用半導体ウェーハの外周部に成膜された酸化膜を、当該外周部の形状に沿って研磨することで形成されることを特徴とする、請求項１に記載のＳＯＩウェーハ。
【請求項５】
前記半導体露出部には、高濃度の不純物層が形成されていることを特徴とする、請求項１に記載のＳＯＩウェーハ。
【請求項６】
表面に酸化膜が成膜された支持基板用半導体ウェーハの第１主面に、活性層用半導体層が形成されたＳＯＩウェーハを製造する方法であって、
１つの研磨パッドを前記活性層用半導体層の表面および前記支持基板用半導体ウェーハの側面に接触させて、当該表面と側面とを同時に研磨する工程を含む、ＳＯＩウェーハの製造方法。
【請求項７】
前記研磨パッドは、変形可能な素材であり、
前記研磨する工程は、前記研磨パッドを変形させて、前記活性層用半導体層の表面と前記支持基板用半導体ウェーハの側面との双方に前記研磨パッドを接触させることを特徴とする、請求項６に記載のＳＯＩウェーハの製造方法。
【請求項１】
表面に酸化膜が成膜された支持基板用半導体ウェーハの第１主面に、活性層用半導体層が形成されたＳＯＩウェーハであって、
前記支持基板用半導体ウェーハの側面に、ウェーハ内部の支持基板半導体が露出する半導体露出部を有していることを特徴とする、ＳＯＩウェーハ。
【請求項２】
前記半導体露出部は、前記支持基板用半導体ウェーハの外周端部から、前記活性層用半導体層が形成された前記第１主面と対向する第２主面側の領域に、形成されることを特徴とする、請求項１に記載のＳＯＩウェーハ。
【請求項３】
前記半導体露出部は、前記支持基板用半導体ウェーハの外周部を略垂直に切削または研磨することで形成されることを特徴とする、請求項１に記載のＳＯＩウェーハ。
【請求項４】
前記半導体露出部は、前記支持基板用半導体ウェーハの外周部に成膜された酸化膜を、当該外周部の形状に沿って研磨することで形成されることを特徴とする、請求項１に記載のＳＯＩウェーハ。
【請求項５】
前記半導体露出部には、高濃度の不純物層が形成されていることを特徴とする、請求項１に記載のＳＯＩウェーハ。
【請求項６】
表面に酸化膜が成膜された支持基板用半導体ウェーハの第１主面に、活性層用半導体層が形成されたＳＯＩウェーハを製造する方法であって、
１つの研磨パッドを前記活性層用半導体層の表面および前記支持基板用半導体ウェーハの側面に接触させて、当該表面と側面とを同時に研磨する工程を含む、ＳＯＩウェーハの製造方法。
【請求項７】
前記研磨パッドは、変形可能な素材であり、
前記研磨する工程は、前記研磨パッドを変形させて、前記活性層用半導体層の表面と前記支持基板用半導体ウェーハの側面との双方に前記研磨パッドを接触させることを特徴とする、請求項６に記載のＳＯＩウェーハの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２Ａ】
【図１２Ｂ】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２Ａ】
【図１２Ｂ】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１３−９８４３５（Ｐ２０１３−９８４３５Ａ）
【公開日】平成２５年５月２０日（２０１３．５．２０）
【国際特許分類】
【出願番号】特願２０１１−２４１６７７（Ｐ２０１１−２４１６７７）
【出願日】平成２３年１１月２日（２０１１．１１．２）
【出願人】（０００００３２０７）トヨタ自動車株式会社 (59,920)
【公開日】平成２５年５月２０日（２０１３．５．２０）
【国際特許分類】
【出願日】平成２３年１１月２日（２０１１．１１．２）
【出願人】（０００００３２０７）トヨタ自動車株式会社 (59,920)
[ Back to top ]