説明

セイコーエプソン株式会社により出願された特許

48,191 - 48,200 / 51,324


【課題】 製造工程および製造後において特性が劣化しにくく、かつ信頼性の高い強誘電体キャパシタおよび強誘電体メモリの製造方法を提供する。
【解決手段】 本発明にかかる強誘電体メモリ1000の製造方法は、(a)基体10の上方に下部電極層20、強誘電体層30、および第1の上部電極層40を順次積層することにより強誘電体積層体を形成する工程と、(b)前記強誘電体積層体にアニール処理を行う工程と、(c)前記強誘電体積層体を所定の形状にパターニングする工程と、を含む。 (もっと読む)


【課題】発光素子の温度変動に伴う光出力の低下を補う駆動回路の過度な動作を抑制し、発光素子の最適な駆動状態を維持するようにして経年変化による劣化を未然に回避できる発光素子駆動回路の提供。
【解決手段】最大駆動電流設定回路16は、発光素子11の検出温度に基づいてその発光素子11に流す最大駆動電流を設定する。制限値設定回路17は、光出力自動制御回路15が発光素子11の発光量を制御する際に、発光素子11の電流が最大駆動電流設定回路16で設定された最大駆動電流になるようにするための制限電圧を、その設定された最大駆動電流に基づいて求め、この求めた制限電圧を光出力自動制御回路15が制御する際の電流制限電圧として光出力自動制御回路15に設定する。 (もっと読む)


【課題】 半導体チップと配線との接続について、その強度向上と低抵抗化を可能にし、これによって接続信頼性を向上した半導体装置とその製造方法を提供する。
【解決手段】 半導体チップ2と、半導体チップ2の端子4に接続する配線6とを備えた半導体装置である。半導体チップ2として、端子4の最上層4cが金、銀、銅、スズ、インジウムのうちのいずれか一種からなり、配線6が、金、銀、銅のうちのいずれか一種からなる金属微粒子の焼結体によって形成され、配線6と端子4との間の接続部の少なくとも一部が、エピタキシャル成長している。 (もっと読む)


【課題】 半導体チップと配線との接続について、その強度向上と低抵抗化を可能にし、これによって接続信頼性を向上した半導体装置とその製造方法を提供する。
【解決手段】 半導体チップ2と、半導体チップ2の端子4に接続する配線6とを備えた半導体装置である。半導体チップ2の端子4の最上層4cが、厚さ0.1μm以上1.0μm以下の金属層によって形成され、配線6が、金属微粒子の焼結体によって形成され、配線6と端子4との間の接続部が、配線6の一部が端子4の最上層4c中に固相拡散した状態に形成されている。 (もっと読む)


【課題】 バンプ接続の信頼性を高めた半導体装置を提供する。
【解決手段】 本発明の半導体装置は、能動面121a上に、電極パッド24と、該電極パッド24に導電接続されたバンプ電極10とを備えている。バンプ電極10は、能動面121aに形成された樹脂突起12と、電極パッド24から樹脂突起12の表面にかけて配設された導電膜20とを備えており、この導電膜20と樹脂突起12とは非密着に配置されている。 (もっと読む)


【課題】SIMOX法を用いることなく、膜厚が互いに異なるBOX層を同一基板に形成する。
【解決手段】支持体絶縁膜5に形成された開口面を介してエッチングガスまたはエッチング液を第1半導体層および第2半導体層3に接触させることにより、第1半導体層3をエッチング除去し、半導体基板1と第2半導体層3との間に空洞部6を形成するとともに、第2半導体層3の両端部を薄膜化し、半導体基板1および第2半導体層3の熱酸化を行うことにより、半導体基板1と第2半導体層3との間の空洞部6が埋め込まれるように半導体基板1上に酸化膜を形成する。 (もっと読む)


【課題】線幅が互いに異なる導線の結合部における応力緩和効果を向上させる。
【解決手段】インナーリードRIおよびアウターリードROが回路基板に形成され、3箇所以上の屈曲部P1、P2、P3が設けられた結合部KBを介してインナーリードRIおよびアウターリードROを互いに接続する。 (もっと読む)


【課題】プローブカード寿命が延び、安定した探針の針先状態を有して、高信頼性のプロービングが行えるプローバー装置及び探針メンテナンス方法、半導体装置の製造方法を提供する。
【解決手段】半導体ウェハWFを支持し位置検出すると共に移動制御可能なウェハステージ12と、所定部から複数の探針141が伸長する回路基板を有し、探針141それぞれが半導体ウェハWFにおけるICチップ領域の各電極端子に接触することにより信号の授受を行うプローブカード14と、X,Y,Z軸方向移動が独立に制御されるメンテナンス用のステージ151を有し、ステージ151が研磨部材152を配備して所定回避領域からプローブカード14の探針141の配列直下に移動し研磨動作することにより探針141それぞれをより正常な状態に近付けるメンテナンス機構と、研磨動作を信号制御する制御部16とを含む。 (もっと読む)


【課題】個々のプローブカードにおいてカードメンテナンスのタイミングの最適化が図れるプローブカード及びプローバー装置、半導体装置の製造方法を提供する。
【解決手段】プローブカード10は、開口部12の周辺部から中心方向に向って複数のプローブ針13が伸長している。プローブ針13は回路基板11の周辺部に配列された図示しない端子と配線を介して接続されている。回路基板11の所定領域上にデータ蓄積部14を有する。データ蓄積部14は少なくともこのプローブカード10の使用履歴やそれに伴う各プローブ針13の状態に関する情報が記憶されている。データ蓄積部14は、少なくとも初期状態の各プローブ針13の先端径及び長さ、かつ累積するコンタクト回数、カードメンテナンスの時期と回数、それに応じて変化する前記各プローブ針の先端径及び長さの情報が保持される。 (もっと読む)


【課題】 不純物が拡散されたポリシリコンが電極として用いられるキャパシタを含む半導体装置において、容量値の電圧依存性を改善する。
【解決手段】 この半導体装置は、半導体基板10と、半導体基板上に絶縁膜11を介してポリシリコンによって形成され不純物がドープされた下部電極12aと絶縁膜13aを介してポリシリコンによって形成され不純物がドープされた上部電極14aとを含むキャパシタAと、半導体基板上に絶縁膜11を介してポリシリコンによって形成され不純物がドープされた下部電極12aと絶縁膜13bを介してポリシリコンによって形成され不純物がドープされた上部電極14bとを含むキャパシタBと、キャパシタAの下部電極とキャパシタBの上部電極とを電気的に接続する配線16bと、キャパシタAの上部電極とキャパシタBの下部電極とを電気的に接続する配線16aとを具備する。 (もっと読む)


48,191 - 48,200 / 51,324