【課題】高耐圧電界効果トランジスタの素子面積を増大させること無しに、十分に低いオン抵抗を得る。
【解決手段】半導体基板１０１のｎ型領域１０２内に、チャネル形成領域１０２ａを挟んでドレイン低濃度領域１０３およびソース低濃度領域１０４を形成し、ドレイン高濃度領域１０５およびソース高濃度領域１０６を形成し、ゲート酸化膜１０９を形成し、該ゲート酸化膜１０９の端部および低濃度領域１０３，１０４を含む領域にフィールド酸化膜１１０を形成し、さらにゲート酸化膜１０９からフィールド酸化膜１１０の端部にかけてゲート電極１１１を形成した高耐圧ｐＭＯＳトランジスタにおいて、ゲート電極１１１とドレイン高濃度領域１０５との間に、フィールド酸化膜１１０が形成されていない非酸化領域１１２を設ける。製造時に、ドレイン低濃度領域１０３の不純物がフィールド酸化膜１１０に取り込まれ難くなるので、オン抵抗の増加が抑制される。 （もっと読む）

【課題】半導体装置の大型化を防止する構造体を提供する。
【解決手段】リードフレーム20は、基板搭載領域24aaが設けられている第１主面24a及び第１主面に対向しており、ダイパッド側半導体チップ搭載領域25が設けられている第２主面24bを有していて、基板搭載領域内であってかつダイパッド側半導体チップ搭載領域外に、主面間を貫通して設けられている１つ又は２つ以上の開口部２６を有するダイパッド24を有している。ダイパッドの開口部から複数の半導体チップ接続用第２電極パッド34を露出させてダイパッドに搭載される基板30と、ダイパッド及び基板に搭載される複数の半導体チップ40と、半導体チップ40のチップ電極パッド42と基板の半導体チップ接続用第１及び第２電極パッド32及び34とを接続するボンディングワイヤ50と、これらを覆い、かつリード28の一部分を露出させて設けられる封止部60とを含んでいる。 （もっと読む）

【課題】他のパッケージとの接続信頼性及び耐湿信頼性に優れた構造の両面電極パッケージを、簡易且つ低コストに製造できるようにする。また、半導体チップのピンの数や大きさに応じて、任意のレイアウトで内部配線（電極パッド）を形成できる構造の両面電極パッケージを、簡易且つ低コストに製造できるようにする。
【解決手段】電極パッド１８、配線２０、貫通電極２８、ランド３０、及びソルダレジスト４２が形成されたコア材１６に、銅箔を貼り付ける。この銅箔を数段階にわたってウエットエッチングすることで、配線２０上に略垂直に立てられ、側面に周方向に沿って全周にわたり形成された複数の突条（周方向に連続した凸部）を備えた表面側端子３６を形成する。表面側端子３６の周囲を封止樹脂で封止し、封止樹脂層５０から表面側端子３６の端面３６Ａを露出させて、封止樹脂層５０の表面で再配線を行う。 （もっと読む）

【課題】パッケージへ伝達された熱や応力に対して安定した動作が可能な半導体装置を提供する。
【解決手段】半導体加速度センサ装置１は、内部にキャビティ２１ｃを有するパッケージ２１と、所定の素子を有する半導体チップ１０と、上面の所定領域３２ａに半導体チップが固着されたスペーサ３２と、スペーサ３２の下面における所定領域３２ａ下以外の領域とキャビティ内のパッケージの底面２１ａとを接着する接着部３３とを備え、半導体チップに形成された第１電極パッド１６と、パッケージに形成され、少なくとも一部がキャビティ内部で露出された配線パターン２３と、パッケージの底面に形成され、配線パターンと電気的に接続された第２電極パッド２２と、第１電極パッドと、露出された配線パターンとを接続する金属ワイヤ２６とをさらに有する。 （もっと読む）

【課題】半導体チップの小型化に適応すると共に、リードフレームやＢＧＡ基板に半導体チップを搭載した半導体装置の更なる薄型化を図る手段を提供する。
【解決手段】半導体装置が、半導体チップと、半導体チップのチップおもて面に形成された複数のチップ電極と、半導体チップの外側に位置するリード部を有する複数のリード端子と、チップおもて面と一定の距離を保ってチップおもて面の外側へ延在し、チップ電極とリード端子とを接続する複数の導電性配線であって、チップおもて面の第１辺を横切って、一のチップ電極と一のリード端子とに亘って延在し、第１辺の外側で屈曲する第１導電性配線と、第１辺とは異なる第２辺を横切って、他のチップ電極と他のリード端子とに亘って延在する第２導電性配線とを含む当該複数の導電性配線と、を備え、第２導電性配線が接続されるリード端子は、第１導電性配線が接続するリード端子と形状が異なる。 （もっと読む）

【課題】 レジストフィルタ部の内容積を低減して容易にして、確実で、しかも安全なレジスト配管の洗浄が可能な洗浄方法を提供する。
【解決手段】 配管を有するレジスト塗布装置を洗浄する方法において、前記配管に接続され、上面及び下面によって画成される流路とこの流路内に配置されるフィルタとを有する治具を用いてレジストを供給する工程と、前記治具に代えて、前記治具の上面と下面との幅よりも狭い上面及び下面により画成される流路を有し、この流路にはフィルタを配置しない治具を用いて洗浄する工程と、を有する。 （もっと読む）

【課題】複数のウェハをボートに乗せて熱処理を行う際に生じるウェハの反りによるウェハ間の接触傷等を防止する。
【解決手段】半導体製造方法は、複数枚のウェハ６０が乗せられたボート５０を熱処理炉４０内へ導入して、それらのウェハ６０を加熱する加熱工程と、熱処理炉４０からボート６０を導出し、センサ４３，４４により、複数枚のウェハ６０の反り方向を検出する反り方向検出工程と、反り方向が同一のウェハ６０を分別し、反り方向が同一のウェハ６０を別々のボートへ再収容する分別処理工程と、反り方向が同一のウェハ６０が収容されたボートを熱処理炉４０へ導入して、所定温度で熱処理を行う熱処理工程とを有している。 （もっと読む）

【課題】簡素な構造で、半導体基板のおもて面側へのエッチング液の巻き込みを抑制する手段を提供する。
【解決手段】 半導体基板を、噴出口から半導体基板の半径方向外側に向けて噴出させた噴出ガスにより非接触で保持する回転基台と、回転基台に設けられ、半導体基板の外周面に接触する複数の位置決めピンとを備えた半導体装置の製造装置において、位置決めピンの外周面に、噴出ガスの流れを半径方向外側に案内する案内溝を設ける。 （もっと読む）

【課題】高い不純物濃度を有する拡散領域によってメモリセルトランジスタと選択トランジスタとが確実に接続されるＥＥＰＲＯＭの製造方法を提供する。
【解決手段】半導体基板にメモリセルトランジスタのソース及びドレイン領域を形成し、半導体基板上にメモリセルトランジスタ及び選択トランジスタのゲート電極構造を形成した後に、メモリセルトランジスタのドレイン領域と部分的に重ねて選択トランジスタのソース領域を形成する。 （もっと読む）

【課題】良好な耐衝撃性を有し、小型化が可能なセンサ装置を提供する。
【解決手段】支持部２４の枠部１０上面と対向する面３６、枠部１０の支持部２４底面と対向する面３８、及び第１絶縁層１４の錘部１２側の側面２０により区画された第１凹部３０と、質量部２６の錘部１２上面と対向する面４０、錘部１２の質量部２６底面と対向する面４２、及び第２絶縁層１８の枠部１０側の側面２２により区画された第２凹部３２と、梁部１６の支持部２４と質量部２６との接続方向上に位置する第１絶縁層１４の錘部１２側の側面又は第２絶縁層１８の枠部１０側の側面に形成された第３凹部７０と、を有し、第１凹部３０の深さ３４及び第２凹部３２の深さ３５が枠部１０の幅の３．３％以上５．０％以下である。 （もっと読む）