【課題】ベース部材、開閉部材、及びダブルトーションばねを連結する作業工程を少なくすることができるクリップ装置の提供。
【解決手段】ベース部材１と開閉部材３が両方の軸受部１１，１５と支軸１７を介して連結され、ベース部材１と開閉部材３との間に設けられたダブルトーションばね２により挟持部２１が離間して付勢するクリップ装置において、ベース部材１は、ダブルトーションばね２を軸受部１１間で圧縮保持する一対の軸受部１１と、ダブルトーションばね２の巻回部２ｂの軸芯方向に直交する方向のうちベース部材１に平行する方向に対してダブルトーションばね２を位置決めする位置決め片１２と、軸受部１１と位置決め片１２との間に穿設され、ダブルトーションばね２の先端を挿入する穴１３とを有する。 （もっと読む）

【課題】ディジタル伝送信号の基準伝送速度時及び基準伝送速度の２分の１の時の各ビットエラーの発生頻度を同時検出する信号品質検知システムを提供する。
【解決手段】送信側は単位ビット列の各ビットを連続した２ビットにしてパリティチェック用ビット列を送信し、受信側は基準伝送速度時のビットエラー判定回路及び基準伝送速度の２分の１の時のビットエラー判定回路とからなるパリティチェック用ビット列品質検知回路を備え、基準伝送速度時のビットエラー判定回路は、受信パリティチェック用ビット列の連続した２ビット中の１ビットを検出し、検出した各ビットを用いて基準伝送速度時のパリティチェック用ビット列を形成し、基準伝送速度の２分の１の時のビットエラー判定回路は、受信パリティチェック用ビット列の対応して連続供給された２ビットを加算し、この加算ビットを用いて基準伝送速度の２分の１の時のパリティチェック用ビット列を形成する。 （もっと読む）

【課題】アンテナ輻射回路と周波数選択回路４間に半導体バッファ回路３を配置することにより、インピーダンス整合調整を行わずに良好なＳＮ比を得ることができる受信機入力回路を提供する。
【解決手段】アンテナ給電線７が接続されるアンテナ入力端子１と、アンテナ入力端子１に結合コンデンサ２を通して入力端が接続されるエミッタフォロワトランジスタ回路３と、エミッタフォロワトランジスタ路３の出力端に結合される周波数選択回路４と、周波数選択回路４の周波数選択出力信号が供給される高周波増幅段５とを備え、アンテナ入力端子１にアンテナ６に誘起された受信信号波長に比べて極めて短いアンテナ給電線７が接続され、半導体バッファ回路３によりアンテナ輻射回路と周波数選択回路４との電気的結合を隔離した。 （もっと読む）

【課題】可変容量ダイオード２への印加逆制御電圧変化対その容量変化の関係を線形にする補正手段に負性インピーダンス変換回路３を用い、容量変化範囲を狭くせず、複雑な補正手段を用いずに済む可変容量回路を提供する。
【解決手段】非接地側入力端子１ａと接地側入力端子１ｂ間に接続され、可制御電圧形成装置６の可変制御電圧が供給される可変容量ダイオード２と、入力端と出力端と接地端を有し、入力端が記非接地側入力端子１ａに、出力端が容量素子５を介して接地側入力端子１ｂに接続された負性インピーダンス変換回路３を備え、容量素子５の容量を非接地側入力端子１ａと接地側入力端子１ｂ間に形成される分布容量に略等しい値に選び、可制御電圧形成装置６の調整によって可変制御電圧を線形変化させるに伴い可変容量ダイオード２の容量を対数的に変化させるように形成した。 （もっと読む）

【課題】周波数選択回路１と高周波入力段３間に２端子型浮動負性抵抗回路２を接続し、その負性抵抗により周波数選択回路１に形成される抵抗成分を打ち消すことにより受信機入力回路における雑音指数を大幅に低減できる受信機入力回路を提供する。
【解決手段】受信した高周波信号を選択する周波数選択回路１と、周波数選択回路１で選択した高周波信号を供給する高周波入力段３とを備える受信機入力回路において、周波数選択回路１と高周波入力段３間に２端子型浮動負性抵抗回路２を接続し、２端子型浮動負性抵抗回路２の負性抵抗により周波数選択回路１に形成される抵抗成分を打ち消すようにした。 （もっと読む）

【課題】回路構成を複雑にすることなしに、そのインダクタンス値及びその内部抵抗値を個別に設定することが可能な浮動アクティブインダクタを提供する。
【解決手段】第１及び第２入力端子１、２間に直列接続された浮動インダクタ回路Ａ及び浮動負性抵抗回路Ｂと、それらの回路Ａ、Ｂの直列接続点３を備え、第１及び第２入力端子１、２間に浮動アクティブインダクタが形成されるもので、浮動インダクタ回路Ａは、第１入力端子１と直列接続点３間に直列接続された第１キャパシタ４、第１抵抗５、第２キャパシタ６と、第１キャパシタ４の両端に第１低抵抗８を介して接続された第１電圧フォロワ８と、第２キャパシタ６の両端に第２低抵抗を介して接続された第２電圧フォロワ８からなり、浮動負性抵抗回路Ｂは、直列接続点３と第２入力端子２間に直列接続された第２乃至第６抵抗１１〜１５と、第２及び第３抵抗１１、１２に接続された第１オペアンプ１６と、第５及び第６抵抗１４、１５に接続された第２オペアンプ１７からなる。 （もっと読む）

【課題】用いるオペアンプ数が少なく、内部回路構成を大幅に簡素化した浮動アクティブリアクタを提供する。
【解決手段】 第１及び第２入力端子１、２間に接続された第１乃至第４インピーダンス素子３（１）〜３（４）の直列回路３、第１及び第２電圧フォロワ４、５、それらの出力端に直列接続した低抵抗値の抵抗素子６、７で構成され、直列回路３は両側に配置の第１及び第４インピーダンス素子３（１）、３（４）と中間に配置の第２及び第３インピーダンス素子３（２）、３（３）のいずれか一方を等低抵抗値の抵抗素子に、他方を同種の素子で等リアクタンス値のリアクタ素子にし、第１電圧フォロワ５は入力端を第１移相信号出力端ｂに、出力端を抵抗素子６を通して第１入力端子１に接続し、第２電圧フォロワ６は入力端を第２移相信号出力端ｃに、出力端を抵抗素子７を通して第２入力端子２に接続し、第１、第２入力端子１、２間に信号電圧を供給すると第１、第２入力端子１、２間に浮動アクティブリアクタが形成される。 （もっと読む）

【課題】既知の浮動アクティブリアクタに比べ用いるオペアンプの数が少なく、内部の回路構成を極限まで簡素化した浮動アクティブリアクタを提供する。
【解決手段】第１及び第２入力端子１、２、インピーダンス３（１）〜３（４）をブリッジ接続したブリッジ回路３、電圧フォロワ４、５、低抵抗値の第１及び第２抵抗６、７からなり、ブリッジ回路３の入力端ａ、ｃを各別に第１及び第２入力端子１、２に、ブリッジ回路３の出力端ｂ、ｄを各別に電圧４、５の入力端に、電圧フォロワ４、５の出力端を各別に第１及び第２抵抗６、７を通して第１及び第２入力端子１、２に接続した構成を有し、ブリッジ回路３の相対する一辺に配置するインピーダンスを同種のリアクタ素子で等リアクタンス値の素子に、相対する他辺に配置するインピーダンスを抵抗素子で等抵抗値の素子に選び、第１及び第２入力端子１、２に信号電圧の供給時、第１及び第２入力端子１、２間に浮動アクティブリアクタが形成される。 （もっと読む）

【課題】既知のものに比べ用いるオペアンプ数が少なく、簡素化された回路構成であり、内部の回路構成をより簡素化した浮動アクティブインダクタを提供する。
【解決手段】 第１及び第２入力端子１、２間に接続された４素子ブリッジ回路型の１次のパッシブ全域通過形進相回路３、当該パッシブ全域通過形進相回路３の出力進相信号を単位利得増幅する電圧フォロワ４、電圧フォロワ４の出力進相信号を反転増幅する位相反転回路５、電圧フォロワ４の出力と第１入力端子１間に接続した低抵抗値の第１抵抗６、位相反転回路５の出力と第２入力端子２間に接続した低抵抗値の第２抵抗７を備え、ブリッジ回路は、２素子が第１及び第２入力端子１、２間に直列接続した等高抵抗値を有する２つの抵抗３（１）、３（２）で、２素子が第１及び第２入力端子１、２間に直列接続したキャパシタ３（３）と抵抗３（４）であり、当該キャパシタ３（３）と抵抗３（４）の接続点から進相信号を得ている。 （もっと読む）

【課題】既知のものに比べ用いるオペアンプ数が少なく、簡素化された回路構成であり、内部の回路構成をより簡素化した浮動アクティブキャパシタを提供する。
【解決手段】 第１及び第２入力端子１、２間に接続された４素子ブリッジ回路型の１次のパッシブ全域通過形遅相回路３、当該パッシブ全域通過形遅相回路３の出力遅相信号を単位利得増幅する電圧フォロワ４、電圧フォロワ４の出力遅相信号を反転増幅する位相反転回路５、電圧フォロワ４の出力と第１入力端子１間に接続した低抵抗値の第１抵抗６、位相反転回路５の出力と第２入力端子２間に接続した低抵抗値の第２抵抗７を備え、ブリッジ回路は、２素子が第１及び第２入力端子１、２間に直列接続した等高抵抗値を有する２つの抵抗３（１）、３（２）で、２素子が第１及び第２入力端子１、２間に直列接続した抵抗３（３）とキャパシタ３（４）であり、当該抵抗３（３）とキャパシタ３（４）の接続点から遅相信号を得ている。 （もっと読む）