説明

株式会社ワイ・ディ・シーにより出願された特許

1 - 7 / 7


【課題】差動ペア線路の配線パターンを設計する際におけるユーザの負担を軽減する。
【解決手段】プリント基板の設計情報である基板データを用いて差動ペア線路の配線パターンを含むプリント基板のパターン設計を行う際に使用される基板設計プログラムであって、前記パターン設計の結果を示すパターンデータ及び前記基板データに基づいて、前記差動ペア線路の配線パターンにおいて差動インピーダンスが目標範囲から外れるエラー箇所をチェックするエラーチェック機能をコンピュータに実現させることを特徴とする。 (もっと読む)


【課題】回路を構成する要素図形の側面情報に、その回路の構造、製造及び/又は検証に関する構成付加情報を関連付けて仮想的に記憶して参照することで、効率的に回路の設計や製造等を行うことができる表示制御装置等を提供する。
【解決手段】3次元回路を構成する要素の構成情報を記憶する回路情報記憶部21と、記憶される構成情報のうち、要素の側面を形成する側面情報に、3次元回路における要素の構造、製造及び/又は検証に関する構成付加情報を関連付けて仮想的に記憶する構成付加情報記憶部22と、回路情報記憶部21及び構成付加情報記憶部22に記憶されている情報に基づいて、3次元回路を表示する表示部24と、表示部24に要素の側面を表示し、その側面の表示に連係して構成付加情報記憶部22に記憶されている構成付加情報を表示する表示制御部23とを備える。 (もっと読む)


【課題】欠陥が発生した製造工程を迅速かつ容易に把握することができる欠陥解析装置を提供する。
【解決手段】欠陥解析装置10は、ディスプレイ12と、欠陥画像12A,12B,12C,12D,12Eの各々を、当該欠陥画像を取得した検査工程を特定するための工程情報に対応付けて記憶する記憶部16と、欠陥画像の中から第1の欠陥画像12Eを指定するための命令を受け付ける受付手段151と、記憶部16を参照して、第1の欠陥画像に対応する少なくとも1つの第2の欠陥画像12B,12C,12D,12Eを抽出する抽出手段152と、第2の欠陥画像のそれぞれを、対応する工程情報とともにディスプレイ12にリスト表示させる表示制御手段153とを備える。 (もっと読む)


【課題】差動ペア線路の配線パターンを設計する際におけるユーザの負担を軽減する。
【解決手段】プリント基板の設計情報である基板データを用いて差動ペア線路の配線パターンを含むプリント基板のパターン設計を行う際に使用される基板設計プログラムであって、前記パターン設計の結果を示すパターンデータ及び前記基板データに基づいて、前記差動ペア線路の差動インピーダンスが目標範囲に収まるように、前記プリント基板における前記差動ペア線路の配線パターン層を他の層に変更するか、若しくはベタパターンの大きさを修正するかの少なくとも一方を実施するパターン修正機能をコンピュータに実現させることを特徴とする。 (もっと読む)


【課題】電磁的ノイズの増大を極力招くことのない電流ループ経路の設計及び評価を行うことができる基板設計装置を提供する。
【解決手段】基板設計装置1のCPU21には、基板データD1から前記プリント基板に形成される電流ループ経路を抽出する電流ループ経路抽出部33と、電流ループ経路抽出部33で抽出された電流ループ経路の面積からその電流ループ経路により生ずる電磁的ノイズを算出する放射ノイズ算出部34と、放射ノイズ算出部34で得られた結果を表示装置13に表示させる電流ループ表示部37とが実現されている。 (もっと読む)


【課題】シールド面の設計に関する知識に乏しいユーザであっても、電磁的ノイズを低減し得るシールド面を容易に設計することができる基板設計装置を提供する。
【解決手段】基板設計装置1のCPU21には、シールド面の電気的な共振を防止するために、プリント基板に形成されているシールド面を電気的に安定させるシールド面安定化部31、シールド面を作成する上で最適なクリアランス値を求め、このクリアランス値を用いてシールド面を作成するシールド面生成部32、及びシールド面によって配線のインピーダンスの変化が引き起こされる変化点を検出するインピーダンス変化点検出部33が実現されている。 (もっと読む)


【課題】電磁的ノイズを低減し得るバイパスコンデンサを自動的に配置することができる基板設計装置を提供する。
【解決手段】基板設計装置1のCPU21には、基板データからプリント基板上に配置される電子部品に関するデータを抽出する部品抽出部33と、抽出された電子部品に関するデータを用いて電子部品の電源ピンとグランドピンとのペアリングを行うペアリング部34と、ペアリングされた電源ピンとグランドピンとの間において、電源ピン及びグランドピンに延びるラッツ・ネストを最短にする位置を算出する位置算出部35と、その位置の周囲の状況に応じてバイパスコンデンサの位置を変更し、電源ピン及びグランドピンとバイパスコンデンサとの間の電流経路が最短になる位置をバイパスコンデンサを配置すべき位置に決定する位置決定部36とが実現されている。 (もっと読む)


1 - 7 / 7