【課題】集積回路内部の異なる診断機構を切り替えるための専用ピンを設けずに、前記異なる診断機構間でピンを共有することを目的とする。
【解決手段】ＪＴＡＧ診断ユニット２とシリアルワイヤ診断ユニット４を有するシステムが説明される。監視ユニット６は、診断ユニット２，４間で共有されるデータ接続１４に接続される。前記データ接続１４において特定のパターンが検知されると、動作させる前記診断ユニット２，４のそれぞれに対応した診断モード間で切り替えが行われる。 （もっと読む）

【課題】キャッシュコントローラの設計が固定された後でも、可変キャッシュサイズに対応するキャッシュメモリを提供する。
【解決手段】本願記載の集積回路は、キャッシュメモリと、キャッシュメモリインターフェースを介して前記キャッシュメモリと接続されるキャッシュコントローラとを具備する。キャッシュコントローラは、可変キャッシュメモリサイズをサポートする。前記キャッシュメモリは、キャッシュメモリサイズ信号に応じて、前記キャッシュメモリにアクセスする際に必要なマスク済みアドレス値を生成するマスクロジック部を具備する。前記キャッシュコントローラは、プロセッサコアの一部であっても良く、前記キャッシュコントローラの設計が固定された後でも、前記キャッシュコントローラは可変キャッシュサイズに対応することが可能である。なぜなら、前記マスクロジック部は、プロセッサコアの回路が固定された周辺部の外部に配置されたキャッシュメモリ内に提供されるからである。 （もっと読む）

【課題】信号転送のボトルネックを回避できる分配型ＤＭＡ手段を提供する。
【解決手段】周辺装置１４，１８のアダプタ回路２０は、ＤＭＡマネージャ３８を持つ。ＤＭＡマネージャ３８は、周辺装置１４，１８に代わりデータ転送を独自に管理できる。プログラムは、ＤＭＡ能力の周辺装置１４，１８への具備に使用される信号相互接続２４の生成に使用され、ＤＭＡマネージャ３８を有するアダプタ回路２０，２２の生成に使用される。ＤＭＡ命令信号は、信号相互接続２４を通る相互接続信号に付加され、既存信号分配基盤で配送されるＤＭＡ命令／コンフィギュレーションデータを有効にし、周辺装置１４，１８に宛てられる。既存ソフトウェアドライバは、関連転送の管理に、ＤＭＡ可能アダプタ回路２０へこの情報を通すとき主中央ＤＭＡコントローラ６に制御情報を出す。本技術はソフトドライバを書き直さずに使用できる。 （もっと読む）

割込み制御器（２）には、受信された割込み信号Ｉ_０−Ｉ_９間の優先順位を決定するために用いられる優先値Ｐ０−Ｐ９を記憶する優先レジスタ（６）が設けられる。優先値アクセス回路（１０）は、アクセスを行うよう努める優先値マネージャ（１６、１８）に依存して記憶される優先値に複数のマッピングを提供する。この方法で、保証オペレーティング・システムのような第１優先値マネージャ（１８）には、最も高い優先値への排他的アクセスが与えられ得、非保証オペレーティング・システムのような第２優先値マネージャ（１６）には、一層低い優先順位のものである記憶された、かつ非保証オペレーティング・システムによって書込まれるか読取られる、優先値の範囲へのアクセスが与えられる。
（もっと読む）

【課題】所定のデコーダ入力命令配置構造に従ってプログラム命令をコンパイルするためのコンパイラを提供する。
【解決手段】コンパイラは、デコーダへの入力のための複数のプログラム命令を有する配列を生成するために、ソースコードを処理するように動作可能であるプログラム命令配列生成部を備える。少なくとも１つのプログラム命令は、プログラムメモリの記憶領域で再配列される。記憶領域は、関連するメモリアドレス及びオフセット値を有する。オフセット値は、メモリアドレス内のプログラム命令の開始位置を与える。プログラム命令の再配列は、デコーダ入力命令配置構造を達成するのに必要とされる複数のプログラム命令の命令ユニットの操作が、もし再配列が実行されなかった場合に必要とされるであろう操作より複雑にならないような再配列である。 （もっと読む）

エラー検出回路（２０）が集積回路内のどこに置かれるべきかを選択する方法は、基準及びテスト設計の模擬を用い、エラーがテスト設計に注入され、ファンアウト分析がそれら注入されたエラーの上に行われて、エラー伝播特性を識別する。このように、伝播されたエラーがそれら自体を大いに現しそうでキー構造状態を保護するレジスタ（１２）が識別され、エラー検出機構の効率的な配置が達成される。集積回路（６８）内で、不活性な回路要素からの出力信号は、集積回路の検出された現時の状態に依存して隔離ゲート（９２、９４、９６、９８、１００）を受け得る。このように、ソフト・エラーが生じる不活性な回路要素は不適切な出力信号を有し、集積回路の残りに到達することからゲーティングされて誤った動作を減少する。
（もっと読む）

【課題】集積回路内の診断データを取り込む方法が提供される。
【解決手段】集積回路は、バスからデータ語と文脈語とを取り込む診断データ取り込み回路の形態で診断データ取り込み／出力システムを備える。バスは、集積回路内の機能回路を接続する機能バス、又は、１つ又は複数の機能回路を診断データ取り込み回路に直接リンクする専用バスであってよい。取り込んだ診断データは、先入れ先出しバッファ内にバッファ処理し、そして、シリアル化して出力される。また診断データ領域は、関連する診断データ領域を取り込んだ時間及び取り込みに失敗した診断データ領域がないかを示す時間値も含む。 （もっと読む）

【課題】分岐予測メカニズムの精度および効果を高めることを可能にする技術を提供する
【解決手段】プロセッサ２は予測されるタイプの分岐命令の分岐結果を予測するために動作する分岐予測メカニズム１４，１８，２０を具備する。また、プロセッサは、分岐予測メカニズム１４，１８，２０によって無視されるとともに予測の対象とならない、予測されないタイプの分岐命令をサポートする。予測メカニズム１４，１８，２０の予測誤りの総合的な性能の劣化の影響は、それらの分岐処理が、予測誤りを起こしそうであると分かっている時、分岐処理の表示／制御のために、予測されないタイプの分岐プログラム命令を使用することによって、減少する。 （もっと読む）

単一命令複数データ(SIMD)を構築するプロセッサ(2)において、単一データ処理命令は、対応する入力値よりさらにデータ幅が大きい複数の独立した結果値を生成するために、複数の独立した入力値に対してSIMDタイプ処理を実行するような処理ロジック(4,6,8,10)を制御するように機能する。適切に制御された乗算器の形式において再区分器は、これらの結果データ値を、独立したレジスタ(38,40)に格納される上位ビット部分及び下位ビット部分に区分するように機能する。結果値を保持された必要とされるSIMD幅は、別の処理が必要とせずに、所望の上位結果レジスタ(38)又は下位結果レジスタ(40)から読み出される。さらに、全結果の保持は、そのような重複拡張累積演算など、正確な改良を促進する。
（もっと読む）

【課題】並行実行能力を完全に使用し、処理能力を縮小させることのないデータ処理システムを提供する。
【解決手段】多重実行段階Ｅ１，Ｅ２，Ｅ３をそれぞれ備え、もし古い指示のためのオペランド値の結果が、新しい指示の入力オペランド値として上記オペランド値の結果を必要とする実行段階に優先する実行段階において生成されることが検出された場合に、それらの間にデータ依存性があるにもかかわらず、並行して同時に指示が送出される可能性があり、従って、データ依存性を解決するために実行パイプライン間のオペランド値の交差転送（cross-forwarding）が可能となる多重実行パイプラインを備えるデータ処理システム。 （もっと読む）