【課題】ＳＩＭＤ処理に係るデータ処理装置及び方法を提供する。
【解決手段】データ処理装置(2)は、データ要素を記憶することができるレジスタデータ記憶装置と、生成された定数を伴いそれに引き続き関連付けられたデータ数値を有する命令を復号することができる命令デコーダ(14,16)と、命令デコーダ(16)により復号されたデータ処理命令に応答して並列処理レーン内部で少なくとも１つのソースオペランドに対してデータ処理を実行することができるデータプロセッサ(18)とを備え、データプロセッサは、生成された定数及び関連付けられたデータ数値を伴う復号された命令に応答して関連付けられたデータ数値の少なくともデータ部分(1210)を拡張することができ、拡張は、少なくとも１つのソースオペランドの内の１つを形成する生成された定数(1240)を伴う命令に応答すると共に選択された機能に基づいて定数(1240)を生成するように実行される。 （もっと読む）

【課題】ストローク曲線をグラフィックス処理システムで表示できるようにレンダリングする方法を提供する。
【解決手段】サーフェス空間6内の1つまたは複数のサンプリング点のそれぞれについて、投影空間12内の対応するサンプリング位置が決定され、投影空間12内のサンプリング位置のストローク曲線の投影形態の長さに沿った位置に対応するストローク曲線の投影形態の長さに沿った位置における投影空間12内のストローク曲線の投影形態の定義済み方向のエクステントを推定するために、所定の情報が使用される。次いで、推定されたエクステントは、注目しているサンプリング位置が、ストローク曲線の範囲内に入るかどうかを判定するために使用され、これにより、好適なレンダリングデータをサンプリング点に割り当てることができる。 （もっと読む）

【課題】より少ない面積を消費し、かつ、作製するのに費用効果性がより高いが、論理ゼロと論理１の両方の入力について安定である、標準セルで使用するための単一ＮＷＥＬＬ設計などの電圧レベルシフタについての要求が存在する。
【解決手段】入力電圧領域からの入力信号を受信し、前記信号をシフト電圧領域内のシフト信号に変換する電圧レベルシフタが提供される。電圧レベルシフタは、入力と、スイッチング回路要素と、パストランジスタと、出力とを有する。スイッチング回路要素は、前記入力電圧領域が論理ゼロに相当するとき、前記供給電圧レールから前記パストランジスタの出力を絶縁するよう構成される。 （もっと読む）

【課題】複数のアイテムを保存するための記憶装置および方法を提供する。
【解決手段】記憶装置は、同一のクロックサイクルで、各アイテムにアクセスするための第１アクセス要求および第２アクセス要求を受信するように構成される。前記記憶装置は、複数のアイテムのサブセットをそれぞれ保存する２つのストアを具備し、第１アクセス要求は第１ストアに送信されるとともに、第２アクセス要求は第２ストアに送信され、前記記憶装置は、要求されたアイテムがアクセスされたストアに保存されていないというミスを検出するミス検出回路３０と、アクセスがミスを起こしたアイテムを別のストアから読み出すアイテム読み出し回路と、個々のストアのアクセス履歴に従って２つのストアの各々に上書きするアイテムを選択するアップデート回路２６とを具備する。 （もっと読む）

【課題】追加の回路を過度に増やすことなく、かつ他の隣接する記憶セルの安定性に過度に影響を与えることなく、記憶セルへの整合した書き込みを実現するデータストア及びデータを記憶する方法を提供する。
【解決手段】データストア１０は、データストアに電力を供給するための電圧源３０を備え、電圧源３０は高電圧レベル及び低電圧レベルを出力し、また電圧源３０及び少なくとも一つの記憶セル２２の間に配置された書き込み支援回路４０を備え、書き込み支援回路４０は、パルス信号に応答して、高電圧レベル及び低電圧レベルの間の放電経路を提供し、パルス信号の幅に応じた期間の間、高電圧レベルより低い中間電圧レベルを生成し、フィードバックループは、パルス幅により決定される期間の間、低い中間電圧レベルを高電圧として受信し、それ以外の時間は高電圧レベルを受信するように、またパルス信号を生成するためのパルス信号生成回路５０を備える。 （もっと読む）

【課題】改善された精度を有し、しかも最大解像度探索の高帯域要件を伴わないビデオ符号化器における動きベクトル推定用の改善された技法を提供する。
【解決手段】ダウンサンプリング元画像ブロックとダウンサンプリング基準フレーム部分とを受信するよう構成したデータ処理装置が提供される。データ処理装置は、ダウンサンプリング基準フレーム部分の画素間に内挿補間して内挿補間ダウンサンプリング基準フレームブロック集合を生成するよう構成した内挿補間回路網を備える。コスト関数算出回路網が、ダウンサンプリング元画像ブロックと各内挿補間ダウンサンプリング基準フレームブロックとの間の差分を示すコスト関数値を算出する。最小化回路網が最低のコスト関数値を特定し、推定動きベクトル生成回路網がそれらに依存せずに推定動きベクトルを生成する。 （もっと読む）

データ処理命令に応答して整数データ処理演算及び浮動小数点データ処理演算を実行する処理回路と、整数データ処理演算を実行する際に処理回路によって使用可能な第１の組の整数レジスタと、浮動小数点データ処理演算を実行する際に処理回路によって使用可能な第２の組の浮動小数点レジスタとを備えるデータ処理装置を説明する。処理回路は、割り込み要求に応答して、整数レジスタのみの少なくともサブセットがスタックメモリにコピーされる整数状態保存機能と、整数レジスタおよび浮動小数点レジスタの両方の少なくともサブセットがスタックメモリにコピーされる浮動小数点状態保存機能との内の１つを実施し、整数状態保存機能及び浮動小数点状態保存機能の内の１つは状態情報に基づいて処理回路によって選択される。従って削減されるスタックサイズによりメモリサイズ要件及び必要なメモリアクセス回数を削減し、電力使用及び割り込み待ち時間を削減できる。 （もっと読む）

ベクトル命令を取り扱うために提供されるデータ処理装置および方法。前記データ処理装置は、データ要素を保存するように配置された複数のレジスタを備えるレジスタデータ保存部を有する。その後、ベクトル処理ユニットを用いて一連のベクトル命令を実行する。前記ベクトル処理ユニットは、複数の並列処理レーンを有し、かつ、前記一連のベクトル命令の実行時において前記レジスタデータ保存部にアクセスして、前記レジスタデータ保存部からのデータ要素の読み出しおよび前記レジスタデータ保存部へのデータ要素の書き込みを行う。スキップインジケーション保存部は、前記並列処理レーンそれぞれに対するスキップインジケータを保持する。前記ベクトル処理ユニットは、ベクトルスキップ命令に応答して、前記スキップインジケーション保存部内において、決定された１つ以上のレーンに対して前記スキップインジケータを設定する更新作業を行う。前記ベクトル処理ユニットは、ベクトル作業命令に応答して、前記複数の並列処理レーンに対してデータ要素入力を並列に行う作業を実行するが、前記作業において、関連付けられたスキップインジケータが設定されている任意のレーンは前記作業の遂行から除外する。これにより、ベクトル命令によって指定された作業を（当該作業を指定しているベクトル命令を何ら変更する必要無く）前記並列処理レーンそれぞれにおいて条件付きで実行することが可能になる。
（もっと読む）

【課題】フレームバッファメモリへのデータ書き込みを第１の分解能で行った後、このデータを第２の分解能に変換する処理回路において、高度なグラフィックス処理をサポートする。
【解決手段】
グラフィックス処理装置２は、グラフィックス処理パイプライン８を含む。グラフィックス処理パイプライン８は、プログラム可能なハードウェア段１２と、パイプラインメモリ２２と、ライトバック回路１６とを含む。プログラム可能な分解回路１８が、プログラム可能なハードウェア段１２によって各パイプライン内に提供される。プログラム可能な分解回路１８は、グラフィックスプログラム命令に応答して、プログラム可能なハードウェア段１２によって提供された画素値生成回路１８によりパイプラインメモリ２２内に第１の分解能で画素値を生成し、これらの画素値に対して分解操作を行って、画素値を第２の分解能で生成する。 （もっと読む）

独占所有権を有する回路配置の使用を識別するための方法が提供される。回路の配置の表現が入力され、回路の１組の所定の物理的フィーチャの位置が識別される。次いで、この１組の位置は、以前に生成された特徴的なパターンファイルと比較され、特徴的なパターンファイルは、独占所有権を有する回路配置内の１組のこれらの所定の物理的フィーチャの相対的な位置の表現を含む。１組の位置が特徴的なパターンファイルの相対的な位置と一致する場合、独占所有権を有する回路設計の使用が見つかったことを示す出力が生成される。
（もっと読む）