【課題】耐応力に優れチップの積層や搭載時に高密度電気接続を達成可能で、短絡が発生しにくいシリコンスルーホールを有する半導体チップ装置及びその製造方法を提供する。
【解決手段】半導体チップ装置２００は、能動面２１１、背面２１２及び能動面２１１上に形成されるボンディングパッド２１３を有するチップ２１０と、能動面２１１上に形成されてボンディングパッド２１３と接続する再配置パッド２２１を有する再配線層２２０と、能動面２１１に形成されて再配線層２２０を覆い再配置パッド２２１を露出する不活性化層２３０と、再配置パッド２２１の内部に形成され、チップ２１０を貫通する貫通孔２４０と、貫通孔２４０内部に形成される絶縁層２５０と、第１端部２６１と第２端部２６２とを有し第１端部２６１は再配置パッド２２１に接合し第２端部２６２は貫通孔２４０を通過して背面２１２に突出するフレキシブル金属線２６０とを備える。 （もっと読む）

【課題】メモリチップパッケージのテスト時間を節約可能で、さらに全体製作時間の削減も可能なチップ実装プロセスを提供する。
【解決手段】チップ群を基板ストリップの単位基板に設置し、各単位基板の表面接合面に複数個の外接パッドを設置し、チップ群を対応する単位基板に電気接続し、封止体を基板ストリップに形成してチップ群を密封し、封止体を硬化させるようにＰＭＣステップを行うと同時にバーンインテストと高温テストとを行う。その際、バーンイン探測板の複数個の探測端子は外接パッド群と電気接触し、且つ、ＰＭＣステップの前に、基板ストリップは複数個の配線除去領域を有し、異なる単位基板間の外接パッドが電気隔離される。最後に、パッケージをダイシングして、封止されたチップ群と外接パッド群とを搭載する単位基板群を単体パッケージに単一分離する。メモリチップパッケージのテスト時間を大幅に短縮し、全体製作時間を削減できる。 （もっと読む）

【課題】リードの高温固着力と半田接合面積とを大きくして衝撃耐久性を高めることができる半導体パッケージの積層組立を提供する。
【解決手段】第１半導体パッケージ２１０と少なくとも一つの第２半導体パッケージ２２０とを備える。第１半導体パッケージ２１０は少なくとも第１チップ２１１、リードフレームの複数の第１アウターリード２１２及び第１封止体２１３を有し、第２半導体パッケージ２２０は第１半導体パッケージ２１０の上に設置され、少なくとも第２チップ２２１、リードフレームの複数の第２アウターリード２２２及び第２封止体２２３を有する。第２アウターリー２２２ドは第２封止体２２３の外面に露出し、少なくとも第２アウターリード２２２にコ状窪みを有する切断面を形成し、第２アウターリード２２２の切断面を対応する第１アウターリード２１２の接合部に半田接合する。 （もっと読む）

【課題】半田接合界面の裂け目拡散を防止可能な半導体パッケージを提供する。
【解決手段】チップキャリア２１０、チップ２２０および複数の塔状バンプ２３０を備える。チップキャリア２１０は上面２１１と複数の第１ガイド接合パッド２１３とを設置する下表面２１２を有する。チップ２２０はチップキャリア２１０に設置または電気接続される。塔状バンプ２３０は外部半田接合用として第１ガイド接合パッド群２１３に対応又は設置される。各塔状バンプ２３０は少なくとも第１裂け目抑制用リングを有し、第１裂け目抑制用リングは、第１ガイド接合パッド２１３とほぼ平行して半田接合裂け目の拡散を抑える。 （もっと読む）

【課題】製品の耐用性を高め、裂け目の悪化を抑えることが可能な、積み上げ可能な半導体パッケージを提供する。
【解決手段】チップキャリア２１０、チップ２２０および複数の下バンプセット２３０を備える。チップキャリア２１０は複数の転送パッド２１３を設置する上面２１１と複数の外接パッド２１４を設置する下面２１２とを有する。チップ２２０はチップキャリア２１０に設置または電気接続される。下バンプセット２３０は外接パッド群２１４に対応または設置される。各外接パッド２１４と連結する下バンプセット２３０は複数の導体柱２３１、２３２により構成され、同一下バンプセット２３０の隣接する導体柱２３１、２３２間に半田材充填隙間が形成される。 （もっと読む）

【課題】基板の反りによる半田接合欠陥を避ける半導体パッケージを提供する。
【解決手段】半導体パッケージ２１０、パッケージキャリアー２２０及び半田材２３０を有する。半田材２３０を用いて半導体パッケージ２１０の外部接続端子２１３、２１４をパッケージキャリアー２２０に半田接合させる。基板のセンターラインからの距離が異なることにより、半導体パッケージ２１０の外部接続端子２１３、２１４は少なくとも二つのグループに分けられる。予測される基板の反りに起因して、外部接続端子２１３、２１４群とパッケージキャリアー２２０との接合の間に起きる半田材隙間差異の補償用として、異なるグループの外部接続端子２１３、２１４は高さが異なるバンプを有することによって、基板の反りを予測し、半田接合欠陥の発生を抑える。 （もっと読む）

【課題】 測定待ちのＢＧＡパッケージを位置決めする治具を提供する。
【解決手段】 本発明は測定待ちのＢＧＡ(Ball Grid Array)パッケージを位置決めする汎用型治具を公開し、このような治具は主要にネット型基盤１１０、ラッチ１２０と複数のピン１３０を含む。そのネット型基盤１１０は素子収容穴１１１と加圧測定表面１１２を有する。素子収容穴１１１の内にはマトリックス且つ等間隔に配列する複数の位置決め孔を設置している。ラッチ１２０は、ネット型基盤１１０の内に設置されて半田ボール群を一部又は全部の位置決め孔群に一対一に照準させるため、ＢＧＡパッケージを保持している。それらのピンは伸縮自在にネット型基盤１１０の加圧測定表面１１２の周辺に突出する。従って、この汎用型治具は、基板サイズ、半田ボール数量及び配置等に限らず様々な規格のＢＧＡパッケージを位置決めする。 （もっと読む）

【課題】半導体積層時に半田微接点の断裂を避ける半導体ＰＯＰ装置を提供する。
【解決手段】 半導体ＰＯＰ装置２００を主に複数の半田微接点を有する半導体パッケージ２１０、２２０と半田微接点を半田付け接続する半田材２３０とで構成する。各半導体パッケージ２１０、２２０は基板２１１、２２１および基板上に置くチップ２１２、２２２を有する。下方半導体パッケージ２１０の半田微接点は基板２１１の上表面２１１Ａにある複数の上層バンプ２１３に位置し、上方半導体パッケージ２２０の半田微接点は基板２２１の下表面２２１Ｂにある複数の下層バンプ２２３に位置する。上層バンプ２１３群と下層バンプ２２３群とを半田材２３０で接合させるように下層バンプ２２３群はそれぞれ上層バンプ２１３群に照準し、半田付けが均等になされる。 （もっと読む）

【課題】金属パッド群或は半田接合層の傷付きや衝突が避けられるＬＧＡ実装型電子製品を提供する。
【解決手段】ＬＧＡ半導体実装構造２００は、基板２１０、チップ２２０、半田接合層２３０、及びフートスタンド２４０を備える。その基板２１０は上表面２１１と下表面２１２とを有し、下表面２１２に複数の金属パッド２１３がアレイ状に配列されている。そのチップ２２０は基板２１０の上表面２１１に設置され且つそれらの金属パッド２１３に電気接続されている。その半田接合層２３０は金属パッド群２１３に設置されて基板２１０の下表面２１２にわずかに突出する第一厚さを有し、そのフートスタンド２４０は基板２１０の下方に設置されて基板の下表面２１２に突出する第二厚さを有し、第二厚さは第一厚さよりも厚くなる。 （もっと読む）

【課題】チップ群がそれぞれ独立作業できるマルチチップ積層基板とそれを使用するマルチチップ積層実装構造とその応用を提供する。
【解決手段】マルチチップ積層基板２００は、少なくとも第一ワイヤボンディングフィンガー２１１、第二ワイヤボンディングフィンガー２１２、トレース及びループ配線を備える。第一ワイヤボンディングフィンガー２１１と第二ワイヤボンディングフィンガー２１２は、ダイアタッチエリアに隣接している。ループ配線は第一ワイヤボンディングフィンガー２１１と第二ワイヤボンディングフィンガー２１２に直列接続し、かつトレースに接続されている。マルチチップ積層実装構造は、基板２００、ダイアタッチエリアに設置されている第一チップ５０及び第一チップ５０の上方に積み上げられている第二チップ６０を含んでいる。 （もっと読む）