【課題】個々の電流成分における干渉、特にノイズを劇的に減少させる集積回路を提供する。
【解決手段】各場合において固定された態様で予め定められており且つアナログ電流信号を形成するために使用される電流成分Ｉ１〜Ｉ８を供給するために互いに並列して配置されている複数個の電流源トランジスタＮ１〜Ｎ８を具備している少なくとも１個のデジタル・アナログ変換器１２を有しており、電流源トランジスタの制御入力は調節電位線１４により共用される調節電位へ露呈させることが可能であり、その調節電位は個々の電流成分を定義し、且つ調節電位線に調節電位を供給する調節回路１６を有している。 （もっと読む）

【課題】信号処理装置の処理ステージの上流側において信号電圧を制限する回路装置及び方法を提供することであり、その回路装置及び方法により信号干渉を減少させる。
【解決手段】出力信号（Ｖｉｎ′）の閉ループ制御内に電圧比較（ＯＰＡＭＰ２）が設けられており、その閉ループ制御によって、前記出力信号（Ｖｉｎ′）の値は最大値（Ｖｍａｘ／２）へ制限される。従って、信号処理期間中において信号干渉の発生を防止することが可能となる。電圧制限方法は、基準量として、閉ループ制御の文脈において出力信号（Ｖｉｎ′）が比較される基準電圧（Ｖｍａｘ／２）を使用する。この閉ループ制御の閉ループ制御逸脱信号が可変抵抗分圧器コンポーネント（Ｔ１）を制御し、該コンポーネントにおいて、例えば、直接的にピックアップすることにより電圧降下として出力信号（Ｖｉｎ′）が形成される。 （もっと読む）

【課題】フェーズロックループで使用可能なデジタル位相検知器において、サンプリングクロック信号を基準として高い位相分解能で入力クロック信号の位相を検知する。
【解決手段】サンプリングクロック信号はサンプリング１４に対して、前もってデジタル的に調節可能な位相変位１２へ露呈され、「補助サンプリングクロック信号」ＣＫ＜１：８＞が発生する。サンプリング１４は位相検知信号ＰＤ ＯＵＴの第一のより上位のデジタルコンポーネントＯＵＴ１＜９：０＞を送給する。この第一のデジタルコンポーネントＯＵＴ１＜９：０＞の評価に基づいて、位相変位１２が行われ且つ位相検知信号ＰＤ ＯＵＴの第二デジタルコンポーネントＯＵＴ２＜１２：０＞が発生される。補助サンプリングクロック信号ＣＫ＜１：８＞は段階的に調節可能であり、それは各場合においてサンプリングクロック信号ＣＫの１周期よりも小さい。 （もっと読む）

【課題】オシレータの振動周波数の調節を可能とさせ、それにより効率的な態様で且つ顕著なダンピング無しで振動周波数の選択的変更を達成する。
【解決手段】オシレータの振動周波数の調節、特に回路装置によるＰＬＬオシレータのデジタル粗調節に関するものである。回路装置は少なくとも一対のコンデンサ（Ｃ，Ｃ′）を有しており、その第一端子はオシレータと接続しており、且つ第二端子は、コンデンサ対（Ｃ，Ｃ′）をオシレータの振動回路内に組込むためにスイッチング装置によって第一基準電位（ｖｓｓ）と選択的に接続させることが可能である。尚、回路装置は、第一基準電位（ｖｓｓ）との該第二端子の選択的接続のための第一ＦＥＴｓ（Ｔ１，Ｔ１′）、互いに第二端子を接続するための第二ＦＥＴ（Ｔ２）、及び第一基準電位（ｖｓｓ）とは異なる第二基準電位（ｖｄｄ）との第二端子の夫々の接続のための第三ＦＥＴｓ（Ｔ３，Ｔ３′）を有している。 （もっと読む）

【課題】入力クロック信号と同期した複数個の出力クロック信号を調節可能な相対的位相差でもって供給する。
【解決手段】制御可能なオシレータＤＣＯがフェーズロックループの出力信号ＣＫｏｕｔを発生し、且つ位相検知器ＰＤがＰＬＬ１２の入力クロック信号ＣＫｉｎとＰＬＬ出力信号ＣＫｏｕｔとの間の位相差を決定し、且つオシレータＤＣＯを使用されているクロック信号ＣＫｉｎと同期させる位相検知器出力信号を供給する。ここで、クロック信号ＣＫｉｎと同期されている調節可能な相対的な位相差を有する複数個のＰＬＬ出力信号を供給可能にするために、位相差の決定のためにＰＬＬの出力信号ＣＫｏｕｔの位相シフトをしたバージョンＣＫ＜１：８＞を発生し且つ使用されているクロック信号ＣＫｉｎの位相と比較し、且つＰＬＬ出力信号ＣＫｏｕｔの調節し位相シフトしたバージョンＣＫ＜１：８＞を更なるＰＬＬ出力信号ＣＫ＜１：８＞として供給する。 （もっと読む）

【課題】スイッチオーバーから発生する出力信号における不所望の位相変化を信頼性を持って回避することが可能なフェーズロックループ。
【解決手段】制御可能オシレータＤＣＯが出力信号ＣＫｏｕｔを発生し、ＰＬＬ１２入力クロックとして使用するために第一クロック／第二クロックＣＫｉｎ２、ＣＫｉｎ１を切り換えることが可能である。使用中のＣＫｉｎ１又はＣＫｉｎ２と、ＣＫｏｕｔのプリセットされ、位相シフトされたＣＫ＜１：８＞間の位相差を決定し、ＤＣＯを制御するために使用され、使用されていないＣＫｉｎ２又はＣＫｉｎ１がＣＫｏｕｔを発生するために、位相が調節される。入力クロックの幾つかのＣＫｉｎ１，ＣＫｉｎ２，ＣＫｉｎ３間の位相差がスイッチオーバーの前に調節されることで、スイッチオーバーから発生するＰＬＬ出力信号における不所望の位相変化を高い精度で回避し且つヒットレススイッチングを達成する。 （もっと読む）

【課題】ＰＬＬ及びＰＬＬの動作方法に関し、制御可能なオシレータが出力信号を発生し且つＰＬＬの入力クロック信号として使用するために第一クロック信号及び第二クロック信号の間でスイッチオーバーさせる。
【解決手段】現在使用されているクロック信号（ＣＫｉｎ１又はＣＫｉｎ２）が出力信号を発生するために、このクロック信号と出力信号との間の位相差が決定され且つオシレータの制御のために使用され、一方現在使用されていないクロック信号（ＣＫｉｎ２又はＣＫｉｎ１）が出力信号を発生するために、出力信号に関してのその周波数差が決定され且つ格納され且つ継続的にアップデートされ且つ、前に使用されていないこのクロック信号へのスイッチオーバーの後にオシレータの制御のために提供される。ＰＬＬ出力信号はどのようなスイッチオーバーに関連する周波数変化よりも迅速に追従することが可能である。 （もっと読む）

【課題】安定なコモンモード電位及び安定な増幅特性を有する差動出力信号を供給する増幅器回路を提供する。
【解決手段】出力トランジスタ（Ｔ１−Ｔ４）を介して流れる零入力電流と差動出力信号のコモンモード電位の結合した制御のために本増幅器回路の制御段へフィードバックする制御経路（２４，２６，３０，２８）と（３６，３８，３４，３２）を設ける。別個の制御ループ間における如何なる不利益的に作用する結合も、１つの且つ同一の制御経路における２つの制御機能のこの結合によって有益的に回避される。 （もっと読む）