【課題】半導体素子及びその製造方法を提供する。
【解決手段】実施例に係る半導体素子は、所定の金属層が形成されている基板と、所定の最小線幅に対して１／２以下の最小線幅を有し、前記金属層に形成される第１空間と、前記第１空間と異なる高さに前記１／２以下の最小線幅を有し、前記金属層に形成される第２空間と、を含む。前記第２空間は、前記第１空間から前記１／２以下の最小線幅の距離を置いて形成されていると好適である。 （もっと読む）

【課題】半導体素子及びその製造方法を提供する。
【解決手段】実施例に係る半導体素子は、トランジスタが形成されたトランジスタ層を備える第１基板と、金属配線が形成された金属配線層を備える第２基板と、前記第１基板に形成されたトランジスタと前記第２基板に形成された金属配線とを電気的に連結する連結電極と、を含む。 （もっと読む）

【課題】半導体素子及びその製造方法を提供する。
【解決手段】半導体素子は、キャパシタセル１１１が形成された第１基板１００と、トランジスタと配線を備える回路部が形成された第２基板２００と、前記キャパシタセル１１１と前記回路部とを電気的に連結する連結電極３００と、を備える。 （もっと読む）

【課題】本発明は、感光度（photo sensitivity）を向上させることができるイメージセンサ及びその製造方法を提供するためのものである。
【解決手段】本発明によるイメージセンサは、フォトダイオードセルが形成された第１基板と、ロジック回路部が形成された第２基板と、フォトダイオードセルとロジック回路部とを電気的に連結させる連結電極とを含む。 （もっと読む）

【課題】既存方法より空乏領域をより容易に作ることができるようにして、リセットを容易にしてフォトダイオード空乏を最大化させることができるイメージセンサー及びその製造方法を提供する。
【解決手段】イメージセンサーは、素子分離膜によって定義される活性化領域を含む第１導電型半導体基板と、前記活性化領域に複数で分離して形成された第２導電型第１イオン注入領域と、前記第２導電型第１イオン注入領域を連結する第２導電型第２イオン注入領域と、及び前記第２導電型第２イオン注入領域上に形成された第１導電型イオン注入領域と、を含むことを特徴とする。 （もっと読む）

【課題】ＳｉＰ形態の半導体素子から容易に熱を放出させることができる半導体素子及びその製造方法を提供するためのものである。
【解決手段】半導体素子は、インターポーザー（interposer）と、インターポーザーの上に積層形成された複数の素子と、複数の素子のうち、少なくとも１つの素子内に形成され、冷却物質移動通路を備える冷却手段と、各素子の間に形成され、上部素子に形成された信号電極と下部素子に形成された信号電極とを連結する連結電極とを含む。 （もっと読む）

【課題】本発明は、半導体素子の層間接続のための金属の拡散を効率よく防止できる半導体素子及びその製造方法を提供する。
【解決手段】本発明は、半導体基板１；前記半導体基板１上にダマシンパターンが形成された層間絶縁膜２、３；前記ダマシンパターン内に形成され、三元系物質であるＣｏＦｅＢからなる拡散防止膜４；前記拡散防止膜上に形成されるシード膜５；及び、前記シード膜上に充填される銅配線７を含む。 （もっと読む）

【課題】パンチスルー現象を防止するためのＯＮＯ（酸化膜‐窒化膜‐酸化膜）で形成されたスペーサを有する半導体素子及びその製造方法を提供する。
【解決手段】半導体基板１１０に素子分離膜１５０を形成するステップと、前記半導体基板１１０にゲート絶縁膜２１０及びゲート電極２５０を形成するステップと、前記ゲート電極２５０、ゲート絶縁膜２１０を含む半導体基板１１０の全面に、下部酸化膜３１５‐窒化膜３２５‐上部酸化膜３３５の三重層を蒸着するステップと、前記下部酸化膜３１５‐窒化膜３２５‐上部酸化膜３３５の三重層をエッチングして、スペーサを形成するステップと、を含む。 （もっと読む）

【課題】実施例は、半導体チップ上部のチップパッドを通じて加えられる外部荷重に対する層間絶縁膜の構造的強度を改善する。
【解決手段】実施例による半導体チップは、半導体基板上に形成される半導体素子と、該半導体素子を電気的に連結するための複数の金属配線層と、前記半導体素子と金属配線層の間及び前記複数の金属配線層の間に形成される層間絶縁膜と、及び最上側に位置する層間絶縁膜上に形成されて外部回路と電気的に連結される導電性パッドと、が含まれて、少なくとも一つ以上の金属配線層は前記導電性パッドの下側で前記層間絶縁膜を間に置いて分離形成されることで前記導電性パッドの一部領域の下のみに形成されることを特徴とする。 （もっと読む）