一実施形態は、仮想化サーバ・プラットフォーム上でブート可能な仮想ストレージ・アプライアンスをブートするための方法である。そのような一方法は、サーバ・プラットフォームに、複数のディスクを含むディスクアレイを管理するように構成された仮想ストレージ・アプライアンスを提供することであって、ディスクのうちの少なくとも１つがブート・コンソールを有する隠しブート・パーティションを含む、仮想ストレージ・アプライアンスを提供することと、サーバ・プラットフォームを起動することと、ブート・コードをサーバ・プラットフォームにロードすることと、ブート・コンソールを隠しブート・パーティションからロードすることと、ブート・コンソールが、仮想化環境のためのブート・コンポーネントをロードすることとを含む。
（もっと読む）

一実施形態は、ホスト・サーバ・プラットフォーム上に仮想ストレージ・アプライアンスをインストールするための方法である。１つのそのような方法は、ホスト・サーバ・プラットフォームにインストール・パッケージを供給し、このインストール・パッケージが、ＩＯＶＭ（Ｉ／Ｏ仮想マシン）をインストールするためのインストール・スクリプトと、ＩＯＶＭブート・コンソールと、ＩＯＶＭ管理モジュールとを備えること、インストール・スクリプトを実行して、ブート・ディスク上に、隠されたブート・パーティションを作成し、その隠されたブート・パーティションにＩＯＶＭブート・コンソールおよびＩＯＶＭ管理モジュールをコピーすること、ホスト・サーバ・プラットフォームを再起動すること、隠されたブート・パーティションからＩＯＶＭブート・コンソールおよびＩＯＶＭ管理モジュールを読み込むこと、ＩＯＶＭ管理モジュールを介してディスク・アレイを構成すること、このアレイの中の各ディスクに関して、隠されたブート・パーティションを作成して、ＩＯＶＭブート・コンソールおよびＩＯＶＭ管理モジュールをレプリケートすること、ならびにＩＯＶＭブート・コンソールをストレージ・ドライバとして使用して仮想ストレージ環境をインストールすることを備える。
（もっと読む）

フラッシュ・メモリにおける書き込み側セル間干渉軽減のための方法および装置が提供される。フラッシュ・メモリにおける少なくとも１つのターゲット・セルに書き込まれるべきプログラム・データを獲得すること、このターゲット・セルより後にプログラミングされるべき少なくとも１つのアグレッサ・セルに関するプログラム・データの１つまたは複数のビットを獲得すること、および事前補償されたプログラム値を生成することによって、このターゲット・セルに関するセル間干渉を事前補償することによって、フラッシュ・メモリ・デバイスに書き込みが行われる。アグレッサ・セルは、ターゲット・セルと同一のワード線における隣接セル、および／またはターゲット・セルの上位または下位の隣接するワード線におけるセルなどの、ターゲット・セルに隣接する１つまたは複数のセルを備える。ターゲット・セルに関する事前補償されたプログラム値は、オプションとして、フラッシュ・メモリに供給される。
（もっと読む）

フラッシュ・メモリ・コントローラとフラッシュ・メモリ・アレイの間でインタフェースをとるための方法および装置が提供される。このインタフェースは、フラッシュ・メモリ・コントローラとフラッシュ・メモリ・アレイの間の通信チャネルを備え、この通信チャネルは、クロック信号の第１のエッジでフラッシュ・メモリ・アレイにおけるターゲット・セルに関するデータを伝送し、さらにこの通信チャネルは、クロック信号の第２のエッジで、そのターゲット・セルに関するさらなる情報を伝送する。例示的な書き込みアクセスの場合、さらなる情報は、例えば、ターゲット・セルに関連する１つまたは複数のアグレッサ・セルについての情報を備える。例示的な読み取りアクセスの場合、さらなる情報は、例えば、第１のエッジで伝送されるターゲット・セルに関するデータに関するソフト情報を備える。
（もっと読む）

変調コーディングを使用するセル間干渉軽減のための方法および装置が提供される。フラッシュ・メモリのプログラミング中に、１つまたは複数の事前定義された基準に違反する値でプログラミングされるフラッシュ・メモリにおけるセルの数が、より少なくなるようにフラッシュ・メモリをプログラミングするための１つまたは複数のレベルを選択する変調符号化が、実行される。フラッシュ・メモリの読み取り中に、１つまたは複数の事前定義された基準に違反する値で読み取られるフラッシュ・メモリにおけるセルの数が、より少なくなるようにフラッシュ・メモリにおけるセルに１つまたは複数のレベルを割り当てる変調復号が、実行される。事前定義された基準は、例えば、プログラミングされたセルによってもたらされる妨害の量、プログラミングされたセルの電圧シフト、プログラミングされたセルによって格納される電圧、プログラミングされたセルを流れる電流の変化の量、およびプログラミングされたセルを流れる電流の量の１つまたは複数に基づくことが可能である。
（もっと読む）

フラッシュ・メモリにおける読み取り側セル間干渉軽減のための方法および装置が提供される。少なくとも１つのターゲット・セルに関する読み取り値を獲得すること、このターゲット・セルより後にプログラミングされた少なくとも１つのアグレッサ・セルの中に格納された電圧を表す値を獲得すること、少なくとも１つのアグレッサ・セルからのターゲット・セルに関するセル間干渉を算出すること、および算出されたセル間干渉を少なくとも１つのターゲット・セルに関する読み取り値から除去することによってセル間干渉を補償する新たな読み取り値を獲得することによって、フラッシュ・メモリ・デバイスが読み取られる。この新たな読み取り値は、オプションとして、復号器に供給されることが可能である。反復型の実施例において、復号誤りが生じた場合、１つまたは複数のセル間干渉軽減パラメータが調整されることが可能である。
（もっと読む）

フラッシュ・メモリにおけるソフト・デマッピングおよびセル間干渉軽減のための方法および装置が提供される。一変種において、１セル当り少なくとも２つのデータ・レベル、ｓを格納することができるフラッシュ・メモリ・デバイスにおけるターゲット・セルが、フラッシュ・メモリにおける少なくとも１つのターゲット・セルに関する測定された読み取り値、ｒを獲得すること、フラッシュ・メモリにおける少なくとも１つのアグレッサ・セルに関して格納されたデータを表す値、ｈを獲得すること、フラッシュ・メモリの少なくとも一部分の中に格納された値のパターンに基づいて、フラッシュ・メモリにおける少なくとも１つのターゲット・セル上の、１つまたは複数のアグレッサ・セルのパターン依存の妨害を備える１つまたは複数の確率密度関数を選択すること、測定された読み取り値、ｒに基づいて、選択された少なくとも１つの確率密度関数を評価すること、および評価するステップの結果に基づいて、１つまたは複数の対数尤度比を計算することによって読み取られる。
（もっと読む）

複数のコード・タイプをプログラマブル復号するための方法および装置が提供される。それぞれが通信規格に対応する複数のコード・タイプのうちの１つを使用して符号化されたデータを復号するための方法が提供される。データに関連するコード・タイプが識別され、データが、複数のプログラマブルな並列デコーダに割り当てられる。プログラマブルな並列デコーダは、複数のコード・タイプのそれぞれを使用して符号化されたデータを復号するように再構成可能である。通信ネットワークを使用してＭ個の並列デコーダ間でデータをインタリーブするための方法も提供される。インタリーバ・テーブルが使用され、インタリーバ・テーブルの各エントリが、インタリーブされたデータのターゲット・デコーダおよび通信ネットワークのターゲット・アドレスとして、Ｍ個の並列デコーダのうちの１つを識別する。データは、通信ネットワークのターゲット・アドレスにデータを書き込むことによってインタリーブされる。通信ネットワークは、たとえばクロスバー・スイッチおよび／または１つまたは複数の先入れ先出しバッファを備えることができる。
（もっと読む）

本発明の種々の実施例はラッチベースのアナログ−デジタル変換のシステム及び方法を提供する。例えば、コンパレータのセット、セレクタ回路及びラッチ部を有する第１のインターリーブ部を含むラッチベースのアナログ−デジタルコンバータが開示される。コンパレータのセットはアナログ入力をそれぞれの基準電圧と比較するよう動作し、クロック位相に同期される。セレクタ回路はセレクタ入力に少なくともある程度基づいてコンパレータのセットのうちの１つの出力を選択するよう動作する。選択された出力から第１のインターリーブ出力が引き出される。ラッチ部は第２のインターリーブ部から第２のインターリーブ出力を受け、クロック位相がアサートされるとトランスペアレントとなる。セレクタ入力はラッチ部の出力を含む。
（もっと読む）

本発明はアナログ−デジタル変換のためのシステム及び方法を提供する。第１及び第２のセットのサブレベルインターリーブ部を含むタイミング再設定アナログ−デジタルコンバータの回路が開示される。第１のセットのサブレベルインターリーブ部は第１のクロック位相に同期される第１のセットのコンパレータを有する第１のサブレベルインターリーブ部、及び第２のクロック位相に同期される第２のセットのコンパレータを有する第２のサブレベルインターリーブ部を含む。第２のセットのサブレベルインターリーブ部は第３のクロック位相に同期される第３のセットのコンパレータを有する第３のサブレベルインターリーブ部、及び第４のクロック位相に同期される第４のセットのコンパレータを有する第４のサブレベルインターリーブ部を含む。グローバルインターリーブ部は第２のセットのサブレベルインターリーブ部からの出力に基づいて第１のセットのコンパレータのうちの１つを選択する。
（もっと読む）