説明

エプコス アーゲーにより出願された特許

1 - 10 / 28



Notice: Undefined index: from_cache in /mnt/www/gzt_applicant_list.php on line 189


Notice: Undefined index: from_cache in /mnt/www/gzt_applicant_list.php on line 189

中間製品としての多層圧電デバイス(1)において,複数の圧電層(3)を重ねて配置してなる積層体(2)は,圧電層(3)間に電極層(4)を配置した活性領域(6)と,少なくとも1つの不活性領域(7)とを備える。活性領域(6)は,最終製品としての多層圧電デバイス(1)において,電極層(4)に印加される電圧に応じて変形を生じる。不活性領域(7)は,電気絶縁材料及び金属を含有する少なくとも1つの犠牲層(8)を備える。その金属は,多層圧電デバイス(1)を加熱することにより,少なくとも一部が犠牲層(8)から不活性領域(7)の圧電層(3)に拡散可能である。 (もっと読む)


本発明は,フレーム形状を有するヒータアセンブリに関するものである。 (もっと読む)


本発明に係る積層セラミック部品は,接続端子(1a,1b)が設けられた基体(10)と,インダクタンス領域のため,内部に導体から構成されたインダクタンス(12)が配置されたフェライトセラミック(2)と,基体(10)の内部に配置されたバリスタセラミック(4)とを含む。バリスタセラミック(4)は,基体(10)の体積に対して最大でも40%を超えない体積を有する。 (もっと読む)


本発明は圧電コンポーネント(1)に関し、該圧電コンポーネント(1)内において、クラック(23)を制御した状態の下で発生及び案内させるための計画破断層(5)を備える。この計画破断層(5)は、積層方向(20)において、互いに隣接する2つの電極層(3,4,31,41)間に介在させる。これら2つの電極層(3,4,31,41)間における間隔dは、互いに隣接し、かつ中間に計画破断層5を介在させない2つの電極層(3,4)間の間隔dよりも大きいものとする。 (もっと読む)


本発明は、MEMSチップ及びASICチップを備える小型化した電気的デバイスに関する。MEMSチップ及びASICチップは互いに上下に配置する。これら両チップの内部接続部は、MEMSチップ又はASICチップを貫通するビアを介して電気的デバイスの電気的外部接続端子に接続する。 (もっと読む)


第1材料で構成される第1コンデンサユニット(2, 201, 202)と,第2材料で構成される第2コンデンサユニット(3, 301, 302)とが電気的に並列接続された積層セラミックコンデンサにおいて,第1材料は低電圧の印加時に高い誘電率(K)を示し,第2材料は高電圧の印加時に高い誘電率を示す。 (もっと読む)


本発明は、フライバックにおける信号抑圧機能を向上させたDMSフィルタに関し、本発明DMSフィルタにおいては、少なくとも2個の第1タイプの変換器(E1,E2)を、信号経路における共通ノード(KG)とグランド端子/基準電位との間に並列接続する。これら第1タイプの変換器(E1,E2)の信号経路に集中定数素子(EK)を接続することにより、第1変換器(E1,E2)に印加される電圧(U1,U2)を互いに異ならせる。 (もっと読む)


本発明は,音響波の横方向放射による損失を低下させた電気音響変換器を提供する。そのために変換器は,中央励起領域(ZAB)と,中央励起領域(ZAB)の両側に隣接する内縁領域(IRB)と,内縁領域(IRB)に隣接する外縁領域(ARB)と,外縁領域(ARB)に隣接するバスバー領域(SB)とを備える。これら領域内における縦方向速度は,ピストンモードによる励起プロファイルが得られるよう設定されている。 (もっと読む)


1 - 10 / 28