阻止域における信号抑圧機能を向上させたＤＭＳフィルタ
本発明は、フライバックにおける信号抑圧機能を向上させたＤＭＳフィルタに関し、本発明ＤＭＳフィルタにおいては、少なくとも２個の第１タイプの変換器（Ｅ１，Ｅ２）を、信号経路における共通ノード（ＫＧ）とグランド端子／基準電位との間に並列接続する。これら第１タイプの変換器（Ｅ１，Ｅ２）の信号経路に集中定数素子（ＥＫ）を接続することにより、第１変換器（Ｅ１，Ｅ２）に印加される電圧（Ｕ１，Ｕ２）を互いに異ならせる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、阻止域における信号抑圧機能を向上させたＤＭＳフィルタに関する。
【背景技術】
【０００２】
ＤＭＳタイプ（Dual Mode SAW-Filter＝デュアルモードＳＡＷフィルタ）のＳＡＷフィルタ（Surface Acoustic Wave＝弾性表面波）は、好適には、不平衡的な信号伝送から平衡的な信号伝送への変換を実現する又は小型のフィルタを実現する場合に、ＨＦ（高周波）フィルタとして使用される。ＤＭＳフィルタは、同一の音響的伝搬経路に配置され、かつ音響的に結合される少なくとも２個の共振器を備え、これら共振器は、好適には、ＨＦフィルタにおける入力側及び出力側に対して交互に接続される。長手方向に順次隣接して配置された入力側変換器及び出力側変換器の個数が、フィルタの電気的性能は、基本的に各変換器のインピーダンス及びこれら変換器間に生ずる共振に基づいて決まる。
【０００３】
ＤＭＳフィルタの選択性をより向上させるために、これらフィルタを個々の共振器又はラダー型構成にした１個以上の基本構成要素に接続することが知られている。いわゆる基本構成要素は、直列経路に配置した少なくとも１個の音響共振器と、及びこの音響共振器に対して横方向分路でグランドに並列接続した少なくとも１個の音響共振器とにより構成される。
【０００４】
ＤＭＳフィルタはその対称的な構造により、不平衡的信号又はシングルエンド信号を、平衡的な又はバランス信号に変換する上でも適している。さらにＤＭＳフィルタは、不平衡-不平衡又は平衡-平衡の構造とすることもできる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の課題は、特に対向帯域及びいわゆるフライバックにおいて、低い挿入損失と同時に高い選択性を備えるフィルタを得ることにある。さらに本発明の課題は、既知のＳＡＷフィルタに対してこれら２つの最適化基準に関して向上させることにある。
【課題を解決するための手段】
【０００６】
これら課題は、請求項１記載のＤＭＳフィルタにより解決することができる。本発明の有利な実施形態は、従属請求項に記載したとおりである。
【０００７】
以下、フィルタにおける１個の変換器、１個の共振器又は他の１個の素子と記載する、例えば対象物に関して「１個の」と説明する場合であっても、より多い個数でこれら素子を使用できることを排除するものではない。同様のことが、特定の値に限定しない限り、他の数値で適用される場合があることに留意されたい。
【０００８】
反復的に明記する素子に関して、例えば第１素子又は第２素子といった形で番号を付す場合、この番号付けは素子を区別するためにのみ供する。すなわち、より大きな番号だからといって、必然的にこの番号に対応する個数の素子を使用しなくてはならない、又は必然的に個々の素子に順位付けをすることを意味しないことにも留意されたい。
【０００９】
本発明によるＤＭＳフィルタはそれ自体既知である基本構造を有し、本発明のＤＭＳフィルタは、さらに、少なくとも２個の第１タイプの変換器及び少なくとも１個の第２タイプの変換器を備え、これら第１タイプ及び第２タイプの変換器は、それぞれフィルタの入力側変換器又は出力側変換器を構成することができる。第１タイプの２個の変換器における接続端子は、第１タイプの変換器における一方の側で、２つの異なる信号経路により共通のノードに接続する。第１タイプの変換器における他方の側で、基準電位、例えばグランドに接続する。従来技術においては、双方の信号経路を同一の構成とすると共に、第１タイプの変換器に同一の信号電圧を印加するのに対して、本発明においては、信号経路の１つに集中定数素子を付加的に接続する、又は変換器と基準電位との間に接続する。これにより、第１タイプの変換器に異なる値の電圧が印加される。
【００１０】
代替的には、さらなる集中定数素子を第２信号経路に接続することも可能である。第１及び第２集中定数素子を異なるものとした場合、第１タイプの変換器に印加される電圧はやはり異なる。
【００１１】
好適な一実施形態において、集中定数素子は、変換器と共通のノードとの間に又は変換器と基準電位との間に直列接続し、調整容量素子として構成する。
【００１２】
集中定数素子の接続におけるさらなる代案として、この集中定数素子を上述した各箇所、より具体的には基準電位に接続し、かつ各信号経路に交わる横方向分路に配置することも可能である。
【００１３】
本発明によるＤＭＳフィルタにおいては、入力側又は出力側のいずれか一方を、これら一方の側に集中定数素子、特に直列容量素子（＝直列接続した調整容量素子）を付加的に配置することにより、既知のＤＭＳフィルタに比べて、より不平衡的な構成とすることができる。驚くべきことに、選択性は、このような不平衡的な構成とすることにより、調整容量素子がない類似のＤＭＳフィルタに比べて格段に向上する。特にフライバック、すなわち２重から３重を超える共振周波数帯域においては、選択性が約１０ｄｂ向上する。対向帯域においては、選択性が例えば約５ｄｂ向上する。通過帯域はこの場合、ほぼ同一である。
【００１４】
この有利な現象は、上述した集中定数素子を付加的に配置することにより、第１及び第２タイプの異なる変換器間における容量性クロストークが低減又は相殺されることに基づく。集中定数素子として構成した（調整）容量素子を使用することにより、信号経路に接続した変換器の電圧が低下し、これにより隣接する第２タイプの変換器に対する容量性クロストークが低減する。調整容量素子はこの場合、この調整容量素子に直列接続する変換器のための分圧器として機能する。容量性クロストークの低減は、通過帯域外における不所望の信号がより良好に消失し、選択性が広帯域にわたって向上することにつながる。
【００１５】
第１タイプの双方の変換器における電力結合を異ならせることにより、交差（クロス）結合を変化、特に低減することができる。
【００１６】
本発明の別の一実施形態においては、直列共振器を第１又は第２タイプである全ての変換器のすべてに直列接続する。この直列接続は、グループごとに行うことができる。すなわち、それぞれのタイプにおける複数若しくは全ての変換器に共通の直列共振器を接続する、又はそれぞれのタイプにおける個々の変換器に直列共振器を１個ずつ直列接続することができる。
【００１７】
好適かつチップ表面のスペースを節約する実施形態においては、１個の直列共振器を、信号接続端子と各タイプにおける全ての変換器を接続するノードとの間に接続する。この直列共振器により、フィルタの伝送機能曲線の右側面における直角的な側面を一層急峻化
させることが可能となる。
【００１８】
別の好適な一実施形態において、調整容量素子は調整共振器、特に音響共振器として構成する。このことには、以下の利点がある。すなわち、音響波で作動する調整共振器は、入力側変換器及び出力側変換器のメタライジング層と共に容易に構成することができ、しかも共振周波数近傍でより少ない容量を示す。一実施形態において、調整容量素子は音響的な１ポート共振器として構成する。
【００１９】
調整共振器においては、さらに、この調整共振器における共振周波数を変えることなく容量値（キャパシタンス）Ｃ0を変化させることができる。好適には、調整共振器の共振周波数はＤＭＳフィルタの通過帯域に含まれるのに対して、調整共振器の反共振周波数は通過帯域の右側面における領域に含まれる。純粋なキャパシタで構成される調整容量素子においても容量値は変化させることができるが、この場合、同時に共振周波数帯域における適合性及び伝送特性もより大きく変動する。
【００２０】
一実施形態において、ＤＭＳフィルタは少なくとも３個の第１タイプの変換器を備える。好適には、集中定数素子を信号経路内に接続するとき、第１タイプである少なくとも３個の変換器のうち中央に位置する変換器に接続する。集中定数素子を１個のみとした場合、選択性の最適化は、中央の変換器に調整容量素子を接続することで実現できる。この構成により、特に省スペースを実現した実施形態が得られる。
【００２１】
勿論、付加的な集中定数素子、特に調整容量素子を共通のノードと第１タイプの別の変換器との間に接続することも可能である。ただしこの場合、第１タイプの別の変換器は、常に別の経路で共通のノードに接続する。特に、この別の変換器に接続した信号経路は、別の集中定数素子に接続し、その際、第１及び第２の集中定数素子は互いに異ならせる。これと同様のことは、各信号経路に接続した集中定数素子を、各変換器と基準電位との間に配置する場合にも該当する。
【００２２】
共通のノードは、不平衡的な信号接続端子に接続する、又は平衡的なポートを構成する接続端子の１個に接続する、若しくは平衡的なポートを構成する互いに平衡的な２個の接続端子の一方に接続することが可能である。
【００２３】
共通のノードを平衡的な信号接続端子に接続するとき、平衡（対称）構成上の理由から第２の共通のノードを配置し、この第２の共通のノードは、平衡的なポートを構成する第２信号接続端子に接続する。この第２の共通のノードにおける更なる接続は、原則的には、また好適には、第１の共通のノードと同様とする。すなわち、第２の共通のノードに接続した第１タイプの変換器は、この第２の共通のノードに直接に接続し、さらに第２の共通のノードと第１タイプの別の変換器との間に第２集中定数素子、及び特に第２調整容量素子を接続する。この手法により、集中定数素子に接続したことによる対称性のずれを補償することができる。すなわち、平衡的なポートを構成する他方の接続端子に接続した第２信号経路を、この経路に配置した変換器と共に不平衡に構成することにより、ＤＭＳフィルタ全体が再び対称的構造になる。
【００２４】
一実施形態において、第１タイプの変換器を入力側変換器とし、これにより共通のノードを入力側の信号接続端子に接続する。共通の直列共振器はこの場合、入力側の信号接続端子と共通のノードとの間に配置することができる。入力側の信号接続端子を平衡的な信号接続端子とした場合、第２の共通の直列共振器を、入力側における第２の平衡的な信号接続端子と第２の共通のノードとの間に配置することができる。平衡的な信号接続端子とした場合の代案として、それぞれ１個の直列共振器を、共通のノードと入力側変換器の１個に接続することも可能である。この場合、信号経路に配置し、かつ第１タイプの変換器のうち一方に接続する集中定数素子は、この直列共振器に対して直列接続される。
【００２５】
別の一実施形態において、第１タイプの変換器は出力側変換器として構成する。従って、これら出力側変換器に接続した共通のノードは、出力側の出力接続端子に接続する。ただし共通の直列共振器は、この実施形態であっても、入力側の信号接続端子と入力側変換器との間に接続することができる。
【００２６】
本発明者らは、フィルタの選択性における向上の程度は、調整容量素子の容量値、又はより一般化した集中定数素子の「値」に依存することを見出した。
【００２７】
従って、本発明の有利な実施形態において、調整容量素子の容量値は、広帯域にわたり最適な選択性が得られるまで変動させる。これに関連し、調整容量素子における最適な容量値は、ＤＭＳフィルタの幾何学的配列に依存する。個々の変換器における静電容量、特に調整容量素子に直列接続した変換器における静電容量は、調整容量素子又は一般的に集中定数素子に接続した変換器が隣接する変換器に対して生ずる交差（クロス）結合の大きさ及び容量値よりも重要である。
【００２８】
一実施形態において、最適な調整容量素子は、この調整容量素子に接続した変換器の容量値とほぼ同一の容量値を有する。従ってこの場合、調整容量素子に接続した変換器が隣接する変換器とともに構成する交差結合の容量値に比べて１０倍の容量値を示す。代替的には、フィルタ内の幾何学的配列を変化させ、この場合、調整容量素子における容量値と例えば変換器における静電容量との間の比率、又は交差結合の大きさを変えることも可能である。
【００２９】
本発明者らは、攪乱要因であり、かつ本発明により補償すべき交差結合の大部分は、互いに接続した変換器の端部における活性電極指により生じる。すなわち、望ましくない交差結合のうち最大のものは、その活性電極指に隣接する、互いに最も短い距離に存在する変換器相互間に生じる。望ましくない交差結合は、付加的に講じるあらゆる措置により低減することができる。すなわち、互いに異なる変換器（異なるタイプの変換器）の互いに近接する活性電極指間で生じる容量性クロストークを低減する措置、又は容量性クロストークを平衡的な構成要素によって互いに近似させ、フィルタを「平衡化」する措置により低減することができる。
【００３０】
従って一実施形態においては、異なるタイプの互いに隣接する各変換器の最外側に配置して互いに対向する電極指を、グランド端子に接続する。互いに容量性結合をもたらす２個の活性電極指間でグランド端子に接続した１個又は２個の電極指は、この容量性結合をさらに低減する。
【００３１】
ＤＭＳ伝搬経路における変換器、調整容量素子又はより一般的には集中定数素子、及び共通の直列共振器は、好適には、共通の圧電基板上に配置する。この場合、共通の直列共振器及び調整容量素子（好適には、調整共振器として構成する）は、直接に隣接させて基板上に配置することができる。これにより、直列共振器及び調整共振器双方の音響的伝搬経路は、互いに平行になる。ただし、集中定数素子は、ＤＭＳ伝搬経路に接続する個別の構成要素として構成することもできる。さらに、集中定数素子は、好適には多層構造の支持基板に一体化し、この支持基板上にＤＭＳ伝搬経路を有するチップを取り付けることもできる。支持基板はこのチップに加えて、さらなる受動素子を有することができ、これら受動素子は支持基板に一体化する、又は個別の構成要素として構成し、支持基板上に取り付けることができる。
【００３２】
挿入損失（減衰）と選択性との間の有利なトレードオフは、５個の変換器を備えるＤＭＳフィルタにより実現することができ、これら５個の変換器のうち、第１タイプの３個は入力側変換器として、第２タイプの２個は出力変換器として機能させる。有利には、偶数個設けるタイプの変換器は、平衡的な信号接続端子に使用する又は平衡的なポートに接続する。奇数個設けるタイプの変換器は、基本的に不平衡的な信号接続端子にのみ接続でききる。
【００３３】
少なくとも１個の第１変換器を集中定数素子、調整容量素子（例えば、調整共振器とすることができる）に接続することができ、またさらに、共通の直列共振器によって、付加的な直列共振器を変換器に直列接続することができる。この場合、これらの付加的に接続する直列共振器は、信号接続端子の１個と第１分岐ノードとの間に配置する。
【００３４】
代替的には、信号接続端子に対して音響共振器を並列に配置することも可能である。
【００３５】
さらに、ＤＭＳフィルタに１個以上のラダー型基本構成要素を直列に接続することも可能であり、これらラダー型基本構成要素は、直列共振器及び並列分路でグランドに対して配置した並列共振器として構成することができる。
【００３６】
複数個のラダー型基本構成要素の接続においては、直接に隣接し、かつそれぞれ１個の並列共振器を有する並列分路を、適切に拡張した共振器を有する共通の並列分路に統合することができる。同様に、ラダー型構成であり、かつ直接に順次隣接する２個の直列共振器を、１個の共振器に統合することもできる。この場合、東郷した共振器の容量（キャパシタンス）は、元の直列共振器の半分である。
【００３７】
以下、本発明を実施形態及び比較用実施例、並びに添付図面につきより詳しく説明する。図面は本発明を明確化するためだけのものであり、従って縮尺どおりではなく概略のみ示す。図面をより詳細に示すため、寸法比を実際とは異ならせ、個々の要素を拡大又は縮小して示すこともある。同一又は類似の要素には、同一の参照符号を付して説明する。
【図面の簡単な説明】
【００３８】
【図１】３個の変換器及び１個の調整容量素子を備えるＤＭＳフィルタを示す説明図である。
【図２】５個の変換器、１個の調整容量素子及び１個の共通の直列共振器を備えるＤＭＳフィルタを示す説明図である。
【図３】５個の変換器、１個の調整容量素子及び２個の直列共振器を備えるＤＭＳフィルタを示す説明図である。
【図４】６個の変換器及び平衡側における２個の調整容量素子を備えるＤＭＳフィルタを示す説明図である。
【図５】本発明によるＤＭＳフィルタ、及び調整容量素子がない比較用実施例のフィルタをシミュレートした伝送曲線を示すグラフである。
【図６】本発明によるＤＭＳフィルタの１個の接続端子で測定した、伝送曲線を示すグラフである。
【図７】異なる調整容量素子を備えるＤＭＳフィルタにおける、異なる伝送曲線を示すグラフである。
【図８】５個の変換器、１個の調整容量素子及び１個の共通の直列共振器を備えるＤＭＳフィルタを示す説明図である。
【図９】図８に示すのと同様であるが、調整容量素子を純粋なキャパシタとしたＤＭＳフィルタを示す説明図である。
【図１０】調整容量素子として使用可能な共振器を示す説明図である。
【図１１Ａ】２個の並列共振器から共通の共振器への統合を示す説明図である。
【図１１Ｂ】２個の並列共振器から共通の共振器への統合を示す説明図である。
【図１１Ｃ】２個の並列共振器から共通の共振器への統合を示す説明図である。
【図１１Ｄ】２個の並列共振器から共通の共振器への統合を示す説明図である。
【図１２】３個の変換器、及び２個の第１変換器にそれぞれ接続した２個の集中定数素子を備えるＤＭＳフィルタを示す説明図である。
【図１３】（Ａ），（Ｂ），（Ｃ），（Ｄ）は、それぞれ集中定数素子となり得る、異なる素子を示す説明図である。
【図１４】３個の変換器、及び第１変換器と基準電位との間に接続した１個の集中定数素子を備えるＤＭＳフィルタを示す説明図である。
【図１５】３個の変換器、及び並列分路における第１変換器と共通のノードとの間に接続した１個の集中定数素子を備えるＤＭＳフィルタを示す説明図である。
【図１６】直列に配置した３個の変換器、２個のラダー型基本構成要素、及び第１変換器と共通のノードとの間に接続した集中定数素子を備えるＤＭＳフィルタを示す説明図である。
【図１７】５個の変換器、及びコイルとして構成し、かつ第１変換器のうち中心の変換器と共通のノードとの間に接続した集中定数素子を備えるＤＭＳフィルタを示す説明図である。
【発明を実施するための形態】
【００３９】
図１は、本発明の構成簡単な実施形態を示す。ＤＭＳフィルタはＤＭＳ伝搬経路ＤＳＰを有し、このＤＭＳ伝搬経路ＤＳＰにおいては、２個の反射器Ｒ１,Ｒ２間に３個の変換器、すなわち２個の第１タイプの変換器Ｅ１，Ｅ２及び１個の第２タイプの変換器Ａ１を配置する。２個の第１タイプの変換器Ｅ１，Ｅ２は、共通のノードＫＧとグランド端子との間に並列接続する。この共通のノードは、不平衡的な信号接続端子ＴＥ１に直接に接続する。
【００４０】
図示の実施形態においては、共通のノードＫＧと第１タイプの変換器のうち一方（この場合、変換器Ｅ２）との間に集中定数素子ＥＫとして調整容量素子を接続する。これにより変換器Ｅ１に印加される電圧Ｕ１は、変換器Ｅ２に印加される電圧Ｕ２とは異なる。
【００４１】
ＤＭＳ伝搬経路ＤＳＰの中心に配置した第２タイプの変換器Ａ１に接続端子ＴＡ１,ＴＡ２を接続し、これら接続端子ＴＡ１,ＴＡ２は一緒に平衡的又は不平衡的なポートを構成する。後者の場合、２個の信号接続端子の１個はグランド（アース）接続する。
【００４２】
図２は、本発明によるＤＭＳフィルタの若干複雑な構成の実施形態を示し、ＤＭＳ伝搬経路ＤＳＰは全体で５個の変換器Ｅ，Ａを備え、これら変換器Ｅ，Ａは２個の反射器間に配置する。図示の実施形態においては、３個の第１タイプの変換器Ｅ１〜Ｅ３を配置し、これら変換器Ｅ１〜Ｅ３は共通のノードＫＧとグランドとの間に並列接続する。２個の第２タイプの変換器は、第２ポートを構成する信号接続端子ＴＡ１，ＴＡ２とグランドとの間に並列接続する。これら信号接続端子ＴＡ１，ＴＡ２は、平衡的なポートを構成する。
【００４３】
中央に配置した第１タイプの変換器Ｅ２と共通のノードＫＧとの間には、集中定数素子ＥＫとして調整容量素子を接続し、この調整容量素子は図示の実施形態において、インターデジタル（櫛形電極）構造として構成する。このインターデジタル構造における電極指の向きは、弾性表面波の伝播方向に対して平行とする、すなわち変換器の電極指に対して直交するものとし、これにより妨害波としての弾性表面波の発生を回避する。さらに、インターデジタル構造の電極指周期（ピッチ）は、変換器の電極指周期（ピッチ）よりも大きくなるよう選択することができるが、好適には相当程度小さくなるよう選択することができる。これにより、ＤＭＳフィルタの通過帯域における音響共振を回避すると共に、可能な限り損失を低減する。
【００４４】
さらに、図示の実施形態においては、第１ポートを構成する信号接続端子ＴＥ１と共通のノードＫＧとの間に共通の直列共振器ＳＲＧを直列接続する。この共振器は任意の共振器とし、例えばＬＣ素子で構成することができる。しかし有利には、音響、すなわち弾性表面波で作動する共振器を使用し、特に同一技術による弾性表面波共振器、例えば１ポート共振器を使用する。信号接続端子ＴＥ１で構成するポートは不平衡的なポートであるのに対し、第２タイプの変換器に接続した第２ポートは、平衡的に又は不平衡的に構成することができる。
【００４５】
図３に示す別の実施形態においては、２個の反射器間に全体で５個の第１及び２タイプの変換器Ｅ，Ａを配置する。図示の実施形態において、中央に配置した第１タイプの変換器Ｅ２と共通のノードＫＧとの間に、集中定数素子ＥＫとして共振器を配置し、この共振器は図１に示す調整容量素子と同様に機能する。ただし、集中定数素子は他の素子とすることもできる（図１３参照）。共通のノードＫＧは、第１ポートを構成する信号接続端子ＴＥ１に接続する。第２タイプの変換器Ａ１，Ａ２には、それぞれ直列共振器ＳＲ１，ＳＲ２を直列接続し、これら直列共振器ＳＲ１，ＳＲ２は、それぞれに対応する変換器Ａ１，Ａ２における第２ポートを構成する信号接続端子ＴＡ１，ＴＡ２に接続する。調整容量素子ＥＫが第１タイプの変換器Ｅ２の分圧器として機能するのに対し、２個の直列共振器ＳＲ１，ＳＲ２は、第１ポートと第２ポートとの間に伝送されたＨＦ信号をさらにフィルタにかけるために機能するものであり、これにより急峻な伝送曲線を示す通過帯域を実現する。
【００４６】
図４の実施形態は、両側で平衡的に作動するバランス動作フィルタにおける本発明の実施形態を示す。図示の実施形態においては、全体で４個の第１タイプの変換器Ｅ１〜Ｅ４を配置する。これら４個の変換器のそれぞれ２個は、共通の第１ノードＫＧ１とグランドとの間に並列接続する。第１ポートを構成する信号接続端子ＴＥ１と共通の第１ノードＫＧ１との間には、共振器を直列接続する。第２タイプの変換器Ａ１は変換器Ｅ１，Ｅ２間に配置し、信号接続端子とグランドとの間に接続する。すなわち、この部分構造は、図１に示す３個の変換器備えるＤＭＳフィルタから第２反射器を除き、かつ直列共振器を付加的に配置した構造に対応する。
【００４７】
平衡的な構成にするため、図示の実施形態におけるＤＭＳ伝搬経路ＤＳＰにおいて、さらに３個の変換器Ｅ３，Ａ２，Ｅ４を配置し、このうち２個の第１タイプの変換器Ｅ３，Ｅ４を、共通の第２ノードＫＧ２とグランドとの間に接続する。この場合も、直列共振器ＳＲ２を共通の第２ノードと第１ポートを構成する信号接続端子ＴＥ２との間に接続する。各共通のノードＫＧ１，ＫＧ２と、それぞれに並列接続される第１タイプである２個の変換器の一方との間には、共振器として構成した調整容量素子ＣＳ１，ＣＳ２を接続する。
【００４８】
第２タイプの変換器Ａ１，Ａ２は、第２ポートを構成する信号接続端子ＴＡ１，ＴＡ２に接続する。２つの並列かつ平衡的な信号経路が上述の調整容量素子ＣＳ１，ＣＳ２を有することにより、両ポートにおいて平衡的な信号伝送が可能となる。ただし、これらポートの一方を不平衡的な構成とすることも可能である。
【００４９】
図８に示すＤＭＳフィルタの好適な実施形態においては、ＤＭＳ伝搬経路ＤＳＰにおいて２個の反射器間に５個の変換器を配置する。第１接続端子ＴＥ１に接続した第１タイプの変換器Ｅ１〜Ｅ３は、共通のノードとグランドとの間に並列接続する。中央に配置した第１タイプの変換器Ｅ２と共通のノードＫＧとの間には、共振器として構成した集中定数素子ＥＫ（調整容量素子）を接続する。第１信号接続端子ＴＥ１と共通のノードＫＧとの間には、共通の直列共振器ＳＲＧを接続し、この直列共振器ＳＲＧは例えば１ポート共振器として構成する。第１タイプの変換器に対しては全体で２個の第２タイプの変換器を交互に配置し、これら第２タイプの変換器は、第２ポートを構成する２個の信号接続端子ＴＡ１，ＴＡ２に接続する。この第２ポートは、例えば平衡的な構成とすることができる。
【００５０】
図５は、図８に示すＤＭＳフィルタの伝送曲線を、４個の比較用のフィルタ構造における伝送曲線と比較したものを示し、これらフィルタ構造のうち始めの３個は本発明による調整容量素子を持たないＤＭＳフィルタに関する。図面においては、シミュレーションにより確定したＳ（散乱）パラメータＳ２１を示す。
【００５１】
伝送曲線１は、５個の変換器を備えるＤＭＳフィルタに関して算出したものであり、このＤＭＳフィルタにおいては、３個の第１タイプの変換器を共通のノードに接続する。これら３個の第１タイプの変換器に対して、２個の第２タイプの変換器を交互に配置する。共通のノードと対応する信号接続端子との間には、２個の直列共振器を並列接続する。調整容量素子は配置しない。
【００５２】
伝送曲線２は、やはり５個の変換器を備えるＤＭＳフィルタに関して算出したものであり、このＤＭＳフィルタにおいては、信号端子と共通のノードとの間に共通の直列共振器を配置する。
【００５３】
伝送曲線３は、５個の変換器を備えるＤＭＳフィルタに関して算出したものであり、このＤＭＳフィルタにおいては、３個の第１タイプの変換器を信号端子に直接に接続する。直列共振器及び調整容量素子は、いずれも配置しない。
【００５４】
伝送曲線４は、５個の変換器を備える本発明によるＤＭＳフィルタに関して算出したものであり、このＤＭＳフィルタにおいては、中央に配置した第１タイプの変換器と共通のノードとの間に共振器として構成した調整容量素子を接続する。この場合、中央の変換器及び調整容量素子の容量値（キャパシタンス）Ｃ0は、それぞれ０．９ｐＦとした。
【００５５】
伝送曲線５は、図８に示すＤＭＳフィルタの伝送曲線を示す。図面から明らかなように、本発明の調整容量素子（伝送曲線４及び５を参照）により、高周波阻止帯域（フライバック）における減衰が１〜３の伝送曲線を示す比較用フィルタに比べて相当程度向上している。減衰をより向上するには、調整容量素子に加えて、さらに共通の直列共振器を配置する（図５の伝送曲線５を参照）。この場合も、中央の変換器Ｅ２及び調整容量素子ＣＳの容量値（又は調整容量素子ＣＳとして配置した共振器の容量値Ｃ0）は、それぞれ０．９ｐｆとした。
【００５６】
図６は、シミュレーションによる複数の伝送曲線１〜４を示し、これら伝送曲線１〜４は図５に示す伝送曲線とは異なり、第２ポートを構成する１個の信号接続端子に関して測定した。この第２信号接続端子は、５０Ωの抵抗器を介してグランドに接続する。図面において、伝送曲線１〜３は図５における１〜３の比較試験に対応し、伝送曲線４は図８に示すＤＭＳフィルタに基づいて得られた。
【００５７】
伝送曲線４が曲線１〜３との比較において示すのは、本発明による調整容量素子が平衡的なポートで有利に働くだけでなく、片側だけの又は不平衡的な構成としたポート（この場合、第２タイプの変換器に接続したポート）でも、フライバック領域における減衰特性を向上させることである。
【００５８】
図９に示すＤＭＳフィルタにおいては、図８に示すＤＭＳフィルタとは異なり、集中定数素子ＥＫを純粋なキャパシタとして構成する。シミュレーションによる比較考量において、この調整容量素子に異なる容量値を適用した場合、図７に示す伝送曲線が得られる（図７に示すのはＳパラメータＳ２１）。
【００５９】
このことから明らかなように、フライバックにおいて実現可能な減衰は、基本的に調整容量素子ＣＳの容量値に依存する。実施した試験においては、調整容量素子の容量値は０．０１〜１．７ｐＦの間で異ならせた。特定の容量値（選択した比較用のフィルタ構造では０．１ｐＦ）では、フライバックにおける選択性が最適な状態を示した。しかし、調整容量素子における容量値が最適ではない場合においても、既知のＤＭＳフィルタに対して選択性が向上する。この事実は、本発明による選択性の向上が音響に依存することなく実現するものであり、純粋に電気的又は容量効果に基づくことを示すものである。
【００６０】
図１０は、調整容量素子として使用可能な１ポート共振器のための電極構造を示す。図１０Ａは、各図面に示される回路記号で示すのに対し、図１０Ｂは音響的な１ポート共振器のためのメタライジング層を単純化して示す。実際の１ポート共振器は、変換器における電極指、及び反射器における反射器ストライプの個数をより多くすることができる。
【００６１】
図１１は、図１１Ａに示すような２個の並列接続した共振器を、図１１Ｃ又は図１１Ｄに示すような２ポート共振器として１個の構造体に統合するための方法を示す。これに関連し、図１１Ｂは単純化した表記法を示す。図１１Ｄに示すような２ポート共振器は、図３に示すフィルタにおいて、第２ポートに接続した２個の直列共振器ＳＲ１，ＳＲ２として使用することができる。図１２に示す実施形態において、（図１１Ｃに示す）２ポート共振器は、直列共振器とした集中定数素子ＥＫ１，ＥＫ２として使用する又は構成することができる。さらに、図１１Ｄに示す２ポート共振器は、図４の実施形態において、第２ポートを構成する信号接続端子ＴＥ１，ＴＥ２に直列接続した２個の直列共振器ＳＲ１，ＳＲ２として使用する又は構成することができる。図１１Ｄに示す２ポート共振器は、互いに並列かつ平衡的な信号経路における２個の共振器として使用することができる。図１１Ｃに示す２ポート共振器は、２個の共振器又は２個の集中定数素子として、互いに並列かつ不平衡的な信号経路で使用することができる。
【００６２】
別のシミュレーションによる比較考量においては、ＤＭＳ伝搬経路に配置した変換器間における交差（クロス）容量の影響を評価すると共に、最大の交差容量が含まれる箇所、すなわち異なる交差容量のうち伝送挙動に最も大きく影響する容量を検出する試みを行った。
【００６３】
合わせて５個の変換器を備えるＤＭＳフィルタの場合、最大の交差容量は、互いに直接隣接する変換器間における４つであり、それぞれ０．０１〜０．０５ｐＦの容量値を有する。これら４つの交差容量における影響は、本発明による調整容量素子で低減することができ、これら調整容量素子は、上述した交差容量の１０〜２０倍の容量値を有する。
【００６４】
図１２は、３個の変換器Ｅ１，Ａ１，Ｅ２を備えるＤＭＳフィルタを示し、このＤＭＳフィルタにおいては、２個の第１変換器Ｅ１，Ｅ２と共通のノードＫＧとの間に集中定数素子ＥＫ１，ＥＫ２を接続する。好適には、２個の集中定数素子ＥＫ１，ＥＫ２を異なるものとすることにより、２個の第１変換器が異なるインピーダンスを示し、これにより変換器への異なる電力伝送を生ずる。
【００６５】
図１３は、集中定数素子ＥＫを実現するための異なる素子を示す。集中定数素子ＥＫは、Ａ）キャパシタ（コンデンサ）として、Ｂ）誘導素子又はコイルとして、Ｃ）共振器として、又はＤ）抵抗器として構成することができる。集中定数素子は、図１３Ａ〜図１３Ｄに示す素子の組み合わせとすることもできる。
【００６６】
図１４は、３個の変換器Ｅ１，Ａ１，Ｅ２及び集中定数素子ＥＫを備えるＤＭＳフィルタを示し、この場合の集中定数素子ＥＫは、第１変換器Ｅ２と基準電位との間に接続する。この接続は、第１変換器Ｅ２と共通のノードＫＧとの間に集中定数素子を接続した場合と同様に作用し、またＤＭＳ伝搬経路に集中定数素子又はその他の直列若しくは並列接続素子がない、純粋のＤＭＳフィルタに比べて、選択性を向上させる。
【００６７】
図１５は、３個の変換器Ｅ１，Ａ１，Ｅ２及び集中定数素子ＥＫを備えるＤＭＳフィルタを示し、この場合の集中定数素子ＥＫは、第１変換器Ｅ２と共通のノードＫＧとの間における並列分路に接続する。共通のノードに直接接続した並列素子は、共通のノードＫＧに接続した２個の変換器に対して同様に作用するため、これら２個の並列接続した第１変換器Ｅ１，Ｅ２に対する作用を異ならせる目的で、並列分路と共通のノードとの間に少なくとも１個の直列素子、図示の実施形態においては直列共振器ＳＲ２を接続する。並列素子による上述した作用の違いは、並列分路に配置した集中定数素子ＥＫ１のみによって実現すべきものであり、平衡上の理由から、第２直列共振器ＳＲ１を第１変換器Ｅ１と共通のノードＧＫとの間に接続する。
【００６８】
図１６は、３個の変換器Ｅ１，Ａ１，Ｅ２を備えるＤＭＳフィルタを示す。第１タイプの変換器（第１変換器Ｅ１，Ｅ２）は、それぞれ直列共振器ＳＲ１，ＳＲ２及び並列共振器ＰＲ１，ＰＲ２で構成されるラダー型基本構成要素に直列接続する。直列共振器ＳＲ２と第１変換器Ｅ２との間には、集中定数素子ＥＫ１を直列接続する。
【００６９】
図１７は、５個の変換器Ｅ１，Ａ１，Ｅ２，Ａ２，Ｅ３及びコイルとして構成した集中定数素子ＥＫを備えるＤＭＳフィルタを示し、この場合の集中定数素子ＥＫは、第１タイプの変換器のうち中心に配置した変換器Ｅ２と共通のノードＫＧとの間に接続する。コイルは、離散した個別素子としてＤＭＳ伝搬経路ＤＳＰに接続することができるが、ＤＭＳ伝搬経路ＤＳＰのメタライジング層に一体化して、ＤＭＳ伝搬経路の圧電基板上に配置することもできる。さらに、コイルを適切に構造化した導体部分として、多層型の支持基板上に一体化することができ、この場合、この支持基板は圧電基板を支持する、又はＤＭＳ伝搬経路ＤＳＰを有するチップに組み付けることも可能である。
【００７０】
本発明は、変換器のタイプ毎に集中定数素子を１個のみ、特に調整容量素子を１個のみ設けることに限定されない。相応する個数の第１タイプの変換器を配置した場合、より多数の集中定数素子又は調整容量素子を設けることもできる。ただしこの場合、第１タイプの変換器の少なくとも１個は、常に他の素子に接続しなければならない。すなわち、変換器の少なくとも１個は、他の集中定数素子、又は例えば直接共通のノードに、若しくは基準電位に接続する必要がある。
【００７１】
従って本発明は、上述した実施形態とは異なる個数の変換器を備えるＤＭＳフィルタに適用することもできる。本発明によるＤＭＳフィルタは、少なくとも３個の変換器を備える。なぜなら、第１タイプだけで少なくとも２個の変換器が必要だからである。変換器の個数に上限はない。ただし留意すべきは、ＤＭＳ伝搬経路に配置する変換器の個数の増加に伴い、ＤＭＳフィルタの音響損失が増大するため、変換器の個数は自ずと限定される。
【００７２】
さらに、本発明によるＤＭＳフィルタを、１個以上の類似する又は異なる構成としたＤＭＳ伝搬経路に並列に又は直列に接続し、選択性を向上させることも可能である。ただしこの場合も、ＤＭＳ伝搬経路又は変換器の個数の増加に伴い損失が増大する。同様のことは、直列接続部に直列共振器又はラダー型基本構成要素を付加的に接続する場合にも該当する。
【００７３】
従って本発明は、上述した実施形態に限定されるものではなく、独立請求項に記載のフィルタに関する特徴の組み合わせにのみ限定される。すなわち、このことは、具体的に述べた又は実施形態で使用した集中定数素子を、上述した他の集中定数素子で代用できることも意味する。
【符号の説明】
【００７４】
ＤＳＰ ＤＭＳ伝搬経路
Ｅ１，Ｅ２，… 第１タイプの変換器
Ａ１，Ａ２，… 第２タイプの変換器
ＫＧ１，ＫＧ２ 第１又は第２の共通のノード
Ｒ１，Ｒ２ 反射器
ＳＲＧ 共通の直列共振器
ＴＥ 第１タイプの変換器に接続した信号接続端子
ＴＡ 第２タイプの変換器に接続した信号接続端子
ＳＲ 直列共振器
１，２，３，４，５ 異なる伝送曲線
ＥＫ 集中定数素子
ＰＲ 並列共振器
Ｕ１，Ｕ２ 変換器に印加される電圧
【技術分野】
【０００１】
本発明は、阻止域における信号抑圧機能を向上させたＤＭＳフィルタに関する。
【背景技術】
【０００２】
ＤＭＳタイプ（Dual Mode SAW-Filter＝デュアルモードＳＡＷフィルタ）のＳＡＷフィルタ（Surface Acoustic Wave＝弾性表面波）は、好適には、不平衡的な信号伝送から平衡的な信号伝送への変換を実現する又は小型のフィルタを実現する場合に、ＨＦ（高周波）フィルタとして使用される。ＤＭＳフィルタは、同一の音響的伝搬経路に配置され、かつ音響的に結合される少なくとも２個の共振器を備え、これら共振器は、好適には、ＨＦフィルタにおける入力側及び出力側に対して交互に接続される。長手方向に順次隣接して配置された入力側変換器及び出力側変換器の個数が、フィルタの電気的性能は、基本的に各変換器のインピーダンス及びこれら変換器間に生ずる共振に基づいて決まる。
【０００３】
ＤＭＳフィルタの選択性をより向上させるために、これらフィルタを個々の共振器又はラダー型構成にした１個以上の基本構成要素に接続することが知られている。いわゆる基本構成要素は、直列経路に配置した少なくとも１個の音響共振器と、及びこの音響共振器に対して横方向分路でグランドに並列接続した少なくとも１個の音響共振器とにより構成される。
【０００４】
ＤＭＳフィルタはその対称的な構造により、不平衡的信号又はシングルエンド信号を、平衡的な又はバランス信号に変換する上でも適している。さらにＤＭＳフィルタは、不平衡-不平衡又は平衡-平衡の構造とすることもできる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の課題は、特に対向帯域及びいわゆるフライバックにおいて、低い挿入損失と同時に高い選択性を備えるフィルタを得ることにある。さらに本発明の課題は、既知のＳＡＷフィルタに対してこれら２つの最適化基準に関して向上させることにある。
【課題を解決するための手段】
【０００６】
これら課題は、請求項１記載のＤＭＳフィルタにより解決することができる。本発明の有利な実施形態は、従属請求項に記載したとおりである。
【０００７】
以下、フィルタにおける１個の変換器、１個の共振器又は他の１個の素子と記載する、例えば対象物に関して「１個の」と説明する場合であっても、より多い個数でこれら素子を使用できることを排除するものではない。同様のことが、特定の値に限定しない限り、他の数値で適用される場合があることに留意されたい。
【０００８】
反復的に明記する素子に関して、例えば第１素子又は第２素子といった形で番号を付す場合、この番号付けは素子を区別するためにのみ供する。すなわち、より大きな番号だからといって、必然的にこの番号に対応する個数の素子を使用しなくてはならない、又は必然的に個々の素子に順位付けをすることを意味しないことにも留意されたい。
【０００９】
本発明によるＤＭＳフィルタはそれ自体既知である基本構造を有し、本発明のＤＭＳフィルタは、さらに、少なくとも２個の第１タイプの変換器及び少なくとも１個の第２タイプの変換器を備え、これら第１タイプ及び第２タイプの変換器は、それぞれフィルタの入力側変換器又は出力側変換器を構成することができる。第１タイプの２個の変換器における接続端子は、第１タイプの変換器における一方の側で、２つの異なる信号経路により共通のノードに接続する。第１タイプの変換器における他方の側で、基準電位、例えばグランドに接続する。従来技術においては、双方の信号経路を同一の構成とすると共に、第１タイプの変換器に同一の信号電圧を印加するのに対して、本発明においては、信号経路の１つに集中定数素子を付加的に接続する、又は変換器と基準電位との間に接続する。これにより、第１タイプの変換器に異なる値の電圧が印加される。
【００１０】
代替的には、さらなる集中定数素子を第２信号経路に接続することも可能である。第１及び第２集中定数素子を異なるものとした場合、第１タイプの変換器に印加される電圧はやはり異なる。
【００１１】
好適な一実施形態において、集中定数素子は、変換器と共通のノードとの間に又は変換器と基準電位との間に直列接続し、調整容量素子として構成する。
【００１２】
集中定数素子の接続におけるさらなる代案として、この集中定数素子を上述した各箇所、より具体的には基準電位に接続し、かつ各信号経路に交わる横方向分路に配置することも可能である。
【００１３】
本発明によるＤＭＳフィルタにおいては、入力側又は出力側のいずれか一方を、これら一方の側に集中定数素子、特に直列容量素子（＝直列接続した調整容量素子）を付加的に配置することにより、既知のＤＭＳフィルタに比べて、より不平衡的な構成とすることができる。驚くべきことに、選択性は、このような不平衡的な構成とすることにより、調整容量素子がない類似のＤＭＳフィルタに比べて格段に向上する。特にフライバック、すなわち２重から３重を超える共振周波数帯域においては、選択性が約１０ｄｂ向上する。対向帯域においては、選択性が例えば約５ｄｂ向上する。通過帯域はこの場合、ほぼ同一である。
【００１４】
この有利な現象は、上述した集中定数素子を付加的に配置することにより、第１及び第２タイプの異なる変換器間における容量性クロストークが低減又は相殺されることに基づく。集中定数素子として構成した（調整）容量素子を使用することにより、信号経路に接続した変換器の電圧が低下し、これにより隣接する第２タイプの変換器に対する容量性クロストークが低減する。調整容量素子はこの場合、この調整容量素子に直列接続する変換器のための分圧器として機能する。容量性クロストークの低減は、通過帯域外における不所望の信号がより良好に消失し、選択性が広帯域にわたって向上することにつながる。
【００１５】
第１タイプの双方の変換器における電力結合を異ならせることにより、交差（クロス）結合を変化、特に低減することができる。
【００１６】
本発明の別の一実施形態においては、直列共振器を第１又は第２タイプである全ての変換器のすべてに直列接続する。この直列接続は、グループごとに行うことができる。すなわち、それぞれのタイプにおける複数若しくは全ての変換器に共通の直列共振器を接続する、又はそれぞれのタイプにおける個々の変換器に直列共振器を１個ずつ直列接続することができる。
【００１７】
好適かつチップ表面のスペースを節約する実施形態においては、１個の直列共振器を、信号接続端子と各タイプにおける全ての変換器を接続するノードとの間に接続する。この直列共振器により、フィルタの伝送機能曲線の右側面における直角的な側面を一層急峻化
させることが可能となる。
【００１８】
別の好適な一実施形態において、調整容量素子は調整共振器、特に音響共振器として構成する。このことには、以下の利点がある。すなわち、音響波で作動する調整共振器は、入力側変換器及び出力側変換器のメタライジング層と共に容易に構成することができ、しかも共振周波数近傍でより少ない容量を示す。一実施形態において、調整容量素子は音響的な１ポート共振器として構成する。
【００１９】
調整共振器においては、さらに、この調整共振器における共振周波数を変えることなく容量値（キャパシタンス）Ｃ0を変化させることができる。好適には、調整共振器の共振周波数はＤＭＳフィルタの通過帯域に含まれるのに対して、調整共振器の反共振周波数は通過帯域の右側面における領域に含まれる。純粋なキャパシタで構成される調整容量素子においても容量値は変化させることができるが、この場合、同時に共振周波数帯域における適合性及び伝送特性もより大きく変動する。
【００２０】
一実施形態において、ＤＭＳフィルタは少なくとも３個の第１タイプの変換器を備える。好適には、集中定数素子を信号経路内に接続するとき、第１タイプである少なくとも３個の変換器のうち中央に位置する変換器に接続する。集中定数素子を１個のみとした場合、選択性の最適化は、中央の変換器に調整容量素子を接続することで実現できる。この構成により、特に省スペースを実現した実施形態が得られる。
【００２１】
勿論、付加的な集中定数素子、特に調整容量素子を共通のノードと第１タイプの別の変換器との間に接続することも可能である。ただしこの場合、第１タイプの別の変換器は、常に別の経路で共通のノードに接続する。特に、この別の変換器に接続した信号経路は、別の集中定数素子に接続し、その際、第１及び第２の集中定数素子は互いに異ならせる。これと同様のことは、各信号経路に接続した集中定数素子を、各変換器と基準電位との間に配置する場合にも該当する。
【００２２】
共通のノードは、不平衡的な信号接続端子に接続する、又は平衡的なポートを構成する接続端子の１個に接続する、若しくは平衡的なポートを構成する互いに平衡的な２個の接続端子の一方に接続することが可能である。
【００２３】
共通のノードを平衡的な信号接続端子に接続するとき、平衡（対称）構成上の理由から第２の共通のノードを配置し、この第２の共通のノードは、平衡的なポートを構成する第２信号接続端子に接続する。この第２の共通のノードにおける更なる接続は、原則的には、また好適には、第１の共通のノードと同様とする。すなわち、第２の共通のノードに接続した第１タイプの変換器は、この第２の共通のノードに直接に接続し、さらに第２の共通のノードと第１タイプの別の変換器との間に第２集中定数素子、及び特に第２調整容量素子を接続する。この手法により、集中定数素子に接続したことによる対称性のずれを補償することができる。すなわち、平衡的なポートを構成する他方の接続端子に接続した第２信号経路を、この経路に配置した変換器と共に不平衡に構成することにより、ＤＭＳフィルタ全体が再び対称的構造になる。
【００２４】
一実施形態において、第１タイプの変換器を入力側変換器とし、これにより共通のノードを入力側の信号接続端子に接続する。共通の直列共振器はこの場合、入力側の信号接続端子と共通のノードとの間に配置することができる。入力側の信号接続端子を平衡的な信号接続端子とした場合、第２の共通の直列共振器を、入力側における第２の平衡的な信号接続端子と第２の共通のノードとの間に配置することができる。平衡的な信号接続端子とした場合の代案として、それぞれ１個の直列共振器を、共通のノードと入力側変換器の１個に接続することも可能である。この場合、信号経路に配置し、かつ第１タイプの変換器のうち一方に接続する集中定数素子は、この直列共振器に対して直列接続される。
【００２５】
別の一実施形態において、第１タイプの変換器は出力側変換器として構成する。従って、これら出力側変換器に接続した共通のノードは、出力側の出力接続端子に接続する。ただし共通の直列共振器は、この実施形態であっても、入力側の信号接続端子と入力側変換器との間に接続することができる。
【００２６】
本発明者らは、フィルタの選択性における向上の程度は、調整容量素子の容量値、又はより一般化した集中定数素子の「値」に依存することを見出した。
【００２７】
従って、本発明の有利な実施形態において、調整容量素子の容量値は、広帯域にわたり最適な選択性が得られるまで変動させる。これに関連し、調整容量素子における最適な容量値は、ＤＭＳフィルタの幾何学的配列に依存する。個々の変換器における静電容量、特に調整容量素子に直列接続した変換器における静電容量は、調整容量素子又は一般的に集中定数素子に接続した変換器が隣接する変換器に対して生ずる交差（クロス）結合の大きさ及び容量値よりも重要である。
【００２８】
一実施形態において、最適な調整容量素子は、この調整容量素子に接続した変換器の容量値とほぼ同一の容量値を有する。従ってこの場合、調整容量素子に接続した変換器が隣接する変換器とともに構成する交差結合の容量値に比べて１０倍の容量値を示す。代替的には、フィルタ内の幾何学的配列を変化させ、この場合、調整容量素子における容量値と例えば変換器における静電容量との間の比率、又は交差結合の大きさを変えることも可能である。
【００２９】
本発明者らは、攪乱要因であり、かつ本発明により補償すべき交差結合の大部分は、互いに接続した変換器の端部における活性電極指により生じる。すなわち、望ましくない交差結合のうち最大のものは、その活性電極指に隣接する、互いに最も短い距離に存在する変換器相互間に生じる。望ましくない交差結合は、付加的に講じるあらゆる措置により低減することができる。すなわち、互いに異なる変換器（異なるタイプの変換器）の互いに近接する活性電極指間で生じる容量性クロストークを低減する措置、又は容量性クロストークを平衡的な構成要素によって互いに近似させ、フィルタを「平衡化」する措置により低減することができる。
【００３０】
従って一実施形態においては、異なるタイプの互いに隣接する各変換器の最外側に配置して互いに対向する電極指を、グランド端子に接続する。互いに容量性結合をもたらす２個の活性電極指間でグランド端子に接続した１個又は２個の電極指は、この容量性結合をさらに低減する。
【００３１】
ＤＭＳ伝搬経路における変換器、調整容量素子又はより一般的には集中定数素子、及び共通の直列共振器は、好適には、共通の圧電基板上に配置する。この場合、共通の直列共振器及び調整容量素子（好適には、調整共振器として構成する）は、直接に隣接させて基板上に配置することができる。これにより、直列共振器及び調整共振器双方の音響的伝搬経路は、互いに平行になる。ただし、集中定数素子は、ＤＭＳ伝搬経路に接続する個別の構成要素として構成することもできる。さらに、集中定数素子は、好適には多層構造の支持基板に一体化し、この支持基板上にＤＭＳ伝搬経路を有するチップを取り付けることもできる。支持基板はこのチップに加えて、さらなる受動素子を有することができ、これら受動素子は支持基板に一体化する、又は個別の構成要素として構成し、支持基板上に取り付けることができる。
【００３２】
挿入損失（減衰）と選択性との間の有利なトレードオフは、５個の変換器を備えるＤＭＳフィルタにより実現することができ、これら５個の変換器のうち、第１タイプの３個は入力側変換器として、第２タイプの２個は出力変換器として機能させる。有利には、偶数個設けるタイプの変換器は、平衡的な信号接続端子に使用する又は平衡的なポートに接続する。奇数個設けるタイプの変換器は、基本的に不平衡的な信号接続端子にのみ接続でききる。
【００３３】
少なくとも１個の第１変換器を集中定数素子、調整容量素子（例えば、調整共振器とすることができる）に接続することができ、またさらに、共通の直列共振器によって、付加的な直列共振器を変換器に直列接続することができる。この場合、これらの付加的に接続する直列共振器は、信号接続端子の１個と第１分岐ノードとの間に配置する。
【００３４】
代替的には、信号接続端子に対して音響共振器を並列に配置することも可能である。
【００３５】
さらに、ＤＭＳフィルタに１個以上のラダー型基本構成要素を直列に接続することも可能であり、これらラダー型基本構成要素は、直列共振器及び並列分路でグランドに対して配置した並列共振器として構成することができる。
【００３６】
複数個のラダー型基本構成要素の接続においては、直接に隣接し、かつそれぞれ１個の並列共振器を有する並列分路を、適切に拡張した共振器を有する共通の並列分路に統合することができる。同様に、ラダー型構成であり、かつ直接に順次隣接する２個の直列共振器を、１個の共振器に統合することもできる。この場合、東郷した共振器の容量（キャパシタンス）は、元の直列共振器の半分である。
【００３７】
以下、本発明を実施形態及び比較用実施例、並びに添付図面につきより詳しく説明する。図面は本発明を明確化するためだけのものであり、従って縮尺どおりではなく概略のみ示す。図面をより詳細に示すため、寸法比を実際とは異ならせ、個々の要素を拡大又は縮小して示すこともある。同一又は類似の要素には、同一の参照符号を付して説明する。
【図面の簡単な説明】
【００３８】
【図１】３個の変換器及び１個の調整容量素子を備えるＤＭＳフィルタを示す説明図である。
【図２】５個の変換器、１個の調整容量素子及び１個の共通の直列共振器を備えるＤＭＳフィルタを示す説明図である。
【図３】５個の変換器、１個の調整容量素子及び２個の直列共振器を備えるＤＭＳフィルタを示す説明図である。
【図４】６個の変換器及び平衡側における２個の調整容量素子を備えるＤＭＳフィルタを示す説明図である。
【図５】本発明によるＤＭＳフィルタ、及び調整容量素子がない比較用実施例のフィルタをシミュレートした伝送曲線を示すグラフである。
【図６】本発明によるＤＭＳフィルタの１個の接続端子で測定した、伝送曲線を示すグラフである。
【図７】異なる調整容量素子を備えるＤＭＳフィルタにおける、異なる伝送曲線を示すグラフである。
【図８】５個の変換器、１個の調整容量素子及び１個の共通の直列共振器を備えるＤＭＳフィルタを示す説明図である。
【図９】図８に示すのと同様であるが、調整容量素子を純粋なキャパシタとしたＤＭＳフィルタを示す説明図である。
【図１０】調整容量素子として使用可能な共振器を示す説明図である。
【図１１Ａ】２個の並列共振器から共通の共振器への統合を示す説明図である。
【図１１Ｂ】２個の並列共振器から共通の共振器への統合を示す説明図である。
【図１１Ｃ】２個の並列共振器から共通の共振器への統合を示す説明図である。
【図１１Ｄ】２個の並列共振器から共通の共振器への統合を示す説明図である。
【図１２】３個の変換器、及び２個の第１変換器にそれぞれ接続した２個の集中定数素子を備えるＤＭＳフィルタを示す説明図である。
【図１３】（Ａ），（Ｂ），（Ｃ），（Ｄ）は、それぞれ集中定数素子となり得る、異なる素子を示す説明図である。
【図１４】３個の変換器、及び第１変換器と基準電位との間に接続した１個の集中定数素子を備えるＤＭＳフィルタを示す説明図である。
【図１５】３個の変換器、及び並列分路における第１変換器と共通のノードとの間に接続した１個の集中定数素子を備えるＤＭＳフィルタを示す説明図である。
【図１６】直列に配置した３個の変換器、２個のラダー型基本構成要素、及び第１変換器と共通のノードとの間に接続した集中定数素子を備えるＤＭＳフィルタを示す説明図である。
【図１７】５個の変換器、及びコイルとして構成し、かつ第１変換器のうち中心の変換器と共通のノードとの間に接続した集中定数素子を備えるＤＭＳフィルタを示す説明図である。
【発明を実施するための形態】
【００３９】
図１は、本発明の構成簡単な実施形態を示す。ＤＭＳフィルタはＤＭＳ伝搬経路ＤＳＰを有し、このＤＭＳ伝搬経路ＤＳＰにおいては、２個の反射器Ｒ１,Ｒ２間に３個の変換器、すなわち２個の第１タイプの変換器Ｅ１，Ｅ２及び１個の第２タイプの変換器Ａ１を配置する。２個の第１タイプの変換器Ｅ１，Ｅ２は、共通のノードＫＧとグランド端子との間に並列接続する。この共通のノードは、不平衡的な信号接続端子ＴＥ１に直接に接続する。
【００４０】
図示の実施形態においては、共通のノードＫＧと第１タイプの変換器のうち一方（この場合、変換器Ｅ２）との間に集中定数素子ＥＫとして調整容量素子を接続する。これにより変換器Ｅ１に印加される電圧Ｕ１は、変換器Ｅ２に印加される電圧Ｕ２とは異なる。
【００４１】
ＤＭＳ伝搬経路ＤＳＰの中心に配置した第２タイプの変換器Ａ１に接続端子ＴＡ１,ＴＡ２を接続し、これら接続端子ＴＡ１,ＴＡ２は一緒に平衡的又は不平衡的なポートを構成する。後者の場合、２個の信号接続端子の１個はグランド（アース）接続する。
【００４２】
図２は、本発明によるＤＭＳフィルタの若干複雑な構成の実施形態を示し、ＤＭＳ伝搬経路ＤＳＰは全体で５個の変換器Ｅ，Ａを備え、これら変換器Ｅ，Ａは２個の反射器間に配置する。図示の実施形態においては、３個の第１タイプの変換器Ｅ１〜Ｅ３を配置し、これら変換器Ｅ１〜Ｅ３は共通のノードＫＧとグランドとの間に並列接続する。２個の第２タイプの変換器は、第２ポートを構成する信号接続端子ＴＡ１，ＴＡ２とグランドとの間に並列接続する。これら信号接続端子ＴＡ１，ＴＡ２は、平衡的なポートを構成する。
【００４３】
中央に配置した第１タイプの変換器Ｅ２と共通のノードＫＧとの間には、集中定数素子ＥＫとして調整容量素子を接続し、この調整容量素子は図示の実施形態において、インターデジタル（櫛形電極）構造として構成する。このインターデジタル構造における電極指の向きは、弾性表面波の伝播方向に対して平行とする、すなわち変換器の電極指に対して直交するものとし、これにより妨害波としての弾性表面波の発生を回避する。さらに、インターデジタル構造の電極指周期（ピッチ）は、変換器の電極指周期（ピッチ）よりも大きくなるよう選択することができるが、好適には相当程度小さくなるよう選択することができる。これにより、ＤＭＳフィルタの通過帯域における音響共振を回避すると共に、可能な限り損失を低減する。
【００４４】
さらに、図示の実施形態においては、第１ポートを構成する信号接続端子ＴＥ１と共通のノードＫＧとの間に共通の直列共振器ＳＲＧを直列接続する。この共振器は任意の共振器とし、例えばＬＣ素子で構成することができる。しかし有利には、音響、すなわち弾性表面波で作動する共振器を使用し、特に同一技術による弾性表面波共振器、例えば１ポート共振器を使用する。信号接続端子ＴＥ１で構成するポートは不平衡的なポートであるのに対し、第２タイプの変換器に接続した第２ポートは、平衡的に又は不平衡的に構成することができる。
【００４５】
図３に示す別の実施形態においては、２個の反射器間に全体で５個の第１及び２タイプの変換器Ｅ，Ａを配置する。図示の実施形態において、中央に配置した第１タイプの変換器Ｅ２と共通のノードＫＧとの間に、集中定数素子ＥＫとして共振器を配置し、この共振器は図１に示す調整容量素子と同様に機能する。ただし、集中定数素子は他の素子とすることもできる（図１３参照）。共通のノードＫＧは、第１ポートを構成する信号接続端子ＴＥ１に接続する。第２タイプの変換器Ａ１，Ａ２には、それぞれ直列共振器ＳＲ１，ＳＲ２を直列接続し、これら直列共振器ＳＲ１，ＳＲ２は、それぞれに対応する変換器Ａ１，Ａ２における第２ポートを構成する信号接続端子ＴＡ１，ＴＡ２に接続する。調整容量素子ＥＫが第１タイプの変換器Ｅ２の分圧器として機能するのに対し、２個の直列共振器ＳＲ１，ＳＲ２は、第１ポートと第２ポートとの間に伝送されたＨＦ信号をさらにフィルタにかけるために機能するものであり、これにより急峻な伝送曲線を示す通過帯域を実現する。
【００４６】
図４の実施形態は、両側で平衡的に作動するバランス動作フィルタにおける本発明の実施形態を示す。図示の実施形態においては、全体で４個の第１タイプの変換器Ｅ１〜Ｅ４を配置する。これら４個の変換器のそれぞれ２個は、共通の第１ノードＫＧ１とグランドとの間に並列接続する。第１ポートを構成する信号接続端子ＴＥ１と共通の第１ノードＫＧ１との間には、共振器を直列接続する。第２タイプの変換器Ａ１は変換器Ｅ１，Ｅ２間に配置し、信号接続端子とグランドとの間に接続する。すなわち、この部分構造は、図１に示す３個の変換器備えるＤＭＳフィルタから第２反射器を除き、かつ直列共振器を付加的に配置した構造に対応する。
【００４７】
平衡的な構成にするため、図示の実施形態におけるＤＭＳ伝搬経路ＤＳＰにおいて、さらに３個の変換器Ｅ３，Ａ２，Ｅ４を配置し、このうち２個の第１タイプの変換器Ｅ３，Ｅ４を、共通の第２ノードＫＧ２とグランドとの間に接続する。この場合も、直列共振器ＳＲ２を共通の第２ノードと第１ポートを構成する信号接続端子ＴＥ２との間に接続する。各共通のノードＫＧ１，ＫＧ２と、それぞれに並列接続される第１タイプである２個の変換器の一方との間には、共振器として構成した調整容量素子ＣＳ１，ＣＳ２を接続する。
【００４８】
第２タイプの変換器Ａ１，Ａ２は、第２ポートを構成する信号接続端子ＴＡ１，ＴＡ２に接続する。２つの並列かつ平衡的な信号経路が上述の調整容量素子ＣＳ１，ＣＳ２を有することにより、両ポートにおいて平衡的な信号伝送が可能となる。ただし、これらポートの一方を不平衡的な構成とすることも可能である。
【００４９】
図８に示すＤＭＳフィルタの好適な実施形態においては、ＤＭＳ伝搬経路ＤＳＰにおいて２個の反射器間に５個の変換器を配置する。第１接続端子ＴＥ１に接続した第１タイプの変換器Ｅ１〜Ｅ３は、共通のノードとグランドとの間に並列接続する。中央に配置した第１タイプの変換器Ｅ２と共通のノードＫＧとの間には、共振器として構成した集中定数素子ＥＫ（調整容量素子）を接続する。第１信号接続端子ＴＥ１と共通のノードＫＧとの間には、共通の直列共振器ＳＲＧを接続し、この直列共振器ＳＲＧは例えば１ポート共振器として構成する。第１タイプの変換器に対しては全体で２個の第２タイプの変換器を交互に配置し、これら第２タイプの変換器は、第２ポートを構成する２個の信号接続端子ＴＡ１，ＴＡ２に接続する。この第２ポートは、例えば平衡的な構成とすることができる。
【００５０】
図５は、図８に示すＤＭＳフィルタの伝送曲線を、４個の比較用のフィルタ構造における伝送曲線と比較したものを示し、これらフィルタ構造のうち始めの３個は本発明による調整容量素子を持たないＤＭＳフィルタに関する。図面においては、シミュレーションにより確定したＳ（散乱）パラメータＳ２１を示す。
【００５１】
伝送曲線１は、５個の変換器を備えるＤＭＳフィルタに関して算出したものであり、このＤＭＳフィルタにおいては、３個の第１タイプの変換器を共通のノードに接続する。これら３個の第１タイプの変換器に対して、２個の第２タイプの変換器を交互に配置する。共通のノードと対応する信号接続端子との間には、２個の直列共振器を並列接続する。調整容量素子は配置しない。
【００５２】
伝送曲線２は、やはり５個の変換器を備えるＤＭＳフィルタに関して算出したものであり、このＤＭＳフィルタにおいては、信号端子と共通のノードとの間に共通の直列共振器を配置する。
【００５３】
伝送曲線３は、５個の変換器を備えるＤＭＳフィルタに関して算出したものであり、このＤＭＳフィルタにおいては、３個の第１タイプの変換器を信号端子に直接に接続する。直列共振器及び調整容量素子は、いずれも配置しない。
【００５４】
伝送曲線４は、５個の変換器を備える本発明によるＤＭＳフィルタに関して算出したものであり、このＤＭＳフィルタにおいては、中央に配置した第１タイプの変換器と共通のノードとの間に共振器として構成した調整容量素子を接続する。この場合、中央の変換器及び調整容量素子の容量値（キャパシタンス）Ｃ0は、それぞれ０．９ｐＦとした。
【００５５】
伝送曲線５は、図８に示すＤＭＳフィルタの伝送曲線を示す。図面から明らかなように、本発明の調整容量素子（伝送曲線４及び５を参照）により、高周波阻止帯域（フライバック）における減衰が１〜３の伝送曲線を示す比較用フィルタに比べて相当程度向上している。減衰をより向上するには、調整容量素子に加えて、さらに共通の直列共振器を配置する（図５の伝送曲線５を参照）。この場合も、中央の変換器Ｅ２及び調整容量素子ＣＳの容量値（又は調整容量素子ＣＳとして配置した共振器の容量値Ｃ0）は、それぞれ０．９ｐｆとした。
【００５６】
図６は、シミュレーションによる複数の伝送曲線１〜４を示し、これら伝送曲線１〜４は図５に示す伝送曲線とは異なり、第２ポートを構成する１個の信号接続端子に関して測定した。この第２信号接続端子は、５０Ωの抵抗器を介してグランドに接続する。図面において、伝送曲線１〜３は図５における１〜３の比較試験に対応し、伝送曲線４は図８に示すＤＭＳフィルタに基づいて得られた。
【００５７】
伝送曲線４が曲線１〜３との比較において示すのは、本発明による調整容量素子が平衡的なポートで有利に働くだけでなく、片側だけの又は不平衡的な構成としたポート（この場合、第２タイプの変換器に接続したポート）でも、フライバック領域における減衰特性を向上させることである。
【００５８】
図９に示すＤＭＳフィルタにおいては、図８に示すＤＭＳフィルタとは異なり、集中定数素子ＥＫを純粋なキャパシタとして構成する。シミュレーションによる比較考量において、この調整容量素子に異なる容量値を適用した場合、図７に示す伝送曲線が得られる（図７に示すのはＳパラメータＳ２１）。
【００５９】
このことから明らかなように、フライバックにおいて実現可能な減衰は、基本的に調整容量素子ＣＳの容量値に依存する。実施した試験においては、調整容量素子の容量値は０．０１〜１．７ｐＦの間で異ならせた。特定の容量値（選択した比較用のフィルタ構造では０．１ｐＦ）では、フライバックにおける選択性が最適な状態を示した。しかし、調整容量素子における容量値が最適ではない場合においても、既知のＤＭＳフィルタに対して選択性が向上する。この事実は、本発明による選択性の向上が音響に依存することなく実現するものであり、純粋に電気的又は容量効果に基づくことを示すものである。
【００６０】
図１０は、調整容量素子として使用可能な１ポート共振器のための電極構造を示す。図１０Ａは、各図面に示される回路記号で示すのに対し、図１０Ｂは音響的な１ポート共振器のためのメタライジング層を単純化して示す。実際の１ポート共振器は、変換器における電極指、及び反射器における反射器ストライプの個数をより多くすることができる。
【００６１】
図１１は、図１１Ａに示すような２個の並列接続した共振器を、図１１Ｃ又は図１１Ｄに示すような２ポート共振器として１個の構造体に統合するための方法を示す。これに関連し、図１１Ｂは単純化した表記法を示す。図１１Ｄに示すような２ポート共振器は、図３に示すフィルタにおいて、第２ポートに接続した２個の直列共振器ＳＲ１，ＳＲ２として使用することができる。図１２に示す実施形態において、（図１１Ｃに示す）２ポート共振器は、直列共振器とした集中定数素子ＥＫ１，ＥＫ２として使用する又は構成することができる。さらに、図１１Ｄに示す２ポート共振器は、図４の実施形態において、第２ポートを構成する信号接続端子ＴＥ１，ＴＥ２に直列接続した２個の直列共振器ＳＲ１，ＳＲ２として使用する又は構成することができる。図１１Ｄに示す２ポート共振器は、互いに並列かつ平衡的な信号経路における２個の共振器として使用することができる。図１１Ｃに示す２ポート共振器は、２個の共振器又は２個の集中定数素子として、互いに並列かつ不平衡的な信号経路で使用することができる。
【００６２】
別のシミュレーションによる比較考量においては、ＤＭＳ伝搬経路に配置した変換器間における交差（クロス）容量の影響を評価すると共に、最大の交差容量が含まれる箇所、すなわち異なる交差容量のうち伝送挙動に最も大きく影響する容量を検出する試みを行った。
【００６３】
合わせて５個の変換器を備えるＤＭＳフィルタの場合、最大の交差容量は、互いに直接隣接する変換器間における４つであり、それぞれ０．０１〜０．０５ｐＦの容量値を有する。これら４つの交差容量における影響は、本発明による調整容量素子で低減することができ、これら調整容量素子は、上述した交差容量の１０〜２０倍の容量値を有する。
【００６４】
図１２は、３個の変換器Ｅ１，Ａ１，Ｅ２を備えるＤＭＳフィルタを示し、このＤＭＳフィルタにおいては、２個の第１変換器Ｅ１，Ｅ２と共通のノードＫＧとの間に集中定数素子ＥＫ１，ＥＫ２を接続する。好適には、２個の集中定数素子ＥＫ１，ＥＫ２を異なるものとすることにより、２個の第１変換器が異なるインピーダンスを示し、これにより変換器への異なる電力伝送を生ずる。
【００６５】
図１３は、集中定数素子ＥＫを実現するための異なる素子を示す。集中定数素子ＥＫは、Ａ）キャパシタ（コンデンサ）として、Ｂ）誘導素子又はコイルとして、Ｃ）共振器として、又はＤ）抵抗器として構成することができる。集中定数素子は、図１３Ａ〜図１３Ｄに示す素子の組み合わせとすることもできる。
【００６６】
図１４は、３個の変換器Ｅ１，Ａ１，Ｅ２及び集中定数素子ＥＫを備えるＤＭＳフィルタを示し、この場合の集中定数素子ＥＫは、第１変換器Ｅ２と基準電位との間に接続する。この接続は、第１変換器Ｅ２と共通のノードＫＧとの間に集中定数素子を接続した場合と同様に作用し、またＤＭＳ伝搬経路に集中定数素子又はその他の直列若しくは並列接続素子がない、純粋のＤＭＳフィルタに比べて、選択性を向上させる。
【００６７】
図１５は、３個の変換器Ｅ１，Ａ１，Ｅ２及び集中定数素子ＥＫを備えるＤＭＳフィルタを示し、この場合の集中定数素子ＥＫは、第１変換器Ｅ２と共通のノードＫＧとの間における並列分路に接続する。共通のノードに直接接続した並列素子は、共通のノードＫＧに接続した２個の変換器に対して同様に作用するため、これら２個の並列接続した第１変換器Ｅ１，Ｅ２に対する作用を異ならせる目的で、並列分路と共通のノードとの間に少なくとも１個の直列素子、図示の実施形態においては直列共振器ＳＲ２を接続する。並列素子による上述した作用の違いは、並列分路に配置した集中定数素子ＥＫ１のみによって実現すべきものであり、平衡上の理由から、第２直列共振器ＳＲ１を第１変換器Ｅ１と共通のノードＧＫとの間に接続する。
【００６８】
図１６は、３個の変換器Ｅ１，Ａ１，Ｅ２を備えるＤＭＳフィルタを示す。第１タイプの変換器（第１変換器Ｅ１，Ｅ２）は、それぞれ直列共振器ＳＲ１，ＳＲ２及び並列共振器ＰＲ１，ＰＲ２で構成されるラダー型基本構成要素に直列接続する。直列共振器ＳＲ２と第１変換器Ｅ２との間には、集中定数素子ＥＫ１を直列接続する。
【００６９】
図１７は、５個の変換器Ｅ１，Ａ１，Ｅ２，Ａ２，Ｅ３及びコイルとして構成した集中定数素子ＥＫを備えるＤＭＳフィルタを示し、この場合の集中定数素子ＥＫは、第１タイプの変換器のうち中心に配置した変換器Ｅ２と共通のノードＫＧとの間に接続する。コイルは、離散した個別素子としてＤＭＳ伝搬経路ＤＳＰに接続することができるが、ＤＭＳ伝搬経路ＤＳＰのメタライジング層に一体化して、ＤＭＳ伝搬経路の圧電基板上に配置することもできる。さらに、コイルを適切に構造化した導体部分として、多層型の支持基板上に一体化することができ、この場合、この支持基板は圧電基板を支持する、又はＤＭＳ伝搬経路ＤＳＰを有するチップに組み付けることも可能である。
【００７０】
本発明は、変換器のタイプ毎に集中定数素子を１個のみ、特に調整容量素子を１個のみ設けることに限定されない。相応する個数の第１タイプの変換器を配置した場合、より多数の集中定数素子又は調整容量素子を設けることもできる。ただしこの場合、第１タイプの変換器の少なくとも１個は、常に他の素子に接続しなければならない。すなわち、変換器の少なくとも１個は、他の集中定数素子、又は例えば直接共通のノードに、若しくは基準電位に接続する必要がある。
【００７１】
従って本発明は、上述した実施形態とは異なる個数の変換器を備えるＤＭＳフィルタに適用することもできる。本発明によるＤＭＳフィルタは、少なくとも３個の変換器を備える。なぜなら、第１タイプだけで少なくとも２個の変換器が必要だからである。変換器の個数に上限はない。ただし留意すべきは、ＤＭＳ伝搬経路に配置する変換器の個数の増加に伴い、ＤＭＳフィルタの音響損失が増大するため、変換器の個数は自ずと限定される。
【００７２】
さらに、本発明によるＤＭＳフィルタを、１個以上の類似する又は異なる構成としたＤＭＳ伝搬経路に並列に又は直列に接続し、選択性を向上させることも可能である。ただしこの場合も、ＤＭＳ伝搬経路又は変換器の個数の増加に伴い損失が増大する。同様のことは、直列接続部に直列共振器又はラダー型基本構成要素を付加的に接続する場合にも該当する。
【００７３】
従って本発明は、上述した実施形態に限定されるものではなく、独立請求項に記載のフィルタに関する特徴の組み合わせにのみ限定される。すなわち、このことは、具体的に述べた又は実施形態で使用した集中定数素子を、上述した他の集中定数素子で代用できることも意味する。
【符号の説明】
【００７４】
ＤＳＰ ＤＭＳ伝搬経路
Ｅ１，Ｅ２，… 第１タイプの変換器
Ａ１，Ａ２，… 第２タイプの変換器
ＫＧ１，ＫＧ２ 第１又は第２の共通のノード
Ｒ１，Ｒ２ 反射器
ＳＲＧ 共通の直列共振器
ＴＥ 第１タイプの変換器に接続した信号接続端子
ＴＡ 第２タイプの変換器に接続した信号接続端子
ＳＲ 直列共振器
１，２，３，４，５ 異なる伝送曲線
ＥＫ 集中定数素子
ＰＲ 並列共振器
Ｕ１，Ｕ２ 変換器に印加される電圧
【特許請求の範囲】
【請求項１】
ＤＭＳフィルタであって、該ＤＭＳフィルタは、
共通のノード（ＫＧ）と基準電位との間に直列接続する、少なくとも２個の第１タイプの変換器（Ｅ１，Ｅ２）と、
少なくとも１個の第２タイプの変換器（Ａ１）とを備え、
前記第１及び第２タイプの変換器（Ｅ，Ａ）は、同一のＤＭＳ伝搬経路（ＤＳＰ）に配置し、また入力側変換器及び出力側変換器として構成し、
前記第１タイプの変換器のうち、一方の第１変換器（Ｅ２）は第１集中定数素子（ＥＫ）に接続し、該第１集中定数素子（ＥＫ）は前記共通のノード（ＫＧ）と前記第１変換器（Ｅ２）の間に、又は該第１変換器（Ｅ２）と前記基準電位との間に接続し、これにより前記第１変換器（Ｅ１，Ｅ２）に印加される電圧（Ｕ１，Ｕ２）を異なるものとしたＤＭＳフィルタ。
【請求項２】
請求項１記載のＤＭＳにおいて、前記第１タイプの変換器のうち、他方の第２変換器（Ｅ１）は、第２集中定数素子に接続し、該第２集中定数素子は、前記第２変換器（Ｅ１）と前記共通のノード（ＫＧ）との間に、又は前記第２変換器（Ｅ１）と基準電位との間に接続し、前記第１及び第２集中定数素子を互いに異なるものとしたＤＭＳフィルタ。
【請求項３】
請求項１又は２記載のＤＭＳフィルタにおいて、前記集中定数素子（ＥＫ）を、キャパシタ、誘導素子、音響共振器及び抵抗器よりなるグループから選択したＤＭＳフィルタ。
【請求項４】
請求項１〜３のいずれか一項記載のＤＭＳフィルタにおいて、前記集中定数素子（ＥＫ）は、直列素子として信号経路に配置し、該信号経路は、前記共通のノード（ＫＧ）とそれぞれの前記第１タイプの変換器との間に延在させたＤＭＳフィルタ。
【請求項５】
請求項１〜３のいずれか一項記載のＤＭＳフィルタにおいて、前記集中定数素子（ＥＫ）を、信号経路から分岐する並列経路に配置したＤＭＳフィルタ。
【請求項６】
請求項１〜５のいずれか一項記載のＤＭＳフィルタにおいて、前記第１及び第２タイプである全ての変換器を、共通の直列共振器（ＳＲＧ）に直列接続したＤＭＳフィルタ。
【請求項７】
請求項１〜６のいずれか一項記載のＤＭＳフィルタにおいて、少なくとも３個の前記第１タイプの変換器（Ｅ１，Ｅ２，Ｅ３）を、前記ＤＭＳ伝搬経路（ＤＳＰ）に配置し、前記集中定数素子（ＥＫ）を、前記共通のノード（ＫＧ）と少なくとも３個の前記変換器のうち中央に位置する前記変換器（Ｅ２）との間に接続したＤＭＳフィルタ。
【請求項８】
請求項１〜７のいずれか一項記載のＤＭＳフィルタにおいて、前記共通のノード（図４のＫＧ１）を、平衡的なポート（ＴＥ１，ＴＥ２）における一方の信号接続端子（ＴＥ１）に接続し、前記平衡的なポートにおける他方の前記第２信号接続端子（ＴＥ２）を、前記第２の共通のノード（ＫＧ２）に接続し、該第２の共通のノード（ＫＧ２）は、前記第１の共通のノード（ＫＧ１）に対して平衡となるように、少なくとも２個の別な前記第１タイプの変換器（Ｅ３，Ｅ４）に直列接続し、２個の別な前記第１タイプの変換器（Ｅ３，Ｅ４）のうち一方の第１変換器（Ｅ３）は、別な前記集中定数素子（ＥＫ２）に接続し、別な前記第１及び第２変換器に印加される電圧が異なるようにしたＤＭＳフィルタ。
【請求項９】
請求項６〜８のいずれか一項記載のＤＭＳフィルタにおいて、前記第１タイプの変換器（Ｅ１，Ｅ２）は入力側変換器とし、前記共通のノード（ＫＧ）は、入力側の前記信号接続端子（ＴＥ）に接続し、前記共通の直列共振器（ＳＲＧ）は、入力側の前記信号接続端子と前記共通のノードとの間に、又は前記第１タイプの変換器と基準電位との間に配置したＤＭＳフィルタ。
【請求項１０】
請求項６〜９のいずれか一項記載のＤＭＳフィルタにおいて、前記第１タイプの変換器は出力側変換器とし、前記共通のノード（ＫＧ１，ＫＧ２）は出力側の前記信号接続端子に接続し、前記共通の直列共振器（ＳＲＧ）は、入力側の前記信号接続端子と前記入力側変換器（Ｅ）との間に配置したＤＭＳフィルタ。
【請求項１１】
請求項１〜１０のいずれか一項記載のＤＭＳフィルタにおいて、直接隣接し合うタイプの異なる２個の前記変換器間で、双方の変換器それぞれにおける最外側に位置して隣接の変換器に対向する電極指を、前記基準電位に接続したＤＭＳフィルタ。
【請求項１２】
請求項６〜１１のいずれか一項記載のＤＭＳフィルタにおいて、前記ＤＭＳ伝搬経路（ＤＳＰ）の前記変換器（Ｅ，Ａ）、前記集中定数素子（ＥＫ）、及び前記共通の直列共振器（ＳＲＧ）を、共通の圧電基板上に形成したＤＭＳフィルタ。
【請求項１３】
請求項１〜１２のいずれか一項記載のＤＭＳフィルタにおいて、前記入力側変換器として機能する３個の前記第１タイプの変換器（Ｅ１，Ｅ２，Ｅ３）と、前記出力側変換器として機能する２個の前記第２タイプの変換器（Ａ１，Ａ２）とを備えるＤＭＳフィルタ。
【請求項１４】
請求項１〜１３のいずれか一項記載のＤＭＳフィルタにおいて、前記共通の直列共振器を付加的に前記変換器（Ｅ，Ａ）に直列接続し、かつ前記信号接続端子と第１分岐ノードとの間に配置したＤＭＳフィルタ。
【請求項１】
ＤＭＳフィルタであって、該ＤＭＳフィルタは、
共通のノード（ＫＧ）と基準電位との間に直列接続する、少なくとも２個の第１タイプの変換器（Ｅ１，Ｅ２）と、
少なくとも１個の第２タイプの変換器（Ａ１）とを備え、
前記第１及び第２タイプの変換器（Ｅ，Ａ）は、同一のＤＭＳ伝搬経路（ＤＳＰ）に配置し、また入力側変換器及び出力側変換器として構成し、
前記第１タイプの変換器のうち、一方の第１変換器（Ｅ２）は第１集中定数素子（ＥＫ）に接続し、該第１集中定数素子（ＥＫ）は前記共通のノード（ＫＧ）と前記第１変換器（Ｅ２）の間に、又は該第１変換器（Ｅ２）と前記基準電位との間に接続し、これにより前記第１変換器（Ｅ１，Ｅ２）に印加される電圧（Ｕ１，Ｕ２）を異なるものとしたＤＭＳフィルタ。
【請求項２】
請求項１記載のＤＭＳにおいて、前記第１タイプの変換器のうち、他方の第２変換器（Ｅ１）は、第２集中定数素子に接続し、該第２集中定数素子は、前記第２変換器（Ｅ１）と前記共通のノード（ＫＧ）との間に、又は前記第２変換器（Ｅ１）と基準電位との間に接続し、前記第１及び第２集中定数素子を互いに異なるものとしたＤＭＳフィルタ。
【請求項３】
請求項１又は２記載のＤＭＳフィルタにおいて、前記集中定数素子（ＥＫ）を、キャパシタ、誘導素子、音響共振器及び抵抗器よりなるグループから選択したＤＭＳフィルタ。
【請求項４】
請求項１〜３のいずれか一項記載のＤＭＳフィルタにおいて、前記集中定数素子（ＥＫ）は、直列素子として信号経路に配置し、該信号経路は、前記共通のノード（ＫＧ）とそれぞれの前記第１タイプの変換器との間に延在させたＤＭＳフィルタ。
【請求項５】
請求項１〜３のいずれか一項記載のＤＭＳフィルタにおいて、前記集中定数素子（ＥＫ）を、信号経路から分岐する並列経路に配置したＤＭＳフィルタ。
【請求項６】
請求項１〜５のいずれか一項記載のＤＭＳフィルタにおいて、前記第１及び第２タイプである全ての変換器を、共通の直列共振器（ＳＲＧ）に直列接続したＤＭＳフィルタ。
【請求項７】
請求項１〜６のいずれか一項記載のＤＭＳフィルタにおいて、少なくとも３個の前記第１タイプの変換器（Ｅ１，Ｅ２，Ｅ３）を、前記ＤＭＳ伝搬経路（ＤＳＰ）に配置し、前記集中定数素子（ＥＫ）を、前記共通のノード（ＫＧ）と少なくとも３個の前記変換器のうち中央に位置する前記変換器（Ｅ２）との間に接続したＤＭＳフィルタ。
【請求項８】
請求項１〜７のいずれか一項記載のＤＭＳフィルタにおいて、前記共通のノード（図４のＫＧ１）を、平衡的なポート（ＴＥ１，ＴＥ２）における一方の信号接続端子（ＴＥ１）に接続し、前記平衡的なポートにおける他方の前記第２信号接続端子（ＴＥ２）を、前記第２の共通のノード（ＫＧ２）に接続し、該第２の共通のノード（ＫＧ２）は、前記第１の共通のノード（ＫＧ１）に対して平衡となるように、少なくとも２個の別な前記第１タイプの変換器（Ｅ３，Ｅ４）に直列接続し、２個の別な前記第１タイプの変換器（Ｅ３，Ｅ４）のうち一方の第１変換器（Ｅ３）は、別な前記集中定数素子（ＥＫ２）に接続し、別な前記第１及び第２変換器に印加される電圧が異なるようにしたＤＭＳフィルタ。
【請求項９】
請求項６〜８のいずれか一項記載のＤＭＳフィルタにおいて、前記第１タイプの変換器（Ｅ１，Ｅ２）は入力側変換器とし、前記共通のノード（ＫＧ）は、入力側の前記信号接続端子（ＴＥ）に接続し、前記共通の直列共振器（ＳＲＧ）は、入力側の前記信号接続端子と前記共通のノードとの間に、又は前記第１タイプの変換器と基準電位との間に配置したＤＭＳフィルタ。
【請求項１０】
請求項６〜９のいずれか一項記載のＤＭＳフィルタにおいて、前記第１タイプの変換器は出力側変換器とし、前記共通のノード（ＫＧ１，ＫＧ２）は出力側の前記信号接続端子に接続し、前記共通の直列共振器（ＳＲＧ）は、入力側の前記信号接続端子と前記入力側変換器（Ｅ）との間に配置したＤＭＳフィルタ。
【請求項１１】
請求項１〜１０のいずれか一項記載のＤＭＳフィルタにおいて、直接隣接し合うタイプの異なる２個の前記変換器間で、双方の変換器それぞれにおける最外側に位置して隣接の変換器に対向する電極指を、前記基準電位に接続したＤＭＳフィルタ。
【請求項１２】
請求項６〜１１のいずれか一項記載のＤＭＳフィルタにおいて、前記ＤＭＳ伝搬経路（ＤＳＰ）の前記変換器（Ｅ，Ａ）、前記集中定数素子（ＥＫ）、及び前記共通の直列共振器（ＳＲＧ）を、共通の圧電基板上に形成したＤＭＳフィルタ。
【請求項１３】
請求項１〜１２のいずれか一項記載のＤＭＳフィルタにおいて、前記入力側変換器として機能する３個の前記第１タイプの変換器（Ｅ１，Ｅ２，Ｅ３）と、前記出力側変換器として機能する２個の前記第２タイプの変換器（Ａ１，Ａ２）とを備えるＤＭＳフィルタ。
【請求項１４】
請求項１〜１３のいずれか一項記載のＤＭＳフィルタにおいて、前記共通の直列共振器を付加的に前記変換器（Ｅ，Ａ）に直列接続し、かつ前記信号接続端子と第１分岐ノードとの間に配置したＤＭＳフィルタ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公表番号】特表２０１３−５１７７２５（Ｐ２０１３−５１７７２５Ａ）
【公表日】平成２５年５月１６日（２０１３．５．１６）
【国際特許分類】
【出願番号】特願２０１２−５４９３３０（Ｐ２０１２−５４９３３０）
【出願日】平成２３年１月１８日（２０１１．１．１８）
【国際出願番号】ＰＣＴ／ＥＰ２０１１／０５０６０１
【国際公開番号】ＷＯ２０１１／０８９１１０
【国際公開日】平成２３年７月２８日（２０１１．７．２８）
【出願人】（５１０２６３５６０）エプコス アーゲー (28)
【氏名又は名称原語表記】ＥＰＣＯＳ ＡＧ
【Ｆターム（参考）】
【公表日】平成２５年５月１６日（２０１３．５．１６）
【国際特許分類】
【出願日】平成２３年１月１８日（２０１１．１．１８）
【国際出願番号】ＰＣＴ／ＥＰ２０１１／０５０６０１
【国際公開番号】ＷＯ２０１１／０８９１１０
【国際公開日】平成２３年７月２８日（２０１１．７．２８）
【出願人】（５１０２６３５６０）エプコス アーゲー (28)
【氏名又は名称原語表記】ＥＰＣＯＳ ＡＧ
【Ｆターム（参考）】
[ Back to top ]