本発明によれば、パッドコンディショニングシステムのドライブアセンブリから得られたモータ電流信号のようなセンサ信号が、ＣＭＰシステムにおける一つあるいはそれ以上の消耗品（１１３）の状態を推定するように用いられるシステム及び方法が提供される。
（もっと読む）

半導体基板を覆うように形成された抵抗構造（１０２）は、シリサイドブロック層（１２０）でマスクされ、シリサイド化されない抵抗構造部分とシリサイド化される抵抗構造の部分を限定する。シリサイドブロック層（１２０）は異なるプロセスを容易にするように変更される。
（もっと読む）

第１電荷格納セル（３８、４０）及び第２電荷格納セル（３８、４０）を有するデュアルセルメモリデバイス（６）にプログラミングを行う方法である。この方法の一局面によれば、この方法は、前記第１電荷格納セル及び前記第２電荷格納セルを過消去し、前記メモリデバイスの消去状態の電圧閾値を通常状態の電圧閾値よりも低下させる工程を備えることができる。この方法の他の局面によれば、この方法は、前記第１電荷格納セル及び前記第２電荷格納セルが同一のデータ状態になるようにプログラミングし、そして、プログラミングが行われた前記第２電荷格納セルが前記データ状態に対応する電荷を格納することを検証する工程を備えることができる。検証できない場合は、両方の電荷格納セルに再度パルスを印加する。
（もっと読む）

半導体デバイスを製造する方法において、シリコン基板（６２）上にゲート酸化膜（６０）を提供する。このゲート酸化膜（６０）上に第１ポリシリコン層（６４）を提供し、第１ポリシリコン層（６４）上に絶縁層（６６）を提供し、またこの絶縁層（６６）上に第２ポリシリコン層（６８）を提供する。適切なマスキングを実行した後にエッチングステップが実行されると、シリコン基板を露出させ、かつこのシリコン基板上にスタックゲート構造を形成すべく、第２ポリシリコン層、絶縁層、第１ポリシリコン層、およびゲート酸化膜の一部を除去するようにこれらの層がエッチングされる。スタックゲート構造（７２）上に薄い酸化膜（８０）を成長させるべく、短時間（例えば１０秒から２０秒）の急速熱アニールを実行する。それから、急速熱アニールによって形成された酸化膜（８０）上に第２酸化膜（８２）をたい積する。

（もっと読む）

メモリ読み出しオペレーション中に、ターゲットセル（３０５）における電流を検知する選択回路が開示される。一実施形態によれば、検知回路は、検知回路（３６０）に接続された検知回路セレクタ（３６４）と、グラウンドに接地された接地セレクタ（３６２）と、を含む。接地セレクタ（３６２）は、ターゲットセル（３０５）の第１ビット線（３１６）をグラウンドに接続し、検知回路セレクタ（３６４）は、ターゲットセル（３０５）の第２ビット線（３２１）を検知回路（３６０）に接続する。検知回路セレクタ（３６４）は、読み出しオペレーション中に、検知回路（３６０）に第１隣接セル（３５５）の第３ビット線（３４１）を更に接続する。第１隣接セル（３５５）は、第２ビット線（３２１）をターゲットセル（３０５）と共有する。
（もっと読む）

ＳＯＮＯＳフラッシュメモリセル（２４）をＵＶにより誘発される電荷から保護する方法であって、ＳＯＮＯＳフラッシュメモリセル（２４）を半導体デバイス（１０、５０）に製造するステップと、ＳＯＮＯＳフラッシュメモリセル（２４）上に、少なくとも１つのＵＶ保護層（３８、４６、４８、又は５２）を蒸着させるステップとを含み、ＵＶ保護層には実質的にＵＶ不透過性の材料が含まれる。ＳＯＮＯＳフラッシュメモリセル（２４）と、少なくとも１つのＵＶ保護層（３８、４６、４８又は５２）（ＵＶ保護層には実質的にＵＶ不透過性の材料が含まれる）を含むＳＯＮＯＳフラッシュメモリデバイス（１０、５０）が提供される。
（もっと読む）

メモリセル４８のアレイ３０にデータパターンをストアし、再生するための方法であり、活性コラム４５ｂ及び４５ｇと、不活性コラム４５ｃ及び４５ｆとを含み、活性コラム４５ｂ及び４５ｇにデータパターンをストアする。不活性メモリセルプログラミングパターン３２が識別される。バルク消去中、過消去及び活性メモリセル４８への電流リークを回避するために定期的に電荷をストアする目的で電荷がストアされる、不活性コラム４５ｃ及び４５ｆのメモリセル４８の全てあるいは選択された複数のメモリセルを、前述の不活性メモリセルプログラミングパターン３２が識別する。
（もっと読む）

システムは、メモリファイル（１３６）と実行コア（１２４）とを備え得る。メモリファイル（１３６）は、アドレス指定パターン（４０６）およびタグ（４０８）を記憶するように構成されたエントリ（４２０）を有し得る。メモリファイル（１３６）は、メモリオペレーションのアドレス指定パターンとエントリ（４２０）に記憶されているアドレス指定パターン（４０６）とが一致する場合に、タグ（４０８）が識別するデータ値をメモリオペレーションの投機的な結果にリンクするように構成され得る。メモリオペレーションのアドレス指定パターンは論理レジスタの識別子を含み、メモリファイル（１３６）は、メモリオペレーションのアドレス指定パターンとエントリ（４２０）に記憶されているアドレス指定パターン（４０６）とが一致するかどうかを判定するために、論理レジスタが、汎用レジスタまたはスタックフレームポインタレジスタかいずれとして指定されるかを予測するように構成され得る。実行コア（１２４）は、このメモリオペレーションに依存する別のオペレーションを実行するときに、投機的な結果にアクセスするように構成され得る。
（もっと読む）

【目的】 プラズマ金属エッチングにおける配線のアンダーカットを防止し得る配線構造およびその製造方法を提供する。
【構成】 窒素を含むチタン層（Ｔｉ_x Ｎ_y 層）２２を、チタン層１２と酸化物基板１４との間、または、チタン層１２とアルミニウム層１６との間に介在させる。 （もっと読む）