【課題】高品質な特性を有する電界効果トランジスタ及びその方法を提供する。
【解決手段】素子分離領域１０６間のソース／ドレイン領域１１４、及びポケット領域１１６を含んでいる半導体基板１０２と、素子分離領域間の半導体基板の上面のトレンチ１１０内にあって、（１００）面を有する底面及び上面と、２つ以上の平面を有する側面とを有するシリコンゲルマニウム層１１２と、ゲート絶縁層１２０、ゲート電極１２２、及びサイドスペーサ１２８を含むシリコンゲルマニウム層上のゲート構造と、ゲート構造によって覆われていないシリコンゲルマニウム層及び半導体基板の上部分上のメタルシリサイド１２４とを備え、シリコンゲルマニウム層は、チャネル長方向において、ゲート構造の下で側面を有していない。 （もっと読む）

【課題】本発明が解決しようとする技術的な課題は、安定したエッチングが可能な半導体集積回路装置の製造方法を提供するものである。
【解決手段】半導体集積回路装置の製造方法が提供される。前記半導体集積回路装置の製造方法は、ゲート電極１２０と、前記ゲート電極の両側壁に形成された犠牲窒化膜スペーサ１５０と、前記犠牲窒化膜スペーサにセルフアラインされたソース／ドレーン領域１６０とを含む電界効果トランジスタを形成し、酸化膜に対する窒化膜の選択比が１を超えるフッ酸により前記犠牲窒化膜スペーサを選択的に除去し、前記ゲート電極の両側壁上に、前記電界効果トランジスタのチャネル領域内に引張あるいは圧縮ストレスを誘導するストレス膜を形成することを含む。 （もっと読む）

【課題】電界効果トランジスタ（ＦＥＴ）を製造する方法を提供する。
【解決手段】この方法は、半導体基板上にゲート構造を形成するステップと、基板内に凹部を形成して、凹部内に第２の半導体材料を埋め込むステップとを含む。ゲート構造は、ゲート誘電体層、導電層、および絶縁層を含む。前記ゲート構造の形成は、ゲート構造内の導電層を凹ませるステップを含み、導電層を凹ませるステップと、基板内に凹部を形成するステップとは、単一ステップで実行される。また、ＦＥＴデバイスが提供される。 （もっと読む）

【課題】Ｌ字形スペーサを埋め込んだ半導体デバイスを形成する方法を提供する。
【解決手段】この方法は、基板のゲート領域の各側にＬ字形スペーサを画成するステップと、Ｌ字形スペーサを酸化膜に埋め込んで、酸化膜がＬ字形スペーサの側縁から所定の距離まで基板の一部を覆うようにするステップとを含む。さらに、酸化膜を除去して、Ｌ字形スペーサを露出させる。 （もっと読む）

【課題】ｎＦＥＴとｐＦＥＴの両方のためのＳＭＴ（応力記憶技術）を提供すること。
【解決手段】ｎＦＥＴ１０４の上に引っ張り応力層１２０を、ｐＦＥＴ１０６の上に圧縮応力層１２２を形成すること、半導体デバイスに応力を記憶するようにアニール１５０すること、および応力層を除去することを含む。圧縮応力層１２２は、高密度プラズマ（ＨＤＰ）堆積方法を使用して堆積された高応力窒化珪素を含むことができる。アニールするステップは、ほぼ４００〜１２００℃の温度を使用することを含むことができる。高応力圧縮性窒化珪素またはアニール温度あるいはその両方によって、圧縮応力記憶がｐＦＥＴ１０６に維持されることが保証される。 （もっと読む）

【課題】ＮＭＯＳデバイス性能を劣化させることなくＰＭＯＳデバイス性能を高めるように浅いトレンチ分離部が取り入れられるようにする集積回路応力制御システムを提供する。
【解決手段】集積回路応力制御システム（４００）が提供される。基板（１０６）の上にゲート（１０８）が形成され、基板（１０６）にチャネル（１１２）が形成される。ゲート（１０８）の周りにソース／ドレイン（１１８）が形成される。基板（１０６）に浅いトレンチ分離部（１３２）が形成され、浅いトレンチ分離部（１３２）はチャネル（１１２）上に歪を生じさせる。基板（１０６）に応力抑制構成物（１３４）が形成される。 （もっと読む）

【課題】半導体装置（１００）を製造するための方法（８００）および機器は、第１の領域（１０８）および第２の領域（１０６）を有する基板（１０２）を提供する。
【解決手段】第１の領域に犠牲第１ゲート（１１２）が形成される。第１の領域にソース／ドレイン（２０４）が形成される。第２の領域に第２の領域のゲート誘電体（３０６）が形成される。第２の領域のゲート誘電体上に第２の領域のゲート（３０２）が形成される。第２の領域に第２の領域のソース／ドレイン（３０４）が形成される。犠牲第１ゲート、ソース／ドレイン、第１の領域、および第２の領域の真上に犠牲層（３１４）が形成される。犠牲第１ゲート（１１２）が露出される。犠牲第１ゲートを除去することによってゲートスペース（５０２）が形成される。ゲートスペース内に第１の領域のゲート誘電体（５０４）が形成される。第１の領域のゲート誘電体上に第１の領域のゲート（５０６）が形成される。犠牲層が除去される。 （もっと読む）

【課題】位相シフトマスク（１０４）を製作するための方法（１１００）を提供する。
【解決手段】遮光層の部分（２０６）を上に有する、溝のある位相シフトマスク（１０４）が形成される（１１０２）。次に、反射防止材料からなる層（８０２）が、溝のある位相シフトマスク（１０４）および遮光層の部分（２０６）上に形成される（１１０４）。次いで、反射防止材料（８０２）は、溝のある位相シフトマスク（１０４）の水平表面上、および遮光層の部分（２０６）の水平表面上で除去される（１１０６）。 （もっと読む）